JPH1093432A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH1093432A JPH1093432A JP8242940A JP24294096A JPH1093432A JP H1093432 A JPH1093432 A JP H1093432A JP 8242940 A JP8242940 A JP 8242940A JP 24294096 A JP24294096 A JP 24294096A JP H1093432 A JPH1093432 A JP H1093432A
- Authority
- JP
- Japan
- Prior art keywords
- spurious
- temperature
- synthesizer
- storage device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 フラクショナルＮ方式のシンセサイザにおい
て、スプリアスを低減する最適化調整をする際に、シン
セサイザの出力波形を検出し、スプリアスレベルを制御
用マイコンに取り込み、それに対応したスプリアス低減
データを送信することで、自動的に最適化調整を行う。
また、各温度に対して最適化データを補正し、スプリア
スを一定値以下に保つことができる温度補償を行う。 【解決手段】 予めスプリアスレベルに対応した最適値
を記憶装置１９に格納しておき、シンセサイザ１４の出
力端に組み込んだレベル検出回路１７でスプリアスレベ
ルを観測し、前記記憶装置１９から補正値のデータを読
み出してシンセサイザ１４の最適化を行い、スプリアス
を一定値以下に設定する。また、予め温度特性に関する
補正値のデータを記憶装置１９に格納しておき、シンセ
サイザ１４に温度センサ２０を隣接設置し温度を検出
し、前記記憶装置１９から補正値を読み出して、温度補
償する。
て、スプリアスを低減する最適化調整をする際に、シン
セサイザの出力波形を検出し、スプリアスレベルを制御
用マイコンに取り込み、それに対応したスプリアス低減
データを送信することで、自動的に最適化調整を行う。
また、各温度に対して最適化データを補正し、スプリア
スを一定値以下に保つことができる温度補償を行う。 【解決手段】 予めスプリアスレベルに対応した最適値
を記憶装置１９に格納しておき、シンセサイザ１４の出
力端に組み込んだレベル検出回路１７でスプリアスレベ
ルを観測し、前記記憶装置１９から補正値のデータを読
み出してシンセサイザ１４の最適化を行い、スプリアス
を一定値以下に設定する。また、予め温度特性に関する
補正値のデータを記憶装置１９に格納しておき、シンセ
サイザ１４に温度センサ２０を隣接設置し温度を検出
し、前記記憶装置１９から補正値を読み出して、温度補
償する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル無線機
などに用いられるフラクショナルＮ方式の周波数シンセ
サイザのスプリアス低減および温度補償に関するもので
ある。
などに用いられるフラクショナルＮ方式の周波数シンセ
サイザのスプリアス低減および温度補償に関するもので
ある。
【０００２】
【従来の技術】近年、ディジタル移動体通信において、
時分割多重（ＴＤＭＡ）方式が幅広く用いられている。
このため、周波数シンセサイザの周波数切り替えも高速
化が進んでいる。これまでに高速化を図る方式は色々と
報告されている。このうち、フラクショナルＮ方式のシ
ンセサイザは、位相同期ループにおいて、分周比が整数
ではなく分数で設定できるため、通常は周波数間隔と同
じ周波数に設定される基準周波数を、周波数間隔の整数
倍となる高い周波数に設定することができる。これによ
り、位相比較のサンプリング間隔が細かくなり、周波数
切り替えの高速化が図られる。例えば、周波数間隔が１
２．５ｋＨｚの場合、フラクショナル成分を８として分
数設定を１／８とすると、基準周波数は８倍の１００ｋ
Ｈｚに設定することができる。
時分割多重（ＴＤＭＡ）方式が幅広く用いられている。
このため、周波数シンセサイザの周波数切り替えも高速
化が進んでいる。これまでに高速化を図る方式は色々と
報告されている。このうち、フラクショナルＮ方式のシ
ンセサイザは、位相同期ループにおいて、分周比が整数
ではなく分数で設定できるため、通常は周波数間隔と同
じ周波数に設定される基準周波数を、周波数間隔の整数
倍となる高い周波数に設定することができる。これによ
り、位相比較のサンプリング間隔が細かくなり、周波数
切り替えの高速化が図られる。例えば、周波数間隔が１
２．５ｋＨｚの場合、フラクショナル成分を８として分
数設定を１／８とすると、基準周波数は８倍の１００ｋ
Ｈｚに設定することができる。
【０００３】フラクショナルＮ方式を図４のブロック図
および図５のタイムチャートを用いて説明する。この図
において可変分周器３５の分周比をＭとし、アキュムレ
ータ３６はその内容が所定のオーバフロー値ｍ以上にな
るとオーバ・フロー信号（ＯＶＦ）を出力し、可変分周
器３５の分周比をＭ＋１にする。アキュムレータ３６は
基準周波数をクロックとしてその１サイクル（１リファ
レンス・サイクル）毎にｎずつ内容を増加させるとする
と、αリファレンス・サイクル後にはその内容はαｎと
なる。ここでα＞１、ｎ≧０、ｍ＞ｎの関係がある整数
である。αｎ≧ｍとなったときにアキュムレータ３６は
ＯＶＦ信号を出力し、可変分周器３５の分周比をＭ＋１
にすると同時に内容をαｎ−ｍとして再び１リファレン
ス・サイクル毎にインクリメントを行なう。
および図５のタイムチャートを用いて説明する。この図
において可変分周器３５の分周比をＭとし、アキュムレ
ータ３６はその内容が所定のオーバフロー値ｍ以上にな
るとオーバ・フロー信号（ＯＶＦ）を出力し、可変分周
器３５の分周比をＭ＋１にする。アキュムレータ３６は
基準周波数をクロックとしてその１サイクル（１リファ
レンス・サイクル）毎にｎずつ内容を増加させるとする
と、αリファレンス・サイクル後にはその内容はαｎと
なる。ここでα＞１、ｎ≧０、ｍ＞ｎの関係がある整数
である。αｎ≧ｍとなったときにアキュムレータ３６は
ＯＶＦ信号を出力し、可変分周器３５の分周比をＭ＋１
にすると同時に内容をαｎ−ｍとして再び１リファレン
ス・サイクル毎にインクリメントを行なう。
【０００４】アキュムレータ３６はｍリファレンス・サ
イクル中ｎ回オーバ・フローを起こすので、可変分周器
３５の分周比はｍリファレンス・サイクル中ｎ回はＭ＋
１で残りのｍ−ｎ回はＭとなる。よって、このｍリファ
レンス・サイクルの１リファレンス・サイクルあたりの
平均分周比は、次の式（１）に示す値となり、この平均
分周比がフラクショナルＮ方式の分周比となる。
イクル中ｎ回オーバ・フローを起こすので、可変分周器
３５の分周比はｍリファレンス・サイクル中ｎ回はＭ＋
１で残りのｍ−ｎ回はＭとなる。よって、このｍリファ
レンス・サイクルの１リファレンス・サイクルあたりの
平均分周比は、次の式（１）に示す値となり、この平均
分周比がフラクショナルＮ方式の分周比となる。
【０００５】 （（Ｍ＋１）ｎ＋Ｍ（ｍ−ｎ））／ｍ＝Ｍ＋ｎ／ｍ ・・・（１） （ｍ＞ｎよりｎ／ｍ＜１） 一例として、図４のブロック図で、ｍ＝８、ｎ＝３とし
た場合の各部の信号をタイムチャートで示したのが図５
である。この図でわかるように、各リファレンス・サイ
クルにおける分周比はＭ、Ｍ＋１である。これが式
（１）の平均分周比のＭ＋３／８でなければ、基準周波
数と比較周波数の位相は一致せず、位相誤差を生ずるこ
とになる。この位相誤差がスプリアスとしてＶＣＯ出力
に現れることになる。基準周波数を１００ｋＨｚにした
前記の例の場合、スプリアスは１２．５ｋＨｚ毎に生ず
ることになる。スプリアスが生じてしまうと無線機の送
信系、受信系のそれぞれに障害が生じてくる。まず送信
系では、基本波に変調をかけたとき、スプリアスにも変
調がかかってしまい、そのため変調精度の劣化となって
しまう。また、このスプリアスによって、隣接チャネル
への漏れ込みが大きくなり、結果として隣接チャネル漏
洩電力の劣化となってしまう。次に受信系では、受け取
った受信波を復調したときの符号誤り率特性の劣化とな
ってしまう。
た場合の各部の信号をタイムチャートで示したのが図５
である。この図でわかるように、各リファレンス・サイ
クルにおける分周比はＭ、Ｍ＋１である。これが式
（１）の平均分周比のＭ＋３／８でなければ、基準周波
数と比較周波数の位相は一致せず、位相誤差を生ずるこ
とになる。この位相誤差がスプリアスとしてＶＣＯ出力
に現れることになる。基準周波数を１００ｋＨｚにした
前記の例の場合、スプリアスは１２．５ｋＨｚ毎に生ず
ることになる。スプリアスが生じてしまうと無線機の送
信系、受信系のそれぞれに障害が生じてくる。まず送信
系では、基本波に変調をかけたとき、スプリアスにも変
調がかかってしまい、そのため変調精度の劣化となって
しまう。また、このスプリアスによって、隣接チャネル
への漏れ込みが大きくなり、結果として隣接チャネル漏
洩電力の劣化となってしまう。次に受信系では、受け取
った受信波を復調したときの符号誤り率特性の劣化とな
ってしまう。
【０００６】そこで、これらの性能劣化を防ぐために
も、スプリアス低減の対策を行う必要がある。フラクシ
ョナルＮ方式のＰＬＬ回路（ＩＣ）の中には、何等かの
スプリアス低減回路を備えている物がある。例えば、瞬
時位相誤差を推定し、位相検出器の出力からその位相誤
差を差し引く方式をとっているものがある。これはチャ
ージポンプの補正電流の値を調整することで実現してい
る。この電流値の調整は、コントローラによりマイコン
からＰＬＬ回路（ＩＣ）に送信するデータ内の電流値調
整用ビットの変更と、外付けの抵抗値の変更により行っ
ている。
も、スプリアス低減の対策を行う必要がある。フラクシ
ョナルＮ方式のＰＬＬ回路（ＩＣ）の中には、何等かの
スプリアス低減回路を備えている物がある。例えば、瞬
時位相誤差を推定し、位相検出器の出力からその位相誤
差を差し引く方式をとっているものがある。これはチャ
ージポンプの補正電流の値を調整することで実現してい
る。この電流値の調整は、コントローラによりマイコン
からＰＬＬ回路（ＩＣ）に送信するデータ内の電流値調
整用ビットの変更と、外付けの抵抗値の変更により行っ
ている。
【０００７】
【発明が解決しようとする課題】しかしながら、前述の
従来技術において、チャージポンプへ流す電流値の変更
によりスプリアスを低減する最適化調整方法は、外付け
の抵抗値と、チャージポンプ電流値調整用データを実際
に設定し、スプリアスの大きさを観測しながら規定の値
以下になるように手作業でくり返し行うのが現状であ
る。また、使用環境の変化により温度特性が変化し、チ
ャージポンプの補正電流を変更する必要があるため、そ
れぞれの温度毎に調整を行い、最適値を設定することが
必要となる。
従来技術において、チャージポンプへ流す電流値の変更
によりスプリアスを低減する最適化調整方法は、外付け
の抵抗値と、チャージポンプ電流値調整用データを実際
に設定し、スプリアスの大きさを観測しながら規定の値
以下になるように手作業でくり返し行うのが現状であ
る。また、使用環境の変化により温度特性が変化し、チ
ャージポンプの補正電流を変更する必要があるため、そ
れぞれの温度毎に調整を行い、最適値を設定することが
必要となる。
【０００８】本発明の第１の目的は、シンセサイザの出
力波形を検出し、スプリアスレベルを制御用マイコンに
取り込み、それに対応したスプリアス低減の補正のデー
タを送信することによって、自動的に最適化調整を行
い、スプリアスの低減を行うことにある。また、本発明
の第２の目的は、各温度に対して最適化データを補正
し、スプリアスを一定値以下に保つことができる温度補
償を行うことにある。
力波形を検出し、スプリアスレベルを制御用マイコンに
取り込み、それに対応したスプリアス低減の補正のデー
タを送信することによって、自動的に最適化調整を行
い、スプリアスの低減を行うことにある。また、本発明
の第２の目的は、各温度に対して最適化データを補正
し、スプリアスを一定値以下に保つことができる温度補
償を行うことにある。
【０００９】
【課題を解決するための手段】本発明では、上記第１の
目的を達成するため、予めスプリアスレベルに対応した
最適値を求め、記憶装置に格納しておき、シンセサイザ
の出力端に組み込んだレベル検出回路でスプリアスレベ
ルを観測し、前記記憶装置から補正値のデータを読み出
して、シンセサイザの最適化を行いスプリアスを一定値
以下に設定する構成としている。また、上記第２の目的
を達成するため、あらかじめ温度特性に関する補正値の
データを記憶装置に格納しておき、シンセサイザに温度
センサを隣接設置し温度を検出し、前記記憶装置からそ
の温度に対するデータを読み出し、温度補償をした最適
化を行う構成としている。
目的を達成するため、予めスプリアスレベルに対応した
最適値を求め、記憶装置に格納しておき、シンセサイザ
の出力端に組み込んだレベル検出回路でスプリアスレベ
ルを観測し、前記記憶装置から補正値のデータを読み出
して、シンセサイザの最適化を行いスプリアスを一定値
以下に設定する構成としている。また、上記第２の目的
を達成するため、あらかじめ温度特性に関する補正値の
データを記憶装置に格納しておき、シンセサイザに温度
センサを隣接設置し温度を検出し、前記記憶装置からそ
の温度に対するデータを読み出し、温度補償をした最適
化を行う構成としている。
【００１０】本発明の全体構成を図１に示す。図中、シ
ンセサイザ１４の出力端に組み込まれたレベル検出回路
１７によって、スプリアスレベルを制御用マイコン１５
に取り込む。このレベルに応じて、記憶装置１９からス
プリアス低減用の設定値を読み出して、シンセサイザ１
４にそのデータを送信し設定する。スプリアスレベルが
規定値以下になったときの設定値を最適値とし、最適化
調整を終了する。また、シンセサイザ１４の近傍に設置
した温度センサ２０により、周囲温度を検出し制御用マ
イコン１５に取り込む。この温度に対応した最適値を記
憶装置１９から読み出して、シンセサイザ１４にそのデ
ータを送信して設定する。これらの方法を併用すること
により、最適化調整を自動的に行い、スプリアスの低減
を実現するようにしたものである。
ンセサイザ１４の出力端に組み込まれたレベル検出回路
１７によって、スプリアスレベルを制御用マイコン１５
に取り込む。このレベルに応じて、記憶装置１９からス
プリアス低減用の設定値を読み出して、シンセサイザ１
４にそのデータを送信し設定する。スプリアスレベルが
規定値以下になったときの設定値を最適値とし、最適化
調整を終了する。また、シンセサイザ１４の近傍に設置
した温度センサ２０により、周囲温度を検出し制御用マ
イコン１５に取り込む。この温度に対応した最適値を記
憶装置１９から読み出して、シンセサイザ１４にそのデ
ータを送信して設定する。これらの方法を併用すること
により、最適化調整を自動的に行い、スプリアスの低減
を実現するようにしたものである。
【００１１】
【発明の実施の形態】本発明の実施例を図２及び図３を
用いて説明する。図２は本発明中に用いたレベル検出回
路の一例である。図３は最適化調整の実施例に関する説
明図である。説明上、位相同期ループの設定は基準周波
数：１００ｋＨｚ、フラクショナル成分：８とする。図
２において、シンセサイザ１４のローカル信号出力がレ
ベル検出回路１７内のミクサ２１に入る。ここでスプリ
アスが生じている離調点の周波数（１２．５ｋＨｚ）に
設定した発振器２２の出力信号とミキシングされる。ミ
キシングされた信号のレベルをレベル検出器２３で検出
し、Ａ／Ｄ変換器２４を通じてマイコン１５に取り込ま
れる。マイコン１５ではこの情報を元に記憶装置１９か
らデータを読み出し最適化調整を行うデータをシンセサ
イザ１４に送信する。
用いて説明する。図２は本発明中に用いたレベル検出回
路の一例である。図３は最適化調整の実施例に関する説
明図である。説明上、位相同期ループの設定は基準周波
数：１００ｋＨｚ、フラクショナル成分：８とする。図
２において、シンセサイザ１４のローカル信号出力がレ
ベル検出回路１７内のミクサ２１に入る。ここでスプリ
アスが生じている離調点の周波数（１２．５ｋＨｚ）に
設定した発振器２２の出力信号とミキシングされる。ミ
キシングされた信号のレベルをレベル検出器２３で検出
し、Ａ／Ｄ変換器２４を通じてマイコン１５に取り込ま
れる。マイコン１５ではこの情報を元に記憶装置１９か
らデータを読み出し最適化調整を行うデータをシンセサ
イザ１４に送信する。
【００１２】図３において、図２で説明したレベル検出
回路１７から取り込まれた情報と、温度センサ２０から
の情報のそれぞれに対応したデータを、記憶装置１９か
ら読み出してシンセサイザ１４内のＰＬＬ−ＩＣ２５お
よび外付け抵抗切り替えスイッチ２８に送信し、チャー
ジポンプ電流値調整用データの変更と、外付け抵抗２９
の抵抗値の変更を行い、チャージポンプ電流値を調整
し、最適化調整を行いスプリアスの低減を実現する。
回路１７から取り込まれた情報と、温度センサ２０から
の情報のそれぞれに対応したデータを、記憶装置１９か
ら読み出してシンセサイザ１４内のＰＬＬ−ＩＣ２５お
よび外付け抵抗切り替えスイッチ２８に送信し、チャー
ジポンプ電流値調整用データの変更と、外付け抵抗２９
の抵抗値の変更を行い、チャージポンプ電流値を調整
し、最適化調整を行いスプリアスの低減を実現する。
【００１３】
【発明の効果】以上説明したように本発明によれば、ス
プリアス低減のための最適化調整が自動的に行われ、ま
た温度による特性の補正がなされ、スプリアスを一定値
以下に保つことができる。このため、送信の変調精度の
劣化、Ｃ／Ｎの劣化と、受信の符号誤り率特性の劣化を
防ぐことができる。
プリアス低減のための最適化調整が自動的に行われ、ま
た温度による特性の補正がなされ、スプリアスを一定値
以下に保つことができる。このため、送信の変調精度の
劣化、Ｃ／Ｎの劣化と、受信の符号誤り率特性の劣化を
防ぐことができる。
【図１】本発明の全体構成を示すブロック図。
【図２】本発明のレベル検出回路の一例を示すブロック
図。
図。
【図３】本発明の一実施例を示すブロック図。
【図４】フラクショナルＮ方式シンセサイザの一例を示
す説明図。
す説明図。
【図５】各部の信号の一例を示すタイムチャート。
１…アンテナ、 ２…共用器、３，
４，１０…増幅器、 ５，６…帯域制限フィ
ルタ、７，８，２１…ミクサ、 ９…帯域制
限フィルタ、１１…復調器、 １２
…変調器、１３…水晶発振器、 １４…
シンセサイザ、１５…マイコン、 １
６…コントローラ、１７，１８…レベル検出回路、
１９…記憶装置、２０…温度センサ、
２２…発振器、２３…レベル検出器、
２４…Ａ／Ｄ変換器、２５…ＰＬＬ−ＩＣ、
２６…低域通過フィルタ、２７，３３…電圧制御発
振器、 ２８…外付け抵抗切り替えスイッチ、２９
…外付け抵抗、 ３０…位相比較器、３
１…加算器、 ３２…ループフィル
タ、３４…Ｄ／Ａ変換器、 ３５…可変分
周器、３６…アキュムレータ。
４，１０…増幅器、 ５，６…帯域制限フィ
ルタ、７，８，２１…ミクサ、 ９…帯域制
限フィルタ、１１…復調器、 １２
…変調器、１３…水晶発振器、 １４…
シンセサイザ、１５…マイコン、 １
６…コントローラ、１７，１８…レベル検出回路、
１９…記憶装置、２０…温度センサ、
２２…発振器、２３…レベル検出器、
２４…Ａ／Ｄ変換器、２５…ＰＬＬ−ＩＣ、
２６…低域通過フィルタ、２７，３３…電圧制御発
振器、 ２８…外付け抵抗切り替えスイッチ、２９
…外付け抵抗、 ３０…位相比較器、３
１…加算器、 ３２…ループフィル
タ、３４…Ｄ／Ａ変換器、 ３５…可変分
周器、３６…アキュムレータ。
Claims (2)
- 【請求項１】 フラクショナルＮ方式のＰＬＬ回路を用
いた周波数シンセサイザにおいて、 スプリアスを低減するために最適化調整を行う際、それ
に対応した最適値のデータを予め算出し記憶装置に格納
しておき、スプリアスレベルを検出したとき、そのレベ
ルを補正する上記最適値のデータを記憶装置より読み出
して、最適化調整を自動的に行い、スプリアスの低減を
実現することを特徴とする周波数シンセサイザ。 - 【請求項２】 請求項１に記載の周波数シンセサイザに
おいて、 温度による補正値のデータを記憶装置に格納しておき、
当該周波数シンセサイザに近接設置した温度センサによ
り温度を測定し、その測定した温度に対応したデータを
記憶装置より読み出して、最適化調整の温度補償を行
い、スプリアスの低減を実現することを特徴とする周波
数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242940A JPH1093432A (ja) | 1996-09-13 | 1996-09-13 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242940A JPH1093432A (ja) | 1996-09-13 | 1996-09-13 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093432A true JPH1093432A (ja) | 1998-04-10 |
Family
ID=17096491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8242940A Pending JPH1093432A (ja) | 1996-09-13 | 1996-09-13 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007091516A1 (ja) * | 2006-02-07 | 2007-08-16 | Mitsubishi Electric Corporation | フラクショナル－ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 |
| US9071252B2 (en) | 2010-11-29 | 2015-06-30 | Kabushiki Kaisha Toshiba | Radio communication apparatus |
-
1996
- 1996-09-13 JP JP8242940A patent/JPH1093432A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007091516A1 (ja) * | 2006-02-07 | 2007-08-16 | Mitsubishi Electric Corporation | フラクショナル－ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 |
| JPWO2007091516A1 (ja) * | 2006-02-07 | 2009-07-02 | 三菱電機株式会社 | フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 |
| JP4718566B2 (ja) * | 2006-02-07 | 2011-07-06 | 三菱電機株式会社 | フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 |
| US8004324B2 (en) | 2006-02-07 | 2011-08-23 | Mitsubishi Electric Corporation | Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function |
| US9071252B2 (en) | 2010-11-29 | 2015-06-30 | Kabushiki Kaisha Toshiba | Radio communication apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5875388A (en) | Crystal oscillator with automatic compensation for aging and temperature | |
| FI105618B (fi) | Taajuuskompensointi digitaalisessa radiojärjestelmässä | |
| JP4267828B2 (ja) | 無線装置のための周波数発生方法およびシステム | |
| US6400930B1 (en) | Frequency tuning for radio transceivers | |
| JP3934585B2 (ja) | 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法 | |
| JP2948479B2 (ja) | 移動無線機 | |
| US5542095A (en) | Frequency Reference Compensation | |
| US7123106B2 (en) | Frequency offset correction techniques for crystals used in communication systems | |
| US6373314B2 (en) | Clock generator and digital or telephone portable terminal using the same | |
| JPH1093432A (ja) | 周波数シンセサイザ | |
| JPH07297779A (ja) | 自動周波数制御機能を備えたディジタル無線機 | |
| US7184507B2 (en) | Residual phase error correction | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| JP3153671B2 (ja) | 移動無線機 | |
| JP2002217763A (ja) | 入力レベル表示方法、入力レベル表示装置 | |
| JP2540093B2 (ja) | Ａｆｃ回路 | |
| US6269128B1 (en) | Clock recovery control in differential detection | |
| JPS6326037A (ja) | 移動無線機 | |
| US20070238433A1 (en) | Circuit and method for clock correction in telecommunication system | |
| JPH06326740A (ja) | 移動無線機 | |
| JP3088317B2 (ja) | 周波数安定化方式 | |
| JPH11355102A (ja) | Ａｆｃサイドロック防止回路 | |
| JPH05227241A (ja) | チャネル周波数の粗同調方法 | |
| JP2023071215A (ja) | 復調回路 | |
| JP2010263477A (ja) | 無線通信端末および無線通信制御方法 |