CN103501175B - 一种毫米波锁相环 - Google Patents

一种毫米波锁相环 Download PDF

Info

Publication number
CN103501175B
CN103501175B CN201310508729.5A CN201310508729A CN103501175B CN 103501175 B CN103501175 B CN 103501175B CN 201310508729 A CN201310508729 A CN 201310508729A CN 103501175 B CN103501175 B CN 103501175B
Authority
CN
China
Prior art keywords
signal
frequency
phase
output
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310508729.5A
Other languages
English (en)
Other versions
CN103501175A (zh
Inventor
池保勇
陈磊
况立雪
贾海昆
王志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201310508729.5A priority Critical patent/CN103501175B/zh
Publication of CN103501175A publication Critical patent/CN103501175A/zh
Application granted granted Critical
Publication of CN103501175B publication Critical patent/CN103501175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种毫米波锁相环,包括:压控振荡器,其采用差分输入的调谐方式来产生设定频率的振荡信号;正交输出注入锁定分频器,其用于对振荡信号进行分频处理以输出多路的正交分频信号;电荷泵,其用于将脉冲信号转化为模拟电压信号差分输出;环路滤波器,其连接至电荷泵和压控振荡器之间,用于对电荷泵输出的模拟电压信号进行滤波以输入到所述压控振荡器中。本发明的毫米波锁相环为60GHz毫米波通信系统提供设定频率的本振信号。该锁相环中的差分调谐压控振荡器的结构,优化了振荡器的噪声,对整个锁相环的噪声优化有很大的帮助。通过电荷泵为差分压控振荡器提供差分的输入控制电压,也获得更好的相位噪声性能。

Description

一种毫米波锁相环
技术领域
本发明涉及60GHz毫米波短距离无线通信领域,尤其涉及一种毫米波锁相环。
背景技术
在通信系统中,通信带宽是一个很重要的指标,其基本决定了通信系统的数据率。当前大多数传统应用的带宽仅为几MHz到几百MHz,这与中心频率不高有关,比如第三代移动通信(上行1.9GHz,下行2.1GHZ)。而毫米波所处于的频段为30GHz~300GHz,其波长在1mm~10mm的范围内。由于其中心频率很高,远高于当前大多数传统应用的频率,所以其能达到的带宽也很宽,能超过5GHz,这为高速数据通信创造了良好的条件。由于60GHz波段的信号在氧气中的衰减很大,所以60GHz的毫米波通信系统主要是为短距离通信开发的。另外,由于60GHz的信号衰减快,也避免了相近频率之间的信号串扰,这样,在同一个地方就能允许多个信道的存在。
60GHz短距离毫米波通信的一个典型应用就是高清晰度多媒体接口(HDMI),可以将DVD播放器,个人电脑和高清电视连接到一起。这些设备的距离都在5到10米之内,能应用点对点或者点对多点的通信方式。由于这些高清多媒体之间的数据率很高,通常在5Gbps以上,因此,对于这样的高速接口采用60GHz的毫米波通信系统是一种很好的方式。
在室内环境,60GHz毫米波通信能够替代当前的通信协议,比如USB,IEEE1394,吉比特网等。以个人电脑为中心,可以通信其它所有的多媒体设备,比如DVD、数码相机、打印机等。用60GHz毫米波通信构建的无线网络也可用于视频会议,为大型的异地商务会议中的高清视频传输提供了有利的条件。
2005年,毫米波通信IEEE802.15.3正式发布,为毫米波通信奠定了基础。在这项协议中,对60GHz通信的中心频率和带宽等指标都做出了一定的规定。由于中心频率在60GHz,因此相应的各种变频方式也都被讨论。比如,可以由60GHz的本振信号直接变频,也可以由20GHz的信号3倍频后再变频。考虑到高频锁相环的设计难度,所以很多方法采用了2次变频,即先变频到20GHz,再与40GHz信号混频到60GHz,其中,20GHz的信号就是用40GHz的信号直接2分频得来的。这种方法也是一种对实现难度和系统复杂度折中的办法。
因此,毫米波锁相环设计是60GHz毫米波通信系统中的一个相当关键的电路部分,然而,在现有技术中,未有一种噪声性能较优的40GHz毫米波锁相环电路,因此,亟需设计一种具有良好噪声性能的40GHz毫米波锁相环。
发明内容
本发明所要解决的技术问题是如何实现一种毫米波锁相环,该锁相环应用60GHz毫米波通信系统中,在产生设定频率的振荡信号的同时应具有良好噪声性能。
为了解决上述技术问题,本发明提供了一种毫米波锁相环,包括:压控振荡器,其采用差分输入的调谐方式来产生设定频率的振荡信号;第一缓冲器,其与所述压控振荡器连接,用于使所述压控振荡器输出的振荡信号维持一定的信号幅度并隔离后级模块对所述压控振荡器的影响;正交输出注入锁定分频器,其与所述第一缓冲器连接,用于对所述振荡信号进行分频处理以输出多路的正交分频信号;第二缓冲器,其与所述正交输出注入锁定分频器连接,用于使所述正交分频信号维持一定的信号幅度并隔离后级模块对所述正交输出注入锁定分频器的影响;第一分频器,其与所述第二缓冲器连接,用于对所述正交分频信号进行分频得到第一分频信号;第二分频器,其与所述第一分频器连接,用于对所述第一分频信号进行分频得到第二分频信号;鉴频鉴相器,其与所述第二分频器连接,用于将第二分频信号与设定的参考信号进行比较,产生与这两个信号的相位差成比例的脉冲信号;电荷泵,其与所述鉴频鉴相器连接,用于将所述脉冲信号转化为模拟电压信号差分输出;环路滤波器,其连接至所述电荷泵和所述压控振荡器之间,用于对所述电荷泵输出的模拟电压信号进行滤波以输入到所述压控振荡器中。
在一个实施例中,所述压控振荡器包括:电感电容调谐单元,其对输入的信号进行差分调谐,所述电感电容调谐单元由一中心抽头的电感以及与该电感并联的两路相反接法的四个可变电容组成;负阻单元,其与所述电感电容调谐单元并联,用于给所述电感电容调谐单元提供负阻能量,所述负阻单元是由第一晶体管和第二晶体管交叉耦合形成的负阻对;直流偏置电路,其从所述第一晶体管和第二晶体管的共源连接点注入偏置电流,所述直流偏置电路包括由第三晶体管和第四晶体管构成的电流镜偏置以及由一电阻和一电容构成的低通滤波器,所述低通滤波器耦接于所述第三晶体管和第四晶体管之间。
在一个实施例中,所述第一晶体管和所述第二晶体管为薄栅管,所述第三晶体管和所述第四晶体管为厚栅管。
在一个实施例中,所述第三晶体管和所述第四晶体管为N型MOS管。
在一个实施例中,在所述设定频率的振荡信号为40GHz的振荡信号时,所述低通滤波器的电容在皮法量级、所述低通滤波器的电阻在兆欧量级。
在一个实施例中,所述正交输出注入锁定分频器包括两个注入锁定分频电路和四个作为互耦单元的晶体管,其中,每个所述注入锁定分频电路包括:谐振单元,其包括中心抽头的电感、与该电感并联的由两个对称的晶体管组成的输入单元和与所述输入单元并联的由两个晶体管交叉耦合形成的负阻单元,其中,两个互耦单元分别连接在所述负阻单元的两端,且这两个互耦单元的栅极连接另一注入锁定分频电路的两个输出端;直流偏置单元,其与所述电感耦接以提供偏置电流。
在一个实施例中,所述直流偏置单元为一P型MOS管。
在一个实施例中,所述电荷泵包括两个单端输出电荷泵结构,其中,每个所述单端输出电荷泵结构包括:由第一开关控制的PMOS共源共栅Cascode电流源和由第二开关控制的NMOS共源共栅Cascode电流源。
在一个实施例中,所述电荷泵还包括共模反馈环路,其用于稳定所述两个单端输出电荷泵结构输出的共模电平信号,包括:第一运算放大器,其同相输入端与一单端输出电荷泵结构的输出端连接,对其输出的信号进行运算放大得到第一放大信号;第二运算放大器,其同相输入端与另一单端输出电荷泵结构的输出端连接,对其输出端的信号进行运算放大得到第二放大信号;电阻电容单元,其耦接于所述第一运算放大器的输出端和所述第二运算放大器的输出端之间,用于对第一放大信号和第二放大信号进行电阻求和,并将求和得到的共模电平信号输出;第三运算放大器,其同相输入端与所述电阻电容单元的输出端连接,用于接收所述共模电平信号,并通过与设定的共模电平参考电压进行比较,将得到的比较结果输出到所述电荷泵的共模反馈输入端中。
在一个实施例中,在所述压控振荡器输出的信号是40GHz时,所述第一缓冲器为40GHz缓冲器;所述正交输出注入锁定分频器对产生的40GHz的振荡信号进行二分频处理以输出四路的20GHz正交分频信号;所述第二缓冲器为20GHz缓冲器;所述第一分频器用于将20GHz进行四分频处理得到5GHz的信号,其为电流模式逻辑分频器,其包括两级电流模式逻辑分频电路,且每个电流模式逻辑分频电路由两个寄存器电路耦合而成;所述第二分频器用于完成5GHz信号到125MHz信号的可编程分频,其为多模分频器,其由一个差分转单端电路、四个2-3分频器和一个2-1分频器组成。
与现有技术相比,本发明的一个或多个实施例可以具有如下优点:
本发明的毫米波锁相环为60GHz毫米波通信系统提供设定频率的本振信号。该锁相环中的差分调谐压控振荡器的结构,优化了振荡器的噪声,对整个锁相环的噪声优化有很大的帮助。通过差分输出电荷泵为差分压控振荡器提供差分的输入控制电压,也获得更好的相位噪声性能。另外,整个锁相环的设计采用了薄栅管和厚栅管互用的技术,根据不同的电路模块采用了不同的电源电压和管子类型进行设计,并且在同一电路中,不同功能的MOS管也采用了不同的管子类型,这样可以最大化模块电路的性能,也使锁相环的性能最优化。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例共同用于解释本发明,并不构成对本发明的限制。在附图中:
图1是根据本发明一实施例的毫米波锁相环1的结构示意图;
图2是图1所示的锁相环1中的差分调谐压控振荡器20的电路图;
图3是图1所示的锁相环1中的正交注入锁定分频器30的电路图;
图4是图1所示的锁相环1中的差分输出电荷泵40的主体电路图;
图5是图1所示的锁相环1中的差分输出电荷泵40的共模反馈电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下结合附图对本发明作进一步地详细说明。
图1是根据本发明一实施例的毫米波锁相环(简称锁相环)的结构框图。下面请参考图1,来详细说明该锁相环的各个组成部分和连接。
需要说明的是,在锁相环中,为了达到系统稳定一般要满足条件:fref>10BWloop,其中,fref为参考信号频率,BWloop为整个锁相环的环路带宽。在本实施例中,以产生振荡信号40GHz的毫米波锁相环为例,为了达到上述要求,设定fref为125MHz,BWloop为200KHz,这样可以保证系统对稳定性的要求。下面来说明该锁相环的结构,容易理解以下仅为一个实施例,本领域技术人员可以根据需要利用该锁相环产生其他频率信号。
如图1所示,该锁相环1包括:差分调谐压控振荡器(简称差分调谐LC-VCO)20、40GHz缓冲器(VCO_BUFFER)10、正交输出注入锁定分频器(ILFD/2)30、20GHz缓冲器(ILFD_BUFFER)50、电流模式逻辑分频器(简称CML分频器)60、多模分频器(MMD/40)70、鉴频鉴相器(PFD)80和差分输出电荷泵(简称电荷泵)40以及环路滤波器90。
其中,差分调谐LC-VCO20的工作范围要覆盖40GHz频点,用于产生40GHz的振荡信号,其为本实施例中最重要的部分之一。如图2所示,差分调谐LC-VCO20包括:由电感L和调谐电容阵列21a组成的电感电容调谐单元21、负阻单元22和直流偏置电路23。差分调谐LC-VCO10采用差分输入的调谐方式,并且在制作工艺中采用薄栅管和厚栅管的组合设计。其中,所谓“薄栅管”是指当前工艺条件下提供的栅氧化层较薄的晶体管,它具有较大的漏电电流,所谓“厚栅管”是指当前工艺条件下提供的栅氧化层较厚的晶体管,它的漏电电流很小。
电感电容调谐单元21用于对输入的信号进行差分调谐。由于毫米波电路对电感与电容的寄生效应要求很高,因此该差分调谐LC-VCO20的电路采用了最简单的电路结构。在本实施例中,电感电容调谐单元21中的电感L采用中心抽头,因此可以获得良好的版图对称性。
尤其是,该单元21并没有采用传统的一路相反接法的两个可变电容,而是采用了两路相反接法的四个可变电容C1,在每路相反接法的两个可变电容之间具有一个调谐输入端(VCP和VCN)。这样形成的差分调谐可以有效地消除调谐控制线上的共模干扰,共模干扰的消除对该差分调谐LC-VCO20本身乃至整个锁相环的相位噪声都大有益处。
对于由晶体管M1和M2交叉耦合形成的负阻对构成的负阻单元22,与电感电容调谐单元21并联,为整个谐振单元21提供负阻能量。并且,为了使电路能正常工作,一般会保证其环路增益在2以上。
直流偏置电路23,其从晶体管M1和晶体管M2的共源连接点注入偏置电流。直流偏置电流23包括由晶体管M3和M4共同构成电流镜偏置以及由电阻R和电容C构成的低通滤波器。对于电阻R和电容C构成尾电流源的低通滤波器,其耦接于晶体管M3与M4之间,作用在于滤除晶体管M1以及偏置电流源的噪声。因为通常偏置电流源的噪声较大,采用该低通滤波电路,可大大降低偏置电流源噪声对电路的影响。
并且,一般在直流偏置电路中使用的电阻R较大,所以当晶体管的栅端有较大的漏电流时,会导致两边电平相差较大,为了克服上述缺点,优选地,晶体管M1、M2和晶体管M3、M4采用的不是同一种类型的晶体管,M1和M2属于薄栅管,寄生小,M3和M4属于厚栅管,栅端漏电流小,噪声性能好。
图2中的LC-VCO20的振荡信号频率如下:
f VCO = 1 L * ( C 1 + C 1 + C gs + C ds ) ,
其中:Cgs和Cds分别为晶体管M1和M2的栅端和漏端的寄生电容,并且由于这两个管子的尺寸较大,其寄生电容与固定电容可比。由于NMOS管的寄生电容比PMOS管的寄生电容小得多,为了消除寄生电容对电路的影响,优选地,只采用了NMOS作为交叉耦合的负阻单元。
该差分调谐LC-VCO20中的RC滤波电路的带宽为:
BW = 1 R * C ,
其中,电容C在pF量级,为了使得相位噪声在100KHz偏移以上的性能比较好,因此电阻R必须在MΩ量级。
请参考图1,40GHz缓冲器10连接于差分调谐LC-VCO20和正交输出注入锁定分频器30之间,其由微带线和输入级组成,用于隔离差分调谐LC-VCO20和正交输出注入锁定分频器30,使得差分调谐LC-VCO20的输出负载不变,以保证能准确地产生40GHz附近的信号。此外,40GHz缓冲器20还可以增大输出信号的幅度。
正交输出注入锁定分频器30,用于完成40GHz信号的2分频,其输出4路正交分频信号,并且这4路正交分频信号具有较小的正交误差,其也作为该锁相环1的重要组成之一。
图3中给出了该正交输出注入锁定分频器30的电路原理图。如图3所示,该电路包括两个完全相同的注入锁定分频电路31(32)以及四个作为互耦单元的晶体管(M9-M12),仅仅是输入的信号是差分的,具有180度的相位差,最终输出4路20GHz的正交信号。
对于一个单独的注入锁定分频电路31而言,其包括电感L1和4个晶体管M1-M4的寄生电容形成的谐振单元,并且晶体管M3与M4作为负阻单元提供负阻能量。与差分调谐LC-VCO20的原理不同,由于输入晶体管M1和M2的加入,输出频率fout和输入频率fin满足下列关系:
fout=fin-fout
即:由此实现了2分频。
其中,M1和M2是两个对称的输入单元,以保证版图的对称性,这样也可以提高差分性能。
为了得到4路正交的输出信号,需要在两个不同的注入分频器输入差分的信号即可,但在版图或者制造过程中的失配会导致较大的正交相位误差,所以优选地采用M9-M12这4个互耦单元。对于每一个注入锁定分频电路(例如符号31)而言,其中两个互耦单元(M9和M10)分别连接在负阻单元的两端,且这两个互耦单元的栅极连接另一注入锁定分频电路的两个输出端(OUTQP和OUTQN)。该互耦单元的互耦强度越大,在电路失配的情况下正交相位误差越小。
与差分调谐LC-VCO20的结构还有一点不同的就是正交输出注入锁定分频器30采用PMOS结构(M13、M14)的尾电流源(也称直流偏置单元),这与电路的电源电压有关。要保证电路的正常工作,输入INP(INN)的直流电平等于两个晶体管的栅源电压,而这个电压已经接近电源电压,如果采用NMOS结构的尾电流源,该电压还会再加上一个晶体管的过驱动电压,这样即使输入INP(INN)的直流电平等于电源电压,输入管M1、M2(M5、M6)的效率也会降低不少。因此,优选地采用正交输出注入锁定分频器30的直流偏置结构来克服输入管效率降低的问题。
再次参考图1,20GHz缓冲器50,其连接于正交输出注入锁定分频器30和CML分频器60之间,用于隔离正交输出注入锁定分频器30和CML分频器60,使得正交输出注入锁定分频器30的输出负载不变,以保证信号的频率从40GHz到20GHz的准确分频。
CML分频器60包括两级CML分频电路,且每个CML都由两个寄存器电路耦合而成,用于完成20GHz信号到5GHz信号的4分频。
与CML分频器60连接的MMD分频器70由一个差分转单端电路、4个2-3分频器和一个2-1分频器组成,用于完成5GHz信号到125MHz信号的可编程分频。
与MMD分频器70连接的鉴频鉴相器80由一系列的数字逻辑电路组成,用于将分频信号与外部参考信号(例如125MHz)进行比较,然后产生与相位差成比例的脉冲信号。
与鉴频鉴相器80连接的电荷泵40将鉴频鉴相器80产生的相位差脉冲信号转化为模拟电压信号,用来调谐差分调谐LC-VCO20。由于差分调谐LC-VCO20采用了差分输入调谐,所以电荷泵40也是差分输出的。另外,电荷泵40电路中还包括共模反馈电路。
图4和图5分别显示了差分输出电荷泵40的核心电路原理图以及差分输出电荷泵40的共模反馈电路图。
请参考图4,该电荷泵40主要包括Cascode电流镜、开关以及共模反馈环路(未示出)构成。
在图4中,M1-M6和M7-M12分别构成两个单端输出电荷泵(CP)的结构,每一个单端输出的CP结构均由开关M1(M7)控制的PMOS共源共栅Cascode电流源M2、M3(M8、M9)和由开关M6(M12)控制的NMOS共源共栅Cascode电流源M4、M5(M10、M11)组成。Cascode电流源保证在输出端电压大范围变化时,电荷泵CP的充放电电流不会产生较大的变化。左右两路单端CP的开关控制信号是相反的,当其中一路PMOS控制开关M1闭合而NMOS控制开关M6断开时,该支路对该路输出后接的环路滤波器90充电,而另一路PMOS控制开关M7断开而NMOS控制开关M12闭合时,该支路对该路输出后接的环路滤波器90放电。
这样,从输出端OUTP和OUTN输出的两个信号是差分信号,在经过环路滤波器90的处理后,就可以送入差分调谐LC-VCO20的输入控制端,以产生振荡信号。
另外,差分输出电压泵40还需要一个共模反馈环路以保证共模电平的稳定性。
如图5所示,给出了共模反馈环路的结构,其包括OP1、OP2以及OP3这3个运算放大器A0和电阻电容单元51。共模反馈环路中运算放大器OP1与OP2的同相输入端分别连接图4的差分输出端OUTP和OUTN获取这两个差分输出端的信号,然后分别对这两个输出端的信号进行运算放大,并且隔离了后级对前级的影响。电阻电容单元51耦接于第一运算放大器的输出端OP1和第二运算放大器OP2的输出端之间。
OP1和OP2的输出信号分别输入至电阻R1与电阻R2,并且OP1与OP2的输出端分别与电容器C1与电容器C2的一个电极连接。OP1与OP2的输出信号直接电阻求和,将其求和结果(共模电平信号)输入至OP3的同相输入端,并且将该结果与OP3的反向输入端所设定的共模电平参考电压Vref进行比较,该求和结果经OP3放大后接入电荷泵40电路的共模反馈输入端CMFB。由于电荷泵40的输出电压要接近GND和VDD,优选地,这3个运算放大器都得使用输入轨到轨的运放结构,使得共模跟踪能在接近GND和VDD时保证电路正常工作。
环路滤波器90连接电荷泵40,用于衰减电荷泵40输出信号中高频误差分量,以提高系统抗干扰性能。
在本实施例中,所采用的差分调谐LC-VCO结构,优化了压控振荡器的噪声,对整个锁相环的噪声优化有很大的帮助。另外,采用差分输出电荷泵为差分调谐LC-VCO提供差分的输入控制电压,也可以获得更好的相位噪声性能。此外,整个锁相环的设计采用了薄栅管和厚栅管互用的技术。根据不同的电路模块采用不同的电源电压和晶体管类型进行设计,并且在同一电路中,不同功能的MOS管也采用了不同晶体管类型,这样可以优化模块电路的性能,另外也将锁相环的性能最优化。通过本发明的锁相环,可以保证高频40GHz信号的稳定输出。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉该技术的人员在本发明所揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种毫米波锁相环,包括:
压控振荡器,其采用差分输入的调谐方式来产生设定频率的振荡信号;
第一缓冲器,其与所述压控振荡器连接,用于使所述压控振荡器输出的振荡信号维持一定的信号幅度并隔离后级模块对所述压控振荡器的影响;
正交输出注入锁定分频器,其与所述第一缓冲器连接,用于对所述振荡信号进行分频处理以输出多路的正交分频信号;
第二缓冲器,其与所述正交输出注入锁定分频器连接,用于使所述正交分频信号维持一定的信号幅度并隔离后级模块对所述正交输出注入锁定分频器的影响;
第一分频器,其与所述第二缓冲器连接,用于对所述正交分频信号进行分频得到第一分频信号;
第二分频器,其与所述第一分频器连接,用于对所述第一分频信号进行分频得到第二分频信号;
鉴频鉴相器,其与所述第二分频器连接,用于将第二分频信号与设定的参考信号进行比较,产生与这两个信号的相位差成比例的脉冲信号;
电荷泵,其与所述鉴频鉴相器连接,用于将所述脉冲信号转化为模拟电压信号差分输出;
环路滤波器,其连接至所述电荷泵和所述压控振荡器之间,用于对所述电荷泵输出的模拟电压信号进行滤波以输入到所述压控振荡器中;
所述压控振荡器包括:
电感电容调谐单元,其对输入的信号进行差分调谐,所述电感电容调谐单元由一中心抽头的电感以及与该电感并联的两路相反接法的四个可变电容组成;
负阻单元,其与所述电感电容调谐单元并联,用于给所述电感电容调谐单元提供负阻能量,所述负阻单元是由第一晶体管和第二晶体管交叉耦合形成的负阻对;
直流偏置电路,其从所述第一晶体管和第二晶体管的共源连接点注入偏置电流,所述直流偏置电路包括由第三晶体管和第四晶体管构成的电流镜偏置以及由一电阻和一电容构成的低通滤波器,所述低通滤波器耦接于所述第三晶体管和第四晶体管之间。
2.根据权利要求1所述的毫米波锁相环,其特征在于,所述第一晶体管和所述第二晶体管为薄栅管,所述第三晶体管和所述第四晶体管为厚栅管。
3.根据权利要求2所述的毫米波锁相环,其特征在于,所述第三晶体管和所述第四晶体管为N型MOS管。
4.根据权利要求1所述的毫米波锁相环,其特征在于,在所述设定频率的振荡信号为40GHz的振荡信号时,所述低通滤波器的电容在皮法量级、所述低通滤波器的电阻在兆欧量级。
5.根据权利要求1所述的毫米波锁相环,其特征在于,所述正交输出注入锁定分频器包括两个注入锁定分频电路和四个作为互耦单元的晶体管,
其中,每个所述注入锁定分频电路包括:
谐振单元,其包括中心抽头的电感、与该电感并联的由两个对称的晶体管组成的输入单元和与所述输入单元并联的由两个晶体管交叉耦合形成的负阻单元,其中,两个互耦单元分别连接在所述负阻单元的两端,且这两个互耦单元的栅极连接另一注入锁定分频电路的两个输出端;
直流偏置单元,其与所述电感耦接以提供偏置电流。
6.根据权利要求5所述的毫米波锁相环,其特征在于,所述直流偏置单元为一P型MOS管。
7.根据权利要求1所述的毫米波锁相环,其特征在于,所述电荷泵包括两个单端输出电荷泵结构,
其中,每个所述单端输出电荷泵结构包括:
由第一开关控制的PMOS共源共栅Cascode电流源和由第二开关控制的NMOS共源共栅Cascode电流源。
8.根据权利要求7所述的毫米波锁相环,其特征在于,所述电荷泵还包括共模反馈环路,其用于稳定所述两个单端输出电荷泵结构输出的共模电平信号,包括:
第一运算放大器,其同相输入端与一单端输出电荷泵结构的输出端连接,对其输出的信号进行运算放大得到第一放大信号;
第二运算放大器,其同相输入端与另一单端输出电荷泵结构的输出端连接,对其输出端的信号进行运算放大得到第二放大信号;
电阻电容单元,其耦接于所述第一运算放大器的输出端和所述第二运算放大器的输出端之间,用于对第一放大信号和第二放大信号进行电阻求和,并将求和得到的共模电平信号输出;
第三运算放大器,其同相输入端与所述电阻电容单元的输出端连接,用于接收所述共模电平信号,并通过与设定的共模电平参考电压进行比较,将得到的比较结果输出到所述电荷泵的共模反馈输入端中。
9.根据权利要求1所述的毫米波锁相环,其特征在于,在所述压控振荡器输出的信号是40GHz时,
所述第一缓冲器为40GHz缓冲器;
所述正交输出注入锁定分频器对产生的40GHz的振荡信号进行二分频处理以输出四路的20GHz正交分频信号;
所述第二缓冲器为20GHz缓冲器;
所述第一分频器用于将20GHz进行四分频处理得到5GHz的信号,其为电流模式逻辑分频器,其包括两级电流模式逻辑分频电路,且每个电流模式逻辑分频电路由两个寄存器电路耦合而成;
所述第二分频器用于完成5GHz信号到125MHz信号的可编程分频,其为多模分频器,其由一个差分转单端电路、四个2-3分频器和一个2-1分频器组成。
CN201310508729.5A 2013-10-24 2013-10-24 一种毫米波锁相环 Active CN103501175B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310508729.5A CN103501175B (zh) 2013-10-24 2013-10-24 一种毫米波锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310508729.5A CN103501175B (zh) 2013-10-24 2013-10-24 一种毫米波锁相环

Publications (2)

Publication Number Publication Date
CN103501175A CN103501175A (zh) 2014-01-08
CN103501175B true CN103501175B (zh) 2016-02-10

Family

ID=49866354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310508729.5A Active CN103501175B (zh) 2013-10-24 2013-10-24 一种毫米波锁相环

Country Status (1)

Country Link
CN (1) CN103501175B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108494397A (zh) * 2018-01-22 2018-09-04 西安电子科技大学 一种压控振荡器电路和锁相环

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916124B (zh) * 2014-03-28 2016-09-14 浙江大学 一种带自动频率校验功能的注入锁定分频结构
CN104079315B (zh) * 2014-06-24 2018-09-04 中国科学院半导体研究所 多标准性能可重构式i/q正交载波发生器
WO2015196406A1 (zh) * 2014-06-26 2015-12-30 中国科学院半导体研究所 一种无线射频发射装置
CN105281761B (zh) * 2015-11-07 2018-03-16 浙江大学 60GHz锁相环低功耗低回踢抖动的电压控制CMOS LC振荡器
CN105262484B (zh) * 2015-11-17 2018-04-24 中山大学 实现环形振荡器注入锁定的方法及其电路
CN105991113A (zh) * 2015-12-22 2016-10-05 合肥中科微波科技有限公司 一种低噪声高输出的400-500MHz高效固态微波源
CN105699772B (zh) * 2016-01-20 2019-11-12 北京东方计量测试研究所 一种正交基准相位的验证方法及其装置
WO2017188363A1 (ja) 2016-04-28 2017-11-02 キヤノン株式会社 素子
CN106788410B (zh) * 2016-12-26 2023-09-12 上海迦美信芯通讯技术有限公司 利用注入锁定环形振荡器产生正交本振信号的电路
EP3602775A2 (en) 2017-03-20 2020-02-05 Blue Danube Systems, Inc. Precision high frequency phase adders
CN107124181B (zh) * 2017-03-28 2021-06-04 复旦大学 一种宽锁定范围的注入锁定分频器电路
CN107508597A (zh) * 2017-08-07 2017-12-22 湖南国科微电子股份有限公司 双环路滤波的锁相环电路
CN107612542B (zh) * 2017-11-06 2023-11-28 厦门意行半导体科技有限公司 一种再生式分频电路及高频信号分频方法
CN108231735B (zh) * 2017-12-21 2020-01-14 南京中感微电子有限公司 压控振荡器
CN109756225A (zh) * 2018-12-27 2019-05-14 复旦大学 一种应用于多模式毫米波通信的频率综合器
CN111435091B (zh) * 2019-01-14 2021-08-31 中国科学院微电子研究所 自适应相位对准模块和方法、及振动式陀螺仪测控电路
CN110113007A (zh) * 2019-05-31 2019-08-09 华讯方舟科技有限公司 一种注入锁定振荡电路、频率调节方法及注入锁定振荡器
CN110620552A (zh) * 2019-08-30 2019-12-27 苏州闻颂智能科技有限公司 一种基于电容补偿技术的线性压控振荡器
CN110690897B (zh) * 2019-09-30 2023-05-30 西安电子科技大学 宽频带锁定范围的低功耗注入锁定分频器
CN111478668A (zh) * 2020-04-02 2020-07-31 电子科技大学 一种低闪烁噪声的毫米波压控振荡器
CN111525920A (zh) * 2020-05-22 2020-08-11 广州昌钰行信息科技有限公司 Cmos毫米波高速时钟缓冲电路
CN113193867B (zh) * 2021-04-22 2022-09-16 香港中文大学(深圳) 一种兼容c波段和毫米波频段的本振锁相频率综合器
CN113381696A (zh) * 2021-05-21 2021-09-10 北京大学(天津滨海)新一代信息技术研究院 振荡器电路及锁相环电路
CN117240220A (zh) * 2023-11-13 2023-12-15 成都明夷电子科技有限公司 一种射频压控振荡器及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2819619Y (zh) * 2004-12-16 2006-09-20 中国科学院半导体研究所 与输入信号无关的电荷泵电路
CN201004617Y (zh) * 2007-02-06 2008-01-09 北京朗波芯微技术有限公司 除二分频器
CN101789785A (zh) * 2010-01-11 2010-07-28 清华大学 全集成锁相环频率综合器
US20110121873A1 (en) * 2005-10-31 2011-05-26 Broadcom Corporation Phase Locked Loop Including A Frequency Change Module
CN102611434A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 用于60GHz无线通信的1:1结构27MHz晶振频率综合器
CN102868393A (zh) * 2012-10-11 2013-01-09 中国科学院微电子研究所 一种用于毫米波无线通信的27MHz晶振频率综合器
CN103107811A (zh) * 2012-12-07 2013-05-15 南京邮电大学 一种低相位噪声电感电容压控振荡器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2819619Y (zh) * 2004-12-16 2006-09-20 中国科学院半导体研究所 与输入信号无关的电荷泵电路
US20110121873A1 (en) * 2005-10-31 2011-05-26 Broadcom Corporation Phase Locked Loop Including A Frequency Change Module
CN201004617Y (zh) * 2007-02-06 2008-01-09 北京朗波芯微技术有限公司 除二分频器
CN101789785A (zh) * 2010-01-11 2010-07-28 清华大学 全集成锁相环频率综合器
CN102611434A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 用于60GHz无线通信的1:1结构27MHz晶振频率综合器
CN102868393A (zh) * 2012-10-11 2013-01-09 中国科学院微电子研究所 一种用于毫米波无线通信的27MHz晶振频率综合器
CN103107811A (zh) * 2012-12-07 2013-05-15 南京邮电大学 一种低相位噪声电感电容压控振荡器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108494397A (zh) * 2018-01-22 2018-09-04 西安电子科技大学 一种压控振荡器电路和锁相环
CN108494397B (zh) * 2018-01-22 2021-09-21 西安电子科技大学 一种压控振荡器电路和锁相环

Also Published As

Publication number Publication date
CN103501175A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
CN103501175B (zh) 一种毫米波锁相环
CN106209709B (zh) 一种适用于高速串行接口的线性均衡器
US7456670B2 (en) Distributed delay-locked-based clock and data recovery systems
CN101295982B (zh) 频率合成器
US9621136B1 (en) Data sampler circuit with equalization function and method for sampling data
CN107528542B (zh) 一种采用cmos工艺实现的毫米波压控振荡器
US8067987B2 (en) Millimeter-wave wideband voltage controlled oscillator
CN101895192A (zh) 一种可解决电荷分配和电流失配问题的电荷泵
CN103607201A (zh) 一种宽锁定范围的注入锁定分频器
CN106603070B (zh) 低杂散快速锁定的锁相环电路
CN106506001B (zh) 一种应用于pll的高性能vco电路
TWI667892B (zh) 應用於物聯網之無線射頻系統
CN110557119B (zh) 一种射频毫米波亚采样级联的dac反馈锁相环
CN111313892B (zh) 一种宽锁定范围的可切换双核注入锁定分频器
CN110690897B (zh) 宽频带锁定范围的低功耗注入锁定分频器
US7142014B1 (en) High frequency XOR with peaked load stage
CN101807915B (zh) 应用于整数分频锁相环路中的鉴频鉴相器和电荷泵电路
CN115514362A (zh) 一种半速率数据重定时的时钟数据恢复电路
US20140254710A1 (en) Frequency Pulling Reduction in Wide-Band Direct Conversion Transmitters
Jalalifar et al. An energy-efficient multi-level RF-interconnect for global network-on-chip communication
CN104348481B (zh) 用于锁相环的有源滤波器
CN105680889A (zh) 直接变频射频接收前端电路装置
CN110830007A (zh) 一种低相位噪声宽带环型振荡器
Iravani et al. Clock and data recovery for 1.25 Gb/s Ethernet transceiver in 0.35/spl mu/m CMOS
Choudhary et al. Design Considerations for Low Spur Charge Pump in High Performance Phase Locked Loops

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant