CN109716655A - Pll中的开关电容器电路 - Google Patents

Pll中的开关电容器电路 Download PDF

Info

Publication number
CN109716655A
CN109716655A CN201780058166.0A CN201780058166A CN109716655A CN 109716655 A CN109716655 A CN 109716655A CN 201780058166 A CN201780058166 A CN 201780058166A CN 109716655 A CN109716655 A CN 109716655A
Authority
CN
China
Prior art keywords
capacitor
switch
charge pump
clock phase
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780058166.0A
Other languages
English (en)
Inventor
M·沙瑞夫扎德
A·科哈利利
M·塔奇万德
M·伊马迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109716655A publication Critical patent/CN109716655A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的各个方面描述了PLL中的开关电容器电路。示例包括在第一时钟相位期间将电流从第一电流源通过电容器路由到地，在第二时钟相位期间将电流从第二电流源通过电容器路由到地，以及在第三时钟相位期间将电容器上的电荷转移到环路滤波器电容器。第一电流源可以响应于来自相位/频率检测器(PFD)的UP误差样本而生成电流，并且第二电流源响应于来自PFD的DN误差样本而生成电流。

Description

PLL中的开关电容器电路
技术领域
本公开涉及锁相环(PLL)合成器。
背景技术
频率合成器是现代通信系统的主力，在通信链路的很多方面提供稳定的时钟信号，诸如用户设备、网络设备、广播设备等。锁相环(PLL)是频率合成器的常见形式，其可以产生从提供给PLL的参考频率导出的频率。分数PLL能够合成频率，这些频率是输入到PLL的参考频率的分数，而不是参考频率的整数倍。
在分数PLL中，通常基于来自测量参考信号与反馈信号之间的相位、频率或相位和频率差的相位/频率检测器的脉冲来使用电荷泵电路来驱动环路滤波器。这种电荷泵电路会将非线性引入分数PLL中，导致PLL的带宽内的噪声折叠以及PLL输出处的杂散增加。由于包括电荷泵电路的电流源中的电流失配，电荷泵电路引入非线性。例如，电荷泵电路可能包含实际上不可匹配的P和N型电流源，这不可避免地将非线性引入环路中，从而降低了由PLL合成的频率的质量。质量会显著降低，使得由PLL合成的频率在诸如需要低相位噪声的应用等某些应用中无法使用。
发明内容
提供本“发明内容”是为了以简化的形式介绍一些概念，这些概念将在下面的“具体实施方式”中进一步描述。本“发明内容”不旨在标识所要求保护的主题的关键特征或必要特征。
在一些方面，一种电路将电荷转移到锁相环(PLL)中的环路滤波器。第一电流源连接到第一开关的第一端子。第二电流源连接到第二开关的第一端子。电容器具有连接到第一开关的第二端子的第一端子和连接到第二开关的第二端子的第二端子。第三开关从电容器的第一端子连接到地。第四开关从电容器的第二端子连接到地。第五开关从电容器的第二端子连接到环路滤波器电容器。
在其他方面，一种用于将电荷转移到锁相环(PLL)中的环路滤波器的电路包括第一电流源、第二电流源、电容器和多个开关。多个开关被配置为在第一时钟相位期间将电流从第一电流源通过电容器路由到地。多个开关还被配置为在第二时钟相位期间将电流从第二电流源通过电容器路由到地。多个开关还被配置为在第三时钟相位期间将电容器上的电荷转移到环路滤波器电容器。
在其他方面，一种将电荷转移到锁相环(PLL)中的环路滤波器的方法在第一时钟相位期间将电流从第一电流源通过电容器路由到地。在第二时钟相位期间将电流从第二电流源通过电容器路由到地。在第三时钟相位期间将电容器上的电荷转移到环路滤波器电容器。
在其他方面，一种用于将电荷转移到锁相环(PLL)中的环路滤波器的方法在多个时钟相位上交错多个电荷泵电路。多个电荷泵电路中的每个包括第一电流源、第二电流源、电容器和多个开关。在至少一个时钟相位期间，通过第一电荷泵电路的多个开关中的至少一些开关将电流从第一电荷泵电路的第一电流源通过第一电荷泵电路的相应电容器路由到地。在至少一个时钟相位期间，通过第二电荷泵电路的多个开关中的至少一些开关将电流从第二电荷泵电路的第二电流源通过第二电荷泵电路的相应电容器路由到地。在至少一个时钟相位期间，通过第三电荷泵电路的多个开关中的至少一些开关将第三电荷泵电路的相应电容器上的电荷转移到环路滤波器电容器。
前述内容是概述，并且因此必然包含细节的简化、概括和省略；因此，本领域技术人员将理解，该概述仅是说明性的，并不表示以任何方式进行限制。由权利要求单独限定的本文中描述的设备和/或过程的其他方面、发明特征和优点将在本文中阐述的非限制性详细描述中变得很清楚。
附图说明
详细描述参考了附图。在附图中，附图标记的最左边的数字标识首次出现附图标记的图。在说明书和附图中的不同实例中的相同的附图标记的使用可以指示相似或相同的项目。
图1示出了根据一个或多个方面的示例锁相环(PLL)合成器。
图2示出了根据一个或多个方面的示例电荷泵和环路滤波器电路。
图3示出了根据一个或多个方面的用于不同时钟相位的示例电荷泵电路配置。
图4示出了根据一个或多个方面的示例交错电荷泵和环路滤波器电路。
图5示出了根据一个或多个方面的用于三个交错电荷泵中的每个交错电荷泵的不同时钟相位的示例电荷泵电路配置。
图6示出了根据一个或多个方面的用于在电荷泵中生成电荷并且将电荷转移到环路滤波器的示例方法。
图7示出了根据一个或多个方面的用于在包括交错电荷泵的电荷泵中生成电荷并且将电荷转移到环路滤波器的示例方法。
图8示出了根据一个或多个方面的用于在包括交错的流水线电荷泵的电荷泵中生成电荷并且将电荷转移到环路滤波器的示例方法。
图9示出了根据一个或多个方面的具有可以实现使用交错的流水线开关电容器电路来降低PLL非线性的各方面的组件的设备。
具体实施方式
电荷泵电路通常用在PLL中以向环路滤波器提供电流。环路滤波器在电容器上对电流积分以在压控振荡器(VCO)上设置控制电压，从而产生PLL的输出频率。通过反馈提供控制，该反馈与相位/频率检测器(PFD)中的参考频率进行比较，其生成误差脉冲以在电荷泵电路中产生电流。
电荷泵电路可以将非线性引入PLL中，其导致PLL的带宽内的噪声折叠以及PLL输出处的杂散增加。例如，由于包括电荷泵电路的电流源中的电流失配，电荷泵电路可能引入非线性。不同类型的电流源难以匹配，并且不可避免地通过电流不匹配将非线性引入环路中。
相反，本文中描述的某些方面可以包括电荷泵电路，该电荷泵电路使用相同类型的电流源来对电荷泵中的电容器充电并且将电容器上的电荷转移到环路滤波器的电容器，从而减少引入环路中的非线性。通过配置不同时钟相位处的开关以在第一时钟相位期间将电流从第一电流源路由通过电容器并且在第二时钟相位期间将电流从第二电流源路由通过电容器，电流泵中的电容器在不同时钟相位上有效地翻转(flipped)。第一电流源响应于来自相位/频率检测器(PFD)(诸如来自UP误差脉冲)的脉冲采样的一个方向而生成电流，并且第二电流源响应于来自PFD(诸如来自DN误差脉冲)的脉冲采样的另一方向而生成电流。在第三时钟相位期间，电荷从电荷泵中的电容器传递到包括环路滤波器的电容器。
在以下讨论中，描述包括具有电荷泵和环路滤波器的PLL的示例系统。还描述了可以实现示例系统的元件的技术以及可以在其上实现示例系统的元件的设备。因此，示例过程的执行不限于示例系统，并且示例系统不限于示例过程的执行。关于示例系统或其元件做出的任何引用仅是示例性的，并不旨在限制本文中描述的任何方面。
图1示出了根据本公开的一个或多个方面的示例PLL合成器100。PLL合成器100可以包括任何合适类型的设备，诸如蜂窝电话、平板电脑、膝上型计算机、机顶盒、卫星收发器、有线电视接收器、接入点、台式计算机、游戏设备、车辆导航系统、蜂窝塔、基站、电缆头端等。此外，PLL合成器100可以包括任何合适类型的实现，诸如专用集成电路(ASIC)、多个芯片上的多个管芯、单个芯片上的多个管芯、片上系统(SoC)、分立组件、其组合等。
PLL合成器100包括相位/频率检测器(PFD)102、电荷泵104、环路滤波器106和分频器110。为简单起见，保留了PLL合成器100的这些模块的讨论。然而，在不脱离本文中描述的主题的范围的情况下，各种实施例可以包括附加的组件、硬件、软件和/或固件。例如，图1中未示出的这种组件可以包括但不限于控制逻辑、直接数字合成器、放大器、滤波器、振荡器、混频器、隔离器、耦合器、处理器等。PFD 102将参考信号FREF与从分频器110输出的反馈信号进行比较，并且根据所使用的PFD的类型，基于相位、频率或相位和频率差来产生误差信号。例如，在实施例中，PFD 102产生包括两个逻辑信号UP和DN(分别为向上和向下的缩写)的误差信号，误差信号表示参考信号FREF与来自分频器110的反馈信号之间的相位差。逻辑误差信号UP和DN通过确定参考信号FREF超前还是滞后于来自分频器110的反馈信号来在PFD 102中生成。在实施例中，当参考信号FREF超前(滞后)于反馈信号时，生成UP(DN)脉冲。在其他实施例中，感测是相反的，因此当参考信号FREF超前(滞后)于反馈信号时，生成DN(UP)脉冲。包括在PFD 102中生成的误差信号的脉冲的宽度与所测量的差异的量成比例。
来自PFD 102的误差信号UP和误差信号DN被提供给电荷泵104，电荷泵104响应于误差信号而产生电流。误差信号的脉冲越宽，电荷泵中产生的电流就越多。来自电荷泵104的电流被转换为环路滤波器106中的电压，该电压用于在VCO 108上设置控制电压，从而确定输出信号FOUT的频率和相位。分频器110接收输出信号FOUT并且将其除以规定量以产生提供给PFD 102的反馈信号。因此，PLL合成器100包括将来自分频器110的反馈信号的相位、频率或相位和频率锁定到参考信号FREF的闭环反馈控制系统。
在分频器110中使用的规定分频量确定输出频率FOUT。例如，当分频器110被编程为除以N时，对于某个整数N，则输出频率为FOUT＝N·FREF。在实施例中，PLL合成器100是能够合成作为参考频率的有理非整数倍的频率的分数PLL。在这种情况下，分频器110可以被编程为除以N/M(等效地，将FOUT乘以M/N以形成反馈信号)，使得对于整数N和M，输出频率为包括分数PLL的各种分频器预期在本公开的范围内，作为示例而非限制，包括将FOUT乘以M/(N+1)以形成反馈信号，然后使得输出频率为将FOUT除以N+δ以形成反馈信号，其中N是整数并且δ表示大于或等于0但小于1的分数分量，然后使得输出频率为FOUT＝(N+δ)·FREF，等等。可以在除法器110中使用sigma-delta调制器来设置统计地或平均地为规定量的分数值，诸如通过根据概率来改变除数。
因为来自电荷泵104的电流用于设置PLL合成器100的输出频率和相位(通过环路滤波器和VCO)，所以如果没有优化当前的生成技术，则在电荷泵104中生成电流时引入的非线性会显著影响输出信号FOUT的保真度并且降低性能。在分数PLL中，性能下降会加剧。例如，分数PLL可以使用统计方法在PFD 102中生成UP误差信号和DN误差信号并且在分频器110中生成分频比，这加剧了由于电荷泵104中的电流生成而引入的非线性。
已经考虑了对示例PLL合成器100的讨论，现在考虑对示例电荷泵和环路滤波器电路的讨论。
图2示出了根据本公开的一个或多个方面的示例电荷泵和环路滤波器电路200。电荷泵和环路滤波器电路200包括电荷泵104和环路滤波器106，它们分别与图1中的电荷泵104和环路滤波器106基本上相同或相似。电荷泵104包括通过包括开关208和210的多个开关连接到表示为C1的电容器206的两个电流源202和204。多个开关还包括开关212、214和216，以进一步配置和连接电容器206。
电荷泵104的输出连接到环路滤波器106，环路滤波器106包括运算放大器218、表示为CLF的电容器220和表示为RLF的电阻器222。尽管图2中为了简单起见而将环路滤波器106示出为包括具有单个电容器和单个电阻器的单端配置的运算放大器218，但是其他环路滤波器配置是预期的，作为示例而非限制，包括无运算放大器的无源环路滤波器、差分环路滤波器、级联的差分和单端配置、具有多个电容器的环路滤波器、具有多个电阻器的环路滤波器、其组合等。此外，环路滤波器电容器和环路滤波器电阻器的值可以是可编程的，以便影响诸如环路带宽和阻尼因子的环路动态。
电流源202响应于来自PFD 102的UP误差信号而生成电流，并且电流源204响应于来自PFD 102的DN误差信号而生成电流。使用由控制逻辑(未示出)生成的控制信号，开关208、210、212、214和216可配置为断开或闭合。控制信号在图2中在开关附近示出。例如，靠近开关208的控制信号φ1指示开关208在第一时钟相位期间闭合。当闭合时，开关208将电流源202连接到电容器206的第一端子和开关212。靠近开关208的控制信号φ1还指示开关208在诸如第二时钟相位和第三时钟相位的除了第一时钟相位之外的时钟相位期间断开。类似地，靠近开关212的控制信号φ1和φ3指示开关212在第一时钟相位和第三时钟相位期间闭合，并且在第二时钟相位期间断开。图2中的其他开关类似地工作，由邻近的控制信号控制，该控制信号指示相对于时钟相位的开关位置。
在实施例中，在第一时钟相位期间，开关208和214闭合，以将电流从电流源202通过电容器206路由到地。因此，基于来自PFD 102的UP脉冲样本，来自电流源202的电荷在第一时钟相位期间累积在电容器206上。在第二时钟相位期间，开关210和212闭合，以将电流从电流源204通过电容器206路由到地。因此，基于来自PFD 102的DN脉冲样本，来自电流源204的电荷在第二时钟相位期间累积在电容器206上。在第三时钟相位期间，开关212和216闭合，以允许在第一时钟相位期间和第二时钟相位期间累积在电容器206上的电荷被转移到环路滤波器电容器CLF 220。下面进一步参考图3讨论与不同时钟相位相对应的这些配置。
在实施例中，电流源202和电流源204具有相同的工艺类型，诸如包括PMOS晶体管的P型或包括NMOS晶体管的N型。由于包括电荷泵104的两个电流源具有相同的工艺类型，因此与使用不同工艺类型的电流源的电荷泵配置相比，电流源引入的不匹配大大减少。例如，在电荷泵104中消除了由于PMOS和NMOS工艺变化而引起的UP误差信号和DOWN误差信号产生的电流不匹配。此外，在第三时钟相位期间将电荷从电容器206转移到环路滤波器电容器220之后，电容器206上的电荷放电。放电电容器206允许电荷泵输出处的电压下降到零或者接近零，而不是像其他电荷泵配置那样保持在环路滤波器输出处设置的VCO的控制电压。结果，最小化了不同控制电压和频率输出之间的不匹配。
在实施例中，第一时钟相位之后是第二时钟相位，第二时钟相位之后是第三时钟相位，并且周期在第三时钟相位之后以另一第一时钟相位重复。此外，第一时钟相位、第二时钟相位和第三时钟相位的频率可以基于用于在PFD 102中生成UP和DN误差脉冲的采样频率来设置。例如，第一时钟相位和第二时钟相位的频率可以被设置为使得对于由PFD 102生成的至少一个UP误差脉冲或DN误差脉冲，电荷累积在电容器206上。第一时钟相位、第二时钟相位和第三时钟相位可以是与用于在PFD 102中生成UP误差脉冲和DN误差脉冲的采样时钟同步的时钟的相位。第一、第二和第三时钟相位可以替代地是与用于在PFD 102中生成UP和DN误差脉冲的采样时钟异步的时钟的相位。
已经考虑了对示例电荷泵和环路滤波器电路200的讨论，现在考虑对不同时钟相位的示例电荷泵电路配置的讨论。
图3示出了根据本公开的一个或多个方面的用于不同时钟相位300的示例电荷泵电路配置。用于不同时钟相位300的电荷泵电路配置包括配置302、304和308。配置302示出了与第一时钟相位相对应的图3中的电荷泵104的电路元件；配置304示出了与第二时钟相位相对应的图3中的电荷泵104的电路元件；并且配置306示出了与第三时钟相位相对应的图3中的电荷泵104的电路元件。为清楚起见，配置302、304和308仅包括根据相应时钟相位而闭合的那些相应开关；而未示出断开的开关。
在配置302中示出的第一时钟相位期间，通过闭合开关208和214来在第一方向上将电流从电流源202通过电容器206路由到地，来自电流源202的电荷累积在电容器206上。在配置304中示出的第二时钟相位期间，通过闭合开关210和212来在第二方向上将电流从电流源204通过电容器206路由到地，来自电流源204的电荷累积在电容器206上。因此，从UP误差脉冲生成的电流在第一时钟相位期间对电容器206充电，并且从DN误差脉冲生成的使用相同类型的电流源的电流在第二时钟相位期间对电容器206充电。
因为电流在第一时钟相位和第二时钟相位期间在相反的方向上被路由通过电容器206，所以电容器被有效地翻转。为了强调这一想法，在图2和图3中示出了电容器206，其中一个板是实线而另一板是虚线。观察到，电容器206在配置302和304之间翻转。
在配置306中示出的第三时钟相位期间，通过闭合开关212和216，在第一时钟相位和第二时钟相位期间累积在电容器206上的电荷从电容器206转移到环路滤波器电容器220。因此，电容器206的一个端子接地，并且电容器206的另一端子连接到环路滤波器。
在实施例中，开关208、210、212、214和216、电容器206以及电流源202和204包括单位单元，并且电荷泵包括第二单位单元和第三单位单元。单位单元被一个时钟相位延迟分开以实现交错的流水线配置。
已经考虑了对用于不同时钟相位300的示例电荷泵电路配置的讨论，现在考虑对示例交错电荷泵和环路滤波器电路的讨论。
图4示出了根据本公开的一个或多个方面的示例交错电荷泵和环路滤波器电路400。交错电荷泵和环路滤波器电路400包括电荷泵402和环路滤波器106。环路滤波器106与图2中的环路滤波器106基本上相同或相似。电荷泵402包括电荷泵104、404和406。电荷泵104与图2中的电荷泵104基本上相同或相似。此外，电荷泵404和406与图2中的电荷泵104基本上相同或相似。也就是说，电荷泵104、404和406包括多个电荷泵，每个电荷泵包括多个开关、电容器和一对电流源，如图2中的电荷泵104所示。在图4中，为了区分电荷泵中的每个电荷泵的各个电容器，电荷泵104用在电荷泵104的右上角指定的C1来表示，电荷泵404用在电荷泵404的右上角指定的C2来表示，并且电荷泵406用在电荷泵404的右上角指定的C3来表示。因此，电荷泵104、404和406每个分别包括电容器C1、C2和C3。在实施例中，电容器C1、C2和C3具有相同的标称电容值。例如，电容器C1、C2和C3可以被选择、修整或以其他方式配置为特定标称电容值，但是由于器件容差和其他限制，电容器C1、C2和C3的实际电容值可以在特定标称电容值的阈值内，而不是实际标称电容值本身。
此外，电荷泵104、404和406包括多个电荷泵，这些电荷泵被时钟相位延迟分开，以形成彼此异相的交错的流水线电荷泵。例如，电荷泵104和404被一个时钟相位延迟分开，并且电荷泵404和406也被一个时钟相位延迟分开。因此，在关于图2和图3讨论的第一时钟相位、第二时钟相位和第三时钟相位中的任何一个处，包括电荷泵402的三个电荷泵以不同配置进行操作。第一电荷泵将电流从其相应的第一电流源在第一方向上路由到其相应的电容器，第二电荷泵将电流从其相应的第二电流源在第二方向上路由到其相应的电容器，并且第三电荷泵将电荷从其各自的电容器转移到包括环路滤波器106的环路滤波器电容器。因此，在第一时钟相位、第二时钟相位和第三时钟相位中的每个时钟相位处从电容器C1、C2和C3中的不同电容器对包括环路滤波器106的环路滤波器电容器进行电荷转移。这些操作在下面在图5中进一步描述。
来自PFD 102的UP误差脉冲和DN误差脉冲也可以流水线化并且在电荷泵104、404和406之间传递。来自PFD 102的当前UP误差脉冲和当前DN误差脉冲也可以同时传递到电荷泵104、404和406，而不是在电荷泵之间流水线化。
已经考虑了对用于不同时钟相位的示例电荷泵电路配置的讨论，现在考虑对三个交错电荷泵中的每个的不同时钟相位的示例电荷泵电路配置的讨论。
图5示出了根据本公开的一个或多个方面的用于不同时钟相位500的示例电荷泵电路配置。不同时钟相位500的配置包括3×3配置阵列502、504、506、508、510、512、514、516和518。阵列的行对应于时钟相位。例如，第一行配置(502、504和506)对应于第一时钟相位，第二行配置(508、510和512)对应于第二时钟相位，并且第三行配置(514、516和518)对应于第三时钟相位。类似地，阵列的列对应于图4所示的三个交错的流水线电荷泵104、404和406。第一列配置(502、508和514)对应于电荷泵104，第二列配置(504、510和516)对应于电荷泵404，并且第三列配置(506、512和518)对应于电荷泵406。
配置502、504、506、508、510、512、514、516和518包括3×3阵列，并且使用分别用于电荷泵104、404和406的电容器的指示符C1、C2和C3来示出。为清楚起见，未指定配置502、504、506、508、510、512、514、516和518中的开关。本领域技术人员将容易理解如何配置包括电荷泵104、404和406的开关。
在第一时钟相位期间，电荷泵104被配置为在第一方向上将从UP误差脉冲生成的电流通过C1路由到地(配置502)。电荷泵404被配置为在第二方向上将从DN误差脉冲生成的电流通过C2路由到地(配置504)。电荷泵406被配置为将电荷从C3转移到包括环路滤波器106的环路滤波器电容器(配置506)。
在第二时钟相位期间，电荷泵104被配置为在第二方向上将从DN误差脉冲生成的电流通过C1路由到地(配置508)。电荷泵404被配置为将电荷从C2转移到包括环路滤波器106的环路滤波器电容器(配置510)。电荷泵406被配置为在第一方向上将从UP误差脉冲生成的电流通过C3路由到地(配置512)。
在第三时钟相位期间，电荷泵104被配置为将电荷从C1转移到包括环路滤波器106的环路滤波器电容器(配置514)。电荷泵404被配置为在第一方向上将从UP误差脉冲生成的电流通过C2路由到地(配置516)。电荷泵406被配置为在第二方向上将从DN误差脉冲生成的电流通过C3路由到地(配置518)。
通过如图5所示在电荷泵402中交错三个电荷泵电路，在任何时钟相位，包括电荷泵402的一个电容器由从UP误差脉冲生成的电流充电，电荷泵402中包括的另一电容器由从DN误差脉冲生成的电流充电，并且来自电荷泵402中的另一电容器的电荷被转移到环路滤波器电容器。
已经考虑了对三个交错电荷泵中的每个交错电荷泵的不同时钟相位的示例电荷泵电路配置的讨论，现在考虑对在电荷泵中生成电荷并且将电荷转移到环路滤波器的示例方法的讨论。
图6示出了根据本公开的一个或多个方面的用于在电荷泵中生成电荷并且将电荷转移到环路滤波器的示例过程600。该过程的各方面可以用硬件、固件、软件或其组合来实现。该过程被示出为一组块，这些块指定由一个或多个设备执行的操作并且不必限于为了执行各个块的操作而示出的顺序。在至少一些实施例中，该过程可以由适当配置的一个或多个设备执行，诸如包括图1-5中描述的示例PLL合成器100、电荷泵104和环路滤波器106的设备。
在第一时钟相位期间，将来自第一电流源的电流通过电容器路由到地(框602)。例如，多个开关被配置为在第一时钟相位期间将电流通过电容器路由到地，并且第一电流源响应于在PFD中生成的UP误差脉冲而生成电流。在实施例中，用于将电流从第一电流源通过电容器路由到地的多个开关包括被配置为闭合的至少两个开关。
在第二时钟相位期间，将来自第二电流源的电流通过电容器路由到地(框604)。例如，多个开关被配置为在第二时钟相位期间将电流通过电容器路由到地，并且第二电流源响应于在PFD中生成的DN误差脉冲而生成电流。在实施例中，用于在第二时钟相位期间将电流从第二电流源通过电容器路由到地的多个开关包括被配置为闭合的至少两个开关。在第二时钟相位期间，可以在与在第一时钟相位期间将电流通过电容器路由到地的方向不同的方向上将电流通过电容器路由到地。例如，通过在第一和第二时钟相位中在相反方向上将电流通过电容器路由到地，电容器被有效地翻转。
框602处的第一电流源和框604处的第二电流源可以是相同的工艺类型，诸如包括PMOS晶体管的P型或包括NMOS晶体管的N型。
在第三时钟相位期间，将电容器上的电荷转移到环路滤波器电容器(框606)。例如，多个开关可以被配置为将电容器的一个端子接地，同时将电容器的另一端子连接到环路滤波器。环路滤波器被配置为允许来自累积在电容器上的电荷的电流将电荷转移到包括环路滤波器的电容器。使用环路滤波器电容器，诸如通过环路滤波器电阻器，来为VCO设置控制电压，从而设置PLL的输出频率。
第一时钟相位之后可以是第二时钟相位，第二时钟相位之后可以是第三时钟相位，并且周期可以在第三时钟相位之后以另一第一时钟相位重复。因此，可以针对多个第一时钟相位、第二时钟相位和第三时钟相位重复在框602处描述的路由、在框604处描述的路由和在框606处描述的转移。
图7示出了根据本公开的一个或多个方面的用于在包括交错电荷泵的电荷泵中生成电荷并且将电荷转移到环路滤波器的示例过程700。该过程的各方面可以用硬件、固件、软件或其组合来实现。该过程被示出为一组块，这些块指定由一个或多个设备执行的操作并且不必限于为了执行各个块的操作而示出的顺序。在至少一些实施例中，该过程可以由适当配置的一个或多个设备执行，诸如包括图4中描述的示例电荷泵402和环路滤波器106的设备。
在多个时钟相位上交错多个电荷泵电路(框702)。多个电荷泵电路中的每个包括第一电流源、第二电流源、电容器和多个开关。例如，多个电荷泵电路可以包括在三个时钟相位上交错的三个电荷泵，如先前关于图4所述。多个电荷泵电路可以是流水线的，其中一个时钟相位延迟分开相邻的电荷泵电路。此外，包括多个电荷泵电路中的每个的电容器可以具有相同的标称电容值。例如，多个电荷泵电路中的每个的电容器可以被设置为相同的特定电容值，并且相同的特定电容值可以基于为环路滤波器电容器设置的电容值，以便优化用于将电荷从电容器传递到环路滤波器电容器的放电时间，不超过环路滤波器电容器值的百分比，等等。
在实施例中，包括电荷泵电路的第一电流源和第二电流源具有相同的工艺类型，诸如包括PMOS晶体管的P型或包括NMOS晶体管的N型。此外，第一电流源中的每个第一电流源和第二电流源中的每个电流源可以具有相同的工艺类型，诸如包括PMOS晶体管的P型或包括NMOS晶体管的N型。另外，第一电流源中的每个第一电流源可以响应于上脉冲采样使用来自PFD的UP脉冲样本生成电流，并且第二电流源中的每个第二电流源可以响应于下脉冲采样使用来自PFD的DN脉冲样本生成电流。
在至少一个时钟相位期间利用第一电荷泵电路的多个开关中的至少一些开关将电流从第一电荷泵电路的第一电流源通过第一电荷泵电路的相应电容器路由到地(框704)。在实施例中，包括第一电荷泵电路的多个开关的至少两个开关被配置为闭合，并且包括第一电荷泵电路的多个开关的至少三个开关被配置为断开以将电流从第一电荷泵电路的第一电流源通过第一电荷泵电路的相应电容器路由到地。第一电荷泵电路可以是包括多个电荷泵电路的唯一电荷泵电路，该电荷泵电路在至少一个时钟相位期间从其相应的第一电流源路由电流。
在至少一个时钟相位期间利用第二电荷泵电路的多个开关中的至少一些开关将电流从第二电荷泵电路的第二电流源通过第二电荷泵电路的相应电容器路由到地(框706)。在实施例中，包括第二电荷泵电路的多个开关的至少两个开关被配置为闭合，并且包括第二电荷泵电路的多个开关的至少三个开关被配置为断开以将电流从第二电荷泵电路的第二电流源通过第二电荷泵电路的相应电容器路由到地。第二电荷泵电路可以是包括多个电荷泵电路的唯一电荷泵电路，该电荷泵电路在至少一个时钟相位期间从其相应的第二电流源路由电流。
在至少一个时钟相位期间利用第三电荷泵电路的多个开关中的至少一些开关将电荷从第三电荷泵电路的相应电容器转移到环路滤波器电容器(框708)。在实施例中，包括第三电荷泵电路的多个开关的至少两个开关被配置为闭合，并且包括第三电荷泵电路的多个开关的至少三个开关被配置为断开以将电荷从第三电荷泵电路的相应电容器转移到环路滤波器电容器。第三电荷泵电路可以是包括多个电荷泵电路的唯一电荷泵电路，该电荷泵电路在至少一个时钟相位期间将电荷从其相应的电容器转移到环路滤波器电容器。
图8示出了根据本公开的一个或多个方面的用于在包括交错的流水线电荷泵的电荷泵中生成电荷并且将电荷转移到环路滤波器的示例过程800。该过程的各方面可以用硬件、固件、软件或其组合来实现。该过程被示出为一组块，这些块指定由一个或多个设备执行的操作并且不必限于为了执行各个块的操作而示出的顺序。在至少一些实施例中，该过程可以由适当配置的一个或多个设备执行，诸如包括图4中描述的示例电荷泵402和环路滤波器106的设备。
在多个时钟相位上交错多个电荷泵电路(框802)。多个电荷泵电路中的每个电荷泵电路包括第一电流源、第二电流源、电容器和多个开关。例如，多个电荷泵电路可以包括在三个时钟相位上交错的三个电荷泵，如先前关于图4所述。在实施例中，多个电荷泵电路是流水线的，其中一个时钟相位延迟分开相邻的电荷泵电路。
在电荷泵电路中的每个电荷泵电路的第一相应时钟相位期间利用电荷泵电路中的每个电荷泵电路的多个开关中的至少一些开关将电流从电荷泵电路中的每个电荷泵电路的第一电流源通过电荷泵电路中的每个电荷泵电路的相应电容器路由到地(框804)。电荷泵电路中的每个电荷泵电路的第一相应时钟相位对应于多个时钟相位中的不同时钟相位。因此，电荷泵电路相对于彼此异相。
在电荷泵电路中的每个电荷泵电路的第二相应时钟相位期间通过电荷泵电路中的每个电荷泵电路的多个开关中的至少一些开关将电流从电荷泵电路中的每个电荷泵电路的第二电流源通过电荷泵电路中的每个电荷泵电路的相应电容器路由到(框806)。电荷泵电路中的每个电荷泵电路的第二相应时钟相位对应于多个时钟相位中的不同时钟相位。此外，电荷泵电路中的每个电荷泵电路的第二相应时钟相位与电荷泵电路中的每个电荷泵电路的第一相应时钟相位不同。
在电荷泵电路中的每个电荷泵电路的第三相应时钟相位期间通过电荷泵电路中的每个电荷泵电路的多个开关中的至少一些开关将电荷泵电路中的每个电荷泵电路的相应电容器上的电荷转移到环路滤波器电容器(框808)。电荷泵电路中的每个电荷泵电路的第三相应时钟相位对应于多个时钟相位中的不同时钟相位。此外，电荷泵电路中的每个电荷泵电路的第三相应时钟相位与电荷泵电路中的每个电荷泵电路的第一相应时钟相位不同，并且与电荷泵电路中的每个电荷泵电路的第二相应时钟相位不同。
在实施例中，多个时钟相位包括第一时钟相位、第二时钟相位和第三时钟相位，使得第一时钟相位之后是第二时钟相位，第二时钟相位之后是第三时钟相位，并且周期在第三时钟相位之后以另一第一时钟相位重复。因此，对于任何给定的时钟相位，多个电荷泵电路中的至少一个电荷泵电路利用响应于UP误差脉冲而生成的来自其第一电流源的电流对其电容器充电，多个电荷泵电路中的至少另一个电荷泵电路利用响应于DN误差脉冲而生成的来自其第二电流源的电流对其电容器充电，并且多个电荷泵电路中的至少另一个将电荷从其电容器传递到环路滤波器电容器。在下一时钟相位，因为电荷泵电路相对于彼此异相，所以通过重新配置多个开关来重新配置电荷泵电路，并且电荷泵电路执行相邻电荷泵在先前时钟相位上执行的操作。因此，在每个时钟相位执行相同的一组操作(例如，从第一电流源充电，从第二电流源充电，以及转移电荷)，尽管电荷泵的配置与先前的时钟相位不同。
已经考虑了对在电荷泵中生成电荷并且将电荷转移到环路滤波器的示例方法的讨论，现在考虑对具有可以实现使用交错的流水线开关电容器电路来降低PLL非线性的各方面的组件的示例设备的讨论。
图9示出了包括能够使用交错的流水线开关电容器电路来实现降低PLL非线性的各方面的组件的示例设备900。设备900可以被实现为任何合适的电子设备或在任何合适的电子设备中，诸如调制解调器、宽带路由器、接入点、蜂窝电话、智能电话、游戏设备、膝上型计算机、网络书、机顶盒、智能电话、网络附加存储(NAS)设备、蜂窝塔、卫星、电缆前端和/或可以使用PLL的任何其他设备。
设备900可以与微处理器、存储介质、I/O逻辑、数据接口、逻辑门、发射器、接收器、电路、固件、软件和/或其组合集成以提供通信或处理功能。设备900可以包括实现设备的各种组件之间的通信的数据总线(例如，横杆或互连结构)。在一些方面，设备900的组件可以经由数据总线交互以实现使用交错的流水线开关电容器电路来降低PLL非线性的方面。
在该特定示例中，设备900包括处理器核902和存储器904。存储器904可以包括任何合适类型的存储器，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，闪存)、高速缓存等。在本公开的上下文中，存储器904被实现为存储介质，并且不包括暂时传播信号或载波。存储器904可以存储设备900的数据和处理器可执行指令，诸如操作系统908和其他应用。处理器核902可以执行来自存储器904的操作系统908和其他应用以实现设备900的功能，设备900的数据可以存储到存储器904以供将来访问。例如，处理器核可以切换控制功能以配置电荷泵电路。设备900还可以包括可以被配置为提供用于通信的各种I/O端口或数据接口的I/O逻辑910。
设备900还包括合成器912。合成器912可以包括如图1所示的PLL合成器的组件。例如，合成器912可以包括PFD 102、VCO 108和分频器110。
设备900还包括电荷泵402。电荷泵402包括至少一个电荷泵，至少一个电荷泵包括第一电流源、第二电流源、电容器和多个开关，如图2所示。在实施例中，电荷泵402包括多个交错的流水线电荷泵，每个电荷泵包括第一电流源、第二电流源、电容器和多个开关，如图4所示。第一电流源响应于在诸如包括合成器912的PFD等PFD中生成的UP误差脉冲而生成电流，并且第二电流源响应于在诸如包括合成器912的PFD等PFD中生成的DN误差脉冲而生成电流。
设备900还包括环路滤波器106，如图1和图2所示。环路滤波器106将来自电荷泵402的电流转换为用于设定合成器912的输出频率的VCO控制电压。环路滤波器106可以无源滤波器、有源滤波器、单端差分、包括至少一个电容器、包括至少一个电阻器、及其组合。
在一个或多个示例性实施例中，所描述的功能可以硬件、软件、固件或其任何组合来实现。如果以软件实现，则可以将功能存储在计算机可读存储介质(CRM)上。在本公开的上下文中，计算机可读存储介质可以是可以由不包括暂态传播信号或载波的通用或专用计算机访问的任何可用介质。作为示例而非限制，这样的介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储器、磁盘存储器或其他磁存储设备、或者可以用于携带或存储可以由通用或专用计算机或通用或专用处理器访问的信息的任何其他非暂态介质。该信息可以包括任何合适类型的数据，诸如计算机可读指令、采样信号值、数据结构、程序组件或其他数据。这些示例以及存储介质和/或存储器设备的任何组合旨在适合于非暂态计算机可读介质的范围。本文中使用的磁盘和光盘包括压缩盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
固件组件包括电子组件，电子组件具有被配置为存储指示电子组件如何操作的可执行指令的可编程存储器。在一些情况下，存储在电子组件上的可执行指令是永久性的，而在其他情况下，可执行指令可以更新和/或改变。有时，固件组件可以与硬件组件和/或软件组件结合使用。
术语“组件”、“模块”和“系统”旨在指代一个或多个计算机相关实体，诸如硬件、固件、软件或其任何组合，如上面进一步描述的。有时，组件可以是指由处理器可执行指令定义的进程和/或执行线程。替代地或另外地，组件可以是指各种电子和/或硬件实体。
以上出于指导目的描述了某些特定实施例。然而，本公开的教导具有普遍适用性，并且不限于上述具体实施例。

Claims (26)

1.一种用于将电荷转移到锁相环(PLL)中的环路滤波器的电路，所述电路包括：
第一电流源，连接到第一开关的第一端子；
第二电流源，连接到第二开关的第一端子；
第一电容器，具有连接到所述第一开关的第二端子的第一端子和连接到所述第二开关的第二端子的第二端子；
第三开关，从所述第一电容器的所述第一端子连接到地；
第四开关，从所述第一电容器的所述第二端子连接到地；以及
第五开关，从所述电容器的所述第二端子连接到所述PLL中的所述环路滤波器中的第二电容器。
2.根据权利要求1所述的电路，其中所述第一开关和所述第四开关被配置为在第一时钟相位期间闭合，并且所述第二开关、所述第三开关和所述第五开关被配置为在所述第一时钟相位期间断开。
3.根据权利要求2所述的电路，其中所述第二开关和所述第三开关被配置为在第二时钟相位期间闭合，并且所述第一开关、所述第四开关和所述第五开关被配置为在所述第二时钟相位期间断开。
4.根据权利要求3所述的电路，其中所述第三开关和所述第五开关被配置为在第三时钟相位期间闭合，并且所述第一开关、所述第二开关和所述第四开关被配置为在所述第三时钟相位期间断开。
5.根据权利要求4所述的电路，其中在所述第三时钟相位期间，来自所述第一电容器的电荷通过所述第五开关转移到所述第二电容器。
6.根据权利要求1所述的电路，其中所述第一电流源响应于上脉冲采样而提供电流，并且所述第二电流源响应于下脉冲采样而提供电流。
7.根据权利要求1所述的电路，其中所述第一电流源和所述第二电流源具有相同的工艺类型。
8.根据权利要求1所述的电路，其中所述第一电流源、所述第二电流源、所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关和所述第一电容器包括单位单元，并且所述电路还包括分别具有第三电容器和第四电容器的第二单位单元和第三单位单元。
9.根据权利要求8所述的电路，其中所述单位单元被一个时钟相位延迟分开。
10.根据权利要求8所述的电路，其中所述电容器、所述第三电容器和所述第四电容器具有相同的标称电容值。
11.一种锁相环(PLL)中的电荷泵，所述电荷泵包括：
第一电流源；
第二电流源；
电容器；以及
多个开关，被配置为：
在第一时钟相位期间将电流从所述第一电流源通过所述电容器路由到地；
在第二时钟相位期间将电流从所述第二电流源通过所述电容器路由到地；以及
在第三时钟相位期间将所述电容器上的电荷转移到所述PLL中的环路滤波器。
12.根据权利要求11所述的电荷泵，其中所述多个开关被配置为将所述电容器上的电荷转移到所述PLL中的电容器。
13.根据权利要求11所述的电荷泵，其中所述多个开关还被配置为：
在所述第一时钟相位期间将所述第一电流源连接到所述电容器的第一端子；以及
在所述第二时钟相位期间将所述第二电流源连接到所述电容器的第二端子。
14.根据权利要求11所述的电荷泵，其中所述多个开关包括：
第一开关，从所述第一电流源连接到所述电容器的第一端子；
第二开关，从所述第二电流源连接到所述电容器的第二端子；
第三开关，从所述电容器的所述第一端子连接到地；
第四开关，从所述电容器的所述第二端子连接到地；以及
第五开关，从所述电容器的所述第二端子连接到所述环路滤波器。
15.一种设备，包括：
用于在第一时钟相位期间将电流从第一电流源通过第一电容器路由到地的装置；
用于在第二时钟相位期间将电流从第二电流源通过所述第一电容器路由到地的装置；以及
用于在第三时钟相位期间将所述第一电容器上的电荷转移到锁相环(PLL)的环路滤波器中的第二电容器的装置。
16.根据权利要求15所述的设备，其中所述第一电流源和所述第二电流源具有相同的工艺类型。
17.根据权利要求15所述的设备，还包括用于在所述第一时钟相位、所述第二时钟相位和所述第三时钟相位中的每个时钟相位上配置多个开关的装置。
18.根据权利要求17所述的设备，其中用于配置所述多个开关的所述装置包括：
用于在所述第一时钟相位期间将所述第一电流源连接到所述电容器的第一端子的装置；以及
用于在所述第二时钟相位期间将所述第二电流源连接到所述电容器的第二端子的装置。
19.根据权利要求17所述的设备，其中用于配置所述多个开关的所述装置包括：
用于将第一开关从所述第一电流源连接到所述第一电容器的第一端子的装置；
用于将第二开关从所述第二电流源连接到所述第一电容器的第二端子的装置；
用于将第三开关从所述第一电容器的所述第一端子连接到地的装置；
用于将第四开关从所述第一电容器的所述第二端子连接到地的装置；以及
用于将第五开关从所述第一电容器的所述第二端子连接到所述第二电容器的装置。
20.一种用于将电荷转移到锁相环(PLL)中的环路滤波器的方法，所述方法包括：
在多个时钟相位上交错多个电荷泵电路，所述多个电荷泵电路中的每个电荷泵电路包括：
第一电流源；
第二电流源；
电容器；以及
多个开关；
在所述时钟相位中的至少一个时钟相位期间，通过所述多个电荷泵电路中的第一电荷泵电路的多个开关中的至少一些开关将电流从所述第一电荷泵电路的第一电流源通过所述第一电荷泵电路的相应电容器路由到地；
在所述时钟相位中的所述至少一个时钟相位期间，通过所述多个电荷泵电路中的第二电荷泵电路的多个开关中的至少一些开关将电流从所述第二电荷泵电路的第二电流源通过所述第二电荷泵电路的相应电容器路由到地；以及
在所述时钟相位中的所述至少一个时钟相位期间，通过所述第三电荷泵电路的多个开关中的至少一些开关将所述多个电荷泵电路中的第三电荷泵电路的相应电容器上的电荷转移到所述PLL中的所述环路滤波器。
21.根据权利要求20所述的方法，其中对于所述多个电荷泵电路中的每个电荷泵电路，所述第一电流源和所述第二电流源具有相同的工艺类型。
22.根据权利要求20所述的方法，其中所述多个电荷泵电路中的每个电荷泵电路的电容器具有相同的标称电容值。
23.根据权利要求20所述的方法，其中对于所述多个电荷泵电路中的每个电荷泵电路，所述多个开关包括：
第一开关，从所述第一电流源连接到所述电容器的第一端子；
第二开关，从所述第二电流源连接到所述电容器的第二端子；
第三开关，从所述电容器的所述第一端子连接到地；
第四开关，从所述电容器的所述第二端子连接到地；以及
第五开关，从所述电容器的所述第二端子连接到包括所述环路滤波器的电容器。
24.根据权利要求20所述的方法，其中所述多个电荷泵电路被包括在片上系统(SoC)中。
25.根据权利要求20所述的方法，还包括：对于所述多个电荷泵电路中的每个电荷泵电路，在至少第一相应时钟相位期间响应于上脉冲采样利用所述第一电流源提供电流，并且在与所述第一相应时钟相位不同的至少第二相应时钟相位期间响应于下脉冲采样利用第二电流源提供电流。
26.根据权利要求25所述的方法，还包括：对于所述多个电荷泵电路中的每个电荷泵电路，在与所述第二相应时钟相位不同并且与所述第一相应时钟相位不同的至少第三相应时钟相位期间，将相应电荷泵电路的相应电容器上的电荷转移到包括所述环路滤波器的所述电容器。
CN201780058166.0A 2016-09-22 2017-09-05 Pll中的开关电容器电路 Pending CN109716655A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/273,600 2016-09-22
US15/273,600 US9806724B1 (en) 2016-09-22 2016-09-22 Switched-capacitor circuits in a PLL
PCT/US2017/050098 WO2018057280A1 (en) 2016-09-22 2017-09-05 Switched-capacitor circuits in a pll

Publications (1)

Publication Number Publication Date
CN109716655A true CN109716655A (zh) 2019-05-03

Family

ID=59887415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780058166.0A Pending CN109716655A (zh) 2016-09-22 2017-09-05 Pll中的开关电容器电路

Country Status (3)

Country Link
US (1) US9806724B1 (zh)
CN (1) CN109716655A (zh)
WO (1) WO2018057280A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879798B2 (en) * 2018-08-24 2020-12-29 Mediatek Inc. Charge pump circuit with capacitor swapping technique and associated method
US10333529B1 (en) * 2018-08-24 2019-06-25 Semiconductor Components Industries, Llc Method of forming a conversion circuit and structure therefor
US10707750B1 (en) 2019-07-05 2020-07-07 Delta Electronics Int'l (Singapore) Pte Ltd Charge-based charge pump with wide output voltage range

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2336482A (en) * 1998-04-14 1999-10-20 Motorola Israel Ltd Phase lock loop with differential charge pump
CN101013893A (zh) * 2005-12-05 2007-08-08 瑞昱半导体股份有限公司 频率合成器
US20070188205A1 (en) * 2006-02-16 2007-08-16 Realtek Semiconductor Corp. Differential charge pump
CN101409554A (zh) * 2007-10-11 2009-04-15 北京朗波芯微技术有限公司 用于电荷泵锁相环的环路滤波电路
US20120139650A1 (en) * 2010-12-02 2012-06-07 Meng-Ting Tsai Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
CN103259536A (zh) * 2012-02-20 2013-08-21 德克萨斯仪器股份有限公司 消除电荷泵锁相环路中环路滤波电阻器噪声的装置
CN103378858A (zh) * 2012-04-16 2013-10-30 富士通半导体股份有限公司 Pll电路
CN103647551A (zh) * 2010-11-26 2014-03-19 联发科技股份有限公司 相位频率侦测器以及相位频率侦测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60302867D1 (de) * 2003-03-14 2006-01-26 St Microelectronics Srl Phasenregelschleife mit Aufbereitung des Steuerstroms durch einen schaltbaren Kondensator
US6903585B2 (en) 2003-06-27 2005-06-07 Analog Devices, Inc. Pulse width modulated common mode feedback loop and method for differential charge pump
JP2005151777A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd チャージポンプ回路およびアンプ
US7629854B2 (en) 2005-12-01 2009-12-08 Realtek Semiconductor Corp. Switch-capacitor loop filter for phase lock loops
GB0804340D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
WO2012054736A2 (en) 2010-10-20 2012-04-26 University Of Southern California Charge-based phase locked loop charge pump
US9024684B2 (en) 2013-03-15 2015-05-05 Qualcomm Incorporated Area-efficient PLL with a low-noise low-power loop filter
JP2015053628A (ja) 2013-09-09 2015-03-19 ソニー株式会社 位相同期回路、位相同期モジュール、および位相同期方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2336482A (en) * 1998-04-14 1999-10-20 Motorola Israel Ltd Phase lock loop with differential charge pump
CN101013893A (zh) * 2005-12-05 2007-08-08 瑞昱半导体股份有限公司 频率合成器
US20070188205A1 (en) * 2006-02-16 2007-08-16 Realtek Semiconductor Corp. Differential charge pump
CN101409554A (zh) * 2007-10-11 2009-04-15 北京朗波芯微技术有限公司 用于电荷泵锁相环的环路滤波电路
CN103647551A (zh) * 2010-11-26 2014-03-19 联发科技股份有限公司 相位频率侦测器以及相位频率侦测方法
US20120139650A1 (en) * 2010-12-02 2012-06-07 Meng-Ting Tsai Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
CN103259536A (zh) * 2012-02-20 2013-08-21 德克萨斯仪器股份有限公司 消除电荷泵锁相环路中环路滤波电阻器噪声的装置
CN103378858A (zh) * 2012-04-16 2013-10-30 富士通半导体股份有限公司 Pll电路

Also Published As

Publication number Publication date
WO2018057280A1 (en) 2018-03-29
US9806724B1 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
US8704566B2 (en) Hybrid phase-locked loop architectures
KR0185474B1 (ko) 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들
CN103944568B (zh) 一种用于多通道时间交织模数转换器的采样时钟产生电路
CN101807919B (zh) 锁相环电路、锁相方法
CN109716655A (zh) Pll中的开关电容器电路
CN102136840B (zh) 自偏置锁相环
CN101309079A (zh) 一种用于锁相环电路(pll)的电荷泵结构
CN103236820B (zh) 一个包络检波器和多通路包络检波器电路
US10050611B2 (en) Oscillation circuit, voltage controlled oscillator, and serial data receiver
CN101622788A (zh) Pll频率合成器
WO2015113308A1 (en) Charge pump calibration for dual-path phase-locked loop
CN110233621A (zh) Pll电路及cdr装置
WO2009109638A1 (en) Charge pump for a phase- locked loop
CN104065380A (zh) 锁相环以及时钟和数据恢复电路
CN103138751A (zh) 锁相环
CN102938644B (zh) 数字控制振荡器
CN104641560B (zh) Rf逻辑分频器
US8089307B2 (en) Charge transfer in a phase-locked loop
CN101483060A (zh) 时钟同步电路及其工作方法
US7464346B2 (en) Method for designing phase-lock loop circuits
CN101015124A (zh) Pll频率合成器
US7940847B2 (en) Frequency synthesizer and frequency synthesizing method
CN101610082A (zh) 应用于锁相环中的源极开关型电荷泵
CN104426536A (zh) 锁相环电路、锁相环模块和锁相环方法
TWI700914B (zh) 時脈資料回復裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190503

WD01 Invention patent application deemed withdrawn after publication