JP2015053628A - 位相同期回路、位相同期モジュール、および位相同期方法 - Google Patents

位相同期回路、位相同期モジュール、および位相同期方法 Download PDF

Info

Publication number
JP2015053628A
JP2015053628A JP2013186043A JP2013186043A JP2015053628A JP 2015053628 A JP2015053628 A JP 2015053628A JP 2013186043 A JP2013186043 A JP 2013186043A JP 2013186043 A JP2013186043 A JP 2013186043A JP 2015053628 A JP2015053628 A JP 2015053628A
Authority
JP
Japan
Prior art keywords
node
phase
loop filter
switch
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013186043A
Other languages
English (en)
Inventor
仁人 鈴木
Masahito Suzuki
仁人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013186043A priority Critical patent/JP2015053628A/ja
Priority to US14/459,934 priority patent/US9294107B2/en
Priority to CN201410443516.3A priority patent/CN104426536B/zh
Publication of JP2015053628A publication Critical patent/JP2015053628A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】ループフィルタのフィルタ係数を変更可能に構成しつつ、チップ面積を小さくすることができる位相同期回路を得る。
【解決手段】第１のクロック信号の位相と、第２のクロック信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて制御電圧を生成するループフィルタと、制御電圧に応じた周波数を有するクロック信号を生成し、第２のクロック信号として出力するクロック信号生成部とを備える。上記ループフィルタは、信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、第２のノードと第１の直流電源との間に挿設された第１の容量素子と、第２のノードと信号経路上の第３のノードとの間に挿設された第１のスイッチと、第３のノードと第２の直流電源との間に挿設された第２の容量素子とを有する。
【選択図】図２

Description

本開示は、位相を同期させる位相同期回路、およびそのような位相同期回路を備えた位相同期モジュール、ならびにそのような位相同期回路に用いられる位相同期方法に関する。
位相同期回路（ＰＬＬ；Phase Locked Loop）は、例えば、位相比較回路、ループフィルタ、発振回路、分周回路などを含んで構成される。この構成では、例えば、位相比較回路は、外部から供給された第１のクロック信号と、分周回路から供給された第２のクロック信号の位相差を検出し、その位相差に基づく信号をループフィルタに供給する。そして、ループフィルタは、位相比較回路から供給された信号をフィルタリングし、発振回路は、そのフィルタリングされた信号（例えば電圧）に応じた周波数の第３のクロック信号を生成し、分周回路は、その第３のクロック信号を分周し、その第３のクロック信号の周波数の１／Ｎの周波数を有する上記第２のクロック信号を生成する。その際、位相同期回路では、第２のクロック信号の位相が第１のクロック信号の位相よりも遅れている場合には第２のクロック信号の位相を進めるように制御し、第２のクロック信号の位相が第１のクロック信号の位相よりも進んでいる場合には第２のクロック信号の位相を遅らせるように制御する。このような負帰還動作により、この位相同期回路は、第１のクロック信号と第２のクロック信号とを同期させ、第１のクロック信号の周波数のＮ倍の周波数を有する第３のクロック信号を生成するようになっている。
ループフィルタは、例えば、位相同期回路の応答特性を定め、安定性を確保し、位相雑音を低減するために用いられる。すなわち、ループフィルタのフィルタ係数を変更することにより、位相同期回路の特性を変更することができる。例えば、特許文献１には、複数のループフィルタを有し、それらの複数のループフィルタのうちの１つを選択することにより位相同期回路の特性を変更できるように構成された位相同期回路が開示されている。
特開平１０−１７８３４３号公報
ところで、電子回路をＬＳＩ（Large-scale Integrated Circuit）として構成する場合には、一般に、チップ面積を小さくすることが望まれている。よって、ループフィルタのフィルタ係数を変更可能に構成する場合でも、チップ面積を小さくすることが期待される。
本開示はかかる問題点に鑑みてなされたもので、その目的は、ループフィルタのフィルタ係数を変更可能に構成しつつ、チップ面積を小さくすることができる位相同期回路、位相同期モジュール、および位相同期方法を提供することにある。
本開示の位相同期回路は、位相比較部と、ループフィルタと、クロック信号生成部とを備えている。位相比較部は、第１のクロック信号の位相と、第２のクロック信号の位相とを比較するものである。ループフィルタは、位相比較部における比較結果に基づいて制御電圧を生成するものである。クロック信号生成部は、制御電圧に応じた周波数を有するクロック信号を生成し、第２のクロック信号として出力するものである。上記ループフィルタは、信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、第２のノードと第１の直流電源との間に挿設された第１の容量素子と、第２のノードと信号経路上の第３のノードとの間に挿設された第１のスイッチと、第３のノードと第２の直流電源との間に挿設された第２の容量素子とを有するものである。
本開示の位相同期モジュールは、位相同期回路と、位相同期回路に接続される１または複数の個別部品とを備えている。位相同期回路は、位相比較部と、ループフィルタと、クロック信号生成部とを有するものである。位相比較部は、第１のクロック信号の位相と、第２のクロック信号の位相とを比較するものである。ループフィルタは、位相比較部における比較結果に基づいて制御電圧を生成するものである。クロック信号生成部は、制御電圧に応じた周波数を有するクロック信号を生成し、第２のクロック信号として出力するものである。上記ループフィルタは、信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、第２のノードと第１の直流電源との間に挿設された第１の容量素子と、第２のノードと信号経路上の第３のノードとの間に挿設された第１のスイッチと、第３のノードと第２の直流電源との間に挿設された第２の容量素子とを含むものである。
本開示の位相同期方法は、第１のクロック信号の位相と、第２のクロック信号の位相とを比較して、その比較結果を、信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、第２のノードと第１の直流電源との間に挿設された第１の容量素子と、第２のノードと信号経路上の第３のノードとの間に挿設された第１のスイッチと、第３のノードと第２の直流電源との間に挿設された第２の容量素子とを有するループフィルタに供給し、第１のスイッチをオン状態またはオフ状態にすることにより制御電圧を生成し、制御電圧に応じた周波数を有するクロック信号を生成し、第２のクロック信号として出力するものである。
本開示の位相同期回路、位相同期モジュール、および位相同期方法では、第１のクロック信号の位相と第２のクロック信号の位相とが比較され、その比較結果に基づいて、ループフィルタにおいて制御電圧が生成され、その制御電圧に応じた周波数を有するクロックが生成され、第２のクロックとして出力される。その際、ループフィルタでは、第２のノードと信号経路上の第３のノードとの間に挿設された第１のスイッチがオン状態またはオフ状態に設定される。
本開示の位相同期回路、位相同期モジュール、および位相同期方法によれば、第２のノードと信号経路上の第３のノードとの間に挿設された第１のスイッチを設けるようにしたので、ループフィルタのフィルタ係数を変更可能に構成しつつ、チップ面積を小さくすることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の実施の形態に係る位相同期回路の一構成例を表すブロック図である。 図１に示したチャージポンプおよびループフィルタの一構成例を表す回路図である。 図１に示したループフィルタの一動作例を表す説明図である。 図１に示したループフィルタの他の動作例を表す説明図である。 図１に示したループフィルタの等価回路を表す回路図である。 図１に示したループフィルタの設定例を表す表である。 図１に示したループフィルタの設定例を表す他の表である。 比較例に係るループフィルタの一構成例を表す回路図である。 比較例に係るループフィルタの一構成例を表す他の回路図である。 他の比較例に係るループフィルタの一動作例を表す説明図である。 他の比較例に係るループフィルタの一動作例を表す説明図である。 第１の実施の形態の変形例に係るループフィルタの一構成例を表す回路図である。 図８に示したループフィルタの一動作例を表す説明図である。 図８に示したループフィルタの他の動作例を表す説明図である。 図８に示したループフィルタの等価回路を表す回路図である。 図８に示したループフィルタの設定例を表す表である。 図８に示したループフィルタの設定例を表す他の表である。 第１の実施の形態の他の変形例に係るループフィルタの一構成例を表す回路図である。 図１２に示したループフィルタの等価回路を表す回路図である。 第１の実施の形態の他の変形例に係る位相同期回路の一構成例を表すブロック図である。 図１４に示したループフィルタの一構成例を表す回路図である。 図１４に示したループフィルタの一動作例を表す説明図である。 図１４に示したループフィルタの他の動作例を表す説明図である。 図１４に示したループフィルタの等価回路を表す回路図である。 図１４に示したループフィルタの設定例を表す表である。 図１４に示したループフィルタの設定例を表す他の表である。 第１の実施の形態の他の変形例に係るループフィルタの一構成例を表す回路図である。 第２の実施の形態に係るループフィルタの一構成例を表す回路図である。 図２０に示したループフィルタの一動作例を表す説明図である。 図２０に示したループフィルタの他の動作例を表す説明図である。 図２０に示したループフィルタの設定例を表す表である。 図２０に示したループフィルタの設定例を表す他の表である。 第２の実施の形態の変形例に係るループフィルタの一構成例を表す回路図である。 第２の実施の形態の他の変形例に係るループフィルタの一構成例を表す回路図である。 第２の実施の形態の他の変形例に係るループフィルタの一構成例を表す回路図である。 第３の実施の形態に係るループフィルタの一構成例を表す回路図である。 図２４に示したループフィルタの一動作例を表す説明図である。 図２４に示したループフィルタの他の動作例を表す説明図である。 図２４に示したループフィルタの設定例を表す表である。 図２４に示したループフィルタの設定例を表す他の表である。 実施の形態を適用したテレビジョン装置の外観構成を表す斜視図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．適用例
＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る位相同期回路の一構成例を表すものである。位相同期回路１は、いわゆるチャージポンプＰＬＬである。なお、本開示の実施の形態に係る位相同期モジュールおよび位相同期方法は、本実施の形態により具現化されるので、併せて説明する。
位相同期回路１は、入力されたクロック信号ＣＬＫ１に基づいて、このクロック信号ＣＬＫ１の周波数のＮ倍の周波数を有するクロック信号ＣＬＫを生成し出力するものである。この位相同期回路１は、後述する外部部品を除き、同じチップ上に形成されているものである。位相同期回路１は、位相比較回路１１と、制御回路１２と、チャージポンプ２０と、ループフィルタ３０と、発振回路１４と、分周回路１５とを備えている。
位相比較回路１１は、クロック信号ＣＬＫ１と、分周回路１５から供給されるクロック信号ＣＬＫ２（後述）との位相を比較してその比較結果を出力するものである。位相比較回路１１としては、例えば、いわゆる位相周波数比較回路（ＰＦＤ；Phase Frequency Detector）を用いることができる。
制御回路１２は、位相同期回路１の動作モードを設定するものである。位相動作回路１は、２つの動作モードＭ１，Ｍ２を有している。動作モードＭ１は、外部部品を設けずに動作するモードであり、動作モードＭ２は、外部部品として容量素子Ｃextを用いることによりクロック信号ＣＬＫの位相雑音を低減することができるモードである。制御回路１２は、位相同期回路１の動作モードを、制御信号ＣＣＰを介してチャージポンプ２０に伝えるとともに、制御信号ＣＳＷを介してループフィルタ３０に伝えるようになっている。
チャージポンプ２０は、位相比較回路１１における比較結果および制御信号ＣＣＰに基づいて、ループフィルタ３０に対して電流Ｉcpを流し込み、あるいはループフィルタ３０から電流Ｉcpをシンクするものである。
ループフィルタ３０は、制御信号ＣＳＷに基づいて、チャージポンプ２０から供給された電流信号をフィルタリングしつつ電圧信号に変換して、電圧Ｖctrlを生成するものである。
図２は、チャージポンプ２０およびループフィルタ３０の一構成例を表すものである。
チャージポンプ２０は、２つの電流源２１，２２と、２つのスイッチ２３，２４とを有している。電流源２１は、ループフィルタ３０に対して流し込む電流Ｉcpを生成するものであり、一端には電源電圧ＶＤＤが供給され、他端はスイッチ２３の一端に接続されている。電流源２２は、ループフィルタ３０からシンクする電流Ｉcpを生成するものであり、一端は接地され、他端はスイッチ２４の一端に接続されている。これらの電流源２１，２２は、制御回路１２から供給される制御信号ＣＣＰに基づいて、電流Ｉcpの電流量を変更することができるようになっている。具体的には、電流源２１，２２は、動作モードＭ２の場合には、動作モードＭ１の場合に比べて電流Ｉcpの電流量を多くするようになっている。スイッチ２３は、位相比較回路１１における位相比較結果に応じてオンオフするものであり、一端は電流源２１の他端に接続され、他端はスイッチ２４の他端およびループフィルタ３０に接続されている。スイッチ２４は、位相比較回路１１における位相比較結果に応じてオンオフするものであり、一端は電流源２２の他端に接続され、他端はスイッチ２３の他端およびループフィルタ３０に接続されている。
この構成により、チャージポンプ２０では、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２の位相の進みまたは遅れに応じて、その位相差に応じた長さの期間において、スイッチ２３，２４が選択的にオンオフする。そして、スイッチ２３がオンしたときには、電流源２１がループフィルタ３０に対して電流Ｉcpを流し込み、スイッチ２４がオンしたときには、電流源２２がループフィルタ３０から電流Ｉcpをシンクする。これにより、チャージポンプ２０は、ループフィルタ３０に対して、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２の位相の進みまたは遅れに応じたパルス幅および極性を有するパルス電流を供給することができるようになっている。
ループフィルタ３０は、抵抗素子Ｒ３１，Ｒ３４と、容量素子Ｃ３２，Ｃ３３と、スイッチＳＷ３５とを有している。抵抗素子Ｒ３１の一端は、容量素子Ｃ３３の一端、抵抗素子Ｒ３４の一端、およびスイッチＳＷ３５の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は、容量素子Ｃ３２の一端およびスイッチＳＷ３５の他端に接続されている。容量素子Ｃ３２の一端は、抵抗素子Ｒ３１の他端およびスイッチＳＷ３５の他端に接続され、他端は接地されている。容量素子Ｃ３３の一端は、抵抗素子Ｒ３１，Ｒ３４の一端およびスイッチＳＷ３５の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は接地されている。抵抗素子Ｒ３４の一端は、抵抗素子Ｒ３１の一端、容量素子Ｃ３３の一端、およびスイッチＳＷ３５の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は、この位相同期回路１が形成されたチップのパッドＰＡＤに接続されている。すなわち、抵抗素子Ｒ３４の他端は、動作モードＭ２において、このパッドＰＡＤを介して、外部部品である容量素子Ｃextと接続できるようになっている。スイッチＳＷ３５は、制御回路１２から供給される制御信号ＣＳＷに基づいてオンオフするものであり、一端は、抵抗素子Ｒ３１，Ｒ３４の一端および容量素子Ｃ３３の一端に接続され、他端は、抵抗素子Ｒ３１の他端および容量素子Ｃ３２の一端に接続されている。このスイッチＳＷ３５は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。
この構成により、ループフィルタ３０は、動作モードＭ１，Ｍ２に応じて、フィルタ係数を変更する。具体的には、後述するように、動作モードＭ１では、スイッチＳＷ３５をオフ状態にする。この場合、パッドＰＡＤに外部部品は接続しない。また、動作モードＭ２では、スイッチＳＷ３５をオン状態にするとともに、パッドＰＡＤに外部部品である容量素子Ｃextが接続される。その際、ループフィルタ３０は、後述するように、動作モードＭ１，Ｍ２のいずれにおいても、同じ等価回路の構成（トポロジ）で表すことができるように構成されている。
そして、ループフィルタ３０は、チャージポンプ２０から供給された電流信号を、このループフィルタ３０のトランスインピーダンスＺlpf(s)により電圧信号に変換して、電圧Ｖctrlを生成する。その際、ループフィルタ３０は、後述するように、動作モードＭ２の場合には、動作モードＭ１の場合に比べてトランスインピーダンスＺlpf(s)を小さくするようになっている。
発振回路１４は、電圧制御発振回路（ＶＣＯ；Voltage Controlled Oscillator）であり、電圧Ｖctrlに基づいて、電圧Ｖctrlに応じた周波数を有するクロック信号ＣＬＫを生成するものである。クロック信号ＣＬＫの周波数と電圧Ｖctrlとの関係は、ゲインファクタＫvco［Ｈｚ／Ｖ］で表される。すなわち、電圧が１［Ｖ］変化すると、クロック信号ＣＬＫの周波数はＫvcoだけ変化するようになっている。
分周回路１５は、クロック信号ＣＬＫの周波数の１／Ｎにすることによりクロック信号ＣＬＫ２を生成するものである。ここで、Ｎは２以上の整数である。なお、これに限定されるものではなく、Ｎを１より大きい非整数にしてもよいし、分周回路１５を設けなくてもよい。Ｎを１より大きい非整数にする場合の例としては、例えば、１０分周と１１分周を交互に繰り返すことにより、平均的に１０．５分周にすることが考えられる。
この構成により、位相同期回路１では、クロック信号ＣＬＫ２の位相がクロック信号ＣＬＫ１の位相よりも遅れている場合には、クロック信号ＣＬＫの周波数を高くすることによりクロック信号ＣＬＫ２の位相を進めるように制御し、クロック信号ＣＬＫ２の位相がクロック信号ＣＬＫ１の位相よりも進んでいる場合には、クロック信号ＣＬＫの周波数を低くすることによりクロック信号ＣＬＫ２の位相を遅らせるように制御する。このような負帰還動作により、この位相同期回路１は、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とを同期させ、クロック信号ＣＬＫ１の周波数のＮ倍の周波数を有するクロック信号ＣＬＫを生成する。この位相同期回路１の閉ループ伝達関数ＣＬ(s)は、以下のように表すことができる。
Figure 2015053628
 ここで、φinはクロック信号ＣＬＫ１の位相を示し、φoutはクロック信号ＣＬＫの位相を示す。位相同期回路１のループの応答特性や安定性は、この閉ループ伝達関数ＣＬ(s)によって表すことができる。
その際、上述したように、電流源２１，２２は、動作モードＭ２の場合には、動作モードＭ１の場合に比べて電流Ｉcpを大きくし、ループフィルタ３０は、動作モードＭ２の場合には、動作モードＭ１の場合に比べてトランスインピーダンスＺlpfを小さくする。これにより、位相同期回路１では、動作モードＭ１，Ｍ２において、電流ＩcpとトランスインピーダンスＺlpfとの積（Ｉcp×Ｚlpf(s)）を互いにほぼ等しくする。これにより、位相同期回路１では、動作モードＭ１，Ｍ２において、ほぼ同じ応答特性や安定性を実現しつつ、動作モードＭ１では外部部品（容量素子Ｃext）を省くことができ、動作モードＭ２では位相雑音を低減することができるようになっている。
ここで、クロック信号ＣＬＫ１は、本開示における「第１のクロック信号」の一具体例に対応し、クロック信号ＣＬＫ２は、本開示における「第２のクロック信号」の一具体例に対応する。位相比較回路１１およびチャージポンプ２０は、本開示における「位相比較部」の一具体例に対応する。発振回路１４および分周回路１５は、本開示における「クロック生成部」の一具体例に対応する。抵抗素子Ｒ３１は、本開示における「第１の抵抗素子」の一具体例に対応する。容量素子Ｃ３２は、本開示における「第１の容量素子」の一具体例に対応する。スイッチＳＷ３５は、本開示における「第１のスイッチ」の一具体例に対応する。容量素子Ｃ３３は、本開示における「第２の容量素子」の一具体例に対応する。
［動作および作用］
続いて、本実施の形態の位相同期回路１の動作および作用について説明する。
（全体動作概要）
まず、図１を参照して位相同期回路１の全体動作概要を説明する。位相比較回路１１は、クロック信号ＣＬＫ１と、クロック信号ＣＬＫ２との位相を比較してその比較結果を出力する。制御回路１２は、位相同期回路１の動作モードを設定し、その動作モードを、制御信号ＣＣＰを介してチャージポンプ２０に伝えるとともに、制御信号ＣＳＷを介してループフィルタ３０に伝える。チャージポンプ２０は、位相比較回路１１における比較結果および制御信号ＣＣＰに基づいて、ループフィルタ３０に対して電流Ｉcpを流し込み、あるいはループフィルタ３０から電流Ｉcpをシンクする。ループフィルタ３０は、制御信号ＣＳＷに基づいて、チャージポンプ２０から供給された電流信号をフィルタリングしつつ電圧信号に変換して、電圧Ｖctrlを生成する。発振回路１４は、電圧Ｖctrlに基づいて、電圧Ｖctrlに応じた周波数を有するクロック信号ＣＬＫを生成する。分周回路１５は、クロック信号ＣＬＫの周波数の１／Ｎにすることによりクロック信号ＣＬＫ２を生成する。
（詳細動作）
位相同期回路１は、動作モードＭ１，Ｍ２に応じて、ループフィルタ３０のフィルタ係数を変更するとともに、チャージポンプ２０の電流Ｉcpを変更する。以下に、各動作モードＭ１，Ｍ２における動作を詳細に説明する。
図３Ａは、動作モードＭ１におけるループフィルタ３０の一構成例を表すものであり、図３Ｂは、動作モードＭ２におけるループフィルタ３０の一構成例を表すものである。図３Ａ，３Ｂでは、スイッチＳＷ３５のオンオフ状態を図で示している。動作モードＭ１では、図３Ａに示したように、スイッチＳＷ３５はオフ状態であり、また、パッドＰＡＤに外部部品は接続しない。一方、動作モードＭ２では、図３Ｂに示したように、スイッチＳＷ３５はオン状態であり、パッドＰＡＤに外部部品である容量素子Ｃextが接続される。よって、動作モードＭ１，Ｍ２に係らず、信号経路Ｐは同じである。
ループフィルタ３０は、動作モードＭ１，Ｍ２のいずれにおいても、同じ等価回路の構成（トポロジ）で表すことができる。以下に、この等価回路について説明する。
図４は、ループフィルタ３０の等価回路を表すものである。ループフィルタ３０は、等価抵抗Ｒ１および等価容量Ｃ０，Ｃ１により表すことができる。等価抵抗Ｒ１の一端は、等価容量Ｃ０の一端に接続され、他端は等価容量Ｃ１の一端に接続される。等価容量Ｃ０の一端は、等価抵抗Ｒ１の一端に接続され、他端は接地されている。等価容量Ｃ１の一端は、等価抵抗Ｒ１の他端に接続され、他端は接地されている。
動作モードＭ１では、図３Ａに示したように、抵抗素子Ｒ３１が等価抵抗Ｒ１に対応し、容量素子Ｃ３３が等価容量Ｃ０に対応し、容量素子Ｃ３２が等価容量Ｃ１に対応する。なお、パッドＰＡＤに外部部品が接続されていないため、抵抗素子Ｒ３４は電気的に無視することができる。
一方、動作モードＭ２では、図３Ｂに示したように、抵抗素子Ｒ３４が等価抵抗Ｒ１に対応し、容量素子Ｃ３２，Ｃ３３が等価容量Ｃ０に対応し、容量素子Ｃextが等価容量Ｃ１に対応する。なお、スイッチＳＷ３５がオン状態であるため、抵抗素子Ｒ３１は電気的に無視することができる。
このように、ループフィルタ３０は、動作モードＭ１，Ｍ２のいずれにおいても、図４に示した等価回路で表すことができる。この等価回路のトランスインピーダンスＺlpf(s)は、以下のように表すことができる。
Figure 2015053628
 このトランスインピーダンスＺlpf(s)は、２つのポールと１つのゼロを有している。すなわち、ループフィルタ３０を用いた位相同期回路１は、２次の位相同期回路である。
図５Ａは、チャージポンプ２０およびループフィルタ３０の具体的な設定例を表すものであり、図５Ｂは、図５Ａに示したように設定したときの等価抵抗Ｒ１および等価容量Ｃ０，Ｃ１の値を表すものである。
チャージポンプ２０では、図５Ａ，５Ｂに示したように、動作モードＭ１における電流Ｉcpの値をＩ［ｍＡ］に設定し、動作モードＭ２における電流Ｉcpの値をＩ×１００［ｍＡ］に設定している。すなわち、動作モードＭ２における電流Ｉcpの値を、動作モードＭ１の場合と比べて１００倍にすることができる。
ループフィルタ３０では、図５Ａに示したように、抵抗素子Ｒ３１の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒ３４の抵抗値を１［ｋｏｈｍ］に設定している。これにより、図５Ｂに示したように、動作モードＭ１における等価抵抗Ｒ１の値を１００［ｋｏｈｍ］にすることができるとともに、動作モードＭ２における等価抵抗Ｒ１の値を１［ｋｏｈｍ］にすることができる。すなわち、動作モードＭ２における等価抵抗Ｒ１の値を、動作モードＭ１の場合と比べて１／１００にすることができる。
また、ループフィルタ３０では、図５Ａに示したように、容量素子Ｃ３２の容量値を１００［ｐＦ］に設定し、容量素子Ｃ３３の容量値を１［ｐＦ］に設定している。これにより、図５Ｂに示したように、動作モードＭ１における等価容量Ｃ０の値を１［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ０の値を１０１［ｐＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ０の値を、動作モードＭ１の場合と比べて約１００倍にすることができる。
また、ループフィルタ３０では、図５Ａに示したように、容量素子Ｃ３２の容量値を１００［ｐＦ］に設定し、容量素子Ｃextの容量値を１０［ｎＦ］に設定している。これにより、図５Ｂに示したように、動作モードＭ１における等価容量Ｃ１の値を１００［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ１の値を１０［ｎＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ１の値を、動作モードＭ１の場合と比べて１００倍にすることができる。この１０［ｎＦ］の容量値は、ＬＳＩにおいて形成するには一般に大きすぎるものであるため、外部部品である容量素子Ｃextを用いている。このように外部部品を用いることにより、動作モードＭ２における等価容量Ｃ１の値を大きくすることができる。
このように、動作モードＭ２における等価抵抗Ｒ１の値は、動作モードＭ１の場合に比べて１／１００であり、動作モードＭ２における等価容量Ｃ０，Ｃ１の値は、動作モードＭ１の場合に比べて約１００倍である。これにより、動作モードＭ２におけるループフィルタ３０のトランスインピーダンスＺlpf(s)（式（２））は、動作モードＭ１の場合に比べて約１／１００になる。一方、動作モードＭ２における電流Ｉcpの値は、動作モードＭ１の場合に比べて１００倍である。よって、閉ループ伝達関数ＣＬ(s)（式（１））は、動作モードＭ１，Ｍ２に係らず、ほぼ同等になる。なぜならば、式（１）に示したように、電流ＩcpおよびトランスインピーダンスＺlpf(s)は、閉ループ伝達関数ＣＬ(s)の分母と分子のそれぞれに、それらの積（Ｉcp×Ｚlpf(s)）として挿入されており、動作モードＭ１，Ｍ２間で、この積は互いにほぼ等しいからである。このように、動作モードＭ１，Ｍ２に係らず、閉ループ伝達関数ＣＬ(s)は、ほぼ同等であるので、位相同期回路１では、動作モードＭ１，Ｍ２において、ほぼ同じ応答特性や安定性を実現することができる。
また、位相同期回路１では、図５Ｂに示したように、動作モードＭ２において、外部部品である容量素子Ｃextを用いるようにしたので、大きい容量値を実現できるため、位相雑音を低減することができる。すなわち、動作モードＭ２において、容量値の大きい容量素子Ｃextを用いることにより、動作モードＭ２における等価容量Ｃ１の値を、動作モードＭ１の場合と比べて１００倍にした。位相同期回路１では、閉ループ伝達関数ＣＬ(s)（式（１））は、動作モードＭ１，Ｍ２に係らず、ほぼ同等にしているので、このように動作モードＭ２における等価容量Ｃ１の値を大きくすると、等価抵抗Ｒ１を小さくすることができる。よって、等価抵抗Ｒ１に生じる熱雑音Ｖｎを小さくすることができるため、位相雑音を小さくすることができる。すなわち、一般に、抵抗素子では、その抵抗値に応じた熱雑音Ｖｎが生じる。その熱雑音Ｖｎは、次式で表すことができる。
Figure 2015053628
 ここで、ｋはボルツマン定数であり、Ｔは温度であり、Ｒはその抵抗素子の抵抗値である。ループフィルタ３０の等価抵抗Ｒ１において生ずる熱雑音Ｖｎは、電圧Ｖctrlに重畳され、発振回路１４は、この熱雑音Ｖｎが重畳された電圧Ｖctrlに基づいてクロック信号ＣＬＫを生成する。すなわち、クロック信号ＣＬＫの位相雑音は、この熱雑音Ｖｎが小さいほど低くなる。位相同期回路１では、動作モードＭ２において、外部部品である容量素子Ｃextを用いるようにしたので、等価抵抗Ｒ１の抵抗値を小さくすることができ、熱雑音Ｖｎを小さくすることができるため、位相雑音を低く抑えることができる。
また、位相同期回路１では、図５Ａに示したように、動作モードＭ１において、外部部品である容量素子Ｃextがなくても動作することができるようにしたので、例えば位相雑音がそれほど重要ではないアプリケーションにおいて、部品点数の削減、基板レイアウトの容易化、コスト削減などを実現することができる。
また、位相同期回路１では、容量素子Ｃ３２の一端にスイッチＳＷ３５を接続し、動作モードＭ１，Ｍ２において、容量素子Ｃ３２の役割を切り替えるようにしたので、位相同期回路１を形成するチップの面積を有効に活用することができる。すなわち、大きな容量素子を実現するには大きな面積を必要とするため、容量素子Ｃ３２の面積は大きくなってしまう。よって、仮に、この容量素子Ｃ３２を動作モードＭ１でのみ使用し、動作モードＭ２で使用しないようにした場合には、チップ上に実質的に使用していない部分が生じ、チップの面積を有効に活用できなくなってしまう。一方、位相同期回路１では、動作モードＭ１，Ｍ２において、容量素子Ｃ３２の役割を切り替えるようにしている。具体的には、容量素子Ｃ３２は、動作モードＭ１（図３Ａ）では、等価容量Ｃ１を構成し、動作モードＭ２（図３Ｂ）では、容量素子Ｃ３３とともに等価容量Ｃ０を構成するようにした。このように、位相同期回路１では、動作モードＭ１，Ｍ２において、容量素子Ｃ３２の役割を切り替えるようにしたので、動作モードＭ１，Ｍ２の両方において容量素子Ｃ３２を使用するため、チップの面積を有効に活用することができる。
また、位相同期回路１では、容量素子Ｃ３３の一端は、動作モードＭ１，Ｍ２のいずれにおいても、信号経路Ｐに接続している。具体的には、容量素子Ｃ３３は、動作モードＭ１（図３Ａ）では、単独で等価素子Ｃ０を構成し、動作モードＭ２（図３Ｂ）では、容量素子Ｃ３２とともに等価容量Ｃ０を構成する。このように、位相同期回路１では、動作モードＭ１，Ｍ２の両方において容量素子Ｃ３３を使用するため、チップの面積を有効に活用することができる。
また、位相同期回路１では、ループフィルタ３０において、１つのスイッチＳＷ３５により動作モードＭ１，Ｍ２を切り替えるようにしたので、位相同期回路１の特性の低下を抑えることができる。すなわち、スイッチでは一般に電流リークが生じるため、例えば、複数のスイッチにより動作モードＭ１，Ｍ２を切り替えるように構成した場合には、各スイッチが挿入された経路に電流リークが生じ、位相同期回路１の特性を低下させるおそれがある。一方、位相同期回路１では、１つのスイッチＳＷ３５により動作モードＭ１，Ｍ２を切り替えるようにしたので、電流リークによる特性の低下を抑えることができる。
次に、いくつかの比較例と対比して、本実施の形態の作用を説明する。
（比較例１）
本比較例１は、１つの位相同期回路を２つの用途で共用せずに、各用途のための別々の位相同期回路を準備するものである。具体的には、本比較例１は、例えば、外部部品を設けずに動作可能な位相同期回路１Ｒ（本実施の形態の動作モードＭ１に対応）と、位相雑音を低減することができる位相同期回路１Ｓ（本実施の形態の動作モードＭ２に対応）を準備するものである。
図６Ａは、位相同期回路１Ｒのループフィルタ３０Ｒの一構成例を表すものであり、り、図６Ｂは、位相同期回路１Ｓのループフィルタ３０Ｓの一構成例を表すものである。
ループフィルタ３０Ｒは、抵抗素子Ｒ１１と、容量素子Ｃ１０，Ｃ１１とを有している。抵抗素子Ｒ１１の一端は、容量素子Ｃ１０の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は、容量素子Ｃ１１の一端に接続されている。容量素子Ｃ１０の一端は、抵抗素子Ｒ１１の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は接地されている。容量素子Ｃ１１の一端は、抵抗素子Ｒ１１の他端に接続され、他端は接地されている。ループフィルタ３０Ｒ（図６Ａ）における、抵抗素子Ｒ１１および容量素子Ｃ１０，Ｃ１１の素子値は、例えば、本実施の形態に係るループフィルタ３０の動作モードＭ１における等価抵抗Ｒ１および等価容量Ｃ０，Ｃ１の値（図５Ｂ）をそれぞれ適用することができる。
ループフィルタ３０Ｓは、抵抗素子Ｒ２１と、容量素子Ｃ２０とを有している。抵抗素子Ｒ２１の一端は、容量素子Ｃ２０の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端はパッドＰＡＤに接続されている。容量素子Ｃ２０の一端は、抵抗素子Ｒ２１の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は接地されている。ループフィルタ３０Ｓ（図６Ｂ）における、抵抗素子Ｒ２１および容量素子Ｃ２０の素子値は、例えば、本実施の形態に係るループフィルタ３０の動作モードＭ２における等価抵抗Ｒ１および等価容量Ｃ０の値（図５Ｂ）をそれぞれ適用することができる。
このように、２つの位相同期回路１Ｒ，１Ｓを別々に設ける場合には、２種類のチップを製造する必要があるため、製造用マスクも別々のものとなり、また検査用冶具も別々になるなど、製造コストや検査コストなどが増大してしまうおそれがある。
一方、本実施の形態に係る位相同期回路１では、一つの位相同期回路１に２つの動作モードＭ１，Ｍ２を設けるようにしたので、１つのチップを２つの用途で共用することができるため、製造コストや検査コストを抑えることができる。
（比較例２）
本比較例２は、１つの位相同期回路１Ｔに２つのループフィルタ３０Ｒ，３０Ｓを設け、動作モードＭ１，Ｍ２に応じてその２つのループフィルタ３０Ｒ，３０Ｓのうちの１つを選択するものである。
図７Ａ，７Ｂは、本比較例例に係るループフィルタ３０Ｔの一構成例を表すものであり、図７Ａは動作モードＭ１における動作例を示し、図７Ｂは動作モードＭ２における動作例を示す。ループフィルタ３０Ｔは、スイッチＳＷ１０と、ループフィルタ３０Ｒと、スイッチＳＷ２０と、ループフィルタ３０Ｓとを有している。スイッチＳＷ１０の一端は、スイッチＳＷ２０の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は、ループフィルタ３０Ｒの抵抗素子Ｒ１１および容量素子Ｃ１０に接続されている。スイッチＳＷ２０の一端は、スイッチＳＷ１０の一端に接続されるとともにチャージポンプ２０の出力端子および発振回路１４の入力端子に接続され、他端は、ループフィルタ３０Ｓの抵抗素子Ｒ２１および容量素子Ｃ２０に接続されている。この構成により、ループフィルタ３０Ｔでは、動作モードＭ１において、スイッチＳＷ１０をオン状態にするとともにスイッチＳＷ２０をオフ状態にすることにより、ループフィルタ３０Ｒが選択され（図７Ａ）、動作モードＭ２において、スイッチＳＷ２０をオン状態にするとともにスイッチＳＷ１０をオフ状態にすることにより、ループフィルタ３０Ｓが選択される（図７Ｂ）。
このように、２つのループフィルタ３０Ｒ，３０Ｓを設け、それらの１つを選択して使用する場合には、例えば動作モードＭ２で用いるときは、ループフィルタ３０Ｒは使用されないため、チップ上に実質的に使用していない部分が生じ、チップの面積を有効に活用できなくなってしまう。
一方、本実施の形態に係る位相同期回路１では、動作モードＭ１，Ｍ２のいずれにおいても、ループフィルタ３０の各素子は使用されるため、チップ面積を有効に活用することができる。
［効果］
本実施の形態では、２つの動作モードＭ１，Ｍ２を設けるようにしたので、１つのチップを２つの用途に共用することができるため、製造コストや検査コストを抑えることができる。
本実施の形態では、動作モードＭ２において、外部部品である容量素子Ｃextを用いるようにしたので、位相雑音を低減することができる。
本実施の形態では、動作モードＭ１において、外部部品である容量素子Ｃextがなくても動作することができるようにしたので、位相雑音がそれほど重要ではないアプリケーションでは、部品点数の削減、基板レイアウトの容易化、コスト削減などを実現することができる。
本実施の形態では、チャージポンプの電流Ｉcpの電流値が動作モードにより変化するようにしたので、動作モードによって応答特性や安定性が変化するおそれを低減することができる。
本実施の形態では、容量素子Ｃ３２の一端にスイッチＳＷ３５を接続し、動作モードＭ１，Ｍ２において、容量素子Ｃ３２の役割を切り替えるようにしたので、チップの面積を有効に活用することができる。
［変形例１−１］
上記実施の形態では、ループフィルタ３０を用いて２次の位相同期回路を構成したが、これに限定されるものではなく、これに代えて、例えば、より高次の位相同期回路を構成してもよい。以下に、３次の位相同期回路１Ａと、４次の位相同期回路１Ｂを例に挙げて説明する。まず、３次の位相同期回路１Ａに用いられるループフィルタ３０Ａについて説明する。
図８は、ループフィルタ３０Ａの一構成例を表すものである。このループフィルタ３０Ａは、上記実施の形態に係るループフィルタ３０の後段に、抵抗素子Ｒ３６および容量素子Ｃ３７からなる１次のローパスフィルタを付加したものである。抵抗素子Ｒ３６の一端は、抵抗素子Ｒ３１，Ｒ３４の一端、容量素子Ｃ３３の一端およびスイッチＳＷ３５の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、容量素子Ｃ３７の一端に接続されるとともに発振回路１４の入力端子に接続されている。容量素子Ｃ３７の一端は、抵抗素子Ｒ３６の他端に接続されるとともに発振回路１４の一端に接続され、他端は接地されている。
ここで、抵抗素子Ｒ３６は、本開示における「第２の抵抗素子」の一具体例に対応する。容量素子Ｃ３７は、本開示における「第３の容量素子」の一具体例に対応する。
図９Ａは、動作モードＭ１におけるループフィルタ３０Ａの一構成例を表すものであり、図９Ｂは、動作モードＭ２におけるループフィルタ３０Ａの一構成例を表すものである。上記実施の形態の場合と同様に、動作モードＭ１では、図９Ａに示したように、スイッチＳＷ３５はオフ状態であり、また、パッドＰＡＤに外部部品は接続しない。一方、動作モードＭ２では、図９Ｂに示したように、スイッチＳＷ３５はオン状態であり、パッドＰＡＤに外部部品である容量素子Ｃextが接続される。
図１０は、ループフィルタ３０Ａの等価回路を表すものである。ループフィルタ３０Ａの等価回路は、上記実施の形態に係るループフィルタ３０の等価回路（図４）の後段に、等価抵抗Ｒ２および等価容量Ｃ２からなる１次のローパスフィルタを付加したものである。すなわち、ループフィルタ３０Ａを用いた位相同期回路１Ａは、３次の位相同期回路である。等価抵抗Ｒ２の一端は、等価抵抗Ｒ１の一端および等価容量Ｃ０の一端に接続され、他端は等価容量Ｃ２の一端に接続される。等価容量Ｃ２の一端は、等価抵抗Ｒ２の他端に接続され、他端は接地されている。
図９Ａ，９Ｂに示したように、抵抗素子Ｒ３６が等価抵抗Ｒ２に対応し、容量素子Ｃ３７が等価容量Ｃ２に対応する。なお、抵抗素子Ｒ３１，Ｒ３４および容量素子Ｃ３２，Ｃ３３，Ｃextと、等価抵抗Ｒ１および等価容量Ｃ０，Ｃ１との対応関係は、上記実施の形態の場合と同様である。
図１１Ａは、チャージポンプ２０およびループフィルタ３０Ａの具体的な設定例を表すものであり、図１１Ｂは、図１１Ａに示したように設定したときの等価抵抗Ｒ１，Ｒ２および等価容量Ｃ０〜Ｃ２の値を表すものである。ここで、抵抗素子Ｒ３６（等価抵抗Ｒ２）および容量素子Ｃ３７（等価容量Ｃ２）以外は、上記実施の形態の場合（図５Ａ，５Ｂ）と同様である。
次に、４次の位相同期回路１Ｂに用いられるループフィルタ３０Ｂについて説明する。
図１２は、ループフィルタ３０Ｂの一構成例を表すものである。このループフィルタ３０Ｂは、上記ループフィルタ３０Ａの後段に、抵抗素子Ｒ３８および容量素子Ｃ３９からなる１次のローパスフィルタを付加したものである。抵抗素子Ｒ３８の一端は、抵抗素子Ｒ３６の他端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、容量素子Ｃ３９の一端に接続されるとともに発振回路１４の入力端子に接続されている。容量素子Ｃ３９の一端は、抵抗素子Ｒ３８の他端に接続されるとともに発振回路１４の一端に接続され、他端は接地されている。
図１３は、ループフィルタ３０Ｂの等価回路を表すものである。ループフィルタ３０Ｂの等価回路は、ループフィルタ３０Ａの等価回路（図１０）の後段に、等価抵抗Ｒ３および等価容量Ｃ３からなる１次のローパスフィルタを付加したものである。すなわち、ループフィルタ３０Ｂを用いた位相同期回路１Ｂは、４次の位相同期回路である。等価抵抗Ｒ３の一端は、等価抵抗Ｒ２の他端および等価容量Ｃ２の一端に接続され、他端は等価容量Ｃ３の一端に接続される。等価容量Ｃ３の一端は、等価抵抗Ｒ３の他端に接続され、他端は接地されている。
このように、ループフィルタ３０Ａ，３０Ｂを用いて、高次の位相同期回路を構成した場合でも、上記実施の形態の場合と同様の効果を得ることができる。
［変形例１−２］
上記実施の形態では、電流を出力するチャージポンプ２０を用いて位相同期回路１を構成したが、これに限定されるものではなく、電圧を出力する回路を用いて位相同期回路を構成してもよい。以下に、本変形例に係る位相同期回路１Ｃについて詳細に説明する。
図１４は、位相同期回路１Ｃの一構成例を表すものである。位相同期回路１Ｃは、制御回路１８と、電圧駆動回路１９と、ループフィルタ４０と備えている。
制御回路１８は、位相同期回路１Ｃの動作モードを設定し、その動作モードを、制御信号ＣＳＷを介してループフィルタ４０に伝えるものである。
電圧駆動回路１９は、位相比較回路１１における比較結果および制御信号ＣＣＰに基づいて、ループフィルタ３０に対して、例えば電源電圧レベルの電圧ＶＨ、あるいは接地レベルの電圧ＶＬを選択的に供給するものである。
ループフィルタ４０は、制御信号ＣＳＷに基づいて、電圧駆動回路１９から供給された電圧信号をフィルタリングすることにより、電圧Ｖctrlを生成するものである。
図１５は、ループフィルタ４０の一構成例を表すものである。ループフィルタ４０は、上記実施の形態に係るループフィルタ３０の前段に、可変抵抗ＲＶ１を付加したものである。可変抵抗ＲＶ１は、抵抗素子Ｒ４１，Ｒ４２と、スイッチＳＷ４３とを有している。抵抗素子Ｒ４１の一端は、抵抗素子Ｒ４２の一端に接続されるとともに電圧駆動回路１９の出力端子に接続され、他端は、抵抗素子Ｒ３１，Ｒ３４の一端、容量素子Ｃ３３の一端、スイッチＳＷ３５の一端およびスイッチＳＷ４３の他端に接続されるとともに発振回路１４の入力端子に接続されている。抵抗素子Ｒ４２の一端は、抵抗素子Ｒ４１の一端に接続されるとともに電圧駆動回路１９の出力端子に接続され、他端は、スイッチＳＷ４３の一端に接続されている。スイッチＳＷ４３は、制御回路１２から供給される制御信号ＣＳＷに基づいてオンオフするものであり、一端は抵抗素子Ｒ４２の他端に接続され、他端は、抵抗素子Ｒ３１，Ｒ３４の一端、容量素子Ｃ３３の一端、スイッチＳＷ３５の一端および抵抗素子Ｒ４１の他端に接続されるとともに発振回路１４の入力端子に接続されている。このスイッチＳＷ４３は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。なお、可変抵抗ＲＶ１の構成はこれに限定されるものではなく、どのような構成であってもよい。
ここで、位相比較回路１１および電圧駆動回路１９は、本開示における「位相比較部」の一具体例に対応する。可変抵抗ＲＶ１は、本開示における「第８の抵抗素子」の一具体例に対応する。
図１６Ａは、動作モードＭ１におけるループフィルタ４０の一構成例を表すものであり、図１６Ｂは、動作モードＭ２におけるループフィルタ４０の一構成例を表すものである。動作モードＭ１では、図１６Ａに示したように、スイッチＳＷ３５，ＳＷ４３はオフ状態であり、また、パッドＰＡＤに外部部品は接続しない。一方、動作モードＭ２では、図１６Ｂに示したように、スイッチＳＷ３５，ＳＷ４３はオン状態であり、パッドＰＡＤに外部部品である容量素子Ｃextが接続される。
図１７は、ループフィルタ４０の等価回路を表すものである。ループフィルタ４０は、ループフィルタ３０の等価回路（図４）において、前段に直列に等価抵抗Ｒ０を挿入したものである。すなわち、ループフィルタ４０は、いわゆるパッシブ型のラグリードフィルタを構成している。動作モードＭ１では、図１６Ａに示したように、抵抗素子Ｒ４１が等価抵抗Ｒ０に対応している。また、動作モードＭ２では、図１６Ｂに示したように、抵抗素子Ｒ４１，４２が等価抵抗Ｒ０に対応している。なお、抵抗素子Ｒ３１，Ｒ３４および容量素子Ｃ３２，Ｃ３３，Ｃextと、等価抵抗Ｒ１および等価容量Ｃ０，Ｃ１との対応関係は、上記実施の形態の場合と同様である。
図１８Ａは、ループフィルタ４０の具体的な設定例を表すものであり、図１８Ｂは、図１８Ａに示したように設定したときの等価抵抗Ｒ０，Ｒ１および等価容量Ｃ０，Ｃ１の値を表すものである。図１８Ａに示したように、抵抗素子Ｒ４１の抵抗値を１［Ｍｏｈｍ］に設定するとともに、抵抗素子Ｒ４２の抵抗値を１０．１［ｋｏｈｍ］に設定している。これにより、図１８Ｂに示したように、動作モードＭ１における等価抵抗Ｒ０の値を１［Ｍｏｈｍ］にすることができるとともに、動作モードＭ２における等価抵抗Ｒ０の値を１０［ｋｏｈｍ］にすることができる。すなわち、動作モードＭ２における等価抵抗Ｒ０の値を、動作モードＭ１の場合と比べて１／１００にしている。これは、上記実施の形態において、動作モードＭ２における電流Ｉcpの値を、動作モードＭ１の場合と比べて１００倍にしたことと同じ効果を有する。これにより、位相同期回路１Ｂでは、動作モードＭ１，Ｍ２において、ほぼ同じ応答特性や安定性を実現することができる。
なお、この例では、パッシブ型のラグリードフィルタを用いたが、これに限定されるものではなく、これに代えて、例えば、アクティブ型のラグリードフィルタを用いてもよい。
［変形例１−３］
上記実施の形態では、抵抗素子Ｒ３４の一端を、抵抗素子Ｒ３１の一端、容量素子Ｃ３３の一端、およびスイッチＳＷ３５の一端に接続したが、これに限定されるものではなく、これに代えて、例えば、図１９に示すループフィルタ３０Ｄのように、スイッチＳＷ４０を介して抵抗素子Ｒ３１の一端、容量素子Ｃ３３の一端、およびスイッチＳＷ３５の一端に接続してもよい。このスイッチＳＷ４０は、制御信号ＣＳＷに基づいてオンオフするものであり、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。このように構成することにより、動作モードＭ１において、パッドＰＡＤの寄生容量などが回路動作に与える影響を抑えることができる。
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る位相同期回路２について説明する。本実施の形態は、ループフィルタの構成が、上記第１の実施の形態に係るループフィルタ３０の構成と異なるものである。その他の構成は、上記第１の実施の形態（図１等）と同様である。なお、上記第１の実施の形態に係る位相同期回路１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。図１に示したように、位相同期回路２は、ループフィルタ５０を有している。
図２０は、本実施の形態に係るループフィルタ５０の一構成例を表すものである。 ループフィルタ５０は、可変抵抗ＲＶ２と、容量素子Ｃ５４，Ｃ５８，Ｃ５９と、抵抗素子Ｒ５５と、スイッチＳＷ５６，ＳＷ５７とを有している。
可変抵抗ＲＶ２は、抵抗素子Ｒ５１，Ｒ５２と、スイッチＳＷ５３とを有している。抵抗素子Ｒ５１の一端は、抵抗素子Ｒ５２，Ｒ５５の一端および容量素子Ｃ５９の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、スイッチＳＷ５３の他端、容量素子Ｃ５４の一端、およびスイッチＳＷ５７の一端に接続されている。抵抗素子Ｒ５２の一端は、抵抗素子Ｒ５１，Ｒ５５の一端および容量素子Ｃ５９の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、スイッチＳＷ５３の一端に接続されている。スイッチＳＷ５３は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は抵抗素子Ｒ５２の他端に接続され、他端は、抵抗素子Ｒ５１の他端、容量素子Ｃ５４の一端、およびスイッチＳＷ５７の一端に接続されている。このスイッチＳＷ５３は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。なお、可変抵抗ＲＶ２の構成はこれに限定されるものではなく、どのような構成であってもよい。
容量素子Ｃ５４の一端は、抵抗素子Ｒ５１の他端、スイッチＳＷ５３の他端、およびスイッチＳＷ５７の一端に接続され、他端は接地されている。抵抗素子Ｒ５５の一端は、抵抗素子Ｒ５１，Ｒ５２の一端および容量素子Ｃ５９の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、スイッチＳＷ５６の一端に接続されている。スイッチＳＷ５６は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は抵抗素子Ｒ５５の他端に接続され、他端は、スイッチＳＷ５７の他端および容量素子Ｃ５８の一端に接続されるとともに発振回路１４の入力端子に接続されている。このスイッチＳＷ５６は、動作モードＭ１ではオン状態になり、動作モードＭ２ではオフ状態になるものである。スイッチＳＷ５７は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は抵抗素子Ｒ５１の他端、スイッチＳＷ５３の他端、および容量素子Ｃ５４の一端に接続され、他端は、スイッチＳＷ５６の他端および容量素子Ｃ５８の一端に接続されるとともに発振回路１４の入力端子に接続されている。このスイッチＳＷ５７は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。容量素子Ｃ５８の一端は、スイッチＳＷ５６，ＳＷ５７の他端に接続されるとともに発振回路１４の入力端子に接続され、他端は接地されている。容量素子Ｃ５９の一端は、抵抗素子Ｒ５１，Ｒ５２，Ｒ５５の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は接地されている。また、抵抗素子Ｒ５１，Ｒ５２，Ｒ５５の一端、容量素子Ｃ５９の一端およびチャージポンプ２０の出力端子には、パッドＰＡＤが接続されている。
ここで、可変抵抗ＲＶ２は、本開示における「第１の抵抗素子」の一具体例に対応する。容量素子Ｃ５４は、本開示における「第１の容量素子」の一具体例に対応する。スイッチＳＷ５７は、本開示における「第１のスイッチ」の一具体例に対応する。容量素子Ｃ５８は、本開示における「第２の容量素子」の一具体例に対応する。容量素子Ｃ５９は、本開示における「第６の容量素子」の一具体例に対応する。抵抗素子Ｒ５５は、本開示における「第６の抵抗素子」の一具体例に対応する。スイッチＳＷ５６は、本開示における「第５のスイッチ」の一具体例に対応する。
図２１Ａは、動作モードＭ１におけるループフィルタ５０の一構成例を表すものであり、図２１Ｂは、動作モードＭ２におけるループフィルタ５０の一構成例を表すものである。動作モードＭ１では、図２１Ａに示したように、スイッチＳＷ５３，ＳＷ５７はオフ状態であり、スイッチＳＷ５６はオン状態であり、また、パッドＰＡＤに外部部品は接続しない。この場合、抵抗素子Ｒ２およびスイッチＳＷ５６を通る経路が信号経路Ｐとなる。一方、動作モードＭ２では、図２１Ｂに示したように、スイッチＳＷ５３，ＳＷ５７はオン状態であり、スイッチＳＷ５６はオフ状態であり、パッドＰＡＤに外部部品（抵抗素子Ｒext1、容量素子Ｃext0，Ｃext1）が接続される。具体的には、抵抗素子Ｒext1の一端は、容量素子Ｃext0の一端およびパッドＰＡＤに接続され、他端は容量素子Ｃext1に接続されている。容量素子Ｃext0の一端は、抵抗素子Ｒext1の一端およびパッドＰＡＤに接続され、他端は接地されている。容量素子Ｃext1の一端は、抵抗素子Ｒext1の他端に接続され、他端は接地されている。この場合、可変抵抗ＲＶ２（抵抗素子Ｒ５１，Ｒ５２およびスイッチＳＷ５３）およびスイッチＳＷ５７を通る経路が信号経路Ｐとなる。
このループフィルタ５０の等価回路は、図１０に示したものと同じである。すなわち、ループフィルタ５０を用いた位相同期回路２は、３次の位相同期回路である。
動作モードＭ１では、図２１Ａに示したように、抵抗素子Ｒ５１が等価抵抗Ｒ１に対応し、抵抗素子Ｒ５５が等価抵抗Ｒ２に対応し、容量素子Ｃ５９が等価容量Ｃ０に対応し、容量素子Ｃ５４が等価容量Ｃ１に対応し、容量素子Ｃ５８が等価容量Ｃ２に対応する。なお、スイッチＳＷ５３がオフ状態であるため、抵抗素子Ｒ５２は電気的に無視することができる。
一方、動作モードＭ２では、図２１Ｂに示したように、抵抗素子Ｒext1が等価抵抗Ｒ１に対応し、抵抗素子Ｒ５１，Ｒ５２が等価抵抗Ｒ２に対応し、容量素子Ｃext0，Ｃ５９が等価容量Ｃ０に対応し、容量素子Ｃext1が等価容量Ｃ１に対応し、容量素子Ｃ５４，Ｃ５８が等価容量Ｃ２に対応する。なお、スイッチＳＷ５６がオフ状態であるため、抵抗素子Ｒ５５は電気的に無視することができる。
このように、位相同期回路２では、容量素子Ｃ５４の一端にスイッチＳＷ５７を接続し、動作モードＭ１，Ｍ２において、容量素子Ｃ５４の役割を切り替えるようにしている。具体的には、容量素子Ｃ５４は、動作モードＭ１（図２１Ａ）では、等価容量Ｃ１を構成し、動作モードＭ２（図２１Ｂ）では、容量素子Ｃ５８とともに等価容量Ｃ２を構成する。これにより、動作モードＭ１，Ｍ２の両方において容量素子Ｃ５４を使用するため、チップの面積を有効に活用することができる。
また、位相同期回路２では、容量素子Ｃ５７の一端は、動作モードＭ１，Ｍ２のいずれにおいても、信号経路Ｐに接続している。具体的には、容量素子Ｃ５７は、動作モードＭ１（図２１Ａ）では、単独で等価素子Ｃ２を構成し、動作モードＭ２（図２１Ｂ）では、容量素子Ｃ５４とともに等価容量Ｃ２を構成する。このように、位相同期回路２では、動作モードＭ１，Ｍ２の両方において容量素子Ｃ５８を使用するため、チップの面積を有効に活用することができる。
また、位相同期回路２では、容量素子Ｃ５９の一端は、動作モードＭ１，Ｍ２のいずれにおいても、信号経路Ｐに接続している。具体的には、容量素子Ｃ５９は、動作モードＭ１（図２１Ａ）では、単独で等価素子Ｃ０を構成し、動作モードＭ２（図２１Ｂ）では、容量素子Ｃext0とともに等価容量Ｃ０を構成する。このように、位相同期回路２では、動作モードＭ１，Ｍ２の両方において容量素子Ｃ５９を使用するため、チップの面積を有効に活用することができる。
図２２Ａは、チャージポンプ２０およびループフィルタ５０の具体的な設定例を表すものであり、図２２Ｂは、図２２Ａに示したように設定したときの等価抵抗Ｒ１，Ｒ２および等価容量Ｃ０〜Ｃ２の値を表すものである。
ループフィルタ５０では、図２２Ａに示したように、抵抗素子Ｒ５１の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒext1の抵抗値を１［ｋｏｈｍ］に設定している。これにより、図２２Ｂに示したように、動作モードＭ１における等価抵抗Ｒ１の値を１００［ｋｏｈｍ］にすることができるとともに、動作モードＭ２における等価抵抗Ｒ１の値を１［ｋｏｈｍ］にすることができる。すなわち、動作モードＭ２における等価抵抗Ｒ１の値を、動作モードＭ１の場合と比べて１／１００にすることができる。
また、ループフィルタ５０では、図２２Ａに示したように、抵抗素子Ｒ５５の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒ５１の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒ５２の抵抗値を１．０１［ｋｏｈｍ］に設定している。これにより、図２２Ｂに示したように、動作モードＭ１における等価抵抗Ｒ２の値を１００［ｋｏｈｍ］にすることができるとともに、動作モードＭ２における等価抵抗Ｒ２の値を１［ｋｏｈｍ］にすることができる。すなわち、動作モードＭ２における等価抵抗Ｒ２の値を、動作モードＭ１の場合と比べて１／１００にすることができる。
また、ループフィルタ５０では、図２２Ａに示したように、容量素子Ｃ５９の容量値を１［ｐＦ］に設定し、容量素子Ｃext0の容量値を１００［ｐＦ］に設定している。これにより、図２２Ｂに示したように、動作モードＭ１における等価容量Ｃ０の値を１［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ０の値を１０１［ｐＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ０の値を、動作モードＭ１の場合と比べて約１００倍にすることができる。
また、ループフィルタ５０では、図２２Ａに示したように、容量素子Ｃ５４の容量値を１００［ｐＦ］に設定し、容量素子Ｃext1の容量値を１０［ｎＦ］に設定している。これにより、図２２Ｂに示したように、動作モードＭ１における等価容量Ｃ１の値を１００［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ１の値を１０［ｎＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ１の値を、動作モードＭ１の場合と比べて１００倍にすることができる。
また、ループフィルタ５０では、図２２Ａに示したように、容量素子Ｃ５８の容量値を１［ｐＦ］に設定し、容量素子Ｃ５４の容量値を１００［ｐＦ］に設定している。これにより、図２２Ｂに示したように、動作モードＭ１における等価容量Ｃ２の値を１［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ１の値を１０１［ｐＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ１の値を、動作モードＭ１の場合と比べて約１００倍にすることができる。
このように、動作モードＭ２における等価抵抗Ｒ１，Ｒ２の値は、動作モードＭ１の場合に比べて１／１００であり、動作モードＭ２における等価容量Ｃ０〜Ｃ２の値は、動作モードＭ１の場合に比べて約１００倍である。これにより、動作モードＭ２におけるループフィルタ５０のトランスインピーダンスは、動作モードＭ１の場合に比べて約１／１００になる。一方、動作モードＭ２における電流Ｉcpの値は、動作モードＭ１の場合に比べて１００倍である。よって、閉ループ伝達関数は、動作モードＭ１，Ｍ２に係らず、ほぼ同等になる。これにより、位相同期回路２では、動作モードＭ１，Ｍ２において、ほぼ同じ応答特性や安定性を実現することができる。
このように構成しても、上記第１の実施の形態の場合と同様の効果を得ることができる。
［変形例２−１］
上記実施の形態では、パッドＰＡＤを、抵抗素子Ｒ５１，Ｒ５２，Ｒ５５の一端、容量素子Ｃ５９の一端、およびチャージポンプ２０の出力端子に接続したが、これに限定されるものではなく、これに代えて、例えば、以下に示すループフィルタ５０Ａ〜５０Ｃのような構成にしてもよい。
図２３Ａは、本変形例に係るループフィルタ５０Ａの一構成例を表すものである。このループフィルタ５０Ａでは、パッドＰＡＤを、スイッチＳＷ６０を介して、抵抗素子Ｒ５１，Ｒ５２，Ｒ５５の一端、容量素子Ｃ５９の一端、およびチャージポンプ２０の出力端子に接続している。このスイッチＳＷ６０は、制御信号ＣＳＷに基づいてオンオフするものであり、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。このように構成することにより、動作モードＭ１において、パッドＰＡＤの寄生容量などが回路動作に与える影響を抑えることができる。
図２３Ｂは、本変形例に係るループフィルタ５０Ｂの一構成例を表すものである。このループフィルタ５０Ｂでは、パッドＰＡＤを、抵抗素子Ｒ６１を介してチャージポンプ２０の出力端子に接続するとともに、抵抗素子Ｒ６２を介して、抵抗素子Ｒ５１，Ｒ５２，Ｒ５５の一端および容量素子Ｃ５９の一端に接続している。このように構成することにより、パッドＰＡＤにＥＳＤ（Electro-Static Discharge）ストレスが印加されたときに、回路が破壊されるおそれを低減することができる。
図２３Ｃは、本変形例に係るループフィルタ５０Ｃの一構成例を表すものである。このループフィルタ５０Ｃは、スイッチＳＷ６３，ＳＷ６６，ＳＷ６７および抵抗素子Ｒ６４，Ｒ６５を有している。スイッチＳＷ６３は、制御信号ＣＳＷに基づいてオンオフするものであり、一端はスイッチＳＷ６７の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、抵抗素子Ｒ６４に接続されている。このスイッチＳＷ６３は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。抵抗素子Ｒ６４の一端は、スイッチＳＷ６４の他端に接続され、他端は、抵抗素子Ｒ６５の一端およびパッドＰＡＤに接続されている。抵抗素子Ｒ６５の一端は、抵抗素子Ｒ６４の他端およびパッドＰＡＤに接続され、他端は、スイッチＳＷ６６の一端に接続されている。スイッチＳＷ６６は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は抵抗素子Ｒ６５の他端に接続され、他端は、抵抗素子Ｒ５１，Ｒ５２，Ｒ５５の一端、容量素子Ｃ５９の一端およびスイッチＳＷ６７の他端に接続されている。このスイッチＳＷ６６は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。スイッチＳＷ６７は、制御信号ＣＳＷに基づいてオンオフするものであり、一端はスイッチＳＷ６３の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、抵抗素子Ｒ５１，Ｒ５２，Ｒ５５の一端、容量素子Ｃ５９の一端およびスイッチＳＷ６６の他端に接続されている。このスイッチＳＷ６７は、動作モードＭ１ではオン状態になり、動作モードＭ２ではオフ状態になるものである。この構成により、動作モードＭ１では、スイッチＳＷ６７がオン状態になるとともに、スイッチＳＷ６３，ＳＷ６６がオフ状態になる。また、動作モードＭ２では、スイッチＳＷ６７がオフ状態になるとともに、スイッチＳＷ６３，ＳＷ６６がオン状態になり、外部部品がパッドＰＡＤを介してループフィルタ５０Ｃに接続される。このように構成することにより、パッドＰＡＤにＥＳＤ（Electro-Static Discharge）ストレスが印加されたときに、回路が破壊されるおそれを低減することができるとともに、動作モードＭ１において、パッドＰＡＤの寄生容量などが回路動作に与える影響を抑えることができる。
［変形例２−２］
上記実施の形態に係るループフィルタ５０に、上記第１の実施の形態の変形例１−１，１−２を適用してもよい。
＜３．第３の実施の形態＞
次に、第３の実施の形態に係る位相同期回路３について説明する。本実施の形態は、ループフィルタの構成が、上記第１の実施の形態に係るループフィルタ３０、および上記第２の実施の形態に係るループフィルタ５０と異なるものである。その他の構成は、上記第１の実施の形態（図１等）と同様である。なお、上記第１の実施の形態に係る位相同期回路１等と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。図１に示したように、位相同期回路３は、ループフィルタ７０を有している。
図２４は、本実施の形態に係るループフィルタ７０の一構成例を表すものである。 ループフィルタ７０は、可変抵抗ＲＶ３と、抵抗素子Ｒ７１，Ｒ８２と、スイッチＳＷ７２，ＳＷ７７，ＳＷ７９と、容量素子Ｃ７３，Ｃ７８，Ｃ８０，Ｃ８１とを有している。
可変抵抗ＲＶ３は、抵抗素子Ｒ７４，Ｒ７５と、スイッチＳＷ７６とを有している。抵抗素子Ｒ７４の一端は、抵抗素子Ｒ７１，Ｒ７５，Ｒ８２の一端、スイッチＳＷ７２の一端および容量素子Ｃ８１の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、スイッチＳＷ７６，ＳＷ７９の他端および容量素子Ｃ８０の一端に接続されるとともに発振回路１４の入力端子に接続されている。抵抗素子Ｒ７５の一端は、抵抗素子Ｒ７１，Ｒ７４，Ｒ８２の一端、スイッチＳＷ７２の一端および容量素子Ｃ８１の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、スイッチＳＷ７６の一端に接続されている。スイッチＳＷ７６は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は、抵抗素子Ｒ７５の他端に接続され、他端は、抵抗素子Ｒ７４の他端、スイッチＳＷ７９の他端および容量素子Ｃ８０の一端に接続されるとともに発振回路１４の入力端子に接続されている。このスイッチＳＷ７６は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。なお、可変抵抗ＲＶ３の構成はこれに限定されるものではなく、どのような構成であってもよい。
抵抗素子Ｒ７１の一端は、抵抗素子Ｒ７４，Ｒ７５，Ｒ８２の一端、スイッチＳＷ７２の一端および容量素子Ｃ８１の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、スイッチＳＷ７２の他端、容量素子Ｃ７３の一端、およびスイッチＳＷ７７の一端に接続されている。スイッチＳＷ７２は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は、抵抗素子Ｒ７１，Ｒ７４，Ｒ７５，Ｒ８２の一端および容量素子Ｃ８１の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は、抵抗素子Ｒ７１の他端、容量素子Ｃ７３の一端、およびスイッチＳＷ７７の一端に接続されている。このスイッチＳＷ７２は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。容量素子Ｃ７３は、一端が抵抗素子Ｒ７１の他端、スイッチＳＷ７２の他端、およびスイッチＳＷ７７の一端に接続され、他端は接地されている。スイッチＳＷ７７は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は、抵抗素子Ｒ７１の他端、スイッチＳＷ７２の他端、および容量素子Ｃ７３の一端に接続され、他端は、容量素子Ｃ７８の一端およびスイッチＳＷ７９の一端に接続されている。このスイッチＳＷ７７は、動作モードＭ１ではオン状態になり、動作モードＭ２ではオフ状態になるものである。容量素子Ｃ７８の一端は、スイッチＳＷ７７の他端およびスイッチＳＷ７９の一端に接続され、他端は接地されている。スイッチＳＷ７９は、制御信号ＣＳＷに基づいてオンオフするものであり、一端は、スイッチＳＷ７７の他端および容量素子Ｃ７８の一端に接続され、他端は、抵抗素子Ｒ７４の他端、スイッチＳＷ７６の他端および容量素子Ｃ８０の一端に接続されるとともに発振回路１４の入力端子に接続されている。このスイッチＳＷ７９は、動作モードＭ１ではオフ状態になり、動作モードＭ２ではオン状態になるものである。容量素子Ｃ８０の一端は、抵抗素子Ｒ７４の他端およびスイッチＳＷ７６，ＳＷ７９の他端に接続されるとともに発振回路１４の入力端子に接続され、他端は接地されている。容量素子Ｃ８１の一端は、抵抗素子Ｒ７１，Ｒ７４，Ｒ７５，Ｒ８２の一端およびスイッチＳＷ７２の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端は接地されている。抵抗素子Ｒ８２の一端は、抵抗素子Ｒ７１，Ｒ７４，Ｒ７５の一端、容量素子Ｃ８１の一端およびスイッチＳＷ７２の一端に接続されるとともにチャージポンプ２０の出力端子に接続され、他端はパッドＰＡＤに接続されている。
ここで、抵抗素子Ｒ７１は、本開示における「第１の抵抗素子」の一具体例に対応する。容量素子Ｃ７３は、本開示における「第１の容量素子」の一具体例に対応する。スイッチＳＷ７２は、本開示における「第１のスイッチ」の一具体例に対応する。容量素子Ｃ８１は、本開示における「第２の容量素子」の一具体例に対応する。スイッチＳＷ７７は、本開示における「第２のスイッチ」の一具体例に対応する。容量素子Ｃ７８は、本開示における「第４の容量素子」の一具体例に対応する。スイッチＳＷ７９は、本開示における「第３のスイッチ」の一具体例に対応する。容量素子Ｃ８０は、本開示における「第５の容量素子」の一具体例に対応する。可変抵抗ＲＶ３は、本開示における「第３の抵抗素子」の一具体例に対応する。
図２５Ａは、動作モードＭ１におけるループフィルタ７０の一構成例を表すものであり、図２５Ｂは、動作モードＭ２におけるループフィルタ７０の一構成例を表すものである。動作モードＭ１では、図２５Ａに示したように、スイッチＳＷ７２，ＳＷ７６，ＳＷ７９はオフ状態であり、スイッチＳＷ７７はオン状態であり、また、パッドＰＡＤに外部部品は接続しない。一方、動作モードＭ２では、図２５Ｂに示したように、スイッチＳＷ７２，ＳＷ７６，ＳＷ７９はオン状態であり、スイッチＳＷ７７はオフ状態であり、パッドＰＡＤに外部部品である容量素子Ｃextを接続する。よって、動作モードＭ１，Ｍ２に係らず、可変抵抗ＲＶ３（抵抗素子Ｒ７４，Ｒ７５およびスイッチＳＷ７６）を通る経路が信号経路Ｐになる。
このループフィルタ７０の等価回路は、図１０に示したものと同じである。すなわち、ループフィルタ７０を用いた位相同期回路３は、３次の位相同期回路である。
動作モードＭ１では、図２５Ａに示したように、抵抗素子Ｒ７１が等価抵抗Ｒ１に対応し、抵抗素子Ｒ７４が等価抵抗Ｒ２に対応し、容量素子Ｃ８１が等価容量Ｃ０に対応し、容量素子Ｃ７３，Ｃ７８が等価容量Ｃ１に対応し、容量素子Ｃ８０が等価容量Ｃ２に対応する。なお、スイッチＳＷ７６がオフ状態であるため、抵抗素子Ｒ７５は電気的に無視することができ、また、パッドＰＡＤに外部部品が接続されていないため、抵抗素子Ｒ８２は電気的に無視することができる。
一方、動作モードＭ２では、図２５Ｂに示したように、抵抗素子Ｒ８２が等価抵抗Ｒ１に対応し、抵抗素子Ｒ７４，７５が等価抵抗Ｒ２に対応し、容量素子Ｃ７３，Ｃ８１が等価容量Ｃ０に対応し、容量素子Ｃextが等価容量Ｃ１に対応し、容量素子Ｃ７８，Ｃ８０が等価容量Ｃ２に対応する。なお、スイッチＳＷ７１がオン状態であるため、抵抗素子Ｒ７１は電気的に無視することができる。
このように、位相同期回路３では、容量素子Ｃ７３の一端にスイッチＳＷ７２，ＳＷ７７を接続し、動作モードＭ１，Ｍ２において、容量素子Ｃ７３の役割を切り替えるようにしている。具体的には、容量素子Ｃ７３は、動作モードＭ１（図２５Ａ）では、容量素子Ｃ７８とともに等価容量Ｃ１を構成し、動作モードＭ２（図２５Ｂ）では、容量素子Ｃ８１とともに等価容量Ｃ０を構成する。これにより、動作モードＭ１，Ｍ２の両方において容量素子Ｃ７３を使用するため、チップの面積を有効に活用することができる。
また、位相同期回路３では、容量素子Ｃ８１の一端は、動作モードＭ１，Ｍ２のいずれにおいても、信号経路Ｐに接続している。具体的には、容量素子Ｃ８１は、動作モードＭ１（図２５Ａ）では、単独で等価素子Ｃ０を構成し、動作モードＭ２（図２５Ｂ）では、容量素子Ｃ７３とともに等価容量Ｃ０を構成する。このように、位相同期回路３では、動作モードＭ１，Ｍ２の両方において容量素子Ｃ８１を使用するため、チップの面積を有効に活用することができる。
図２６Ａは、チャージポンプ２０およびループフィルタ７０の具体的な設定例を表すものであり、図２６Ｂは、図２６Ａに示したように設定したときの等価抵抗Ｒ１，Ｒ２および等価容量Ｃ０〜Ｃ２の値を表すものである。
チャージポンプ２０では、図２６Ａ，２６Ｂに示したように、動作モードＭ１における電流Ｉcpの値をＩ［ｍＡ］に設定し、動作モードＭ２における電流Ｉcpの値をＩ×５０［ｍＡ］に設定している。すなわち、動作モードＭ２における電流Ｉcpの値を、動作モードＭ１の場合と比べて５０倍にすることができる。
ループフィルタ７０では、図２６Ａに示したように、抵抗素子Ｒ７１の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒ８２の抵抗値を２［ｋｏｈｍ］に設定している。これにより、図２６Ｂに示したように、動作モードＭ１における等価抵抗Ｒ１の値を１００［ｋｏｈｍ］にすることができるとともに、動作モードＭ２における等価抵抗Ｒ１の値を２［ｋｏｈｍ］にすることができる。すなわち、動作モードＭ２における等価抵抗Ｒ１の値を、動作モードＭ１の場合と比べて１／５０にすることができる。
また、ループフィルタ７０では、図２６Ａに示したように、抵抗素子Ｒ７４の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒ５１の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒ７４の抵抗値を１００［ｋｏｈｍ］に設定し、抵抗素子Ｒ７５の抵抗値を２．０４［ｋｏｈｍ］に設定している。これにより、図２６Ｂに示したように、動作モードＭ１における等価抵抗Ｒ２の値を１００［ｋｏｈｍ］にすることができるとともに、動作モードＭ２における等価抵抗Ｒ２の値を２［ｋｏｈｍ］にすることができる。すなわち、動作モードＭ２における等価抵抗Ｒ２の値を、動作モードＭ１の場合と比べて１／５０にすることができる。
また、ループフィルタ７０では、図２６Ａに示したように、容量素子Ｃ８１の容量値を１［ｐＦ］に設定し、容量素子Ｃ７３の容量値を５０［ｐＦ］に設定し、容量素子Ｃ８１の容量値を１［ｐＦ］に設定している。これにより、図２６Ｂに示したように、動作モードＭ１における等価容量Ｃ０の値を１［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ０の値を５１［ｐＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ０の値を、動作モードＭ１の場合と比べて約５０倍にすることができる。
また、ループフィルタ７０では、図２６Ａに示したように、容量素子Ｃ７３，Ｃ７８の容量値を５０［ｐＦ］にそれぞれ設定し、容量素子Ｃextの容量値を４．７［ｎＦ］に設定している。これにより、図２６Ｂに示したように、動作モードＭ１における等価容量Ｃ１の値を１００［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ１の値を４．７［ｎＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ１の値を、動作モードＭ１の場合と比べて約５０倍にすることができる。
また、ループフィルタ７０では、図２６Ａに示したように、容量素子Ｃ８０の容量値を１［ｐＦ］に設定し、容量素子Ｃ７８の容量値を５０［ｐＦ］に設定している。これにより、図２６Ｂに示したように、動作モードＭ１における等価容量Ｃ２の値を１［ｐＦ］にすることができるとともに、動作モードＭ２における等価容量Ｃ１の値を５１［ｐＦ］にすることができる。すなわち、動作モードＭ２における等価容量Ｃ１の値を、動作モードＭ１の場合と比べて約５０倍にすることができる。
このように、動作モードＭ２における等価抵抗Ｒ１，Ｒ２の値は、動作モードＭ１の場合に比べて１／５０であり、動作モードＭ２における等価容量Ｃ０〜Ｃ２の値は、動作モードＭ１の場合に比べて約５０倍である。これにより、動作モードＭ２におけるループフィルタ７０のトランスインピーダンスは、動作モードＭ１の場合に比べて約１／５０になる。一方、動作モードＭ２における電流Ｉcpの値は、動作モードＭ１の場合に比べて５０倍である。よって、閉ループ伝達関数は、動作モードＭ１，Ｍ２に係らず、ほぼ同等になる。これにより、位相同期回路３では、動作モードＭ１，Ｍ２において、ほぼ同じ応答特性や安定性を実現することができる。
このように構成しても、上記第１の実施の形態の場合と同様の効果を得ることができる。
［変形例３−１］
上記実施の形態に係るループフィルタ７０に、上記第１の実施の形態の変形例１−１〜１−３を適用してもよい。
＜４．適用例＞
次に、上記実施の形態および変形例で説明した位相同期回路の適用例について説明する。
図２７は、上記実施の形態等の位相同期回路が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、映像表示画面部５１０や本体部５１１を有している。このテレビジョン装置のチューナは、上記実施の形態等に係る位相同期回路を含んで構成されている。
上記実施の形態等の位相同期回路は、このようなテレビジョン装置の他、スマートフォンや携帯型情報機器など、有線や無線により通信を行う装置、その他、計測機器や試験装置などの様々な分野の電子機器に適用することが可能である。
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の各実施の形態等では、容量素子Ｃ３１，Ｃ３２，Ｃ３３，Ｃ３７，Ｃ３９，Ｃ５４，Ｃ５８，Ｃ５９，Ｃ７３，Ｃ７８，Ｃ８０，Ｃ８１の他端を接地したが、これに限定されるものではなく、これに代えて、接地レベルとは異なるレベルの直流電圧を印加してもよい。また、上記の各実施の形態等では、これらの容量素子の他端に同じ電圧（接地レベル）を供給したが、これに限定されるものではなく、これに代えて、互いに異なる電圧を印加してもよい。
また、例えば、上記の各実施の形態等では、動作モードＭ１，Ｍ２の間で、閉ループ伝達関数ＣＬ(s)をほぼ等しくしたが、これに限定されるものではなく、これに代えて、異なるようにしてもよい。また、上記の各実施の形態等では、動作モードＭ１，Ｍ２の間で、同じ等価回路の構成（トポロジ）にしたが、これに限定されるものではなく、これに代えて、互いに異なる等価回路の構成にしてもよい。また、上記の各実施の形態等では、２つの動作モードＭ１，Ｍ２を設けたが、これに限定されるものではなく、これに代えて、３つ以上の動作モードを設けてもよい。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。
（１）第１のクロック信号の位相と、第２のクロック信号の位相とを比較する位相比較部と、
前記位相比較部における比較結果に基づいて制御電圧を生成するループフィルタと、
前記制御電圧に応じた周波数を有するクロック信号を生成し、前記第２のクロック信号として出力するクロック信号生成部と
を備え、
前記ループフィルタは、
信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、
前記第２のノードと第１の直流電源との間に挿設された第１の容量素子と、
前記第２のノードと前記信号経路上の第３のノードとの間に挿設された第１のスイッチと、
前記第３のノードと第２の直流電源との間に挿設された第２の容量素子と
を有する
位相同期回路。
（２）前記第３のノードは、前記第１のノードに接続されている
前記（１）に記載の位相同期回路。
（３）前記制御電圧は、前記第１のノードにおける電圧である
前記（２）に記載の位相同期回路。
（４）前記ループフィルタは、
前記第１のノードおよび前記第３のノードと、前記信号経路上の第４のノードとの間に挿設された第２の抵抗素子と、
前記第４のノードと第３の直流電源との間に挿設された第３の容量素子と
をさらに有する
前記（２）に記載の位相同期回路。
（５）前記制御電圧は、前記第４のノードにおける電圧である
前記（４）に記載の位相同期回路。
（６）前記ループフィルタは、
前記第２のノードと第５のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と異なるオンオフ状態に設定される第２のスイッチと、
前記第５のノードと第４の直流電源との間に挿設された第４の容量素子と、
前記第５のノードと前記信号経路上の第６のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と同じオンオフ状態に設定される第３のスイッチと、
前記第６のノードと第５の直流電源との間に挿設された第５の容量素子と、
前記第１のノードと前記第６のノードとの間に挿設された第３の抵抗素子と
をさらに有する
前記（２）に記載の位相同期回路。
（７）前記第３の抵抗素子は可変抵抗素子である
前記（６）に記載の位相同期回路。
（８）前記ループフィルタは、
パッドと、
前記第１のノードと前記パッドとの間に挿設された第４の抵抗素子と
をさらに有する
前記（２）から（７）のいずれかに記載の位相同期回路。
（９）前記ループフィルタは、
パッドと、
前記第１のノードと第７のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と同じオンオフ状態に設定される第４のスイッチと、
前記第７のノードと前記パッドとの間に挿設された第５の抵抗素子と
をさらに有する
前記（２）から（７）のいずれかに記載の位相同期回路。
（１０）前記ループフィルタは、
前記第１のノードと第６の直流電源との間に挿設された第６の容量素子と、
前記第１のノードと第８のノードとの間に挿設された第６の抵抗素子と、
前記第８のノードと前記第３のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と異なるオンオフ状態に設定される第５のスイッチと
をさらに有する
前記（１）に記載の位相同期回路。
（１１）前記第１の抵抗素子は可変抵抗素子である
前記（１０）に記載の位相同期回路。
（１２）前記ループフィルタは、前記第１のノードに接続されたパッドをさらに有する
前記（１０）または（１１）に記載の位相同期回路。
（１３）前記ループフィルタは、
パッドと、
前記第１のノードと前記パッドとの間に挿設された、第７の抵抗素子、第６のスイッチ、または、互いに直列接続された前記第７の抵抗素子または前記第６のスイッチと
をさらに有する
前記（１０）または（１１）に記載の位相同期回路。
（１４）前記位相比較部は、前記ループフィルタに対して、前記比較結果に応じたパルス幅および極性を有するパルス電流を供給する
前記（１）から（１３）のいずれかに記載の位相同期回路。
（１５）前記ループフィルタは、前記位相比較部の出力端子と、前記第１のノードとの間に挿設された第８の抵抗素子をさらに有し、
前記位相比較部は、前記出力端子から前記比較結果に応じたパルス幅のパルス電圧を出力する
前記（１）から（１２）のいずれかに記載の位相同期回路。
（１６）前記第１のスイッチのオンオフを制御するとともに、そのオンオフに対応してループ利得を切り替える制御部をさらに備えた
前記（１）から（１５）のいずれかに記載の位相同期回路。
（１７）前記位相比較部は、前記ループフィルタに対して、前記比較結果に応じたパルス幅および極性を有するパルス電流を供給し、
前記制御部は、前記パルス電流の電流値を変化させることにより、前記ループ利得を切り替える
前記（１６）に記載の位相同期回路。
（１８）位相同期回路と、
前記位相同期回路に接続される１または複数の個別部品と
を備え、
第１のクロック信号の位相と、第２のクロック信号の位相とを比較する位相比較部と、
前記位相比較部における比較結果に基づいて制御電圧を生成するループフィルタと、
前記制御電圧に応じた周波数を有するクロック信号を生成し、前記第２のクロック信号として出力するクロック信号生成部と
を有し
前記ループフィルタは、
信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、
前記第２のノードと第１の直流電源との間に挿設された第１の容量素子と、
前記第２のノードと前記信号経路上の第３のノードとの間に挿設された第１のスイッチと、
前記第３のノードと第２の直流電源との間に挿設された第２の容量素子と
を含む
位相同期モジュール。
（１９）第１のクロック信号の位相と、第２のクロック信号の位相とを比較して、その比較結果を、信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、前記第２のノードと第１の直流電源との間に挿設された第１の容量素子と、前記第２のノードと前記信号経路上の第３のノードとの間に挿設された第１のスイッチと、前記第３のノードと第２の直流電源との間に挿設された第２の容量素子とを有するループフィルタに供給し、
前記第１のスイッチをオン状態またはオフ状態にすることにより制御電圧を生成し、
前記制御電圧に応じた周波数を有するクロック信号を生成し、前記第２のクロック信号として出力する
位相同期方法。
１，１Ａ〜１Ｃ，２，３…位相同期回路、１１…位相比較回路、１２，１８…制御回路、１４…発振回路、１５…分周回路、１９…電圧駆動回路、２０…チャージポンプ、２１，２２…電流源、２３，２４…スイッチ、３０，３０Ａ，３０Ｂ，３０Ｄ，４０，５０，５０Ａ〜５０Ｃ，７０…ループフィルタ、ＣＣＰ，ＣＳＷ…制御信号、ＣＬＫ，ＣＬＫ１，ＣＬＫ２…クロック信号、Ｃext，Ｃ０〜Ｃ３…等価容量、Ｃ３２，Ｃ３３，Ｃ３７，Ｃ３９，Ｃ５４，Ｃ５８，Ｃ５９，Ｃ７３，Ｃ７８，Ｃ８０，Ｃ８１…容量素子、Ｉcp…電流、Ｍ１，Ｍ２…動作モード、ＰＡＤ…パッド、Ｒ０〜Ｒ３…等価抵抗、Ｒ３１，Ｒ３４，Ｒ３６，Ｒ３８，Ｒ４１，Ｒ４２，Ｒ５１，Ｒ５２，Ｒ５５，Ｒ７１，Ｒ７４，Ｒ７５，Ｒ８２…抵抗素子、ＲＶ１〜ＲＶ３…可変抵抗、ＳＷ３５，ＳＷ４０，ＳＷ４３，ＳＷ５３，ＳＷ５６，ＳＷ５７，ＳＷ７２，ＳＷ７６，ＳＷ７７，ＳＷ７９…スイッチ、Ｖctrl…電圧。

Claims (19)

  1. 第１のクロック信号の位相と、第２のクロック信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて制御電圧を生成するループフィルタと、
    前記制御電圧に応じた周波数を有するクロック信号を生成し、前記第２のクロック信号として出力するクロック信号生成部と
    を備え、
    前記ループフィルタは、
    信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、
    前記第２のノードと第１の直流電源との間に挿設された第１の容量素子と、
    前記第２のノードと前記信号経路上の第３のノードとの間に挿設された第１のスイッチと、
    前記第３のノードと第２の直流電源との間に挿設された第２の容量素子と
    を有する
    位相同期回路。
  2. 前記第３のノードは、前記第１のノードに接続されている
    請求項１に記載の位相同期回路。
  3. 前記制御電圧は、前記第１のノードにおける電圧である
    請求項２に記載の位相同期回路。
  4. 前記ループフィルタは、
    前記第１のノードおよび前記第３のノードと、前記信号経路上の第４のノードとの間に挿設された第２の抵抗素子と、
    前記第４のノードと第３の直流電源との間に挿設された第３の容量素子と
    をさらに有する
    請求項２に記載の位相同期回路。
  5. 前記制御電圧は、前記第４のノードにおける電圧である
    請求項４に記載の位相同期回路。
  6. 前記ループフィルタは、
    前記第２のノードと第５のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と異なるオンオフ状態に設定される第２のスイッチと、
    前記第５のノードと第４の直流電源との間に挿設された第４の容量素子と、
    前記第５のノードと前記信号経路上の第６のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と同じオンオフ状態に設定される第３のスイッチと、
    前記第６のノードと第５の直流電源との間に挿設された第５の容量素子と、
    前記第１のノードと前記第６のノードとの間に挿設された第３の抵抗素子と
    をさらに有する
    請求項２に記載の位相同期回路。
  7. 前記第３の抵抗素子は可変抵抗素子である
    請求項６に記載の位相同期回路。
  8. 前記ループフィルタは、
    パッドと、
    前記第１のノードと前記パッドとの間に挿設された第４の抵抗素子と
    をさらに有する
    請求項２に記載の位相同期回路。
  9. 前記ループフィルタは、
    パッドと、
    前記第１のノードと第７のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と同じオンオフ状態に設定される第４のスイッチと、
    前記第７のノードと前記パッドとの間に挿設された第５の抵抗素子と
    をさらに有する
    請求項２に記載の位相同期回路。
  10. 前記ループフィルタは、
    前記第１のノードと第６の直流電源との間に挿設された第６の容量素子と、
    前記第１のノードと第８のノードとの間に挿設された第６の抵抗素子と、
    前記第８のノードと前記第３のノードとの間に挿設され、前記第１のスイッチのオンオフ状態と異なるオンオフ状態に設定される第５のスイッチと
    をさらに有する
    請求項１に記載の位相同期回路。
  11. 前記第１の抵抗素子は可変抵抗素子である
    請求項１０に記載の位相同期回路。
  12. 前記ループフィルタは、前記第１のノードに接続されたパッドをさらに有する
    請求項１０に記載の位相同期回路。
  13. 前記ループフィルタは、
    パッドと、
    前記第１のノードと前記パッドとの間に挿設された、第７の抵抗素子、第６のスイッチ、または、互いに直列接続された前記第７の抵抗素子または前記第６のスイッチと
    をさらに有する
    請求項１０に記載の位相同期回路。
  14. 前記位相比較部は、前記ループフィルタに対して、前記比較結果に応じたパルス幅および極性を有するパルス電流を供給する
    請求項１に記載の位相同期回路。
  15. 前記ループフィルタは、前記位相比較部の出力端子と、前記第１のノードとの間に挿設された第８の抵抗素子をさらに有し、
    前記位相比較部は、前記出力端子から前記比較結果に応じたパルス幅のパルス電圧を出力する
    請求項１に記載の位相同期回路。
  16. 前記第１のスイッチのオンオフを制御するとともに、そのオンオフに対応してループ利得を切り替える制御部をさらに備えた
    請求項１に記載の位相同期回路。
  17. 前記位相比較部は、前記ループフィルタに対して、前記比較結果に応じたパルス幅および極性を有するパルス電流を供給し、
    前記制御部は、前記パルス電流の電流値を変化させることにより、前記ループ利得を切り替える
    請求項１６に記載の位相同期回路。
  18. 位相同期回路と、
    前記位相同期回路に接続される１または複数の個別部品と
    を備え、
    第１のクロック信号の位相と、第２のクロック信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて制御電圧を生成するループフィルタと、
    前記制御電圧に応じた周波数を有するクロック信号を生成し、前記第２のクロック信号として出力するクロック信号生成部と
    を有し
    前記ループフィルタは、
    信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、
    前記第２のノードと第１の直流電源との間に挿設された第１の容量素子と、
    前記第２のノードと前記信号経路上の第３のノードとの間に挿設された第１のスイッチと、
    前記第３のノードと第２の直流電源との間に挿設された第２の容量素子と
    を含む
    位相同期モジュール。
  19. 第１のクロック信号の位相と、第２のクロック信号の位相とを比較して、その比較結果を、信号経路上の第１のノードと、第２のノードとの間に挿設された第１の抵抗素子と、前記第２のノードと第１の直流電源との間に挿設された第１の容量素子と、前記第２のノードと前記信号経路上の第３のノードとの間に挿設された第１のスイッチと、前記第３のノードと第２の直流電源との間に挿設された第２の容量素子とを有するループフィルタに供給し、
    前記第１のスイッチをオン状態またはオフ状態にすることにより制御電圧を生成し、
    前記制御電圧に応じた周波数を有するクロック信号を生成し、前記第２のクロック信号として出力する
    位相同期方法。
JP2013186043A 2013-09-09 2013-09-09 位相同期回路、位相同期モジュール、および位相同期方法 Pending JP2015053628A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013186043A JP2015053628A (ja) 2013-09-09 2013-09-09 位相同期回路、位相同期モジュール、および位相同期方法
US14/459,934 US9294107B2 (en) 2013-09-09 2014-08-14 Phase locked loop circuit, phase locked loop module, and phase locked loop method
CN201410443516.3A CN104426536B (zh) 2013-09-09 2014-09-02 锁相环电路、锁相环模块和锁相环方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013186043A JP2015053628A (ja) 2013-09-09 2013-09-09 位相同期回路、位相同期モジュール、および位相同期方法

Publications (1)

Publication Number Publication Date
JP2015053628A true JP2015053628A (ja) 2015-03-19

Family

ID=52625006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013186043A Pending JP2015053628A (ja) 2013-09-09 2013-09-09 位相同期回路、位相同期モジュール、および位相同期方法

Country Status (3)

Country Link
US (1) US9294107B2 (ja)
JP (1) JP2015053628A (ja)
CN (1) CN104426536B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299826B2 (en) * 2009-08-25 2012-10-30 Sitime Corporation Phase locked loop circuitry having switched resistor loop filter circuitry, and methods of operating same
US9438254B1 (en) * 2015-05-21 2016-09-06 Stmicroelectronics International N.V. Charge pump circuit for a phase locked loop
US9806724B1 (en) 2016-09-22 2017-10-31 Qualcomm Incorporated Switched-capacitor circuits in a PLL
US10050634B1 (en) * 2017-02-10 2018-08-14 Apple Inc. Quantization noise cancellation for fractional-N phased-locked loop

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3342181C2 (de) * 1983-11-23 1986-03-06 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Integrierte Schaltung für den Farbdecoder eines Fernsehempfängers
JPH10178343A (ja) 1996-12-19 1998-06-30 Matsushita Electric Ind Co Ltd Ｐｌｌループフィルタ切替回路
JPH10303747A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 複数周波数帯域ｐｌｌ周波数シンセサイザ
US7288976B2 (en) * 2006-03-31 2007-10-30 Realtek Semiconductor Corp. Charge pump circuit and method thereof
US8674754B2 (en) * 2007-02-09 2014-03-18 Intel Mobile Communications GmbH Loop filter and phase-locked loop
JP2008219799A (ja) * 2007-03-07 2008-09-18 Thine Electronics Inc Ｐｌｌ周波数シンセサイザ
CN103138751B (zh) * 2011-11-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 锁相环
CN103259536B (zh) * 2012-02-20 2018-12-18 德克萨斯仪器股份有限公司 消除电荷泵锁相环路中环路滤波电阻器噪声的装置

Also Published As

Publication number Publication date
CN104426536A (zh) 2015-03-18
CN104426536B (zh) 2019-06-18
US20150070059A1 (en) 2015-03-12
US9294107B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP4220828B2 (ja) 低域ろ波回路、フィードバックシステムおよび半導体集積回路
KR101373188B1 (ko) 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프
US10103739B2 (en) Digital phase locked loop for low jitter applications
CN104601168B (zh) 自偏置锁相环
CN205754276U (zh) 锁相环以及电路
JP2015053628A (ja) 位相同期回路、位相同期モジュール、および位相同期方法
US20160006442A1 (en) Capacitance Multiplier and Loop Filter Noise Reduction in a PLL
JP5811863B2 (ja) クロック分配器、及び、電子装置
US20170310328A1 (en) Signal generation circuit and signal generation method
JP2008311862A (ja) 電圧制御発振器及びこれを用いた位相同期回路
JP2013102456A (ja) 発振回路内で構成要素を接続するオプションコンダクタを提供する技術
US20070090872A1 (en) Capacitance multiplier circuit for PLL filter
WO2016011635A1 (en) Spectrum shaping voltage to current converter
JP7181884B2 (ja) 位相同期回路
CN110572151B (zh) 一种锁相环电路
KR20100001696A (ko) 개선된 루프 필터를 포함하는 위상 동기 루프
TWI690155B (zh) 濾波器及相關鎖相環電路
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
US11418202B2 (en) Oscillator circuit and phase locked loop
KR101624639B1 (ko) 대칭루프를 구비한 위상고정 루프장치
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
JP2018074231A (ja) 位相同期ループ
JP5777700B2 (ja) レベルシフタを備えたループフィルタバッファ
JP2009194547A (ja) 低域ろ波回路
JPWO2018163405A1 (ja) Ｉｑ信号源