KR101373188B1 - 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프 - Google Patents

능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프 Download PDF

Info

Publication number
KR101373188B1
KR101373188B1 KR1020120107254A KR20120107254A KR101373188B1 KR 101373188 B1 KR101373188 B1 KR 101373188B1 KR 1020120107254 A KR1020120107254 A KR 1020120107254A KR 20120107254 A KR20120107254 A KR 20120107254A KR 101373188 B1 KR101373188 B1 KR 101373188B1
Authority
KR
South Korea
Prior art keywords
power
controlled oscillator
operational amplifier
loop filter
voltage controlled
Prior art date
Application number
KR1020120107254A
Other languages
English (en)
Inventor
최우영
최광천
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020120107254A priority Critical patent/KR101373188B1/ko
Priority to US13/926,233 priority patent/US9048849B2/en
Application granted granted Critical
Publication of KR101373188B1 publication Critical patent/KR101373188B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

본 발명은 연산 증폭기를 전원 안정기로 이용하는 전원 안정 전압 제어 발진기에서 능동 소자의 추가 사용없이 하나의 연산 증폭기를 공유하여 능동 루프 필터 기능과 전원 안정 전압 제어 발진기 기능을 갖는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프에 관한 것이다.

Description

능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프{Supply Regulated Voltage Controlled Oscillator including Active Loop Filter and Phase Locked Loop using the same}
본 발명은 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프에 관한 것으로써, 보다 상세하게는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프에 관한 것이다.
전압 제어 발진기는 위상 고정 루프에서 루프 필터에서 출력된 전압에 대응하여 소정의 주파수를 갖는 발진신호를 발생하고 이를 외부에 제공한다. 또한 위상 고정 루프(Phase Locked Loop, PLL)는 기준이 되는 주파수 신호를 외부로부터 입력 받고, 자체적으로 가변적인 주파수를 가지는 전압 제어 발진기에서 생성되어 출력되는 주파수 신호를 부궤환(Negative Feedback)루프를 통하여 입력받아, 입력된 2개의 주파수 신호가 동일 주파수이면서 동일 위상 또는 동일 주파수이면서 동일한 위상차가 최소가 되는 신호를 출력하도록 전압 제어 발진기를 제어하는 회로이다. 이러한 위상 고정 루프는 클럭 신호 생성이나 복구, 주파수 변조, 복조, 합성 및 체배 등과 같이 통신 시스템이나 디지털 장비에 널리 사용된다.
본 발명이 이루고자 하는 기술적 과제는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기(SRVCO)를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 능동 루프 필터 기능을 갖는 전원 안정 전압 제어 발진기를 이용한 위상 고정 루프를 제공하는 데 있다.
본 발명의 일 실시예에 따르면 전원 안정기로 이용되는 연산 증폭기와 전원 제어 발진기를 포함하는 전원 안정 전압 제어 발진기에 있어서, 상기 연산 증폭기의 출력을 반전입력단자의 입력으로 하는 부궤환 회로는 수동 소자로 구성된 루프 필터를 더 포함하여 능동 루프 필터 기능을 갖도록 하는 것을 특징으로 하는 전원 안정 전압 제어 발진기일 수 있다.
본 발명의 일 실시예에 따르면 위상 주파수 검출기, 주파수 분주기, 차지 펌프, 수동 루프 필터 및 전원 제어 발진기를 포함하는 위상 고정 루프에 있어서, 상기 위상 고정 루프는 하나의 연산 증폭기를 더 포함하고 상기 수동 루프 필터 및 상기 전원 제어 발진기는 상기 연산 증폭기를 공유하여 능동 루프 필터 및 전원 안정 전압 제어 발진기 기능을 갖는 것을 특징으로 하는 위상 고정 루프일 수 있다.
본 발명의 일 실시예에 따르면 입력단의 신호에 대응하는 신호를 출력하는 전압 제어 발진기; 상기 전압 제어 발진기의 피드백 신호에 대응하는 입력 신호가 반전 입력 단자로 입력되고, 기준 전압이 비반전 입력 단자로 입력되며, 출력단이 상기 전압 제어 발진기의 상기 입력단과 연결된 연산 증폭기; 상기 연산 증폭기의 상기 출력 신호를 피드백하여 상기 연산 증폭기의 반전 입력 단자로 입력하는 부궤환 회로를 포함하며, 상기 부궤환 회로는, 수동 소자를 포함하는 루프 필터를 포함하여 상기 연산 증폭기와 상호 작용하여 능동 루프 필터 기능을 갖는 것을 특징으로 하는 전원 안정 전압 제어 발진기일 수 있다.
본 발명의 일 실시예에 따르면 입력 신호에 대응하는 클럭을 출력하는 전원 안정 전압 제어 발진기; 상기 전원 안정 전압 제어 발진기의 피드백 신호를 입력 받는 주파수 분주기; 기준 클럭과 상기 주파수 분주기의 출력을 입력 받아 비교하여 상기 두 주파수의 차이에 해당하는 펄스를 출력하는 위상 주파수 검출기; 상기 두 주파수의 차이에 해당하는 펄스에 기초하여 전하량을 조절하는 차지 펌프; 상기 차지 펌프의 출력이 반전 입력 단자로 입력 되고, 기준 전압이 비반전 입력 단자로 입력되며, 출력단이 상기 전원 안정 전압 제어 발진기의 상기 입력단과 연결된 연산 증폭기; 상기 연산 증폭기의 상기 출력 신호를 피드백하여 상기 연산 증폭기의 반전 입력 단자로 입력하는 부궤환 회로를 포함하며, 상기 부궤환 회로는, 수동 소자를 포함하는 루프 필터를 포함하여 상기 연산 증폭기와 상호 작용하여 능동 루프 필터 기능을 갖는 것을 특징으로 하는 위상 고정 루프일 수 있다.
본 발명의 일 실시예에 따르면 연산 증폭기를 추가하지 않아 전력, 칩 면적, 잡음 성능에서 손해를 보지 않으면서 능동 루프 필터 기능을 가지는 전원 안정 전압 제어 발진기를 제공할 수 있다.
본 발명의 일 실시예에 따르면 전원 안정 전압 제어 발진기에 포함된 능동 루프 필터를 이용하여 위상 고정 루프에서 차지 펌프의 출력 전압과 발진기 제어 전압을 분리할 수 있고 차지 펌프의 출력 전압을 특정 전압으로 고정할 수 있어 위상 고정 루프에서 차지 펌프의 출력 전압 범위에 관한 설계 조건을 대폭 완화시키거나, 혹은 위상 고정 루프에서 전원 전압을 효율적으로 낮출 수 있다.
본 발명의 일 실시예에 따르면 능동 루프 필터 기능을 가지는 전원 안정 전압 제어 발진기를 통해 인덕터를 사용하지 않고 다양한 전달 함수를 구현할 수 있다.
도 1은 전원 안정 전압 제어 발진기를 예시적으로 나타낸 것이다.
도 2는 수동 소자만을 사용해서 구현한 수동 루프 필터를 예시적으로 나타낸 것이다.
도 3은 능동 회로인 연산 증폭기와 수동 소자를 같이 사용하여 구현한 능동 루프 필터를 나타낸 것이다.
도 4는 수동 루프 필터 및 전원 안정 전압 제어 발진기를 사용하는 일반적인 위상 고정 루프를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프를 예시적으로 나타낸 것이다.
도 6은 능동 루프 필터를 이용하여 구현한 대역 제한 필터를 예시적으로 구현한 것이다.
도 7은 도 6의 대역 제한 필터의 전달 함수를 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 전원 안정 전압 제어 발진기에서 사용되는 전원 제어 발진기를 예시적으로 나타낸 것이다.
도 9는 본 발명의 일 실시예에 따른 전원 안정 전압 제어 발진기에서 사용되는 전원 제어 발진기를 예시적으로 나타낸 것이다.
도 10은 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 PMOS 이용한 2단 증폭기를 예시적으로 나타낸 것이다.
도 11은 본 발명의 일 실시예에 따른 전원 안정 전압 제어 발진기에 전원 안정기로 사용되는 연산 증폭기를 예시적으로 나타낸 것이다.
도 12는 본 발명의 일 실시예에 따른 전원 안정 전압 제어 발진기에 전원 안정기로 사용되는 연산 증폭기를 예시적으로 나타낸 것이다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기를 사용한 위상 고정 루프와 종래의 전원 안정 전압 제어 발진기를 사용한 위상 고정 루프 각각의 차지 펌프의 출력 전압과 발진기의 전원 전압을 비교하여 나타낸 것이다.
도 14는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기를 이용한 위상 고정 루프의 출력 지터 성능을 나타낸 것이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.
CMOS 공정이 발달하고 MOSFET의 문턱 전압(threshold voltage)에 비해 전원 전압이 낮아짐에 따라, 과거에 널리 사용되어 온 차동 지연 셀(differential delay cell) 기반의 전압 제어 발진기(voltage-controlled oscillator, VCO) 대신 인버터 혹은 모조-차동 지연 셀(pseudo differential delay cell) 등의 싱글-엔드형 지연 셀을 기반으로 하는 전압 제어 발진기가 선호되고 있다. 그 이유는 공정이 발달하면서 싱글-엔드형 전압 제어 발진기로도 GHz급의 높은 주파수의 클럭을 생성할 수 있으면서도, 차동-타입 전압 제어 발진기보다 전력 효율(Hz/W)이 매우 우수하고, 위상 잡음 성능이 좋고, 매우 넓은 범위의 주파수로 클럭을 생성할 수 있기 때문이다. 하지만 싱글-엔드형 전압 제어 발진기는 외부 전원 잡음에 매우 취약하다는 큰 단점을 가지고 있기 때문에, 안정적으로 적은 지터의 클럭을 생성하기 위해서는 전원 안정기(Supply regulator)를 이용해서 위상 고정 루프에 안정된 전원을 공급해 주어야 하는데 이 경우 전원 안정기의 드롭-아웃 전압 때문에 위상 고정 루프에서 필요한 전원 전압보다 더 높은 전원 전압을 외부에서 공급해 주어야 하고, 그만큼 전력 소모가 커지는 문제점이 있다. 이 문제를 해결하기 위해서 다양한 방법이 연구되어 왔는데, 위상 고정 루프를 이루는 블록 중 전압 제어 발진기를 제외한 다른 블록들은 전원 전압에 크게 취약하지 않기 때문에, 위상 고정 루프 전체에 사용하는 대신 전압 제어 발진기에만 전원 안정기를 사용하여 저전력 위상 고정 루프를 구현하는 방법이 연구되어 왔다.
도 1은 그 연구의 일환으로 전원 안정기를 탑재한 전원 안정 전압 제어 발진기(SRVCO)를 나타낸 것이다. 발진기의 전원 전압에 따라서 발진 주파수가 바뀌는 전원 제어 발진기(Supply-Controlled Oscillator, SCO)를 사용해서 클럭 신호를 생성한다. 이 때, 전원 제어 발진기의 전원 전압(VDDinternal)은 전원 안정기에서 공급하는데, 전원 전압은 전원 안정기의 부궤환에 의해 전압 제어 발진기의 제어 전압(Vcont)과 같아지게 된다. 결국 제어 전압(Vcont)에 따라서 전원 제어 발진기의 전원 전압이 바뀌고, 발진 주파수가 변하게 된다.
이 구조는 여러 가지 장점을 가지고 있는데, 탑재된 전원 안정기에 의해 외부 전원 잡음이 발진기에 영향을 끼치는 것을 상쇄시킬 수 있고, 구조에 따라 다를 수 있지만 대체로 많이 사용되는 싱글-엔드형 전원 제어 발진기는 0.2V 이하의 매우 낮은 전원 전압에서도 무리 없이 발진하므로, 전원 안정기의 드롭-아웃 전압을 고려하더라도, 100MHz 이하의 낮은 주파수를 요하는 응용 분야에 쓰일 위상 고정 루프라면, 클럭 생성을 위해 필요로 하는 최소 외부 전원 전압(VDD)이 매우 낮아질 수 있다.
또한, 전압 제어 발진기(VCO)의 주파수 이득(KVCO, 단위 Hz/V)은 위상 고정 루프의 루프-다이나믹스에 큰 영향을 주는 계수인데, 전원 안정 전압 제어 발진기(SRVCO)의 경우 주파수 이득(KVCO)이 출력 발진 주파수에 선형적으로 비례하는 특징을 가진다. 따라서, 위상 고정 루프의 분주 계수가 바뀌어서 위상 고정 루프의 출력 주파수가 변하더라도 그에 비례하여 전압 제어 발진기(VCO) 또한 변하므로, 위상 고정 루프의 루프-다이나믹스는 크게 변하지 않는다. 전원 안정 전압 제어 발진기(SRVCO)의 이 특성은 특히 위상 고정 루프의 분주 계수를 조절해서 출력 주파수를 바꾸는 주파수 합성기에 적합하다는 장점도 가지고 있다. 이러한 장점들로 인해, 근래에 마이크로프로세서 등과 같은 환경에서 저전력으로 고성능의 위상 고정 루프 혹은 위상 고정 루프 기반의 주파수 합성기를 설계할 때 전원 안정 전압 제어 발진기(SRVCO)가 널리 사용되고 있다.
하지만 다른 구조의 전압 제어 발진기(VCO)들에 비해 전원 안정 전압 제어 발진기(SRVCO)가 가지는 단점도 있다. 먼저 외부 전원 잡음의 유입을 막기 위한 전원 안정기로 연산 증폭기(OP-Amp)가 사용되는 전원 안정 전압 제어 발진기(SRVCO)에 사용되는 연산 증폭기(OP-Amp)는 전압 이득도 크고 대역폭도 큰 고성능의 연산 증폭기(OP-Amp)가 사용되어야 한다. 그 이유는 연산 증폭기(OP-Amp)의 전압 이득이 클수록 외부 전원 잡음의 유입을 더 잘 막아주고, 위상 고정 루프의 루프에 악영향을 주지 않기 위해서는 최소한 위상 고정 루프의 루프 대역폭보다 연산 증폭기(OP-Amp)의 대역폭이 5~10배 이상 커야 하기 때문이다. 이 고성능 연산 증폭기(OP-Amp)로 인해서 추가적인 전력과 칩 면적이 소모된다. 또한 능동 소자들로 이루어진 연산 증폭기(OP-Amp)에서 자체적으로 잡음을 생성해 내는데, 이 잡음으로 인해 전압 제어 발진기(VCO)의 출력 위상 잡음 성능에서 손해를 보게 된다. 즉, 전원 안정기의 사용을 통해 외부 전원 잡음의 유입은 막아주는 대신, 내부적으로 약간의 잡음이 추가로 생성되게 된다.
도 2 및 도 3은 위상 고정 루프에서 차지 펌프와 위상 고정 루프의 부궤환 루프를 안정화시키기 위해서 사용하는 루프 필터(Loop Filter)를 예시적으로 나타낸 것이다. 루프 필터는 루프를 통해 출력 주파수 정보와 기준 주파수와의 비교를 통해 적절한 전압 제어 발진기의 입력전압을 결정하는 과정에서 불필요한 신호를 걸러내는 역할을 수행한다. 위상 고정 루프를 설계함에 있어서 발진기의 구조도 중요하지만, 위상 고정 루프의 부궤환 루프를 안정화시키기 위해 사용하는 루프 필터도 매우 중요하다.
도 2는 수동 소자만을 사용해서 구현한 루프 필터를 나타낸 것이다. 도면에서 Z 영역에 캐패시터와 저항을 연결하여 2차 혹은 3차의 필터로 구성하는데 구성 방법에 따라 통과 대역 락 타임(Lock time)을 결정하게 된다. 트랜지스터와 같이 자체적으로 잡음을 생성하는 능동 소자를 사용하지 않고 수동 소자만으로 루프 필터를 구현하기 때문에 잡음 성능이 우수하다는 장점을 가져 전통적으로 널리 사용되어 왔다. 그러나 이 경우, 발진기의 제어 전압인 Vcont가 곧 차지 펌프(Charge Pump)의 출력 전압이 된다. 즉, 차지 펌프의 출력 전압과 발진기의 제어 전압이 같은 값을 가질 수 밖에 없는데, 일반적으로 차지 펌프가 제대로 동작하기 위해서는 차지 펌프의 출력 전압이 차지 펌프의 기저 전압(일반적으로 0V)보다 0.2V 이상 높고, 차지 펌프의 전원 전압보다 0.2V 이상 낮아야 한다. 예를 들어, 위상 고정 루프의 전원 전압이 1V라고 가정하면, 차지 펌프의 출력 전압이 0.2V ~ 0.8V 사이의 값을 가질 때에만 차지 펌프가 제대로 동작한다고 할 수 있다. 따라서, 만약 전압 제어 발진기(VCO)를 잘 설계해서 매우 넓은 범위의 제어 전압(Vcont)에서 동작할 수 있게 설계되었다고 하더라도, 차지 펌프의 허용 출력 전압 범위로 인해서 전압 제어 발진기의 동작 범위가 제한되게 된다. 이 문제는 위상 고정 루프의 전원 전압이 낮을수록 큰 문제가 된다.
도 3은 능동 회로인 연산 증폭기(OP-Amp)와 Z1, Z2 영역에 수동 소자를 같이 사용하여 구현한 능동 루프 필터를 나타낸 것이다. 능동 회로를 사용하여 능동 루프 필터를 구현하게 되면 두 가지 장점을 얻을 수가 있다.
첫 번째 장점은 차지 펌프의 출력 전압과 발진기의 제어 전압을 분리할 수 있다는 것이다. 능동 루프 필터를 이루는 연산 증폭기(OP-Amp)의 부궤환에 의해서 차지 펌프의 출력 전압은 제어 전압(Vcont)과는 무관하게 항상 레퍼런스 전압(VREF) 같아지게 되기 때문이다. 따라서 레퍼런스 전압(VREF) 값이 차지 펌프가 잘 동작할 수 있는 출력 전압의 범위 안에 있다면, 제어 전압(Vcont)과 무관하게 차지 펌프가 제대로 동작할 수 있고, 앞서 설명한 전압 제어 발진기(VCO)의 동작 범위를 차지 펌프가 제한하는 문제를 해결할 수 있다.
두 번째 장점은 인덕터를 사용하지 않고도 여러 가지 복잡한 전달 함수를 구현할 수 있다는 것이다. 인덕터를 온-칩으로 구현하기 위해서는 넓은 면적을 필요로 하여 인덕터와 수동 필터로 이러한 전달 함수를 구현하는 것은 잘 사용되지 않는다. 하지만 능동 필터를 사용하면 저항과 캐패시터만 사용해서도 구현이 가능하기 때문에 기준 주파수 스퍼(Reference Spur)를 줄이는 것이 중요한 응용분야에서 활용도가 높다.
그러나 능동 루프 필터는 능동 회로인 연산 증폭기(OP-Amp)가 추가로 필요하다는 큰 단점이 있기 때문에 잘 사용되지 않는다. 이 연산 증폭기(OP-Amp)는 앞서 설명한 전원 안정 전압 제어 발진기(SRVCO)에 사용되는 연산 증폭기(OP-Amp)와 마찬가지로 큰 전압 이득과 넓은 대역폭을 가지도록 설계되어야 한다. 이런 조건을 만족하는 고성능 연산 증폭기(OP-Amp)를 사용하면 추가로 전력 및 면적을 소모할 뿐 아니라, 자체적으로 잡음을 생성하기 때문에 위상 고정 루프의 전체 위상 잡음 성능을 악화시킨다. 이러한 단점 때문에, 특별한 경우가 아닌 한 능동 루프 필터는 잘 사용되지 않고 있다.
도 4는 수동 루프 필터 및 전원 안정 전압 제어 발진기를 사용하는 일반적인 위상 고정 루프를 나타낸 것이다. 2 차의 수동 루프 필터를 이용하여 구현된 3차의 위상 고정 루프에 해당한다. 전통적으로 가장 널리 사용되어 온 구조이지만, 상술한 수동 루프 필터의 문제점들을 가지고 있다. 즉, 전압 제어 발진기(VCO)의 입력 전압이 차지 펌프의 출력 전압과 같아지게 되어 전압 제어 발진기(VCO)의 동작 범위가 제한되는 문제점이 있다.
도 5는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기(100) 및 이를 이용한 위상 고정 루프(1000)를 예시적으로 나타낸 것이다. 본 발명의 일 실시예에 따른 위상 고정 루프(1000)는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기(100), 기준 주파수와 분주기에서 출력된 주파수를 비교하여 양 주파수 간의 차이를 출력하는 위상 주파수 검출기(200), 위상 주파수 검출기(200)의 출력에 따라 전하량을 조절하는 차지 펌프(300), 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기(100)의 출력 주파수를 분주하는 주파수 분주기(400)를 포함할 수 있다.
전원 안정 전압 제어 발진기(SRVCO)는 고성능의 연산 증폭기(140)을 전원 안정기로 이용하여 전원 제어 발진기(120)와 함께 구현되고, 이 연산 증폭기(140)를 이용하여 부궤환이 이루어지고 있으므로, 전원 안정 전압 제어 발진기(SRVCO)의 연산 증폭기(140)를 공유하고 부궤환 회로에 캐패시터, 저항과 같은 수동 소자(160)만을 추가하여 능동 루프 필터 기능을 갖는 전원 안정 전압 제어 발진기(100)를 구현할 수 있다. 즉, 이 구조를 사용하면 하나의 연산 증폭기(140)만을 사용하여 전원 제어 발진기(120) 및 루프 필터(160)를 갖는 위상 고정 루프(1000)에서 전원 안정기 기능과 능동 루프 필터 기능을 동시에 구현할 수 있게 된다. 도 4의 전통적인 전원 안정 전압 제어 발진기 및 위상 고정 루프와 비교했을 때 추가적인 연산 증폭기(140)를 사용하지 않기 때문에 전력, 칩 면적 및 잡음 성능에서 손해를 보지 않으면서 상술한 것과 같이 차지 펌프와 전압 제어 발진기의 제어 전압을 분리하고, 복잡한 전달 함수를 인덕터 없이 구현하는 능동 루프 필터의 장점을 취할 수 있다.
본 발명의 일 실시예에 따른 능동 루프 기능을 탑재한 전원 안정 전압 제어 발진기(100)는 종래의 전원 안정 전압 제어 발진기(SRVCO)에 비해 또 다른 장점을 가진다. 위상 고정 루프에서는 공정(Process), 전압(Voltage), 온도(Temperature) 변화로 인한 회로의 특성 변화로 인해 발진기의 제어 전압이 어떤 값으로 수렴될 지를 알 수 없다. 따라서, 전원 안정 전압 제어 발진기에 포함된 연산 증폭기(140)는 반드시 두 입력 전압의 공통-모드 전압(Common-mode Voltage)이 어떠한 값을 가지더라도 성능을 유지하며 동작하는 레일-투-레일(rail to rail) 증폭기 형태로 설계되어야 한다. 하지만, 본 발명의 일 실시예에 따른 능동 루프 기능을 탑재한 전원 안정 전압 제어 발진기(SRVCO w/ ALF)는 두 입력 전압이 모두 레퍼런스 전압(VREF)와 항상 같으므로, 레일-투-레일 증폭기 특성을 가지지 않아도 되는 장점이 있다.
또한 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기(100) 및 이를 이용한 위상 고정 루프(1000)는 다음과 같은 두 가지 목적으로 유용하게 활용될 수 있다.
첫째로, 0.5V 이하의 매우 낮은 전원 전압을 사용하는 저전력 위상고정루프를 설계할 때 활용도가 높다. 위상 고정 루프를 이루는 블록들 중에서 위상-주파수 검출기(Phase Frequency Detector, PFD)와 주파수 분주기(Frequency Divider, FD)는 주로 디지털 로직 회로를 이용하여 구현한다. 이러한 디지털 로직으로 이루어진 회로는 그 특성상 회로의 동작 속도가 느리다면, 즉 위상 고정 루프의 기준 클럭의 주파수와 출력 주파수가 충분히 낮다면, 전원 전압이 매우 낮더라도 정상적으로 동작하는 데에는 문제가 없다. 전원 안정 전압 제어기의 경우에도 0.5V 이하의 전원 전압에서 동작하는 것이 무리가 없는데, 앞서 설명한 것과 같이 싱글-엔드형 전원 제어 발진기는 매우 낮은 전압에서도 무리 없이 발진하므로, 전원 안정기의 드롭-아웃 전압을 고려하더라도 0.5V의 전원 전압에서 수십 KHz ~ 200 MHz 정도 범위의 주파수로 발진하는 전원 안정 전압 제어 발진기를 설계하는 것은 크게 어렵지 않다. 하지만 차지 펌프의 경우, 전원 전압이 0.5V 이하로 낮아지면 차지 펌프의 출력 전압 허용 범위가 0.1V 이하로 좁아지기 때문에 위상 고정 루프의 성능을 제한하게 된다. 따라서 위상 고정 루프의 전원 전압을 낮추는 데 있어서 가장 큰 걸림돌이 되는 블록이 차지 펌프라고 할 수 있다. 능동 루프 필터를 사용하면 앞서 설명한 것과 같이 차지 펌프의 출력 전압이 특정 전압으로 고정되기 때문에 이 문제를 해결할 수 있으므로, 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기를 사용하면 추가적인 연산 증폭기의 사용없이도 전력, 칩 면적, 잡음 성능에서 손해를 보지 않고 능동 루프 필터 기능을 구현할 수 있으므로, 차지 펌프의 출력 전압 범위 문제를 손쉽게 해결할 수 있게 된다.
도 6 및 도 7을 참조하여 두 번째 활용을 설명한다. 실수-분주계수 주파수 합성기(fractional-N frequency synthesizer) 등과 같은 응용 분야에서는 위상 고정 루프의 기준 주파수 스퍼(reference spur)가 매우 중요하다. 도 6과 같이 회로를 구성하게 되면 도 7과 같은 전달함수를 가지는 대역 제한 필터(Band Stop Filter or Notch Filter)를 구현할 수 있다. 이런 대역 제한 필터 기능을 활용하면 위상 고정 루프의 기준 주파수 스퍼(Reference Spur)와 같은 잡음 성분을 효과적으로 줄일 수 있다. 하지만 수동 소자만을 사용해서 필터를 구현할 경우, 대역 제한 루프 필터를 구현하려면 인덕터가 필수적으로 사용되어야 하고, 인덕터를 추가하는 것은 칩 면적 등의 문제로 어려움이 있다. 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기를 사용하면 성능 저하에 대한 고민 없이 저항과 캐패시터만 사용해서도 능동 루프 필터를 쉽게 구현할 수 있기 때문에 기준 주파수 스퍼(Reference Spur)를 줄이는 것이 중요한 응용분야에서 활용도가 높다.
도 8 내지 도 12는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기(100) 및 이를 이용한 위상 고정 루프(1000)의 실시예를 나타낸 것이다. 위상 고정 루프(1000)를 이루는 블록들 중에서 위상-주파수 검출기(200), 주파수 분주기(FD), 차지 펌프(CP) 블록은 일반적으로 널리 사용되는 회로들이 이용될 수 있음은 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 전원 안정 전압 제어 발진기(SRVCO)에서 사용되는 전원 제어 발진기(120)를 예시적으로 나타낸 것으로 도 7의 전원 제어 발진기(120) 블록에 사용될 수 있다. 도 1에서 설명한 바와 같이 전원 안정 전압 제어 발진기는 연산 증폭기(140)를 이용하여 구현된 전원 안정기와 전원 제어 발진기(120)를 포함하고 있다.
도 8의 전원 제어 발진기(12O)는 인버터로 이루어진 지연 셀 홀수 개를 링 형태로 연결한 것으로, 구현이 간단하고, 발진 주파수 대비 전력 소모가 가장 적다는 장점을 가지고 있다.
도 9의 전원 제어 발진기(120)는 모조-차동 지연 셀(pseudo-differential delay cell) 짝수 개를 링 형태로 연결한 것으로, 위상 잡음 성능이 좋고, 짝수 개의 다중 위상(multi-phase) 클럭을 생성할 수 있다는 장점이 있다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 전원 안정 전압 제어 발진기(SRVCO) 및 전원 안정기로 사용되는 연산 증폭기(140)를 예시적으로 나타낸 것이다. 본 발명에서 사용되는 연산 증폭기(140)는 어떠한 회로 구조를 사용하더라도 무방하나, 부궤환의 안정성을 위해서 2단 이하의 구조를 사용하는 것이 바람직하다.
만약 정해진 전원 전압에서 발진기의 주파수가 최대가 되도록 설계할 필요가 있다면, 전원 안정기의 드롭-아웃 전압을 최소화해야 한다. 이런 경우에는 도 10에서 나타내고 있는 바와 같이 1단 연산 증폭기(140) 뒤에 W/L 크기가 큰 PMOS를 연결하여 2단으로 증폭기를 구현하여 드롭-아웃 전압을 최소화 할 수 있다.
만약 전원 전압이 충분히 높다면 도 11에서 나타내고 있는 바와 같이 차동 증폭기를 이용하여 연산 증폭기(140)를 설계할 수도 있다. 전원 전압이 0.5V 이하로 낮아진다면 증폭기 회로를 이루는 MOSFET들이 포화 영역(saturation region)에서 동작할 수 없게 되기 때문에, 증폭기의 성능이 심각하게 저하된다. 이런 경우에는 도 12에서 나타내고 있는 것과 같은 Baze 증폭기 회로를 사용할 수 있다. Baze 증폭기는 회로를 이루는 MOSFET들이 선형 영역(linear region)에서 동작하더라도 충분히 높은 전압 이득과 넓은 대역폭을 제공할 수 있기 때문이다.
도 13a, 도 13b 및 도 14는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프의 시뮬레이션 결과를 나타낸 것이다.
도 13a와 도 13b는 능동 루프 필터의 장점인 차지 펌프의 출력 전압과 발진기의 제어 전압이 분리되는 것을 나타내고 있다. 도 13a는 종래의 수동 루프 필터와 전원 안정 전압 제어 발진기를 이용했을 때 차지 펌프의 출력 전압과 발진기의 제어 전압을 나타낸 것이고, 도 13b는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기를 이용했을 때 차지 펌프의 출력 전압과 발진기의 제어 전압을 나타낸 것이다. 도 13b에서 보는 바와 같이 본 발명의 일 실시예에 따른 전원 안정 전압 제어 발진기는 차지 펌프의 출력 전압(VCP)은 발진기의 제어 전압(VREG)와 분리되어 특정 전압으로 수렴하고 있다.
도 14는 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기를 이용한 위상 고정 루프의 성능을 나타낸 것이다. 1V 전원 전압에서 0.2V의 잡음을 추가 했을 때의 결과로 전원 전압이 20% 정도 변했음에도 출력 지터 성능은 크게 나빠지지 않고 있다.
상술한 도 13a, 도 13b 및 도 14에서 나타나는 결과는 종래의 능동 루프 필터와 전원 안정 전압 제어 발진기가 가진 장점들로써 본 발명의 일 실시예에 따른 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기가 연산 증폭기를 하나만 사용하여 전원 안정 기능과 능동 루프 필터 기능을 탑재하고 있음을 보여준다.
이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
100: 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기
120: 전원 제어 발진기
140: 연산 증폭기
160: 수동 소자
200: 위상 주파수 검출기
300: 차지 펌프
400: 주파수 분주기
1000: 위상 고정 루프

Claims (15)

  1. 전원 제어 발진기 및 상기 전원 제어 발진기에 대한 전원 안정기로 이용되는 연산 증폭기를 포함하는 전원 안정 전압 제어 발진기에 있어서,
    상기 연산 증폭기의 출력 신호를 피드백하여 상기 연산 증폭기의 반전 입력 단자로 입력하는 부궤환 회로가 구비되고
    상기 부궤환 회로는 수동 소자로 구성된 루프 필터를 포함하는
    능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기
  2. 제1항에 있어서,
    상기 전원 안정 전압 제어 발진기의 출력 주파수가 최대가 되도록 상기 전원 안정기의 드롭-아웃 전압을 최소화하기 위해 PMOS를 더 포함하는 것을 특징으로 하는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기
  3. 제2항에 있어서,
    상기 PMOS의 게이트 단자의 입력단은 상기 연산 증폭기의 출력단과 연결되고, 상기 PMOS의 소스 단자에는 전원 전압이 연결되며,
    상기 부궤환 회로는 상기 PMOS의 드레인 단자의 출력 신호를 피드백하여 상기 연산 증폭기의 반전 입력 단자로 입력하는 것을 특징으로 하는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기
  4. 제1항에 있어서,
    상기 전원 제어 발진기의 전원 전압이 0.5V 이하인 경우
    상기 연산 증폭기는 Baze 증폭기인 전원 안정 전압 제어 발진기.
  5. 제1항에 있어서,
    상기 루프 필터는 병렬로 연결된 저항과 캐패시터를 포함하는 것을 특징으로 하는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기
  6. 제5항에 있어서,
    상기 루프 필터는 노치 필터(notch filter)를 포함하는 것을 특징으로 하는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기
  7. 위상 주파수 검출기, 주파수 분주기, 차지 펌프, 루프 필터 및 전원 제어 발진기를 포함하는 위상 고정 루프에 있어서,
    상기 위상 고정 루프는 하나의 연산 증폭기를 더 포함하고
    상기 루프 필터 및 상기 전원 제어 발진기는 상기 연산 증폭기를 공유하여
    능동 루프 필터 및 상기 전원 제어 발진기에 대한 전원 안정 전압 제어 발진기 기능을 갖는 것을 특징으로 하는 위상 고정 루프.
  8. 제7항에 있어서,
    상기 전원 안정 전압 제어 발진기는 상기 전원 안정 전압 제어 발진기의 출력 주파수가 최대가 되도록 상기 전원 안정기의 드롭-아웃 전압을 최소화하기 위해 PMOS를 더 포함하는 것을 특징으로 하는 위상 고정 루프.
  9. 제7항에 있어서,
    상기 전원 안정 전압 제어 발전기의 전원 전압이 0.5V 이하인 경우, 상기 연산 증폭기는 Baze 증폭기인 위상 고정 루프.
  10. 제7항에 있어서,
    상기 능동 루프 필터는 병렬로 연결된 저항과 캐패시터를 더 포함하는 것을 특징으로 하는 위상 고정 루프
  11. 제10항에 있어서,
    상기 능동 루프 필터는 노치 필터(notch filter)를 포함하는 것을 특징으로 하는 위상 고정 루프
  12. 입력단의 신호에 대응하는 신호를 출력하는 전원 제어 발진기;
    상기 전원 제어 발진기의 피드백 신호에 대응하는 입력 신호가 반전 입력 단자로 입력되고, 기준 전압이 비반전 입력 단자로 입력되며, 출력단이 상기 전원 제어 발진기의 상기 입력단과 연결되며, 상기 전원 제어 발진기에 대한 전원 안정기로 이용되는 연산 증폭기;
    상기 연산 증폭기의 상기 출력 신호를 피드백하여 상기 연산 증폭기의 반전 입력 단자로 입력하는 부궤환 회로를 포함하며,
    상기 부궤환 회로는,
    수동 소자를 포함하는 루프 필터를 포함하여 상기 연산 증폭기와 상호 작용하여 능동 루프 필터 기능을 갖는 것을 특징으로 하는 전원 안정 전압 제어 발진기.
  13. 제12항에 있어서,
    상기 전원 안정 전압 제어 발진기는
    게이트 단자의 입력단은 상기 연산 증폭기의 출력단과 연결되고, 드레인 단자에는 전원 전압이 연결되며, 소스 단자의 출력단은 상기 전원 제어 발진기의 상기 입력단과 연결된 PMOS; 를 더 포함하고,
    상기 PMOS의 소스 단자의 출력 신호를 피드백하여 상기 연산 증폭기의 반전 입력 단자로 입력하는 부궤환 회로를 포함하는 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기.
  14. 제12항에 있어서,
    상기 전원 제어 발진기의 전원 전압이 0.5V 이하인 경우 상기 연산 증폭기는 Baze 증폭기인 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기.
  15. 입력 신호에 대응하는 클럭을 출력하는 전원 안정 전압 제어 발진기;
    상기 전원 안정 전압 제어 발진기의 피드백 신호를 입력 받는 주파수 분주기;
    기준 클럭과 상기 주파수 분주기의 출력을 입력 받아 비교하여 상기 두 주파수의 차이에 해당하는 펄스를 출력하는 위상 주파수 검출기;
    상기 두 주파수의 차이에 해당하는 펄스에 기초하여 전하량을 조절하는 차지 펌프;
    상기 차지 펌프의 출력이 반전 입력 단자로 입력 되고, 기준 전압이 비반전 입력 단자로 입력되며, 출력단이 상기 전원 안정 전압 제어 발진기의 상기 입력단과 연결되며, 상기 전원 안정 전압 제어 발진기에 대한 전원 안정기 기능을 갖는 연산 증폭기;
    상기 연산 증폭기의 상기 출력 신호를 피드백하여 상기 연산 증폭기의 반전 입력 단자로 입력하는 부궤환 회로를 포함하며,
    상기 부궤환 회로는,
    수동 소자를 포함하는 루프 필터를 포함하여 상기 연산 증폭기와 상호 작용하여 능동 루프 필터 기능을 갖는 것을 특징으로 하는 위상 고정 루프.
KR1020120107254A 2012-09-26 2012-09-26 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프 KR101373188B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120107254A KR101373188B1 (ko) 2012-09-26 2012-09-26 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프
US13/926,233 US9048849B2 (en) 2012-09-26 2013-06-25 Supply regulated voltage controlled oscillator including active loop filter and phase locked loop using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120107254A KR101373188B1 (ko) 2012-09-26 2012-09-26 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프

Publications (1)

Publication Number Publication Date
KR101373188B1 true KR101373188B1 (ko) 2014-03-12

Family

ID=50338261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120107254A KR101373188B1 (ko) 2012-09-26 2012-09-26 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프

Country Status (2)

Country Link
US (1) US9048849B2 (ko)
KR (1) KR101373188B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017095186A1 (ko) * 2015-12-04 2017-06-08 동국대학교 산학협력단 클럭 및 데이터 복원 장치
KR20190079762A (ko) * 2017-12-28 2019-07-08 서울과학기술대학교 산학협력단 저전력 IoT 디바이스용 RC딜레이형 VCO모듈

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275690B2 (en) 2012-05-30 2016-03-01 Tahoe Rf Semiconductor, Inc. Power management in an electronic system through reducing energy usage of a battery and/or controlling an output power of an amplifier thereof
US9509351B2 (en) 2012-07-27 2016-11-29 Tahoe Rf Semiconductor, Inc. Simultaneous accommodation of a low power signal and an interfering signal in a radio frequency (RF) receiver
US9531070B2 (en) 2013-03-15 2016-12-27 Christopher T. Schiller Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through accommodating differential coupling between VCOs thereof
US9716315B2 (en) 2013-03-15 2017-07-25 Gigpeak, Inc. Automatic high-resolution adaptive beam-steering
US9666942B2 (en) 2013-03-15 2017-05-30 Gigpeak, Inc. Adaptive transmit array for beam-steering
US9780449B2 (en) 2013-03-15 2017-10-03 Integrated Device Technology, Inc. Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming
US9837714B2 (en) 2013-03-15 2017-12-05 Integrated Device Technology, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof
US9722310B2 (en) 2013-03-15 2017-08-01 Gigpeak, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through frequency multiplication
US9184498B2 (en) 2013-03-15 2015-11-10 Gigoptix, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through fine control of a tunable frequency of a tank circuit of a VCO thereof
US8860481B1 (en) * 2013-05-30 2014-10-14 Gigoptix, Inc. Reducing charge imbalance in a charge pump of a phase locked loop (PLL) through maintaining an output node thereof at a same voltage as a bypass node thereof
US10757399B2 (en) 2015-09-10 2020-08-25 Google Llc Stereo rendering system
US11025256B2 (en) * 2018-08-21 2021-06-01 Mediatek Inc. Filter with direct current level shift and associated phase-locked loop circuit
CN109167572A (zh) * 2018-10-12 2019-01-08 南京屹信航天科技有限公司 一种用于小型化odu接收通道的频率合成器
US10897244B1 (en) * 2019-08-20 2021-01-19 Micron Technology, Inc. Apparatuses and methods for voltage dependent delay

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042339A (ja) * 2006-08-02 2008-02-21 Renesas Technology Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939715B2 (ja) * 2004-08-20 2007-07-04 日本テキサス・インスツルメンツ株式会社 位相同期ループ回路
US7570043B2 (en) * 2006-12-29 2009-08-04 Texas Instruments Incorporated Switches bidirectionally connecting external lead to PLL voltage tune line
KR20100001696A (ko) 2008-06-27 2010-01-06 삼성전자주식회사 개선된 루프 필터를 포함하는 위상 동기 루프
US7973612B2 (en) 2009-04-26 2011-07-05 Qualcomm Incorporated Supply-regulated phase-locked loop (PLL) and method of using
KR101283468B1 (ko) 2009-11-19 2013-07-23 한국전자통신연구원 루프필터 및 이를 포함하는 위상 고정 루프

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042339A (ja) * 2006-08-02 2008-02-21 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017095186A1 (ko) * 2015-12-04 2017-06-08 동국대학교 산학협력단 클럭 및 데이터 복원 장치
KR20190079762A (ko) * 2017-12-28 2019-07-08 서울과학기술대학교 산학협력단 저전력 IoT 디바이스용 RC딜레이형 VCO모듈
KR102022386B1 (ko) 2017-12-28 2019-09-18 서울과학기술대학교 산학협력단 저전력 IoT 디바이스용 RC딜레이형 VCO모듈

Also Published As

Publication number Publication date
US9048849B2 (en) 2015-06-02
US20140085011A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
KR101373188B1 (ko) 능동 루프 필터 기능을 탑재한 전원 안정 전압 제어 발진기 및 이를 이용한 위상 고정 루프
US8878614B2 (en) Phase-locked loop
CN102195642B (zh) 锁相环电路及其控制方法、半导体集成电路和电子设备
US8854094B2 (en) Phase locked loop
WO2005002047A1 (en) Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
TWI668965B (zh) 時脈產生電路及時脈產生方法
Mann et al. The design of a low-power low-noise phase lock loop
Demartinos et al. A 3ghz vco suitable for mipi m-phy serial interface
TW201826715A (zh) 鎖相環電路
US8547150B2 (en) Phase-locked loop with two negative feedback loops
Tang et al. A low-noise fast-settling PLL with extended loop bandwidth enhancement by new adaptation technique
Zhang et al. Process variation compensated voltage controlled ring oscillator with Subtraction-based Voltage Controlled Current Source
JP2006014352A (ja) 周波数可変発振回路並びにそれを用いた位相同期回路及びクロック同期回路
CN108540129B (zh) 一种含双通路压控振荡器的锁相环电路
Zaziąbł Low power 1 GHz charge pump phase-locked loop in 0.18 µm CMOS process
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
Jeon et al. A low jitter PLL design using active loop filter and low-dropout regulator for supply regulation
US20090033431A1 (en) Oscillation Circuit
CN115694481A (zh) 基于延时锁定环路的1.5分频器
US8610478B1 (en) Differential delay cell with low power, low jitter, and small area
Yuan et al. A generalized low power and lower jitter charge pump PLL
KR20050118533A (ko) 전력소모가 적은 커패시턴스 체배기
CN113922818B (zh) 一种自偏置结构的锁相环电路
Roche et al. A PLL with loop bandwidth enhancement for low-noise and fast-settling clock recovery
Zhang et al. A process compensated 3-GHz ring oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 7