CN108512422A - 一种固定导通时间控制的降压型dc-dc转换器 - Google Patents

一种固定导通时间控制的降压型dc-dc转换器 Download PDF

Info

Publication number
CN108512422A
CN108512422A CN201810476951.4A CN201810476951A CN108512422A CN 108512422 A CN108512422 A CN 108512422A CN 201810476951 A CN201810476951 A CN 201810476951A CN 108512422 A CN108512422 A CN 108512422A
Authority
CN
China
Prior art keywords
signal
resistance
circuit
tube
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810476951.4A
Other languages
English (en)
Other versions
CN108512422B (zh
Inventor
马彦昭
叶峥杰
樊晓桠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN AEROSPACE MINXIN TECHNOLOGY CO LTD
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN201810476951.4A priority Critical patent/CN108512422B/zh
Publication of CN108512422A publication Critical patent/CN108512422A/zh
Application granted granted Critical
Publication of CN108512422B publication Critical patent/CN108512422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种固定导通时间的降压型DC‑DC转换器的控制方式。主要解决现有固定导通时间控制方式在使用等效串联电阻小的输出电容时系统稳定性差以及输出电压存在直流失调的技术问题。技术方案是包括功率级、模拟电感电流产生电路、谷值电压检测电路、信号叠加电路、PWM比较器、固定导通时间产生电路、以及驱动和逻辑控制电路。模拟电感电流产生电路产生电感电流的纹波信号，并输入谷值检测电路检测其谷值信号。信号叠加电路产生谷值为零的电感电流纹波信号，并与输出电压的反馈信号叠加产生PWM比较器的比较信号。该方案采用了相位信号产生了电感电路纹波信号，避免在芯片中增加额外的端口，并且适合于任意类型的输出电容。

Description

一种固定导通时间控制的降压型DC-DC转换器
技术领域
本发明涉及电子电路技术领域，尤其涉及一种固定导通时间控制的降压型DC-DC转换器。
背景技术
在电源管理领域，低电压大电流的DC-DC转换器对于高性能的处理器至关重要。DC-DC转换器通常采用电压模或电流模的反馈控制方法实现输出电压调整。当今电子器件的供电电压越来越低，功耗越来越大。传统的控制方法受环路带宽的限制，难以满足电子器件对于瞬态响应速度以及输出电压纹波的要求。一种新型的固定导通时间的反馈控制方法能够很好地解决这些问题，其原理是利用输出纹波电压与参考电压比较的控制方法实现输出电压调整。这种控制方式具有结构简单、瞬态响应速度快等特点，非常适合于应用于当今高性能电子器件。
参照图1。文献“R.Redl and J.Sun,Ripple-based control of switchingregulators—an overview[J],IEEE Transactions on Power Electronics,vol.24,no.12,pp.2669-2680,Dec.2009.”公开了一种固定导通时间的降压型DC-DC转换器。该电路的反馈环路包含一个比较器，一个固定时间产生电路，以及一个驱动电路。输出电压VOUT由输出电容COUT上的电压VC与其等效串联电阻RESR上的电压VESR组成。其中，VESR与电感电流成正比，VC相对于电感电流的变化有一个延迟时间。输出电压VOUT通过反馈电阻RF1和RF2的分压得到反馈电压VFB。反馈电压VFB与参考电压VREF利用比较器进行比较，比较器的输出信号控制计时器。当反馈电压VFB低于参考电压VREF时，计时器Ton开始计时，输出信号控制功率管M1导通，功率管M2关断，电感电流开始上升。为了保证输出频率稳定，该状态持续的时间与输入电压和输出电压有关。当计时器到达设定时间时，计时器输出信号翻转，控制功率管M1关断，功率管M2导通，电感电流开始下降。反馈电压VFB小于参考电压VREF时，比较器的输出信号使计时器再次计时。为了保证系统的稳定性，通常采用具有大等效串联电阻的输出电容COUT产生足够大的输出电压纹波。然而，使用这种输出电容不仅增大了转换器的体积，也增加了成本。此外，固定导通时间的降压型DC-DC转换器稳定时，反馈电压信号VFB的谷值电压与参考电压VREF相等，输出电压VOUT的谷值电压被调整到了设定值。然而，输出电压VOUT的纹波大小与输入电压、输出电压和负载有关。因此，输出电压VOUT的平均值随着工作条件发生变化，即存在直流失调。这种控制方式存在以下缺点：1)输出电容必须采用等效串联电阻大的输出电容，而这种电容导致输出电压的纹波增大。采用等效串联电阻小的输出电容(如陶瓷电容)难以保证系统的稳定性；2)反馈电压的谷值调整到与参考电压相等，使输出电压存在直流失调。
发明内容
本发明解决的技术问题是：为了克服现有方案中使用等效串联电阻小的输出电容难以保证系统的稳定性以及输出电压存在直流失调的不足，本发明提出了一种通过模拟电感电流的纹波，并将该纹波信号叠加到输出电压的反馈信号上，从而产生具有一定纹波的比较信号。使用该方法在采用等效串联电阻小的输出电容时，既能实现很小的输出电压纹波，同时也能够保证系统的稳定性。该方法产生的模拟电感电流的纹波信号的谷值始终保持为零，使输出电压的平均值不受工作条件变化的影响，从而避免了输出电压的直流失调。并且该方法仅使用相位信号就能够产生电感电流的纹波信号，避免了在芯片中增加额外的端口。
本发明的技术方案是：一种固定导通时间控制的降压型DC-DC转换器，包括功率级、模拟电感电流电路、谷值电压检测电路、信号叠加电路、PWM比较器、固定导通时间产生电路、以及驱动和逻辑控制电路；所述模拟电感电流电路对相位信号VSW进行滤波，将模拟电感电流信号VRI作为输出信号并输出至谷值电压检测电路；所述谷值电压检测电路检测信号VRI的谷值电压，将谷值电压信号VRI(VY)作为输出信号并输出至信号叠加电路；所述信号叠加电路将模拟电感电流信号VRI与其谷值电压信号VRI(VY)相减产生谷值为零的模拟电感电流信号VEIC。然后，将谷值为零的模拟电感电流信号VEIC放大k倍后与反馈信号VFB叠加产生反馈叠加信号VSUM。将反馈叠加信号VSUM输出至PWM比较器；所述PWM比较器将反馈叠加信号VSUM与参考电压VREF进行比较，产生控制信号VCMP输出到逻辑控制电路。所述固定导通时间产生电路将模拟电感电流信号VRI滤波后产生模拟输出电压信号VEOUT，将相位信号VSW滤波后产生斜坡信号VRAMP，信号VEOUT与信号VRAMP比较后产生固定导通时间信号TON，固定导通时间信号TON输出到逻辑控制电路。所述逻辑控制电路输出功率管M1和功率管M2的栅极控制信号。
本发明的进一步技术方案是：所述功率级为降压型DC-DC电路，包括功率管M1、功率管M2，电感L和输出电容COUT；功率管M1的漏极与输入电源VIN连接，另一端与功率管M2的漏极以及电感的一端相连。功率管M2的源极接地，电感L的另一端与输出VOUT相连。
本发明的进一步技术方案是：所述模拟电感电流电路包含电阻R1、电阻R2和电容C1；电阻R2和电容C1并联，电容C1一端接地，另一端与电阻R1连接，电阻R1的另一端与相位信号VSW连接。
本发明的进一步技术方案是：所述谷值电压检测电路包括七个PMOS管、三个NMOS管、一个电阻、一个电容、一个二极管和一个两级放大器；PMOS管M1—M5，其栅极相连构成电流镜结构；PMOS管M1的栅极和漏极相连，并与电流源I1相连；PMOS管M4的漏极与PMOS管M5的源极相连，目的是为了产生微小电流；第一级放大器包括PMOS管M2、PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9；PMOS管M6和PMOS管M7构成输入差分对结构；NMOS管M8和NMOS管M9构成有源电流镜负载；第二级放大器由PMOS管M3和NMOS管M10构成共源极放大器，其输入为M10的栅极，与第一级放大器的输出Vo1相连；第二级放大器的输出为Vo2；二极管D1的正极与两级放大器的输入VRI(VY)及PMOS管M5的漏极相连，二极管D1的负极与两级放大器的第二级输出Vo2相连；电阻Rv和电容Cv串联，电阻Rv的另一端与VRI(VY)相连，电容Cv的另一端与地相连。
本发明的进一步技术方案是：所述信号叠加电路包括跨导运算放大器和源跟随器；跨导运算放大器包含MOS管M1—M13、电阻RC1、电阻RC2及尾电流源I1，NMOS管M1和NMOS管M2构成跨导运算放大器的输入差分对结构，NMOS管M1的栅极与输入信号VRI相连，NMOS管M2的栅极与输入信号VRI(VY)相连；电阻RC1和电阻RC2的一端分别与NMOS管M1和NMOS管M2的源极相连；IEIC1和IEIC2为跨导运算放大器的两个输出；源跟随器电路包含PMOS管M14、PMOS管M15、电阻RS1、电阻RS2、负载电流源IS1和负载电流源IS2；其中，PMOS管M14的栅极与参考电压VREF相连，PMOS管M15的栅极与反馈电压VFB相连；电阻RS1的一端与PMOS管M14的源极及IEIC1相连，电阻RS1的另一端与负载电流源IS1相连；电阻RS2的一端与PMOS管M15的源极相连，电阻RS2的另一端与负载电流源IS2及IEIC2相连。
本发明的进一步技术方案是：所述固定导通时间产生电路包括斜坡信号VRAMP产生电路，模拟输出电压产生电路以及比较器；斜坡信号VRAMP产生电路包含MOS晶体管M1—M5、电阻R0A、电阻R0B、电容C0以及电流源I1；电阻R0A与电容C0串联，电阻R0A的另一端与相位信号VSW相连，电容C0的另一端接地；PMOS管M3的源极与电流源I1相连构成源跟随器；NMOS管M5的源极与电阻R0B相连构成源跟随器；PMOS管M4与PMOS管M2，其栅极相连构成电流镜结构；模拟输出电压产生电路包含电阻RE和电容CE；电阻RE与电容CE串联构成一阶RC滤波器，该滤波器的输入信号为VRI，输出信号为VEOUT；比较器的正端的输入信号为模拟输出电压信号VEOUT，比较器负端的输入信号为斜坡信号VRAMP，比较器的输出信号为固定导通时间TON。
本发明的进一步技术方案是：所述驱动和逻辑控制电路中，控制信号VCMP输入到RS触发器的S端，固定导通时间信号TON输入到RS触发器的R端；RS触发器的输出信号Q输入到驱动器，驱动器的输出分别控制功率管M1和功率管M2。
发明效果
本发明中的电路由功率级、模拟电感电流产生电路、谷值电压检测电路、信号叠加电路、PWM比较器、固定导通时间产生电路、以及驱动和逻辑控制电路组成。模拟电感电流产生电路产生电感电流的纹波电压信号，通过信号叠加电路产生谷值为零的电感电流纹波信号，并与输出电压的反馈信号叠加产生比较信号。该电路采用了等效串联电阻小的输出电容，实现了输出电压的纹波足够小。采用了反馈信号与纹波信号叠加的方法提高了系统的稳定性。采用了谷值电压为零的纹波信号避免了输出电压产生失调。采用相位信号产生电感电流的纹波信号，避免在芯片中增加额外的端口，并且易于实现了片上集成。
附图说明
图1为背景技术的固定导通时间控制的降压型DC-DC转换器。
图2为本发明提出的固定导通时间控制的降压型DC-DC转换器。
图3为本发明提出的固定导通时间控制的DC-DC转换器的时序图。
图4为本发明提出的谷值电压检测电路。
图5为本发明提出的信号叠加电路。
图6为本发明提出的固定导通时间产生电路。
具体实施方式
参照图2-图6，本发明解决其技术问题所采用的技术方案是：一种固定导通时间控制的降压型DC-DC转换器，包括功率级1和反馈控制电路。其中，反馈控制电路包括模拟电感电流电路2、谷值电压检测电路3、信号叠加电路4、PWM比较器5、固定导通时间产生电路6、以及驱动和逻辑控制电路7。
所述功率级1是一个典型的降压型DC-DC转换器结构，包括功率管M1和M2，电感L，输出电容COUT。功率管M1的漏极与输入电源VIN连接，另一端与功率管M2的漏极以及电感的一端相连。功率管M2的源极接地，电感L的另一端与输出VOUT相连。
所述模拟电感电流电路2用来产生与电感电流纹波变化趋势相同的模拟电感电流信号。该电路包含电阻R1、电阻R2和电容C1。其中电阻R2和电容C1并联，一端接地，另一端与电阻R1连接，电阻R1的另一端与相位信号VSW连接。该电路对相位信号VSW进行滤波，其输出信号为模拟电感电流信号VRI。
所述谷值电压检测电路3用来检测信号VRI的谷值电压，该模块的输入信号为模拟电感电流信号VRI，输出信号VRI(VY)为信号VRI的谷值电压。
所述信号叠加电路4产生具有足够幅度纹波的反馈叠加信号VSUM。其原理是将模拟电感电流信号VRI与其谷值电压信号VRI(VY)相减产生谷值为零的模拟电感电流信号VEIC。然后，将谷值为零的模拟电感电流信号VEIC放大后与反馈信号VFB叠加。其中，谷值为零的模拟电感电流信号VEIC输入到增益为k的放大器进行放大。输出电压VOUT通过串联反馈电阻RF1和电阻RF2分压后产生反馈信号VFB。
所述PWM比较器5将具有纹波的反馈叠加信号VSUM与参考电压VREF进行比较，产生控制信号VCMP后输入到逻辑控制电路7。
所述固定导通时间产生电路6根据输入电压VIN和输出电压VOUT产生固定导通时间TON。模拟电感电流信号VRI输入到RC滤波器，产生模拟输出电压信号VEOUT，该信号能够模拟输出电压信号VOUT。相位信号VSW输入到由电阻R0和电容C0组成的滤波器，产生斜坡信号VRAMP，该信号能够模拟与输入电压VIN成正比的电流对电容C0充电产生的斜坡电压信号。固定导通时间信号TON输入到逻辑控制电路7。
所述驱动器和逻辑控制电路7用来产生逻辑控制信号和功率管驱动信号。控制信号VCMP输入到RS触发器的S端，固定导通时间信号TON输入到RS触发器的R端。RS触发器的输出信号Q输入到驱动器，驱动器的输出分别控制功率管M1和功率管M2。
谷值电压检测电路3，包括七个PMOS管、三个NMOS管、一个电阻、一个电容、一个二极管。
PMOS管M1—M5，其栅极相连构成电流镜结构。PMOS管M1的栅极和漏极相连，并与电流源I1相连。PMOS管M4的漏极与PMOS管M5的源极相连，目的是为了产生微小电流。
谷值电压检测电路包含一个两级放大器。其中，第一级放大器包括PMOS管M2、PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9。PMOS管M6和PMOS管M7构成输入差分对结构；NMOS管M8和NMOS管M9构成有源电流镜负载。第二级放大器由PMOS管M3和NMOS管M10构成共源极放大器，其输入为M10的栅极，与第一级放大器的输出Vo1相连。第二级放大器的输出为Vo2。
二极管D1的正极与两级放大器的输入VRI(VY)及PMOS管M5的漏极相连，二极管D1的负极与两级放大器的第二级输出Vo2相连。电阻Rv和电容Cv串联，电阻Rv的另一端与VRI(VY)相连，电容Cv的另一端与地相连。
信号叠加电路4，包括跨导运算放大器和源跟随器。跨导运算放大器包含MOS管M1—M13、电阻RC1、电阻RC2及尾电流源I1。其中，NMOS管M1和NMOS管M2构成跨导运算放大器的输入差分对结构，NMOS管M1的栅极与输入信号VRI相连，NMOS管M2的栅极与输入信号VRI(VY)相连。电阻RC1和电阻RC2的一端分别与NMOS管M1和NMOS管M2的源极相连。IEIC1和IEIC2为跨导运算放大器的两个输出。
源跟随器电路包含PMOS管M14、PMOS管M15、电阻RS1、电阻RS2、负载电流源IS1和负载电流源IS2。其中，PMOS管M14的栅极与参考电压VREF相连，PMOS管M15的栅极与反馈电压VFB相连。电阻RS1的一端与PMOS管M14的源极及IEIC1相连，电阻RS1的另一端与负载电流源IS1相连。电阻RS2的一端与PMOS管M15的源极相连，电阻RS2的另一端与负载电流源IS2及IEIC2相连。
固定导通时间产生电路6，包括斜坡信号VRAMP产生电路，模拟输出电压产生电路以及比较器。
斜坡信号VRAMP产生电路包含MOS晶体管M1—M5、电阻R0A、电阻R0B、电容C0以及电流源I1。电阻R0A与电容C0串联，电阻R0A的另一端与相位信号VSW相连，电容C0的另一端接地。PMOS管M3的源极与电流源I1相连构成源跟随器。NMOS管M5的源极与电阻R0B相连构成源跟随器。PMOS管M4与PMOS管M2，其栅极相连构成电流镜结构。
模拟输出电压产生电路包含电阻RE和电容CE。电阻RE与电容CE串联构成一阶RC滤波器，该滤波器的输入信号为VRI，输出信号为VEOUT。
比较器的正端的输入信号为模拟输出电压信号VEOUT，比较器负端的输入信号为斜坡信号VRAMP，比较器的输出信号为固定导通时间TON。
本发明公开了一种固定导通时间的降压型DC-DC转换器。主要解决现有固定导通时间控制方式在使用等效串联电阻小的输出电容时系统稳定性差以及输出电压存在直流失调的技术问题。技术方案是包括功率级、模拟电感电流产生电路、谷值电压检测电路、信号叠加电路、PWM比较器、固定导通时间产生电路、以及驱动和逻辑控制电路。模拟电感电流产生电路产生电感电流的纹波电压信号，通过信号叠加电路产生谷值为零的电感电流纹波信号，并与输出电压的反馈信号叠加产生比较信号。该电路采用了等效串联电阻小的输出电容，实现了输出电压的纹波足够小。采用了反馈信号与纹波信号叠加的方法提高了系统的稳定性。采用了谷值电压为零的纹波信号避免了输出电压产生失调。采用相位信号产生电感电流的纹波信号，避免在芯片中增加额外的端口，并且易于实现了片上集成。具体创新为：
(1)、设计了一种谷值电压检测电路：提出了一种通过放大器检测输入电压谷值的方法，实现了谷值电压的实时跟踪。
(2)、设计了一种输出电压失调抵消电路：提出了一种将谷值电压为零的模拟电感电流信号与反馈信号叠加的方法，避免了输出电压产生失调。
(3)、设计了一种固定时间导通电路：提出了一种能够模拟与输入电压成正比的电流对电容充电的方法，实现了固定导通时间的精确控制。
下面针对每一个附图，进行详细说明。
参照图2，本发明的固定导通时间控制的降压型DC-DC转换器包括功率级1、模拟电感电流电路2、谷值电压检测电路3、信号叠加电路4、PWM比较器5、固定导通时间产生电路6、以及驱动和逻辑控制电路7。
所述模拟电感电流电路2用来产生与电感电流纹波变化趋势相同的模拟电感电流信号。该电路包含电阻R1，电阻R2和电容C1。其中电阻R2和电容C1并联，一端接地，另一端与电阻R1连接，电阻R1的另一端与相位信号VSW连接。该电路对相位信号VSW进行滤波，其输出信号为模拟电感电流信号VRI。模拟电感电流信号VRI的平均电压VRI(DC)可以表示为
其中，D表示的含义为功率管控制信号的占空比。
假设滤波器的时间常数(R1//R2)C1远大于开关周期T，那么信号VRI的幅度远小于输入电压VIN和输出电压VOUT。因此，电容C1的充放电流Icharge和放电电流Idischarge分别表示为
根据式(2)和(3)，信号VRI的变化趋势与电感电流信号IL的变化趋势完全相同，并且信号VRI的斜率由电阻R1和电容C1决定，与电阻R2的阻值无关。
参照图3，谷值电压检测电路3输出模拟电感电流信号VRI的谷值电压信号VRI(VY)。信号叠加电路4将模拟电感电流信号VRI与其谷值电压信号VRI(VY)相减，输出谷值为零的模拟电感电流信号VEIC。然后，谷值为零的模拟电感电流信号VEIC放大k倍后与输出电压VOUT的反馈信号VFB叠加，产生反馈叠加信号VSUM。由于固定导通时间控制的反馈环路将反馈叠加信号VSUM的谷值电压调整到参考电压VREF，而反馈叠加信号VSUM的谷值电压始终等于反馈电压VFB。因此，本发明的控制方式能够避免输出电压产生失调。
本发明的谷值电压检测电路给出如下具体实施例：
参照图4，本发明的谷值电压检测电路包括七个PMOS管、三个NMOS管、一个电阻、一个电容、一个二极管。
PMOS管M1—M5，其栅极相连构成电流镜结构。PMOS管M1的栅极和漏极相连，并与电流源I1相连。PMOS管M4的漏极与PMOS管M5的源极相连，目的是为了产生微小电流。
谷值电压检测电路包括一个两级放大器，第一级放大器包括PMOS管M2、PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9。其中，PMOS管M6和PMOS管M7构成输入差分对结构，PMOS管M6的栅极与VRI相连，PMOS管M7的栅极与VRI(VY)相连。PMOS管M6的源极与PMOS管M7的源极相连，并与PMOS管M2的漏极相连。NMOS管M8和NMOS管M9的栅极以及NMOS管M9的漏极相连，构成有源电流镜负载。NMOS管M8的漏极与PMOS管M6的漏极相连，并与Vo1相连；NMOS管M9的漏极与PMOS管M7的漏极相连。第二级放大器由PMOS管M3和NMOS管M10构成共源极放大器，其输入M10的栅极与第一级放大器的输出Vo1相连。PMOS管M3的漏极与NMOS管M10管的漏极及第二级放大器的输出Vo2相连。
二极管D1的正极与两级放大器的输入VRI(VY)及PMOS管M5的漏极相连，二极管D1的负极与两级放大器的第二级输出Vo2相连。电阻Rv和电容Cv串联，电阻Rv的另一端与VRI(VY)相连，电容Cv的另一端与地相连。
本发明的信号叠加电路给出如下具体实施例：
参照图5，本发明的信号叠加电路包含跨导运算放大器和源跟随器。
跨导运算放大器包含MOS管M1—M13、电阻RC1、电阻RC2及尾电流源I1。NMOS管M1和NMOS管M2构成跨导运算放大器的输入差分对结构，NMOS管M1的栅极与输入信号VRI相连，NMOS管M2的栅极与输入信号VRI(VY)相连。电阻RC1和电阻RC2的一端分别与NMOS管M1和NMOS管M2的源极相连，它们的另一端都与尾电流源I1相连。PMOS管M5、PMOS管M6、PMOS管M7，其栅极相连构成电流镜结构。PMOS管M5的栅极、PMOS管M5的漏极以及NMOS管M1的漏极相连。PMOS管M3、PMOS管M4，其栅极相连构成电流镜结构。PMOS管M3的栅极、PMOS管M3的漏极以及NMOS管M2的漏极相连。NMOS管M8、NMOS管M9、NMOS管M10，其栅极相连，NMOS管M11、NMOS管M12、NMOS管M13，其栅极相连，构成共源共栅电流镜结构。NMOS管M8的漏极、NMOS管M8的栅极以及NMOS管M11的源极相连。NMOS管M11的漏极、NMOS管M11的栅极以及PMOS管M4的漏极相连。NMOS管M12的漏极、PMOS管M6的漏极以及输出IEIC1相连。NMOS管M13的漏极、PMOS管M7的漏极以及输出IEIC2相连。IEIC1和IEIC2为跨导运算放大器的两个输出。根据电路结构，输出IEIC1和IEIC2可以表示为
其中，gm1,2表示的含义为NMOS管M1或NMOS管M2的跨导，RC1,2表示的含义为电阻RC1或电阻RC2的电阻值。
源跟随器电路包含PMOS管M14、PMOS管M15、电阻RS1、电阻RS2、负载电流源IS1以及负载电流源IS2。其中，PMOS管M14的栅极与参考电压VREF相连，PMOS管M15的栅极与反馈电压VFB相连。电阻RS1的一端与PMOS管M14的源极以及IEIC1相连，电阻RS1的另一端与负载电流源IS1相连。电阻RS2的一端与PMOS管M15的源极相连，电阻RS2的另一端与负载电流源IS2以及IEIC2相连。根据电路结构，输出VOP和VON分别表示为
VOP＝VREF+(VGS14+IS1RS1) (5)
VON＝VFB+IEIC2RS2+(VGS15+IS2RS2) (6)
其中，VGS14表示的含义为PMOS管M14的栅源电压，VGS15表示的含义为PMOS管M15的栅源电压。
由于流入晶体管M14和M15的电流相等，VGS14＝VGS15。通常选取IS1＝IS2，RS1＝RS2，因此，
VOP-VON＝VREF-(VFB+IEIC2RS2) (7)
根据式(7)，信号叠加电路实现了将反馈电压VFB与电感电流纹波信号进行叠加。
本发明的固定导通时间产生电路给出如下具体实施例：
参照图6，本发明的固定导通时间产生电路包括斜坡信号VRAMP产生电路，模拟输出电压产生电路以及比较器。该电路能够根据输入电压VIN和输出电压VOUT产生固定导通时间TON。模拟电感电流信号VRI输入到由电阻RE和电容CE组成的滤波器，产生模拟输出电压信号VEOUT，该信号能够模拟输出电压信号VOUT。相位信号VSW输入到由电阻R0A和电容C0组成的滤波器，产生斜坡信号VRAMP，该信号能够模拟与输入电压VIN成正比的电流对电容C0充电产生的斜坡电压信号。固定导通时间信号TON输入到逻辑控制电路7。
斜坡信号VRAMP产生电路包含MOS晶体管M1—M5、电阻R0A、电阻R0B、电容C0以及电流源I1。电阻R0A与电容C0串联，电阻R0A的另一端与相位信号VSW相连，电容C0的另一端接地。PMOS管M3的源极与电流源I1相连构成源跟随器，其输出与NMOS管M5的栅极相连。NMOS管M5的源极与电阻R0B相连构成源跟随器。PMOS管M4与PMOS管M2，其栅极相连构成电流镜结构，PMOS管M4的漏极、PMOS管M4栅极以及NMOS管M5的漏极相连。PMOS管M2的漏极与PMOS管M3的漏极相连。NMOS管M1的漏极与NMOS管M3的漏极相连，NMOS管M1的栅极连接复位信号φ。
模拟输出电压产生电路包含电阻RE和电容CE。电阻RE与电容CE串联构成一阶RC滤波器，该滤波器的输入信号为VRI，输出信号为VEOUT。
比较器的正端的输入信号为模拟输出电压信号VEOUT，比较器负端的输入信号为斜坡信号VRAMP，比较器的输出信号为固定导通时间TON。
根据电路结构，电容C0的充电电流I0可以表示为
根据式(8)，固定导通时间TON可以表示为
根据式(1)，VEOUT可以表示为
根据式(9)和(10)，开关周期T为
根据式(11)，开关周期T与电阻R1，电阻R2，电阻R0以及电容C0有关。

Claims (7)

1.一种固定导通时间控制的降压型DC-DC转换器，包括功率级(1)、模拟电感电流电路(2)、谷值电压检测电路(3)、信号叠加电路(4)、PWM比较器(5)、固定导通时间产生电路(6)、以及驱动和逻辑控制电路(7)；所述模拟电感电流电路(2)对相位信号VSW进行滤波，将模拟电感电流信号VRI作为输出信号并输出至谷值电压检测电路(3)；所述谷值电压检测电路(3)检测信号VRI的谷值电压，将谷值电压信号VRI(VY)作为输出信号并输出至信号叠加电路(4)；所述信号叠加电路(4)将模拟电感电流信号VRI与其谷值电压信号VRI(VY)相减产生谷值为零的模拟电感电流信号VEIC。然后，将谷值为零的模拟电感电流信号VEIC放大k倍后与反馈信号VFB叠加产生反馈叠加信号VSUM。将反馈叠加信号VSUM输出至PWM比较器(5)；所述PWM比较器(5)将反馈叠加信号VSUM与参考电压VREF进行比较，产生控制信号VCMP输出到逻辑控制电路(7)。所述固定导通时间产生电路(6)将模拟电感电流信号VRI滤波后产生模拟输出电压信号VEOUT，将相位信号VSW滤波后产生斜坡信号VRAMP，信号VEOUT与信号VRAMP比较后产生固定导通时间信号TON，固定导通时间信号TON输出到逻辑控制电路(7)。所述逻辑控制电路(7)输出功率管M1和功率管M2的栅极控制信号。
2.如权利要求1所述的一种固定导通时间控制的降压型DC-DC转换器，其特征在于，所述功率级(1)为降压型DC-DC电路，包括功率管M1、功率管M2，电感L和输出电容COUT；功率管M1的漏极与输入电源VIN连接，另一端与功率管M2的漏极以及电感的一端相连。功率管M2的源极接地，电感L的另一端与输出VOUT相连。
3.如权利要求1所述的一种固定导通时间控制的降压型DC-DC转换器，其特征在于，所述模拟电感电流电路(2)包含电阻R1、电阻R2和电容C1；电阻R2和电容C1并联，电容C1一端接地，另一端与电阻R1连接，电阻R1的另一端与相位信号VSW连接。
4.如权利要求1所述的一种固定导通时间控制的降压型DC-DC转换器，其特征在于，所述谷值电压检测电路(3)包括七个PMOS管、三个NMOS管、一个电阻、一个电容、一个二极管和一个两级放大器；PMOS管M1—M5，其栅极相连构成电流镜结构；PMOS管M1的栅极和漏极相连，并与电流源I1相连；PMOS管M4的漏极与PMOS管M5的源极相连，目的是为了产生微小电流；第一级放大器包括PMOS管M2、PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9；PMOS管M6和PMOS管M7构成输入差分对结构；NMOS管M8和NMOS管M9构成有源电流镜负载；第二级放大器由PMOS管M3和NMOS管M10构成共源极放大器，其输入为M10的栅极，与第一级放大器的输出Vo1相连；第二级放大器的输出为Vo2；二极管D1的正极与两级放大器的输入VRI(VY)及PMOS管M5的漏极相连，二极管D1的负极与两级放大器的第二级输出Vo2相连；电阻Rv和电容Cv串联，电阻Rv的另一端与VRI(VY)相连，电容Cv的另一端与地相连。
5.如权利要求1所述的一种固定导通时间控制的降压型DC-DC转换器，其特征在于，所述信号叠加电路(4)包括跨导运算放大器和源跟随器；跨导运算放大器包含MOS管M1—M13、电阻RC1、电阻RC2及尾电流源I1，NMOS管M1和NMOS管M2构成跨导运算放大器的输入差分对结构，NMOS管M1的栅极与输入信号VRI相连，NMOS管M2的栅极与输入信号VRI(VY)相连；电阻RC1和电阻RC2的一端分别与NMOS管M1和NMOS管M2的源极相连；IEIC1和IEIC2为跨导运算放大器的两个输出；源跟随器电路包含PMOS管M14、PMOS管M15、电阻RS1、电阻RS2、负载电流源IS1和负载电流源IS2；其中，PMOS管M14的栅极与参考电压VREF相连，PMOS管M15的栅极与反馈电压VFB相连；电阻RS1的一端与PMOS管M14的源极及IEIC1相连，电阻RS1的另一端与负载电流源IS1相连；电阻RS2的一端与PMOS管M15的源极相连，电阻RS2的另一端与负载电流源IS2及IEIC2相连。
6.如权利要求1所述的一种固定导通时间控制的降压型DC-DC转换器，其特征在于，所述固定导通时间产生电路(6)包括斜坡信号VRAMP产生电路，模拟输出电压产生电路以及比较器；斜坡信号VRAMP产生电路包含MOS晶体管M1—M5、电阻R0A、电阻R0B、电容C0以及电流源I1；电阻R0A与电容C0串联，电阻R0A的另一端与相位信号VSW相连，电容C0的另一端接地；PMOS管M3的源极与电流源I1相连构成源跟随器；NMOS管M5的源极与电阻R0B相连构成源跟随器；PMOS管M4与PMOS管M2，其栅极相连构成电流镜结构；模拟输出电压产生电路包含电阻RE和电容CE；电阻RE与电容CE串联构成一阶RC滤波器，该滤波器的输入信号为VRI，输出信号为VEOUT；比较器的正端的输入信号为模拟输出电压信号VEOUT，比较器负端的输入信号为斜坡信号VRAMP，比较器的输出信号为固定导通时间TON。
7.如权利要求1所述的一种固定导通时间控制的降压型DC-DC转换器，其特征在于，所述驱动和逻辑控制电路(7)中，控制信号VCMP输入到RS触发器的S端，固定导通时间信号TON输入到RS触发器的R端；RS触发器的输出信号Q输入到驱动器，驱动器的输出分别控制功率管M1和功率管M2。
CN201810476951.4A 2018-05-18 2018-05-18 一种固定导通时间控制的降压型dc-dc转换器 Active CN108512422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810476951.4A CN108512422B (zh) 2018-05-18 2018-05-18 一种固定导通时间控制的降压型dc-dc转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810476951.4A CN108512422B (zh) 2018-05-18 2018-05-18 一种固定导通时间控制的降压型dc-dc转换器

Publications (2)

Publication Number Publication Date
CN108512422A true CN108512422A (zh) 2018-09-07
CN108512422B CN108512422B (zh) 2020-09-25

Family

ID=63400744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810476951.4A Active CN108512422B (zh) 2018-05-18 2018-05-18 一种固定导通时间控制的降压型dc-dc转换器

Country Status (1)

Country Link
CN (1) CN108512422B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109067210A (zh) * 2018-10-17 2018-12-21 西北工业大学 一种自适应延时补偿有源整流器电路
CN109327938A (zh) * 2018-11-21 2019-02-12 电子科技大学 一种led驱动电路的电感电流谷值检测方法和恒流控制方法
CN110165875A (zh) * 2019-06-26 2019-08-23 绍兴光大芯业微电子有限公司 实现恒定导通时间控制模式的电路及相应的驱动方法
CN110618602A (zh) * 2019-08-30 2019-12-27 华中师范大学 计时电路、芯片、时间振幅转换器及其控制方法
CN111245233A (zh) * 2020-02-20 2020-06-05 重庆邮电大学 一种用于降压型开关电源的自适应关断时间产生电路
CN112051883A (zh) * 2020-08-06 2020-12-08 苏州浪潮智能科技有限公司 一种实现电流快速响应的芯片控制方法
CN112510972A (zh) * 2020-12-09 2021-03-16 杰华特微电子（杭州）有限公司 开关电路的电感电流模拟电路、模拟方法及开关电源
CN112688542A (zh) * 2021-01-06 2021-04-20 矽力杰半导体技术(杭州)有限公司 控制电路以及应用其的开关变换器
CN113162403A (zh) * 2021-03-17 2021-07-23 东南大学 一种宽输入输出范围自稳定的电流模固定导通时间控制方法
TWI802319B (zh) * 2022-03-14 2023-05-11 晶豪科技股份有限公司 恆定導通時間轉換器控制電路及恆定導通時間轉換器
CN117118203A (zh) * 2023-10-24 2023-11-24 江苏展芯半导体技术有限公司 一种降压转换器
CN117498658A (zh) * 2023-12-29 2024-02-02 晶艺半导体有限公司 一种斜坡信号产生电路及产生方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299615A (zh) * 2010-06-22 2011-12-28 立锜科技股份有限公司 适应性调整固定导通时间的电路与方法
CN103023326A (zh) * 2012-12-11 2013-04-03 矽力杰半导体技术(杭州)有限公司 恒定时间控制方法、控制电路及应用其的开关型调节器
CN103490636A (zh) * 2012-06-11 2014-01-01 比亚迪股份有限公司 用于开关电源的准谐振控制方法、系统及装置
CN104967298A (zh) * 2015-08-06 2015-10-07 电子科技大学 一种用于dc-dc变换器的纹波补偿控制电路
CN105553258A (zh) * 2016-01-21 2016-05-04 长安大学 固定导通时间模式的同步升压型dc-dc转换器电路
US20160181918A1 (en) * 2014-12-17 2016-06-23 Infineon Technologies Austria Ag System and Method for a Switched-Mode Power Supply
US20160294298A1 (en) * 2015-04-04 2016-10-06 Joulwatt Technology Inc Limited Body diode conduction optimization in mosfet synchronous rectifier
CN106253671A (zh) * 2016-08-24 2016-12-21 电子科技大学 一种适用于cot控制的内部纹波补偿电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299615A (zh) * 2010-06-22 2011-12-28 立锜科技股份有限公司 适应性调整固定导通时间的电路与方法
CN103490636A (zh) * 2012-06-11 2014-01-01 比亚迪股份有限公司 用于开关电源的准谐振控制方法、系统及装置
CN103023326A (zh) * 2012-12-11 2013-04-03 矽力杰半导体技术(杭州)有限公司 恒定时间控制方法、控制电路及应用其的开关型调节器
US20160181918A1 (en) * 2014-12-17 2016-06-23 Infineon Technologies Austria Ag System and Method for a Switched-Mode Power Supply
US20160294298A1 (en) * 2015-04-04 2016-10-06 Joulwatt Technology Inc Limited Body diode conduction optimization in mosfet synchronous rectifier
CN104967298A (zh) * 2015-08-06 2015-10-07 电子科技大学 一种用于dc-dc变换器的纹波补偿控制电路
CN105553258A (zh) * 2016-01-21 2016-05-04 长安大学 固定导通时间模式的同步升压型dc-dc转换器电路
CN106253671A (zh) * 2016-08-24 2016-12-21 电子科技大学 一种适用于cot控制的内部纹波补偿电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YANZHAO MA 等: "A Digital Dither Controlled Step-Up/Step-Down", 《IEEE》 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109067210A (zh) * 2018-10-17 2018-12-21 西北工业大学 一种自适应延时补偿有源整流器电路
CN109327938A (zh) * 2018-11-21 2019-02-12 电子科技大学 一种led驱动电路的电感电流谷值检测方法和恒流控制方法
CN110165875A (zh) * 2019-06-26 2019-08-23 绍兴光大芯业微电子有限公司 实现恒定导通时间控制模式的电路及相应的驱动方法
CN110618602A (zh) * 2019-08-30 2019-12-27 华中师范大学 计时电路、芯片、时间振幅转换器及其控制方法
CN110618602B (zh) * 2019-08-30 2021-04-09 华中师范大学 计时电路、芯片、时间振幅转换器及其控制方法
CN111245233A (zh) * 2020-02-20 2020-06-05 重庆邮电大学 一种用于降压型开关电源的自适应关断时间产生电路
CN111245233B (zh) * 2020-02-20 2023-07-21 重庆邮电大学 一种用于降压型开关电源的自适应关断时间产生电路
CN112051883A (zh) * 2020-08-06 2020-12-08 苏州浪潮智能科技有限公司 一种实现电流快速响应的芯片控制方法
CN112051883B (zh) * 2020-08-06 2022-11-29 苏州浪潮智能科技有限公司 一种实现电流快速响应的芯片控制方法
CN112510972A (zh) * 2020-12-09 2021-03-16 杰华特微电子（杭州）有限公司 开关电路的电感电流模拟电路、模拟方法及开关电源
US12027974B2 (en) 2021-01-06 2024-07-02 Silergy Semiconductor Technology (Hangzhou) Ltd Control circuit and switching converter
CN112688542B (zh) * 2021-01-06 2022-04-29 矽力杰半导体技术(杭州)有限公司 控制电路以及应用其的开关变换器
CN112688542A (zh) * 2021-01-06 2021-04-20 矽力杰半导体技术(杭州)有限公司 控制电路以及应用其的开关变换器
CN113162403B (zh) * 2021-03-17 2022-04-15 东南大学 一种宽输入输出范围自稳定的电流模固定导通时间控制方法
CN113162403A (zh) * 2021-03-17 2021-07-23 东南大学 一种宽输入输出范围自稳定的电流模固定导通时间控制方法
TWI802319B (zh) * 2022-03-14 2023-05-11 晶豪科技股份有限公司 恆定導通時間轉換器控制電路及恆定導通時間轉換器
CN117118203A (zh) * 2023-10-24 2023-11-24 江苏展芯半导体技术有限公司 一种降压转换器
CN117118203B (zh) * 2023-10-24 2024-01-23 江苏展芯半导体技术有限公司 一种降压转换器
CN117498658A (zh) * 2023-12-29 2024-02-02 晶艺半导体有限公司 一种斜坡信号产生电路及产生方法
CN117498658B (zh) * 2023-12-29 2024-03-22 晶艺半导体有限公司 一种斜坡信号产生电路及产生方法

Also Published As

Publication number Publication date
CN108512422B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN108512422A (zh) 一种固定导通时间控制的降压型dc-dc转换器
US11038425B2 (en) Synthetic ripple generator for low power hysteretic buck-boost DC-DC controller
CN109586565B (zh) Cot控制的多相直流变换器及控制电路和均流方法
TWI622260B (zh) 具有斜坡補償的升降壓變換器及其控制器和控制方法
US10790742B1 (en) Multi-level power converter with improved transient load response
US11381167B2 (en) Power converter with slope compensation
US10250135B2 (en) Fast response control circuit and control method thereof
CN105356734B (zh) 一种基于COT控制含纹波补偿的Buck电路电源管理芯片
US9595869B2 (en) Multi-level switching regulator circuits and methods with finite state machine control
US10348201B2 (en) Voltage regulation circuit of single inductor and multiple outputs and control method
CN105322792B (zh) 采用滞回升压架构的功率变换器及其方法
CN106329924B (zh) 一种提高负载瞬态响应性能的系统
CN105207480B (zh) 一种轻载时低输出纹波的同步降压型dc‑dc转换器
US9170588B2 (en) Compensation circuit and switching power supply thereof
US10348206B2 (en) Control method, control circuit and switching power supply with the same
CN111435819A (zh) 降压型迟滞式开关变换器及其控制方法
CN114337267A (zh) 一种基于cot架构的电压控制电路、方法及电源设备
CN114744869A (zh) 一种三电平降压直流变换器
US10171035B2 (en) Power factor correction circuit and multiplier
CN104980023B (zh) 一种输出电压控制电路及具有该电路的电源
Wu et al. Current-mode adaptively hysteretic control for buck converters with fast transient response and improved output regulation
CN211377893U (zh) 一种功率因素矫正电路
CN110299843B (zh) 一种复合dcdc电路
CN111313678A (zh) 一种功率因素矫正电路
Lu et al. A 10MHz ripple-based on-time controlled buck converter with dual ripple compensation and real-time efficiency optimization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230224

Address after: 710077 5F, Satellite Building, No. 70, Jinye Road, High-tech Zone, Xi'an, Shaanxi Province

Patentee after: Xi'an Aerospace Minxin Technology Co.,Ltd.

Address before: 710072 No. 127 Youyi West Road, Shaanxi, Xi'an

Patentee before: Northwestern Polytechnical University

TR01 Transfer of patent right