JP6933620B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP6933620B2 JP6933620B2 JP2018172185A JP2018172185A JP6933620B2 JP 6933620 B2 JP6933620 B2 JP 6933620B2 JP 2018172185 A JP2018172185 A JP 2018172185A JP 2018172185 A JP2018172185 A JP 2018172185A JP 6933620 B2 JP6933620 B2 JP 6933620B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bipolar transistor
- transistor
- power supply
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Description
図1は、第1の実施形態の電源回路の構成を示す図である。本実施形態の電源回路は、エミッタが共通接続された3個のNPNバイポーラトランジスタQ1〜Q3を有する。トランジスタQ1〜Q3のエミッタは、電流源15を介して接地端子17に接続される。接地端子17には、接地電位GNDが印加される。
図5は、第2の実施形態の電源回路を示す図である。第1の実施形態に対応する構成には同一の符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。本実施形態の電源回路は、PNPトランジスタQ121、Q122、Q123で構成されるカレントミラー回路12を有する。
図6は、第3の実施形態の電源回路を示す。本実施形態の電源回路は、第1の実施形態のトランジスタQ1〜Q3に代えて、エミッタが共通接続されたPNPトランジスタQ10、Q20及びQ30を有する。トランジスタQ10は、トランジスタQ20、Q30に対してN倍のエミッタ面積を有する。トランジスタQ10を構成する並列接続のトランジスタ(図示せず)の個数を、トランジスタQ20、Q30を夫々構成するトランジスタ(図示せず)の個数に対してN倍とすることで、トランジスタQ10のエミッタ面積をN倍にすることができる。
Claims (5)
- エミッタ、ベース及びコレクタを有する第1導電型の第1のバイポーラトランジスタと、
前記第1のバイポーラトランジスタのエミッタ面積とは異なるエミッタ面積を有し、前記第1のバイポーラトランジスタのエミッタに共通接続されるエミッタを有する第1導電型の第2のバイポーラトランジスタと、
前記第1のバイポーラトランジスタのエミッタ面積とは異なるエミッタ面積を有し、前記第1のバイポーラトランジスタのエミッタに共通接続されるエミッタを有する第1導電型の第3のバイポーラトランジスタと、
前記第1のバイポーラトランジスタのベースと前記第2のバイポーラトランジスタのベース間に接続される第1の抵抗と、前記第2のバイポーラトランジスタのベースと前記第3のバイポーラトランジスタのベース間に接続される第2の抵抗を有する出力電圧設定回路と、
前記第1のバイポーラトランジスタのベースと接地端子との間に順方向に接続されるPN接合ダイオードと、
前記出力電圧設定回路に接続され、前記PN接合ダイオードの順方向電圧と前記第1の抵抗に生じる電圧降下を所定倍した電圧の和の電圧によって設定される基準電圧を出力する基準電圧出力端子と、
前記第3のバイポーラトランジスタのコレクタの電位に応答して、前記基準電圧が所定のしきい値電圧に達したことを示す検出信号を出力する検出信号出力回路と、
を具備することを特徴とする電源回路。 - 前記第2のバイポーラトランジスタと前記第3のバイポーラトランジスタは同じエミッタ面積を有し、前記第1のバイポーラトランジスタは、前記第2のバイポーラトランジスタと前記第3のバイポーラトランジスタに対して、N倍(Nは1より大きい任意の正数)のエミッタ面積を有することを特徴とする請求項1に記載の電源回路。
- 前記第1、第2、及び第3のバイポーラトランジスタのコレクタに接続されるカレントミラー回路を具備することを特徴とする請求項1または2に記載の電源回路。
- 前記検出信号出力回路は、前記第3のバイポーラトランジスタのコレクタに制御電極が接続されたスイッチングトランジスタを備え、前記スイッチングトランジスタの導通に応じて前記検出信号を出力することを特徴とする請求項1から3のいずれか一項に記載の電源回路。
- 前記基準電圧は、前記PN接合ダイオードの順方向電圧の2倍の電圧に設定されることを特徴とする請求項1から4のいずれか一項に記載の電源回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172185A JP6933620B2 (ja) | 2018-09-14 | 2018-09-14 | 電源回路 |
US16/275,048 US10664000B2 (en) | 2018-09-14 | 2019-02-13 | Power source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172185A JP6933620B2 (ja) | 2018-09-14 | 2018-09-14 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020046703A JP2020046703A (ja) | 2020-03-26 |
JP6933620B2 true JP6933620B2 (ja) | 2021-09-08 |
Family
ID=69774001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018172185A Active JP6933620B2 (ja) | 2018-09-14 | 2018-09-14 | 電源回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10664000B2 (ja) |
JP (1) | JP6933620B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5081410A (en) * | 1990-05-29 | 1992-01-14 | Harris Corporation | Band-gap reference |
JP2000065872A (ja) * | 1998-08-20 | 2000-03-03 | Fuji Electric Co Ltd | 電圧検出回路 |
ITMI20021901A1 (it) | 2002-09-06 | 2004-03-07 | Atmel Corp | Sistema di controllo di inserzione di potenza per un convertitore in riduzione di tensione |
US7148742B2 (en) | 2004-07-07 | 2006-12-12 | Micron Technology, Inc. | Power supply voltage detection circuitry and methods for use of the same |
US7812649B2 (en) * | 2004-12-17 | 2010-10-12 | Texas Instruments Incorporated | Low power, power on reset circuit with accurate supply voltage detection |
JP4311687B2 (ja) | 2006-10-06 | 2009-08-12 | 日本テキサス・インスツルメンツ株式会社 | 電源回路およびバッテリ装置 |
US8508211B1 (en) * | 2009-11-12 | 2013-08-13 | Linear Technology Corporation | Method and system for developing low noise bandgap references |
JP6048289B2 (ja) | 2013-04-11 | 2016-12-21 | 富士通株式会社 | バイアス回路 |
US20160274617A1 (en) * | 2015-03-17 | 2016-09-22 | Sanjay Kumar Wadhwa | Bandgap circuit |
-
2018
- 2018-09-14 JP JP2018172185A patent/JP6933620B2/ja active Active
-
2019
- 2019-02-13 US US16/275,048 patent/US10664000B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20200089268A1 (en) | 2020-03-19 |
US10664000B2 (en) | 2020-05-26 |
JP2020046703A (ja) | 2020-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6815941B2 (en) | Bandgap reference circuit | |
US9678526B2 (en) | Current generation circuit, and bandgap reference circuit and semiconductor device including the same | |
JP2005128939A (ja) | 半導体集積回路 | |
US10684637B2 (en) | Bandgap reference voltage generating circuit with temperature correction at range of high/low temperature | |
CN108052150B (zh) | 一种带高阶曲率补偿的带隙基准电压源 | |
CN110895423B (zh) | 用于与绝对温度成比例电路的系统和方法 | |
TWI592786B (zh) | 能隙參考電路 | |
WO2009151555A1 (en) | Voltage regulator | |
CN108052151B (zh) | 一种无嵌位运放的带隙基准电压源 | |
JP6413005B2 (ja) | 半導体装置及び電子システム | |
KR20220058410A (ko) | 기준 전압 회로 | |
TWI716323B (zh) | 電壓產生器 | |
JP2002091590A (ja) | 基準電圧発生回路及び電源装置 | |
JP2008271503A (ja) | 参照電流回路 | |
CN116301178B (zh) | 一种带隙基准电路及芯片 | |
JP2007172153A (ja) | 基準電圧発生回路 | |
JP6933620B2 (ja) | 電源回路 | |
US11061426B2 (en) | Voltage reference circuit with combined power-on reset | |
CN110291486B (zh) | 基准电压产生电路和方法 | |
CN108345336B (zh) | 能隙参考电路 | |
JP6864516B2 (ja) | レギュレータ回路 | |
TWI592785B (zh) | 能隙參考電路 | |
JP7182452B2 (ja) | 電源回路 | |
CN107728690B (zh) | 能隙参考电路 | |
JP4485546B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6933620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |