JP2002091590A - 基準電圧発生回路及び電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 プロセスばらつきや温度変化に対して依存性
が小さく、比較的低い基準電圧を発生できる基準電圧発
生回路を提供する。 【解決手段】 デプレッション型ＭＯＳトランジスタＱ
１とエンハンスメント型ＭＯＳトランジスタＱ２が直列
に接続されてなる基準電圧発生段１が設けられており、
ＭＯＳトランジスタＱ１，Ｑ２の接続点の電位をＶinと
して出力段３に出力している。出力段３において、エン
ハンスメント型ＭＯＳトランジスタＱ３，Ｑ４が電源Ｖ
_DD・ＧＮＤ間に直列に接続され、ＭＯＳトランジスタＱ
３のゲートが基準電圧発生段１の出力に接続され、ＭＯ
ＳトランジスタＱ４のゲートとドレインが接続され、Ｍ
ＯＳトランジスタ３，Ｑ４間の接続点の電位が基準電圧
出力となっている。ＭＯＳトランジスタＱ３，Ｑ４はチ
ャネルプロファイル及びサイズが同じで、ベータが等し
いものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は単独で又は他の半導
体装置に組み込まれるＭＯＳ型又はＣＭＯＳ型の基準電
圧発生回路と、その基準電圧発生回路を利用した装置の
一例としての電源装置に関するものである。特にこの電
源装置は携帯電話など小型機器の電源装置として利用す
るのに適するものである。

【０００２】

【従来の技術】ゲートとソースを接続したデプレッショ
ン型ＭＯＳトランジスタを定電流源とする基準電圧発生
回路が知られている（特公平４−６５５４６号公報参
照）。そこでは、図１１に示されるように、デプレッシ
ョン型ＭＯＳトランジスタＱ１のゲートとソースを接続
してその定電流性を利用する。そして、ゲートとドレイ
ンが接続されたエンハンスメント型ＭＯＳトランジスタ
Ｑ２をその定電流で動作するように直列に接続して、Ｍ
ＯＳトランジスタＱ２に発生する電圧を基準電圧として
取り出すものである。ここでは、いずれのＭＯＳトラン
ジスタＱ１，Ｑ２もＮチャネル型である。基準電圧Ｖre
fとしては、ＭＯＳトランジスタＱ１のしきい値電圧Ｖt
_dとＭＯＳトランジスタＱ２のしきい値電圧Ｖt_eの差
分が出力される。

【０００３】その従来技術の文献では、ＭＯＳトランジ
スタＱ１とＭＯＳトランジスタＱ２との間でしきい値電
圧を異ならせる方法として、基板の不純物濃度又はチャ
ネルの不純物濃度を変化させる方法が実施例として挙げ
られている。その方法は、いずれもイオン注入時の注入
量を変えることである。

【０００４】図１２にＭＯＳトランジスタＱ１，Ｑ２の
Ｖgs対（Ｉds）^1/2波形（ただしドレイン電圧は飽和条
件）を示す。ただし、ＭＯＳトランジスタＱ１，Ｑ２の
コンダクタンスファクタ（Ｋ）は同一とする。Ｖgsはゲ
ートとソース間の電圧、Ｉdsはドレイン電流である。Ｍ
ＯＳトランジスタＱ１はＶgsが０Ｖで固定されているた
め、図１２のＱ１の波形からＩconstなる定電流を流
す。したがって、Ｉds＝ＩconstとなるＭＯＳトランジ
スタＱ２のＶgsがＶrefとなる。ゆえに、 Ｖref ＝ Ｖt_e − Ｖt_d となり、Ｖrefが２つのＭＯＳトランジスタＱ１，Ｑ２
のしきい値電圧Ｖt_e，Ｖt_dの差分で表わされることが
わかる。

【０００５】この回路構成のＶrefの利点として次の点
を挙げることができる。 （１）２つのＭＯＳトランジスタＱ１，Ｑ２の温度特性
がほぼ同一であることにより、Ｖrefの温度依存性が小
さい。 （２）バンドギャップリファレンス回路などに比べてＭ
ＯＳトランジスタが最低２つで構成できるため、比較的
容易にかつ、小面積で構築できる。バンドギャップリフ
ァレンス回路とは、ＰＮ接合のＶｂｅ（ベース・エミッ
タ間の電圧）とサーマルボルテージＶｔ（＝ｋＴ／ｑ）
（ｋはボルツマン定数、Ｔは絶対温度、ｑは単位電荷）
の温度特性の極性の違いを利用して温度係数の極めて小
さい基準電圧Ｖrefを取りだすようにしたものである。

【０００６】また、ＭＯＳトランジスタＱ１のゲートの
結線方法を変えることにより、低電圧の基準電圧を発生
させることができる利点もある（特開平８−３３５１２
２号公報参照）。その回路図を図１３に示す。図１１と
異なる点は、ＭＯＳトランジスタＱ１のゲートが接地さ
れている点にある。

【０００７】ここで、ＭＯＳトランジスタＱ１のしきい
値電圧をＶt_d、ドレイン電流をＩds_d、ゲートとソー
ス間の電圧をＶgs_dとし、ＭＯＳトランジスタＱ２のし
きい値電圧をＶt_e、ドレイン電流をＩds_e、ゲートと
ソース間の電圧をＶgs_eとし、ＭＯＳトランジスタＱ
１，Ｑ２のコンダクタンスファクタがともにＫで同じで
あるとすると、ＭＯＳトランジスタＱ１のドレイン電流
Ｉds_dとＭＯＳトランジスタＱ２のドレイン電流Ｉds_e
は、以下のように示される。 Ｉds_d ＝ Ｋ（Ｖgs_d−Ｖt_d）² Ｉds_e ＝ Ｋ（Ｖgs_e−Ｖt_e）² となる。

【０００８】Ｉds_d ＝Ｉds_e、Ｖgs_d ＝ −Ｖgs_eか
ら求める一定なゲートとソース間の電圧Ｖgs_eは次のよ
うになる。 Ｋ（−Ｖgs_e−Ｖt_d）²＝Ｋ（Ｖgs_e−Ｖt_e）² Ｖgs_e ＝（Ｖt_e−Ｖt_d）／２ すなわち、Ｖrefは Ｖref ＝（Ｖt_e−Ｖt_d）／２ となり、低い基準電圧を設定するのに適している。

【０００９】

【発明が解決しようとする課題】しかしながら、これら
の回路構成で、より高精度のＶrefを実現するためには
以下のような課題がある。 （１）２つのＭＯＳトランジスタＱ１，Ｑ２は別々のイ
オン注入工程によってしきい値電圧Ｖt_d，Ｖt_eをそれ
ぞれ決定しているため、ばらつきは独立で、その差分は
ばらつきが大きくなり、結果としてＶrefのばらつきが
大きくなる。図１４にＭＯＳトランジスタＱ２のしきい
値電圧Ｖt_eが高くなった場合の例を示す。破線が変化
前の状態である。

【００１０】（２）ＭＯＳトランジスタＱ１とＭＯＳト
ランジスタＱ２では、チャネルに注入される不純物の導
電型が異なるため、しきい値電圧やモビリティーの温度
特性が厳密には異なり、Ｖrefの温度特性向上に限界が
ある。図１５に高温時のＭＯＳトランジスタＱ２のしき
い値電圧Ｖt_e及びモビリティーが変化した場合の例を
示す。破線が変化前の状態であり、Ｑ２のＶt_e及び傾
斜が変化している。

【００１１】（３）特開平８−３３５１２２号公報に記
載の基準電圧発生回路では、デプレッション型ＭＯＳト
ランジスタのしきい値Ｖt_dに制約があるため、製造ば
らつきや温度変化に対する製造マージンを大きくとらな
ければならない。例えば図１３に示した基準電圧発生回
路の場合、｜Ｖt_d｜ ＞ Ｖref ＞ Ｖt_eなる制約があ
るため、デプレッション型ＭＯＳトランジスタのしきい
値電圧Ｖt_dを図１１に示す基準電圧発生回路と比べて
かなり低く設定する必要がある。

【００１２】本発明はこのような問題点に鑑み、プロセ
スばらつきや、温度変化に対して依存性が小さく、比較
的低い基準電圧を発生できる基準電圧発生回路を提供す
ることを目的とするものである。

【００１３】

【課題を解決するための手段】本発明は、基準電圧発生
段と、チャネルの不純物プロファイルが同一である２つ
以上のエンハンスメント型ＭＯＳトランジスタが電源・
ＧＮＤ間に直列に接続され、エンハンスメント型ＭＯＳ
トランジスタのゲートが基準電圧発生段の出力に接続さ
れ、それ以外のエンハンスメント型ＭＯＳトランジスタ
のゲートとドレインが接続され、エンハンスメント型Ｍ
ＯＳトランジスタ間の接続点の電位が基準電圧出力とな
る出力段とを備えたものである。

【００１４】出力段に設けられたエンハンスメント型Ｍ
ＯＳトランジスタの個数をｎ個とすると、出力段では、
ゲートが基準電圧発生段の出力に接続されたエンハンス
メント型ＭＯＳトランジスタのゲートに入力される電圧
Ｖinに対して１／ｎの基準電圧Ｖrefを出力する。出力
段に設けられた２つ以上のエンハンスメント型ＭＯＳト
ランジスタは、チャネルの不純物プロファイルが同一で
あることによりプロセスばらつきや温度変化などの外的
不安定要因に対して同様の特性変化を示すので、外的不
安定要因の影響によるＶinに対するＶrefの変動が小さ
い。

【００１５】

【発明の実施の形態】出力段のエンハンスメント型ＭＯ
Ｓトランジスタのベータ（β）は等しいことが好まし
い。その結果、エンハンスメント型ＭＯＳトランジスタ
は外的不安定要因に対して同じ特性変化を示すようにな
り、外的不安定要因の影響によるＶinに対するＶrefの
変動をさらに小さくすることができる。ここで、ベータ
はチャネル幅Ｗ、チャネル長Ｌ、ゲート酸化膜の誘電率
μ、及びゲート容量Ｃoxの関数であり、同時に形成され
るＭＯＳトランジスタではサイズ（Ｗ／Ｌ）を等しくす
ることにより、ベータを等しくすることができる。

【００１６】出力段のエンハンスメント型ＭＯＳトラン
ジスタがコモンセントロイド（共通重心）形状のペアト
ランジスタであることが好ましい。その結果、エンハン
スメント型ＭＯＳトランジスタは外的不安定要因に対し
てさらに等しい特性変化を示すようになるので、外的不
安定要因の影響によるＶinに対するＶrefの変動をさら
に小さくすることができる。

【００１７】上記エンハンスメント型トランジスタのチ
ャネル長をＬ、チャネル幅をＷ、ゲート膜厚をＴoxとす
るとき、値Ｔox／（ＬＷ）^1/2が１.５×１０^-3以下であ
ることが好ましい。一般に、ペアトランジスタのペア性
の指標として、しきい値電圧のペア性（ミスマッチ）の
σ（標準偏差）が使われる。ここでのσはＴox／（Ｌ
Ｗ）^1/2に比例し、係数は１が用いられる。上記ペアト
ランジスタについて、Ｔox／（ＬＷ） ^1/2を１.５×１０
^-3以下にすることにより、１σ＝１.５ｍＶ程度の高精
度なしきい値電圧特性をもつようになる。このことは、
製品規格としての３σをとれば±５ｍＶが見込めるた
め、３σが±１０ｍＶ以上となっている従来品に比べて
より高精度なＶrefを得ることができる。

【００１８】本発明の電源装置は、供給する電源電圧を
基準電圧と比較することによって電源電圧を検出する検
出回路を備えたものであって、その基準電圧を発生する
回路として本発明の基準電圧発生回路を備えたものであ
る。

【００１９】

【実施例】図１に本発明の基準電圧発生回路の実施例１
を示す。Ｑ１はデプレッション型ＭＯＳトランジスタ、
Ｑ２はエンハンスメント型ＭＯＳトランジスタ、Ｑ３，
Ｑ４はＭＯＳトランジスタＱ２よりも低いしきい値電圧
をもつエンハンスメント型ＭＯＳトランジスタを示す。
エンハンスメント型ＭＯＳトランジスタＱ３，Ｑ４はチ
ャネルプロファイル及びサイズが同じで、ベータが等し
いものである。ここでは、いずれのＭＯＳトランジスタ
Ｑ１，Ｑ２，Ｑ３，Ｑ４もＮチャネル型である。デプレ
ッション型ＭＯＳトランジスタＱ１及びエンハンスメン
ト型ＭＯＳトランジスタＱ２で構成される基準電圧発生
段１の回路構成は図１に示す従来型の基準電圧発生回路
と同じであり、この出力をＶinとしてＭＯＳトランジス
タＱ３，Ｑ４で構成される出力段３に入力している。

【００２０】出力段３において、ＭＯＳトランジスタＱ
３のドレインは電源Ｖ_DDに接続され、ＭＯＳトランジス
タＱ３のソースとエンハンスメント型ＭＯＳトランジス
タＱ４のドレインが接続され、エンハンスメント型ＭＯ
ＳトランジスタＱ４のソースがＧＮＤに接続されて、Ｍ
ＯＳトランジスタＱ３，Ｑ４が直列に接続され、その接
続点が出力端子になっている。ＭＯＳトランジスタＱ３
のゲートは基準電圧発生段１の出力に接続されている。
エンハンスメント型ＭＯＳトランジスタＱ４のゲートと
ドレインが接続されている。

【００２１】図２にＭＯＳトランジスタＱ３，Ｑ４のＶ
gs対（Ｉds）^1/2波形を示す。ただし、ドレイン電圧は
飽和条件であり、ＭＯＳトランジスタＱ３，Ｑ４のコン
ダクタンスファクタＫは同一とする。Ｖgsはゲートとソ
ース間の電圧、Ｉdsはドレイン電流である。エンハンス
メント型ＭＯＳトランジスタＱ３、Ｑ４はチャネルプロ
ファイル及びサイズが同じトランジスタであり、しきい
値電圧、及びＶgs対（Ｉds）^1/2波形の傾きベータが同
じなので、ＶrefはＶinの１／２となることがわかる。
ここで、Ｖt_Q3はＭＯＳトランジスタＱ３のしきい値電
圧にＶrefを加えた値を示し、Ｖt_Q4はＭＯＳトランジ
スタＱ４のしきい値電圧を示す。

【００２２】図３に温度が高くなった場合のＭＯＳトラ
ンジスタＱ３，Ｑ４のＶgs対（Ｉds）^1/2波形を示す。
ただしドレイン電圧は飽和条件である。破線は変化前の
状態を示す。ＭＯＳトランジスタＱ３，Ｑ４ともに、し
きい値電圧が低くなり、傾きベータが小さくなるが、Ｍ
ＯＳトランジスタＱ３，Ｑ４はチャネルプロファイル及
びサイズが同じトランジスタであるため、しきい値電圧
及び傾きベータは同じように変化する。これにより、そ
の差分は変化前の状態（破線参照）と変わらず、この場
合でもＶrefはＶinの１／２となることがわかる。

【００２３】図４に、ＭＯＳトランジスタＱ３，Ｑ４の
しきい値電圧が高くばらついた場合のＶgs対（Ｉds）
^1/2波形を示す。ただしドレイン電圧は飽和条件であ
る。破線は、ばらつきのない状態を示す。ＭＯＳトラン
ジスタＱ３，Ｑ４は同じサイズのトランジスタであり、
互いに近くに配置されているため、しきい値電圧も同様
に変化する。この場合のＩconstはしきい値電圧が高く
なるに比べ減少するが、この場合でもＶrefはＶinの１
／２となることがわかる。

【００２４】以上のように、この実施例によれば、ＭＯ
ＳトランジスタＱ３，Ｑ４が同じ不純物プロファイルを
もち、サイズも同じトランジスタであることにより、温
度変化や製造ばらつきに対して変動が小さい基準電圧を
供給することができる。

【００２５】図５に基準電圧発生回路の実施例２を示
す。ＭＯＳトランジスタＱ１〜Ｑ４は実施例１と同じで
あり、Ｑ５はＭＯＳトランジスタＱ３，Ｑ４とチャネル
プロファイル及びサイズが同じでベータが等しいエンハ
ンスメント型ＭＯＳトランジスタである。ＭＯＳトラン
ジスタＱ４のソースがＭＯＳトランジスタＱ５のドレイ
ンに接続され、ＭＯＳトランジスタＱ５のソースがＧＮ
Ｄに接続されて、ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５
が直列に接続され、ＭＯＳトランジスタＱ５のゲートと
ドレインが接続されている。ＭＯＳトランジスタＱ４と
Ｑ５の接続点が出力端子となっている。この実施例で
は、出力段３ａはＭＯＳトランジスタＱ３，Ｑ４，Ｑ５
によって構成される。

【００２６】実施例1に比べて、ＭＯＳトランジスタＱ
３，Ｑ４と同じサイズのＭＯＳトランジスタＱ５を一段
付加することにより、Ｖinの１／３のＶrefを得ること
ができ、より低い電圧を得ることができる。実施例２で
も実施例１と同様に、ＭＯＳトランジスタＱ３，Ｑ４，
Ｑ５のしきい値電圧及び傾きベータは温度変化や製造ば
らつきなどの外的不安定要因に対して同様に変化するの
で、外的不安定要因に対して変動が小さい基準電圧を供
給することができる。

【００２７】図６に基準電圧発生回路の実施例３を示
す。ＭＯＳトランジスタＱ３，Ｑ４は実施例１と同じで
あり、出力段３の構成も実施例１と同じである。ＭＯＳ
トランジスタＱ３のゲートに基準電圧発生段としてのバ
ンドギャップリファレンス５の出力端子が接続されてい
る。実施例３では、Ｖin自体が温度に対して安定な電位
であるため、さらに安定的に、低いＶrefを出力するこ
とができる。

【００２８】実施例１〜３に用いられるＭＯＳトランジ
スタＱ３、Ｑ４、Ｑ５は、チャネルプロファイル及びサ
イズが同じトランジスタを用いるが、それでも微細な製
造ばらつきにより、しきい値電圧や傾きベータが異なる
ことがある。そこで、高いペア性を得るために、これら
をコモンセントロイド（共通重心）形状のペアトランジ
スタとすることが望ましい。

【００２９】図７に、図１に示された実施例1のＭＯＳ
トランジスタＱ３とＱ４をコモンセントロイド形状に形
成した基準電圧発生回路の実施例４を示す。ゲートＧ
１、ドレインＤ１及びソースＳ１からなる４つのＭＯＳ
トランジスタによりＱ３が構成され、ゲートＧ２、ドレ
インＤ２及びソースＳ２からなる４つのＭＯＳトランジ
スタによりＱ４が構成されている。このような形状にす
ることにより、よりばらつきの小さい基準電圧を得るこ
とができる。

【００３０】図８に本発明の基準電圧発生回路を備えた
電源装置の実施例を示す。この電源装置は携帯電話など
の携帯機器に使用されるものであり、供給する電源電圧
Ｖ_DDを基準電圧Ｖrefと比較することによって電源電圧
Ｖ_DDの降下又は上昇を検出する検出回路を備えた電源装
置である。

【００３１】図８に示されている回路は、その電源装置
における検出回路部分である。１５はコンパレータで、
その反転入力端子にこの発明の基準電圧発生回路１７が
接続され、基準電圧Ｖrefが印加される。電源であるバ
ッテリーからの出力電圧は電源端子Ｖ_DDに印加され、そ
の電圧は分圧抵抗１９ａと１９ｂによって分圧されてコ
ンパレータ１５の非反転入力端子に入力される。基準電
圧発生回路１７は、例えば図１、図５、図６に示された
ものであり、その電源Ｖ_DDとしてはこの電源装置におけ
るバッテリーが使用される。ここで、コンパレータ１
５、基準電圧発生回路１７及び分圧抵抗１９ａ，１９ｂ
により検出回路を構成している。

【００３２】この電源装置において、バッテリーの電圧
が高く、分圧抵抗１９ａ，１９ｂにより分圧された電圧
が基準電圧Ｖrefよりも高いときはコンパレータ１５の
出力がＨを維持し、バッテリーの電圧が降下してきて分
圧抵抗１９ａ，１９ｂにより分圧された電圧が基準電圧
Ｖref以下になってくるとコンパレータ１５の出力がＬ
になる。コンパレータ１５の出力を携帯電話等の使用機
器に表示することによりバッテリーの電圧が所定値以下
になったことを知らせることができる。この用途におい
て、Ｖrefとして、温度変化などに対し高い安定性が要
求されるが、本発明のＶrefを用いれば要求を満たすこ
とができる。

【００３３】このような検出回路を複数設け、互いに基
準電圧Ｖrefを異ならせたり、分圧抵抗１９ａ，１９ｂ
の分圧比を異ならせたりして、それぞれの検出回路が検
出する電圧値を異ならせることにより、バッテリーの電
圧状態をより詳しく表示できるようになる。

【００３４】図９は本発明の基準電圧発生回路を備えた
定電圧電源の一例を示す回路図である。電源２１からの
電源を負荷２３に安定して供給すべく、定電圧回路２５
が設けられている。定電圧回路２５は、電源２１が接続
される入力端子（Ｖbat）２７、基準電圧発生回路（Ｖr
ef）２９、オペアンプ（ＯＰＡＭＰ）３１、Ｐチャネル
ＭＯＳトランジスタからなる出力トランジスタ（ＤＲ
Ｖ）３３、分圧抵抗Ｒ１，Ｒ２及び出力端子（Ｖout）
３５を備えている。

【００３５】定電圧回路２５のオペアンプ３１では、出
力端子が出力トランジスタ３３のゲート電極に接続さ
れ、反転入力端子に基準電圧発生回路２９から基準電圧
Ｖrefが印加され、非反転入力端子に出力電圧Ｖoutを抵
抗Ｒ１とＲ２で分圧した電圧が印加され、出力電圧Ｖou
tが抵抗Ｒ１とＲ２により分圧された電圧が基準電圧に
等しくなるように制御される。本発明による基準電圧発
生回路２９により、安定した基準電圧Ｖrefを供給する
ことにより、安定した出力電圧を供給することができる
ようになる。本発明の基準電圧発生回路が適用される装
置や機器は、上に示した電源装置に限らず、安定した基
準電圧が必要とされるものであればすべて適用すること
ができる。

【００３６】図１０基準電圧発生回路の実施例５とし
て、実施例１に挙げた回路をＰｃｈを用いて構成した例
を示す。Ｑ１１はエンハンスメント型ＭＯＳトランジス
タ、Ｑ１２はデプレッション型ＭＯＳトランジスタ、Ｑ
１３，Ｑ１４はＭＯＳトランジスタＱ１１よりも低いし
きい値電圧をもつエンハンスメント型ＭＯＳトランジス
タを示す。エンハンスメント型ＭＯＳトランジスタＱ１
３，Ｑ１４はチャネルプロファイル及びサイズが同じも
のである。ここでは、いずれのＭＯＳトランジスタＱ１
１，Ｑ１２，Ｑ１３，Ｑ１４もＰチャネル型である。

【００３７】基準電圧発生段７では、ＭＯＳトランジス
タＱ１１のソースが電源Ｖ_DDに接続され、ＭＯＳトラン
ジスタＱ１１のドレインとＭＯＳトランジスタＱ１２の
ソースが接続され、ＭＯＳトランジスタＱ１２のドレイ
ンが接地されて、ＭＯＳトランジスタＱ１１とＭＯＳト
ランジスタＱ１２が直列に接続され、ＭＯＳトランジス
タＱ１１のゲートとドレインが接続され、ＭＯＳトラン
ジスタＱ１２のゲートとソースが接続されている。両Ｍ
ＯＳトランジスタＱ１１，Ｑ１２の接続点が次段への出
力端子となっている。基準電圧発生段７はこの出力をＶ
inとしてＭＯＳトランジスタＱ１３，Ｑ１４で構成され
る出力段９に入力している。

【００３８】出力段９において、ＭＯＳトランジスタＱ
１３のソースは電源Ｖ_DDに接続され、ＭＯＳトランジス
タＱ１３のドレインとＭＯＳトランジスタＱ１４のソー
スが接続され、ＭＯＳトランジスタＱ１４のドレインが
ＧＮＤに接続されて、ＭＯＳトランジスタＱ１３，Ｑ１
４が直列に接続され、ＭＯＳトランジスタＱ１３のゲー
トが基準電圧発生段７の出力に接続され、ＭＯＳトラン
ジスタＱ１３のゲートとドレインが接続されている。両
ＭＯＳトランジスタＱ１３，Ｑ１４の接続点が出力端子
となっている。

【００３９】実施例６において、ＶinとＶrefの関係
は、 Ｖref ＝（Ｖ_DD＋Ｖin）／２ となる。実施例６においても、ＭＯＳトランジスタＱ１
３，Ｑ１４が同じ不純物プロファイルをもち、サイズも
等しいトランジスタであることにより、温度変化や製造
ばらつきに対して変動が小さい基準電圧を出力段９の出
力端子から供給することができる。

【００４０】

【発明の効果】本発明の定電圧発生回路では、基準電圧
発生段と、チャネルの不純物プロファイルが同一である
２つ以上のエンハンスメント型ＭＯＳトランジスタが電
源・ＧＮＤ間に直列に接続され、エンハンスメント型Ｍ
ＯＳトランジスタのゲートが基準電圧発生段の出力に接
続され、それ以外のエンハンスメント型ＭＯＳトランジ
スタのゲートとドレインが接続され、エンハンスメント
型ＭＯＳトランジスタ間の接続点の電位が基準電圧出力
となる出力段とを備え、基準電圧発生段の出力Ｖinに対
して低い基準電圧を出力段から発生するとともに、出力
段のエンハンスメント型ＭＯＳトランジスタがプロセス
ばらつきや温度変化などの外的不安定要因に対して同様
の特性変化を示すようにしたので、外的不安定要因の影
響によるＶinに対するＶrefの変動を小さくすることが
できる。

【００４１】さらに、出力段のエンハンスメント型ＭＯ
Ｓトランジスタのベータを等しくすれば、エンハンスメ
ント型ＭＯＳトランジスタは外的不安定要因に対して同
じ特性変化を示すようになり、外的不安定要因の影響に
よるＶinに対するＶrefの変動をさらに小さくすること
ができる。

【００４２】さらに、出力段のエンハンスメント型ＭＯ
Ｓトランジスタをコモンセントロイド（共通重心）形状
のペアトランジスタにより構成するようにすれば、エン
ハンスメント型ＭＯＳトランジスタは外的不安定要因に
対してさらに等しい特性変化を示すようになるので、外
的不安定要因の影響によるＶinに対するＶrefの変動を
さらに小さくすることができる。

【００４３】さらに、エンハンスメント型ＭＯＳトラン
ジスタのチャネル長をＬ、チャネル幅をＷ、ゲート膜厚
をＴoxとするとき、値Ｔox／（ＬＷ）^1/2が１.５×１０
^-3以下であるようにすれば、ペアトランジスタについ
て、１σ＝１.５ｍＶ程度の高精度なしきい値電圧特性
をもつようになり、外的不安定要因の影響によるＶinに
対するＶrefの変動をさらに小さくすることができる。

【００４４】本発明の電源装置においては、本発明の基
準電圧発生回路を用いて電源電圧を検出するので、電源
装置の供給電圧を安定して検出することができる。

【図面の簡単な説明】

【図１】本発明の基準電圧発生回路の第１の実施例を示
す回路図である。

【図２】ＭＯＳトランジスタＱ３，Ｑ４のＶgs対（Ｉd
s）^1/2波形を示す図である。

【図３】温度が高くなった場合のＭＯＳトランジスタＱ
３，Ｑ４のＶgs対（Ｉds）^1/2波形を示す図である。

【図４】ＭＯＳトランジスタＱ３，Ｑ４のしきい値電圧
が変化した場合のＶgs対（Ｉds）^1/2波形を示す図であ
る。

【図５】本発明の基準電圧発生回路の第２の実施例を示
す回路図である。

【図６】本発明の基準電圧発生回路の第３の実施例を示
す回路図である。

【図７】本発明の基準電圧発生回路の第４の実施例のＭ
ＯＳトランジスタＱ３とＱ４を示し、コモンセントロイ
ド形状を示す概略図である。

【図８】本発明の電源装置の一実施例における検出回路
部分を示す回路図である。

【図９】本発明の基準電圧発生回路を備えた定電圧電源
の一例を示す回路図である。

【図１０】本発明の基準電圧発生回路の第５の実施例を
示す回路図である。

【図１１】デプレッション型ＭＯＳトランジスタを定電
流とする基準電圧発生回路の従来例を示す回路図であ
る。

【図１２】ドレイン電圧が飽和条件を満たしているＭＯ
ＳトランジスタＱ１，Ｑ２のＶgs対（Ｉds）^1/2波形を
示す図である。

【図１３】デプレッション型ＭＯＳトランジスタを定電
流とする基準電圧発生回路の他の従来例を示す回路図で
ある。

【図１４】ＭＯＳトランジスタＱ２のしきい値電圧が変
化した場合のＶgs対（Ｉds）^1/2波形を示す図である。

【図１５】高温時にＭＯＳトランジスタＱ２のしきい値
電圧及びモビリティーが変化した場合のＶgs対（Ｉds）
^1/2波形を示す図である。

【符号の説明】

１，７ 基準電圧発生段 ５ バンドギャップリファレンス ３，３ａ，９ 出力段 Ｑ１ デプレッション型ＭＯＳトランジスタ Ｑ２，Ｑ３，Ｑ４，Ｑ５ エンハンスメント型ＭＯＳ
トランジスタ Ｑ１２ デプレッション型ＭＯＳトランジスタ Ｑ１１，Ｑ１３，Ｑ１４ エンハンスメント型ＭＯＳ
トランジスタ １５ コンパレータ １７ 基準電圧発生回路 １９ａ，１９ｂ 分圧抵抗 ２１ 電源 ２３ 負荷 ２５ 定電圧回路 ２７ 入力端子 ２９ 基準電圧発生回路 ３１ オペアンプ ３３ 出力トランジスタ ３５ 出力端子 Ｒ１，Ｒ２ 分圧抵抗

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基準電圧発生段と、 チャネルの不純物プロファイルが同一である２つ以上の
   エンハンスメント型ＭＯＳトランジスタが電源・ＧＮＤ
   間に直列に接続され、前記エンハンスメント型ＭＯＳト
   ランジスタのゲートが前記基準電圧発生段の出力に接続
   され、それ以外の前記エンハンスメント型ＭＯＳトラン
   ジスタのゲートとドレインが接続され、前記エンハンス
   メント型ＭＯＳトランジスタ間の接続点の電位が基準電
   圧出力となる出力段と、を備えたことを特徴とする基準
   電圧発生回路。
2. 【請求項２】 前記エンハンスメント型ＭＯＳトランジ
   スタのベータが等しい請求項１記載の基準電圧発生回
   路。
3. 【請求項３】 前記エンハンスメント型ＭＯＳトランジ
   スタがコモンセントロイド（共通重心）形状のペアトラ
   ンジスタである請求項２記載の基準電圧発生回路。
4. 【請求項４】 前記エンハンスメント型ＭＯＳトランジ
   スタのチャネル長をＬ、チャネル幅をＷ、ゲート膜厚を
   Ｔoxとするとき、値Ｔox／（ＬＷ）^1/2が１.５×１０^-3
   以下である請求項３記載の基準電圧発生回路。
5. 【請求項５】 供給する電源電圧を基準電圧と比較する
   ことによって電源電圧を検出する検出回路を備えた電源
   装置において、 前記基準電圧を発生する回路として請求項１から４のい
   ずれかに記載の基準電圧発生回路を備えたことを特徴と
   する電源装置。