CN1294692C

CN1294692C - 降压电路、电源电路及半导体集成电路

Info

Publication number: CN1294692C
Application number: CNB2003101154757A
Authority: CN
Inventors: 藤濑隆史
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-11-26
Filing date: 2003-11-26
Publication date: 2007-01-10
Anticipated expiration: 2023-11-26
Also published as: CN1503440A; US20040136213A1; JP2004180382A; JP3741100B2; US7099167B2

Abstract

本发明提供了一种降压电路、电源电路及半导体集成电路。一种能够与负载无关，提供稳定电位的电荷泵式降压电路。本降压电路具有：时钟控制电路(2)，用于输出具有基于控制信号确定的频率的多个时钟信号；电荷泵电路(3)，与时钟控制电路输出的多个时钟信号同步，通过切换多个电容器的连接，使加到第1端子的第1电位降压后，作为第2电位从第2端子输出；以及比较电路(1)，通过将第2电位与参考电位比较，生成提供到时钟控制电路的控制信号。

Description

降压电路、电源电路及半导体集成电路

技术领域

本发明涉及一种将外加电压降压后输出的电荷泵式的降压电路；及使用电荷泵降压电路生成多个电源电位的电源电路。本发明还涉及一种包括这种降压电路或电源电路，用于驱动LCD(液晶显示装置)等的半导体集成电路(LCD驱动器)。

背景技术

图4是表示现有技术的电荷泵式的1/2降压电路的电路图。该降压电路是将第1电位V1降压1/2后，输出第2电位V2的电路。如图4所示，其中包括：在第1电位V1和低电位一侧的电源电位V_SS(这里为接地)之间串联连接的P沟道MOS晶体管Q1及Q2、N沟道MOS晶体管Q3及Q4、在晶体管Q1及Q2的结点与晶体管Q3及Q4的结点之间连接的电容器C1、在第1电位V1和第2电位V2之间连接的电容器C2、在第2电位V2和接地V_SS之间连接的电容器C3。这里，电容器C2的容量和电容器C3的容量相等。

在这些晶体管Q1～Q4的栅极，分别施加具有如图5所示波形的时钟信号CKA～CKD。图6(a)给出了图5所示时间T1中的降压电路的等效电路，图6(b)给出了图5所示时间T2中的降压电路的等效电路。

如图6(a)所示的时间T1中，在第1电位V1和接地电位V_SS之间串联连接电容器C2和电容器(C1+C3)，对两个电容器进行电荷充电，将第1电位V1分压成(C1+C3)：C2。然后，在时间T2中，如图6(b)所示，在第1电位V1和接地电位V_SS之间串联连接电容器(C1+C2)和电容器C3。向两个电容器充电，并将第1电位V1分压成C3：(C1+C2)。通过重复这样的开关动作，使电容器C2的两端，保持第1电位V1的大致一半的电压。这样，在电荷泵式的降压电路中，由于不需要流过直流的损耗电流，因此，具有效率极高的特点。

然而，在电荷泵式降压电路中，因为只向电容器传送充电电荷，因此，如果想获得即使很少的大电流，也会存在降低输出电压的问题。

另一方面，为了在LCD驱动器中生成与被输入的图像数据相对应的电位，并向LCD的电极输出，而采用了基于稳压电源电位生成几种电源电位的电源电路。图7给出了这样的现有技术的电源电路。在该电源电路中，采用了由电阻构成的分压电路和由运算放大器构成的电压缓冲器，所以，尤其在运算放大器中发生直流的损耗电流，存在着功耗变大的问题。

发明内容

因此，鉴于上述问题，本发明的第一目的在于使电荷泵降压电路能够与负载大小无关而供给稳定电位。另外，本发明的第二目的在于，使基于被供给的电位而生成几种电源电位的电源电路，能降低直流损耗电流，减少功率消耗。还有，本发明的第三目的在于，提供具有这样的降压电路或电源电路的半导体集成电路。

为了解决以上课题，本发明所涉及的降压电路配有以下3种电路：时钟控制电路，用于输出具有基于控制信号确定的频率的多个时钟信号；电荷泵电路，其与所述时钟控制电路输出的多个时钟信号同步，通过切换多个电容器的连接，将施加于第1端子的第1电位降压后，作为第2电位从第2端子输出；以及，比较电路，其作用是通过将第2电位与参考电位进行比较，生成提供到所述时钟控制电路的控制信号。

该降压电路，还可以具有参考电位生成电路，其基于施加到所述电荷泵电路的第1端子的第1电位，生成参考电位。另外，时钟控制电路还可以包括以下3种电路：分频电路，对输入的时钟信号进行分频；选择电路，其作用是基于所述比较电路的控制信号，从输入的时钟信号和由所述分频电路分频的时钟信号中选择一方；以及输出电路，基于被所述选择电路选择的时钟信号，向电荷泵电路输出多个时钟信号。

根据本发明的降压电路，可通过将输出电位与参考电位相比较，使供给到电荷泵电路的时钟频率产生变化，所以，能够与负载无关而提供稳定的电位。

本发明涉及的电源电路是基于第1电位从多个端子输出多个电位的电源电路，其具有：将第1电位分压的分压电路；根据被分压电路分压的电位，输出第2电位的电压输出器；以及，与时钟信号同步，通过切换多个电容器的连接，使第1电位或第2电位降压后，作为第3电位输出的降压电路。

还可以使该电源电路具有：升压第1电位后，输出第4电位的升压电路、将第4电路分压的第2分压电路、基于被第2电路分压的电位，输出第5电位的第2电压输出器、以及，与时钟信号同步，通过切换多个电容器的连接，使第4电位或第5电位降压后，作为第6电位输出的第2降压电路。另外，该电源电路还可以进一步具有：生成稳定的电源电位的稳压电源电路、以及将稳压电源电路所生成的稳定的电源电位，按照特定的放大率进行放大，生成第1电位的运算放大器。

本发明的电源电路是由电荷泵式降压电路输出一部分电源电压，所以，与由电压输出器输出全部的电源电压相比，能够降低直流损耗电流，减少功耗。

另外，本发明所涉及的半导体集成电路，具有上述任何一种降压电路或电源电路。

附图说明

图1是本发明第一实施方式所述半导体集成电路中包含的降压电路构成示意图。

图2给出了构成图1所示的时钟控制电路的电路图。

图3是本发明的第二实施方式所述半导体集成电路中包含的电源电路构成示意图。

图4是现有技术的电荷泵式的降压电路的电路图。

图5给出了在图4所示降压电路中采用的时钟信号波形示意图。

图6是图4所示降压电路的等效电路图。

图7现有技术的电源电路图。

具体实施方式

以下、围绕本发明的优选实施方式参照附图加以详细说明，同时，同一构成元件附加相同的参考标号，省略其说明。

图1给出了本发明第一实施方式所涉及的半导体集成电路中的降压电路的构成图，图1所示的降压电路包括：时钟控制电路2，用于输出具有基于控制信号确定的频率的多个时钟信号CKA～CKD；电荷泵电路3，其作用是与时钟控制电路2输出的多个时钟信号CKA～CKD同步，通过切换多个电容器的连接，将施加到第1端子的第1电位V1降压后，作为第2电位从第2端子输出；以及，比较器1，通过将第2电位V2与参考电位V_REF进行比较，生成控制信号，并提供到所述时钟控制电路2。

这里，参考电位V_REF是用电阻R1和R2将第1电位V1和低电位一侧的电源电位(在本实施方式中为接地电位)V_SS之间的电压分压后生成的，当为1/2降压电路时，设电阻R1和R2的电阻值相等。

在图2，给出了图1所示的时钟控制电路的构成，如图2所示，时钟电路2包括：分频电路21，用于对输入的时钟信号CK进行分频；选择电路22，其基于比较器输出的控制信号，从时钟输入信号CK和被分频电路21分频的分频时钟信号中选择一个；以及输出电路23，所述输出电路23根据选择电路22所选择的时钟信号，向电荷泵电路输出多个时钟信号CKA-CKD。选择电路22，例如由多个AND电路和OR电路构成。输出电路23，例如由多个反相器构成。

作为电荷泵电路3，可以采用图4所示的电路。另外，作为比较器1，也可采用运算放大器，也可以赋予磁滞特性。当电荷泵电路3输出的第2电位V2比参考电位V_REF还高时，则从比较器输出的控制信号变为低电平，时钟控制电路2内的选择电路22选择由分频电路分频的时钟信号。

这里，如果想在电荷泵电路3上连接负载，并获取大电流，就来不及从电荷泵电路3传送电荷。使电荷泵电路3的输出端的第2电位V2下降，第2电位V2若比参考电位V_REF还低，那么，从比较器输出的控制信号变为高电平，时钟控制电路2内的选择电路22，选择比分频时钟信号的频率还高的输入时钟信号CK，这样，使电荷泵电路3中的开关频率变高，使对电容的充电频繁起来，因此，抑制了输出电位V2的降低，可接近于设定值V1/2。

以下，说明本发明的第二实施方式。

图3给出了本发明第二实施方式所涉及的半导体集成电路中的电源电路构成图，图3所示电源电路，根据被运算放大器5输出的第1电位V1，从多个端子输出V1～V6多个电位。

该电源电路包括：生成稳定的电源电位V_REG的稳压电源电路4；按照规定的放大率将稳压电源电位V_REG放大，而生成第1电位V1的运算放大电路5；分压第1电位V1的电阻R21及R22；根据被电阻R21和R22分压的电位，输出第2电位V2的运算放大电路6；以及，在第1电位V1与第2电位V2之间，将第1电位V1降压1/2，输出第3电位V3的降压电路7。另外，降压电路7，也可以在第2电位V2与低电位一侧的电源电位(在本实施方式中为接地电位)V_SS之间降压。

该电源电路还包括：将第1电位升压2倍后，以第4电位V4输出的升压电路8；将第4电位V4分压的电阻R31及R32；根据被电阻R31及R32分压的电位，输出第5电位V5的运算放大器9；在第5电位V5与第1电位V1之间，将第5电位V5降压1/2后，输出第6电位V6的降压电路10。另外，降压电路10也可以在第4电位V4与第5电位V5之间，将第4电位V4降压1/2。

运算放大器5，按照由电阻R11及R12的电阻值决定的放大率，将稳压电源电位V_REG放大，生成第1电位V1。运算放大器6包括具有100％反馈的电压输出器，以低阻抗输出被电阻R21及R22分压的电位。作为降压电路7，虽然可以采用如图4所示的降压电路，但优选使用图1所示的降压电路。另外，降压电路7，可与时钟信号同步，通过切换多个电容器的连接，进行1/2降压动作。

作为升压电路8，可采用电荷泵式的正向升压电路，运算放大器9包括具有100％反馈的电压输出器，以低阻抗输出被电阻R31及R32分压的电位。作为降压电路10，虽然可以采用如图4所示的降压电路，但希望优选使用图1所示的降压电路。另外，降压电路10可与时钟信号同步，通过切换多个电容器的连接，进行1/2降压动作。

这样、通过使两个电压输出器和两个1/2降压电路的组合，基于被供给的第1电位V1、及第4电位的V4＝2·V1，生成第2电位V2、第3电位V3、第5电位V5、和第6电位V6。这里，例如可以设V2＝(1/3)·V1、V3＝(2/3)·V1、V5＝V1+(2/3)·(V4-V1)＝(5/3)·V1、V6＝V1+(1/3)·(V4-V1)＝(4/3)·V1。

如上所述，如果采用本发明的降压电路，可通过将输出电位与参考电位进行比较，使输入到电荷泵电路的时钟信号频率发生变化，因此，能够不管加负载与否，均可提供稳定的电压。另外，根据本发明的电源电路，可由电荷泵式降压电路输出一部分电源电位，所以比较由电压输出器输出全部电源电位的电源电路，更能降低直流的损耗电流、减少功耗。

尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改，变化，和等同物由所附的权利要求书的内容涵盖。

附图标记说明

1 比较器

2 时钟控制电路

3 电荷泵电路

4 稳压电源电路

5、6、9 运算放大器

8 升压电路

7、10 降压电路

21 分频电路

22 选择电路

23 输出电路

R1～R32 电阻

C1～C3 电容器

Q1～Q4 晶体管

Claims

1.一种降压电路，其具有：

时钟控制电路，用于输出具有基于控制信号确定的频率的多个时钟信号；

电荷泵电路，其与所述时钟控制电路输出的多个时钟信号同步，通过切换多个电容器的连接，将施加到第1端子的第1电位降压后，作为第2电位从第2端子输出；以及

比较电路，通过将第2电位与参考电位进行比较，生成提供到所述时钟控制电路的控制信号；

其中，所述时钟控制电路包括：

分频电路，对输入的时钟信号进行分频；

选择电路，基于由所述比较电路提供的控制信号，从输入的时钟信号或由所述分频电路分频后的时钟信号中选择一方；以及

输出电路，基于由所述选择电路选择的时钟信号，输出多个向所述电荷泵电路提供的时钟信号。

2.根据权利要求1所述的降压电路，还具有参考电位生成电路，其基于施加到所述电荷泵电路的第1端子的第1电位，生成参考电位。

3.一种电源电路，其基于第1电位从多个端子输出多个电位，具有：

分压电路，对第1电位进行分压；

电压输出器，基于被所述分压电路分压后的电位，输出第2电位；以及

降压电路，其与时钟信号同步，通过切换多个电容器的连接，把第1电位或第2电位降压后，作为第3电位输出。

4.根据权利要求3所述的电源电路，还具有：

升压电路，将第1电位升压后，输出第4电位；

第2分压电路，对第4电位进行分压；

第2电压输出器，基于被第2分压电路分压后的电位，输出第5电位；以及

第2降压电路，其与时钟信号同步，通过切换多个电容器的连接，将第4电位或第5电位降压后，作为第6电位输出。

5.根据权利要求3或4所述的电源电路，还具有：

稳压电源电路，其生成稳定的电源电位；以及

运算放大器，以规定的放大率，通过放大由所述稳压电源电路生成的稳定的电源电位，生成第1电位。

6.一种半导体集成电路，其具有权利要求1～2中任一所述的降压电路。

7.一种半导体集成电路，其具有权利要求3～5中任一所述的电源电路。