JP2001337653A - 液晶用駆動電源 - Google Patents
液晶用駆動電源Info
- Publication number
- JP2001337653A JP2001337653A JP2000154693A JP2000154693A JP2001337653A JP 2001337653 A JP2001337653 A JP 2001337653A JP 2000154693 A JP2000154693 A JP 2000154693A JP 2000154693 A JP2000154693 A JP 2000154693A JP 2001337653 A JP2001337653 A JP 2001337653A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- negative
- positive
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶表示器の駆動に必要な正負の電圧の比率
の絶対値が１になるようにし、液晶の劣化を防止して液
晶表示器の寿命の長期化が図ること。 【解決手段】 第１液晶駆動電圧生成部２では、その出
力端子２６には基準電圧となる正の中間電圧ＶＭが生成
する。出力端子２６と出力端子２４との間の出力端子２
５には、その中間電圧ＶＭを基準とする正の低電圧ＶＨ
を生成する。出力端子２６と負の電源電圧端子との間の
出力端子２７には、負の低電圧ＶＬを生成する。第２液
晶駆動電圧生成部３は、自己の生成する負の高電圧Ｖ２
の一部を検出し、この検出電圧を中間電圧ＶＭを基準に
設定される所定の比較電圧ＶＲＥＦと比較し、その比較
結果に応じてその生成される負の高電圧を制御するよう
にした。
の絶対値が１になるようにし、液晶の劣化を防止して液
晶表示器の寿命の長期化が図ること。 【解決手段】 第１液晶駆動電圧生成部２では、その出
力端子２６には基準電圧となる正の中間電圧ＶＭが生成
する。出力端子２６と出力端子２４との間の出力端子２
５には、その中間電圧ＶＭを基準とする正の低電圧ＶＨ
を生成する。出力端子２６と負の電源電圧端子との間の
出力端子２７には、負の低電圧ＶＬを生成する。第２液
晶駆動電圧生成部３は、自己の生成する負の高電圧Ｖ２
の一部を検出し、この検出電圧を中間電圧ＶＭを基準に
設定される所定の比較電圧ＶＲＥＦと比較し、その比較
結果に応じてその生成される負の高電圧を制御するよう
にした。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示器のドラ
イバ駆動に必要な正負の高電圧と、その正負の低電圧と
をそれぞれ生成する液晶用駆動電源に関する。
イバ駆動に必要な正負の高電圧と、その正負の低電圧と
をそれぞれ生成する液晶用駆動電源に関する。
【０００２】
【従来の技術】従来、この種の液晶用駆動電源では、液
晶表示器の画素をオンにするときの電圧として例えば高
電圧の±３０Ｖ、画素をオフするときの電圧として例え
ば低電圧の±２Ｖを必要とする。
晶表示器の画素をオンにするときの電圧として例えば高
電圧の±３０Ｖ、画素をオフするときの電圧として例え
ば低電圧の±２Ｖを必要とする。
【０００３】このため、従来の液晶用駆動電源では正負
の電圧が必要となり、正側の電圧である＋３０Ｖと＋２
Ｖは０Ｖを基準に生成し、一方、負側の電圧である−３
０Ｖと−２Ｖは０Ｖを基準に生成するというように、正
負の電圧を個別に生成していた。
の電圧が必要となり、正側の電圧である＋３０Ｖと＋２
Ｖは０Ｖを基準に生成し、一方、負側の電圧である−３
０Ｖと−２Ｖは０Ｖを基準に生成するというように、正
負の電圧を個別に生成していた。
【０００４】
【発明が解決しようとする課題】しかし、従来の液晶用
駆動電源では、上記のように正負の電圧を０Ｖを基準に
個別に生成していたので、正電圧と負電圧との電圧値が
異なるような場合がある。このような場合には、正電圧
と負電圧の比率の絶対値が１にならず、液晶に直流電圧
が印加されることになって液晶を劣化させ、液晶表示器
の寿命を短くするという不都合がある。
駆動電源では、上記のように正負の電圧を０Ｖを基準に
個別に生成していたので、正電圧と負電圧との電圧値が
異なるような場合がある。このような場合には、正電圧
と負電圧の比率の絶対値が１にならず、液晶に直流電圧
が印加されることになって液晶を劣化させ、液晶表示器
の寿命を短くするという不都合がある。
【０００５】そこで、本発明の目的は、液晶表示器の駆
動に必要な正負の電圧の比率の絶対値が１になるように
し、液晶の劣化を防止して液晶表示器の寿命の長期化が
図れるようにした液晶用駆動電源を提供することにあ
る。
動に必要な正負の電圧の比率の絶対値が１になるように
し、液晶の劣化を防止して液晶表示器の寿命の長期化が
図れるようにした液晶用駆動電源を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１〜請求項３に記載
の発明は以下のように構成した。
明の目的を達成するために、請求項１〜請求項３に記載
の発明は以下のように構成した。
【０００７】すなわち、請求項１に記載の発明は、液晶
表示器のドライバ駆動用の正負の電圧を生成する液晶用
駆動電源であって、生成された前記正の電圧を抵抗で分
割して中間電圧を生成する第１の電圧生成手段と、前記
中間電圧に基づいて前記負の電圧を生成する第２の電圧
生成手段と、を備えたことを特徴とするものである。
表示器のドライバ駆動用の正負の電圧を生成する液晶用
駆動電源であって、生成された前記正の電圧を抵抗で分
割して中間電圧を生成する第１の電圧生成手段と、前記
中間電圧に基づいて前記負の電圧を生成する第２の電圧
生成手段と、を備えたことを特徴とするものである。
【０００８】また、請求項２に記載の発明は、液晶表示
器のドライバ駆動用の正負の高電圧と、その正負の低電
圧とをそれぞれ生成する液晶用駆動電源であって、生成
された前記正の高電圧を複数の抵抗で分割することによ
り、中間電圧と、その中間電圧を基準に前記正負の低電
圧とをそれぞれ生成する第１の電圧生成手段と、前記中
間電圧に基づいて前記負の高電圧を生成する第２の電圧
生成手段と、を備えたことを特徴とするものである。
器のドライバ駆動用の正負の高電圧と、その正負の低電
圧とをそれぞれ生成する液晶用駆動電源であって、生成
された前記正の高電圧を複数の抵抗で分割することによ
り、中間電圧と、その中間電圧を基準に前記正負の低電
圧とをそれぞれ生成する第１の電圧生成手段と、前記中
間電圧に基づいて前記負の高電圧を生成する第２の電圧
生成手段と、を備えたことを特徴とするものである。
【０００９】請求項３に記載の発明は、請求項１または
請求項２に記載の液晶用駆動電源において、前記第２の
電圧生成手段は、前記中間電圧を基準に前記負の高電圧
を生成する電圧生成手段と、前記生成された高電圧の一
部を検出する検出手段と、前記検出電圧を前記中間電圧
を基準に設定される所定の比較電圧と比較し、その比較
結果に応じて前記電圧生成手段の生成電圧を制御する制
御手段と、から構成するようにしたことを特徴とするも
のである。
請求項２に記載の液晶用駆動電源において、前記第２の
電圧生成手段は、前記中間電圧を基準に前記負の高電圧
を生成する電圧生成手段と、前記生成された高電圧の一
部を検出する検出手段と、前記検出電圧を前記中間電圧
を基準に設定される所定の比較電圧と比較し、その比較
結果に応じて前記電圧生成手段の生成電圧を制御する制
御手段と、から構成するようにしたことを特徴とするも
のである。
【００１０】このように本発明では、例えばコモン電位
（０Ｖ）を基準に正の高電圧を生成し、その正の高電圧
から中間電圧や正負の低電圧を生成するとともに、その
中間電圧を基準に負の高電圧を生成するようにした。
（０Ｖ）を基準に正の高電圧を生成し、その正の高電圧
から中間電圧や正負の低電圧を生成するとともに、その
中間電圧を基準に負の高電圧を生成するようにした。
【００１１】さらに具体的には、中間電圧を基準に負の
高電圧を生成する一方、その生成された高電圧の一部を
検出し、この検出電圧を中間電圧を基準に設定される所
定の比較電圧と比較し、その比較結果に応じてその生成
される負の高電圧を制御するようにした。
高電圧を生成する一方、その生成された高電圧の一部を
検出し、この検出電圧を中間電圧を基準に設定される所
定の比較電圧と比較し、その比較結果に応じてその生成
される負の高電圧を制御するようにした。
【００１２】このため、本発明では、例えば正の電圧が
変動した場合に負の電圧がその変動に追随することがで
き、その変動にかかわらず正負の電圧の比率の絶対値を
１にすることができる。この結果、液晶に直流電圧が印
加されるのを防止でき、液晶表示器の長寿命化が図れ
る。
変動した場合に負の電圧がその変動に追随することがで
き、その変動にかかわらず正負の電圧の比率の絶対値を
１にすることができる。この結果、液晶に直流電圧が印
加されるのを防止でき、液晶表示器の長寿命化が図れ
る。
【００１３】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１４】図１は、本発明の液晶用駆動電源の実施形
態の回路の構成例を示す回路図である。
態の回路の構成例を示す回路図である。
【００１５】この実施形態にかかる液晶用駆動電源は、
液晶表示器（図示せず）を駆動するために、後述の正負
の高電圧Ｖ１、Ｖ２と正負の低電圧ＶＨ、ＶＬとをそれ
ぞれ生成するものである。
液晶表示器（図示せず）を駆動するために、後述の正負
の高電圧Ｖ１、Ｖ２と正負の低電圧ＶＨ、ＶＬとをそれ
ぞれ生成するものである。
【００１６】このために、この実施形態では、図１に示
すように、所望の出力電圧Ｖ１（正の高電圧）を生成す
る安定化電源１と、この安定化電源１の出力電圧Ｖ１に
基づき、正負の低電圧ＶＨ、ＶＬをそれぞれ生成する第
１液晶駆動電圧生成部２と、上記の負の高電圧Ｖ２を生
成する第２液晶駆動電圧生成部３とを、少なくとも備え
ている。
すように、所望の出力電圧Ｖ１（正の高電圧）を生成す
る安定化電源１と、この安定化電源１の出力電圧Ｖ１に
基づき、正負の低電圧ＶＨ、ＶＬをそれぞれ生成する第
１液晶駆動電圧生成部２と、上記の負の高電圧Ｖ２を生
成する第２液晶駆動電圧生成部３とを、少なくとも備え
ている。
【００１７】安定化電源１は、図１に示すように、スイ
ッチ素子としてのＮＭＯＳトランジスタＱ２、リアクト
ルＬ１、ダイオードＤ１、コンデンサＣ１などからなる
昇圧型のチョッパ式スイッチング電源などを有し、トラ
ンジスタＱ２の通電時間をＰＷＭ（パルス幅変調）制御
により変化させ、所望の出力電圧Ｖ１を得るようになっ
ている。
ッチ素子としてのＮＭＯＳトランジスタＱ２、リアクト
ルＬ１、ダイオードＤ１、コンデンサＣ１などからなる
昇圧型のチョッパ式スイッチング電源などを有し、トラ
ンジスタＱ２の通電時間をＰＷＭ（パルス幅変調）制御
により変化させ、所望の出力電圧Ｖ１を得るようになっ
ている。
【００１８】さらに詳述すると、この安定化電源１は、
図１に示すように、直流電源（図示せず）の直流電圧Ｖ
ＩＮがＰＭＯＳトランジスタＱ１を介して誤差増幅器１
４の一方の入力端子に供給されるようになっている。Ｍ
ＯＳトランジスタＱ１の出力電圧は、抵抗Ｒ１、電子ボ
リューム１３、抵抗Ｒ２により分圧されている。電子ボ
リューム１３は、図示しない液晶表示器のコントラスト
を調整するために、安定化電源１の出力する出力電圧を
調整するものである。オペアンプ１２は、その一方の入
力端子に基準電圧が入力され、その他方の入力端子には
電子ボリューム１３から帰還された電圧が入力され、か
つその出力信号がＰＭＯＳトランジスタＱ１のゲートに
供給されるようになっている。
図１に示すように、直流電源（図示せず）の直流電圧Ｖ
ＩＮがＰＭＯＳトランジスタＱ１を介して誤差増幅器１
４の一方の入力端子に供給されるようになっている。Ｍ
ＯＳトランジスタＱ１の出力電圧は、抵抗Ｒ１、電子ボ
リューム１３、抵抗Ｒ２により分圧されている。電子ボ
リューム１３は、図示しない液晶表示器のコントラスト
を調整するために、安定化電源１の出力する出力電圧を
調整するものである。オペアンプ１２は、その一方の入
力端子に基準電圧が入力され、その他方の入力端子には
電子ボリューム１３から帰還された電圧が入力され、か
つその出力信号がＰＭＯＳトランジスタＱ１のゲートに
供給されるようになっている。
【００１９】誤差増幅器１４の他方の入力端子には、正
の高電圧Ｖ１を抵抗Ｒ３と抵抗Ｒ４とで分圧した電圧が
入力されるようになっている。誤差増幅器１４の出力信
号は、ＰＷＭ制御回路１５に入力されるようになってい
る。ＰＷＭ制御回路１５は、パルスを出力するととも
に、その出力されるパルスの幅が誤差増幅器１４の出力
に応じて変化するようになっている。ＰＷＭ制御回路１
５の出力は、ドライバ１６で増幅されてＮＭＯＳトラン
ジスタＱ２のゲートに供給され、ＮＭＯＳトランジスタ
Ｑ２のオンオフ制御を行うようになっている。
の高電圧Ｖ１を抵抗Ｒ３と抵抗Ｒ４とで分圧した電圧が
入力されるようになっている。誤差増幅器１４の出力信
号は、ＰＷＭ制御回路１５に入力されるようになってい
る。ＰＷＭ制御回路１５は、パルスを出力するととも
に、その出力されるパルスの幅が誤差増幅器１４の出力
に応じて変化するようになっている。ＰＷＭ制御回路１
５の出力は、ドライバ１６で増幅されてＮＭＯＳトラン
ジスタＱ２のゲートに供給され、ＮＭＯＳトランジスタ
Ｑ２のオンオフ制御を行うようになっている。
【００２０】ＮＭＯＳトランジスタＱ２のドレインに
は、リアクトルＬ１を介して直流電圧ＶＩＮが供給さ
れ、そのソースはグランドに接続されている。ＮＭＯＳ
トランジスタＱ２のドレインは、ダイオードＤ１を介し
て出力端子２４に接続されている。出力端子２４とグラ
ンドとの間にはコンデンサＣ１が接続されている。
は、リアクトルＬ１を介して直流電圧ＶＩＮが供給さ
れ、そのソースはグランドに接続されている。ＮＭＯＳ
トランジスタＱ２のドレインは、ダイオードＤ１を介し
て出力端子２４に接続されている。出力端子２４とグラ
ンドとの間にはコンデンサＣ１が接続されている。
【００２１】次に、第１液晶駆動電圧生成部２は、図１
に示すように、安定化電源１の出力電圧Ｖ１を抵抗Ｒ１
１〜Ｒ１４で分割し、この分割電圧を出力端子２５〜２
７から取り出すようになっている。すなわち、出力端子
２６には基準電圧とする正の中間電圧ＶＭを生成し、出
力端子２６と出力端子２４との間の出力端子２５にはそ
の中間電圧ＶＭを基準とする正の低電圧ＶＨを生成し、
出力端子２６と負の電源電圧端子（図示せず）との間の
出力端子２７には中間電圧ＶＭを基準とする負の低電圧
ＶＬを生成する。これらの各電圧の関係を図示すると、
図２のようになる。
に示すように、安定化電源１の出力電圧Ｖ１を抵抗Ｒ１
１〜Ｒ１４で分割し、この分割電圧を出力端子２５〜２
７から取り出すようになっている。すなわち、出力端子
２６には基準電圧とする正の中間電圧ＶＭを生成し、出
力端子２６と出力端子２４との間の出力端子２５にはそ
の中間電圧ＶＭを基準とする正の低電圧ＶＨを生成し、
出力端子２６と負の電源電圧端子（図示せず）との間の
出力端子２７には中間電圧ＶＭを基準とする負の低電圧
ＶＬを生成する。これらの各電圧の関係を図示すると、
図２のようになる。
【００２２】さらに詳述すると、この第１液晶駆動電圧
生成部２は、図１に示すように、出力端子２５とグラン
ドとの間に、抵抗Ｒ１１〜Ｒ１４が直列に接続されてい
る。そして、抵抗Ｒ１１と抵抗Ｒ１２の共通接続部がボ
ルテージフォロワ２１を介して出力端子２５に接続さ
れ、抵抗Ｒ１２と抵抗Ｒ１３の共通接続部がボルテージ
フォロワ２２を介して出力端子２６に接続され、抵抗Ｒ
１３と抵抗Ｒ１４の共通接続部がボルテージフォロワ２
３を介して出力端子２７に接続されている。
生成部２は、図１に示すように、出力端子２５とグラン
ドとの間に、抵抗Ｒ１１〜Ｒ１４が直列に接続されてい
る。そして、抵抗Ｒ１１と抵抗Ｒ１２の共通接続部がボ
ルテージフォロワ２１を介して出力端子２５に接続さ
れ、抵抗Ｒ１２と抵抗Ｒ１３の共通接続部がボルテージ
フォロワ２２を介して出力端子２６に接続され、抵抗Ｒ
１３と抵抗Ｒ１４の共通接続部がボルテージフォロワ２
３を介して出力端子２７に接続されている。
【００２３】次に、第２液晶駆動電圧生成部３は、図１
に示すように、極性反転昇圧型のチョッパ式スイッチン
グ電源からなり、パワー・トランジスタＱ３の通電時間
をＰＷＭ制御により変化させ、所望の負の出力電圧Ｖ２
を得るようになっている。さらに詳述すると、この第２
液晶駆動電圧生成部３は、上記の中間電圧ＶＭを基準に
図２に示すように負の高電圧Ｖ２を生成するとともに、
安定化電源Ｖ１の出力電圧Ｖ１が変動した場合に、負の
高電圧Ｖ２がその変動に追随して制御できるように、自
己の出力電圧Ｖ２の一部を抵抗Ｒ２１、Ｒ２２により帰
還させ、この帰還電圧Ｖｆと中間電圧ＶＭを基準に設定
される比較電圧ＶＲＥＦとを誤差増幅器３１で比較する
ようになっている。
に示すように、極性反転昇圧型のチョッパ式スイッチン
グ電源からなり、パワー・トランジスタＱ３の通電時間
をＰＷＭ制御により変化させ、所望の負の出力電圧Ｖ２
を得るようになっている。さらに詳述すると、この第２
液晶駆動電圧生成部３は、上記の中間電圧ＶＭを基準に
図２に示すように負の高電圧Ｖ２を生成するとともに、
安定化電源Ｖ１の出力電圧Ｖ１が変動した場合に、負の
高電圧Ｖ２がその変動に追随して制御できるように、自
己の出力電圧Ｖ２の一部を抵抗Ｒ２１、Ｒ２２により帰
還させ、この帰還電圧Ｖｆと中間電圧ＶＭを基準に設定
される比較電圧ＶＲＥＦとを誤差増幅器３１で比較する
ようになっている。
【００２４】すなわち、誤差増幅器３１の一方の入力端
子は、抵抗Ｒ１３あるいは抵抗Ｒ１４の中間タップと接
続され、中間電圧ＶＭを基準とした基準電圧ＶＲＥＦが
入力され、その他方の入力端子は出力端子２６、２８の
間に直列接続される抵抗Ｒ２１と抵抗Ｒ２２の共通接続
部に接続され、上記の帰還電圧Ｖｆが入力されるように
なっている。抵抗Ｒ２１と抵抗Ｒ２２とは、上記のよう
に出力端子２６、２８の間に直列接続される場合の他
に、抵抗Ｒ１２と抵抗Ｒ１３の共通接続部と接続される
別のボルテージフォロワ（図示せず）の出力と出力端子
２８との間に直列接続され、負の高電圧Ｖ２の一部を検
出できるようになっている。
子は、抵抗Ｒ１３あるいは抵抗Ｒ１４の中間タップと接
続され、中間電圧ＶＭを基準とした基準電圧ＶＲＥＦが
入力され、その他方の入力端子は出力端子２６、２８の
間に直列接続される抵抗Ｒ２１と抵抗Ｒ２２の共通接続
部に接続され、上記の帰還電圧Ｖｆが入力されるように
なっている。抵抗Ｒ２１と抵抗Ｒ２２とは、上記のよう
に出力端子２６、２８の間に直列接続される場合の他
に、抵抗Ｒ１２と抵抗Ｒ１３の共通接続部と接続される
別のボルテージフォロワ（図示せず）の出力と出力端子
２８との間に直列接続され、負の高電圧Ｖ２の一部を検
出できるようになっている。
【００２５】誤差増幅器３１の出力信号は、ＰＷＭ制御
回路３２に入力されるようになっている。ＰＷＭ制御回
路３２は、所定のパルスを出力するとともに、その出力
されるパルスの幅が誤差増幅器３１の出力に応じて変化
するようになっている。ＰＷＭ制御回路３２の出力は、
ドライバ３３で増幅されてＰＭＯＳトランジスタＱ３の
ゲートに供給され、ＰＭＯＳトランジスタＱ３のオンオ
フ制御を行うようになっている。
回路３２に入力されるようになっている。ＰＷＭ制御回
路３２は、所定のパルスを出力するとともに、その出力
されるパルスの幅が誤差増幅器３１の出力に応じて変化
するようになっている。ＰＷＭ制御回路３２の出力は、
ドライバ３３で増幅されてＰＭＯＳトランジスタＱ３の
ゲートに供給され、ＰＭＯＳトランジスタＱ３のオンオ
フ制御を行うようになっている。
【００２６】ＰＭＯＳトランジスタＱ３のソースには、
直流電圧ＶＩＮが供給され、そのドレインはリアクトル
Ｌ２を介してグランドに接続されている。ＰＭＯＳトラ
ンジスタＱ３のドレインは、ダイオードＤ２のカソード
に接続され、そのダイオードＤ２のアノードは出力端子
２８に接続されている。出力端子２８とグランドとの間
にはコンデンサＣ２が接続されている。
直流電圧ＶＩＮが供給され、そのドレインはリアクトル
Ｌ２を介してグランドに接続されている。ＰＭＯＳトラ
ンジスタＱ３のドレインは、ダイオードＤ２のカソード
に接続され、そのダイオードＤ２のアノードは出力端子
２８に接続されている。出力端子２８とグランドとの間
にはコンデンサＣ２が接続されている。
【００２７】次に、このように構成される本発明の実施
形態の動作の一例について、図面を参照して説明する。
形態の動作の一例について、図面を参照して説明する。
【００２８】まず、安定化電源１では、オペアンプ１２
が、電子ボリューム１３からの電圧を基準電圧と比較
し、その比較結果に応じた出力信号が出力され、この出
力信号がＰＭＯＳトランジスタＱ１のゲートに供給され
る。これによりＰＭＯＳトランジスタＱ１の導通抵抗が
変化するので、誤差増幅器１４の入力電圧が変化する。
従って、液晶表示器のコントラストの変化のために電子
ボリューム１３の抵抗値が変化すると、これに応じて誤
差増幅器１４の入力電圧が変化する。
が、電子ボリューム１３からの電圧を基準電圧と比較
し、その比較結果に応じた出力信号が出力され、この出
力信号がＰＭＯＳトランジスタＱ１のゲートに供給され
る。これによりＰＭＯＳトランジスタＱ１の導通抵抗が
変化するので、誤差増幅器１４の入力電圧が変化する。
従って、液晶表示器のコントラストの変化のために電子
ボリューム１３の抵抗値が変化すると、これに応じて誤
差増幅器１４の入力電圧が変化する。
【００２９】誤差増幅器１４は、入力される基準電圧
と、抵抗Ｒ３、Ｒ４で分圧される電圧を比較し、その比
較結果に応じた出力信号をＰＷＭ制御回路１５に出力す
る。ＰＷＭ制御回路１５は、自己の発生するパルスをド
ライバ１６に出力するとともに、その出力信号に応じて
そのパルスのパルス幅を変化させる。ドライバ１６は、
そのパルスによりＮＭＯＳトランジスタＱ２のオンオフ
制御し、これにより昇圧動作が行われる。
と、抵抗Ｒ３、Ｒ４で分圧される電圧を比較し、その比
較結果に応じた出力信号をＰＷＭ制御回路１５に出力す
る。ＰＷＭ制御回路１５は、自己の発生するパルスをド
ライバ１６に出力するとともに、その出力信号に応じて
そのパルスのパルス幅を変化させる。ドライバ１６は、
そのパルスによりＮＭＯＳトランジスタＱ２のオンオフ
制御し、これにより昇圧動作が行われる。
【００３０】すなわち、ＮＭＯＳトランジスタＱ２がオ
ンされると、図示しない直流電源からリアクトルＬ１に
電流が流れて、リアクトルＬ1 にエネルギが蓄積され
る。次に、ＮＭＯＳトランジスタＱ２がオフされると、
リアクトルＬ１に蓄積されたエネルギは、ダイオードＤ
１を経由してコンデンサＣ１を充電するので、出力端子
２４に所望の正の出力電圧Ｖ１が得られる。
ンされると、図示しない直流電源からリアクトルＬ１に
電流が流れて、リアクトルＬ1 にエネルギが蓄積され
る。次に、ＮＭＯＳトランジスタＱ２がオフされると、
リアクトルＬ１に蓄積されたエネルギは、ダイオードＤ
１を経由してコンデンサＣ１を充電するので、出力端子
２４に所望の正の出力電圧Ｖ１が得られる。
【００３１】次に、第１液晶駆動電圧生成部２では、安
定化電源１の出力電圧Ｖ１が抵抗Ｒ１１〜Ｒ１４により
分割され、この分割電圧が出力端子２５〜２７から取り
出される。すなわち、図２に示すように、出力端子２６
には基準電圧となる中間電圧ＶＭ（例えば２．５Ｖ）が
生成され、出力端子２６と出力端子２４との間の出力端
子２５にはその中間電圧ＶＭを基準とする正の低電圧Ｖ
Ｈ（例えば４．５Ｖ）が生成され、出力端子２６と負の
電源電圧端子との間の出力端子２７には、その中間電圧
ＶＭを基準とする負の低電圧ＶＬ（例えば０．５Ｖ）を
生成する。
定化電源１の出力電圧Ｖ１が抵抗Ｒ１１〜Ｒ１４により
分割され、この分割電圧が出力端子２５〜２７から取り
出される。すなわち、図２に示すように、出力端子２６
には基準電圧となる中間電圧ＶＭ（例えば２．５Ｖ）が
生成され、出力端子２６と出力端子２４との間の出力端
子２５にはその中間電圧ＶＭを基準とする正の低電圧Ｖ
Ｈ（例えば４．５Ｖ）が生成され、出力端子２６と負の
電源電圧端子との間の出力端子２７には、その中間電圧
ＶＭを基準とする負の低電圧ＶＬ（例えば０．５Ｖ）を
生成する。
【００３２】次に、第２液晶駆動電圧生成部３では、出
力端子２６と出力端子２８との間に得られる負の高電圧
Ｖ２の一部が帰還電圧Ｖｆとして検出される。誤差増幅
器３１は、その検出帰還電圧Ｖｆを上記の中間電圧ＶＭ
を基準に設定される所定の比較電圧ＶＲＥＦと比較し、
その比較結果に応じた出力信号をＰＷＭ制御回路３２に
出力する。ＰＷＭ制御回路３２は、自己の発生するパル
スをドライバ３３に出力するとともに、その出力信号に
応じてそのパルスのパルス幅を変化させる。ドライバ３
３は、そのパルスによりＰＭＯＳトランジスタＱ３のオ
ンオフ制御され、これにより極性反転昇圧動作が行われ
る。
力端子２６と出力端子２８との間に得られる負の高電圧
Ｖ２の一部が帰還電圧Ｖｆとして検出される。誤差増幅
器３１は、その検出帰還電圧Ｖｆを上記の中間電圧ＶＭ
を基準に設定される所定の比較電圧ＶＲＥＦと比較し、
その比較結果に応じた出力信号をＰＷＭ制御回路３２に
出力する。ＰＷＭ制御回路３２は、自己の発生するパル
スをドライバ３３に出力するとともに、その出力信号に
応じてそのパルスのパルス幅を変化させる。ドライバ３
３は、そのパルスによりＰＭＯＳトランジスタＱ３のオ
ンオフ制御され、これにより極性反転昇圧動作が行われ
る。
【００３３】すなわち、ＰＭＯＳトランジスタＱ３がオ
ンされると、図示しない直流電源からリアクトルＬ２に
電流が流れて、リアクトルＬ２にエネルギが蓄積され
る。次に、ＰＭＯＳトランジスタＱ３がオフされると、
リアクトルＬ２、コンデンサＣ２、およびダイオードＤ
２が閉回路を形成するので、リアクトルＬ２に蓄積され
たエネルギは、コンデンサＣ２を充電するので、出力端
子２８に所望の負の高電圧Ｖ２が得られ、この結果、図
２に示すような負の高電圧Ｖ２（例えば中間電圧ＶＭを
基準として−３０Ｖ）が得られる。
ンされると、図示しない直流電源からリアクトルＬ２に
電流が流れて、リアクトルＬ２にエネルギが蓄積され
る。次に、ＰＭＯＳトランジスタＱ３がオフされると、
リアクトルＬ２、コンデンサＣ２、およびダイオードＤ
２が閉回路を形成するので、リアクトルＬ２に蓄積され
たエネルギは、コンデンサＣ２を充電するので、出力端
子２８に所望の負の高電圧Ｖ２が得られ、この結果、図
２に示すような負の高電圧Ｖ２（例えば中間電圧ＶＭを
基準として−３０Ｖ）が得られる。
【００３４】このような動作により、この実施形態で
は、正の高電圧Ｖ１と負の高電圧Ｖ２との比率の絶対値
は１となり、正の低電圧ＶＨと負の定電圧ＶＬとの比率
の絶対値は１となる。
は、正の高電圧Ｖ１と負の高電圧Ｖ２との比率の絶対値
は１となり、正の低電圧ＶＨと負の定電圧ＶＬとの比率
の絶対値は１となる。
【００３５】ところで、第１液晶駆動電圧生成部２にお
いて、安定化電源１の出力電圧Ｖ１が低下すると、これ
に伴って中間電圧ＶＭが低下するので、正負の低電圧Ｖ
Ｈ、ＶＬが小さくなるとともに、誤差増幅器３１の基準
電圧ＶＲＥＦが相対的に小さくなる。この結果、誤差増
幅器３１は、ＰＷＭ制御回路３２の出力パルスのパルス
幅を短くするような出力信号を出力する。このため、Ｐ
ＭＯＳトランジスタＱ３の導通時間が短くなるので、第
２液晶駆動電圧生成部３の出力電圧が小さくなって負の
高電圧Ｖ２が小さくなる。
いて、安定化電源１の出力電圧Ｖ１が低下すると、これ
に伴って中間電圧ＶＭが低下するので、正負の低電圧Ｖ
Ｈ、ＶＬが小さくなるとともに、誤差増幅器３１の基準
電圧ＶＲＥＦが相対的に小さくなる。この結果、誤差増
幅器３１は、ＰＷＭ制御回路３２の出力パルスのパルス
幅を短くするような出力信号を出力する。このため、Ｐ
ＭＯＳトランジスタＱ３の導通時間が短くなるので、第
２液晶駆動電圧生成部３の出力電圧が小さくなって負の
高電圧Ｖ２が小さくなる。
【００３６】一方、安定化電源１の出力電圧Ｖ１が上昇
すると、これに伴って中間電圧ＶＭが上昇するので、正
負の低電圧ＶＨ、ＶＬが大きくなるとともに、誤差増幅
器３１の基準電圧ＶＲＥＦが相対的に大きくなる。この
結果、誤差増幅器３１は、ＰＷＭ制御回路３２の出力パ
ルスのパルス幅を長くするような出力信号を出力する。
このため、ＰＭＯＳトランジスタＱ３の導通時間が長く
なるので、第２液晶駆動電圧生成部３の出力電圧が大き
くなって負の高電圧Ｖ２が大きくなる。
すると、これに伴って中間電圧ＶＭが上昇するので、正
負の低電圧ＶＨ、ＶＬが大きくなるとともに、誤差増幅
器３１の基準電圧ＶＲＥＦが相対的に大きくなる。この
結果、誤差増幅器３１は、ＰＷＭ制御回路３２の出力パ
ルスのパルス幅を長くするような出力信号を出力する。
このため、ＰＭＯＳトランジスタＱ３の導通時間が長く
なるので、第２液晶駆動電圧生成部３の出力電圧が大き
くなって負の高電圧Ｖ２が大きくなる。
【００３７】以上説明したように、本発明の実施形態で
は、安定化電源１の出力電圧Ｖ１（正の高電圧Ｖ１）の
変動により、正負の低電圧ＶＨ、ＶＬや中間電圧ＶＭが
変動しても、これらの変動に負の高電圧Ｖ２が追随でき
る。このため、正の高電圧Ｖ１や正の低電圧ＶＨの変動
にかかわらず、正負の高電圧Ｖ１、Ｖ２の比率の絶対値
を１にできる。この結果、液晶に直流電圧が印加される
の防止でき、液晶表示器の長寿命化が図れる。
は、安定化電源１の出力電圧Ｖ１（正の高電圧Ｖ１）の
変動により、正負の低電圧ＶＨ、ＶＬや中間電圧ＶＭが
変動しても、これらの変動に負の高電圧Ｖ２が追随でき
る。このため、正の高電圧Ｖ１や正の低電圧ＶＨの変動
にかかわらず、正負の高電圧Ｖ１、Ｖ２の比率の絶対値
を１にできる。この結果、液晶に直流電圧が印加される
の防止でき、液晶表示器の長寿命化が図れる。
【００３８】
【発明の効果】以上説明したように、本発明では、例え
ばコモン電位（０Ｖ）を基準に正の高電圧を生成し、そ
の正の高電圧から中間電圧や正負の低電圧を生成すると
ともに、その中間電圧を基準に負の高電圧を生成するよ
うにした。
ばコモン電位（０Ｖ）を基準に正の高電圧を生成し、そ
の正の高電圧から中間電圧や正負の低電圧を生成すると
ともに、その中間電圧を基準に負の高電圧を生成するよ
うにした。
【００３９】さらに具体的には、中間電圧を基準に負の
高電圧を生成する一方、その生成された高電圧の一部を
検出し、この検出電圧を中間電圧を基準に設定される所
定の比較電圧と比較し、その比較結果に応じてその生成
される負の高電圧を制御するようにした。
高電圧を生成する一方、その生成された高電圧の一部を
検出し、この検出電圧を中間電圧を基準に設定される所
定の比較電圧と比較し、その比較結果に応じてその生成
される負の高電圧を制御するようにした。
【００４０】このため、本発明によれば、例えば正の電
圧が変動した場合に負の電圧がその変動に追随すること
ができ、その変動にかかわらず正負の電圧の比率の絶対
値を１にすることができるので、液晶に直流電圧が印加
されるの防止でき、液晶表示器の長寿命化が図れる。
圧が変動した場合に負の電圧がその変動に追随すること
ができ、その変動にかかわらず正負の電圧の比率の絶対
値を１にすることができるので、液晶に直流電圧が印加
されるの防止でき、液晶表示器の長寿命化が図れる。
【図１】本発明の液晶用駆動電源の実施形態の構成例を
示す回路図である。
示す回路図である。
【図２】その実施形態の出力電圧の関係を説明する説明
図である。
図である。
Ｒ１１〜Ｒ１４ 抵抗 Ｑ３ ＰＭＯＳトランジスタ Ｌ２ リアクトル Ｄ２ ダイオード Ｃ２ コンデンサ Ｒ１１、Ｒ１２ 抵抗 １ 安定化電源 ２ 第１液晶駆動電圧生成部（第１の電圧生成手段） ３ 第２液晶駆動電圧生成部（第２の電圧生成手段） ２４〜２８ 出力端子 ３１ コンパレータ ３２ ＰＷＭ制御回路 ３３ トライバ
Claims (3)
- 【請求項１】 液晶表示器のドライバ駆動用の正負の電
圧を生成する液晶用駆動電源であって、 生成された前記正の電圧を抵抗で分割して中間電圧を生
成する第１の電圧生成手段と、 前記中間電圧に基づいて前記負の電圧を生成する第２の
電圧生成手段と、 を備えたことを特徴とする液晶用駆動電源。 - 【請求項２】 液晶表示器のドライバ駆動用の正負の高
電圧と、その正負の低電圧とをそれぞれ生成する液晶用
駆動電源であって、 生成された前記正の高電圧を複数の抵抗で分割すること
により、中間電圧と、その中間電圧を基準に前記正負の
低電圧とをそれぞれ生成する第１の電圧生成手段と、 前記中間電圧に基づいて前記負の高電圧を生成する第２
の電圧生成手段と、 を備えたことを特徴とする液晶用駆動電源。 - 【請求項３】 前記第２の電圧生成手段は、 前記中間電圧を基準に前記負の高電圧を生成する電圧生
成手段と、 前記生成された高電圧の一部を検出する検出手段と、 前記検出電圧を前記中間電圧を基準に設定される所定の
比較電圧と比較し、その比較結果に応じて前記電圧生成
手段の生成電圧を制御する制御手段と、 から構成するようにしたことを特徴とする請求項１また
は請求項２に記載の液晶用駆動電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154693A JP2001337653A (ja) | 2000-05-25 | 2000-05-25 | 液晶用駆動電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154693A JP2001337653A (ja) | 2000-05-25 | 2000-05-25 | 液晶用駆動電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001337653A true JP2001337653A (ja) | 2001-12-07 |
Family
ID=18659755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000154693A Withdrawn JP2001337653A (ja) | 2000-05-25 | 2000-05-25 | 液晶用駆動電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001337653A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
| KR100472360B1 (ko) * | 2001-12-08 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| US7099167B2 (en) | 2002-11-26 | 2006-08-29 | Seiko Epson Corporation | Step-down circuit, power supply circuit, and semiconductor integrated circuit |
| CN100359551C (zh) * | 2005-11-02 | 2008-01-02 | 友达光电股份有限公司 | 显示装置及电源装置 |
| CN111640405A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 液晶模组驱动控制方法及装置、液晶显示器 |
-
2000
- 2000-05-25 JP JP2000154693A patent/JP2001337653A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472360B1 (ko) * | 2001-12-08 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
| US7099167B2 (en) | 2002-11-26 | 2006-08-29 | Seiko Epson Corporation | Step-down circuit, power supply circuit, and semiconductor integrated circuit |
| CN100359551C (zh) * | 2005-11-02 | 2008-01-02 | 友达光电股份有限公司 | 显示装置及电源装置 |
| CN111640405A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 液晶模组驱动控制方法及装置、液晶显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183844B2 (en) | Switching power source | |
| JP5408900B2 (ja) | レギュレータ回路及びその制御方法 | |
| US7714546B2 (en) | Step-up regulator with multiple power sources for the controller | |
| KR100801498B1 (ko) | 스위칭 제어 회로 및 자려형 ｄｃ―ｄｃ 컨버터 | |
| JP4366335B2 (ja) | 昇圧コンバータ | |
| US20050007167A1 (en) | PWM switching regulator control circuit | |
| JP6556519B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
| US20090160416A1 (en) | Dc-dc converter | |
| JP3732173B2 (ja) | 電源装置及びこれを用いた液晶表示装置 | |
| US10468982B2 (en) | Switching power supply circuit, load driving device, and liquid crystal display device | |
| US7233117B2 (en) | Inverter controller with feed-forward compensation | |
| JP2005323413A (ja) | 過電流検出回路及びこれを有する電源装置 | |
| US10707754B2 (en) | Switching power supply circuit, liquid crystal driving device, and liquid crystal display device | |
| JP2009136064A (ja) | スイッチングレギュレータの制御回路、制御方法およびそれを利用したスイッチングレギュレータ | |
| JP2008295237A (ja) | スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ | |
| JP6556520B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
| JP6458659B2 (ja) | スイッチング素子の駆動装置 | |
| JP2007236126A (ja) | 電源装置およびこれを用いた電子機器 | |
| JP5398422B2 (ja) | スイッチング電源装置 | |
| JP2001337653A (ja) | 液晶用駆動電源 | |
| JP5515390B2 (ja) | スイッチング電源装置 | |
| WO2011013692A1 (ja) | Ｄｃ－ｄｃコンバータ | |
| JP2005261009A (ja) | スイッチング電源回路及びそれを用いた電子機器 | |
| JP2017204944A (ja) | 電源装置および電子制御装置 | |
| JP2009225521A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050330 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051212 |