JP2001337653A - 液晶用駆動電源 - Google Patents
液晶用駆動電源Info
- Publication number
- JP2001337653A JP2001337653A JP2000154693A JP2000154693A JP2001337653A JP 2001337653 A JP2001337653 A JP 2001337653A JP 2000154693 A JP2000154693 A JP 2000154693A JP 2000154693 A JP2000154693 A JP 2000154693A JP 2001337653 A JP2001337653 A JP 2001337653A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- negative
- positive
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
の絶対値が1になるようにし、液晶の劣化を防止して液
晶表示器の寿命の長期化が図ること。 【解決手段】 第1液晶駆動電圧生成部2では、その出
力端子26には基準電圧となる正の中間電圧VMが生成
する。出力端子26と出力端子24との間の出力端子2
5には、その中間電圧VMを基準とする正の低電圧VH
を生成する。出力端子26と負の電源電圧端子との間の
出力端子27には、負の低電圧VLを生成する。第2液
晶駆動電圧生成部3は、自己の生成する負の高電圧V2
の一部を検出し、この検出電圧を中間電圧VMを基準に
設定される所定の比較電圧VREFと比較し、その比較
結果に応じてその生成される負の高電圧を制御するよう
にした。
Description
イバ駆動に必要な正負の高電圧と、その正負の低電圧と
をそれぞれ生成する液晶用駆動電源に関する。
晶表示器の画素をオンにするときの電圧として例えば高
電圧の±30V、画素をオフするときの電圧として例え
ば低電圧の±2Vを必要とする。
の電圧が必要となり、正側の電圧である+30Vと+2
Vは0Vを基準に生成し、一方、負側の電圧である−3
0Vと−2Vは0Vを基準に生成するというように、正
負の電圧を個別に生成していた。
駆動電源では、上記のように正負の電圧を0Vを基準に
個別に生成していたので、正電圧と負電圧との電圧値が
異なるような場合がある。このような場合には、正電圧
と負電圧の比率の絶対値が1にならず、液晶に直流電圧
が印加されることになって液晶を劣化させ、液晶表示器
の寿命を短くするという不都合がある。
動に必要な正負の電圧の比率の絶対値が1になるように
し、液晶の劣化を防止して液晶表示器の寿命の長期化が
図れるようにした液晶用駆動電源を提供することにあ
る。
明の目的を達成するために、請求項1〜請求項3に記載
の発明は以下のように構成した。
表示器のドライバ駆動用の正負の電圧を生成する液晶用
駆動電源であって、生成された前記正の電圧を抵抗で分
割して中間電圧を生成する第1の電圧生成手段と、前記
中間電圧に基づいて前記負の電圧を生成する第2の電圧
生成手段と、を備えたことを特徴とするものである。
器のドライバ駆動用の正負の高電圧と、その正負の低電
圧とをそれぞれ生成する液晶用駆動電源であって、生成
された前記正の高電圧を複数の抵抗で分割することによ
り、中間電圧と、その中間電圧を基準に前記正負の低電
圧とをそれぞれ生成する第1の電圧生成手段と、前記中
間電圧に基づいて前記負の高電圧を生成する第2の電圧
生成手段と、を備えたことを特徴とするものである。
請求項2に記載の液晶用駆動電源において、前記第2の
電圧生成手段は、前記中間電圧を基準に前記負の高電圧
を生成する電圧生成手段と、前記生成された高電圧の一
部を検出する検出手段と、前記検出電圧を前記中間電圧
を基準に設定される所定の比較電圧と比較し、その比較
結果に応じて前記電圧生成手段の生成電圧を制御する制
御手段と、から構成するようにしたことを特徴とするも
のである。
(0V)を基準に正の高電圧を生成し、その正の高電圧
から中間電圧や正負の低電圧を生成するとともに、その
中間電圧を基準に負の高電圧を生成するようにした。
高電圧を生成する一方、その生成された高電圧の一部を
検出し、この検出電圧を中間電圧を基準に設定される所
定の比較電圧と比較し、その比較結果に応じてその生成
される負の高電圧を制御するようにした。
変動した場合に負の電圧がその変動に追随することがで
き、その変動にかかわらず正負の電圧の比率の絶対値を
1にすることができる。この結果、液晶に直流電圧が印
加されるのを防止でき、液晶表示器の長寿命化が図れ
る。
図面を参照して説明する。
態の回路の構成例を示す回路図である。
液晶表示器(図示せず)を駆動するために、後述の正負
の高電圧V1、V2と正負の低電圧VH、VLとをそれ
ぞれ生成するものである。
すように、所望の出力電圧V1(正の高電圧)を生成す
る安定化電源1と、この安定化電源1の出力電圧V1に
基づき、正負の低電圧VH、VLをそれぞれ生成する第
1液晶駆動電圧生成部2と、上記の負の高電圧V2を生
成する第2液晶駆動電圧生成部3とを、少なくとも備え
ている。
ッチ素子としてのNMOSトランジスタQ2、リアクト
ルL1、ダイオードD1、コンデンサC1などからなる
昇圧型のチョッパ式スイッチング電源などを有し、トラ
ンジスタQ2の通電時間をPWM(パルス幅変調)制御
により変化させ、所望の出力電圧V1を得るようになっ
ている。
図1に示すように、直流電源(図示せず)の直流電圧V
INがPMOSトランジスタQ1を介して誤差増幅器1
4の一方の入力端子に供給されるようになっている。M
OSトランジスタQ1の出力電圧は、抵抗R1、電子ボ
リューム13、抵抗R2により分圧されている。電子ボ
リューム13は、図示しない液晶表示器のコントラスト
を調整するために、安定化電源1の出力する出力電圧を
調整するものである。オペアンプ12は、その一方の入
力端子に基準電圧が入力され、その他方の入力端子には
電子ボリューム13から帰還された電圧が入力され、か
つその出力信号がPMOSトランジスタQ1のゲートに
供給されるようになっている。
の高電圧V1を抵抗R3と抵抗R4とで分圧した電圧が
入力されるようになっている。誤差増幅器14の出力信
号は、PWM制御回路15に入力されるようになってい
る。PWM制御回路15は、パルスを出力するととも
に、その出力されるパルスの幅が誤差増幅器14の出力
に応じて変化するようになっている。PWM制御回路1
5の出力は、ドライバ16で増幅されてNMOSトラン
ジスタQ2のゲートに供給され、NMOSトランジスタ
Q2のオンオフ制御を行うようになっている。
は、リアクトルL1を介して直流電圧VINが供給さ
れ、そのソースはグランドに接続されている。NMOS
トランジスタQ2のドレインは、ダイオードD1を介し
て出力端子24に接続されている。出力端子24とグラ
ンドとの間にはコンデンサC1が接続されている。
に示すように、安定化電源1の出力電圧V1を抵抗R1
1〜R14で分割し、この分割電圧を出力端子25〜2
7から取り出すようになっている。すなわち、出力端子
26には基準電圧とする正の中間電圧VMを生成し、出
力端子26と出力端子24との間の出力端子25にはそ
の中間電圧VMを基準とする正の低電圧VHを生成し、
出力端子26と負の電源電圧端子(図示せず)との間の
出力端子27には中間電圧VMを基準とする負の低電圧
VLを生成する。これらの各電圧の関係を図示すると、
図2のようになる。
生成部2は、図1に示すように、出力端子25とグラン
ドとの間に、抵抗R11〜R14が直列に接続されてい
る。そして、抵抗R11と抵抗R12の共通接続部がボ
ルテージフォロワ21を介して出力端子25に接続さ
れ、抵抗R12と抵抗R13の共通接続部がボルテージ
フォロワ22を介して出力端子26に接続され、抵抗R
13と抵抗R14の共通接続部がボルテージフォロワ2
3を介して出力端子27に接続されている。
に示すように、極性反転昇圧型のチョッパ式スイッチン
グ電源からなり、パワー・トランジスタQ3の通電時間
をPWM制御により変化させ、所望の負の出力電圧V2
を得るようになっている。さらに詳述すると、この第2
液晶駆動電圧生成部3は、上記の中間電圧VMを基準に
図2に示すように負の高電圧V2を生成するとともに、
安定化電源V1の出力電圧V1が変動した場合に、負の
高電圧V2がその変動に追随して制御できるように、自
己の出力電圧V2の一部を抵抗R21、R22により帰
還させ、この帰還電圧Vfと中間電圧VMを基準に設定
される比較電圧VREFとを誤差増幅器31で比較する
ようになっている。
子は、抵抗R13あるいは抵抗R14の中間タップと接
続され、中間電圧VMを基準とした基準電圧VREFが
入力され、その他方の入力端子は出力端子26、28の
間に直列接続される抵抗R21と抵抗R22の共通接続
部に接続され、上記の帰還電圧Vfが入力されるように
なっている。抵抗R21と抵抗R22とは、上記のよう
に出力端子26、28の間に直列接続される場合の他
に、抵抗R12と抵抗R13の共通接続部と接続される
別のボルテージフォロワ(図示せず)の出力と出力端子
28との間に直列接続され、負の高電圧V2の一部を検
出できるようになっている。
回路32に入力されるようになっている。PWM制御回
路32は、所定のパルスを出力するとともに、その出力
されるパルスの幅が誤差増幅器31の出力に応じて変化
するようになっている。PWM制御回路32の出力は、
ドライバ33で増幅されてPMOSトランジスタQ3の
ゲートに供給され、PMOSトランジスタQ3のオンオ
フ制御を行うようになっている。
直流電圧VINが供給され、そのドレインはリアクトル
L2を介してグランドに接続されている。PMOSトラ
ンジスタQ3のドレインは、ダイオードD2のカソード
に接続され、そのダイオードD2のアノードは出力端子
28に接続されている。出力端子28とグランドとの間
にはコンデンサC2が接続されている。
形態の動作の一例について、図面を参照して説明する。
が、電子ボリューム13からの電圧を基準電圧と比較
し、その比較結果に応じた出力信号が出力され、この出
力信号がPMOSトランジスタQ1のゲートに供給され
る。これによりPMOSトランジスタQ1の導通抵抗が
変化するので、誤差増幅器14の入力電圧が変化する。
従って、液晶表示器のコントラストの変化のために電子
ボリューム13の抵抗値が変化すると、これに応じて誤
差増幅器14の入力電圧が変化する。
と、抵抗R3、R4で分圧される電圧を比較し、その比
較結果に応じた出力信号をPWM制御回路15に出力す
る。PWM制御回路15は、自己の発生するパルスをド
ライバ16に出力するとともに、その出力信号に応じて
そのパルスのパルス幅を変化させる。ドライバ16は、
そのパルスによりNMOSトランジスタQ2のオンオフ
制御し、これにより昇圧動作が行われる。
ンされると、図示しない直流電源からリアクトルL1に
電流が流れて、リアクトルL1 にエネルギが蓄積され
る。次に、NMOSトランジスタQ2がオフされると、
リアクトルL1に蓄積されたエネルギは、ダイオードD
1を経由してコンデンサC1を充電するので、出力端子
24に所望の正の出力電圧V1が得られる。
定化電源1の出力電圧V1が抵抗R11〜R14により
分割され、この分割電圧が出力端子25〜27から取り
出される。すなわち、図2に示すように、出力端子26
には基準電圧となる中間電圧VM(例えば2.5V)が
生成され、出力端子26と出力端子24との間の出力端
子25にはその中間電圧VMを基準とする正の低電圧V
H(例えば4.5V)が生成され、出力端子26と負の
電源電圧端子との間の出力端子27には、その中間電圧
VMを基準とする負の低電圧VL(例えば0.5V)を
生成する。
力端子26と出力端子28との間に得られる負の高電圧
V2の一部が帰還電圧Vfとして検出される。誤差増幅
器31は、その検出帰還電圧Vfを上記の中間電圧VM
を基準に設定される所定の比較電圧VREFと比較し、
その比較結果に応じた出力信号をPWM制御回路32に
出力する。PWM制御回路32は、自己の発生するパル
スをドライバ33に出力するとともに、その出力信号に
応じてそのパルスのパルス幅を変化させる。ドライバ3
3は、そのパルスによりPMOSトランジスタQ3のオ
ンオフ制御され、これにより極性反転昇圧動作が行われ
る。
ンされると、図示しない直流電源からリアクトルL2に
電流が流れて、リアクトルL2にエネルギが蓄積され
る。次に、PMOSトランジスタQ3がオフされると、
リアクトルL2、コンデンサC2、およびダイオードD
2が閉回路を形成するので、リアクトルL2に蓄積され
たエネルギは、コンデンサC2を充電するので、出力端
子28に所望の負の高電圧V2が得られ、この結果、図
2に示すような負の高電圧V2(例えば中間電圧VMを
基準として−30V)が得られる。
は、正の高電圧V1と負の高電圧V2との比率の絶対値
は1となり、正の低電圧VHと負の定電圧VLとの比率
の絶対値は1となる。
いて、安定化電源1の出力電圧V1が低下すると、これ
に伴って中間電圧VMが低下するので、正負の低電圧V
H、VLが小さくなるとともに、誤差増幅器31の基準
電圧VREFが相対的に小さくなる。この結果、誤差増
幅器31は、PWM制御回路32の出力パルスのパルス
幅を短くするような出力信号を出力する。このため、P
MOSトランジスタQ3の導通時間が短くなるので、第
2液晶駆動電圧生成部3の出力電圧が小さくなって負の
高電圧V2が小さくなる。
すると、これに伴って中間電圧VMが上昇するので、正
負の低電圧VH、VLが大きくなるとともに、誤差増幅
器31の基準電圧VREFが相対的に大きくなる。この
結果、誤差増幅器31は、PWM制御回路32の出力パ
ルスのパルス幅を長くするような出力信号を出力する。
このため、PMOSトランジスタQ3の導通時間が長く
なるので、第2液晶駆動電圧生成部3の出力電圧が大き
くなって負の高電圧V2が大きくなる。
は、安定化電源1の出力電圧V1(正の高電圧V1)の
変動により、正負の低電圧VH、VLや中間電圧VMが
変動しても、これらの変動に負の高電圧V2が追随でき
る。このため、正の高電圧V1や正の低電圧VHの変動
にかかわらず、正負の高電圧V1、V2の比率の絶対値
を1にできる。この結果、液晶に直流電圧が印加される
の防止でき、液晶表示器の長寿命化が図れる。
ばコモン電位(0V)を基準に正の高電圧を生成し、そ
の正の高電圧から中間電圧や正負の低電圧を生成すると
ともに、その中間電圧を基準に負の高電圧を生成するよ
うにした。
高電圧を生成する一方、その生成された高電圧の一部を
検出し、この検出電圧を中間電圧を基準に設定される所
定の比較電圧と比較し、その比較結果に応じてその生成
される負の高電圧を制御するようにした。
圧が変動した場合に負の電圧がその変動に追随すること
ができ、その変動にかかわらず正負の電圧の比率の絶対
値を1にすることができるので、液晶に直流電圧が印加
されるの防止でき、液晶表示器の長寿命化が図れる。
示す回路図である。
図である。
Claims (3)
- 【請求項1】 液晶表示器のドライバ駆動用の正負の電
圧を生成する液晶用駆動電源であって、 生成された前記正の電圧を抵抗で分割して中間電圧を生
成する第1の電圧生成手段と、 前記中間電圧に基づいて前記負の電圧を生成する第2の
電圧生成手段と、 を備えたことを特徴とする液晶用駆動電源。 - 【請求項2】 液晶表示器のドライバ駆動用の正負の高
電圧と、その正負の低電圧とをそれぞれ生成する液晶用
駆動電源であって、 生成された前記正の高電圧を複数の抵抗で分割すること
により、中間電圧と、その中間電圧を基準に前記正負の
低電圧とをそれぞれ生成する第1の電圧生成手段と、 前記中間電圧に基づいて前記負の高電圧を生成する第2
の電圧生成手段と、 を備えたことを特徴とする液晶用駆動電源。 - 【請求項3】 前記第2の電圧生成手段は、 前記中間電圧を基準に前記負の高電圧を生成する電圧生
成手段と、 前記生成された高電圧の一部を検出する検出手段と、 前記検出電圧を前記中間電圧を基準に設定される所定の
比較電圧と比較し、その比較結果に応じて前記電圧生成
手段の生成電圧を制御する制御手段と、 から構成するようにしたことを特徴とする請求項1また
は請求項2に記載の液晶用駆動電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000154693A JP2001337653A (ja) | 2000-05-25 | 2000-05-25 | 液晶用駆動電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000154693A JP2001337653A (ja) | 2000-05-25 | 2000-05-25 | 液晶用駆動電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001337653A true JP2001337653A (ja) | 2001-12-07 |
Family
ID=18659755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000154693A Withdrawn JP2001337653A (ja) | 2000-05-25 | 2000-05-25 | 液晶用駆動電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001337653A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
KR100472360B1 (ko) * | 2001-12-08 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
US7099167B2 (en) | 2002-11-26 | 2006-08-29 | Seiko Epson Corporation | Step-down circuit, power supply circuit, and semiconductor integrated circuit |
CN100359551C (zh) * | 2005-11-02 | 2008-01-02 | 友达光电股份有限公司 | 显示装置及电源装置 |
CN111640405A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 液晶模组驱动控制方法及装置、液晶显示器 |
-
2000
- 2000-05-25 JP JP2000154693A patent/JP2001337653A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100472360B1 (ko) * | 2001-12-08 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
US7099167B2 (en) | 2002-11-26 | 2006-08-29 | Seiko Epson Corporation | Step-down circuit, power supply circuit, and semiconductor integrated circuit |
CN100359551C (zh) * | 2005-11-02 | 2008-01-02 | 友达光电股份有限公司 | 显示装置及电源装置 |
CN111640405A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 液晶模组驱动控制方法及装置、液晶显示器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8183844B2 (en) | Switching power source | |
JP5408900B2 (ja) | レギュレータ回路及びその制御方法 | |
US7714546B2 (en) | Step-up regulator with multiple power sources for the controller | |
KR100801498B1 (ko) | 스위칭 제어 회로 및 자려형 dc―dc 컨버터 | |
JP4366335B2 (ja) | 昇圧コンバータ | |
US20050007167A1 (en) | PWM switching regulator control circuit | |
JP6556519B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
US20090160416A1 (en) | Dc-dc converter | |
JP3732173B2 (ja) | 電源装置及びこれを用いた液晶表示装置 | |
US10468982B2 (en) | Switching power supply circuit, load driving device, and liquid crystal display device | |
US7233117B2 (en) | Inverter controller with feed-forward compensation | |
JP2005323413A (ja) | 過電流検出回路及びこれを有する電源装置 | |
US10707754B2 (en) | Switching power supply circuit, liquid crystal driving device, and liquid crystal display device | |
JP2009136064A (ja) | スイッチングレギュレータの制御回路、制御方法およびそれを利用したスイッチングレギュレータ | |
JP2008295237A (ja) | スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ | |
JP6556520B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
JP6458659B2 (ja) | スイッチング素子の駆動装置 | |
JP2007236126A (ja) | 電源装置およびこれを用いた電子機器 | |
JP5398422B2 (ja) | スイッチング電源装置 | |
JP2001337653A (ja) | 液晶用駆動電源 | |
JP5515390B2 (ja) | スイッチング電源装置 | |
WO2011013692A1 (ja) | Dc-dcコンバータ | |
JP2005261009A (ja) | スイッチング電源回路及びそれを用いた電子機器 | |
JP2017204944A (ja) | 電源装置および電子制御装置 | |
JP2009225521A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050330 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051212 |