CN108376015B - 镜像电路及电源管理芯片 - Google Patents
镜像电路及电源管理芯片 Download PDFInfo
- Publication number
- CN108376015B CN108376015B CN201810226175.2A CN201810226175A CN108376015B CN 108376015 B CN108376015 B CN 108376015B CN 201810226175 A CN201810226175 A CN 201810226175A CN 108376015 B CN108376015 B CN 108376015B
- Authority
- CN
- China
- Prior art keywords
- switch
- terminal
- output
- resistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明实施例中提供了一种镜像电路及电源管理芯片。采用本发明实施例的方案，能够消除MOS管的阈值电压的差异对电流的影响，提高了精准度。本发明实施例提供的镜像电路，包括：第一开关、第二开关、第三开关均与振荡器的第一输出端连接，第四开关和第五开关均与振荡器的第二输出端连接，第一MOS管的第一源极和第二MOS管的第二源极均与电压输入端连接，第一MOS管的第一栅极连接电容的正极，第二MOS管的第二栅极连接电容的负极，第一MOS管的第一栅极与第一漏极连接，第二MOS管的第二漏极与第五开关连接，第一电阻与第一开关连接，第二电阻与第二开关连接，输入电流源分别与第四开关、第一电阻、第二电阻连接。
Description
技术领域
本申请涉及电路技术领域，尤其涉及一种镜像电路及电源管理芯片。
背景技术
电流镜是模拟电路中普遍存在的一种标准部件，它也出现在一些数字电路中。在传统的电压模式运算放大器设计中，电流镜用来产生偏置电流和作为有源负载。在新型电流模式模拟集成电路设计中，电流镜除了用来产生偏置电流外，还被广泛用来实现电流信号的复制或倍乘。
图1描述了现有技术中的电流镜电路，其中包括PMOS管MP1和MP2；输入电流源I1经过电流镜可以产生输出电流Io。但是由于制作电路器件时工艺的偏差，会导致电路中的输出电流不等于输入电流，即表现为电流镜的失配。例如，在芯片中使用电流镜，有些芯片的输出电流Io的电流值大于输入电流源I1的电流值，而有些芯片的输出电流Io的电流值小于输入电流源I1的电流值。
发明人认为，采用现有技术中的方案，在希望输出电流Io的电流值等于输入电流源I1的电流值的场景中，精准度较低。
发明内容
本申请实施例中提供了一种镜像电路及电源管理芯片,提高了输出电流Io的电流值等于输入电流源I1的电流值的精准度。
第一方面，本发明实施例提供一种镜像电路，包括：
电压输入端；
第一金属—氧化物—半导体(Metal-Oxide-Semiconductor，MOS)管,所述第一MOS管包括第一栅极、第一源极和第一漏极；
第二MOS管，所述第二MOS管包括第二栅极、第二源极和第二漏极；
电容，所述电容包括正极和负极；
振荡器，所述振荡器包括第一输出端和第二输出端；
第一开关，所述第一开关包括第一端、第二端和第三端；
第二开关，所述第二开关包括第一端、第二端和第三端；
第三开关，所述第三开关包括第一端、第二端和第三端；
第四开关，所述第四开关包括第一端、第二端和第三端；
第五开关，所述第五开关包括第一端、第二端和第三端；
输入电流源；
第一电阻，所述第一电阻包括第一端和第二端；
第二电阻，所述第二电阻包括第一端和第二端；
电流输出端；
所述第一源极连接所述电压输入端，所述第一栅极分别连接所述电容的正极和所述第一漏极；
所述第二源极连接所述电压输入端，所述第二栅极分别连接所述电容的负极和所述第三开关的第二端；所述第二漏极连接所述第五开关的第二端；
所述第一开关的第一端连接所述第一电阻的第一端，所述第一开关的第二端连接所述第一漏极，所述第一开关的第三端连接所述第一输出端；
所述第二开关的第一端连接所述第二电阻的第一端，所述第二开关的第二端连接所述第二漏极，所述第二开关的第三端连接所述第一输出端；
所述第三开关的第一端连接所述第五开关第二端，所述第三开关的第二端连接所述第二栅极，所述第三开关的第三端连接所述第一输出端；
所述第四开关的第一端连接所述输入电流源，所述第四开关的第二端连接所述第一开关的第二端，所述第四开关的第三端连接所述第二输出端；
所述第五开关的第一端连接所述电流输出端，所述第五开关的第三端连接所述第二输出端；
所述第一电阻的第二端和所述第二电阻的第二端分别连接所述输入电流源；
所述第一电阻的第二端、所述第二电阻的第二端、所述输入电流源均接地。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第一输出端输出的第一信号为第一逻辑电平时，所述第一开关、所述第二开关、所述第三开关均闭合，所述第四开关、所述第五开关均断开；所述第一MOS管和第二MOS管的漏极连接至栅极，所述电容采样所述第一MOS管和第二MOS管之间的栅源电压差。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第二输出端输出的第二信号为第二逻辑电平时，所述第一开关、所述第二开关、所述第三开关均断开，所述第四开关、所述第五开关均闭合；所述第一MOS管的栅极电压叠加所述电容两端的电压，并为所述第二MOS管的栅极提供电压。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述输入电流源包括第三电阻、第三MOS管或者双极型晶体管。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一输出端输出的第一信号和所述第二输出端的第二信号频率相同。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一信号和所述第二信号相位相反。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，其特征在于，所述第一信号和所述第二信号的占空比小于或者等于50％。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一信号和所述第二信号的频率均为10KHz。
第二方面，本发明实施例还提供一种电源管理芯片，所述芯片中包括如前述内容中任意一种镜像电路。
采用根据本申请实施例的镜像电路及电源管理芯片，在振荡器的一个周期内，通过镜像电路使得输出电流Io的电流值等于输入电流源I1，这样就消除了MOS管的阈值电压的差异对电流的影响，提高了精准度。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为现有技术中提供的镜像电路的电路图；
图2为本发明实施例提供的镜像电路的电路图；
图3为本发明实施例提供的振荡器的输出信号示意图。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
图2为本发明实施例提供的镜像电路的电路图，如图2所示，本发明实施例提供的镜像电路，具体可以包括：电压输入端VIN、第一MOS管MP1、第二MOS管MP2、电容C1、振荡器OSC、第一开关S1a、第二开关S2a、第三开关S3a、第四开关S1b、第五开关S2b、输入电流源I1、第一电阻R1、第二电阻R2、电流输出端I0。
其中，电压输入端VIN为电路的起始点，当镜像电路应用在电源管理芯片中时，电压输入端VIN可以连接到一个电源的正极，例如，锂电池的正极。在图2中，还有一部分器件是接地的，当镜像电路应用在电源管理芯片中时，地端可以连接到一个电源的负极，例如，锂电池的负极。在一个具体的实现过程中，电压输入端VIN可以提供的电压值范围为1V～100V。
第一MOS管MP1中，第一源极连接电压输入端VIN，第一栅极分别连接电容C1的正极和第一漏极。而第二MOS管MP2中，第二源极连接电压输入端VIN，第二栅极分别连接电容C1的负极和第三开关S2a的第二端；第二漏极连接第五开关S2b的第二端。第一开关S1a的第一端连接第一电阻R1的第一端，第一开关S1a的第二端连接第一漏极，第一开关S1a的第三端连接第一输出端CKA。第二开关S2a的第一端连接第二电阻R2的第一端，第二开关S2a的第二端连接第二漏极，第二开关S2a的第三端连接第一输出端CKA。第三开关S3a的第一端连接第五开关S2b第二端，第三开关S3a的第二端连接第二栅极，第三开关S3a的第三端连接第一输出端CKA。第四开关S1b的第一端连接输入电流源I1，第四开关S1b的第二端连接第一开关S1a的第二端，第四开关S1b的第三端连接第二输出端CKB。第五开关S2b的第一端连接电流输出端I0，第五开关S2b的第三端连接第二输出端CKB。第一电阻R1的第二端和第二电阻R2的第二端分别连接输入电流源I1。第一电阻R1的第二端、第二电阻R2的第二端、输入电流源I1均接地。
图3为本发明实施例提供的振荡器的输出信号示意图，如图3所示，在本发明实施例中，振荡器OSC包括两个输出端，分别是第一输出端和第二输出端；其中，第一输出端用于输出第一信号CKA，第二输出端用于输出第二信号CKB。需要说明的是，为了消除由于制造工艺导致的器件偏差，在本发明实施例中，第一信号和第二信号频率相同，相位相反。例如，当第一信号为高电平时，第二信号为低电平；第一信号为低电平时，第二信号为高电平。
在本发明实施例中，第一信号为第一逻辑电平，第二信号为第二逻辑电平。
在一个具体的实现过程中，当第一输出端输出的第一信号为第一逻辑电平时，例如高电平时，第一开关S1a、第二开关S2a、第三开关S3a均闭合，第四开关S1b、第五开关S2b均断开，第一MOS管MP1中第一栅极与第一漏级导通，第二MOS管MP2中第二栅极与第二漏级导通，电容C1采集第一MOS管与第二MOS管之间的电压差，即，
Vc＝(VIN-|Vgs1|)-(VIN-|Vgs2|)＝|Vgs2|-|Vgs1|
其中，Vc为电容C1的电压，VIN为电压输入端VIN的电压，Vgs1为此时MP1的栅源电压(即栅极和源极电压之差)，Vgs2为此时MP2的栅源电压。
当电阻R1、R2的电阻值均为较大值时，导致MP1和MP2的偏置电流很小，此时，栅源电压近似等于阈值电压。
则上式变成Vc＝|Vgs2|-|Vgs1|＝|Vth2|-|Vth1|
其中，Vth1为MP1的阈值电压，Vth2为MP2的阈值电压。
进而，可以根据电容C1存储的电压差值来确定电流镜的失配信息。
当第二输出端输出的第二信号为第二逻辑电平，例如高电平时，第一开关S1a、第二开关S2a、第三开关S3a均断开，第四开关S1b、第五开关S2b均闭合，
根据MOS管工作在饱和区的电流公式:
Id＝(1/2)(μ.Cox)(W/L)(|Vgs|-|Vth|)2
其中，Id为PMOS的漏极电流，μ为载流子的迁移率，Cox为栅极氧化层电容，W/L为宽长比，其中W为沟道宽度，L为沟道长度。Vgs为栅源电压，Vth为阈值电压。
假设MP1和MP2的宽长比都设计为(W/L)，当第二输出端输出的第二信号为高电平时，MP1的漏极被连接至I1，对于MP1:
I1＝Id1＝(1/2)(μ.Cox)(W/L)(|Vgs1|-|Vth1|)2
其中I1为电流源I1的电流值，Id1为PMOS管MP1的漏极电流，μ为载流子的迁移率，Cox为栅极氧化层电容，W/L为宽长比，Vgs1为此时MP1的栅源电压，Vth1为MP1的阈值电压。
当CKB为高电平时，MP2的漏极被连接至电流输出端I0，对于MP2:
I0＝Id2＝(1/2)(μ.Cox)(W/L)(|Vgs2|-|Vth2|)2
其中I0为输出的电流值，Id2为PMOS管MP2的漏极电流，μ为载流子的迁移率，Cox为栅极氧化层电容，W/L为宽长比，Vgs2为此时MP2的栅源电压，Vth2为MP2的阈值电压。而由于电容上存在之前存储的电压差，因此|Vgs2|＝|Vgs1|+Vc＝|Vgs1|+|Vth2|-|Vth1|
将此公式带入I0的公式，可得:
I0＝Id2＝(1/2)(μ.Cox)(W/L)(|Vgs2|-|Vth2|)2＝(1/2)(μ.Cox)(W/L)(|Vgs1|+|Vth2|-|Vth1|-|Vth2|)2＝(1/2)(μ.Cox)(W/L)(|Vgs1|-|Vth1|)2＝Id1＝I1
从上述公式可知，在振荡器的一个周期内，通过镜像电路使得输出电流Io的电流值等于输入电流源I1，这样就消除了MOS管的阈值电压的差异对电流的影响，提高了精准度。
本发明实施例提供的镜像电路，通过振荡器OSC输出不同的信号来控制不同的开关，进而通过不同的开关的闭合与断开来使得电路中产生不同的电流，最终消除掉MOS管的阈值电压的差异对电流的影响。
由于电路中振荡器输出的不同信号，控制不同的器件断开或者闭合后，需要一定的时间来达到稳定状态，这就需要电路在两种状态之间切换时，都需要一定时间稳定。因此，在本发明实施例中，优选第一信号和所述第二信号的占空比小于或者等于50％。
并且，时钟周期越短，即时钟频率越快，对电路性能越好，对阈值电压的差异抵消效果越好。因此，在本发明实施例中，优选振荡器输出信号的频率为10KHz。
在本发明实施例中，输入电流源I1可以是一个第三电阻、可以是一个第三MOS管，还可以是一个双极型晶体管，例如，在一个具体的实现过程中，输入电流源I1为第三电阻；第三电阻的第一端连接所述第四开关S1b的第一端，所述第三电的第二端分别连接所述第一电阻R1的第二端和所述第二电阻R2的第二端。
本发明实施例中还提供一种电源管理芯片，本发明实施例提供的电源管理芯片中包含上述任意一种镜像电路。
本领域内的技术人员应理解，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (9)
1.一种镜像电路，其特征在于，包括：
电压输入端；
第一MOS管,所述第一MOS管包括第一栅极、第一源极和第一漏极；
第二MOS管，所述第二MOS管包括第二栅极、第二源极和第二漏极；
电容，所述电容包括正极和负极；
振荡器，所述振荡器包括第一输出端和第二输出端；
第一开关，所述第一开关包括第一端、第二端和第三端；
第二开关，所述第二开关包括第一端、第二端和第三端；
第三开关，所述第三开关包括第一端、第二端和第三端；
第四开关，所述第四开关包括第一端、第二端和第三端；
第五开关，所述第五开关包括第一端、第二端和第三端；
输入电流源；
第一电阻，所述第一电阻包括第一端和第二端；
第二电阻，所述第二电阻包括第一端和第二端；
电流输出端；
所述第一源极连接所述电压输入端，所述第一栅极分别连接所述电容的正极和所述第一漏极；
所述第二源极连接所述电压输入端，所述第二栅极分别连接所述电容的负极和所述第三开关的第二端；所述第二漏极连接所述第五开关的第二端；
所述第一开关的第一端连接所述第一电阻的第一端，所述第一开关的第二端连接所述第一漏极，所述第一开关的第三端连接所述第一输出端；
所述第二开关的第一端连接所述第二电阻的第一端，所述第二开关的第二端连接所述第二漏极，所述第二开关的第三端连接所述第一输出端；
所述第三开关的第一端连接所述第五开关第二端，所述第三开关的第二端连接所述第二栅极，所述第三开关的第三端连接所述第一输出端；
所述第四开关的第一端连接所述输入电流源，所述第四开关的第二端连接所述第一开关的第二端，所述第四开关的第三端连接所述第二输出端；
所述第五开关的第一端连接所述电流输出端，所述第五开关的第三端连接所述第二输出端；
所述第一电阻的第二端和所述第二电阻的第二端分别连接所述输入电流源；
所述第一电阻的第二端、所述第二电阻的第二端、所述输入电流源均接地。
2.根据权利要求1所述的镜像电路，其特征在于，当所述第一输出端输出的第一信号为第一逻辑电平时，所述第一开关、所述第二开关、所述第三开关均闭合，所述第四开关、所述第五开关均断开；所述第一MOS管和第二MOS管的漏极连接至栅极，所述电容采样所述第一MOS管和第二MOS管之间的栅源电压差。
3.根据权利要求1所述的镜像电路，其特征在于，当所述第二输出端输出的第二信号为第二逻辑电平时，所述第一开关、所述第二开关、所述第三开关均断开，所述第四开关、所述第五开关均闭合；所述第一MOS管的栅极电压叠加所述电容两端的电压，并为所述第二MOS管的栅极提供电压。
4.根据权利要求1所述的镜像电路，其特征在于，所述输入电流源包括第三电阻、第三MOS管或者双极型晶体管。
5.根据权利要求1所述的镜像电路，其特征在于，所述第一输出端输出的第一信号和所述第二输出端输出的第二信号频率相同。
6.根据权利要求5所述的镜像电路，其特征在于，所述第一信号和所述第二信号相位相反。
7.根据权利要求5～6中任一项所述的镜像电路，其特征在于，所述第一信号和所述第二信号的占空比小于或者等于50％。
8.根据权利要求5～6中任一项所述的镜像电路，其特征在于，所述第一信号和所述第二信号的频率均为10KHz。
9.一种电源管理芯片，其特征在于，所述芯片中包括如权利要求1～8中任一项所述的镜像电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810226175.2A CN108376015B (zh) | 2018-03-19 | 2018-03-19 | 镜像电路及电源管理芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810226175.2A CN108376015B (zh) | 2018-03-19 | 2018-03-19 | 镜像电路及电源管理芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108376015A CN108376015A (zh) | 2018-08-07 |
| CN108376015B true CN108376015B (zh) | 2020-02-28 |
Family
ID=63019012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810226175.2A Active CN108376015B (zh) | 2018-03-19 | 2018-03-19 | 镜像电路及电源管理芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108376015B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538496B1 (en) * | 2000-09-28 | 2003-03-25 | Maxim Integrated Products, Inc. | Low voltage, high impedance current mirrors |
| CN101620450A (zh) * | 2009-08-12 | 2010-01-06 | 绿达光电(苏州)有限公司 | 高精度恒流源电路 |
| CN104993701A (zh) * | 2015-07-22 | 2015-10-21 | 无锡中星微电子有限公司 | 一种pwm/pfm控制电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5933466B2 (ja) * | 2013-02-15 | 2016-06-08 | パナソニック株式会社 | 電流出力回路および無線通信装置 |
-
2018
- 2018-03-19 CN CN201810226175.2A patent/CN108376015B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538496B1 (en) * | 2000-09-28 | 2003-03-25 | Maxim Integrated Products, Inc. | Low voltage, high impedance current mirrors |
| CN101620450A (zh) * | 2009-08-12 | 2010-01-06 | 绿达光电(苏州)有限公司 | 高精度恒流源电路 |
| CN104993701A (zh) * | 2015-07-22 | 2015-10-21 | 无锡中星微电子有限公司 | 一种pwm/pfm控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108376015A (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101646910B1 (ko) | 파워 온 리셋 회로를 포함하는 반도체 소자 | |
| JPH06296125A (ja) | パワー・オン・リセット回路 | |
| JP3338758B2 (ja) | 遅延回路 | |
| CN106961266B (zh) | 电源开启重置电路 | |
| US8456227B2 (en) | Current mirror circuit | |
| KR20130072137A (ko) | 볼티지 레귤레이터 | |
| CN112653431B (zh) | 低压锁存电路 | |
| JP2006230192A (ja) | 半導体メモリ装置のチャージポンプ回路 | |
| CN108376015B (zh) | 镜像电路及电源管理芯片 | |
| CN117767923A (zh) | 延时电路与半导体器件 | |
| GB2336960A (en) | A PTAT bias current generator and a start-up circuit therefor | |
| US11249118B2 (en) | Current sensing circuit | |
| US20120306549A1 (en) | Semiconductor integrated circuit | |
| KR950022162A (ko) | 커패시터형 전압분배기 회로 | |
| CN100524534C (zh) | 用于模数转换器的差分阻塞采样器 | |
| US6501673B2 (en) | Circuit arrangement for the lowering of the threshold voltage of a diode configured transistor | |
| CN109643975B (zh) | 动态放大电路 | |
| US9306402B1 (en) | Circuits and methods for capacitor charging | |
| US9836073B2 (en) | Current source, an integrated circuit and a method | |
| JP2019161379A (ja) | 発振回路 | |
| CN216310233U (zh) | 低功耗电源检测电路 | |
| US20030020532A1 (en) | System for a constant current source | |
| US11422582B2 (en) | Low power reference voltage generating circuit | |
| CN114050814A (zh) | 复位装置及电源装置 | |
| US10571946B2 (en) | Constant voltage output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |