CN108900167B - 阻抗补偿电路及功率放大补偿电路 - Google Patents

阻抗补偿电路及功率放大补偿电路 Download PDF

Info

Publication number
CN108900167B
CN108900167B CN201810759966.1A CN201810759966A CN108900167B CN 108900167 B CN108900167 B CN 108900167B CN 201810759966 A CN201810759966 A CN 201810759966A CN 108900167 B CN108900167 B CN 108900167B
Authority
CN
China
Prior art keywords
transistor
circuit
impedance
bias
compensation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810759966.1A
Other languages
English (en)
Other versions
CN108900167A (zh
Inventor
苏强
彭振飞
司翠英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huizhi Microelectronics Co ltd
Original Assignee
Guangzhou Huizhi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Huizhi Microelectronics Co ltd filed Critical Guangzhou Huizhi Microelectronics Co ltd
Priority to CN201810759966.1A priority Critical patent/CN108900167B/zh
Publication of CN108900167A publication Critical patent/CN108900167A/zh
Application granted granted Critical
Publication of CN108900167B publication Critical patent/CN108900167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种阻抗补偿电路，包括阻抗调节电路及与所述阻抗调节电路连接的偏置电路，所述偏置电路用于为所述阻抗调节电路提供偏置电压，所述阻抗调节电路包括用于与功率放大器的射频输入信号端连接的第一节点和与所述偏置电路连接的第二节点，所述第二节点处的电压为所述偏置电压，所述阻抗补偿电路在高频时处于第一工作状态，在低频时处于第二工作状态，其中，所述阻抗补偿电路在所述第一工作状态下的阻抗低于所述阻抗补偿电路在所述第二工作状态下的阻抗。本发明还同时公开了一种具有该阻抗补偿电路的功率放大补偿电路。

Description

阻抗补偿电路及功率放大补偿电路
技术领域
本发明涉及功率放大电路，尤其涉及一种阻抗补偿电路及具有该阻抗补偿电路的功率放大补偿电路。
背景技术
射频功率放大器是各种无线发射机的重要组成部分，发射机的前级电路产生的射频信号很小，通常需要采用射频功率放大器来获取足够大的射频输出功率，才能将射频信号馈送到天线，由天线辐射出去。
GSM射频功率放大器的射频指标需要满足第三代合作伙伴计划(3GPP)协议，通常包括输出功率范围不同的GSM射频功率放大器，如GSM850和GSM900频段的GSM射频功率放大器的输出功率范围为33dBm～5dBm，数字蜂窝系统和个人通讯服务频段的GSM射频功率放大器的输出范围为30dBm～0dBm。GSM射频功率放大器对功率控制精度有一定的要求，高功率输出时的功率控制精度范围为+/-2dBm，低功率输出时的功率控制精度范围为+/-5dBm。GSM射频功率放大器的输出功率在时域上满足功率时间模板。
GSM射频功率放大器一般是由基带芯片提供一个Vramp电压来控制输出功率。实现射频功率控制的方式通常包括电流控制和电压控制模式，其中电流控制模式是指通过控制射频功率放大器PA的偏置电流来实现功率控制。当射频功率放大器PA输入端提供的偏置电流较小时，射频功率放大器PA输入端连接二极管阻抗较高，因此其对应的极点离环路的主极点较近，导致环路稳定性较差。在功率放大电路的启动过程中，会出现振荡现象。
发明内容
有鉴于此，本发明的主要目的在于提供一种能够提升功率放大电路的环路稳定性的阻抗补偿电路及具有该阻抗补偿电路的功率放大补偿电路。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种阻抗补偿电路，所述阻抗补偿电路包括阻抗调节电路及与所述阻抗调节电路连接的偏置电路，所述偏置电路用于为所述阻抗调节电路提供偏置电压，所述阻抗调节电路包括用于与功率放大器的射频输入信号端连接的第一节点和与所述偏置电路连接的第二节点，所述第二节点处的电压为所述偏置电压，所述阻抗补偿电路在高频时处于第一工作状态，在低频时处于第二工作状态，其中，所述阻抗补偿电路在所述第一工作状态下的阻抗低于所述阻抗补偿电路在所述第二工作状态下的阻抗。
上述方案中，所述阻抗调节电路包括连接于所述第一节点和所述第二节点之间的电容和两个极分别与所述电容的两端连接的第一晶体管。
上述方案中，所述第一晶体管为N沟道场效应管，所述N沟道场效应管的栅极和漏极分别与所述电容的两端连接。
上述方案中，所述偏置电路包括与所述第二节点连接的第一偏置模块及用于为所述第一偏置模块提供偏置电流的第二偏置模块，所述第一偏置模块包括与所述第一晶体管呈镜像关系的第二晶体管，所述第二晶体管为所述阻抗调节电路提供所述偏置电压。
上述方案中，所述第二偏置模块包括组成第一镜像结构的第三晶体管和第四晶体管，所述第三晶体管的一个极与所述第一节点连接，所述第三晶体管用于将所述第四晶体管所在支路上的电流进行镜像，形成所述阻抗调节电路的电流源负载。
上述方案中，所述第二偏置模块还包括与所述第四晶体管组成第二镜像结构的第五晶体管，所述第五晶体管的一个极与所述第一偏置模块连接，所述第五晶体管用于将所述第四晶体管所在支路的电流进行镜像，形成所述第一偏置模块的偏置电流。
上述方案中，所述第四晶体管所在支路上连接偏置电流源。
上述方案中，所述阻抗调节电路还包括与所述第二节点连接的RC射频滤波电路。
本发明实施例提供一种功率放大补偿电路，所述功率放大补偿电路包括：
功率放大电路，所述功率放大电路包括功率放大器和与所述功率放大器的射频输入信号端连接的控制电路，所述控制电路用于控制所述功率放大器的偏置电流的大小，所述功率放大器用于基于所述偏置电流将射频输入信号进行功率放大；
阻抗补偿电路，与所述功率放大器的所述射频输入信号端连接，所述阻抗补偿电路为本申请任一实施例所述的阻抗补偿电路。
上述方案中，所述控制电路包括与所述功率放大器连接的采样电阻、输入端分别与所述采样电阻和参考电压连接的误差放大器、与所述误差放大器的输出端连接的晶体管和与所述晶体管连接的串联二极管电路，所述晶体管与所述串联二极管电路之间的节点与所述功率放大器的所述射频输入信号端连接，所述阻抗补偿电路与所述串联二极管电路并联。
上述方案中，所述串联二极管电路包括串联连接的第一二极管和第二二极管、以及与所述第一二极管和所述第二二极管并联的电容。
上述方案中，所述控制电路还包括与所述误差放大器的输出端连接的补偿电容。
本发明实施例提供的阻抗补偿电路及功率放大补偿电路，在功率放大电路中引入了阻抗补偿电路。所述阻抗补偿电路包括阻抗调节电路及用于为所述阻抗调节电路提供偏置电压的偏置电路，所述阻抗补偿电路在高频时处于第一工作状态，在低频时处于第二工作状态，且所述阻抗补偿电路在所述第一工作状态下的阻抗低于所述阻抗补偿电路在所述第二工作状态下的阻抗，从而降低功率放大器的射频输入信号端的输入阻抗，以将向功率放大器的射频输入信号端对应的次级点推向高频，从而增加环路稳定性。
附图说明
图1为一电流控制模式的功率放大电路的组成结构示意图；
图2为本发明一实施例中阻抗补偿电路的结构示意图；
图3为本发明另一实施例中阻抗补偿电路的结构示意图；
图4为本发明实施例中阻抗补偿电路的阻抗随频率变化的曲线示意图；
图5为本发明一实施例中功率放大补偿电路的结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。
本申请实施例中，为了表述简洁，将射频功率放大器统一简称为功率放大器。其中，实现GSM射频功率放大的方式主要包括电流控制模式。
图1为一电流控制模式的功率放大电路的组成结构示意图，电流控制模式是指通过控制功率放大器的偏置电流ICC来实现功率控制。如图1所示，功率放大电路主要包括误差放大器EA、P沟道场效应(PMOS)管MP、功率放大器PA、第一二极管D1、第二二极管D2、负载电容CL、补偿电容Cc及采样电阻Rsense。误差放大器EA的负相输入端接参考电压Vramp、正相输入端连接采样电阻Rsense的一端、输出端接PMOS管MP的栅极和补偿电容Cc的一端，PMOS管MP的源极连接电源电压VCC。负载电容CL与串联的第一二极管D1和第二二极管D2并联，PMOS管MP的漏极接负载电容CL的一端、第一二极管D1的正极和功率放大器PA的输入端，第一二极管D1的负极连接第二二极管D2的正极，第二二极管D2的负极连接地端，同时，负载电容CL的另一端连接地端。采样电阻Rsense采集功率放大器PA的工作电流，采样电阻Rsense的另一端连接电源电压VCC。
电流控制模式的原理包括：采样电阻Rsense采样功率放大器PA的偏置电流ICC，并将该电流转换为电压输入到误差放大器EA的正相输入端，参考电压Vramp输入到误差放大器EA的反相输入端，两者经误差放大器EA比较放大后驱动PMOS管MP，PMOS管MP输出端的输出电流IB流入第一二极管D1和第二二极管D2，为功率放大器PA提供偏置电流。第一二极管D1和第二二极管D2串联后与负载电容CL并联，组成串联二极管电路，串联二极管电路与PMOS管MP输出电流IB的输出端连接，且连接于功率放大器PA的射频输入信号端与地端之间，PMOS管MP的输出端的输出电流IB流入串联的第一二极管D1和第二二极管D2，负载电容CL可以起到高频旁路的作用。误差放大器EA的输出端为主极点，PMOS管MP的输出端为次极点。当输出电流IB较小时，第一二极管D1和第二二极管D2的交流阻抗较高，从而导致次极点离主极点较近，环路稳定性较差，在功率放大电路启动过程中，可能会出现振荡现象。
基于此，本发明的实施例提供一种能够在PMOS管MP的输出电流较小时降低PMOS管MP的输出端的阻抗，从而增加功率放大电路的环路稳定性的阻抗补偿电路及具有该阻抗补偿电路的功率放大电路。如图2所示，所述阻抗补偿电路包括：阻抗调节电路210及与所述阻抗调节电路210连接的偏置电路220；所述偏置电路220用于为所述阻抗调节电路210提供偏置电压，所述阻抗调节电路210包括用于与功率放大器PA的射频输入信号端连接的第一节点10和与所述偏置电路220连接的第二节点20。所述第二节点20处的电压为偏置电压，所述阻抗补偿电路在高频时处于第一工作状态，在低频时处于第二工作状态，所述阻抗补偿电路在所述第一工作状态下的阻抗低于所述阻抗补偿电路在所述第二工作状态下的阻抗。如此可以降低功率放大器PA的射频输入信号端的输入阻抗，也即降低次级点的输出阻抗，从而增加环路稳定性。
请结合参阅图3，所述阻抗调节电路210包括连接于所述第一节点10和所述第二节点20的电容C和两个极分别与所述电容C的两端连接的第一晶体管Mn1。
由于电容具有“通高频阻低频”的特性，当高频时，连接于所述第一节点10和第二节点20之间电容C处可看作短路，如此，与所述电容C的两端连接的第一晶体管Mn1相当于短接，使得第一晶体管Mn1具备二极管的特性。反之，当低频时，连接于第一节点10和第二节点20之间的电容C处可看作断路，如此，与所述电容C的两端连接的第一晶体管Mn1的两极之间相当于断开，此时第一晶体管Mn1工作在饱和区呈现出相对高的阻抗特性。因此，所述第一晶体管Mn1在高频时的阻值低于低频时的阻值。由于第一节点10与功率放大器的射频输入信号端连接，而第一晶体管Mn1在高频和低频时分别呈现小电阻特性和大电阻特性，从而阻抗调节电路210在高频时的阻值低于在低频时的阻值。
上述实施例中，在功率放大补偿电路中增加阻抗补偿电路，阻抗补偿电路根据该阻抗调节电路210的阻值在高频时处于第一工作状态和在低频时处于第二工作状态，实现对功率放大器PA的射频输入信号端处的输入阻抗进行调节，从而将功率放大器PA的射频输入信号端对应的次级点推向高频，拉开主极点和次级点的距离，增加环路的稳定性。
可选的，第一晶体管Mn1为N沟道场效应管，所述N沟道场效应管的栅极和漏极分别与所述电容C的两端连接。
本实施例中，作为第一晶体管Mn1的N沟道场效应管的漏极与所述第一节点10连接、栅极与所述第二节点20连接、源极与地端连接。其中，N沟道场效应管的漏极与第一节点10连接，栅极与第二节点20连接，且电容C连接于第一节点10与第二节点20之间。高频时，由于电容C的工作特性使得第一节点10和第二节点20之间相当于短路，N沟道场效应管的栅极与漏极短接，从而使得N沟道场效应管具有二极管的小阻值特性，也就是说，该阻抗调节电路的阻抗为N沟道场效应管工作在等效于二极管的小阻值特性下的等效阻抗。低频时，由于电容C的特性使得第一节点10和第二节点20之间相当于断路，N沟道场效应管的栅极和漏极分别与所述电容C的两端(第一节点10和第二节点20)连接，也即N沟道场效应管的漏极连接射频输入信号端，栅极连接偏置电路220，该阻抗调节电路的阻抗为N沟道场效应管工作在饱和区而呈相对高的阻值的等效阻抗。
从第一节点10处看进去，阻抗补偿电路的阻抗则可视为阻抗调节电路210与偏置电路220并联时所形成的阻抗。高频时，阻抗调节电路的等效阻抗远远小于偏置电路220的等效阻抗，从而阻抗补偿电路的等效阻抗可视为与阻抗调节电路的等效阻抗相等，即为N沟道场效应管等效于二极管导通时的阻值1/gm；低频时，阻抗调节电路的等效阻抗为N沟道场效应管工作在饱和区而呈相对高的阻值的等效阻抗，从而阻抗补偿电路的等效阻抗可视为N沟道场效应管工作在饱和区下的等效阻抗与偏置电路220的等效阻抗并联形成的总阻抗。
所述偏置电路220包括与所述第二节点20连接的第一偏置模块及用于为所述第一偏置模块提供偏置电流的第二偏置模块，所述第一偏置模块包括为所述第一晶体管Mn1提供偏置电压的第二晶体管Mn2，偏置电路220通过所述第二晶体管Mn2为所述阻抗调节电路210中的所述第一晶体管Mn1提供偏置电压。其中，该第二晶体管Mn2的类型与第一晶体管Mn1的类型相同。第二晶体管Mn2为第一晶体管Mn1提供偏置电压，当第二晶体管Mn2处于导通状态时，第一晶体管Mn1获得相等的偏置电压，从而第一晶体管Mn1可以根据高频或者低频而调节阻抗。本实施例中，第二晶体管Mn2以N沟道场效应管为例，所述第二晶体管的Mn2与第一晶体管Mn1共栅极连接、第二晶体管的Mn2的漏极与第二偏置模块连接、源极与地端连接。
第二偏置模块包括组成第一镜像结构的第三晶体管Mp3和第四晶体管Mp4，所述第三晶体管Mp3的一个极与所述第一节点10连接，所述第三晶体管Mp3用于将所述第四晶体管Mp4所在支路上的电流进行镜像，形成所述阻抗调节电路210的电流源负载。其中，第三晶体管Mp3作为第一晶体管Mn1的电流源负载，偏置电路210的等效阻抗可视为第三晶体管Mp3的等效阻抗，从第一节点10处看进去，阻抗补偿电路的总阻抗等效于第三晶体管Mp3与第一晶体管Mn1并联后的总阻值。
进一步的，所述第二偏置模块还包括与所述第四晶体管Mp4组成第二镜像结构的第五晶体管Mp5，所述第五晶体管Mp5的一个极与所述第一偏置模块连接，所述第五晶体管Mp5用于将所述第四晶体管Mp4所在支路的电流进行镜像，形成所述第一偏置模块的偏置电流。其中，第四晶体管Mp4分别与第三晶体管Mp3组成第一镜像结构、和与第五晶体管Mp5组成第二镜像结构，从而第四晶体管Mp4可以分别为第三晶体管Mp3和所述第五晶体管Mp5提供偏置电压，第三晶体管Mp3和第五晶体管Mp5可通过第四晶体管Mp4获得相等的偏置电压，从而均处于导通状态。第五晶体管Mp5导通后，为第二晶体管Mn2提供偏置电流，使得第二晶体管Mn2可以进一步为第一晶体管Mn1提供偏置电压。其次，第三晶体管Mp3与第一节点10连接，第三晶体管Mp3作为第一晶体管Mn1的电流源负载。
在一个可选的具体实施例中，所述第二偏置模块中，所述第四晶体管Mp4所在支路上连接偏置电流源Ibias。具体的，第四晶体管Mp4的漏极与一偏置电流源Ibias连接，第四晶体管Mp4的栅极与漏极短接，且第四晶体管Mp4和第三晶体管Mp3、第五晶体管Mp5共栅极连接。所述第三晶体管Mp3、第四晶体管Mp4和所述第五晶体管Mp5的栅极均与偏置电流源Ibias连接，源极均与电源电压VCC连接。所述第三晶体管Mp3的漏极与第一节点10连接，所述第五晶体管Mp5的漏极与所述第二晶体管Mn2的漏极连接，所述第二晶体管Mn2的漏极与栅极短接。
其中，偏置电流源Ibias给第四晶体管Mp4提供偏置电流，当第四晶体管Mp4导通时，由于第四晶体管Mp4分别与第三晶体管Mp3和第五晶体管Mp5形成镜像结构，第三晶体管Mp3和第五晶体管Mp5获得相等的偏置电压，从而处于导通状态。由于第五晶体管Mp5的漏极与第一偏置模块连接，即与第一偏置模块中的第二晶体管Mn2的漏极连接，当第五晶体管Mp5处于导通状态时，第二晶体管Mn2的漏极获得相等的偏置电流，从而使第二晶体管Mn2处于导通状态。当第三晶体管Mp3处于导通状态时，由于第三晶体管Mp3的漏极与第一节点10连接，即与阻抗调节电路210中的第一晶体管Mn1的漏极连接，因此第三晶体管Mp3用于为第一晶体管Mn1提供电流源负载。
图3所示的第一晶体管Mn1、第二晶体管Mn2均以N沟道场效应管为例且第三晶体管Mp3、第四晶体管Mp4及第五晶体管Mp5均以P沟道场效应管为例，但可以理解的，所述第一晶体管Mn1、第二晶体管Mn2并限于本实施例所述的N沟道场效应管，也可以是P沟道场效应管、三极管等；且所述第三晶体管Mp3、第四晶体管Mp4及第五晶体管Mp5也并不限于本实施例提供的P沟道场效应管，也可以是N沟道场效应管、三极管等。这里，以第一晶体管和第二晶体管均为P沟道场效应管以及第三晶体管、第四晶体管及第五晶体管为N沟道场效应管为例，可以将电容连接于第一晶体管的栅极和漏极之间，第二晶体管为第一晶体管提供偏置电压，第三晶体管的漏极与第一晶体管的漏极连接，第五晶体管的漏极与第二晶体管的栅极和漏极连接，第三晶体管和第五晶体管的栅极均与第四晶体管的栅极连接，第四晶体管的栅极和漏极短接接到偏置电流源Ibias。其中，根据前述对本申请实施例中阻抗补偿电路的工作原理的说明，本领域技术人员对上述第一晶体管和第二晶体管采用P沟道场效应管、以及第三晶体管、第四晶体管和第五晶体管采用N沟道场效应管的工作原理应可以理解，这里不再赘述。
阻抗调节电路210还包括与所述第二节点20连接的RC射频滤波电路230。其中，RC射频滤波电路230包括电阻R1和电容C1，所述电阻R1连接于第一晶体管Mn1的栅极和第二晶体管Mn2的栅极之间，所述电容C1连接于电阻R1与地端之间，该RC射频滤波电路230用于对阻抗调节电路210中的射频信号进行滤波。
在实际应用中，请参阅图4，为本实施例所提供阻抗补偿电路的阻抗Zo与频率特性f变化的曲线示意图，当高频时，电容C串接在第一晶体管Mn1的栅漏极，此时，阻抗调节电路210可以看成第一晶体管Mn1的栅漏极之间短接，第一晶体管Mn1可以看成二极管导通时的连接形式，阻抗调节电路210的阻值为1/gm；而阻抗补偿电路的总阻抗为阻抗调节电路210与偏置电路220并联后形成的总阻抗，由于此时阻抗调节电路210的阻值远远小于偏置电路220的等效阻抗，从而阻抗补偿电路的总阻抗可视为与阻抗调节电路210的阻值相等，即此时阻抗补偿电路处于第一工作状态，其总阻抗同样为1/gm，为低阻抗值。
当低频时，电容C可以看成断路的情况，由于此时阻抗调节电路210的阻值为第一晶体管Mn1工作在饱和区时而呈相对高的阻值的等效阻抗，即此时阻抗补偿电路处于第二工作状态，此时，阻抗补偿电路的总阻抗可视为第一晶体管Mn1和第三晶体管Mp3的并联阻抗，即ro_Mn1||ro_Mp3。
请参阅图5，本实施例进一步提供一种功率放大补偿电路，包括：
功率放大电路，所述功率放大电路包括功率放大器PA和与所述功率放大器PA的射频输入信号端连接的控制电路240，所述控制电路240用于控制所述功率放大器PA的偏置电流的大小，所述功率放大器PA用于基于所述偏置电流将射频输入信号RFIN进行功率放大；
阻抗补偿电路LOW-Z，与所述功率放大器PA的所述射频输入信号端连接，所述阻抗补偿电路LOW-Z为本申请中任一实施例所述的阻抗补偿电路。
其中，控制电路240包括与功率放大器PA连接的采样电阻Rsense、输入端分别与所述采样电阻Rsense和参考电压Vramp连接的误差放大器EA、与所述误差放大器EA的输出端连接的晶体管和与所述晶体管连接的串联二极管电路，所述晶体管与所述串联二极管电路之间的节点Vb，也即第一节点10与所述功率放大器PA的所述射频输入信号端连接，所述阻抗补偿电路LOW-Z与所述串联二极管电路并联。
采样电阻Rsense用于对功率放大器PA的工作电流进行采样，并将该电流转换成采样电压输入至误差放大器EA的正相输入端，误差放大器EA将功率放大器PA的采样电压和参考电压Vramp进行比较，驱动晶体管输出端输出电流IB。该晶体管管为P沟道场效应(PMOS)管MP。一可选的实施例中，采样电阻Rsense的一端与所述功率放大器PA连接，另一端连接电源电压VCC，用于对功率放大器PA的偏置电流采样并转换为采样电压输入到误差放大器EA。所述误差放大器EA的输出端与所述PMOS管MP的栅极连接，MP的源极与电源电压VCC连接、漏极与串联二极管电路连接。
串联二极管电路包括串联连接的第一二极管D1和第二二极管D2、以及与所述第一二极管D1和所述第二二极管D2并联的负载电容CL。具体的，第一二极管D1的正极与负载电容CL的一端连接，第一二极管D1的负极与所述第二二极管D2的正极连接，所述第二二极管D2的负极与所述负载电容CL的另一端连接。
该控制电路240还包括与误差放大器EA的输出端连接的补偿电容Cc，补偿电容Cc作为补偿环路，环路建立稳定后，功率放大器PA的工作电流与参考电压Vramp成正比关系。此时，误差放大器EA的输出端为主极点、MP的输出端为次级点。当电源电压VCC刚开启时，输出电流IB较小，第一二极管D1和第二二极管D2的交流电阻抗较高，也即功率放大器PA的射频输入信号端的输入端阻抗较大，使得次级点离主极点较近，与此同时，由于电源电压VCC开启时由于瞬态过电压而产生高频，根据前述阻抗补偿电路LOW-Z的工作原理的描述可知，阻抗补偿电路LOW-Z处于阻抗相对较低的第一工作状态，因此，阻抗补偿电路LOW-Z可以将功率放大器PA的射频输入信号端的阻抗拉低，从而将功率放大器PA的射频输入信号端对应的次级点推向阻抗补偿电路LOW-Z，拉开主极点和次级点的距离，增加环路稳定性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阻抗补偿电路，其特征在于，所述阻抗补偿电路包括阻抗调节电路及与所述阻抗调节电路连接的偏置电路，所述偏置电路用于为所述阻抗调节电路提供偏置电压，所述阻抗调节电路包括用于与功率放大器的射频输入信号端连接的第一节点和与所述偏置电路连接的第二节点，所述第二节点处的电压为所述偏置电压，所述阻抗补偿电路在高频时处于第一工作状态，在低频时处于第二工作状态，其中，所述阻抗补偿电路在所述第一工作状态下的阻抗低于所述阻抗补偿电路在所述第二工作状态下的阻抗；
其中，所述阻抗补偿电路，与功率放大器的射频输入信号端连接，用于增加环路的稳定性；其中，所述功率放大器的射频输入信号端还连接控制电路，所述控制电路用于控制所述功率放大器的偏置电流的大小，所述功率放大器用于基于所述偏置电流将射频输入信号进行功率放大。
2.根据权利要求1所述的阻抗补偿电路，其特征在于，所述阻抗调节电路包括连接于所述第一节点和所述第二节点之间的电容和两极分别与所述电容的两端连接的第一晶体管。
3.根据权利要求2所述的阻抗补偿电路，其特征在于，所述第一晶体管为N沟道场效应管，所述N沟道场效应管的栅极和漏极分别与所述电容的两端连接。
4.根据权利要求2所述的阻抗补偿电路，其特征在于，所述偏置电路包括与所述第二节点连接的第一偏置模块及用于为所述第一偏置模块提供偏置电流的第二偏置模块，所述第一偏置模块包括与所述第一晶体管呈镜像关系的第二晶体管，所述第二晶体管为所述阻抗调节电路提供所述偏置电压。
5.根据权利要求4所述的阻抗补偿电路，其特征在于，所述第二偏置模块包括组成第一镜像结构的第三晶体管和第四晶体管，所述第三晶体管的一个极与所述第一节点连接，所述第三晶体管用于将所述第四晶体管所在支路上的电流进行镜像，形成所述阻抗调节电路的电流源负载。
6.根据权利要求5所述的阻抗补偿电路，其特征在于，所述第二偏置模块还包括与所述第四晶体管组成第二镜像结构的第五晶体管，所述第五晶体管的一个极与所述第一偏置模块连接，所述第五晶体管用于将所述第四晶体管所在支路的电流进行镜像，形成所述第一偏置模块的偏置电流。
7.根据权利要求5或6所述的阻抗补偿电路，其特征在于，所述第四晶体管所在支路上连接偏置电流源。
8.根据权利要求2所述的阻抗补偿电路，其特征在于，所述阻抗调节电路还包括与所述第二节点连接的RC射频滤波电路。
9.一种功率放大补偿电路，其特征在于，所述功率放大补偿电路包括：
功率放大电路，所述功率放大电路包括功率放大器和与所述功率放大器的射频输入信号端连接的控制电路，所述控制电路用于控制所述功率放大器的偏置电流的大小，所述功率放大器用于基于所述偏置电流将射频输入信号进行功率放大；
阻抗补偿电路，与所述功率放大器的所述射频输入信号端连接，所述阻抗补偿电路为上述权利要求1-8中任一项所述的阻抗补偿电路。
10.根据权利要求9所述的功率放大补偿电路，其特征在于，所述控制电路包括与所述功率放大器连接的采样电阻、输入端分别与所述采样电阻和参考电压连接的误差放大器、与所述误差放大器的输出端连接的晶体管和与所述晶体管连接的串联二极管电路，所述晶体管与所述串联二极管电路之间的节点与所述功率放大器的所述射频输入信号端连接，所述阻抗补偿电路与所述串联二极管电路并联。
11.如权利要求10所述的功率放大补偿电路，其特征在于，所述串联二极管电路包括串联连接的第一二极管和第二二极管、以及与所述第一二极管和所述第二二极管并联的电容。
12.如权利要求10所述的功率放大补偿电路，其特征在于，所述控制电路还包括与所述误差放大器的输出端连接的补偿电容。
CN201810759966.1A 2018-07-11 2018-07-11 阻抗补偿电路及功率放大补偿电路 Active CN108900167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810759966.1A CN108900167B (zh) 2018-07-11 2018-07-11 阻抗补偿电路及功率放大补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810759966.1A CN108900167B (zh) 2018-07-11 2018-07-11 阻抗补偿电路及功率放大补偿电路

Publications (2)

Publication Number Publication Date
CN108900167A CN108900167A (zh) 2018-11-27
CN108900167B true CN108900167B (zh) 2023-08-01

Family

ID=64349196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810759966.1A Active CN108900167B (zh) 2018-07-11 2018-07-11 阻抗补偿电路及功率放大补偿电路

Country Status (1)

Country Link
CN (1) CN108900167B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4054082A4 (en) * 2019-11-29 2022-11-16 Huawei Technologies Co., Ltd. RADIO FREQUENCY TRANSMITTER
CN111510078B (zh) * 2020-05-13 2022-08-23 广州慧智微电子股份有限公司 一种阻抗调节电路和方法、偏置电路结构和放大器
CN112597736B (zh) * 2020-12-10 2022-05-17 天津大学 直流微电网高频振荡稳定性分析方法
CN115268556B (zh) * 2022-07-29 2024-01-12 大唐恩智浦半导体有限公司 抗电磁干扰的带隙基准电路和电池管理芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1871745A (zh) * 2003-08-29 2006-11-29 诺基亚有限公司 采用自适应功率放大器补偿提供集成负载匹配的方法及设备
CN101001079A (zh) * 2006-01-11 2007-07-18 财团法人工业技术研究院 具有负阻抗补偿功能的转阻放大器
CN101039105A (zh) * 2006-12-11 2007-09-19 威盛电子股份有限公司 功率放大器和其功率放大方法
CN107040224A (zh) * 2017-05-04 2017-08-11 广州慧智微电子有限公司 一种控制电路及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586376B2 (en) * 2005-12-01 2009-09-08 Texas Instruments Incorporated Pre-power amplifier of load, switch array, and impedance compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1871745A (zh) * 2003-08-29 2006-11-29 诺基亚有限公司 采用自适应功率放大器补偿提供集成负载匹配的方法及设备
CN101001079A (zh) * 2006-01-11 2007-07-18 财团法人工业技术研究院 具有负阻抗补偿功能的转阻放大器
CN101039105A (zh) * 2006-12-11 2007-09-19 威盛电子股份有限公司 功率放大器和其功率放大方法
CN107040224A (zh) * 2017-05-04 2017-08-11 广州慧智微电子有限公司 一种控制电路及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
面向系统级封装的射频芯片小型化与阻抗突变补偿研究;来强涛;《中国博士学位论文全文数据库 信息科技辑》;20111215;第I135-57页 *

Also Published As

Publication number Publication date
CN108900167A (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
US9461594B2 (en) Power amplifier module
CN108900167B (zh) 阻抗补偿电路及功率放大补偿电路
JP5854372B2 (ja) 電力増幅モジュール
US10601374B2 (en) Power amplifier module
US11398805B2 (en) Power amplification module
US9647700B2 (en) Power amplification module
US10320334B2 (en) Schottky enhanced bias circuit
JP5821876B2 (ja) 電力増幅モジュール
US9923533B2 (en) Power amplifier module
JP2014207651A (ja) 無線周波数増幅回路及び電力増幅モジュール
WO2011137635A1 (zh) 一种功率放大器和基于功率放大器的信号放大方法
CN110855254A (zh) 一种射频功率放大器、芯片及通信终端
CN110504930B (zh) 功率放大装置
JP6288607B2 (ja) 電力増幅モジュール
CN107154785B (zh) 一种控制电路、功率放大电路及方法
US9072044B2 (en) Push-pull amplifier with quiescent current adjuster
JP2017022685A (ja) 電力増幅モジュール
Kim et al. Wideband envelope amplifier for envelope-tracking operation of handset power amplifier
WO2015121891A1 (ja) 増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 510663 8th floor, building C2, Chuangxin building, No. 182, Kexue Avenue, Huangpu District, Guangzhou, Guangdong

Applicant after: Guangzhou Huizhi Microelectronics Co.,Ltd.

Address before: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province

Applicant before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant