JP6969991B2 - センサ出力回路およびセンサ装置 - Google Patents
センサ出力回路およびセンサ装置 Download PDFInfo
- Publication number
- JP6969991B2 JP6969991B2 JP2017229802A JP2017229802A JP6969991B2 JP 6969991 B2 JP6969991 B2 JP 6969991B2 JP 2017229802 A JP2017229802 A JP 2017229802A JP 2017229802 A JP2017229802 A JP 2017229802A JP 6969991 B2 JP6969991 B2 JP 6969991B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- terminal
- current
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims 2
- 230000005855 radiation Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
まず,本発明の第1の実施例であるセンサ出力回路を図1から図4により説明する。なお,図1は第1の実施例のセンサ出力回路の構成、図2はMOSトランジスタ8の特性、図3は出力端子9の電圧電流特性、図4は出力端子9の動作波形である。
本発明の第2の実施例について説明する。第1の実施例と同様の呼応性については説明を省略する。
次に,本発明の第3の実施例であるセンサ出力回路を図5、6により説明する。なお,図5は第2の実施例のセンサ出力回路の構成、図6は出力端子9の電流波形である。
次に,本発明の第4の実施例であるセンサ出力回路を図7により説明する。なお,図7は第4の実施例のセンサ出力回路の構成である。
次に,本発明の第5の実施例であるセンサ出力回路を図8,9により説明する。なお,図8は第5の実施例のセンサ出力回路の構成、図9は出力端子9の電圧波形である。
5‥MOSトランジスタ、6‥MOSトランジスタ、7‥MOSトランジスタ、
8‥MOSトランジスタ、9‥出力端子、10‥出力信号ライン、11‥制御回路、
12‥プルアップ抵抗、13‥入力ゲート回路、14‥コンデンサ、15‥コンデンサ、
16‥定電流源、17‥MOSトランジスタ、18‥MOSトランジスタ、
19‥MOSトランジスタ、20‥定電流源、21‥MOSトランジスタ、
22‥MOSトランジスタ、23‥MOSトランジスタ、24‥DA変換器
Claims (6)
- パルス信号を出力する出力端子を有するセンサ出力回路において、
定電流駆動される第1のMOSトランジスタと、
前記第1のMOSトランジスタと前記出力端子の間に設けられる第2のMOSトランジスタと、
前記第1のMOSトランジスタと第1のカレントミラー回路を構成する第3のMOSトランジスタと、
前記第2のMOSトランジスタと第2のカレントミラー回路を構成し、前記第2のMOSトランジスタのゲート電圧を発生させる第4のMOSトランジスタと、を備え、
前記第1のMOSトランジスタのソース端子は、グランドに接地され、
前記第1のMOSトランジスタのゲート端子は、前記第3のMOSトランジスタのゲート端子に接続され、
前記第2のMOSトランジスタのソース端子は、前記第1のMOSトランジスタのドレイン端子に接続され、前記第2のMOSトランジスタのドレイン端子は、前記出力端子に接続され、
前記第2のMOSトランジスタのゲート端子は、前記第4のMOSトランジスタのドレイン端子に接続され、
前記第2のMOSトランジスタのドレイン‐ソース間の耐圧は、前記第1のMOSトランジスタのドレイン‐ソース間の耐圧よりも高く、
前記第1のカレントミラー回路のソース側と第1の定電流源の間には、該ソース側の電流を制御する第1のスイッチ回路が存在し、
前記第2のカレントミラー回路のソース側と第2の定電流源の間には、該ソース側の電流を制御する第2のスイッチ回路が存在するセンサ出力回路。 - パルス信号を出力する出力端子を有するセンサ出力回路において、
定電流駆動される第1のMOSトランジスタと、
前記第1のMOSトランジスタと前記出力端子の間に設けられる第2のMOSトランジスタと、
前記第1のMOSトランジスタとカレントミラー回路を構成する第3のMOSトランジスタと、
DA変換器と、を備え、
前記第1のMOSトランジスタのソース端子は、グランドに接地され、
前記第1のMOSトランジスタのゲート端子は、前記第3のMOSトランジスタのゲート端子に接続され、
前記第2のMOSトランジスタのソース端子は、前記第1のMOSトランジスタのドレイン端子に接続され、前記第2のMOSトランジスタのドレイン端子は、前記出力端子に接続され、
前記第2のMOSトランジスタのゲート端子は、前記DA変換器に接続され、
前記第2のMOSトランジスタのドレイン‐ソース間の耐圧は、前記第1のMOSトランジスタのドレイン‐ソース間の耐圧よりも高く、
前記カレントミラー回路のソース側と定電流源の間には、該ソース側の電流を制御するスイッチ回路が存在するセンサ出力回路。 - 前記第2のMOSトランジスタのゲート電圧を一定に保つことで、前記第1のMOSトランジスタのドレイン端子の電圧を定電圧に維持する請求項1または2に記載のセンサ出力回路。
- 前記第1のMOSトランジスタのゲート端子と前記第2のMOSトランジスタのゲート端子の少なくとも一方にコンデンサが配置されている請求項1または2に記載のセンサ出力回路。
- 前記出力端子のローレベルに振幅の小さい波形を重畳する請求項2に記載のセンサ出力回路。
- 請求項1乃至5の何れか1項に記載のセンサ出力回路を備えるセンサ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229802A JP6969991B2 (ja) | 2017-11-30 | 2017-11-30 | センサ出力回路およびセンサ装置 |
DE112018005419.5T DE112018005419T5 (de) | 2017-11-30 | 2018-11-08 | Sensorausgangsschaltung |
PCT/JP2018/041424 WO2019107102A1 (ja) | 2017-11-30 | 2018-11-08 | センサ出力回路 |
US16/760,430 US11381228B2 (en) | 2017-11-30 | 2018-11-08 | Sensor output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229802A JP6969991B2 (ja) | 2017-11-30 | 2017-11-30 | センサ出力回路およびセンサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019102903A JP2019102903A (ja) | 2019-06-24 |
JP6969991B2 true JP6969991B2 (ja) | 2021-11-24 |
Family
ID=66664481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229802A Active JP6969991B2 (ja) | 2017-11-30 | 2017-11-30 | センサ出力回路およびセンサ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11381228B2 (ja) |
JP (1) | JP6969991B2 (ja) |
DE (1) | DE112018005419T5 (ja) |
WO (1) | WO2019107102A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113568460B (zh) * | 2020-04-29 | 2022-11-18 | 无锡华润上华科技有限公司 | 偏置电流产生电路及闪存 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147815A (ja) * | 1985-12-23 | 1987-07-01 | Aisin Warner Ltd | 入力インタフエ−ス回路 |
JPH04158629A (ja) * | 1990-10-23 | 1992-06-01 | Nec Eng Ltd | レベル変換回路 |
JPH07249975A (ja) | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | 状態遷移時間制御型差動出力回路 |
JP3593396B2 (ja) * | 1995-11-17 | 2004-11-24 | 富士通株式会社 | 電流出力回路 |
US6369620B1 (en) * | 2000-09-29 | 2002-04-09 | Intel Corporation | Cross coupled transmitter output stage |
JP4301404B2 (ja) * | 2004-02-17 | 2009-07-22 | 川崎マイクロエレクトロニクス株式会社 | 出力バッファ回路 |
JP2007214605A (ja) * | 2004-02-27 | 2007-08-23 | Rohm Co Ltd | インバータ駆動回路、及びそれを備えたcmos出力回路並びにスイッチングレギュレータ |
JP2005311689A (ja) * | 2004-04-21 | 2005-11-04 | Sharp Corp | 高耐圧力スコード型増幅回路 |
JP4384008B2 (ja) * | 2004-11-01 | 2009-12-16 | 三菱電機株式会社 | レベルシフト回路 |
JP2007135097A (ja) * | 2005-11-11 | 2007-05-31 | Renesas Technology Corp | 高出力増幅器 |
JP2007306042A (ja) | 2006-05-08 | 2007-11-22 | Sony Corp | レベル変換回路及びこれを用いた入出力装置 |
US8213145B2 (en) * | 2009-12-21 | 2012-07-03 | Intel Corporation | Output driver protection |
JP5933466B2 (ja) * | 2013-02-15 | 2016-06-08 | パナソニック株式会社 | 電流出力回路および無線通信装置 |
JP2016126550A (ja) * | 2015-01-05 | 2016-07-11 | アルプス電気株式会社 | 定電流回路及びこれを有するセンサ装置 |
-
2017
- 2017-11-30 JP JP2017229802A patent/JP6969991B2/ja active Active
-
2018
- 2018-11-08 US US16/760,430 patent/US11381228B2/en active Active
- 2018-11-08 WO PCT/JP2018/041424 patent/WO2019107102A1/ja active Application Filing
- 2018-11-08 DE DE112018005419.5T patent/DE112018005419T5/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210409012A1 (en) | 2021-12-30 |
JP2019102903A (ja) | 2019-06-24 |
DE112018005419T5 (de) | 2020-07-02 |
US11381228B2 (en) | 2022-07-05 |
WO2019107102A1 (ja) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397297B2 (en) | Level shifter circuit | |
US6734706B2 (en) | Circuit for driving a power device | |
US10181852B1 (en) | Voltage translator with output slew rate control | |
KR100991383B1 (ko) | 반도체 장치의 출력 드라이버 | |
US5537067A (en) | Signal driver circuit operable to control signal rise and fall times | |
KR20120016594A (ko) | 레벨 이동 회로 및 디스플레이 드라이버회로 | |
US8040165B2 (en) | Semiconductor integrated circuit | |
US7446576B2 (en) | Output driver with slew rate control | |
JPH0210918A (ja) | 時変駆動回路 | |
US8604844B2 (en) | Output circuit | |
WO2013038583A1 (ja) | 半導体装置およびそれを備えた電源システム | |
US8035418B2 (en) | Output driver | |
JP6167914B2 (ja) | 出力回路 | |
KR100752649B1 (ko) | 출력신호를 안정화하는 수단을 구비하는 라인구동회로 | |
US7501874B2 (en) | Level shift circuit | |
JP6969991B2 (ja) | センサ出力回路およびセンサ装置 | |
US8330486B2 (en) | Data line termination circuit | |
US5933043A (en) | High speed level shift circuit | |
WO2017149957A1 (ja) | 信号出力回路 | |
US8686763B2 (en) | Receiver circuit | |
US20140306738A1 (en) | Input/output line driver circuit | |
JP4524802B2 (ja) | 負荷駆動装置 | |
KR20140146368A (ko) | 입출력 장치 및 이를 포함하는 입출력 시스템 | |
JP2013104942A (ja) | 出力回路及びそれを備えた増幅器 | |
KR102661556B1 (ko) | 파워 증폭 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210608 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210817 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210817 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210827 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210831 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6969991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |