CN113625818B

CN113625818B - 基准电压源

Info

Publication number: CN113625818B
Application number: CN202110941346.1A
Authority: CN
Inventors: 卫梦昭
Original assignee: Hangzhou Shenlian Microelectronics Technology Co ltd
Current assignee: Hangzhou Shenlian Microelectronics Technology Co ltd
Priority date: 2021-08-17
Filing date: 2021-08-17
Publication date: 2022-12-02
Anticipated expiration: 2041-08-17
Also published as: CN113625818A

Abstract

本申请公开了一种基准电压源，包括翻转栅极晶体管、晶体管和运算放大器，晶体管以Vgs减去布置与该翻转栅极晶体管连接，输出节点位于晶体管和翻转栅极晶体管之间，运算放大器被配置为控制晶体管的基极电压，以使得该晶体管的基极和漏极的电压相同，从而克服体效应(body effect)对电路精度的影响，与现有技术的基准电压源相比，大大提高了电路的温漂特性。

Description

基准电压源

技术领域

本发明涉及电子电路技术领域，更具体地，涉及一种基准电压源。

背景技术

基准电压源是用于向电路提供基准电压的电路，广泛应用于振荡器、放大器、锁相环或其他的合适部件中，作为集成电路的一个关键单元，它的精度对电路的整体性能起到非常重要的作用。

高性能的片上基准电压的产生依赖于高性能的BJT(Bipolar JunctionTransistor，双极结型晶体管)，而高性能的BJT极少与先进的CMOS工艺节点兼容。因此，现有的另一种方案通常基于衬底PNP来产生基准电压，通过N:1的比例和运算放大器来产生一个PTAT(Proportional to Absolute Temperature，正比于绝对温度)电压，但是受限于运算放大器的非理想性，例如输入失调电压和有限的带宽等，这种方案的初始精度和高频电源抑制能力在低功耗设计中通常较弱。此外，BJT的β平坦度也会在集电极电流密度较低时影响基准电压的温漂，难以产生高精度的基准电压。

发明内容

鉴于上述问题，本发明的目的在于提供一种基准电压源，保证电路不受漏电流和偏置电流失配的影响，提高电路的温漂特性。

根据本发明实施例，提供了一种基准电压源，包括：翻转栅极晶体管；一晶体管，所述晶体管以Vgs减去布置与所述翻转栅极晶体管连接；输出节点，位于所述翻转栅极晶体管和所述晶体管之间，被配置为输出具有零温度系数的基准电压；以及运算放大器，被配置为控制所述晶体管的基极电压，以使得所述晶体管的基极和漏极的电压相等。

可选的，所述基准电压源还包括：电流源，被配置为提供流经所述晶体管和所述翻转栅极晶体管的电流。

可选的，所述电流源的第一端与电源电压连接，所述电流源的第二端与所述晶体管的漏极连接。

可选的，所述运算放大器还被配置为吸收所述晶体管的体区的漏电流，以使得流经所述晶体管和所述翻转栅极晶体管的电流相等。

可选的，所述晶体管的栅极和所述翻转栅极晶体管的栅极彼此连接，且都连接到所述晶体管的漏极，所述翻转栅极晶体管的源极接地。

可选的，所述运算放大器的正相输入端连接至所述输出节点，所述运算放大器的反相输入端和输出端连接至所述晶体管的基极。

可选的，所述翻转栅极晶体管具有第一尺寸，所述晶体管具有第二尺寸，且所述晶体管的第二尺寸大于所述翻转栅极晶体管的第一尺寸。

可选的，所述晶体管的第二尺寸是所述翻转栅极晶体管的第一尺寸的N倍，N为大于1的整数。

可选的，所述N为介于2至50之间的整数。

综上所述，本发明实施例的基准电压源包括翻转栅极晶体管、晶体管和运算放大器，晶体管以Vgs减去布置与该翻转栅极晶体管连接，输出节点位于晶体管和翻转栅极晶体管之间，运算放大器被配置为控制晶体管的基极电压，以使得该晶体管的基极和漏极的电压相同，从而克服体效应(body effect)对电路精度的影响。同时晶体管的体区的漏电流全部被运算放大器吸收，从而使得流经晶体管的电流和流经翻转栅极晶体管的电流相等，保证电路不受漏电流和偏置电流失配的影响，与现有技术的基准电压源相比，大大提高了电路的温漂特性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出一种传统的Brokaw带隙基准电压源电路的示意性电路图；

图2示出根据现有技术的另一种带隙基准电压源电路的示意性电路图；

图3示出根据现有技术的又一种基准电压源的示意性电路图；

图4示出根据现有技术的一种翻转栅极晶体管的截面图；

图5示出根据现有技术的再一种基准电压源的示意性电路图；

图6示出根据本发明实施例的一种基准电压源的示意性电路图；

图7示出在不同温度下图5的基准电压源中的翻转栅极晶体管和晶体管的沟道电流示意图；

图8示出在不同温度下本发明实施例的基准电压源中的翻转栅极晶体管和晶体管的沟道电流示意图；

图9示出图5的基准电压源的最终温漂示意图；

图10示出本发明实施例的基准电压源的最终温漂示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)包括第一端、第二端和控制端，在MOS管的导通状态，电流从第一端流至第二端。PMOS管的第一端、第二端和控制端分别为源极、漏极和栅极，NMOS管的第一端、第二端和控制端分别为漏极、源极和栅极。三极管(又称为双极型晶体管)包括第一端、第二端和控制端，在三极管的导通状态，电流从第一端流至第二端。PNP管的第一端、第二端和控制端分别为发射极、集电极和基极，NPN管的第一端、第二端和控制端分别为集电极、发射极和基极。

下面结合附图和实施例对本发明进一步说明。

如图1所示，是一种传统的Brokaw带隙基准电压源电路的示意性电路图。这个电路100包括了运算放大器A1、电阻R1、电阻R2、电阻R3、电阻R4以及三极管Q1和三极管Q2。其中，电阻R1＝R2＝R，三极管Q1的发射极面积为三极管Q2的发射极面积的N倍。Brokaw带隙基准电压源是基于运算放大器A1而设计的，根据运算放大器的虚短原理，电阻R1和电阻R2上的电压降相等，由于电阻R1＝R2＝R，则流过三极管Q1和三极管Q2的电流相等。假设三极管的β》1(β为三极管交流放大倍数)，忽略基极电流的影响，有

VREF＝V_BE2+(I1+I2)R2 (1)

其中，I1和I2分别为三极管Q1和三极管Q2的集电极电流，V_BE2为三极管Q2的基极-发射极电压。其中，

对于双极型器件，

可得

其中，I_S为三极管饱和漏电流，V_T＝(KT/q)为热电势，则

其中，N表示三极管Q1和Q2的发射极面积之比。

把式(4)代入式(2)，然后把式(2)代入式(1)，得到

在上式中对温度求导，并在室温下令等式结果为零，就可以确定出所需的R4和R3的比值，从而得到室温下温度系数为零的基准电压。

如前所述，Brokaw带隙基准电压源结构依赖于高性能的BJT(Bipolar JunctionTransistor，双极结型晶体管)，而高性能的BJT极少与先进的CMOS工艺节点兼容。因此，现有的另一种方案通常基于衬底PNP来产生基准电压，如图2所示，带隙基准电压源电路200包括晶体管M1、晶体管M2、晶体管M3、三极管Q1、三极管Q2、三极管Q3、电阻R1、电阻R2、电阻R3以及运算放大器A1。

其中，晶体管M1、晶体管M2和晶体管M3为PMOS管，三极管Q1、三极管Q2和三极管Q3为PNP管。晶体管M1和三极管Q1连接在电源电压VDD和地之间的第一支路，晶体管M2、电阻R1和三极管Q2连接在电源电压VDD和地之间的第二支路，晶体管M3、电阻R2和三极管Q3连接在电源电压VDD和地之间的第三支路，电阻R3连接在晶体管M3和电阻R2的中间节点与地之间，用于对电流I3进行分流，以降低输出的带隙基准电压的电压值。晶体管M1、晶体管M2以及晶体管M3的控制端彼此连接从而构成镜像电流源。三极管Q1、三极管Q2和三极管Q3的控制端接地。运算放大器A1的反相输入端与晶体管M1和三极管Q1连接于节点A，正相输入端与晶体管M2和电阻R1连接于节点B，输出端与晶体管M1和晶体管M2的控制端连接。

在带隙基准电压源200中，晶体管M1和晶体管M2为相同的晶体管，因此流经晶体管M1和晶体管M2的电流I1和电流I2相等，又因为三极管Q1和三极管Q2具有不同的发射极-基极面积，所以三极管Q1和三极管Q2工作在不同的电流密度下，于是三极管Q1和三极管Q2的基极-发射极电压的压差与绝对温度成正比，即V_BE1-V_BE2＝V_TInN。若节点A和节点B的电压不完全相等，则运算放大器A1工作于深度负反馈状态，将节点A和节点B的电压进行比较后，将其差值放大后使得流过三极管Q1和三极管Q2的电流发生不同程度的改变，从而使得节点A和节点B的电压近似相等，因此三极管Q1的基极-发射极电压变为：V_BE1＝I2R1+V_BE2(其中，V_T＝KT/q，是三极管Q1和三极管Q2的热电势，k为玻尔兹曼常数，T为绝对温度，q为元电荷的电荷量)，即I2＝V_TInN/R1，由上式可以得到电流I2为PTAT电流，晶体管M3与晶体管M2构成镜像电流源，因此电流I3＝I2＝V_TInN/R1，又因为电阻R2和电阻R3对电流I3进行分流，因此：

I3＝I_R2+I_R3 (6)

其中，V_BE3表示三极管Q3的基极-发射极电压。

结合上式可以得到：

其中，三极管Q3的基极-发射极电压V_BE3具有负温度系数，适当选取N和电阻R2和电阻R3的比值，可以得到零温度系数的基准电压VREF。

在现有的带隙基准电压源电路200中，受限于运算放大器的非理想性，例如输入失调电压和有限的带宽等，这种方案的初始精度和高频电源抑制能力在低功耗设计中通常较弱。此外，BJT的β平坦度也会在集电极电流密度较低时影响基准电压的温漂。

图3示出根据现有技术的又一种基准电压源的示意性电路图。如图3所示，基准电压源300包括位于电源电压VDD和负电源电压VSS之间的翻转栅极(flipped gate)晶体管M1。电流源311被配置为提供流经翻转栅极晶体管M1的电流I1。晶体管M2连接在电源电压VDD和负电源电压VSS之间。晶体管M2以Vgs减去布置(subtractive arrangement)连接至翻转栅极晶体管M1。Vgs减去布置是指基准电压源的输出等于翻转栅极晶体管M1的Vgs电压减去晶体管M2的Vgs电压。Vgs减去布置源于晶体管M2的栅极和翻转栅极晶体管M1的栅极接收相同的电压且翻转栅极晶体管M1的源极端连接至负电源电压VSS。电流源312被配置为提供流过晶体管M2的电流12。晶体管M3连接在晶体管M2和负电源电压VSS之间。晶体管M3的栅极、源极和基极(bulk)均连接至负电源电压VSS。用于输出基准电压VREF的输出节点位于晶体管M2和负电源电压VSS之间并连接至晶体管M3的漏极。

翻转栅极晶体管M1用于帮助生成依赖于温度的基准电压VREF。翻转栅极晶体管M1包括反掺杂的栅电极。反掺杂(anti-doping)是用与翻转栅极晶体管M1的衬底相同的掺杂剂类型来掺杂栅电极的工艺。例如，在传统的n型金属氧化物半导体(NMOS)中，衬底为P型掺杂且栅电极为n型掺杂。然而，在翻转栅极NMOS中，栅电极的部分为p型掺杂。

图4示出根据现有技术的一种翻转栅极晶体管的截面图。如图4所示，翻转栅极晶体管400是n型翻转栅极晶体管。翻转栅极晶体管400包括衬底402。栅极介电层404位于衬底402的沟道区406上方。栅电极410位于栅极介电层404上方。栅电极410的主体区412掺杂有P型掺杂剂。栅电极410的边缘414为n型掺杂以用于n掺杂源极/漏极(S/D)部件420的自对准形成。在一些实施例中，隔离区430设置在相邻的翻转栅极晶体管之间。在一些实施例中，栅电极410包括掺杂多晶硅、金属栅极或另一种合适的栅极材料。在一些实施例中，P型掺杂剂包括硼、二氟化硼或其他合适的P型掺杂剂。在一些实施例中，n型掺杂剂包括含砷的、含磷的或其他合适的n型掺杂剂。

继续参考图3，这种方案虽然可以解决体效应(body effect)对输出精度的影响，但是受限于电流源311和电流源312之间的失配以及噪声，这种方案的精度和电源抑制能力依旧无法很高。

图5示出根据现有技术的再一种基准电压源的示意性电路图。如图5所示，基准电压源500包括位于电源电压VDD和地之间的电流源511、晶体管M2和翻转栅极晶体管M1。晶体管M2的栅极和翻转栅极晶体管M1的栅极彼此连接，且都连接到晶体管M2的漏极，用于输出基准电压VREF的输出节点位于晶体管M2和翻转栅极晶体管M1之间并连接至晶体管M2的基极。

这种方案采用单电流源偏置双管，电流源提供的电流流经晶体管M2和翻转栅极晶体管M1产生相关的噪声，可以被抵消，因此这种方案中的电流源在电路中不提供噪声。由于I2＝I1+Ileak，如果忽略反向偏置二极管的漏电Ileak，则理论上该电路也不受偏置电流失配的影响。然而，为了降低1/f噪声，翻转栅极晶体管M1和晶体管M2通常被设计较大的面积，从而使得P阱到隔离区NBL的反偏二极管面积也较大，并使得其漏电流Ileak不可忽略，因而使得基准电流源500中的电流I1和电流I2无法相等，电路的温漂受限。

图6示出根据本发明实施例的一种基准电压源的示意性电路图。如图6所示，基准电流源600包括位于电源电压VDD和地之间的晶体管M2和翻转栅极晶体管M1，晶体管M2以Vgs减去布置(subtractive arrangement)连接至翻转栅极晶体管M1。Vgs减去布置是指基准电压源的输出等于翻转栅极晶体管M1的Vgs电压减去晶体管M2的Vgs电压。Vgs减去布置源于晶体管M2的栅极和翻转栅极晶体管M1的栅极接收相同的电压且都连接到晶体管M2的漏极，翻转栅极晶体管M1的源极连接至地。电流源611被配置为提供流经晶体管M2和翻转栅极晶体管M1的电流，电流源611的第一端与电源电压VDD连接，第二端与晶体管M2的漏极连接。用于输出基准电压VREF的输出节点位于晶体管M2和翻转栅极晶体管M1之间。

此外，翻转栅极晶体管M1具有由翻转栅极晶体管的宽度和长度限定的第一尺寸，晶体管M2具有通过晶体管的宽度和长度限定的第二尺寸。晶体管M2的尺寸大于翻转栅极晶体管M1的尺寸。示例的，晶体管M2的尺寸是翻转栅极晶体管M1的尺寸的整数倍N。在一些实施例中，整数倍N介于约2至约50的范围内。在一些实施例中，基于指条(finger)的数量来限定晶体管的尺寸，每个指条均具有相同的宽度W和相同的长度L。例如，包括两个具有宽度W和长度L的指条的晶体管的尺寸是具有一个具有宽度W和长度L的指条的晶体管的尺寸的两倍。晶体管M2和翻转栅极晶体管M1之间的尺寸差异可帮助确定基准电压VREF的温度依赖性。在一些实施例中，翻转栅极晶体管M1的长度和晶体管M2的长度基本相同，因此基于翻转栅极晶体管M1的宽度和晶体管M2的宽度之间的差异来确定尺寸差异。例如，在一些实施例中，翻转栅极晶体管M1具有宽度W1和长度L，从而翻转栅极晶体管的尺寸为W1/L，晶体管M2具有宽度W2和长度L，从而晶体管的尺寸为W2/L，因此给出晶体管M2的尺寸与翻转栅极晶体管M1的尺寸的比率W2/W1。在一些实施例中，比率W2/W1在从约2至约50之间的范围内。在一些实施例中，晶体管M2和翻转栅极晶体管M1之间的尺寸差异通过改变晶体管M2或翻转栅极晶体管M1中的指条的数量来调整。例如，在一些实施例中，晶体管M2的指条的数量是翻转栅极晶体管M1的指条数量的2倍至50倍。在一些实施例中，当翻转栅极晶体管M1的尺寸等于晶体管M2的尺寸且流经翻转栅极晶体管M1和晶体管M2的电流相等时，基准电压VREF随温度而负变化。调整翻转栅极晶体管M1相对于晶体管M2的相对尺寸来改变基准电压VREF如何相对于温度而变化。

基准电流源600还包括运算放大器A1，运算放大器A1用于控制晶体管M2的基极电压，以使得晶体管M2的基极和漏极的电压相同，从而克服体效应(body effect)对电路精度的影响。同时晶体管M2的体区的漏电流全部被运算放大器A1吸收，从而使得流经晶体管M2的电流I2和流经翻转栅极晶体管M1的电流I1相等，保证电路不受漏电流和偏置电流失配的影响，提高电路的温漂特性。

具体的，运算放大器A1具备反相输入端、正相输入端和输出端，运算放大器A1的正相输入端与基准电压VREF的输出节点连接，反相输入端和输出端连接至晶体管M2的基极。

在本实施例的基准电压源600中，晶体管M2的基极由配置为单位增益反馈的运算放大器A1驱动，使得晶体管M2的基极和漏极的电压相等。根据VREF＝Vgs_m1-Vgs_m2＝(Vth_m1-Vth_m2)+mKT×InN/q可知，由于翻转栅极晶体管M1和晶体管M2有相同的栅氧厚度和沟道掺杂，上式中的第一项(Vth_m1-Vth_m2)仅取决于两种器件的栅极材料功函数的不同，该值在0K时约等于硅的带隙电压，并且有着负温度系数。上式中的第二项mKT×InN/q有着正温度系数(PTAT)，可以用于补偿第一项中的负温度系数，从而可以在全温度范围内获得较好的温漂性能。

图7和图8分别示出在不同温度下图5的基准电压源和本发明实施例的基准电压源中的翻转栅极晶体管和晶体管的沟道电流示意图，图9和图10分别示出了图5的基准电压源和本发明实施例的基准电压源的最终温漂示意图。在图7和图8中，横轴表示温度(单位为：℃)，纵轴表示电流(单位为：nA)。在图9和图10中，横轴表示温度(单位为：℃)，纵轴表示电压(单位为：V)。如图7所示，在图5的基准电压源中，由于漏电流Ileak的存在，当处于高温条件下，例如图中的125℃的条件下时，翻转栅极晶体管M1的沟道电流I1和晶体管M2的沟道电流I2不相等。而在本发明实施例的基准电压源中，同样在125℃的条件下，翻转栅极晶体管M1的沟道电流I1和晶体管M2的沟道电流I2还能保持相等，因此与现有技术的基准电压源相比，本发明实施例的基准电压源很好地改善了电路的温漂特性(如图9和图10的对比图中所示)。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种基准电压源，包括：

翻转栅极晶体管；

一晶体管，所述晶体管以Vgs减去布置与所述翻转栅极晶体管连接；

输出节点，位于所述翻转栅极晶体管和所述晶体管之间，被配置为输出具有零温度系数的基准电压；以及

运算放大器，被配置为控制所述晶体管的基极电压，以使得所述晶体管的基极和漏极的电压相等，

其中，所述运算放大器的正相输入端连接至所述输出节点，反相输入端和输出端连接至所述晶体管的基极，被配置为吸收所述晶体管的体区的漏电流，以使得流经所述晶体管和所述翻转栅极晶体管的电流相等。

2.根据权利要求1所述的基准电压源，还包括：

电流源，被配置为提供流经所述晶体管和所述翻转栅极晶体管的电流。

3.根据权利要求2所述的基准电压源，其中，所述电流源的第一端与电源电压连接，所述电流源的第二端与所述晶体管的漏极连接。

4.根据权利要求1所述的基准电压源，其中，所述晶体管的栅极和所述翻转栅极晶体管的栅极彼此连接，且都连接到所述晶体管的漏极，所述翻转栅极晶体管的源极接地。

5.根据权利要求1所述的基准电压源，其中，所述翻转栅极晶体管具有第一尺寸，所述晶体管具有第二尺寸，且所述晶体管的第二尺寸大于所述翻转栅极晶体管的第一尺寸。

6.根据权利要求5所述的基准电压源，其中，所述晶体管的第二尺寸是所述翻转栅极晶体管的第一尺寸的N倍，N为大于1的整数。

7.根据权利要求6所述的基准电压源，其中，所述N为介于2至50之间的整数。