JP4374944B2 - 基準電圧供給回路及び半導体装置 - Google Patents

基準電圧供給回路及び半導体装置 Download PDF

Info

Publication number
JP4374944B2
JP4374944B2 JP2003296374A JP2003296374A JP4374944B2 JP 4374944 B2 JP4374944 B2 JP 4374944B2 JP 2003296374 A JP2003296374 A JP 2003296374A JP 2003296374 A JP2003296374 A JP 2003296374A JP 4374944 B2 JP4374944 B2 JP 4374944B2
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
voltage
output
voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003296374A
Other languages
English (en)
Other versions
JP2005063381A (ja
Inventor
巨樹 井伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003296374A priority Critical patent/JP4374944B2/ja
Publication of JP2005063381A publication Critical patent/JP2005063381A/ja
Application granted granted Critical
Publication of JP4374944B2 publication Critical patent/JP4374944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Description

本発明は、基準電圧供給回路及び半導体装置に関し、特に、差動信号出力回路のための基準電圧供給回路及び半導体装置に関する。
従来より、RSDS(Reduced Swing Differential Signaling)出力回路等による小振幅差動信号が各種電子機器において利用されている。そのRSDS出力回路は、小振幅差動信号を利用するため、各種電子機器の低消費電力、低EMI(Electro Magnetic Interference:電磁波障害)に貢献する。例えば、ノート型のパーソナルコンピュータ(以下、PCという)の本体からのLVDS(Low Voltage Differential Signals)等の小振幅差動信号を、液晶表示装置側の基板が受信し、液晶表示装置側の基板内においては、RSDS信号による信号伝送が行われる。
RSDS信号を出力するRSDS出力回路には、バイアス電圧発生回路から、基準電圧として、中心電圧と振幅を制御するための2つのバイアス電圧信号が入力される。RSDS出力回路は、入力された2つのバイアス信号に基づいて、入力される「0」と「1」のデジタル信号を、所定の中心電圧を基準とし、所定の電圧幅で振幅する小振幅の差動信号に変換して出力する(例えば、特許文献1参照)。

特開2002-314397号公報(段落番号0026、第2図)
しかし、差動信号の規格によって中心電圧が異なるような場合があり、そのような場合には、その中心電圧に対応した基準電圧を出力しなければならないが、上述したバイアス電圧発生回路から出力される基準電圧は、内部のバンドギャップ回路の出力電圧をそのまま利用して出力されているため、予め決められた1つの中心電圧に対応する1つの基準電圧しか出力できなかった。そのため、差動信号の規格によって中心電圧が異なるような場合には、その差動信号出力回路は使用することができなかった。
そこで、本発明は、差動信号出力回路が異なる中心電圧を有する差動信号を出力できるように、基準電圧供給回路から出力される基準電圧を変更できるようにした基準電圧供給回路を提供することを目的とする。
本発明の基準電圧供給回路は、差動信号出力回路のための基準電圧供給回路であって、基準電圧を発生する基準電圧発生回路と、基準電圧発生回路によって発生された基準電圧に基づいて、複数の基準電圧を発生させる複数電圧発生回路と、該複数電圧発生回路において発生された前記複数の基準電圧の中から1つの基準電圧を選択して出力する電圧選択回路とを有する。
また、本発明の半導体装置は、このような基準電圧供給回路を有することが望ましい。
このような構成によれば、基準電圧供給回路は、差動信号出力回路が異なる中心電圧を有する差動信号を出力できるように、基準電圧供給回路から出力される基準電圧を変更することができる。
また、本発明の基準電圧供給回路において、前記複数電圧発生回路は、複数の抵抗を有する抵抗回路を有し、前記複数の基準電圧のそれぞれは、前記抵抗回路における前記複数の抵抗間の各接続点における分圧電圧によって発生させられることが望ましい。
このような構成によれば、簡単に複数の基準電圧を発生させることができる。
また、本発明の基準電圧供給回路において、さらに、前記基準電圧発生回路によって発生された前記基準電圧を所定の範囲で調整する基準電圧調整回路を有し、 該基準電圧調整回路によって調整された前記基準電圧が、前記複数電圧発生回路に供給されることが望ましい。
このような構成によれば、基準電圧発生回路が、製造プロセス等によって所望の基準電圧を出力しない場合にも、基準電圧供給回路は、適切な基準電圧を出力することができる。
また、本発明の基準電圧供給回路において、前記基準電圧調整回路は、前記抵抗回路の前記複数の抵抗間の各接続点における分圧電圧を差動増幅器のフィードバック電圧とすることによって、前記基準電圧発生回路によって発生された前記基準電圧の調整が行われることが望ましい。
このような構成によれば、簡単に複数の基準電圧を発生させることと、基準電圧発生回路によって発生された基準電圧の調整を、同じ抵抗回路を利用して行うことができる。
以下、図面を参照して本発明の実施の形態を説明する。
まず、図1に基づき、本実施の形態に係わる差動信号を出力する半導体装置の構成を説明する。図1は、本実施の形態に係わる差動信号出力用インターフェース回路の構成を示すブロック構成図である。
図1に示すインターフェース回路1は、第1の差動信号として、LVDS(Low Voltage Differential Signals)の小振幅差動信号を入力し、第2の差動信号としてのRSDS(Reduced Swing Differential Signaling)の小振幅差動信号に変換して出力するインターフェース回路である。このインターフェース回路1は、1つの半導体チップに形成されている。また、インターフェース回路1は、複数のLVDS信号を入力し、複数のRSDS信号を出力する。インターフェース回路1は、LVDS受信回路である入力回路2、タイミング制御回路3及び出力回路4からなる単位インターフェース回路を、入力信号と出力信号の数に応じた数だけ有する。各出力回路4は、差動信号出力回路であるRSDS出力回路を含む。さらに、インターフェース回路1には、基準電圧供給回路であるバイアス電圧発生回路5が設けられており、バイアス電圧発生回路5は、複数のバイアス電圧信号を、所定の各種基準電圧として各出力回路4へ供給している。
このインターフェース回路1は、例えば、ノートPCのLCD装置のパネル基板内に設けられ、PC本体部から出力されるLVDS信号を受信して、パネル基板内においては、RSDS信号によって信号の伝送を行うための回路であり、半導体基板上に形成される。すなわち、このインターフェース回路1は、ノートPCのような電子機器内の基板に搭載されて用いられる半導体装置である。
LVDS受信回路である各入力回路2は、小振幅差動信号IN+,IN-を受信して、デジタル信号である、「0」と「1」の信号を、タイミング制御回路3へ出力する。タイミング制御回路3は、受信したデジタル信号のタイミングを調整してデジタル信号DDを、出力回路4へ出力する。RSDS出力回路を含む出力回路4は、タイミング制御回路3からデジタル信号DDを受信して、小振幅差動信号OUT+,OUT-を出力する。
各入力回路2が、例えば、0Vから3.3Vの電圧の範囲で振幅する、フルスイングの小振幅差動信号IN+,IN-を受信するのに対し、各出力回路4は、例えば、1.1Vから1.5Vの電圧の範囲で振幅する小振幅差動信号OUT+,OUT-を出力する。出力回路4が所定の中心電圧、例えば1.3Vを基準として所定の振幅、プラス・マイナス0.2Vを有する小振幅差動信号OUT+,OUT-を出力するように、バイアス電圧発生回路5は、中心電圧のレベルを示す基準電圧レベル信号CVと、振幅制御信号PBとを発生し、各出力回路4へ供給する。
基準電圧レベル信号CVは、バイアス電圧発生回路5において生成される、予め決められた電圧値である。振幅制御信号PBは、バイアス電圧発生回路5において生成される、RSDS出力回路から出力される差動信号の振幅を制御するための電圧値である。従って、バイアス電圧発生回路5は、振幅制御信号発生回路ということができる。
図2は、出力回路4の構成例を示す回路図であり、図2に示すように、出力回路4は、RSDS出力回路6と、中心電圧レベル制御信号発生回路7とを含む。中心電圧レベル制御信号発生回路7は、直列に接続されたPチャンネルトランジスタ21と22、直列に接続された抵抗23と24、及び直列に接続されたNチャンネルトランジスタ25、26と27が、直列に接続された直列回路を含む。Nチャンネルトランジスタ26と27の接続点には抵抗28が接続されている。中心電圧レベル制御信号発生回路7は、差動増幅器29を含み、差動増幅器29の一方の入力端は抵抗23と24の接続点Bに接続され、他方の入力端には、基準電圧レベル信号CVが入力される。
RSDS出力回路6は、Pチャンネルトランジスタ31と、4つのトランジスタ32、33、34、35を含むトランジスタ並列回路と、Nチャンネルトランジスタ36と、Nチャンネルトランジスタ37とが直列に接続された直列回路を含む。トランジスタ並列回路は、直列に接続されたPチャンネルトランジスタ32とNチャンネル33トランジスタの直列回路と、直列に接続されたPチャンネルトランジスタ34とNチャンネルトランジスタ35の直列回路とが、並列に接続されている。Nチャンネルトランジスタ36と37の接続点には抵抗38が接続されている。直列に接続された2つの反転回路39の一端がPチャンネルトランジスタ32とNチャンネルトランジスタ33のゲートに接続されている。直列に接続された3つの反転回路40の一端がPチャンネルトランジスタ34とNチャンネルトランジスタ35のゲートに接続されている。反転回路39と40の他端は、タイミング制御回路3からのデジタル信号DDが供給される。
Pチャンネルトランジスタ32のソースとNチャンネルトランジスタ33のドレインの間の接続点C1と、Pチャンネルトランジスタ34のソースとNチャンネルトランジスタ35のドレインの間の接続点C2が、それぞれ正転及び反転の差動信号OUT+,OUT-となる。
ここで、中心電圧レベル制御信号発生回路7における、Pチャンネルトランジスタ21、22、抵抗23、24、Nチャンネルトランジスタ25、26、27及び抵抗28を含む回路は、RSDS出力回路6における、Pチャンネルトランジスタ31、Pチャンネルトランジスタ32、Nチャンネルトランジスタ33、Pチャンネルトランジスタ34、Nチャンネルトランジスタ35、Nチャンネルトランジスタ36、Nチャンネルトランジスタ37及び抵抗38を含む出力回路の複製回路、言い換えるとレプリカ回路である。
すなわち、タイミング制御回路3からのデジタル信号DDが反転回路39、40に入力されると、RSDS出力回路6において、Pチャンネルトランジスタ32とNチャンネルトランジスタ35がオンでNチャンネルトランジスタ33とPチャンネルトランジスタ34がオフとなるか、あるいは、Pチャンネルトランジスタ32とNチャンネルトランジスタ35がオフでNチャンネルトランジスタ33とPチャンネルトランジスタ34がオンとなる。その結果、電流が、Pチャンネルトランジスタ32、Nチャンネルトランジスタ35と終端抵抗を流れるか、あるいは、Pチャンネルトランジスタ34、Nチャンネルトランジスタ33と終端抵抗を流れることによって差動信号の出力回路が形成される。
このように形成される差動信号の出力回路と同等の回路、すなわちRSDS出力回路6の複製である回路を、中心電圧レベル制御信号発生回路7は含むことになる。このような複製回路を中心電圧レベル制御信号発生回路7に設けることによって、RSDS出力回路6における差動信号の出力特性を確実に一致させることができる。
次に動作を説明する。
バイアス電圧発生回路5は、例えば1.3Vの基準電圧レベル信号CVと、振幅制御信号PBを出力する。
中心電圧レベル制御信号発生回路7の差動増幅器29は、接続点Bの電圧と、入力端の一方に入力された基準電圧レベル信号CVとを一致させるように、出力信号、すなわち中心電圧レベル制御信号NBを出力する。これは、中心電圧レベル制御信号NBがNチャンネルトランジスタ27のゲートに供給され、Nチャンネルトランジスタ27のソースとドレイン間に流れる電流が変化することによって、接続点Bの電圧が、基準電圧レベル信号CVと一致するようになるからである。
この中心電圧レベル制御信号NBは、RSDS出力回路6のNチャンネルトランジスタ37のゲートに供給され、Nチャンネルトランジスタ36のゲートに入力されるタイミング信号ENのタイミングにおいてRSDS出力回路6に流れる電流も、接続点C1とC2の間の終点抵抗の両端に発生する電圧が、中心電圧レベル制御信号発生回路7に含まれる、出力回路4の複製回路の抵抗23と24の直列回路の両端に発生する電圧と同じになるように制御される。
このとき、RSDS出力回路6と中心電圧レベル制御信号発生回路7は、半導体チップの半導体基板上において、距離的に近い位置に形成される。言い換えれば、半導体チップの半導体基板上において、RSDS出力回路6の形成領域と中心電圧レベル制御信号発生回路7の形成領域は、それぞれの回路に含まれるトランジスタの動作特性が同等になるような、近い距離に形成される。よって、RSDS出力回路6からの出力される差動信号の中心電圧レベルは、所望のレベルにすることができるので、差動信号を受信する受信側の回路において確実に受信することができる。
次に、バイアス電圧発生回路5について説明する。図3は、バイアス電圧発生回路5の回路構成例を示す図である。
101は、バイアス回路であり、熱電圧を基準とした基準電圧回路であり、生成した電圧を、バイアス電圧発生回路5内の各差動増幅器の動作電圧及び各RSDS出力回路6の動作電圧BBとして供給する。
102は、基準電圧発生回路であるバンドギャップ回路であり、シリコンのバンドギャップを利用して温度特性、電源電圧依存を極力排除して基準電圧を出力する回路である。
基準電圧発生回路であるバンドギャップ回路102の出力NB1は、差動増幅器103の一方の入力端に入力される。差動増幅器103の他方の入力端はセレクタ104に入力される。
セレクタ104は、複数の抵抗が直列に接続された直列抵抗回路105の複数の接続点中の1つの接続点の電圧を、差動増幅器103の一方の入力端に供給するために、複数の接続点中の1つの接続点を選択するための回路である。セレクタ104は、1つの入力と、複数の接続点に応じた数の出力数を有し、抵抗直列回路105の抵抗分割を行う。106は、Pチャンネルトランジスタであり、通常は、オンしており、ソース側は所定の電圧が与えられ、ドレイン側は直列抵抗回路105の一端に接続されている。なお、直列抵抗回路105の他端はグラウンドに接続されている。
従って、セレクタ104で選択された接続点とPチャンネルトランジスタ106の間にある抵抗を含んで形成されるフィードバックループによって、差動増幅器103は、2つの入力端の電圧が等しくなるように、出力を制御する。
バンドギャップ回路102が生成し出力する基準電圧は、製造プロセス等によって、わずかに変動し、所望の電圧値を出力しないときがある。セレクタ104は、その変動して所望の電圧値が出力されないときに、出力電圧値を微調整するための回路である。従って、バンドギャップ回路102が、製造プロセスによっては、所望の電圧出力をしない場合にも、出力回路4が適切な差動信号を出力するように、バンドギャップ回路102からの基準電圧を、所定の範囲で調整し、バイアス電圧発生回路5が、適切なバイアス電圧を出力することができる。
差動増幅器103、セレクタ104及び直列抵抗回路105は、基準電圧を所定の範囲で調整する基準電圧調整回路を構成し、その基準電圧調整回路は、直列抵抗回路105の複数の抵抗間の各接続点における分圧電圧を差動増幅器103のフィードバック電圧とすることによって、バンドギャップ回路102によって発生された基準電圧の微調整を行う。
107は、セレクタであり、複数の抵抗が直列に接続された直列抵抗回路105の複数の接続点中から選択した接続点の電圧を出力するために、複数の接続点中の1つの接続点を選択するための回路である。直列抵抗回路105は、複数の基準電圧を発生する複数基準電圧発生回路であり、複数の抵抗が直列に接続された抵抗回路を用いることによって、簡単に複数の基準電圧を発生させることができる。セレクタ107は、選択された接続点における、抵抗直列回路105の抵抗分割によって生じた分圧電圧を差動増幅器108の一方の入力端へ出力する。セレクタ107は、複数の基準電圧の中から1つの基準電圧を選択して出力する電圧選択回路である。
セレクタ107は、差動信号の中心電圧を、例えば、1.1Vから1.5Vの範囲において、0.1Vのステップで変更することによって、中心電圧を選択し変更するための回路である。これは、RSDS信号を受信する回路によっては、中心電圧が異なるような場合があり、そのような場合に、受信側回路に応じて、RSDS出力回路4から出力される基準電圧レベル信号CVを変更するためである。図3において、直列抵抗回路105の接続点C11の電圧CV1が1.5Vに、接続点C12の電圧CV2が1.4Vに、接続点C13の電圧CV3が1.3Vに、接続点C17の電圧CV4が1.4Vに、接続点C18の電圧CV5が1.5Vに対応する。よって、中心電圧を、1.2Vにしたり、1.4Vにしたり等、0.1Vのステップで変更することができる。
差動増幅器108の出力は、基準電圧レベル信号CVとして、上述した中心電圧レベル制御信号発生回路7の差動増幅器29へ供給される。
ここで、セレクタ104、直列抵抗回路105及びセレクタ107について、より詳細に説明する。図4は、セレクタ104、直列抵抗回路105及びセレクタ107をより詳細に説明するための回路図である。
差動増幅器103の一方の入力端は、セレクタ104の入力に、すなわち複数の(ここでは5つの)スイッチSW11からSW15のそれぞれの一端に接続されている。SW11からSW15のいずれを選択するかは、設定ピン等によって選択される。直列抵抗回路105は、複数の抵抗、ここでは8つの抵抗が直列に接続されており、SW11からSW15のそれぞれの他端が、所定の抵抗間の接続点に接続されている。
また、直列抵抗回路105の所定の抵抗間の接続点は、セレクタ107の、複数(ここでは5つ)のスイッチSW21からSW25のそれぞれの一端に接続されている。SW21からSW25のいずれを選択するかは、設定ピン等によって選択される。セレクタ107のスイッチSW21からSW25のそれぞれの他端は、セレクタ107の出力として差動増幅器108の入力端の一方に接続されている。
直列抵抗回路105は、8つの抵抗のうち、Pチャンネルトランジスタ106と抵抗R1の接続点C11にSW21が接続され、抵抗R1とR2の接続点C12にSW22が接続され、抵抗R2とR3の接続点C13にSW23が接続され、抵抗R2とR3の接続点C13にスイッチSW11の一方が接続されている。抵抗R3とR4の接続点C14にスイッチSW12の一方が接続されている。抵抗R4とR5の接続点C15にスイッチSW13の一方が接続され、抵抗R5とR6の接続点C16にスイッチSW14の一方が接続されている。抵抗R6とR7の接続点C17にスイッチSW15の一方が接続され、抵抗R6とR7の接続点C17はSW24に接続されている。抵抗R7とR8の接続点C18にSW25が接続されている。
ここで、抵抗R1、R2、R7とR8のそれぞれの抵抗値は、等しく、抵抗R3、R4、R5とR6のそれぞれの抵抗値は、等しいが、前者の抵抗(R1、R2、R7とR8)の抵抗値と、後者の抵抗(R3、R4、R5とR6)の抵抗値は異なっている。後者の抵抗(R3、R4、R5とR6)は、バンドギャップ回路102から出力される電圧値が、製造プロセスによって変動する範囲を調整するための抵抗であるの対して、前者の抵抗(R1、R2、R7とR8)の抵抗値は、受信側回路の規格に応じて中心電圧を変更するため抵抗であるので、前者の抵抗(R1、R2、R7とR8)の抵抗値は、後者の抵抗(R3、R4、R5とR6)よりも大きい。
例えば、RSDS信号の中心電圧を、1.1Vから1.5Vの範囲で、0.1V刻みで選択できるようにする場合、接続点C11が1.5Vに、接続点C12が1.4Vに、接続点C13が1.3Vに、接続点C17が1.2Vに、接続点C18が1.1Vになるように、各抵抗の抵抗値が選択される。同様に、バンドギャップ回路102から出力される電圧値を、例えば、25mV刻みで調整できるように、各抵抗の抵抗値が選択される。
このように、直列抵抗回路105の複数の抵抗間の各接続点における分圧電圧を差動増幅器103のフィードバック電圧とすることによって、バンドギャップ回路102によって発生された基準電圧の調整が行われるようにしたので、簡単に複数の基準電圧を発生させることと、バンドギャップ回路102によって発生された基準電圧の調整とを、同じ抵抗回路を利用して行うことができる。
次に、図3に戻り、振幅制御信号PBを生成する回路について説明する。
直列抵抗回路105の一つの接続点、ここでは接続点C13は、差動増幅器109の一方の入力端に接続されている。差動増幅器109の出力は、Pチャンネルトランジスタ110のゲートに接続されている。Pチャンネルトランジスタ110のドレインはPチャンネルトランジスタ113及び抵抗111、114を介して、外付の設定抵抗を接続するための端子REXTに接続されている。外付の設定抵抗は、RSDS信号の受信側回路の規格に応じて端子REXTに接続される。Pチャンネルトランジスタ110、113と、抵抗111、114及び外付けの設定抵抗を含む回路は、中心電圧レベル制御信号発生回路7における、トランジスタ21、22、抵抗23、24、Nチャンネルトランジスタ25、26、27及び抵抗28を含む回路の複製回路、言い換えるとレプリカ回路である。差動増幅器109の他方の入力端はスイッチSW31の一つに接続されている。スイッチSW31は、差動増幅器109の他方の入力端を、抵抗114の両端のいずれかと接続するように切り替えるためのスイッチである。
Pチャンネルトランジスタ110のゲートは、差動増幅器112の一方の入力端に接続され、差動増幅器112の他方の入力端は、差動増幅器112の出力に接続されている。
外付けの設定抵抗が端子REXTに接続されたときに、抵抗111に流れる電流を基準として、RSDS回路6から出力される差動信号の振幅制御信号PBが決定される。
スイッチSW31は、RSDS出力回路6が出力する受信側回路の終端抵抗が予め決められた抵抗値と異なる抵抗値を有する受信側回路が接続されたときに、切り換えるための回路である。
例えば、RSDS出力回路6が出力する受信側回路の終端抵抗が、ある抵抗値を有するとき、その終端抵抗の抵抗値に応じて、端子REXTに、ある外付抵抗が接続される。その場合に、スイッチSW31は、端子REXTと抵抗114の接続点C22側を選択する。スイッチSW31が接続点C22側を選択し、接続点C22の電位が差動増幅器109の一方の入力端に与えられているときに、予め決められた一定の電流値、例えば、100μAの電流が抵抗111に流れるようになり、その結果、振幅制御信号PBは所定の出力となる。
また、RSDS出力回路6の差動信号を受信する受信側回路の終端抵抗が、例えば上述した場合より小さい抵抗値を有する場合は、スイッチSW31は、抵抗111と114の接続点C21側を選択する。スイッチSW31が、接続点C21側を選択しているとき、接続点C21の電位が差動増幅器109の一方の入力端に与えられ、その結果、抵抗111には予め決められた一定の電流値、例えば、100μAの電流が流れるようになる。よって、振幅制御信号PBは所定の出力となる。
従って、RSDS出力回路6の差動信号を受信する受信側回路が、当初想定していた終端抵抗とは異なる終端抵抗を有する場合、その異なる終端抵抗を有する受信側回路に対しても適切な差動信号を出力するようなバイアス電圧を、バイアス電圧発生回路5が、RSDS出力回路6へ供給することになる。すなわち、差動信号を受信する受信側回路に応じて、スイッチSW31を切り替えることによって、バイアス電圧発生回路5は、出力回路4へ適切なバイアス電圧を供給することができる。
また、スイッチSW31が接続点C21側を選択しているとき、端子REXTに電流検査用のテスタの端子を接続することによって、バイアス電圧発生回路5のチェック、具体的には差動信号の振幅を制御するための所定の電流が流れているか否かをチェックをすることができる。
なお、上述した例では、外付抵抗は、受信側回路の仕様が2つの場合で説明したが、さらに、受信側回路の仕様が3つ以上でもよく、その場合、受信側回路の仕様に応じて、内部抵抗を切り替えるように構成してもよい。
以上のように、本実施の形態の基準電圧供給回路であるバイアス電圧発生回路によれば、受信側回路の仕様に応じて、差動信号の出力回路が異なる中心電圧を有する差動信号を出力できるように、基準電圧供給回路から出力される基準電圧を変更することができる。
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
本発明の実施の形態に係わるインターフェース回路のブロック構成図。 本発明の実施の形態に係わる出力回路の回路図。 本発明の実施の形態に係わるバイアス電圧発生回路の回路図。 図3のセレクタ等をより詳細に説明するための回路図。
符号の説明
1 差動信号出力用インターフェース回路、2 入力回路、3 タイミング制御回路、4 出力回路、5 バイアス電圧発生回路、6 RSDS出力回路、7 中心電圧レベル制御信号発生回路、101 基準電圧回路、102 バンドギャップ回路、104,107 セレクタ

Claims (4)

  1. 差動信号出力回路のための基準電圧供給回路であって、
    基準電圧を発生する基準電圧発生回路と、
    前記基準電圧発生回路によって発生された基準電圧に基づいて、複数の基準電圧を発生させる複数電圧発生回路と、
    前記複数電圧発生回路において発生された前記複数の基準電圧の中から1つの基準電圧を選択して出力する電圧選択回路と、
    前記基準電圧発生回路によって発生される前記基準電圧を調整する基準電圧調整回路と、を有し、
    前記複数電圧発生回路は、
    第1〜第Nの抵抗(Nは自然数)と、
    第nの抵抗回路と第n+1の抵抗回路(1≦n<N)の間に位置する第nの接続点と、を有し、
    前記電圧選択回路に供給される前記複数の基準電圧のそれぞれは、前記第1〜第mの接続点及び第k〜第N−1の接続点における分圧電圧によって発生され、
    前記基準電圧調整回路は、
    第m+1〜第k−1の接続点における複数の分圧電圧を差動増幅器のフィードバック電圧とすることによって、前記基準電圧発生回路によって発生される前記基準電圧の調整が行われることを特徴とする基準電圧供給回路。
  2. 基準電圧を発生する基準電圧発生回路と、
    前記基準電圧発生回路によって発生された基準電圧に基づいて、第1〜第Nの基準電圧(Nは2以上の整数)及び第1〜第Mのフィードバック電圧(Mは2以上の整数)を発生させる複数電圧発生回路と、
    前記第1〜第Nの基準電圧の中から1つの基準電圧を選択して出力する電圧選択回路と、
    前記第1〜第Mのフィードバック電圧の中から1つのフィードバック電圧を選択して、前記基準電圧発生回路が発生する前記基準電圧を調整する基準電圧調整回路と、
    を含み、
    第nの基準電圧は、第n+1の基準電圧より電圧が高く(1≦n≦N−1、nは整数)、
    前記第1〜第Mのフィードバック電圧は、第1の基準電圧より電圧が低く、第Nの基準電圧より電圧が高いことを特徴とする基準電圧供給回路。
  3. 第nの基準電圧は、第n+1の基準電圧より電圧が高く(1≦n≦N−1、nは整数)、
    前記第1〜第Mのフィードバック電圧は、前記第nの基準電圧以下であり、前記第n+1の基準電圧以上であることを特徴とする請求項2に記載の基準電圧供給回路。
  4. 請求項1乃至のいずれかに記載の基準電圧供給回路を有することを特徴とする半導体装置。
JP2003296374A 2003-08-20 2003-08-20 基準電圧供給回路及び半導体装置 Expired - Fee Related JP4374944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003296374A JP4374944B2 (ja) 2003-08-20 2003-08-20 基準電圧供給回路及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003296374A JP4374944B2 (ja) 2003-08-20 2003-08-20 基準電圧供給回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005063381A JP2005063381A (ja) 2005-03-10
JP4374944B2 true JP4374944B2 (ja) 2009-12-02

Family

ID=34372300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003296374A Expired - Fee Related JP4374944B2 (ja) 2003-08-20 2003-08-20 基準電圧供給回路及び半導体装置

Country Status (1)

Country Link
JP (1) JP4374944B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4658786B2 (ja) * 2005-11-30 2011-03-23 株式会社日立製作所 電源装置
JP2009003835A (ja) * 2007-06-25 2009-01-08 Oki Electric Ind Co Ltd 基準電流発生装置
KR102033790B1 (ko) * 2013-09-30 2019-11-08 에스케이하이닉스 주식회사 온도센서

Also Published As

Publication number Publication date
JP2005063381A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
US9195245B2 (en) Output buffer circuit
US7880512B2 (en) Output driver circuit
US6590413B1 (en) Self-tracking integrated differential termination resistance
US7623109B2 (en) Display device
US8063808B2 (en) Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same
US7459967B2 (en) Differential amplifier, digital-to-analog converter and display device
EP1130779B1 (en) Level conversion circuit as well as semiconductor device and display unit comprising the same
US20110121860A1 (en) Semiconductor device
US7583752B2 (en) Transmitter for outputting differential signals of different voltage levels
JP2008182418A (ja) 半導体集積回路
JP2006066833A (ja) 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム
KR100882971B1 (ko) 엘 에스 아이 내부로부터의 데이터를 외부로 차동 출력하는 드라이버회로
CN101009478B (zh) 差分信号接收器
KR0182663B1 (ko) 레벨 변환 회로
JP2006060320A (ja) 差動信号駆動回路及び差動信号駆動方法
JP4374944B2 (ja) 基準電圧供給回路及び半導体装置
US8093944B2 (en) Line driver capable of automatic adjustment of output impedance
JP2012514413A (ja) Cogアプリケーションのためのインターフェースシステム
JP3948446B2 (ja) 半導体装置
US7667531B2 (en) Signal transmission circuit
KR20060043675A (ko) 구동전압 생성장치 및 구동전압 생성장치의 제어방법
JP2006222842A (ja) 電流駆動回路
JP2005065188A (ja) 出力信号用制御信号出力回路及び半導体装置
CN114756076B (zh) 电压缓冲电路
US7514969B2 (en) Driver circuit and method of controlling the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R150 Certificate of patent or registration of utility model

Ref document number: 4374944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees