JP4374944B2 - 基準電圧供給回路及び半導体装置 - Google Patents
基準電圧供給回路及び半導体装置 Download PDFInfo
- Publication number
- JP4374944B2 JP4374944B2 JP2003296374A JP2003296374A JP4374944B2 JP 4374944 B2 JP4374944 B2 JP 4374944B2 JP 2003296374 A JP2003296374 A JP 2003296374A JP 2003296374 A JP2003296374 A JP 2003296374A JP 4374944 B2 JP4374944 B2 JP 4374944B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- voltage
- output
- voltages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
まず、図1に基づき、本実施の形態に係わる差動信号を出力する半導体装置の構成を説明する。図1は、本実施の形態に係わる差動信号出力用インターフェース回路の構成を示すブロック構成図である。
図1に示すインターフェース回路1は、第1の差動信号として、LVDS(Low Voltage Differential Signals)の小振幅差動信号を入力し、第2の差動信号としてのRSDS(Reduced Swing Differential Signaling)の小振幅差動信号に変換して出力するインターフェース回路である。このインターフェース回路1は、1つの半導体チップに形成されている。また、インターフェース回路1は、複数のLVDS信号を入力し、複数のRSDS信号を出力する。インターフェース回路1は、LVDS受信回路である入力回路2、タイミング制御回路3及び出力回路4からなる単位インターフェース回路を、入力信号と出力信号の数に応じた数だけ有する。各出力回路4は、差動信号出力回路であるRSDS出力回路を含む。さらに、インターフェース回路1には、基準電圧供給回路であるバイアス電圧発生回路5が設けられており、バイアス電圧発生回路5は、複数のバイアス電圧信号を、所定の各種基準電圧として各出力回路4へ供給している。
図2は、出力回路4の構成例を示す回路図であり、図2に示すように、出力回路4は、RSDS出力回路6と、中心電圧レベル制御信号発生回路7とを含む。中心電圧レベル制御信号発生回路7は、直列に接続されたPチャンネルトランジスタ21と22、直列に接続された抵抗23と24、及び直列に接続されたNチャンネルトランジスタ25、26と27が、直列に接続された直列回路を含む。Nチャンネルトランジスタ26と27の接続点には抵抗28が接続されている。中心電圧レベル制御信号発生回路7は、差動増幅器29を含み、差動増幅器29の一方の入力端は抵抗23と24の接続点Bに接続され、他方の入力端には、基準電圧レベル信号CVが入力される。
ここで、中心電圧レベル制御信号発生回路7における、Pチャンネルトランジスタ21、22、抵抗23、24、Nチャンネルトランジスタ25、26、27及び抵抗28を含む回路は、RSDS出力回路6における、Pチャンネルトランジスタ31、Pチャンネルトランジスタ32、Nチャンネルトランジスタ33、Pチャンネルトランジスタ34、Nチャンネルトランジスタ35、Nチャンネルトランジスタ36、Nチャンネルトランジスタ37及び抵抗38を含む出力回路の複製回路、言い換えるとレプリカ回路である。
すなわち、タイミング制御回路3からのデジタル信号DDが反転回路39、40に入力されると、RSDS出力回路6において、Pチャンネルトランジスタ32とNチャンネルトランジスタ35がオンでNチャンネルトランジスタ33とPチャンネルトランジスタ34がオフとなるか、あるいは、Pチャンネルトランジスタ32とNチャンネルトランジスタ35がオフでNチャンネルトランジスタ33とPチャンネルトランジスタ34がオンとなる。その結果、電流が、Pチャンネルトランジスタ32、Nチャンネルトランジスタ35と終端抵抗を流れるか、あるいは、Pチャンネルトランジスタ34、Nチャンネルトランジスタ33と終端抵抗を流れることによって差動信号の出力回路が形成される。
このように形成される差動信号の出力回路と同等の回路、すなわちRSDS出力回路6の複製である回路を、中心電圧レベル制御信号発生回路7は含むことになる。このような複製回路を中心電圧レベル制御信号発生回路7に設けることによって、RSDS出力回路6における差動信号の出力特性を確実に一致させることができる。
バイアス電圧発生回路5は、例えば1.3Vの基準電圧レベル信号CVと、振幅制御信号PBを出力する。
中心電圧レベル制御信号発生回路7の差動増幅器29は、接続点Bの電圧と、入力端の一方に入力された基準電圧レベル信号CVとを一致させるように、出力信号、すなわち中心電圧レベル制御信号NBを出力する。これは、中心電圧レベル制御信号NBがNチャンネルトランジスタ27のゲートに供給され、Nチャンネルトランジスタ27のソースとドレイン間に流れる電流が変化することによって、接続点Bの電圧が、基準電圧レベル信号CVと一致するようになるからである。
101は、バイアス回路であり、熱電圧を基準とした基準電圧回路であり、生成した電圧を、バイアス電圧発生回路5内の各差動増幅器の動作電圧及び各RSDS出力回路6の動作電圧BBとして供給する。
基準電圧発生回路であるバンドギャップ回路102の出力NB1は、差動増幅器103の一方の入力端に入力される。差動増幅器103の他方の入力端はセレクタ104に入力される。
バンドギャップ回路102が生成し出力する基準電圧は、製造プロセス等によって、わずかに変動し、所望の電圧値を出力しないときがある。セレクタ104は、その変動して所望の電圧値が出力されないときに、出力電圧値を微調整するための回路である。従って、バンドギャップ回路102が、製造プロセスによっては、所望の電圧出力をしない場合にも、出力回路4が適切な差動信号を出力するように、バンドギャップ回路102からの基準電圧を、所定の範囲で調整し、バイアス電圧発生回路5が、適切なバイアス電圧を出力することができる。
差動増幅器108の出力は、基準電圧レベル信号CVとして、上述した中心電圧レベル制御信号発生回路7の差動増幅器29へ供給される。
差動増幅器103の一方の入力端は、セレクタ104の入力に、すなわち複数の(ここでは5つの)スイッチSW11からSW15のそれぞれの一端に接続されている。SW11からSW15のいずれを選択するかは、設定ピン等によって選択される。直列抵抗回路105は、複数の抵抗、ここでは8つの抵抗が直列に接続されており、SW11からSW15のそれぞれの他端が、所定の抵抗間の接続点に接続されている。
直列抵抗回路105の一つの接続点、ここでは接続点C13は、差動増幅器109の一方の入力端に接続されている。差動増幅器109の出力は、Pチャンネルトランジスタ110のゲートに接続されている。Pチャンネルトランジスタ110のドレインはPチャンネルトランジスタ113及び抵抗111、114を介して、外付の設定抵抗を接続するための端子REXTに接続されている。外付の設定抵抗は、RSDS信号の受信側回路の規格に応じて端子REXTに接続される。Pチャンネルトランジスタ110、113と、抵抗111、114及び外付けの設定抵抗を含む回路は、中心電圧レベル制御信号発生回路7における、トランジスタ21、22、抵抗23、24、Nチャンネルトランジスタ25、26、27及び抵抗28を含む回路の複製回路、言い換えるとレプリカ回路である。差動増幅器109の他方の入力端はスイッチSW31の一つに接続されている。スイッチSW31は、差動増幅器109の他方の入力端を、抵抗114の両端のいずれかと接続するように切り替えるためのスイッチである。
外付けの設定抵抗が端子REXTに接続されたときに、抵抗111に流れる電流を基準として、RSDS回路6から出力される差動信号の振幅制御信号PBが決定される。
Claims (4)
- 差動信号出力回路のための基準電圧供給回路であって、
基準電圧を発生する基準電圧発生回路と、
前記基準電圧発生回路によって発生された基準電圧に基づいて、複数の基準電圧を発生させる複数電圧発生回路と、
前記複数電圧発生回路において発生された前記複数の基準電圧の中から1つの基準電圧を選択して出力する電圧選択回路と、
前記基準電圧発生回路によって発生される前記基準電圧を調整する基準電圧調整回路と、を有し、
前記複数電圧発生回路は、
第1〜第Nの抵抗(Nは自然数)と、
第nの抵抗回路と第n+1の抵抗回路(1≦n<N)の間に位置する第nの接続点と、を有し、
前記電圧選択回路に供給される前記複数の基準電圧のそれぞれは、前記第1〜第mの接続点及び第k〜第N−1の接続点における分圧電圧によって発生され、
前記基準電圧調整回路は、
第m+1〜第k−1の接続点における複数の分圧電圧を差動増幅器のフィードバック電圧とすることによって、前記基準電圧発生回路によって発生される前記基準電圧の調整が行われることを特徴とする基準電圧供給回路。 - 基準電圧を発生する基準電圧発生回路と、
前記基準電圧発生回路によって発生された基準電圧に基づいて、第1〜第Nの基準電圧(Nは2以上の整数)及び第1〜第Mのフィードバック電圧(Mは2以上の整数)を発生させる複数電圧発生回路と、
前記第1〜第Nの基準電圧の中から1つの基準電圧を選択して出力する電圧選択回路と、
前記第1〜第Mのフィードバック電圧の中から1つのフィードバック電圧を選択して、前記基準電圧発生回路が発生する前記基準電圧を調整する基準電圧調整回路と、
を含み、
第nの基準電圧は、第n+1の基準電圧より電圧が高く(1≦n≦N−1、nは整数)、
前記第1〜第Mのフィードバック電圧は、第1の基準電圧より電圧が低く、第Nの基準電圧より電圧が高いことを特徴とする基準電圧供給回路。 - 第nの基準電圧は、第n+1の基準電圧より電圧が高く(1≦n≦N−1、nは整数)、
前記第1〜第Mのフィードバック電圧は、前記第nの基準電圧以下であり、前記第n+1の基準電圧以上であることを特徴とする請求項2に記載の基準電圧供給回路。 - 請求項1乃至3のいずれかに記載の基準電圧供給回路を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003296374A JP4374944B2 (ja) | 2003-08-20 | 2003-08-20 | 基準電圧供給回路及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003296374A JP4374944B2 (ja) | 2003-08-20 | 2003-08-20 | 基準電圧供給回路及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005063381A JP2005063381A (ja) | 2005-03-10 |
JP4374944B2 true JP4374944B2 (ja) | 2009-12-02 |
Family
ID=34372300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003296374A Expired - Fee Related JP4374944B2 (ja) | 2003-08-20 | 2003-08-20 | 基準電圧供給回路及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374944B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4658786B2 (ja) * | 2005-11-30 | 2011-03-23 | 株式会社日立製作所 | 電源装置 |
JP2009003835A (ja) * | 2007-06-25 | 2009-01-08 | Oki Electric Ind Co Ltd | 基準電流発生装置 |
KR102033790B1 (ko) * | 2013-09-30 | 2019-11-08 | 에스케이하이닉스 주식회사 | 온도센서 |
-
2003
- 2003-08-20 JP JP2003296374A patent/JP4374944B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005063381A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9195245B2 (en) | Output buffer circuit | |
US7880512B2 (en) | Output driver circuit | |
US6590413B1 (en) | Self-tracking integrated differential termination resistance | |
US7623109B2 (en) | Display device | |
US8063808B2 (en) | Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same | |
US7459967B2 (en) | Differential amplifier, digital-to-analog converter and display device | |
EP1130779B1 (en) | Level conversion circuit as well as semiconductor device and display unit comprising the same | |
US20110121860A1 (en) | Semiconductor device | |
US7583752B2 (en) | Transmitter for outputting differential signals of different voltage levels | |
JP2008182418A (ja) | 半導体集積回路 | |
JP2006066833A (ja) | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム | |
KR100882971B1 (ko) | 엘 에스 아이 내부로부터의 데이터를 외부로 차동 출력하는 드라이버회로 | |
CN101009478B (zh) | 差分信号接收器 | |
KR0182663B1 (ko) | 레벨 변환 회로 | |
JP2006060320A (ja) | 差動信号駆動回路及び差動信号駆動方法 | |
JP4374944B2 (ja) | 基準電圧供給回路及び半導体装置 | |
US8093944B2 (en) | Line driver capable of automatic adjustment of output impedance | |
JP2012514413A (ja) | Cogアプリケーションのためのインターフェースシステム | |
JP3948446B2 (ja) | 半導体装置 | |
US7667531B2 (en) | Signal transmission circuit | |
KR20060043675A (ko) | 구동전압 생성장치 및 구동전압 생성장치의 제어방법 | |
JP2006222842A (ja) | 電流駆動回路 | |
JP2005065188A (ja) | 出力信号用制御信号出力回路及び半導体装置 | |
CN114756076B (zh) | 电压缓冲电路 | |
US7514969B2 (en) | Driver circuit and method of controlling the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4374944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |