CN101997539B

CN101997539B - 一种可编程逻辑电路

Info

Publication number: CN101997539B
Application number: CN2010105581277A
Authority: CN
Inventors: 王慜; 刘增荣; 张彦龙; 陈雷; 李学武
Original assignee: China Aviation Airspace Spaceflight Technology Group Co No9 Academy No772 Research Institute; Mxtronics Corp
Current assignee: China Aviation Airspace Spaceflight Technology Group Co No9 Academy No772 Research Institute; Mxtronics Corp
Priority date: 2010-11-22
Filing date: 2010-11-22
Publication date: 2012-08-22
Anticipated expiration: 2030-11-22
Also published as: CN101997539A

Abstract

一种可编程逻辑电路，包括4个PMOS管和6个NMOS管，仅使用十个晶体管实现了四种逻辑功能，分别为两个输入信号的与、或、异或、同或逻辑，是搭建系统较常用的四种基本电路。十个晶体管分为三组：第一组由两个NMOS管和两个PMOS管组成，实现与逻辑功能与、同或；第二组由两个NMOS管和两个PMOS管组成，实现逻辑功能或、异或逻辑功能；第三组由两个NMOS管组成，实现二选一多路器，选择最终输出第一组还是第二组的逻辑功能。该电路结构巧妙地利用了两输入与逻辑和同或逻辑以及两输入或逻辑和异或逻辑真值表之间的关系，分别实现了第一组电路和第二组电路结构。传统方法实现与本发明相同的电路功能需要26个晶体管，本发明仅用10个。

Description

一种可编程逻辑电路

技术领域

本发明涉及一种可编程逻辑电路，是一种仅使用10个晶体管即实现四种逻辑功能的逻辑电路。

背景技术

图1是一个实现同或功能或者与功能的常用的逻辑电路100的示意图。逻辑电路100包含一个两输入同或门101，一个两输入与门102，一个二选一多路器107。同或门101是一个标准的逻辑门，实现同或功能。与门102是一个标准的逻辑门，实现与功能。同或门101和与门102都从输入线IN1 103和输入线IN2 104接收输入信号，同或门101的输出连接到线108，与门102的输出连接到线109。

同或门101的输出信号线108连接到多路器107的“0”输入端，与门108的输出信号线109连接到多路器107的“1”输入端。

多路器107的输出信号线106上的信号就等于同或门101或与门102的输出信号，输出究竟为哪个信号，取决于多路器107的控制信号线SELECT1105上的控制信号的状态。当控制信号线SELECT1 105上的信号为低电平(例如，0V电平)时，多路器107的“0”端提供输出信号到输出信号线106上。反之，当控制信号线105上的信号为高电平(例如，5V电平)时，多路器107的“1”端提供输出信号到输出信号线106上。综上所述，逻辑低电平的控制信号SELECT1可以使逻辑电路100实现同或功能，逻辑高电平的控制信号SELECT1可以使逻辑电路100实现与功能。

图2是图1中同或门101的常用的具体实现方案，用四个晶体管实现。同或门101包括反相器112(实现该反相器需要两个晶体管)和两个晶体管113和114，输出信号线108连接到多路器107的“0”输入端。

图3是图1中与门102的常用的具体实现方案，用六个晶体管实现。与门102是将标准的与非门的输出反向而实现的，与门102包括六个晶体管117、118、119、120、121、122。输出信号线109连接到多路器107的“1”输入端。

图4是一个实现异或功能或者或功能的常用的逻辑电路150的示意图。逻辑电路150包含一个两输入异或门111，一个两输入或门110，一个二选一多路器107’。异或门111是一个标准的逻辑门，实现异或功能。或门110是一个标准的逻辑门，实现或功能。异或门111和或门110都从输入线IN1 103’和IN2104’接收输入信号，异或门111的输出连接到线109’，或门110的输出连接到线108’。

异或门111的输出信号线109’连接到多路器107’的“1”输入端，或门110的输出信号线108’连接到多路器107’的“0”输入端。

多路器107’的输出信号线106’上的信号就等于异或门111或或门110的输出信号，输出究竟为哪个信号，取决于多路器107’的控制信号线105’上的控制信号SELECT2的状态。综上所述，逻辑低电平的控制信号SELECT2可以使逻辑电路150实现或功能，逻辑高电平的控制信号SELECT2可以使逻辑电路150实现异或功能。

图5是一个实现四种逻辑功能——与、或、同或、异或的常用的逻辑电路160的结构示意图。该电路包含图1所示的逻辑电路100、图4所示的逻辑电路150以及二选一多路器112，逻辑电路100的输出OUT1连接到多路器112的“0”输入端，逻辑电路150的输出OUT2连接到多路器112的“1”输入端，控制信号SELECT决定将哪一路输出连接到输出信号线OUT上，从而决定实现哪一种逻辑功能。

根据上面描述的现有技术中的实现方法，一个标准的逻辑电路100的实现需要的晶体管数目约为12个，其中四个晶体管用于实现与逻辑，六个晶体管用于实现同或逻辑，两个晶体管用于实现二选一多路器。一个标准的逻辑电路150的实现需要的晶体管的数目也为12个，因而，若要实现图5中的拥有四种逻辑功能的电路，按照上述的现有技术中常用的实现方法需要26个晶体管。但是在很多场合，对于此类能够实现多种逻辑功能的电路要求很高，比如功耗要小、体积要小、电路整体质量要轻等等，现有技术中的实现方式很多要求高的场合中不能很好的满足要求。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种仅使用10个的晶体管，实现四种逻辑功能的电路。

本发明的技术解决方案：

一种可编程逻辑电路，包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M5、第四PMOS管M6、第一NMOS管M3、第二NMOS管M4、第三NMOS管M7、第四NMOS管M8、第五NMOS管M9和第六NMOS管M10；

第一PMOS管M1和第二PMOS管M2串联连接于第一控制信号SELECT1与第一输出信号OUT1之间，第一PMOS管M1的漏极连接第一控制信号SELECT1，第二PMOS管M2的源极连接第一输出信号OUT1，第一PMOS管M1的栅极连接第一输入信号IN1，第二PMOS管M2的栅极连接第二输入信号IN2；第一NMOS管M3和第二NMOS管M4串联连接于第一输入信号IN1与第二输入信号IN2之间，第一NMOS管M3的源极连接第一输入信号IN1，第二NMOS管M4的漏极连接第二输入信号IN2，第一NMOS管M3的栅极连接第二输入信号IN2，第二NMOS管M4的栅极连接第一输入信号IN1；第一NMOS管M3的漏极和第二NMOS管M4的源极连接第一输出信号OUT1；

第三NMOS管M7和第四NMOS管M8串联连接于第二控制信号SELECT2与第二输出信号OUT2之间，第四NMOS管M8的源极连接到第二控制信号SELECT2，第三NMOS管M7的漏极连接第二输出信号OUT2，第三NMOS管M7的栅极连接第二输入信号IN2，第四NMOS管M8的栅极连接第一输入信号IN1；第三PMOS管M5和第四PMOS管M6串联连接于第一输入信号IN1与第二输入信号IN2之间，第三PMOS管M5的漏极连接第一输入信号IN1，第四PMOS管M6的源极连接第二输入信号IN2，第三PMOS管M5的栅极连接第二输入信号IN2，第四PMOS管M6的栅极连接第一输入信号IN1；第三PMOS管M5的源极和第四PMOS管M6的漏极连接第二输出信号OUT2；

第五NMOS管M9和第六NMOS管M10串联连接于第一输出信号OUT1和第二输出信号OUT2之间，第五NMOS管M9的栅极连接控制信号SELECT，源极连接到第一输出信号OUT1，漏极连接到输出信号OUT；第六NMOS管M10的栅极连接到控制信号SELECT的反相信号

源极连接到第二输出信号OUT2，漏极连接到输出信号OUT，即输出信号OUT从第五NMOS管M9的漏极和第六NMOS管M10的漏极引出.

本发明与现有技术相比的优点在于：

(1)本发明仅使用十个晶体管实现了四种逻辑功能，电路结构包括4个PMOS管和6个NMOS管，四种逻辑功能分别为两个输入信号的与、或、异或、同或逻辑，是搭建系统较常用的四种基本电路。十个晶体管分为三组：第一组由两个NMOS管和两个PMOS管组成，实现与逻辑功能或同或逻辑功能；第二组由两个NMOS管和两个PMOS管组成，实现或逻辑功能或异或逻辑功能；第三组由两个NMOS管组成，实现二选一多路器，选择最终输出第一组还是第二组的逻辑功能。本发明电路结构巧妙地利用了两输入与逻辑和同或逻辑以及两输入或逻辑和异或逻辑真值表之间的关系，分别实现了第一组电路和第二组电路结构。传统方法实现一个两输入与逻辑、或逻辑均需要四个晶体管，实现一个两输入同或逻辑、异或逻辑均需要六个晶体管，若要实现与本发明相同的电路功能则需要26个晶体管。本发明比传统的实现方法节省了50％以上的晶体管数目，平均一种逻辑功能仅使用了2.5个晶体管。

(2)本发明由于电路实现使用晶体管相比现有技术少了很多，因此在实现具体电路的面积上也比传统实现方式节省了50％以上的晶体管数目，顺应了集成电路小型化的发展趋势，对于整体电路的功耗，体积等等都有了很大的改进，更加适用于对于功耗和体积或者面积要求很高的场合。

(3)本发明电路的可编程特性使得本发明应用灵活，通过三个控制信号的配合，决定十个晶体管中哪个晶体管处于导通状态，哪个晶体管处于关闭状态，不同的导通、关闭组合对应不同的实现方式，因此对于采用该电路的系统而言，仅通过改变控制信号的高低电平状态，即可轻松实现逻辑功能的改变，而不需要使用其他硬件资源，大大地节省了系统中硬件资源的数量，可实现硬件资源的复用。

附图说明

图1为一种常用的实现同或功能或者与功能的逻辑电路的示意图；

图2为同或门的实现示意图；

图3为与门的实现示意图；

图4为一种常用的实现异或功能或者或功能的逻辑电路的示意图；

图5为一种常用的实现四种逻辑功能(同或、与、异或、或)的逻辑电路的示意图；

图6为本发明提出的逻辑电路的电路示意图。

具体实施方式

如图6所示为本发明提出的一种可编程逻辑电路200。可编程逻辑电路200可以编程实现异或、与、同或、或四种逻辑功能。可编程逻辑电路200包括可编程逻辑电路模块220、230、240，共有十个晶体管M1-M10组成，通过三个控制信号SELECT1、SELECT2、SELECT的配合，将两个输入信号IN1和IN2分别进行上述四种逻辑运算，最终得到一个输出信号OUT。

可编程逻辑电路模块220实现同或功能及与功能，包括晶体管201、202、203、204。晶体管201和202是P沟道场效应管，晶体管203和204是N沟道场效应管，可编程逻辑电路模块220分别通过输入信号线209和210接收输入信号IN1和IN2，并将输出信号OUT1传输到输出信号线213上，同时，可编程逻辑模块220还通过信号线211接收控制信号SELECT1。

更详细地说明，晶体管201(第一PMOS管M1)和晶体管202(第二PMOS管M2)串联连接于第一控制信号SELECT1和第一输出信号OUT1之间，晶体管201的栅极连接到第一输入信号IN1上，晶体管202的栅极连接到第二输入信号IN2上，晶体管201的漏极连接第一控制信号SELECT1，晶体管202的源极连接第一输出信号OUT1，晶体管203(第一NMOS管M3)连接到第一输入信号IN1和第一输出信号OUT1之间，其栅极连接到第二输入信号IN2上，晶体管204(第二NMOS管M4)连接到第二输入信号IN2和第一输出信号OUT1之间，其栅极连接到第一输入信号IN1上。NMOS管M3和NMOS管M4属于串联连接在输入信号IN1和IN2之间，晶体管203的漏极和晶体管204的源极连接到第一输出信号OUT1。

可编程逻辑电路模块220的功能取决于第一控制信号SELECT1的状态，第一控制信号SELECT1可以一次设定为定值，也可以在可编程逻辑电路模块220工作期间动态调整。下表给出了可编程逻辑电路模块220的真值表。

如上表所示，根据控制信号SELECT1的状态，可编程逻辑电路模块220可实现同或功能或与功能，当控制信号SELECT1为低电平时，可编程逻辑模块220的输出OUT1为输入信号IN1和IN2的与，当控制信号SELECT1为高电平时，可编程逻辑模块220的输出OUT1为输入信号IN1和IN2的同或。

可编程逻辑电路模块220的具体工作过程详述如下：

I、当控制信号SELECT1是高电平：

(1)输入信号IN1和IN2均为低电平时，晶体管201和202导通，晶体管203和204关断，因此，在控制信号SELECT1和输出信号线213OUT1之间形成了一条信号通路，使得输出信号OUT1为高电平。

(2)输入信号IN1和IN2均为高电平时，晶体管201和202关断，晶体管203和204导通，因此，控制信号SELECT1和输出信号线213OUT1之间的信号通路被割断，而是在输入信号IN1和IN2与输出信号OUT1之间形成信号通路，由于输入信号IN1和IN2均为高电平，使得输出信号OUT1为高电平。

(3)输入信号IN1为高电平，输入信号IN2为低电平时，晶体管202和204导通，晶体管201和203关断，因此，控制信号SELECT1和输入信号IN1与输出信号OUT1之间的信号通路被割断，只存在输入信号IN2和输出信号OUT1之间的信号通路，因此输出信号OUT1为低电平。

(4)输入信号IN1为低电平，输入信号IN2为高电平时，晶体管201和203导通，晶体管202和204关断，因此，控制信号SELECT1和输入信号IN2与输出信号OUT1之间的信号通路被割断，只存在输入信号IN1和输出信号OUT1之间的信号通路，因此输出信号OUT1为低电平。

因此在控制信号SELECT1为高电平时，可编程逻辑电路模块220实现了同或逻辑功能。

II、同理，当控制信号SELECT1为低电平：

(1)输入信号IN1和IN2均为低电平时，晶体管201和202导通，晶体管203和204关断，因此，在控制信号SELECT1和输出信号线213OUT1之间形成了一条信号通路，使得输出信号OUT1为低电平。

因此在控制信号SELECT1为低电平时，可编程逻辑电路模块220实现了与逻辑功能。

综上所述，可编程逻辑电路模块220仅用四个晶体管实现了与逻辑功能和同或逻辑功能。

可编程逻辑模块230实现异或功能及或功能，包括晶体管205、206、207、208。晶体管205和晶体管206是P沟道场效应管，晶体管207和晶体管208是N沟道场效应管，可编程逻辑电路模块230分别通过输入信号线209和210接收输入信号IN1和IN2，并将第二输出信号OUT2传输到输出信号线214上，同时，可编程逻辑模块230还通过信号线212接收第二控制信号SELECT2。

晶体管207(第三NMOS管M7)和晶体管208(第四NMOS管M8)串联连接于第二控制信号SELECT2和第二输出信号OUT2之间，晶体管207的栅极连接到第二输入信号IN2上，晶体管208的栅极连接到第一输入信号IN1上，晶体管208的源极连接第二控制信号SELECT2，晶体管207的漏极连接第二输出信号OUT2，晶体管205(第三PMOS管M5)连接到第一输入信号IN1和第二输出信号OUT2之间，其栅极连接到第二输入信号IN2上，晶体管206(第四PMOS管M6)连接到第二输入信号IN2和第二输出信号OUT2之间，其栅极连接到第一输入信号IN1上。PMOS管M5和PMOS管M6属于串联连接在输入信号IN1和IN2之间，晶体管205的源极和晶体管206的漏极连接到第二输出信号OUT2。

可编程逻辑电路模块230的功能取决于第二控制信号SELECT2的状态，第二控制信号SELECT2可以一次设定为定值，也可以在可编程逻辑电路模块230工作期间动态调整。下表给出了可编程逻辑电路模块230的真值表。

如上表所示，根据控制信号SELECT2的状态，可编程逻辑电路模块230可实现异或功能或或功能，当控制信号SELECT2为低电平时，可编程逻辑模块230的输出OUT2为输入信号IN1和IN2的异或，当控制信号SELECT2为高电平时，可编程逻辑模块230的输出OUT2为输入信号IN1和IN2的或。

可编程逻辑电路模块230的具体工作过程详述如下：

I、当控制信号SELECT2是高电平：

(1)输入信号IN1和IN2均为低电平时，晶体管205和206导通，晶体管207和208关断，因此，控制信号SELECT2和输出信号线214OUT2之间形成了信号通路，由于输入信号IN1和IN2均为低电平，使得输出信号OUT2为低电平。

(2)输入信号IN1和IN2均为高电平时，晶体管205和206关断，晶体管207和208导通，因此，在控制信号SELECT2和输出信号线214OUT2之间形成了信号通路，使得输出信号OUT2为高电平。

(3)输入信号IN1为高电平，输入信号IN2为低电平时，晶体管205和208导通，晶体管206和207关断，因此，控制信号SELECT2和输入信号IN2与输出信号OUT2之间的信号通路被割断，只存在输入信号IN1和输出信号OUT2之间的信号通路，因此输出信号OUT2为高电平。

(4)输入信号IN1为低电平，输入信号IN2为高电平时，晶体管206和207导通，晶体管205和208关断，因此，控制信号SELECT2和输入信号IN1与输出信号OUT2之间的信号通路被割断，只存在输入信号IN2和输出信号OUT2之间的信号通路，因此输出信号OUT2为高电平。

因此在控制信号SELECT2为高电平时，可编程逻辑电路模块230实现了或逻辑功能。

II、同理，当控制信号SELECT2为低电平：

(2)输入信号IN1和IN2均为高电平时，晶体管205和206关断，晶体管207和208导通，因此，在控制信号SELECT2和输出信号线214OUT2之间形成了信号通路，使得输出信号OUT2为低电平。

因此在控制信号SELECT2为低电平时，可编程逻辑电路模块230实现了异或逻辑功能。

综上所述，可编程逻辑电路模块230仅用四个晶体管实现了或逻辑功能以及异或逻辑功能，当控制信号SELECT2为高电平时，实现或逻辑功能，当控制信号SELECT2为低电平时，实现异或逻辑功能。

可编程逻辑电路模块240为一个二选一多路器，包括两个N沟道场效应管215和216，晶体管215(第五NMOS管M9)和晶体管216(第六NMOS管M10)的栅极分别连接到控制信号SELECT和其反向信号

上，同时，晶体管215连接于输出信号OUT1和输出信号OUT之间，晶体管216连接于输出信号OUT2和输出信号OUT之间，晶体管215的源极连接第一输出信号OUT1，晶体管215的漏极连接输出信号OUT；晶体管216的源极连接第二输出信号OUT2，晶体管216的漏极连接输出信号OUT。当控制信号SELECT为高电平时，晶体管215导通，晶体管216关断，输出信号OUT1与输出信号OUT之间的信号通路被打开，使得输出信号OUT等于输出信号OUT1；当控制信号SELECT为低电平时，晶体管216导通，晶体管215关断，输出信号OUT2与输出信号OUT之间的信号通路被打开，使得输出信号OUT等于输出信号OUT2。

综上所述，可编程逻辑电路200用十个晶体管实现了四种逻辑功能，具体实现哪一种逻辑功能取决于控制信号SELECT、SELECT1、SELECT2，真值表如下：

Claims

1.一种可编程逻辑电路，其特征在于：包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M5、第四PMOS管M6、第一NMOS管M3、第二NMOS管M4、第三NMOS管M7、第四NMOS管M8、第五NMOS管M9和第六NMOS管M10；

第五NMOS管M9和第六NMOS管M10串联连接于第一输出信号OUT1和第二输出信号OUT2之间，第五NMOS管M9的栅极连接控制信号SELECT，源极连接到第一输出信号OUT1，漏极连接到输出信号OUT；第六NMOS管M1O的栅极连接到控制信号SELECT的反相信号

源极连接到第二输出信号OUT2，漏极连接到输出信号OUT，即输出信号OUT从第五NMOS管M9的漏极和第六NMOS管M10的漏极引出。