CN208190631U - 一种应用于可逆逻辑电路的Fediken门电路 - Google Patents
一种应用于可逆逻辑电路的Fediken门电路 Download PDFInfo
- Publication number
- CN208190631U CN208190631U CN201820681063.1U CN201820681063U CN208190631U CN 208190631 U CN208190631 U CN 208190631U CN 201820681063 U CN201820681063 U CN 201820681063U CN 208190631 U CN208190631 U CN 208190631U
- Authority
- CN
- China
- Prior art keywords
- transmission gate
- fediken
- gate
- input terminal
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及一种应用于可逆逻辑电路的Fediken门电路，采用传输门来实现Fediken门电路，能够减少传输管的数量，减小电路面积，在管子选相同尺寸时，传播延时少，性能好。
Description
技术领域
本实用新型涉及Fediken门电路设计领域，特别是一种应用于可逆逻辑电路的Fediken门电路。
背景技术
科学家Landauer提出：经典电路存在不可逆操作时，信息丢失将会导致能量损耗。科学家Bennett发现当计算过程采用可逆操作时，会存在不损耗能量。为避免经典电路不可逆性操作造成电路能耗损耗，很多学者开展将不可逆操作改成可逆操作研究。
可逆逻辑设计需遵守：(1)可逆逻辑电路输入端与输出端个数一致。(2)可逆逻辑电路输入与输出是一一映射关系。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现，采用互补CMOS电路来实现Fediken门电路，Fediken门可用式(1)描述其功能。
但是，采用互补CMOS电路来实现Fediken门电路，存在使用MOS数量多，面积大，Fediken门电路的传播延时大，性能差等问题。
发明内容
有鉴于此，本实用新型的目的是提供一种应用于可逆逻辑电路的Fediken门电路，能够减少传输管的数量，减小电路面积，在管子选相同尺寸时，传播延时少，性能好。
本实用新型采用以下方案实现：一种应用于可逆逻辑电路的Fediken门电路，包括第一传输门T1、第二传输门T2、第三传输门T3、第四传输门T4、第一反相器、以及第二反相器；
每个传输门均包括相互并联的两个晶体管，定义两个晶体管并联的两个节点分别为传输门的输入端与输出端，两个晶体管的控制端分别为传输门的两个控制端，其中两个控制端的所施加的逻辑电平相反，分别定义为正向控制端与反向控制端；
第一传输门T1的输入端与第四传输门T4的输入端相连，并作为Fediken门电路的输入端B；第一反相器的输入端分别与第一传输门T1的反向控制端、第二传输门T2的正向控制端、第三传输门T3的反向控制端、以及第四传输门T4的正向控制端相连，并作为Fediken门电路的输入端A；第二传输门T2的输入端与第三传输门的输入端相连，并作为Fediken门电路的输入端C；
所述第一反相器的输出端分别连接至第一传输门T1的正向控制端、第二传输门T2的反向控制端、第二反相器的输入端、第三传输门T3的正向控制端、以及第四传输门T4的反向控制端；所述第二反相器的输出端作为Fediken门电路的输出端P；
第一传输门T1的输出端与第二传输门T2的输出端相连，并作为Fediken门电路的输出端Q；
第三传输门T3的输出端与第四传输门T4的输出端相连，并作为Fediken门电路的输出端R。
进一步地，每个传输门中相互并联的两个晶体管均为MOS管。
进一步地，每个传输门中相互并联的两个晶体管分别为PMOS管与NMOS管。
进一步地，Fediken门可实现二选一选择器功能，用Fediken门做选择器无需加入垃圾输入位，根据输入A值为1或为0来确定输出端P和Q是选B还是C作为输出，它实现功能如式(2)所示。
与现有技术相比，本实用新型具有以下有益效果：本实用新型与采用互补CMOS电路来实现Fediken门电路相比，存在使用MOS数量少，面积小等优点。在管子选相同尺寸时，本实用新型的电路传播延时少，性能好。
附图说明
图1为本实用新型实施例的原理图。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
如图1所示，本实施例提供了一种应用于可逆逻辑电路的Fediken门电路，包括第一传输门T1、第二传输门T2、第三传输门T3、第四传输门T4、第一反相器、以及第二反相器；
每个传输门均包括相互并联的两个晶体管，定义两个晶体管并联的两个节点分别为传输门的输入端与输出端，两个晶体管的控制端分别为传输门的两个控制端，其中两个控制端的所施加的逻辑电平相反，分别定义为正向控制端与反向控制端；
第一传输门T1的输入端与第四传输门T4的输入端相连，并作为Fediken门电路的输入端B；第一反相器的输入端分别与第一传输门T1的反向控制端、第二传输门T2的正向控制端、第三传输门T3的反向控制端、以及第四传输门T4的正向控制端相连，并作为Fediken门电路的输入端A；第二传输门T2的输入端与第三传输门的输入端相连，并作为Fediken门电路的输入端C；
所述第一反相器的输出端分别连接至第一传输门T1的正向控制端、第二传输门T2的反向控制端、第二反相器的输入端、第三传输门T3的正向控制端、以及第四传输门T4的反向控制端；所述第二反相器的输出端作为Fediken门电路的输出端P；
第一传输门T1的输出端与第二传输门T2的输出端相连，并作为Fediken门电路的输出端Q；
第三传输门T3的输出端与第四传输门T4的输出端相连，并作为Fediken门电路的输出端R。
在本实施例中，每个传输门中相互并联的两个晶体管均为MOS管。
在本实施例中，每个传输门中相互并联的两个晶体管分别为PMOS管与NMOS管。
在本实施例中，Fediken门可实现二选一选择器功能，用Fediken门做选择器无需加入垃圾输入位，根据输入A值为1或为0来确定输出端P和Q是选B还是C作为输出，它实现功能如式(2)所示。
在图1中，由传输门控制端A来控制相应的传输门导通和截止，当A＝0，传输门T1、T3导通，T2、T4截止，Q选择B做为输出，R选择C做为输出；当A＝1，传输门T1、T3截止，T2、T4导通，Q选择C做为输出，R选择B做为输出。
值得一提的是，本实用新型保护的是硬件结构，至于控制方法不要求保护。以上仅为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本实用新型的保护范围。
Claims (3)
1.一种应用于可逆逻辑电路的Fediken门电路，其特征在于：包括第一传输门T1、第二传输门T2、第三传输门T3、第四传输门T4、第一反相器、以及第二反相器；
每个传输门均包括相互并联的两个晶体管，定义两个晶体管并联的两个节点分别为传输门的输入端与输出端，两个晶体管的控制端分别为传输门的两个控制端，其中两个控制端的所施加的逻辑电平相反，分别定义为正向控制端与反向控制端；
第一传输门T1的输入端与第四传输门T4的输入端相连，并作为Fediken门电路的输入端B；第一反相器的输入端分别与第一传输门T1的反向控制端、第二传输门T2的正向控制端、第三传输门T3的反向控制端、以及第四传输门T4的正向控制端相连，并作为Fediken门电路的输入端A；第二传输门T2的输入端与第三传输门的输入端相连，并作为Fediken门电路的输入端C；
所述第一反相器的输出端分别连接至第一传输门T1的正向控制端、第二传输门T2的反向控制端、第二反相器的输入端、第三传输门T3的正向控制端、以及第四传输门T4的反向控制端；所述第二反相器的输出端作为Fediken门电路的输出端P；
第一传输门T1的输出端与第二传输门T2的输出端相连，并作为Fediken门电路的输出端Q；
第三传输门T3的输出端与第四传输门T4的输出端相连，并作为Fediken门电路的输出端R。
2.根据权利要求1所述的一种应用于可逆逻辑电路的Fediken门电路，其特征在于：每个传输门中相互并联的两个晶体管均为MOS管。
3.根据权利要求2所述的一种应用于可逆逻辑电路的Fediken门电路，其特征在于：每个传输门中相互并联的两个晶体管分别为PMOS管与NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820681063.1U CN208190631U (zh) | 2018-05-09 | 2018-05-09 | 一种应用于可逆逻辑电路的Fediken门电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820681063.1U CN208190631U (zh) | 2018-05-09 | 2018-05-09 | 一种应用于可逆逻辑电路的Fediken门电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208190631U true CN208190631U (zh) | 2018-12-04 |
Family
ID=64429407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820681063.1U Expired - Fee Related CN208190631U (zh) | 2018-05-09 | 2018-05-09 | 一种应用于可逆逻辑电路的Fediken门电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208190631U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109831199A (zh) * | 2019-03-11 | 2019-05-31 | 福州大学 | 一种应用于可逆逻辑电路的ig可逆逻辑门电路 |
-
2018
- 2018-05-09 CN CN201820681063.1U patent/CN208190631U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109831199A (zh) * | 2019-03-11 | 2019-05-31 | 福州大学 | 一种应用于可逆逻辑电路的ig可逆逻辑门电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103580479B (zh) | 电压转换电路 | |
| CN101997539B (zh) | 一种可编程逻辑电路 | |
| CN105720970B (zh) | 一种基于FinFET器件的异或/同或门电路 | |
| CN103066988A (zh) | 一种限制输出端电压摆率的接口电路及其实现方法 | |
| CN103532526B (zh) | 电压转换电路及电压转换方法 | |
| CN208190631U (zh) | 一种应用于可逆逻辑电路的Fediken门电路 | |
| CN109687862A (zh) | 一种双向电平转换电路和双向电平转换芯片 | |
| Padmaja et al. | Design of a multiplexer in multiple logic styles for Low Power VLSI | |
| CN109756222B (zh) | 一种电平转换电路以及芯片系统 | |
| CN103957002A (zh) | 一种栅压自举异或/同或电路及栅压自举一位全加器 | |
| CN204376867U (zh) | 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器 | |
| CN208299780U (zh) | 一种应用于可逆逻辑电路的fg门电路 | |
| CN101510776A (zh) | Fpga布线可编程开关结构 | |
| CN208479595U (zh) | 一种应用于可逆逻辑电路的dpg门电路 | |
| CN106357265A (zh) | 一种小面积高速的六输入查找表结构 | |
| CN208299779U (zh) | 一种应用于可逆逻辑电路的tr门电路 | |
| CN208299781U (zh) | 一种应用于可逆逻辑电路的peres门电路 | |
| CN209497452U (zh) | 一种应用于可逆逻辑电路的sayem可逆逻辑门电路 | |
| CN104617916A (zh) | 一种基于FinFET器件的主从触发器 | |
| CN208190630U (zh) | 一种应用于可逆逻辑电路的tof门电路 | |
| CN106664090B (zh) | 一种缓冲器电路和采用该电路的电子设备 | |
| CN103701435A (zh) | 一种采用浮栅mos管的脉冲d型触发器 | |
| Savalam et al. | Design and implementation of high performance and low power mixed logic line decoders | |
| CN213342181U (zh) | 一种应用于可逆逻辑电路的tsg可逆逻辑门电路 | |
| Patil et al. | Comparative analysis of 8 bit Carry Skip Adder using CMOS and PTL techniques with conventional MOSFET at 32 nanometer regime |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181204 Termination date: 20210509 |