CN208190630U - 一种应用于可逆逻辑电路的tof门电路 - Google Patents
一种应用于可逆逻辑电路的tof门电路 Download PDFInfo
- Publication number
- CN208190630U CN208190630U CN201820681014.8U CN201820681014U CN208190630U CN 208190630 U CN208190630 U CN 208190630U CN 201820681014 U CN201820681014 U CN 201820681014U CN 208190630 U CN208190630 U CN 208190630U
- Authority
- CN
- China
- Prior art keywords
- transfer tube
- tof
- gate
- door
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本实用新型涉及一种应用于可逆逻辑电路的TOF门电路，采用传输门与传输管的结合来实现TOF门电路，使用MOS管的数量少，电路面积小，在管子选相同尺寸时，传播延时少，性能好。
Description
技术领域
本实用新型涉及TOF门电路设计领域，特别是一种应用于可逆逻辑电路的TOF门电路。
背景技术
科学家Landauer提出：经典电路存在不可逆操作时，信息丢失将会导致能量损耗。科学家Bennett发现当计算过程采用可逆操作时，会存在不损耗能量。为避免经典电路不可逆性操作造成电路能耗损耗，很多学者开展将不可逆操作改成可逆操作研究。
可逆逻辑设计需遵守：(1)可逆逻辑电路输入端与输出端个数一致。(2)可逆逻辑电路输入与输出是一一映射关系。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现，采用互补CMOS电路来实现TOF门电路，TOF门可用式(1)描述其功能。
但是，采用互补CMOS电路来实现TOF门电路，存在使用MOS数量多，面积大，TOF门电路的传播延时大，性能差等问题。
发明内容
有鉴于此，本实用新型的目的是提供一种应用于可逆逻辑电路的TOF门电路，使用MOS管的数量少，电路面积小，在管子选相同尺寸时，传播延时少，性能好。
本实用新型采用以下方案实现：一种应用于可逆逻辑电路的TOF门电路，包括第一传输门、第一反相器、第二反相器、第三反相器、与门、以及异或门；所述与门与异或门的输入均包括A端、B端、A非端，输出均为F端；
所述TOF门的输入端A经所述第一传输门连接至所述TOF门的输出端P；
所述第一反相器的输入端与所述与门的A端相连，并作为TOF门的输入端B，所述第一反相器的输出端分别连接至第二反相器的输入端、与门的A非端，所述第二反相器的输出端作为TOF门的输出端Q；
所述与门的B端连接至TOF门的输入端A，所述与门的输出端F端连接至异或门的B端，所述第三反相器的输入端与所述异或门的A端相连，并作为TOF门的输入端C，所述第三反相器的输出端连接至所述异或门的A非端，所述异或门的输出端F端作为TOF门的输出端R。
进一步地，所述第一传输门为常开传输门。
本实用新型的输出端P通过常开传输门连接到输入端A，减少了电路面积，因为实现与门需要用到B’，因此输出端Q输出等于输入端B接两个反相器串联，与门输出再连接异或门实现R＝AB⊕C的功能。
进一步地，所述与门包括第二传输门以及第一传输管，所述第二传输门包括相互并联的两个晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至第一传输管的控制端，所述第一传输管的另外两端分别接地、接F端。
进一步地，所述两个晶体管与第一传输管均为MOS管，其中两个晶体管分别为PMOS管与NMOS管。
在本实用新型中，采用传输门和传输管实现带原变量和反变量输入的与门电路仅需3个管子，能够减少管子数目，降低电容和提高充放电速度。
进一步地，所述异或门包括第三传输门、第二传输管、以及第三传输管，所述第三传输门包括相互并联的两个晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第二传输管的控制端与反相器相连后作为异或门的B端，第二传输管的漏极接A端，第二传输管的源极与第三传输管漏极相连，第三传输管的控制端接B端，第三传输管的源极接A非端；所述第三传输门的两个晶体管的并联节点分别连接至第二传输管的源极、B端，所述第二传输管的源极作为异或门的输出端F端。
进一步地，所述两个晶体管、第二传输管、第三传输管均为MOS管，其中两个晶体管分别为PMOS管与NMOS管。
在本实用新型中，用传输门和反相电路实现带原变量和反变量输入的异或门电路仅需4个管子，同样能够减少面积、降低功耗和提高性能。
与现有技术相比，本实用新型具有以下有益效果：本实用新型与采用互补CMOS电路来实现TOF门电路相比，存在使用MOS数量少，电路面积小等优点。在管子选相同尺寸时，传播延时少，性能好。
附图说明
图1为本实用新型实施例的与门逻辑电路原理示意图。
图2为本实用新型实施例的异或门逻辑电路原理示意图。
图3为本实用新型实施例的TOF门逻辑电路原理示意图。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
如图3所示，本实施例提供了一种应用于可逆逻辑电路的TOF门电路，包括第一传输门、第一反相器、第二反相器、第三反相器、与门、以及异或门；所述与门与异或门的输入均包括A端、B端、A非端，输出均为F端；
所述TOF门的输入端A经所述第一传输门连接至所述TOF门的输出端P；
所述第一反相器的输入端与所述与门的A端相连，并作为TOF门的输入端B，所述第一反相器的输出端分别连接至第二反相器的输入端、与门的A非端，所述第二反相器的输出端作为TOF门的输出端Q；
所述与门的B端连接至TOF门的输入端A，所述与门的输出端F端连接至异或门的B端，所述第三反相器的输入端与所述异或门的A端相连，并作为TOF门的输入端C，所述第三反相器的输出端连接至所述异或门的A非端，所述异或门的输出端F端作为TOF门的输出端R。
在本实施例中，所述第一传输门为常开传输门。
本实施例的输出端P通过常开传输门连接到输入端A，减少了电路面积，因为实现与门需要用到B’，因此输出端Q输出等于输入端B接两个反相器串联，与门输出再连接异或门实现R＝AB⊕C的功能。
如图1所示，在本实施例中，所述与门包括第二传输门以及第一传输管，所述第二传输门包括相互并联的两个晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至第一传输管的控制端，所述第一传输管的另外两端分别接地、接F端。当A＝1时，传输门导通，传输管截止，输出F等于B；当A＝0时，传输门截止，传输管导通，输出F等于0，实现与逻辑功能为F＝AB。
在本实施例中，所述两个晶体管与第一传输管均为MOS管，其中两个晶体管分别为PMOS管与NMOS管。
在本实施例中，采用传输门和传输管实现带原变量和反变量输入的与门电路仅需3个管子，能够减少管子数目，降低电容和提高充放电速度。
如图2所示，在本实施例中，所述异或门包括第三传输门、第二传输管、以及第三传输管，所述第三传输门包括相互并联的两个晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第二传输管的控制端与反相器相连后作为异或门的B端，第二传输管的漏极接A端，第二传输管的源极与第三传输管漏极相连，第三传输管的控制端接B端，第三传输管的源极接A非端；所述第三传输门的两个晶体管的并联节点分别连接至第二传输管的源极、B端，所述第二传输管的源极作为异或门的输出端F端。当A＝0时，传输门导通，反相电路截止，输出F等于B；当A＝1时，反相器导通,传输门截止，输出等于B',实现异或逻辑功能为F＝A⊕B。
在本实施例中，所述两个晶体管、第二传输管、第三传输管均为MOS管，其中两个晶体管分别为PMOS管与NMOS管。
在本实用新型中，用传输门和反相电路实现带原变量和反变量输入的异或门电路仅需4个管子，同样能够减少面积、降低功耗和提高性能。
值得一提的是，本实用新型保护的是硬件结构，至于控制方法不要求保护。以上仅为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本实用新型的保护范围。
Claims (6)
1.一种应用于可逆逻辑电路的TOF门电路，其特征在于：包括第一传输门、第一反相器、第二反相器、第三反相器、与门、以及异或门；所述与门与异或门的输入均包括A端、B端、A非端，输出均为F端；
所述TOF门的输入端A经所述第一传输门连接至所述TOF门的输出端P；
所述第一反相器的输入端与所述与门的A端相连，并作为TOF门的输入端B，所述第一反相器的输出端分别连接至第二反相器的输入端、与门的A非端，所述第二反相器的输出端作为TOF门的输出端Q；
所述与门的B端连接至TOF门的输入端A，所述与门的输出端F端连接至异或门的B端，所述第三反相器的输入端与所述异或门的A端相连，并作为TOF门的输入端C，所述第三反相器的输出端连接至所述异或门的A非端，所述异或门的输出端F端作为TOF门的输出端R。
2.根据权利要求1所述的一种应用于可逆逻辑电路的TOF门电路，其特征在于：所述第一传输门为常开传输门。
3.根据权利要求1所述的一种应用于可逆逻辑电路的TOF门电路，其特征在于：所述与门包括第二传输门以及第一传输管，所述第二传输门包括相互并联的两个晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至第一传输管的控制端，所述第一传输管的另外两端分别接地、接F端。
4.根据权利要求3所述的一种应用于可逆逻辑电路的TOF门电路，其特征在于：所述两个晶体管与第一传输管均为MOS管，其中两个晶体管分别为PMOS管与NMOS管。
5.根据权利要求1所述的一种应用于可逆逻辑电路的TOF门电路，其特征在于：所述异或门包括第三传输门、第二传输管、以及第三传输管，所述第三传输门包括相互并联的两个晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第二传输管的控制端与反相器相连后作为异或门的B端，第二传输管的漏极接A端，第二传输管的源极与第三传输管漏极相连，第三传输管的控制端接B端，第三传输管的源极接A非端；所述第三传输门的两个晶体管的并联节点分别连接至第二传输管的源极、B端，所述第二传输管的源极作为异或门的输出端F端。
6.根据权利要求5所述的一种应用于可逆逻辑电路的TOF门电路，其特征在于：所述两个晶体管、第二传输管、第三传输管均为MOS管，其中两个晶体管分别为PMOS管与NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820681014.8U CN208190630U (zh) | 2018-05-09 | 2018-05-09 | 一种应用于可逆逻辑电路的tof门电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820681014.8U CN208190630U (zh) | 2018-05-09 | 2018-05-09 | 一种应用于可逆逻辑电路的tof门电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208190630U true CN208190630U (zh) | 2018-12-04 |
Family
ID=64429290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820681014.8U Expired - Fee Related CN208190630U (zh) | 2018-05-09 | 2018-05-09 | 一种应用于可逆逻辑电路的tof门电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208190630U (zh) |
-
2018
- 2018-05-09 CN CN201820681014.8U patent/CN208190630U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105471425B (zh) | 一种可实现异或门或者同或门复用的电路 | |
| CN103580479B (zh) | 电压转换电路 | |
| CN105720970B (zh) | 一种基于FinFET器件的异或/同或门电路 | |
| CN106385250B (zh) | 一种基于FinFET分栅结构互补对称逻辑的同或异或电路 | |
| CN101997539B (zh) | 一种可编程逻辑电路 | |
| CN103532526B (zh) | 电压转换电路及电压转换方法 | |
| JP2016531446A5 (zh) | ||
| CN208299781U (zh) | 一种应用于可逆逻辑电路的peres门电路 | |
| CN208190630U (zh) | 一种应用于可逆逻辑电路的tof门电路 | |
| CN208299779U (zh) | 一种应用于可逆逻辑电路的tr门电路 | |
| CN208479595U (zh) | 一种应用于可逆逻辑电路的dpg门电路 | |
| CN208299780U (zh) | 一种应用于可逆逻辑电路的fg门电路 | |
| CN209497452U (zh) | 一种应用于可逆逻辑电路的sayem可逆逻辑门电路 | |
| CN208190631U (zh) | 一种应用于可逆逻辑电路的Fediken门电路 | |
| CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
| CN103957002A (zh) | 一种栅压自举异或/同或电路及栅压自举一位全加器 | |
| CN106357265A (zh) | 一种小面积高速的六输入查找表结构 | |
| CN209497451U (zh) | 一种应用于可逆逻辑电路的zcg可逆逻辑门电路 | |
| Varma et al. | A novel 1-bit full adder design using DCVSL XOR/XNOR gate and pass transistor multiplexers | |
| CN213342181U (zh) | 一种应用于可逆逻辑电路的tsg可逆逻辑门电路 | |
| CN209572001U (zh) | 一种信号传输管的驱动电路和电平转换电路 | |
| CN208298160U (zh) | 一种应用于可逆逻辑电路的4位进位旁路加法器电路 | |
| CN210120546U (zh) | 一种cmos组合逻辑电路 | |
| Keshavarzian | Novel and general carbon nanotube FET-based circuit designs to implement all of the 39 ternary functions without mathematical operations | |
| JPS62113235A (ja) | 波及的けた上げ加算器を構成するための回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181204 Termination date: 20210509 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |