CN208299780U - 一种应用于可逆逻辑电路的fg门电路 - Google Patents
一种应用于可逆逻辑电路的fg门电路 Download PDFInfo
- Publication number
- CN208299780U CN208299780U CN201820888020.0U CN201820888020U CN208299780U CN 208299780 U CN208299780 U CN 208299780U CN 201820888020 U CN201820888020 U CN 201820888020U CN 208299780 U CN208299780 U CN 208299780U
- Authority
- CN
- China
- Prior art keywords
- transfer tube
- xor gate
- gate
- input terminal
- logic circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及一种应用于可逆逻辑电路的FG门电路，所述FG门包括输入端A、输入端B、输出端P、输出端Q，还包括传输门、异或门。本实用新型具有使用MOS数量少，面积小，在管子选相同尺寸时，传播延时少，性能好等优点。
Description
技术领域
本实用新型涉及FG门电路设计领域，特别是一种应用于可逆逻辑电路的FG门电路。
背景技术
科学家Landauer提出：经典电路存在不可逆操作时，信息丢失将会导致能量损耗。科学家Bennett发现当计算过程采用可逆操作时，会存在不损耗能量。为避免经典电路不可逆性操作造成电路能耗损耗，很多学者开展将不可逆操作改成可逆操作研究。
可逆逻辑设计需遵守：（1）可逆逻辑电路输入端与输出端个数一致。（2）可逆逻辑电路输入与输出是一一映射关系。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现，采用互补CMOS电路来实现FG门电路，FG门可用式（1）描述其功能。
F(P,Q)=(A,A⊕B) 式 (1)。
采用互补CMOS电路来实现FG门电路，存在使用MOS数量多，面积大，FG门电路的传播延时大，功耗大等问题。
发明内容
有鉴于此，本实用新型的目的是提供一种应用于可逆逻辑电路的FG门电路，具有使用MOS数量少，面积小，在管子选相同尺寸时，传播延时少，性能好等优点。
本实用新型采用以下方案实现：一种应用于可逆逻辑电路的FG门电路，所述FG门包括输入端A、输入端B、输出端P、输出端Q，还包括传输门、异或门；所述异或门的输入端包括A端、B端，所述异或门的输出端为F端；
所述FG门的输入端A经所述传输门连接至所述FG门的输出端P；
所述异或门的A端连接至所述FG门的输入端A，所述异或门的B端连接至所述FG门的输入端B，所述异或门的F端连接至所述FG门的输出端Q。
进一步地，所述传输门包括两个并联的晶体管。
较佳的， 在实现FG门可逆电路实现中，需要用到异或门电路，从减少面积、降低功耗和提高性能考虑，本实用新型电路实现异或门电路仅需4个管子，能够减少管子数目，降低电容和提高充放电速度。
由此，所述异或门包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。
与现有技术相比，本实用新型具有以下有益效果：本实用新型与采用互补CMOS电路来实现FG门电路相比，存在使用MOS数量少，面积小，在管子选相同尺寸时，传播延时少，性能好等优点。
附图说明
图1为本实用新型实施例的异或门电路图。
图2为本实用新型实施例的FG门电路图。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
如图2所示，本实施例提供了一种应用于可逆逻辑电路的FG门电路，所述FG门包括输入端A、输入端B、输出端P、输出端Q，还包括传输门、异或门；所述异或门的输入端包括A端、B端，所述异或门的输出端为F端；
所述FG门的输入端A经所述传输门连接至所述FG门的输出端P；
所述异或门的A端连接至所述FG门的输入端A，所述异或门的B端连接至所述FG门的输入端B，所述异或门的F端连接至所述FG门的输出端Q。
在本实施例中，所述传输门包括两个并联的晶体管。
较佳的， 在实现FG门可逆电路实现中，需要用到异或门电路，从减少面积、降低功耗和提高性能考虑，本实用新型电路实现异或门电路仅需4个管子，能够减少管子数目，降低电容和提高充放电速度。
由此，在本实施例中，所述异或门包括第一传输管（M1）、第二传输管（M2）、第三传输管（M3）、第四传输管（M4）；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。如图1所示，当A=0，B=0时，M1、M2导通，M3、M4截止，输出F=0；当A=0，B=1时，M1、M4导通，M2、M3截止，输出F=1；当A=1，B=0时，M2、M3导通，M1、M4截止，输出F=1，当A=1，B=1时，M3、M4导通，M1、M2截止，输出F=0，实现异或逻辑功能为F= A⊕B。
在本实施例中，如图2所示，FG门的输出端P通过常开传输门连接到输入端A，能够减少面积， 并实现Q= A⊕B的功能。
值得一提的是，本实用新型保护的是硬件结构，至于控制方法不要求保护。以上仅为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本实用新型的保护范围。
Claims (3)
1.一种应用于可逆逻辑电路的FG门电路，所述FG门包括输入端A、输入端B、输出端P、输出端Q，其特征在于：包括传输门、异或门；所述异或门的输入端包括A端、B端，所述异或门的输出端为F端；
所述FG门的输入端A经所述传输门连接至所述FG门的输出端P；
所述异或门的A端连接至所述FG门的输入端A，所述异或门的B端连接至所述FG门的输入端B，所述异或门的F端连接至所述FG门的输出端Q。
2.根据权利要求1所述的一种应用于可逆逻辑电路的FG门电路，其特征在于：所述传输门包括两个并联的晶体管。
3.根据权利要求1所述的一种应用于可逆逻辑电路的FG门电路，其特征在于：所述异或门包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820888020.0U CN208299780U (zh) | 2018-06-08 | 2018-06-08 | 一种应用于可逆逻辑电路的fg门电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820888020.0U CN208299780U (zh) | 2018-06-08 | 2018-06-08 | 一种应用于可逆逻辑电路的fg门电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208299780U true CN208299780U (zh) | 2018-12-28 |
Family
ID=64722778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820888020.0U Expired - Fee Related CN208299780U (zh) | 2018-06-08 | 2018-06-08 | 一种应用于可逆逻辑电路的fg门电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208299780U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109831199A (zh) * | 2019-03-11 | 2019-05-31 | 福州大学 | 一种应用于可逆逻辑电路的ig可逆逻辑门电路 |
-
2018
- 2018-06-08 CN CN201820888020.0U patent/CN208299780U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109831199A (zh) * | 2019-03-11 | 2019-05-31 | 福州大学 | 一种应用于可逆逻辑电路的ig可逆逻辑门电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105471425B (zh) | 一种可实现异或门或者同或门复用的电路 | |
| CN103580479B (zh) | 电压转换电路 | |
| CN105720970B (zh) | 一种基于FinFET器件的异或/同或门电路 | |
| CN106385250B (zh) | 一种基于FinFET分栅结构互补对称逻辑的同或异或电路 | |
| CN103066988A (zh) | 一种限制输出端电压摆率的接口电路及其实现方法 | |
| CN208299780U (zh) | 一种应用于可逆逻辑电路的fg门电路 | |
| CN209497452U (zh) | 一种应用于可逆逻辑电路的sayem可逆逻辑门电路 | |
| CN208299779U (zh) | 一种应用于可逆逻辑电路的tr门电路 | |
| CN208299781U (zh) | 一种应用于可逆逻辑电路的peres门电路 | |
| CN105720956A (zh) | 一种基于FinFET器件的双时钟控制触发器 | |
| CN105245221B (zh) | 一种p沟道场效应晶体管抗单粒子效应加固电路 | |
| CN208479595U (zh) | 一种应用于可逆逻辑电路的dpg门电路 | |
| CN103957002A (zh) | 一种栅压自举异或/同或电路及栅压自举一位全加器 | |
| CN208190631U (zh) | 一种应用于可逆逻辑电路的Fediken门电路 | |
| CN105720948B (zh) | 一种基于FinFET器件的时钟控制触发器 | |
| CN208190630U (zh) | 一种应用于可逆逻辑电路的tof门电路 | |
| CN103208988A (zh) | 电平移位电路及进行正、负压电平移位的方法 | |
| CN103106921B (zh) | 用于行译码电路的电平位移器 | |
| CN105227166B (zh) | 一种mos管背栅电压控制电路 | |
| CN209497451U (zh) | 一种应用于可逆逻辑电路的zcg可逆逻辑门电路 | |
| CN205265661U (zh) | 一种可实现异或门或者同或门复用的电路 | |
| CN208298160U (zh) | 一种应用于可逆逻辑电路的4位进位旁路加法器电路 | |
| CN102684167A (zh) | 电源掉电反冲保护电路 | |
| CN213342181U (zh) | 一种应用于可逆逻辑电路的tsg可逆逻辑门电路 | |
| CN103138315B (zh) | 一种开关电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181228 Termination date: 20210608 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |