CN109831199A - 一种应用于可逆逻辑电路的ig可逆逻辑门电路 - Google Patents

Abstract

本发明涉及一种应用于可逆逻辑电路的IG可逆逻辑门电路，包括第一反相器、第二反相器、第一异或门、第二异或门、第三异或门、与门以及三输入与或电路；本发明与采用互补CMOS电路来实现IG可逆逻辑门电路相比，存在使用MOS管数量少，面积小，在管子选相同尺寸时，传播延时少，性能好等优点。

Description

一种应用于可逆逻辑电路的IG可逆逻辑门电路

技术领域

本发明涉及逻辑门实现领域，特别是一种应用于可逆逻辑电路的IG可逆逻辑门电路。

背景技术

科学家Landauer提出：经典电路存在不可逆操作时，信息丢失将会导致能量损耗。科学家Bennett发现当计算过程采用可逆操作时，会存在不损耗能量。为避免经典电路不可逆性操作造成电路能耗损耗，很多学者开展将不可逆操作改成可逆操作研究。可逆逻辑设计需遵守：（1）可逆逻辑电路输入端与输出端个数一致。（2）可逆逻辑电路输入与输出是一一映射关系。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现，采用互补CMOS电路来实现。IG可逆逻辑门电路，可用式（1）描述其功能。

F(P,Q,R,S)=( A,A⊕B, AB⊕C, BD⊕B’(A⊕D)) 式(1)

IG可逆逻辑门的输入端与输出端个数一致，且输入与输出是一一映射关系，当给定一个输入后，得到唯一输出与之对应，其映射关系如下式所示。F(0,1,2,3,4,5,6,7,8,9,a,b,c,d,e,f,)=(0,2,7,4,6,5,1,3,e,d,f,c,9,b,8,a)。

现有技术中多采用互补CMOS电路来实现IG可逆逻辑门电路，存在使用MOS数量多，面积大，IG可逆逻辑门电路的传播延时大，性能差等缺点。

发明内容

有鉴于此，本发明的目的是提出一种应用于可逆逻辑电路的IG可逆逻辑门电路，能够减少面积、降低功耗和提高性能。

本发明采用以下方案实现：一种应用于可逆逻辑电路的IG可逆逻辑门电路，包括第一反相器、第二反相器、第一异或门、第二异或门、第三异或门、与门以及三输入与或电路；第一异或门以及第三异或门的输入端包括A端、A非端、以及B端，输出端为Y端；第二异或门的输入端为A端、B端，输出端为Y端；所述与门的输入端为A端、A非端、以及B端，输出端为Y端；所述三输入与或电路的输入端包括A端、B端、以及C端，输出端为Y端；

所述IG可逆逻辑门电路包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、以及输出端S；

所述三输入与或电路包括第一传输门、第二传输门、第三反相器；两个传输门串联，第三反相器的输入端作为三输入与或电路的C端，第三反相器的输出端连接至两个传输门相连的控制端，两个传输门的另外一个控制端均连接至第三反相器的输入端；其中第一传输门与第二传输门均由两个晶体管并联而成，第一传输门的一个并联节点与第二传输门的一个并联节点分别作为三输入与或电路的A端与B端，第一传输门的另一并联节点与第二传输门的另一个并联节点相连并作为三输入与或电路的Y端；

所述IG可逆逻辑门电路的输入端A分别连接至第一反相器的输入端、第一异或门的A端、与门的A端、以及第三异或门的A端；所述第一反相器的输出端分别连接至第二反相器的输入端、第一异或门的A非端、与门的A非端、以及第三异或门的A非端；所述第二反相器的输出端连接至IG可逆逻辑门电路的输出端P；所述IG可逆逻辑门电路的输入端B分别连接至第一异或门的B端、与门的B端、以及三输入与或电路的C端；所述第一异或门的Y端连接至所述IG可逆逻辑门电路的输出端Q；所述与门的Y端连接至第二异或门的A端；所述IG可逆逻辑门电路的输入端C连接至第二异或门的B端，第二异或门的Y端连接至所述IG可逆逻辑门电路的输出端R；所述IG可逆逻辑门电路的输入端D分别连接至第三异或门的B端、三输入与或电路的A端；所述第三异或门的Y端连接至三输入与或电路的B端；所述三输入与或电路的Y端连接至所述IG可逆逻辑门电路的输出端S。

进一步地，所述第一异或门、第三异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。

进一步地，所述第二异或门包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。

进一步地，所述与门包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。

与现有技术相比，本发明有以下有益效果：本发明与采用互补CMOS电路来实现IG可逆逻辑门电路相比，存在使用MOS管数量少，面积小，在管子选相同尺寸时，传播延时少，性能好等优点。

附图说明

图1为本发明实施例的IG可逆逻辑门电路原理示意图。

图2为本发明实施例的第一种异或门电路示意图。

图3为本发明实施例的第二种异或门电路示意图。

图4为本发明实施例的与门电路示意图。

图5为本发明实施例的三输入与或电路示意图。

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

应该指出，以下详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

如图1所示，本实施例提供了一种应用于可逆逻辑电路的IG可逆逻辑门电路，包括第一反相器、第二反相器、第一异或门、第二异或门、第三异或门、与门以及三输入与或电路；第一异或门以及第三异或门的输入端包括A端、A非端、以及B端，输出端为Y端；第二异或门的输入端为A端、B端，输出端为Y端；所述与门的输入端为A端、A非端、以及B端，输出端为Y端；所述三输入与或电路的输入端包括A端、B端、以及C端，输出端为Y端；

所述IG可逆逻辑门电路包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、以及输出端S；

所述三输入与或电路包括第一传输门、第二传输门、第三反相器；两个传输门串联，第三反相器的输入端作为三输入与或电路的C端，第三反相器的输出端连接至两个传输门相连的控制端，两个传输门的另外一个控制端均连接至第三反相器的输入端；其中第一传输门与第二传输门均由两个晶体管并联而成，第一传输门的一个并联节点与第二传输门的一个并联节点分别作为三输入与或电路的A端与B端，第一传输门的另一并联节点与第二传输门的另一个并联节点相连并作为三输入与或电路的Y端；

所述IG可逆逻辑门电路的输入端A分别连接至第一反相器的输入端、第一异或门的A端、与门的A端、以及第三异或门的A端；所述第一反相器的输出端分别连接至第二反相器的输入端、第一异或门的A非端、与门的A非端、以及第三异或门的A非端；所述第二反相器的输出端连接至IG可逆逻辑门电路的输出端P；所述IG可逆逻辑门电路的输入端B分别连接至第一异或门的B端、与门的B端、以及三输入与或电路的C端；所述第一异或门的Y端连接至所述IG可逆逻辑门电路的输出端Q；所述与门的Y端连接至第二异或门的A端；所述IG可逆逻辑门电路的输入端C连接至第二异或门的B端，第二异或门的Y端连接至所述IG可逆逻辑门电路的输出端R；所述IG可逆逻辑门电路的输入端D分别连接至第三异或门的B端、三输入与或电路的A端；所述第三异或门的Y端连接至三输入与或电路的B端；所述三输入与或电路的Y端连接至所述IG可逆逻辑门电路的输出端S。

较佳的，在实现IG可逆逻辑门可逆电路实现中，需要用到与门和异或门电路，从减少面积、降低功耗和提高性能考虑，本实施例提供一下与门与异或门电路。

在本实施例中，如图2所示，所述第一异或门、第三异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。从减少面积、降低功耗和提高性能考虑，用传输门和反相电路实现带原变量和反变量输入的异或门电路仅需4个管子，原理图和逻辑符号如图2所示，当A=0时，传输门导通，反相电路截止，输出F等于B；当A=1时，反相器导通,传输门截止，输出等于B',实现异或逻辑功能为F=A⊕B。

在本实施例中，如图3所示，所述第二异或门包括第一传输管M1、第二传输管M2、第三传输管M3、第四传输管M4；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。在实现IG可逆逻辑门可逆电路实现中，同样从减少面积、降低功耗和提高性能考虑，如图3所示电路实现异或门电路仅需4个管子，减少管子数目，降低电容和提高充放电速度，原理图和逻辑符号如图3所示，当A=0，B=0时，M1、M2导通，M3、M4截止，输出F=0；当A=0，B=1时，M1、M4导通，M2、M3截止，输出F=1；当A=1，B=0时，M2、M3导通，M1、M4截止，输出F=1，当A=1，B=1时，M3、M4导通，M1、M2截止，输出F=0，实现异或逻辑功能为F= A⊕B。

在本实施例中，如图4所示，所述与门包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。在实现IG可逆逻辑门可逆电路实现中，需要用到与门和异或门电路，从减少面积、降低功耗和提高性能考虑，采用传输门和传输管实现带原变量和反变量输入的与门电路仅需3个管子，减少管子数目，降低电容和提高充放电速度，原理图和逻辑符号如图4所示，当A=1时，传输门导通，传输管截止，输出F等于B；当A=0时，传输门截止，传输管导通，输出F等于0，实现与逻辑功能为F=AB。

特别的，在实现IG可逆逻辑门可逆电路实现中，同样从减少面积、降低功耗和提高性能考虑，用传输门和反相电路实现Y=BC⊕AC’=BC+AC’，即对带一个原变量和反变量输入的三输入与或电路）仅需6个管子，原理图和逻辑符号如图5所示。当C=1，下面传输门导通，Y=B； 当C=0，上面传输门导通，Y=A,从而实现Y=BC⊕AC’=BC+AC’。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

Claims (4)

1.一种应用于可逆逻辑电路的IG可逆逻辑门电路，其特征在于：包括第一反相器、第二反相器、第一异或门、第二异或门、第三异或门、与门以及三输入与或电路；第一异或门以及第三异或门的输入端包括A端、A非端、以及B端，输出端为Y端；第二异或门的输入端为A端、B端，输出端为Y端；所述与门的输入端为A端、A非端、以及B端，输出端为Y端；所述三输入与或电路的输入端包括A端、B端、以及C端，输出端为Y端；

所述IG可逆逻辑门电路包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、以及输出端S；

所述三输入与或电路包括第一传输门、第二传输门、第三反相器；两个传输门串联，第三反相器的输入端作为三输入与或电路的C端，第三反相器的输出端连接至两个传输门相连的控制端，两个传输门的另外一个控制端均连接至第三反相器的输入端；其中第一传输门与第二传输门均由两个晶体管并联而成，第一传输门的一个并联节点与第二传输门的一个并联节点分别作为三输入与或电路的A端与B端，第一传输门的另一并联节点与第二传输门的另一个并联节点相连并作为三输入与或电路的Y端；

所述IG可逆逻辑门电路的输入端A分别连接至第一反相器的输入端、第一异或门的A端、与门的A端、以及第三异或门的A端；所述第一反相器的输出端分别连接至第二反相器的输入端、第一异或门的A非端、与门的A非端、以及第三异或门的A非端；所述第二反相器的输出端连接至IG可逆逻辑门电路的输出端P；所述IG可逆逻辑门电路的输入端B分别连接至第一异或门的B端、与门的B端、以及三输入与或电路的C端；所述第一异或门的Y端连接至所述IG可逆逻辑门电路的输出端Q；所述与门的Y端连接至第二异或门的A端；所述IG可逆逻辑门电路的输入端C连接至第二异或门的B端，第二异或门的Y端连接至所述IG可逆逻辑门电路的输出端R；所述IG可逆逻辑门电路的输入端D分别连接至第三异或门的B端、三输入与或电路的A端；所述第三异或门的Y端连接至三输入与或电路的B端；所述三输入与或电路的Y端连接至所述IG可逆逻辑门电路的输出端S。

2.根据权利要求1所述的一种应用于可逆逻辑电路的IG可逆逻辑门电路，其特征在于：所述第一异或门、第三异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。

3.根据权利要求1所述的一种应用于可逆逻辑电路的IG可逆逻辑门电路，其特征在于：所述第二异或门包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。

4.根据权利要求1所述的一种应用于可逆逻辑电路的IG可逆逻辑门电路，其特征在于：所述与门包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。