CN104335488A - 差分时钟信号发生器 - Google Patents

差分时钟信号发生器 Download PDF

Info

Publication number
CN104335488A
CN104335488A CN201380026243.6A CN201380026243A CN104335488A CN 104335488 A CN104335488 A CN 104335488A CN 201380026243 A CN201380026243 A CN 201380026243A CN 104335488 A CN104335488 A CN 104335488A
Authority
CN
China
Prior art keywords
signal
clock signal
ended
differential
differential clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380026243.6A
Other languages
English (en)
Other versions
CN104335488B (zh
Inventor
D·W·米尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104335488A publication Critical patent/CN104335488A/zh
Application granted granted Critical
Publication of CN104335488B publication Critical patent/CN104335488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开的是一种差分时钟信号发生器(100)，该差分时钟信号发生器使用差分和非差分组件的组合来处理第一差分时钟信号(101)以生成第二差分时钟信号(111)。特别地，第一差分时钟信号(101)被转换为单端时钟信号(103)，该单端时钟信号被有限状态机(105)使用以生成两个单端控制信号(106、107)或者被波形发生器(705)使用以生成单端波形控制信号(706)。在任何情况中，包含一对单端锁存器(201、202)和多路复用器(250)或逻辑门的偏移校正器(110)，处理第一差分时钟信号(101)、单端时钟信号(103)以及控制信号(106、107)以便输出在延时方面以及可选地频率方面与第一差分时钟信号不同的第二差分时钟信号(111)。

Description

差分时钟信号发生器
技术领域
这里公开的实施例涉及时钟信号生成，并且更具体地涉及具有延时能力以及可选地具有频率调整和偏移校正(deskewing)能力的差分时钟信号发生器。
背景技术
时钟信号发生器(也被称为时钟发生电路)生成时钟信号，该时钟信号被用于在集成电路中精确地控制数字逻辑电路的时序，并且由此控制集成电路的性能。典型的时钟发生器生成在本领域中被称为“单端”时钟信号的信号。单端时钟信号被承载于导线中并且在高压电平和低压电平之间呈现周期性的转换。接收端导线上的电压被感测并且到低电压和/或到高电压的转换(即分别为所接收信号的下降沿和/或上升沿)被作为参考以精确地控制数字电路内关键动作的时序(例如，用于同步总线周期或启动数据操作)。
通常，相同集成电路中的不同逻辑电路需要具有不同频率(即下降沿和上升沿更经常或更不经常发生)的时钟信号。因此，各自具有分频器的多个不同的单端时钟信号发生器可能被合并到一个集成电路中。特别地，该单端时钟信号发生器接收一个单端时钟信号并输出具有与输入时钟信号不同频率的另一个单端时钟信号。例如，时钟信号发生器可以将单端输入时钟信号的频率1分频、2分频、3分频等。不幸地，当该时钟信号发生器被使用时，延迟时间上的差异可能在运行于集成电路中的各种时钟信号中发生。该延迟时间上的差异被称为时钟偏移(clock skew)并且可以负面地影响性能。更具体而言，集成电路内不同时钟信号的边沿应该被同步地定时。例如，如果输出时钟信号是输入时钟信号的2分频信号，输入时钟信号的每隔一个边沿应该与输出时钟信号的边沿对齐。如果没有，该差异被称为偏移(skew)并且该偏移可以负面地影响性能。因此，执行分频和偏移校正过程的组合的单端时钟信号发生器的各种实施例已经被开发(例如，参见Milton的授权日为2003年1月14日的美国专利号6,507,230，其被转让给纽约Armonk的国际商业机器公司并在此被并入作为参考)。
上述单端时钟信号发生器适合于它们被设计的目的。然而，由于时序是基于承载单端时钟信号的导线的电压电平，采用单端时钟信号的数字电路的性能对于电压变化是敏感的。因此，为克服涉及单端时钟信号的电压敏感性问题，差分时钟信号已经被开发。
对于差分时钟信号，两根导线在发送端和接收端之间形成一个回路，从而通过两根导线的电流是相等的但是方向相反。输入信号被驱动通过两根导线从而有180度的异相。两根导线之间的电压差在接收端被确定，并且更具体而言，电压差的极性被确定并且到负极性和/或正极性的转换(即分别为所接收信号的下降沿和/或上升沿)被作为参考以精确地控制数字电路内关键动作的时序(例如，用于同步总线周期或启动数据操作)。只要两个导线被紧密地电磁耦合，那么差分时钟信号对噪声较不敏感。此外，因为时序是基于承载差分时钟信号的两根导线之间的电压极性的差异而不是基于导线上的电压电平本身，采用差分信号的数字电路对于电压变化是不敏感的。
如以上提及的，相同集成电路中的不同逻辑电路需要具有不同频率(即下降沿和上升沿更经常或更不经常地发生)的时钟信号。生成具有不同频率的不同时钟信号通常首先通过把差分时钟信号转变成单端时钟信号来达成。随后，单端时钟信号被输入到诸如以上所述的单端时钟信号发生器中，该单端时钟信号发生器执行分频和偏移校正过程的组合以便输出另一个单端时钟信号。单端时钟信号发生器的输出随后被转换回差分时钟信号。不幸地，以这种方式处理使信号对噪声和功率变化更加敏感，从而首先失去使用差分时钟信号的优势。
发明内容
鉴于以上，在此公开的是一种差分时钟信号发生器的实施例，该差分时钟信号发生器使用差分和非差分组件的组合来处理第一差分时钟信号以生成第二差分时钟信号。特别地，信号转换器将第一差分时钟信号转换为单端时钟信号。单端时钟信号被有限状态机使用以生成两个单端控制信号或者被波形发生器使用以生成单端波形控制信号。在任何情况中，包含一对单端锁存器和多路复用器或逻辑门的偏移校正器接收并处理第一差分时钟信号、单端时钟信号以及控制信号以便输出第二差分时钟信号，使得第二差分时钟信号与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)，但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)。因为从第一差分时钟信号到第二差分时钟信号的路径完全地在差分域内，生成的第二差分时钟信号对噪声和功率变化更不敏感。此外，因为时钟延迟更小，关于第二差分时钟信号存在更少的不确定性。
更具体而言，在此公开的是包含信号转换器、有限状态机和偏移校正器的一种差分时钟信号发生器的实施例。
在每个实施例中，信号转换器可以将第一差分时钟信号转换为单端时钟信号。有限状态机可以接收单端时钟信号，并且基于单端时钟信号和信号调整参数集合，可以输出两个单端控制信号(即第一单端控制信号和不同于第一单端控制信号的第二单端控制信号)。随后，偏移校正器可以接收第一差分时钟信号、单端时钟信号和两个单端控制信号，并且基于所有这些信号，可以输出与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)的第二差分时钟信号。
在一个实施例中，偏移校正器可以包含单端信号反相器，第一锁存器、第二锁存器和单一多路复用器。在该实施例中，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号。第一锁存器可以通过反相的单端时钟信号对第一单端控制信号采样以便输出第一单端采样信号。第二锁存器可以使用单端时钟信号对第二单端控制信号采样以便输出第二单端采样信号。最后，单一多路复用器可以接收包含第一差分时钟信号的选择信号，可以接收包含来自第一锁存器的第一单端采样信号以及来自第二锁存器的第二单端采样信号的单端数据输入信号，并且可以输出差分数据输出信号，并且更具体地输出第二差分时钟信号。
在另一个实施例中，偏移校正器可以包含单端信号反相器、第一锁存器、第二锁存器和多个多路复用器。在该实施例中，与之前描述的实施例类似，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号，第一锁存器可以通过反相的单端时钟信号对第一单端控制信号采样以便输出第一单端采样信号并且第二锁存器可以通过单端时钟信号对第二单端控制信号采样以便输出第二单端采样信号。然而，代替使用单端采样信号作为数据输入信号以及使用第一差分时钟信号作为选择信号的单一多路复用器，可以使用具有差分数据输入和输出信号以及单端选择信号的多个多路复用器。特别地，多个多路复用器可以包含被并联连接到第三多路复用器的第一多路复用器和第二多路复用器。第一多路复用器和第二多路复用器可以各自从第二锁存器接收第二单端采样信号作为选择信号(即，相应地作为第一选择信号和第二选择信号)并且第三多路复用器可以从第一锁存器接收第一单端采样信号作为第三选择信号。此外，至少第一多路复用器可以接收包含第一差分时钟信号的差分数据输入信号而第三多路复用器可以输出差分数据输出信号，并且更具体地输出第二差分时钟信号。
在另一个实施例中，偏移校正器可以包含单端信号反相器、第一锁存器、第二锁存器和多个逻辑门。在该实施例中，与之前描述的实施例类似，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号，第一锁存器可以通过反相的单端时钟信号对第一单端控制信号采样以便输出第一单端采样信号并且第二锁存器可以通过单端时钟信号对第二单端控制信号采样以便输出第二单端采样信号。然而，代替多路复用器，可以使用具有差分和单端数据输入信号的组合的多个逻辑门。
特别地，该多个逻辑门可以包含至少第一与门、第二与门、第三与门、以及或门或第四与门。第一与门可以接收包含来自第一锁存器的第一单端采样信号以及第一差分时钟信号的第一数据输入信号并且可以输出第一差分数据输出信号。在差分信号交叉点，第一差分时钟信号的导线可以被交叉以便取得反相的差分时钟信号。第二与门可以接收包含来自第二锁存器的第二单端采样信号以及反相的差分时钟信号的第二数据输入信号并输出第二差分数据输出信号。第三与门可以接收包含来自第一锁存器的第一单端采样信号和来自第二锁存器的第二单端采样信号的第三数据输入信号并且可以输出单端数据输出信号。或门可以接收包含来自第一与门的第一差分数据输出信号、来自第二与门的第二差分数据输出信号和来自第三与门的单端数据输出信号的第四数据输入信号并且可以输出第三差分数据输出信号，并且更具体地输出第二差分时钟信号。
可替代地，可以使用第四与门来代替或门。在此情况下，在第二差分信号交叉点，来自第一与门的第一差分数据输出信号的导线可以被交叉以便取得反相的第一差分数据输出信号。在第三差分信号交叉点，来自第二与门的第二差分数据输出信号的导线可以被交叉以便取得反相的第二差分数据输出信号。第二单端信号反相器可以将来自第三与门的单端数据输出信号反相并且可以输出反相的单端数据输出信号。第四与门可以接收包含反相的第一差分数据输出信号、反相的第二差分数据输出信号和反相的单端数据输出信号的第四数据输入信号并且可以输出第三差分数据输出信号。最后，在第四差分信号交叉点，第三差分数据输出信号的导线可以被交叉以便取得反相的第三差分数据输出信号，并且更具体地取得第二差分时钟信号。
同时，在此公开的是包含信号转换器、波形发生器和偏移校正器的一种差分时钟信号发生器的实施例。
在每个实施例中，信号转换器可以将第一差分时钟信号转换为单端时钟信号。波形发生器可以接收单端时钟信号，并且基于单端时钟信号和信号调整参数集合，可以输出单端波形控制信号。最后，偏移校正器可以接收第一差分时钟信号、单端时钟信号和单端波形控制信号，并且基于所有这些信号，可以输出与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)的第二差分时钟信号。
在一个实施例中，偏移校正器可以包含单端信号反相器，第一锁存器、第二锁存器和单一多路复用器。在该实施例中，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号。第一锁存器可以通过反相的单端时钟信号对单端波形控制信号采样以便输出第一单端采样信号。第二锁存器可以通过单端时钟信号对单端波形控制信号采样以便输出第二单端采样信号。最后，单一多路复用器可以接收包含第一差分时钟信号的选择信号，可以接收包含来自第一锁存器的第一单端采样信号以及来自第二锁存器的第二单端采样信号的单端数据输入信号，并且可以输出差分数据输出信号，并且更具体地输出第二差分时钟信号。
在另一个实施例中，偏移校正器可以包含单端信号反相器、第一锁存器、第二锁存器和多个多路复用器。在该实施例中，与之前描述的实施例类似，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号，第一锁存器可以通过反相的单端时钟信号对单端波形控制信号采样以便输出第一单端采样信号并且第二锁存器可以通过单端时钟信号对单端波形控制信号采样以便输出第二单端采样信号。然而，在该实施例中，代替使用来自第一和第二锁存器的单端采样信号作为数据输入信号以及使用第一差分时钟信号作为选择信号的单一多路复用器，可以使用具有差分数据输入和输出信号以及单端选择信号的多个多路复用器。特别地，多个多路复用器可以包含被并联连接到第三多路复用器的第一多路复用器和第二多路复用器。第一多路复用器和第二多路复用器可以各自从第二锁存器接收第二单端采样信号作为选择信号(即相应地，作为第一选择信号和第二选择信号)并且第三多路复用器可以从第一锁存器接收第一单端采样信号作为第三选择信号。此外，至少第一多路复用器可以接收包含第一差分时钟信号的差分数据输入信号而第三多路复用器可以输出差分数据输出信号，并且更具体地输出第二差分时钟信号。
在又一个实施例中，偏移校正器可以包含单端信号反相器、第一锁存器、第二锁存器和多个逻辑门。在该实施例中，与之前描述的实施例类似，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号，第一锁存器可以通过反相的单端时钟信号对单端波形控制信号采样以便输出第一单端采样信号并且第二锁存器可以通过单端时钟信号对单端波形控制信号采样以便输出第二单端采样信号。然而，代替多路复用器，可以使用接收差分和单端数据输入信号的组合的多个门。特别地，这些逻辑门可以包含至少第一与门、第二与门、第三与门、以及或门或第四与门。第一与门可以接收包含来自第一锁存器的第一单端采样信号以及第一差分时钟信号的第一数据输入信号并且可以输出第一差分数据输出信号。在差分信号交叉点，第一差分时钟信号的导线可以被交叉以便取得反相的差分时钟信号。第二与门可以接收包含来自第二锁存器的第二单端采样信号以及反相的差分时钟信号的第二数据输入信号并可以输出第二差分数据输出信号。第三与门可以接收包含来自第一锁存器的第一单端采样信号和来自第二锁存器的第二单端采样信号的第三数据输入信号并且可以输出单端数据输出信号。或门可以接收包含来自第一与门的第一差分数据输出信号、来自第二与门的第二差分数据输出信号和来自第三与门的单端数据输出信号的第四数据输入信号并且可以输出第三差分数据输出信号，并且更具体地输出第二差分时钟信号。
可替代地，可以使用第四与门来代替或门。在此情况下，在第二差分信号交叉点，来自第一与门的第一差分数据输出信号的导线可以被交叉以便取得反相的第一差分数据输出信号。在第三差分信号交叉点，来自第二与门的第二差分数据输出信号可以被交叉以便取得反相的第二差分数据输出信号。第二单端信号反相器可以将来自第三与门的单端数据输出信号反相并且可以输出反相的单端数据输出信号。第四与门可以接收包含反相的第一差分数据输出信号、反相的第二差分数据输出信号和反相的单端数据输出信号的第四数据输入信号并且可以输出第三差分数据输出信号。最后，在第四差分信号交叉点，第三差分数据输出信号的导线可以被交叉以便取得反相的第三差分数据输出信号，并且更具体地取得第二差分时钟信号。
附图说明
通过参考以下附图的详细描述，在此公开的实施例将得到更好地理解，附图并不一定按比例绘制，并且其中：
图1A是图示了差分时钟信号发生器的实施例的示意图；
图1B是图示了输入到图1A的差分时钟信号发生器的示范性差分时钟信号以及从图1A的差分时钟信号发生器输出的示范性差分时钟信号的时序图；
图2是图示了可以被合并到图1A的差分时钟信号发生器的示范性偏移校正器的示意图；
图3是图示了可以被合并到图1A的差分时钟信号发生器的另一个示范性偏移校正器的示意图；
图4是图示了可以被合并到图1A的差分时钟信号发生器的又一个示范性偏移校正器的示意图；
图5是图示了可以被合并到图1A的差分时钟信号发生器的又一个示范性偏移校正器的示意图；
图6是图示了可以被合并到图1A的差分时钟信号发生器的又一个示范性偏移校正器的示意图；
图7A是图示了差分时钟信号发生器的实施例的示意图；
图7B是图示了输入到图7A的差分时钟信号发生器的示范性差分时钟信号以及从图7A的差分时钟信号发生器输出的示范性差分时钟信号的时序图；
图8是图示了可以被合并到图7A的差分时钟信号发生器的示范性偏移校正器的示意图；
图9是图示了可以被合并到图7A的差分时钟信号发生器的另一个示范性偏移校正器的示意图；
图10是图示了可以被合并到图7A的差分时钟信号发生器的又一个示范性偏移校正器的示意图；
图11是图示了可以被合并到图7A的差分时钟信号发生器的又一个示范性偏移校正器的示意图；以及
图12是图示了可以被合并到图7A的差分时钟信号发生器的又一个示范性偏移校正器的示意图。
具体实施方式
如以上所提及的，生成具有不同频率的不同时钟信号通常首先通过将差分时钟信号转变成单端时钟信号来达成。随后，单端时钟信号被输入到诸如以上所述的单端时钟信号发生器中，该单端时钟信号发生器执行分频和偏移校正过程的组合以便输出另一个单端时钟信号。单端时钟信号发生器的输出随后被转变回差分时钟信号。不幸地，以这种方式处理使信号对噪声和功率变化更加敏感，从而首先失去使用差分时钟信号的优势。
鉴于以上，在此公开了一种差分时钟信号发生器的实施例，该差分时钟信号发生器使用差分和非差分组件的组合处理第一差分时钟信号以生成第二差分时钟信号。特别地，信号转换器将第一差分时钟信号转换为单端时钟信号。单端时钟信号被有限状态机使用以生成两个单端控制信号或者被波形发生器使用以生成单端波形控制信号。在任何情况中，包含一对单端锁存器和多路复用器或逻辑门的校正器接收并处理第一差分时钟信号、单端时钟信号以及控制信号以便输出第二差分时钟信号，从而第二差分时钟信号与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)。因为从第一差分时钟信号到第二差分时钟信号的路径完全地在差分域内，生成的第二差分时钟信号对噪声和功率变化更不敏感。此外，因为时钟延迟更小，关于第二差分时钟信号存在更少的不确定性。
更特别地，参照图1A，在此公开的是包含信号转换器102、有限状态机105和偏移校正器110的差分时钟信号发生器100的实施例。
在每个实施例中，信号转换器102可以将第一差分时钟信号101转换(即，可以适配于转换、被配置成转换等)为单端时钟信号103。
有限状态机105可以接收单端时钟信号103，并且基于之前建立并保存的信号调整参数集合108处理(即可以适配于处理、被配置成处理、被编程以处理等)单端时钟信号103以便输出两个单端控制信号(即第一单端控制信号106和不同于第一单端控制信号的第二单端控制信号107)。更具体而言，信号调整参数集合108可以指定可选的信号频率调整(例如，频率分割)并且有限状态机105可以基于这些参数处理单端时钟信号103从而输出一对单端控制信号106、107。如以下更加详尽地讨论的，该单端控制信号106、107将随后被偏移校正器110处理以便输出第二差分时钟信号111并实现被确定为偏移校正器110结构的功能的信号延迟，以及其他期望的频率调整(例如，频率分割)。
例如，有限状态机105可以包含诸如以上作为参考引入的美国专利号6,507,230中所详细描述的有限状态机，该有限状态机可以以一倍(1X)时钟频率进行工作以分别在两个不同的控制信号输出106、107上编码信息，从而为每个时钟周期传送一个或两个时钟边沿。更具体而言，对于单端时钟信号103的每个时钟周期，有限状态机105可以在单端控制信号106和107上生成(即，可以适配于生成，可以被配置用于生成等)两个值。控制信号106可以产生前半个时钟周期的值，而控制信号107可以产生后半个同一时钟周期的值，或者反之亦然。控制信号106、107的值可以在每个时钟周期中不同。
偏移校正器110可以接收第一差分时钟信号101、单端时钟信号103，和两个单端控制信号106、107，并且基于所有这些信号101、103、106和107，可以输出不同于第一差分时钟信号101但与第一差分时钟信号基本上同步地定时的第二差分时钟信号111。即，偏移校正器110可以处理这些信号101、103、106和107，使得第二差分时钟信号111将相对于第一差分时钟信号101被延迟并且可选地将进一步具有与第一差分时钟信号101不同的频率。
例如，偏移校正器110可以处理这些信号101、103、106和107，使得第一差分时钟信号101具有第一频率并且第二差分时钟信号111具有等于第一频率除以n的第二频率，其中n是如信号调整参数集合108中所指定的数字。例如，当所需要的信号调整是信号延迟而不是频率调整时，数字n可以是1。例如，当所需要的频率调整是单纯的频率分割时，该数字n可以是1.5、2、2.5、3、3.5、4、4.5等。可替代地，当期望的频率调整更复杂时(例如，当第二差分时钟信号111的频率级别需要随时间交替)，可以使用更复杂的公式。
此外，偏移校正器110可以处理这些信号101、103、106和107，使得尽管第一和第二差分时钟信号101和111在延时以及可选地频率方面不同，第二差分时钟信号111具有与第一差分时钟信号101的边沿基本上同步地定时(即，基本上相一致)的边沿(例如，上升沿或下降沿)。换句话说，偏移校正器110可以处理这些信号101、103、106和107，使得被偏移校正器110输出的第二差分时钟信号111的每一个边沿，即上升沿和下降沿，与第一差分时钟信号101的某边沿，即上升沿或下降沿，一致。
例如，如图1B的时序图中所示的，如果信号调整参数提供了一个二分函数使得第二差分时钟信号111的频率是第一差分时钟信号101的一半，那么第二差分时钟信号111的每一个边沿，即上升沿和下降沿可以与第一差分时钟信号101的每隔一个边沿(例如，每个上升沿)基本上同步地定时(即，将一致地发生)。
参考图2，在一个实施例中，图1的差分时钟信号发生器100的偏移校正器110可以包含单端信号反相器210，一对锁存器(例如，第一锁存器201和第二锁存器202)和单一多路复用器250。
在该实施例中，单端信号反相器210可以接收单端时钟信号103并可以使得单端时钟信号103反相(即，被适配成使得反相、被配置成使得反相等)以便输出反相的单端时钟信号211。
锁存器201、202可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器201可以通过作为该锁存器201的时钟信号的反相的单端时钟信号211对作为该锁存器201的数据输入信号的第一单端控制信号106进行采样，以便输出第一单端采样信号208。第二锁存器202可以通过作为该锁存器202的时钟信号的单端时钟信号103对作为该锁存器202的数据输入信号的第二单端控制信号107进行采样，以便输出第二单端采样信号209。
最后，单一多路复用器250可以包含具有差分选择的两个单端输入的多路复用器。特别地，单一多路复用器250可以接收包含第一差分时钟信号101的选择信号，可以接收包含来自第一锁存器201的第一采样信号208和来自第二锁存器202的第二采样信号209的单端数据输入信号，并且可以处理这些信号(即可以被适配于处理这些信号、被配置用于处理这些信号等)以便输出差分数据输出信号，并且更具体地输出第二差分时钟信号111。本领域技术人员可以意识到两个输入的多路复用器通常被配置为对两个数据输入信号的两个选择并且基于选择信号的状态。在此情况下，多路复用器250可以进一步并入将所述选择的数据输入信号转换(即，适配于转换被配置用于转换等)为差分数据输出信号的信号转换器。
参考图3，在另一个实施例中，图1的差分时钟信号发生器100的偏移校正器110可以包含单端信号反相器310，一对锁存器(例如，第一锁存器301和第二锁存器302)和多个多路复用器351-353。在该实施例中，与之前描述的实施例类似，单端信号反相器310可以对单端时钟信号103反相以便输出反相的单端时钟信号311。此外，锁存器301、302可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器301可以通过作为该锁存器301的时钟信号的反相的单端时钟信号311对作为该锁存器301的数据输入信号的第一单端控制信号106进行采样，以便输出第一单端采样信号308。第二锁存器302可以通过作为该锁存器302的时钟信号的单端时钟信号103对作为该锁存器302的数据输入信号的第二单端控制信号107进行采样，以便输出第二单端采样信号309。然而，在该实施例中，代替具有单端采样信号作为数据输入信号以及第一差分时钟信号作为选择信号的单一多路复用器，可以使用具有差分数据输入和输出信号以及单端选择信号的多个多路复用器351-353。
特别地，多个多路复用器可以包含被并联连接到第三多路复用器353的第一多路复用器351和第二多路复用器352。第一多路复用器351和第二多路复用器352可以各自从第二锁存器302接收第二单端采样信号309作为它们的选择信号(即，作为第一多路复用器351的第一选择信号和作为第二多路复用器352的第二选择信号)并且第三多路复用器353可以从第一锁存器301接收第一单端采样信号308作为它的选择信号(即，作为第三选择信号)。此外，第一多路复用器351可以接收差分高参考信号312和第一差分时钟信号101作为它的第一差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号、被配置用于处理这些信号等)以便输出第一差分数据输出信号316。差分高参考信号312将被置高。
在差分信号交叉点313，承载差分时钟信号101的导线被交叉(即，被交换)以便取得反相的差分时钟信号314。第二多路复用器35可以接收包含反相的差分时钟信号314和差分低参考信号315的第二差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号、被配置用于处理这些信号等)以便输出第二差分数据输出信号317。差分低参考信号312将被置低。
最后，第三多路复用器353可以接收包含来自第一多路复用器351的第一差分数据输出信号316和来自第二多路复用器352的第二差分数据输出信号317的第三差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号、被配置用于处理这些信号等)以便输出第三差分数据输出信号，并且更具体地，输出第二差分时钟信号111。
参考图4，在另一个实施例中，图1的差分时钟信号发生器100的偏移校正器110可以包含单端信号反相器410、一对锁存器(例如，第一锁存器401和第二锁存器402)和多个多路复用器451-453。在该实施例中，与之前描述的实施例类似，单端信号反相器410可以对单端时钟信号103反相以便输出反相的单端时钟信号411。此外，锁存器401、402可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器401可以通过作为锁存器401的时钟信号的反相的单端时钟信号411对作为该锁存器401的数据输入信号的第一单端控制信号106采样，以便输出第一单端采样信号408。第二锁存器402可以通过作为该锁存器402的时钟信号的单端时钟信号103对作为该锁存器402的数据输入信号的第二单端控制信号107采样，以便输出第二单端采样信号409。同样，在该实施例中，代替具有单端采样信号作为数据输入信号以及使用第一差分时钟信号作为选择信号的单一多路复用器，可以使用具有差分数据输入和输出信号以及单端选择信号的多个多路复用器451-453。
在此情况下，多个多路复用器可以包含被并联连接到第三多路复用器453的第一多路复用器451和第二多路复用器452。第一多路复用器451和第二多路复用器452可以各自从第二锁存器402接收第二单端采样信号409作为它们的选择信号(即，作为第一多路复用器451的第一选择信号和第二多路复用器452的第二选择信号)并且第三多路复用器453可以从第一锁存器401接收第一单端采样信号408作为它的选择信号。此外，第一多路复用器451可以接收包含差分高参考信号412和第一差分时钟信号101的第一差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号、可以被配置用于处理这些信号等)以便输出第一差分数据输出信号413。差分高参考信号412将被置高。
第二多路复用器452可以接收类似地包含第一差分时钟信号101和差分高参考信号412的第二差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第二差分数据输出信号414。在差分信号交叉点415，承载第二差分数据输出信号414的导线可以被交叉(即，被交换)以便取得反相的第二差分数据输出信号416。
最后，第三多路复用器453可以接收包含来自第一多路复用器451的第一差分数据输出信号413和来自差分信号交叉点415的反相的第二差分数据输出信号416的第三差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第三差分数据输出信号，并且更具体地输出第二差分时钟信号111。
应该注意到，在如以上详细描述的图3和4所示的实施例中，多路复用器必须能够相对快速地运行。如果任意一个多路复用器的选择信号改变，而两个输入处于同一状态并且输出已经稳定下来时，那么在输出上必须不能有任何活动。此外，单端时钟信号103必须与差分时钟信号101充分地对准以便在多路复用器内满足1/2周期门控时钟设置/保持时间，因此从多路复用器的选择信号到它的输出不存在时序弧。这将是正确的，因为如果在多路复用器设置/保持已经被满足，仅当多路复用器的两个数据输入相同时，多路复用器的选择信号才将改变。此外，如以上提及的，用于并入到该差分时钟信号发生器100的适当的有限状态机105应该具有生成输出时钟的能力，该输出时钟的上升沿和下降沿可以以1/2时钟周期的分辨率被放置在任何希望的位置。特别地，例如参考图3，单端时钟信号103和差分信号的真正的一半应该一致(受制于偏移限制)。然后，当输入真时钟为高时第一单端控制信号106可以对输出真时钟(见第一差分数据输出信号316)进行编码(1或0)，并且当输入真时钟为低时第二单端控制信号107可以对输出真时钟进行编码(1或0)。当然，输出假时钟(见第二差分数据输出信号317)将一直是输出真时钟316的互补。
参考图5，在又一个实施例中，图1的差分时钟信号发生器100的偏移校正器110可以包含单端信号反相器510，一对锁存器(例如，第一锁存器501和第二锁存器502)和多个逻辑门。在该实施例中，与之前描述的实施例类似，单端信号反相器510可以对单端时钟信号103反相以便输出反相的单端时钟信号511。此外，锁存器501、502可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器501可以通过作为锁存器501的时钟信号的反相的单端时钟信号511对作为该锁存器501的数据输入信号的第一单端控制信号106采样，以便输出第一采样信号508。第二锁存器502可以通过作为锁存器502的时钟信号的单端时钟信号103对作为该锁存器502的数据输入信号的第二单端控制信号107采样，以便输出第二采样信号509。然而，代替多路复用器，而可以使用接收差分和单端数据输入信号的组合的多个门。该多个逻辑门可以包含至少三个与门，以及与三个与门并联电气连接的或门。
特别地，该多个逻辑门可以包含第一与门551、第二与门552、第三与门553以及或门554。第一与门551可以接收包含来自第一锁存器501的第一单端采样信号508以及第一差分时钟信号101的第一数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号、被配置用于处理这些信号等)以便输出第一差分数据输出信号514。在差分信号交叉点512，第一差分时钟信号101的导线可以被交叉(即，被交换)以便取得反相的差分时钟信号513。第二与门552可以接收包括来自第二锁存器502的第二单端采样信号509以及反相的差分时钟信号513的第二数据输入信号并且可以处理这些信号(即可以适配于处理这些信号、被配置用于处理这些信号等)以便输出第二差分数据输出信号515。第三与门553可以接收包含来自第一锁存器501的第一单端采样信号508和来自第二锁存器502的第二单端采样信号509的第三数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出单端数据输出信号516。或门554可以接收包含来自第一与门551的第一差分数据输出信号514、来自第二与门552的第二差分数据输出信号515和来自第三与门553的单端数据输出信号516的第四数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第三差分数据输出信号，并且更具体地，输出第二差分时钟信号111。
参考图6，在又一个实施例中，图1的差分时钟信号发生器100的偏移校正器110可以包含单端信号反相器610，一对锁存器(例如，第一锁存器601和第二锁存器602)和多个逻辑门。在该实施例中，与之前描述的实施例类似，单端信号反相器610可以对单端时钟信号103反相以便输出反相的单端时钟信号611。此外，锁存器601、602可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器601可以通过作为锁存器601的时钟信号的反相的单端时钟信号611对作为该锁存器601的数据输入信号的第一单端控制信号106采样，以便输出第一单端采样信号608。第二锁存器602可以通过作为该锁存器602的时钟信号的单端时钟信号103对作为该锁存器602的数据输入信号的第二单端控制信号107采样，以便输出第二单端采样信号609。然而，代替多路复用器，可以使用接收差分和单端数据输入信号的组合的多个逻辑门。在此情况下，或门被第四与门取代。
更具体地，在该实施例中，该多个逻辑门可以包含第一与门651、第二与门652、第三与门653、单端信号反相器621以及第四与门654。第一与门551可以接收包含来自第一锁存器601的第一单端采样信号608以及第一差分时钟信号101的第一数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第一差分数据输出信号614。在第一差分信号交叉点612，第一差分时钟信号101的导线可以被交叉(即，被交换)以便取得反相的差分时钟信号613。第二与门652可以接收包含来自第二锁存器602的第二单端采样信号609以及反相的差分时钟信号613的第二数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第二差分数据输出信号615。第三与门653可以接收包含第一锁存器601门控的第一单端采样信号608和第二锁存器602门控的第二单端采样信号609的第三数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出单端数据输出信号616。
在第二差分时钟信号交叉点617，第一差分数据输出信号614的导线可以被交叉(即，被交换)以便取得反相的第一差分数据输出信号618。在第三差分信号交叉点619，第二差分数据输出信号615的导线可以被交叉(即，被交换)以便取得反相的第二差分数据输出信号620。单端信号反相器621可以对单端数据输出信号616反相(即，可以适配于反相，被配置用于反相等)以便输出反相的单端数据输出信号622。第四与门654可以接收包含反相的第一差分数据输出信号618、反相的第二差分数据输出信号620和反相的单端数据输出信号622的第四数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第三差分数据输出信号623。最后，在第四差分信号交叉点624，第三差分数据输出信号623的导线可以被交叉(即，被交换)以便取得反相的第三差分数据输出信号，并且更具体地，取得第二差分时钟信号111。
参照图7A，也在此公开的是包含信号转换器702、波形发生器705和偏移校正器710的差分时钟信号发生器700的实施例。在这些实施例的每个实施例中，信号转换器702可以将第一差分时钟信号701转换(即，可以适配于转换，被配置用于转换等)为单端时钟信号703。波形发生器705可以接收单端时钟信号703并且可以基于之前建立并保存的信号调整参数集合708处理(即可以适配于处理，被配置用于处理，被编程用于处理等)单端时钟信号703以便输出波形控制信号706。
更具体而言，信号调整参数集合708可以指定可选的信号频率调整(例如，频率分割)并且波形信号发生器705可以基于这些参数处理单端时钟信号703从而输出单端波形控制信号。如以下更加详尽地讨论的，该单端波形控制信号706将随后被校正器710处理以便输出第二差分时钟信号711并实现被确定为偏移校正器710结构的功能的信号延迟，以及任何期望的频率调整(例如，频率分割)。
例如，波形发生器705可以包含波形发生器，例如在以上作为参考引入的美国专利号6,507,230中所详细描述的。本领域的技术人员将意识到波形发生器可以包含，例如被配置用于输出波形信号的有限状态机。
偏移校正器710可以接收第一差分时钟信号701、单端时钟信号703和波形控制信号706，并且基于所有这些信号701、703和706，可以输出与第一差分时钟信号701不同但与第一差分时钟信号701基本地同步地定时的第二差分时钟信号711。即，偏移校正器710可以处理这些信号701、103和706使得第二差分时钟信号711将相对于第一差分时钟信号101被延迟并且可选地将进一步具有与第一差分时钟信号101不同的频率。
例如，偏移校正器710可以处理这些信号701、703和706使得第一差分时钟信号101具有第一频率并且第二差分时钟信号111具有等于第一频率除以n的第二频率，其中n是如信号调整参数集合708中所指定的数字。例如，当所需要的信号调整是信号延迟而不是频率调整时，该数字n可以是1。可替代地，当所需要的频率调整是频率分割时，该数字n可以例如是1.5、2、2.5、3、3.5、4、4.5等。可替代地，当期望的频率调整更复杂时(例如，当第二差分时钟信号711的频率级别需要随时间交替)，更复杂的公式可以被使用。
此外，偏移校正器710可以处理这些信号使得尽管第一和第二差分时钟信号701和711在延时方面以及可选地频率方面不同，第二差分时钟信号711具有与第一差分时钟信号701的边沿基本上同步地定时(即，基本上一致)的边沿(例如，上升沿或下降沿)。换句话说，偏移校正器710可以处理这些信号701、703和706使得被偏移校正器710输出的第二差分时钟信号711的每一个边沿，即上升沿和下降沿，与第一差分时钟信号701的某边沿，即上升沿或下降沿，一致。
例如，如图7B的时序图中所示的，如果信号调整参数提供了一个二分函数使得第二差分时钟信号711的频率是第一差分时钟信号701的一半，那么第二差分时钟信号711的每一个边沿，即上升沿和下降沿可以与第一差分时钟信号701的每隔一个边沿(例如，每个上升沿)基本上同步地定时(即，将一致地发生)。
参考图8，在一个实施例中，图7A的差分时钟信号发生器700的偏移校正器710可以包含单端信号反相器810，一对锁存器(即，第一锁存器801和第二锁存器802)和单一多路复用器850。
在该实施例中，单端信号反相器810可以接收单端时钟信号803并可以对单端时钟信号803反相(即，可以适配于反相，被配置用于反相等)以便输出反相的单端时钟信号811。
锁存器801、802可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器801可以通过作为锁存器801时钟信号的反相的单端时钟信号811对作为该锁存器801的数据输入信号的单端波形控制信号706采样，以便输出第一单端采样信号808。第二锁存器802可以通过作为锁存器802的时钟信号的单端时钟信号703对作为该锁存器802的数据输入信号的同一单端波形控制信号706采样，以便输出第二单端采样信号809。
最后，单一多路复用器850可以包含具有差分选择的两个单端输入的多路复用器。特别地，单一多路复用器850可以接收包含第一差分时钟信号701的选择信号，可以接收包含来自第一锁存器801的第一单端采样信号808以及来自第二锁存器802的第二单端采样信号809的单端数据输入信号，并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出差分数据输出信号，并且更具体地，第二差分时钟信号711。
参考图9，在一个实施例中图7A的差分时钟信号发生器700的偏移校正器710可以包含单端信号反相器910，一对锁存器(例如，第一锁存器901和第二锁存器902)和多个多路复用器951-953。在该实施例中，与之前描述的实施例类似，单端信号反相器910可以对单端时钟信号703反相以便输出反相的单端时钟信号911。此外，锁存器901、902可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器901可以通过作为锁存器901的时钟信号的反相的单端时钟信号911对作为该锁存器901的数据输入信号的单端控制信号706采样，以便输出第一单端采样信号908。第二锁存器902可以通过作为锁存器902时钟信号的单端时钟信号703对作为该锁存器902数据输入信号的同一单端波形控制信号706采样，以便输出第二单端采样信号909。然而，在该实施例中，代替使用单端采样信号作为数据输入信号以及使用第一差分时钟信号作为选择信号的单一多路复用器，可以使用具有差分数据输入和输出信号以及单端选择信号的多个多路复用器951-953。
特别地，多个多路复用器可以包含被并联连接到第三多路复用器953的第一多路复用器951和第二多路复用器952。第一多路复用器951和第二多路复用器952可以各自从第二锁存器902接收第二单端采样信号909作为它们的选择信号(即，作为第一多路复用器951的第一选择信号和第二多路复用器952的第二选择信号)并且第三多路复用器953可以从第一锁存器901接收第一单端采样信号908作为它的选择信号(即，第三选择信号)。此外，第一多路复用器951可以接收差分高参考信号912和第一差分时钟信号701作为它的第一差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第一差分数据输出信号916。差分高参考信号912将被置高。
在差分信号交叉点913，承载差分时钟信号701的导线被交叉(即，被交换)以便取得反相的差分时钟信号914。第二多路复用器951可以接收包含反相的差分时钟信号914和差分低参考信号915的第二差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第二差分数据输出信号917。差分低参考信号912将被置低。
最后，第三多路复用器953可以接收包含来自第一多路复用器951的第一差分数据输出信号916和来自第二多路复用器952的第二差分数据输出信号917的第三差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第三差分数据输出信号，并且更具体地输出第二差分时钟信号711。
参考图10，在另一个实施例中，图7A的差分时钟信号发生器700的偏移校正器710可以包含单端信号反相器1010，一对锁存器(例如，第一锁存器1001和第二锁存器1002)和多个多路复用器1051-1053。在该实施例中，与之前描述的实施例类似，单端信号反相器1010可以对单端时钟信号703反相以便输出反相的单端时钟信号1011。此外，锁存器1001、1002可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器1001可以通过作为锁存器1001时钟信号的反相的单端时钟信号1011对作为该锁存器1001数据输入信号的单端波形控制信号706采样，以便输出第一单端采样信号1008。第二锁存器1002可以通过作为锁存器1002时钟信号的单端时钟信号703对作为该锁存器1002数据输入信号的同一单端波形控制信号706采样，以便输出第二单端采样信号1009。同样地，在该实施例中，代替使用单端采样信号作为数据输入信号以及使用第一差分时钟信号作为选择信号的单一多路复用器，可以使用具有差分数据输入和输出信号以及单端选择信号的多个多路复用器1051-1053。
在此情况下，多个多路复用器可以包含被并联连接到第三多路复用器1053的第一多路复用器1051和第二多路复用器1052。第一多路复用器1051和第二多路复用器1052可以各自从第二锁存器1002接收第二单端采样信号1009作为它们的选择信号(即，作为第一多路复用器1051的第一选择信号和第二多路复用器1052的第二选择信号)并且第三多路复用器1053可以从第一锁存器1001接收第一单端采样信号1008作为它的第三选择信号。此外，第一多路复用器1051可以接收包含差分高参考信号1012和第一差分时钟信号701的第一差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第一差分数据输出信号1013。差分高参考信号1012将被置高。
第二多路复用器1052可以接收类似地包含第一差分时钟信号701和差分高参考信号1012的第二差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第二差分数据输出信号1014。在差分信号交叉点1015，第二差分数据输出信号1014的导线可以被交叉(即，被交换)以便输出反相的第二差分数据输出信号1016。
最后，第三多路复用器1053可以接收包含来自第一多路复用器1051的第一差分数据输出信号1013和来自差分信号交叉点1015的反相的第二差分数据输出信号1016的第三差分数据输入信号并且可以处理这些信号(即，可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第三差分数据输出信号，并且更具体地输出第二差分时钟信号711。
参考图11，在又一个实施例中，图7A的差分时钟信号发生器700的偏移校正器710可以包含单端信号反相器1110，一对锁存器(例如，第一锁存器1101和第二锁存器1102)和多个逻辑门。在该实施例中，与之前描述的实施例类似，单端信号反相器1110可以对单端时钟信号703反相以便输出反相的单端时钟信号1111。此外，锁存器1101、1102可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器1101可以通过作为锁存器1101时钟信号的反相的单端时钟信号1111对作为该锁存器1101数据输入信号的单端波形控制信号706采样，以便输出第一单端采样信号1108。第二锁存器1102可以通过作为锁存器1102时钟信号的单端时钟信号703对作为该锁存器1102数据输入信号的同一单端波形控制信号706采样，以便输出第二单端采样信号1109。然而，代替多路复用器，可以使用接收差分和单端数据输入信号的组合的多个门。这些逻辑门可以包含至少三个与门，以及与三个与门并联电气连接的或门。
特别地，该多个逻辑门可以包含第一与门1151、第二与门1152、第三与门1153以及或门1154。第一与门1151可以接收包含来自第一锁存器1101的第一单端采样信号1108以及第一差分时钟信号701的第一数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第一差分数据输出信号1114。在差分信号交叉点1112，第一差分时钟信号701的导线可以被交叉(即，被交换)以便取得反相的差分时钟信号1113。第二与门1152可以接收包含来自第二锁存器1102的第二单端采样信号1109以及反相的差分时钟信号1113的第二数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第二差分数据输出信号1115。第三与门1153可以接收包含来自第一锁存器1101的第一单端采样信号1108和来自第二锁存器1102的第二单端采样信号1109的第三数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出单端数据输出信号1116。或门1154可以接收包含来自第一与门1151的第一差分数据输出信号1114、来自第二与门1152的第二差分数据输出信号1115和来自第三与门1153的单端数据输出信号1116的第四数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第三差分数据输出信号，并且更具体地输出第二差分时钟信号711。
参考图12，在又一个实施例中，图7A的差分时钟信号发生器700的偏移校正器710可以包含单端信号反相器1210，一对锁存器(例如，第一锁存器1201和第二锁存器1202)和多个逻辑门。在该实施例中，与之前描述的实施例类似，单端信号反相器1210可以对单端时钟信号703反相以便输出反相的单端时钟信号1211。此外，锁存器1201、1202可以各自包含，例如D锁存器(在此也被称为边沿触发锁存器)。第一锁存器1201可以通过作为锁存器1201时钟信号的反相的单端时钟信号1211对作为该锁存器1201数据输入信号的单端波形控制信号706采样，以便输出第一单端采样信号1208。第二锁存器1202可以通过作为锁存器1202时钟信号的单端时钟信号703对作为该锁存器1202数据输入信号的同一单端波形控制信号706采样，以便输出第二单端采样信号1209。然而，代替多路复用器，可以使用接收差分和单端数据输入信号的组合的多个逻辑门。在此情况下，或门由第四与门代替。
更具体地说，在该实施例中，该多个逻辑门可以包含第一与门1251、第二与门1252、第三与门1253、单端信号反相器1221以及第四与门1254。第一与门1251可以接收包含来自第一锁存器1201的第一单端采样信号1208以及第一差分时钟信号701的第一数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第一差分数据输出信号1214。在第一差分信号交叉点1212，第一差分时钟信号701的导线可以被交叉(即，被交换)以便取得反相的差分时钟信号1213。第二与门1252可以接收包含来自第二锁存器1202的第二单端采样信号1209以及反相的差分时钟信号1213的第二数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第二差分数据输出信号1215。第三与门1253可以接收包含来自第一锁存器1201的第一单端采样信号1208和来自第二锁存器1202的第二单端采样信号1209的第三数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出单端数据输出信号1216。
在第二差分时钟信号交叉点1217，第一差分数据输出信号1214的导线可以被交叉(即，被交换)以便取得反相的第一差分数据输出信号1218。在第三差分信号交叉点1219，第二差分数据输出信号1215的导线可以被交叉(即，被交换)以便取得反相的第二差分数据输出信号1220。单端信号反相器1221可以对单端数据输出信号1216反相(即，可以适配于反相，被配置用于反相等)以便输出反相的单端数据输出信号1222。第四与门1254可以接收包含反相的第一差分数据输出信号1218、反相的第二差分数据输出信号1220和反相的单端数据输出信号1222的第四数据输入信号并且可以处理这些信号(即可以适配于处理这些信号，被配置用于处理这些信号等)以便输出第三差分数据输出信号1223。最后，在第四差分信号交叉点1224，第三差分数据输出信号1223的导线可以被交叉(即，被交换)以便取得反相的第三差分数据输出信号，并且更具体地取得第二差分时钟信号711。
应该注意到，在如图7A所示及以上所述的差分时钟信号发生器700中，从波形发生器705输出的单端波形控制信号706应该被生成以满足偏移校正器710中D锁存器的半个工作周期(half duty cycle)的设置和保持需求。本领域的技术人员将意识到如果必要这一点可以通过使用例如流水线寄存器来实现。
应进一步理解，在此使用的术语仅用于描述特定实施例的目的而不意图为限制。在此关于差分信号所使用的短语“置高”涉及其中真导线被电气连接到高参考电压(Vref high)而补充线(complementwire)被电气连接到低参考电压(Vref low)(例如，地)的差分信号。类似地，在此关于差分信号所使用的术语“置低”涉及其中真导线被电气连接到低参考电压(Vref low)(例如，地)而补充线被电气连接到高参考电压(Vref high)的差分信号。如在此所使用的，单数形式“一种”、“一个”和“该”意图为同时包含复数形式，除非上下文明确指示除外。应该进一步地理解为，如本说明书所使用的，术语“包含”、“包括”、“含”和/或“含有”指示所述特征、整数、步骤、操作、元素和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或增加。此外，应该理解以下权利要求书中的所有方法或步骤加上功能元素对应的结构、材料、动作和等价物意图为包含任意结构、材料或动作，以用于结合具体请求的其他声明的元素来执行功能。公开的实施例的描述为了说明的目的已经被陈述并且不意图为穷尽的。在不违背公开的实施例的范围和精神的情况下，许多修改和变型对本领域的技术人员将是显而易见的。
因此，以上公开的是一种差分时钟信号发生器的实施例，该差分时钟信号发生器使用差分和非差分组件的组合处理第一差分时钟信号以生成第二差分时钟信号。特别地，信号转换器将第一差分时钟信号转换为单端时钟信号。单端时钟信号被有限状态机使用以生成两个单端控制信号或者被波形发生器使用以生成单端波形控制信号。在任何情况中，包含一对单端锁存器和多路复用器或逻辑门的偏移校正器接收并处理第一差分时钟信号、单端时钟信号以及控制信号以便输出与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)，但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)的第二差分时钟信号。因为从第一差分时钟信号到第二差分时钟信号的路径完全地在差分域内，生成的第二差分时钟信号对噪声和功率变化更不敏感。此外，因为时钟延迟更小，关于第二差分时钟信号存在更少的不确定性。

Claims (25)

1.一种差分时钟信号发生器，包含：
信号转换器，将第一差分时钟信号转换为单端时钟信号；
有限状态机，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出两个单端控制信号；以及
偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，输出第二差分时钟信号。
2.根据权利要求1所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。
3.根据权利要求1所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。
4.根据权利要求1所述的差分时钟信号发生器，所述偏移校正器包含至少以下部件：
单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；
第一锁存器，通过所述反相的单端时钟信号对第一单端控制信号采样以便输出第一单端采样信号；
第二锁存器，通过所述单端时钟信号对第二单端控制信号采样以便输出第二单端采样信号；以及
单一多路复用器，接收包含所述第一差分时钟信号的选择信号作为选择信号，接收包含来自所述第一锁存器的所述第一采样信号以及来自所述第二锁存器的所述第二采样信号的单端数据输入信号，并且输出包含所述第二差分时钟信号的差分数据输出信号。
5.一种差分时钟信号发生器，包含：
信号转换器，将第一差分时钟信号转换为单端时钟信号；
有限状态机，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出第一单端控制信号和第二单端控制信号；以及
偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，输出第二差分时钟信号，所述偏移校正器包含：
单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；
第一锁存器，通过所述反相的单端时钟信号对所述第一单端控制信号采样以便输出第一单端采样信号；
第二锁存器，通过所述单端时钟信号对所述第二单端控制信号采样以便输出第二单端采样信号；以及
多个多路复用器，具有差分数据输入和输出信号以及单端选择信号，所述多个多路复用器包含被并联连接到第三多路复用器的第一多路复用器和第二多路复用器；
所述第一多路复用器接收包含所述第一差分时钟信号的数据输入信号并且接收包含来自所述第二锁存器的所述第二采样信号的第一选择信号；
所述第二多路复用器接收包含来自所述第二锁存器的所述第二采样信号的第二选择信号；以及
所述第三多路复用器接收包含来自所述第一锁存器的所述第一采样信号的第三选择信号。
6.根据权利要求5所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。
7.根据权利要求5所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。
8.根据权利要求5所述的差分时钟信号发生器，所述偏移校正器进一步包含差分信号交叉点，用于将所述第一差分时钟信号反相为反相的差分时钟信号；
所述第一多路复用器进一步接收包含差分高参考信号和所述第一差分时钟信号的第一差分数据输入信号并输出第一差分数据输出信号；
所述第二多路复用器进一步接收包含所述反相的差分时钟信号和差分低参考信号的第二差分数据输入信号并输出第二差分数据输出信号；以及
所述第三多路复用器进一步接收包含所述第一差分数据输出信号和所述第二差分数据输出信号的第三差分数据输入信号并输出包含所述第二差分时钟信号的第三差分数据输出信号。
9.根据权利要求5所述的差分时钟信号发生器，
所述第一多路复用器进一步接收包含差分高参考信号和所述第一差分时钟信号的第一差分数据输入信号并输出第一差分数据输出信号；
所述第二多路复用器进一步接收包含所述第一差分时钟信号和所述差分高参考信号的第二差分数据输入信号并输出第二差分数据输出信号；
所述偏移校正器进一步包含差分信号交叉点，用于将所述第二差分数据输出信号反相为反相的第二差分数据输出信号；以及
所述第三多路复用器进一步接收包含所述第一差分数据输出信号和所述反相的第二差分数据输出信号的第三差分数据输入信号并输出包含所述第二差分时钟信号的第三差分数据输出信号。
10.一种差分时钟信号发生器，包含：
信号转换器，将第一差分时钟信号转换为单端时钟信号；
有限状态机，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出第一单端控制信号和第二单端控制信号；以及
偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，输出第二差分时钟信号，所述偏移校正器包含：
单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；
第一锁存器，通过所述反相的单端时钟信号对所述第一单端控制信号采样以便输出第一单端采样信号；
第二锁存器，通过所述单端时钟信号对所述第二单端控制信号采样以便输出第二单端采样信号；以及
多个逻辑门，至少包含以下部件：
第一与门，接收包含来自所述第一锁存器的所述第一采样信号和所述第一差分时钟信号的第一数据输入信号并且输出第一差分数据输出信号，所述第一差分时钟信号在差分信号交叉点被反相为反相的差分时钟信号；
第二与门，接收包含来自所述第二锁存器的所述第二采样信号以及所述反相的差分时钟信号的第二数据输入信号并输出第二差分数据输出信号；
第三与门，接收包含来自所述第一锁存器的所述第一采样信号和来自所述第二锁存器的所述第二采样信号的第三数据输入信号并且输出单端数据输出信号；以及
或门和第四与门中的任意一个，所述第一与门、所述第二与门和所述第三与门被并联连接到所述或门和所述第四与门中的所述一个。
11.根据权利要求10所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。
12.根据权利要求10所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。
13.根据权利要求10所述的差分时钟信号发生器，所述或门接收包含来自所述第一与门的所述第一差分数据输出信号、来自所述第二与门的所述第二差分数据输出信号和来自所述第三与门的所述单端数据输出信号的第四数据输入信号并且输出所述第二差分时钟信号。
14.根据权利要求10所述的差分时钟信号发生器，所述多个逻辑门进一步包含第二单端反相器，
在第二差分信号交叉点，所述第一差分数据输出信号被反相为反相的第一差分数据输出信号；
在第三差分信号交叉点，所述第二差分数据输出信号被反相为反相的第二差分数据输出信号；
所述第二单端信号反相器将所述单端数据输出信号反相并输出反相的单端数据输出信号；
所述第四与门接收包含所述反相的第一差分数据输出信号、所述反相的第二差分数据输出信号和所述反相的单端数据输出信号的第四数据输入信号并输出第三差分数据输出信号；以及
在第四差分信号交叉点，所述第三差分数据输出信号被反相为所述第二差分时钟信号。
15.一种差分时钟信号发生器，包含：
信号转换器，将第一差分时钟信号转换为单端时钟信号；
波形发生器，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出单端波形控制信号；以及
偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号和所述单端波形控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述单端波形控制信号，输出第二差分时钟信号，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。
16.根据权利要求15所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。
17.根据权利要求15所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。
18.根据权利要求15所述的差分时钟信号发生器，所述偏移校正器包含以下部件：
反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；
第一锁存器，通过所述反相的单端时钟信号对所述单端波形控制信号采样以便输出第一单端采样信号；
第二锁存器，通过所述单端时钟信号对所述单端波形控制信号采样以便输出第二单端采样信号；以及
单一多路复用器，接收包含所述第一差分时钟信号的选择信号，接收包含来自所述第一锁存器的所述第一单端采样信号以及来自所述第二锁存器的所述第二采样信号的单端数据输入信号，并且输出所述第二差分时钟信号。
19.根据权利要求15所述的差分时钟信号发生器，所述偏移校正器包含以下部件：
单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；
第一锁存器，通过所述反相的单端时钟信号对所述单端波形控制信号采样以便输出第一单端采样信号；
第二锁存器,通过所述单端时钟信号对所述单端波形控制信号采样以便输出第二单端采样信号；以及
多个多路复用器，具有差分数据输入和输出信号以及单端选择信号，所述多个多路复用器包含被并联连接到第三多路复用器的第一多路复用器和第二多路复用器；
所述第一多路复用器接收包含所述第一差分时钟信号的数据输入信号并且接收包含来自所述第二锁存器的所述第二采样信号的第一选择信号；
所述第二多路复用器接收包含来自所述第二锁存器的所述第二采样信号的第二选择信号；以及
所述第三多路复用器接收包含来自所述第一锁存器的所述第一采样信号的第三选择信号。
20.根据权利要求19所述的差分时钟信号发生器，所述偏移校正器进一步包含差分信号交叉点，用于将所述第一差分时钟信号反相为反相的差分时钟信号；
所述第一多路复用器进一步接收包含差分高参考信号和所述第一差分时钟信号的第一差分数据输入信号并输出第一差分数据输出信号；
所述第二多路复用器进一步接收包含所述反相的差分时钟信号和差分低参考信号的第二差分数据输入信号并输出第二差分数据输出信号；以及
所述第三多路复用器进一步接收包含所述第一差分数据输出信号和所述第二差分数据输出信号的第三差分数据输入信号并输出所述第二差分时钟信号。
21.根据权利要求19所述的差分时钟信号发生器，
所述第一多路复用器进一步接收包含差分高参考信号和所述第一差分时钟信号的第一差分数据输入信号并输出第一差分数据输出信号；
所述第二多路复用器进一步接收包含所述第一差分时钟信号和所述差分高参考信号的第二差分数据输入信号并输出第二差分数据输出信号；
所述偏移校正器进一步包含差分信号交叉点，用于将所述第二差分数据输出信号反相为反相的第二差分数据输出信号；以及
所述第三多路复用器进一步接收包含所述第一差分数据输出信号和所述反相的第二差分数据输出信号的第三差分数据输入信号并输出所述第二差分时钟信号。
22.一种差分时钟信号发生器，包含：
信号转换器，将第一差分时钟信号转换为单端时钟信号；
波形发生器，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出单端波形控制信号；以及
偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号和所述单端波形控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述单端波形控制信号，输出第二差分时钟信号，所述偏移校正器包含：
单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；
第一锁存器，通过所述反相的单端时钟信号对所述单端波形控制信号采样以便输出第一单端采样信号；
第二锁存器，通过所述单端时钟信号对所述单端波形控制信号采样以便输出第二单端采样信号；以及
多个逻辑门，至少包含以下部件：
第一与门，接收包含来自所述第一锁存器的所述第一单端采样信号和所述第一差分时钟信号的第一数据输入信号并且输出第一差分数据输出信号，在差分信号交叉点所述第一差分时钟信号被反相为反相的差分时钟信号；
第二与门，接收包含来自所述第二锁存器的所述第二采样信号以及所述反相的差分时钟信号的第二数据输入信号并输出第二差分数据输出信号；
第三与门，接收包含来自所述第一锁存器的所述第一单端采样信号和来自所述第二锁存器的所述第二采样信号的第三数据输入信号并且输出单端数据输出信号；以及
或门和第四与门中的任意一个，所述第一与门、所述第二与门和所述第三与门被并联连接到所述或门和所述第四与门中的所述一个。
23.根据权利要求22所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。
24.根据权利要求22所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。
25.根据权利要求22所述的差分时钟信号发生器，所述或门接收来自所述第一与门的所述第一差分数据输出信号、来自所述第二与门的所述第二差分数据输出信号和来自所述第三与门的所述单端数据输出信号作为第三数据输入信号并且输出第三差分数据输出信号，所述第三差分数据输出信号包含所述第二差分时钟信号。
CN201380026243.6A 2012-06-27 2013-06-10 差分时钟信号发生器 Active CN104335488B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/534,090 2012-06-27
US13/534,090 US8736340B2 (en) 2012-06-27 2012-06-27 Differential clock signal generator
PCT/US2013/044876 WO2014004053A1 (en) 2012-06-27 2013-06-10 A differential clock signal generator

Publications (2)

Publication Number Publication Date
CN104335488A true CN104335488A (zh) 2015-02-04
CN104335488B CN104335488B (zh) 2017-05-31

Family

ID=49777495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380026243.6A Active CN104335488B (zh) 2012-06-27 2013-06-10 差分时钟信号发生器

Country Status (7)

Country Link
US (1) US8736340B2 (zh)
KR (1) KR101643076B1 (zh)
CN (1) CN104335488B (zh)
CA (1) CA2874459C (zh)
DE (1) DE112013003268B4 (zh)
GB (1) GB2515443B (zh)
WO (1) WO2014004053A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105929214A (zh) * 2016-04-14 2016-09-07 烽火通信科技股份有限公司 一种用于高速光眼图观测的触发信号产生装置及方法
CN108886356A (zh) * 2016-03-10 2018-11-23 美国亚德诺半导体公司 用于产生具有任意宽度的高分辨率脉冲的定时发生器
CN110058150A (zh) * 2019-04-23 2019-07-26 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法
WO2020155033A1 (zh) * 2019-01-31 2020-08-06 华为技术有限公司 一种缓冲电路、分频电路以及通信设备
CN113284447A (zh) * 2020-02-19 2021-08-20 合肥京东方光电科技有限公司 显示驱动电路及其驱动方法、和显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160142045A1 (en) * 2014-11-17 2016-05-19 Gainspan Corporation Asynchronous clock enablement
KR102432457B1 (ko) 2015-10-21 2022-08-12 삼성전자주식회사 디스큐 기능을 갖는 클락 발생 회로 및 상기 회로를 포함하는 반도체 집적회로 장치
US9621173B1 (en) * 2015-11-19 2017-04-11 Liming Xiu Circuits and methods of implementing time-average-frequency direct period synthesizer on programmable logic chip and driving applications using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03277010A (ja) * 1990-03-27 1991-12-09 Nec Corp フリップフロップ回路
CN101039109A (zh) * 2006-03-14 2007-09-19 恩益禧电子股份有限公司 频谱扩展时钟控制装置及频谱扩展时钟发生装置
US20090102526A1 (en) * 2004-07-09 2009-04-23 Nec Electronics Corporation Spread Spectrum clock generator

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131308A (ja) * 1993-10-29 1995-05-19 Fujitsu Ltd クロックスキュー抑制回路
US5903747A (en) 1997-03-03 1999-05-11 International Business Machines Corporation Microprocessor clocking control system
US6060939A (en) 1998-10-21 2000-05-09 International Business Machines Corporation Digitally controlled differential delay line circuit and method of controlling same
GB9925593D0 (en) 1999-10-28 1999-12-29 Sgs Thomson Microelectronics Clock generator circuit
US6757347B1 (en) 2000-04-28 2004-06-29 Hewlett-Packard Development Company, L.P. Source synchronous link with data and clock signals having the same electrical characteristics
US6507230B1 (en) * 2000-06-16 2003-01-14 International Business Machines Corporation Clock generator having a deskewer
GB2365234B (en) * 2000-06-21 2004-03-31 Sgs Thomson Microelectronics Selective modification of clock pulses
WO2003069452A2 (en) 2002-02-15 2003-08-21 Multigig Limited Electronic circuits
US6911842B1 (en) 2002-03-01 2005-06-28 Xilinx, Inc. Low jitter clock for a physical media access sublayer on a field programmable gate array
US7129765B2 (en) 2004-04-30 2006-10-31 Xilinx, Inc. Differential clock tree in an integrated circuit
US7116147B2 (en) 2004-10-18 2006-10-03 Freescale Semiconductor, Inc. Circuit and method for interpolative delay
US7102446B1 (en) 2005-02-11 2006-09-05 Silicon Image, Inc. Phase lock loop with coarse control loop having frequency lock detector and device including same
US7461287B2 (en) 2005-02-11 2008-12-02 International Business Machines Corporation Elastic interface de-skew mechanism
US7412618B2 (en) 2005-02-11 2008-08-12 International Business Machines Corporation Combined alignment scrambler function for elastic interface
US7240266B2 (en) * 2005-02-18 2007-07-03 International Business Machines Corporation Clock control circuit for test that facilitates an at speed structural test
US7353420B2 (en) 2005-04-07 2008-04-01 Winbond Electronics Corp. Circuit and method for generating programmable clock signals with minimum skew
US7352204B2 (en) * 2005-05-13 2008-04-01 Warpspeed Chips, Llc Automatic skew correction for differential signals
US7348818B2 (en) 2005-06-30 2008-03-25 Silicon Laboratories Inc. Tunable high-speed frequency divider
WO2007004182A2 (en) 2005-06-30 2007-01-11 Nxp B.V. Differential multiphase frequency divider
US20070200597A1 (en) * 2006-02-28 2007-08-30 Oakland Steven F Clock generator having improved deskewer
US7624297B2 (en) 2006-12-13 2009-11-24 International Business Machines Corporation Architecture for a physical interface of a high speed front side bus
KR101448919B1 (ko) * 2007-12-28 2014-10-13 삼성전자주식회사 데이터 신호들과 클락 사이의 스큐를 제거하기 위한 디스큐시스템 및 이를 위한 회로들
US7996807B2 (en) * 2008-04-17 2011-08-09 International Business Machines Corporation Integrated test waveform generator (TWG) and customer waveform generator (CWG), design structure and method
US8467418B2 (en) 2008-11-10 2013-06-18 Rockstar Consortium Us Lp Differential timing transfer over synchronous ethernet using digital frequency generators and control word signaling
KR101016555B1 (ko) * 2008-12-09 2011-02-24 숭실대학교산학협력단 듀티 사이클 및 위상 에러 보정 회로장치와 그 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03277010A (ja) * 1990-03-27 1991-12-09 Nec Corp フリップフロップ回路
US20090102526A1 (en) * 2004-07-09 2009-04-23 Nec Electronics Corporation Spread Spectrum clock generator
CN101039109A (zh) * 2006-03-14 2007-09-19 恩益禧电子股份有限公司 频谱扩展时钟控制装置及频谱扩展时钟发生装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886356A (zh) * 2016-03-10 2018-11-23 美国亚德诺半导体公司 用于产生具有任意宽度的高分辨率脉冲的定时发生器
CN105929214A (zh) * 2016-04-14 2016-09-07 烽火通信科技股份有限公司 一种用于高速光眼图观测的触发信号产生装置及方法
WO2020155033A1 (zh) * 2019-01-31 2020-08-06 华为技术有限公司 一种缓冲电路、分频电路以及通信设备
CN113348627A (zh) * 2019-01-31 2021-09-03 华为技术有限公司 一种缓冲电路、分频电路以及通信设备
US11716075B2 (en) 2019-01-31 2023-08-01 Huawei Technologies Co., Ltd. Buffer circuit, frequency dividing circuit, and communications device
CN110058150A (zh) * 2019-04-23 2019-07-26 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法
CN110058150B (zh) * 2019-04-23 2020-07-24 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法
CN113284447A (zh) * 2020-02-19 2021-08-20 合肥京东方光电科技有限公司 显示驱动电路及其驱动方法、和显示装置
CN113284447B (zh) * 2020-02-19 2023-01-10 合肥京东方光电科技有限公司 显示驱动电路及其驱动方法、和显示装置

Also Published As

Publication number Publication date
CN104335488B (zh) 2017-05-31
CA2874459A1 (en) 2014-01-03
US20140002167A1 (en) 2014-01-02
DE112013003268B4 (de) 2016-04-21
CA2874459C (en) 2020-12-08
GB2515443A (en) 2014-12-24
GB201419664D0 (en) 2014-12-17
GB2515443B (en) 2015-04-22
KR20150013491A (ko) 2015-02-05
US8736340B2 (en) 2014-05-27
DE112013003268T5 (de) 2015-04-23
WO2014004053A1 (en) 2014-01-03
KR101643076B1 (ko) 2016-08-10

Similar Documents

Publication Publication Date Title
CN104335488A (zh) 差分时钟信号发生器
US11139805B1 (en) Bi-directional adaptive clocking circuit supporting a wide frequency range
CN102362432A (zh) 具有扫描测试支持的低功率双边沿触发存储单元及其时钟门控电路
KR20090035592A (ko) 클럭 에지 복원을 갖는 펄스 카운터
US9054941B2 (en) Clock and data recovery using dual manchester encoded data streams
US9337817B2 (en) Hold-time optimization circuit and receiver with the same
WO2023048980A1 (en) Adaptive clock duty-cycle controller
US8520428B2 (en) Combined data level-shifter and DE-skewer
WO2023048977A1 (en) Adaptive clock duty-cycle controller
CN108347245B (zh) 时钟分频器
CN111934655B (zh) 一种脉冲时钟产生电路、集成电路和相关方法
CN204836104U (zh) 一种基于逻辑延时锁定的抗干扰电路
US7042267B1 (en) Gated clock circuit with a substantially increased control signal delay
US8542048B2 (en) Double edge triggered flip flop
CN107592099B (zh) D触发器
KR102491690B1 (ko) 클락 검출기 및 클락 검출 방법
CN205811975U (zh) 应用于电荷泵系统的时钟产生电路
CN109039322A (zh) 一种减少cmos反向器短路电流的方法
US7400178B2 (en) Data output clock selection circuit for quad-data rate interface
KR102002466B1 (ko) 디지털 카운터
CN104917497A (zh) 一种基于逻辑延时锁定的抗干扰电路及方法
Sudhakar et al. Design and implementation of adaptive clock gating technique with double edge triggered flip flops
CN1716772A (zh) 门控时钟电路及相关方法
US6885228B2 (en) Non-iterative signal synchronization
US10886906B1 (en) Duty-cycle correction using balanced clocks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant