DE112013003268B4 - Differenztaktsignalgenerator - Google Patents

Differenztaktsignalgenerator Download PDF

Info

Publication number
DE112013003268B4
DE112013003268B4 DE112013003268.6T DE112013003268T DE112013003268B4 DE 112013003268 B4 DE112013003268 B4 DE 112013003268B4 DE 112013003268 T DE112013003268 T DE 112013003268T DE 112013003268 B4 DE112013003268 B4 DE 112013003268B4
Authority
DE
Germany
Prior art keywords
signal
differential
ended
clock signal
data output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013003268.6T
Other languages
English (en)
Other versions
DE112013003268T5 (de
Inventor
W. c/o IBM Corporation Milton David
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112013003268T5 publication Critical patent/DE112013003268T5/de
Application granted granted Critical
Publication of DE112013003268B4 publication Critical patent/DE112013003268B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Abstract

Differenztaktsignalgenerator (100), aufweisend: einen Signalwandler (102), der ein erstes Differenztaktsignal (101) in ein Eintaktsignal (103) umwandelt; einen endlichen Automaten (finite state machine) (105), der das Eintaktsignal empfängt und auf der Grundlage des Eintaktsignals und einer Gruppe von Signalanpassungsparametern (108) zwei Eintakt-Steuersignale (106, 107) ausgibt; und eine Ausrichteinheit (110), die das erste Differenztaktsignal, das Eintaktsignal und die zwei Eintakt-Steuersignale empfängt und auf der Grundlage des ersten Differenztaktsignals, des Eintaktsignals und der zwei Eintakt-Steuersignale ein zweites Differenztaktsignal (111) ausgibt.

Description

  • HINTERGRUND
  • Gebiet der Erfindung
  • Die hierin offenbarten Ausführungsformen betreffen die Taktsignalerzeugung und insbesondere einen Differenztaktsignalgenerator mit einer Verzögerungsfähigkeit und wahlweise mit Fähigkeiten zum Anpassen und Ausrichten von Frequenzen.
  • Beschreibung des Stands der Technik
  • Taktsignalgeneratoren (die auch als Takterzeugungsschaltungen bezeichnet werden) erzeugen Taktsignale, die zur exakten Steuerung des Zeitablaufs bei digitalen Logikschaltungen mit einer integrierten Schaltung und auf diese Weise zur Steuerung des Betriebsverhaltens der integrierten Schaltung verwendet werden. Ein typischer Taktgenerator erzeugt ein in der Technik als „Eintaktsignal” bezeichnetes Taktsignal. Ein Eintaktsignal wird auf einer Leitung übertragen und zeigt periodische Übergänge zwischen einem hohen Spannungswert und einem niedrigen Spannungswert. Die Spannung auf der Leitung wird am Empfangsende erfasst, und die Übergänge auf niedrige Spannung und/oder auf hohe Spannung (d. h. die fallende bzw. steigende Flanke des empfangenen Signals) werden als Referenz verwendet, um den Zeitablauf wichtiger Aktionen innerhalb von digitalen Schaltungen (um z. B. Buszyklen zu synchronisieren oder Datenoperationen auszulösen) exakt zu steuern.
  • Oftmals erfordern unterschiedliche Logikschaltungen innerhalb derselben integrierten Schaltung Taktsignale mit unterschiedlichen Frequenzen (d. h. bei denen fallende oder steigende Flanken öfter oder weniger oft auftreten). Daher kann eine Anzahl unterschiedlicher Eintaktsignalgeneratoren, jeder mit einem Frequenzteiler, in eine integrierte Schaltung einbezogen sein. Insbesondere empfangen derartige Eintaktsignalgeneratoren ein Eintaktsignal und geben ein weiteres Eintaktsignal aus, das eine andere Frequenz als das Eingangstaktsignal aufweist. Beispielsweise kann ein Taktsignalgenerator die Frequenz eines Eintaktsignals durch 1, durch 2, durch 3 usw. teilen. Leider kann bei Verwendung eines derartigen Taktsignalgenerators eine Differenz bei der Verzögerungszeit zwischen den verschiedenen Taktsignalen auftreten, die innerhalb der integrierten Schaltung in Betrieb sind. Diese Differenz bei der Verzögerungszeit wird als Taktversatz bezeichnet und kann sich negativ auf das Betriebsverhalten auswirken. Insbesondere sollten Flanken unterschiedlicher Taktsignale innerhalb einer integrierten Schaltung zeitlich synchron sein. Wenn zum Beispiel ein Ausgangstaktsignal ein durch 2 geteiltes Signal eines Eingangstaktsignals ist, sollte jede andere Flanke des Eingangstaktsignals auf eine Flanke am Ausgangstaktsignal ausgerichtet sein. Wenn sie nicht ausgerichtet sind, wird der Unterschied als Versatz bezeichnet, und dieser Versatz kann sich negativ auf das Betriebsverhalten auswirken. Daher wurden verschiedene Ausführungsformen eines Eintaktsignalgenerators entwickelt, die eine Kombination aus Prozessen zum Teilen von Frequenzen und Ausrichten von Frequenzen durchführen.
  • Die oben beschriebenen Eintaktsignalgeneratoren sind für die Zwecke geeignet, für die sie entworfen wurden. Da der Zeitablauf jedoch auf dem Spannungswert der Leitung beruht, auf der das Eintaktsignal übertragen wird, ist das Betriebsverhalten von digitalen Schaltungen, die Eintaktsignale nutzen, gegenüber Spannungsschwankungen empfindlich. Um die mit Eintaktsignalen verbundenen Probleme der Spannungsempfindlichkeit zu überwinden, wurden Differenztaktsignale entwickelt.
  • Bei einem Differenztaktsignal bilden zwei Leitungen eine Schleife zwischen einem Sendeende und einem Empfangsende in der Weise, dass der durch die beiden Leitungen fließende Strom gleich groß ist, aber in entgegengesetzte Richtungen fließt. Ein Eingangssignal wird so über beide Leitungen geschickt, dass es um 180 Grad phasenverschoben ist. Die Spannungsdifferenz zwischen den zwei Leitungen am Empfangsende wird ermittelt, und insbesondere werden die Polarität der Spannungsdifferenz ermittelt und die Übergänge zur negativen Polarität und/oder positiven Polarität (d. h. die fallende bzw. steigende Flanke des empfangenen Signals) als Referenz verwendet, um den Zeitablauf wichtiger Aktionen innerhalb von digitalen Schaltungen (um z. B. Buszyklen zu synchronisieren oder Datenoperationen auszulösen) exakt zu steuern. Solange die beiden Leitungen elektromagnetisch eng gekoppelt sind, ist das Differenztaktsignal weniger rauschempfindlich. Des Weiteren ist das Betriebsverhalten von digitalen Schaltungen, die Differenzsignale nutzten, unempfindlich gegenüber Spannungsschwankungen, da der Zeitablauf auf der Polarität der Spannungsdifferenz zwischen den zwei Leitungen beruht, auf denen das Differenztaktsignal übertragen wird, und nicht auf den Spannungswerten auf den Leitungen selbst.
  • Wie oben erwähnt erfordern unterschiedliche Logikschaltungen innerhalb derselben integrierten Schaltung Taktsignale mit unterschiedlichen Frequenzen (d. h. bei denen fallende oder steigende Flanken öfter oder weniger oft auftreten). Das Erzeugen von Differenztaktsignalen mit unterschiedlichen Frequenzen wird normalerweise erreicht, indem zunächst ein Differenztaktsignal in ein Eintaktsignal umgewandelt wird. Anschließend wird das Eintaktsignal in einen Eintaktsignalgenerator wie zum Beispiel in den oben beschriebenen eingegeben, der eine Kombination aus Prozessen zum Teilen und Ausrichten von Frequenzen durchführt, um ein weiteres Eintaktsignal auszugeben. Der Ausgang des Eintaktsignalgenerators wird anschließend wieder zurück in ein Differenztaktsignal umgewandelt. Leider macht eine Verarbeitung auf diese Weise das Signal anfälliger gegenüber Rauschen und Stromversorgungsschwankungen, sodass die Vorteile der Verwendung des Differenztaktsignals erst einmal verloren gehen.
  • Die US 2006/0 256 880 A1 offenbart ein System und ein Verfahren zum Erkennen und Korrigieren von Versatz zwischen differenziellen Signalen eines Signals in einer Differenzleitung. Das System ist geeignet für eine Anwendung in der Differenzleitung zum Weiterleiten zu ihrer Empfängerseite eines an ihrer Senderseite empfangenen Signals. Ein an die Empfängerseite gekoppelter Abschluss-Schaltkreis ist derart konfiguriert, dass jeder Versatz zwischen den differenziellen Signalen einen Rückwurf des Signals von der Empfängerseite zu der Senderseite verursacht. Das System weist des Folgendes auf: einen Versatzreglungsschaltkreis zum Steuern des Versatzes zwischen den differenziellen Signalen an der Senderseite und einen Versatzerfassungsschaltkreis zum Erfassen von Rückwürfen des Signals an der Senderseite und um ein Signal zum Justieren des Versatzes zwischen den differenziellen Signalen an der Senderseite dem Versatzreglungsschaltkreis zu übermitteln, wobei das Justieren eine Verminderung des Versatzes zwischen den differenziellen Signalen an der Empfängerseite und als Folge davon auch eine Verminderung des Versatzes zwischen den differenziellen Signalen an der Senderseite veranlasst.
  • KURZDARSTELLUNG
  • In Anbetracht der vorhergehenden Ausführungen werden hierin Ausführungsformen eines Differenztaktsignalgenerators offenbart, der ein erstes Differenztaktsignal unter Verwendung einer Kombination aus sowohl Differenz- als auch Nicht-Differenz-Bestandteilen verwendet, um ein zweites Differenztaktsignal zu erzeugen. Insbesondere wandelt ein Signalwandler das erste Differenztaktsignal in ein Eintaktsignal um. Das Eintaktsignal wird durch einen endlichen Automaten (finite state machine) verwendet, um zwei Eintakt-Steuersignale zu erzeugen. Eine Ausrichteinheit, die ein Paar Eintakt-Flipflops und entweder Multiplexer oder Logikgatter aufweist, empfangt und verarbeitet das erste Differenztaktsignal, das Eintaktsignal und das bzw. die Steuersignale, um ein zweites Differenztaktsignal auszugeben, sodass sich das zweite Differenztaktsignal vom ersten Differenztaktsignal unterscheidet (z. B. hinsichtlich der Verzögerung und wahlweise der Frequenz), aber synchron mit dem ersten Differenztaktsignal verknüpft ist (d. h., die steigende und fallende Flanke des zweiten Differenztaktsignals treten gleichzeitig mit der steigenden und/oder fallenden Flanke des ersten Differenztaktsignals auf). Da sich der gesamte Weg vom ersten Differenztaktsignal bis zum zweiten Differenztaktsignal vollständig im Differenzbereich befindet, ist das entstehende zweite Differenztaktsignal weniger anfällig gegenüber Rauschen und Stromversorgungsschwankungen. Darüber hinaus besteht weniger Unsicherheit in Bezug auf das zweite Differenztaktsignal, da die Taktlatenz kleiner ist.
  • Insbesondere werden hierin Ausführungsformen eines Differenztaktsignalgenerators offenbart, der einen Signalwandler, einen endlichen Automaten und eine Ausrichteinheit aufweist.
  • Bei jeder der Ausführungsformen kann der Signalwandler ein erstes Differenztaktsignal in ein Eintaktsignal umwandeln. Der endliche Automat kann das Eintaktsignal empfangen und auf der Grundlage des Eintaktsignals und einer Gruppe von Signalanpassungsparametern zwei Eintakt-Steuersignale ausgeben (d. h. ein erstes Eintakt-Steuersignal und ein zweites Eintakt-Steuersignal, das sich vom ersten Eintakt-Steuersignal unterscheidet). Anschließend kann die Ausrichteinheit das erste Differenztaktsignal, das Eintakt-Steuersignal und die zwei Eintakt-Steuersignale empfangen und auf der Grundlage dieser Signale ein zweites Differenztaktsignal ausgeben, das sich vom ersten Differenztaktsignal unterscheidet (z. B. in Bezug auf Verzögerung und wahlweise Frequenz), aber synchron mit dem ersten Differenztaktsignal verknüpft ist (d. h., die steigende und fallende Flanke des zweiten Differenztaktsignals treten zeitgleich mit der steigenden und/oder fallenden Flanke des ersten Differenztaktsignals auf).
  • Bei einer Ausführungsform kann die Ausrichteinheit eine Eintaktsignal-Umkehreinheit, ein erstes Flipflop, ein zweites Flipflop und einen einzelnen Multiplexer aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit das Eintaktsignal invertieren, um ein invertiertes Eintaktsignal auszugeben. Das erste Flipflop kann das erste Eintakt-Steuersignal durch das invertierte Eintaktsignal abtasten, um ein erstes abgetastetes Eintaktsignal auszugeben. Das zweite Flipflop kann das zweite Eintakt-Steuersignal mit dem invertierten Eintaktsignal abtasten, um ein zweites abgetastetes Eintaktsignal auszugeben. Schließlich kann der einzelne Multiplexer ein Auswahlsignal empfangen, das das erste Differenztaktsignal aufweist, kann Eintakt-Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal aus dem ersten Flipflop und das zweite abgetastete Eintaktsignal aus dem zweiten Flipflop aufweisen, und kann ein Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal ausgeben.
  • Bei einer weiteren Ausführungsform kann die Ausrichteinheit eine Eintaktsignal-Umkehreinheit, ein erstes Flipflop, ein zweites Flipflop und mehrere Multiplexer aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit wie bei der zuvor beschriebenen Ausführungsform das Eintaktsignal invertieren, um ein invertiertes Eintaktsignal auszugeben, das erste Flipflop kann das erste Eintakt-Steuersignal durch das invertierte Eintaktsignal abtasten, um ein erstes abgetastetes Eintaktsignal auszugeben, und das zweite Flipflop kann das zweite Eintakt-Steuersignal durch das Eintakt-Steuersignal abtasten, um ein zweites abgetastetes Eintaktsignal auszugeben. Jedoch können anstelle eines einzelnen Multiplexers mit den abgetasteten Eintaktsignalen als Dateneingangssignalen und dem ersten Differenztaktsignal als Auswahlsignal mehrere Multiplexer verwendet werden, die Differenz-Dateneingangssignale und -Datenausgangssignale und Eintakt-Auswahlsignale aufweisen. Insbesondere können die mehreren Multiplexer einen ersten Multiplexer und einen zweiten Multiplexer aufweisen, die parallel mit einem dritten Multiplexer verbunden sind. Der erste Multiplexer und der zweite Multiplexer können jeweils vom zweiten Flipflop das zweite abgetastete Eintaktsignal als Auswahlsignale empfangen (d. h. als erstes Auswahlsignal bzw. als zweites Auswahlsignal), und der dritte Multiplexer kann vom ersten Flipflop das erste abgetastete Eintaktsignal als drittes Auswahlsignal empfangen. Darüber hinaus kann zumindest der erste Multiplexer ein Differenz-Dateneingangssignal empfangen, das das erste Differenztaktsignal aufweist, und der dritte Multiplexer kann ein Differenz-Datenausgangssignal ausgeben, insbesondere das zweite Differenztaktsignal.
  • Bei noch einer weiteren Ausführungsform kann die Ausrichteinheit eine Eintaktsignal-Umkehreinheit, ein erstes Flipflop, ein zweites Flipflop und mehrere Logikgatter aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit wie bei den zuvor beschriebenen Ausführungsformen das Eintaktsignal invertieren, um ein invertiertes Eintaktsignal auszugeben, das erste Flipflop kann das erste Eintakt-Steuersignal durch das invertierte Eintaktsignal abtasten, um ein erstes abgetastetes Eintaktsignal auszugeben, und das zweite Flipflop kann das zweite Eintakt-Steuersignal durch das Eintakt-Steuersignal abtasten, um ein zweites abgetastetes Eintaktsignal auszugeben. Jedoch können anstelle mehrerer Multiplexer mehrere Logikgatter verwendet werden, die eine Kombination aus Differenztakt- und Eintakt-Dateneingangssignalen aufweisen.
  • Insbesondere können diese mehreren Logikgatter mindestens ein erstes UND-Gatter, ein zweites UND-Gatter, ein drittes UND-Gatter und entweder ein ODER-Gatter oder ein viertes UND-Gatter aufweisen. Das erste UND-Gatter kann erste Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal aus dem ersten Flipflop und das erste Differenztaktsignal aufweisen, und ein erstes Differenz-Datenausgangssignal ausgeben. An einem Differenzsignal-Kreuzungspunkt können die Leitungen des ersten Differenztaktsignals gekreuzt sein, um ein invertiertes Differenztaktsignal zu erzielen. Das zweite UND-Gatter kann zweite Dateneingangssignale empfangen, die das zweite abgetastete Eintaktsignal aus dem zweiten Flipflop und das invertierte Differenztaktsignal aufweisen, und ein zweites Differenz-Datenausgangssignal ausgeben. Das dritte UND-Gatter kann dritte Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal aus dem ersten Flipflop und das zweite abgetastete Eintaktsignal aus dem zweiten Flipflop aufweisen, und ein Eintakt-Datenausgangssignal ausgeben. Ein ODER-Gatter kann vierte Dateneingangssignale empfangen, die das erste Differenz-Datenausgangssignal aus dem ersten UND-Gatter, das zweite Differenz-Datenausgangssignal aus dem zweiten UND-Gatter und das Eintakt-Datenausgangssignal aus dem dritten UND-Gatter aufweisen, und ein drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal ausgeben.
  • Alternativ kann anstelle eines ODER-Gatters ein viertes UND-Gatter verwendet werden. In diesem Fall können an einem zweiten Differenzsignal-Kreuzungspunkt die Leitungen des ersten Differenz-Datenausgangssignals aus dem ersten UND-Gatter gekreuzt sein, um ein invertiertes erstes Differenz-Datenausgangssignal zu erzielen. An einem dritten Differenzsignal-Kreuzungspunkt können die Leitungen des zweiten Differenz-Datenausgangssignals aus dem zweiten UND-Gatter gekreuzt sein, um ein invertiertes zweites Differenz-Datenausgangssignal zu erzielen. Eine zweite Eintaktsignal-Umkehreinheit kann das Eintakt-Datenausgangssignal aus dem dritten UND-Gatter umkehren und ein invertiertes Eintakt-Datenausgangssignal ausgeben. Ein viertes UND-Gatter kann vierte Dateneingangssignale empfangen, die das invertierte erste Differenz-Datenausgangssignal, das invertierte zweite Differenz-Datenausgangssignal und das invertierte Eintakt-Datenausgangssignal aufweisen, und ein drittes Differenz-Datenausgangssignal ausgeben. Schließlich können an einem vierten Differenzsignal-Kreuzungspunkt die Leitungen des dritten Differenz-Datenausgangssignals gekreuzt sein, um ein invertiertes drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal zu erzielen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die hierin offenbarten Ausführungsformen werden anhand der ausführlichen Beschreibung unter Bezugnahme auf die Zeichnungen besser verständlich, die nicht unbedingt maßstabsgerecht sind, und wobei:
  • 1A eine schematische Darstellung ist, die Ausführungsformen eines Differenztaktsignalgenerators veranschaulicht;
  • 1B ein Zeitablaufdiagramm ist, das einen beispielhaften Differenztaktsignaleingang in den Differenztaktsignalgenerator aus 1A und einen beispielhaften Differenztaktsignalausgang aus dem Differenztaktsignalgenerator aus 1A veranschaulicht;
  • 2 eine schematische Darstellung ist, die eine beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 1A aufgenommen sein kann;
  • 3 eine schematische Darstellung ist, die eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 1A aufgenommen sein kann;
  • 4 eine schematische Darstellung ist, die noch eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 1A aufgenommen sein kann;
  • 5 eine schematische Darstellung ist, die noch eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 1A aufgenommen sein kann;
  • 6 eine schematische Darstellung ist, die noch eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 1A aufgenommen sein kann;
  • 7A eine schematische Darstellung ist, die Ausführungsformen eines Differenztaktsignalgenerators veranschaulicht;
  • 7B ein Zeitablaufdiagramm ist, das einen beispielhaften Differenztaktsignaleingang in den Differenztaktsignalgenerator aus 7A und einen beispielhaften Differenztaktsignalausgang aus dem Differenztaktsignalgenerator aus 7A veranschaulicht;
  • 8 eine schematische Darstellung ist, die eine beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 7A aufgenommen sein kann;
  • 9 eine schematische Darstellung ist, die eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 7A aufgenommen sein kann;
  • 10 eine schematische Darstellung ist, die noch eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 7A aufgenommen sein kann;
  • 11 eine schematische Darstellung ist, die noch eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 7A aufgenommen sein kann; und
  • 12 eine schematische Darstellung ist, die noch eine weitere beispielhafte Ausrichteinheit veranschaulicht, die in den Differenztaktsignalgenerator aus 7A aufgenommen sein kann.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Wie oben erwähnt wird das Erzeugen von Differenztaktsignalen mit unterschiedlichen Frequenzen normalerweise erreicht, indem zunächst ein Differenztaktsignal in ein Eintaktsignal umgewandelt wird. Anschließend wird das Eintaktsignal einem Eintaktsignalgenerator wie zum Beispiel dem oben beschriebenen zugeführt, der eine Kombination aus Prozessen zum Teilen und Ausrichten von Frequenzen durchführt, um ein weiteres Eintaktsignal auszugeben. Der Ausgang des Eintaktsignalgenerators wird anschließend wieder zurück in ein Differenztaktsignal umgewandelt. Leider macht eine Verarbeitung auf diese Weise das Signal anfälliger gegenüber Rauschen und Stromversorgungsschwankungen, sodass die Vorteile der Verwendung des Differenztaktsignals erst einmal verloren gehen.
  • In Anbetracht der vorhergehenden Ausführungen werden hierin Ausführungsformen eines Differenztaktsignalgenerators offenbart, der ein erstes Differenztaktsignal unter Verwendung einer Kombination aus sowohl Differenz- als auch Nicht-Differenz-Bestandteilen verwendet, um ein zweites Differenztaktsignal zu erzeugen. Insbesondere wandelt ein Signalwandler das erste Differenztaktsignal in ein Eintaktsignal um. Das Eintaktsignal wird entweder durch einen endlichen Automaten (finite state machine) verwendet, um zwei Eintakt-Steuersignale zu erzeugen, oder durch einen Signalformgenerator, um ein Eintakt-Signalformsteuersignal zu erzeugen. In jedem Falle empfängt und verarbeitet eine Ausrichteinheit, die ein Paar Eintakt-Flipflops und entweder Multiplexer oder Logikgatter aufweist, das erste Differenztaktsignal, das Eintaktsignal und das bzw. die Steuersignal(e), um ein zweites Differenztaktsignal auszugeben, das sich vom ersten Differenztaktsignal unterscheidet (z. B. hinsichtlich der Verzögerung und wahlweise der Frequenz), aber synchron mit dem ersten Differenztaktsignal verknüpft ist (d. h., die steigende und fallende Flanke des zweiten Differenztaktsignals treten gleichzeitig mit der steigenden und/oder fallenden Flanke des ersten Differenztaktsignals auf). Da sich der gesamte Weg vom ersten Differenztaktsignal bis zum zweiten Differenztaktsignal vollständig im Differenzbereich befindet, ist das entstehende zweite Differenztaktsignal weniger anfälliger gegenüber Rauschen und Stromversorgungsschwankungen. Darüber hinaus besteht weniger Unsicherheit in Bezug auf das zweite Differenztaktsignal, da die Taktlatenz kleiner ist.
  • Insbesondere werden unter Bezugnahme auf 1A hierin Ausführungsformen eines Differenztaktsignalgenerators 100 offenbart, der einen Signalwandler 102, einen endlichen Automaten 105 und eine Ausrichteinheit 110 aufweist.
  • Bei jeder der Ausführungsformen kann der Signalwandler 102 ein erstes Differenztaktsignal 101 in ein Eintaktsignal 103 umwandeln (d. h., er kann zur Umwandlung angepasst, zur Umwandlung konfiguriert usw. sein).
  • Der endliche Automat 105 kann das Eintaktsignal 103 empfangen und das Eintaktsignal 103 auf der Grundlage einer zuvor eingerichteten und gespeicherten Gruppe 108 von Signalanpassungsparametern verarbeiten (d. h., er kann zur Verarbeitung angepasst, zur Verarbeitung konfiguriert, zur Verarbeitung programmiert usw. sein), um zwei Eintakt-Steuersignale auszugeben (d. h. ein erstes Eintakt-Steuersignal 106 und ein zweites Eintakt-Steuersignal 107, das sich vom ersten Eintakt-Steuersignal unterscheidet). Insbesondere kann die Gruppe von Signalanpassungsparametern 108 eine optionale Signalfrequenzanpassung (z. B. Frequenzteilung) angeben, und der endliche Automat 105 kann das Eintakt-Steuersignal 103 auf der Grundlage dieser Parameter verarbeiten, um ein Paar aus Eintakt-Steuersignalen 106, 107 auszugeben. Diese Eintakt-Steuersignale 106, 107 werden, wie nachstehend eingehender erörtert wird, anschließend durch die Ausrichteinheit 110 verarbeitet, um ein zweites Differenztaktsignal 111 auszugeben und eine Signalverzögerung, die als Funktion der Struktur der Ausrichteinheit 110 festgelegt ist, und eine beliebige gewünschte Frequenzanpassung (z. B. Frequenzteilung) zu erzielen.
  • Der endliche Automat 105 kann zum Beispiel einen endlichen Automaten wie den aufweisen, der ausführlich im US-Patent Nr. 6 507 230 beschrieben ist, das durch die oben aufgeführte Bezugnahme einen Bestandteil des vorliegenden Dokuments bildet, der auf dem Einfachen einer Taktfrequenz arbeiten kann, um Informationen über zwei unterschiedliche ausgegebene Steuersignale 106, 107 getrennt zu codieren, um bei jedem Taktzyklus eine oder zwei Taktflanken zu verbreiten. Insbesondere kann der endliche Automat 105 bei jedem Taktzyklus des Eintaktsignals 103 zwei Werte über die Eintakt-Steuersignale 106, 107 erzeugen (d. h., er kann zur Erzeugung angepasst, zur Erzeugung konfiguriert usw. sein). Das Steuersignal 106 kann einen Wert der ersten Hälfte eines Taktzyklus ergeben, und das Störsignal 107 kann einen Wert der zweiten Hälfte desselben Taktzyklus ergeben oder umgekehrt. Die Werte der Steuersignale 106, 107 können bei jedem Taktzyklus anders sein.
  • Die Ausrichteinheit 110 kann das erste Differenztaktsignal 101, das Eintaktsignal 103 und die beiden Eintakt-Steuersignale 106, 107 empfangen und auf der Grundlage all dieser Signale 101, 103, 106 und 107 ein zweites Differenztaktsignal 111 ausgeben, des sich vom ersten Differenztaktsignal 101 unterscheidet, aber im Wesentlichen zeitlich synchron mit diesem ist. Das bedeutet, dass die Ausrichteinheit 110 diese Signale 101, 103, 106 und 107 so verarbeiten kann, dass das zweite Differenztaktsignal 111 in Bezug auf das erste Differenztaktsignal 101 verzögert wird und wahlweise ferner eine andere Frequenz als das erste Differenztaktsignal 101 aufweist.
  • Beispielsweise kann die Ausrichteinheit 110 diese Signale 101, 103, 106 und 107 so verarbeiten, dass das erste Differenztaktsignal 101 eine erste Frequenz und das zweite Differenztaktsignal 111 eine zweite Frequenz aufweist, die gleich der durch n geteilten ersten Frequenz ist, wobei n eine Zahl ist, die in der Gruppe von Signalanpassungsparametern 108 angegeben ist. Diese Zahl n kann zum Beispiel 1 betragen, wenn die erforderliche Signalanpassung eine Signalverzögerung und keine Frequenzanpassung ist. Diese Zahl n kann beispielsweise 1,5, 2, 2,5, 3, 3,5, 4, 4,5 und so weiter betragen, wenn die erforderliche Frequenzanpassung eine einfache Frequenzteilung ist. Alternativ können komplexere Formen verwendet werden, wenn die gewünschte Frequenzanpassung komplexer ist (z. B. wenn sich der Frequenzwert des zweiten Differenztaktsignals 111 im Laufe der Zeit abwechseln soll).
  • Des Weiteren kann die Ausrichteinheit 110 diese Signale 101, 103, 106 und 107 so verarbeiten, dass, obwohl sich das erste und das zweite Differenztaktsignal 101 und 111 in Bezug auf Verzögerung und wahlweise Frequenz unterscheiden, das zweite Differenztaktsignal 111 Flanken aufweist (z. B. steigende oder fallende Flanken) die im Wesentlichen mit Flanken des ersten Differenztaktsignals 111 zeitlich synchron (d. h. im Wesentlichen zeitgleich) sind. Anders ausgedrückt kann die Ausrichteinheit 110 diese Signale 101, 103, 106 und 107 so verarbeiten, dass jede einzelne der Flanken, steigend und fallend, des zweiten Differenztaktsignals 111, das durch die Ausrichteinheit 110 ausgegeben wird, mit einer bestimmten Flanke, steigend oder fallend, des ersten Differenztaktsignals 101 zeitgleich ist.
  • Wenn zum Beispiel die Signalanpassungsparameter, wie im Zeitablaufdiagramm aus 1B veranschaulicht, eine Funktion zur Teilung durch 2 bereitstellen, sodass die Frequenz des zweiten Differenztaktsignals 111 die Hälfte der Frequenz des ersten Differenztaktsignals 101 beträgt, kann jede Flanke, steigend und fallend, des zweiten Differenztaktsignals 111 im Wesentlichen mit jeder anderen Flanke (z. B. jeder steigenden Flanke) des ersten Differenztaktsignals 101 zeitlich synchron sein (d. h. zeitgleich mit dieser auftreten).
  • Unter Bezugnahme auf 2 kann die Ausrichteinheit 110 des Differenztaktsignalgenerators 100 aus 1 bei einer Ausführungsform eine Eintaktsignal-Umkehreinheit 210, ein Paar Flipflops (z. B. ein erstes Flipflop 201 und ein zweites Flipflop 202) und einen einzelnen Multiplexer 250 aufweisen.
  • Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 210 das Eintaktsignal 103 empfangen und invertieren (d. h., sie kann zur Invertierung angepasst, zur Invertierung konfiguriert usw. sein), um ein invertiertes Eintaktsignal 211 auszugeben.
  • Die Flipflops 201, 202 können jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 201 kann durch das invertierte Eintaktsignal 211, das als Taktsignal für dieses Flipflop 201 fungiert, das erste Eintakt-Steuersignal 106 abtasten, das als Dateneingangssignal für dieses Flipflop 201 fungiert, um ein erstes abgetastetes Eintaktsignal 208 auszugeben. Das zweite Flipflop 202 kann durch das Eintaktsignal 103, das als Taktsignal für dieses Flipflop 202 fungiert, das zweite Eintakt-Steuersignal 107 abtasten, das als Dateneingangssignal für dieses Flipflop 202 fungiert, um ein zweites abgetastetes Eintaktsignal 209 auszugeben.
  • Schließlich kann der einzelne Multiplexer 250 einen Multiplexer mit zwei Eintakteingängen und Differenzauswahl aufweisen. Insbesondere kann der einzelne Multiplexer 250 ein Auswahlsignal empfangen, das das erste Differenztaktsignal 101 aufweist, kann Eintakt-Dateneingangssignale empfangen, die das erste abgetastete Signal 208 aus dem ersten Flipflop 201 und das zweite abgetastete Signal 209 aus dem zweiten Flipflop 202 aufweisen, und kann diese Signale verarbeiten (d. h. er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 111 auszugeben. Der Fachmann wird erkennen, dass ein Multiplexer mit zwei Eingängen im Allgemeinen so gestaltet ist, dass auf der Grundlage des Zustands des Auswahlsignals eine Auswahl aus zwei Dateneingangssignalen getroffen wird. In diesem Fall kann der Multiplexer 250 ferner einen Signalwandler aufweisen, der das ausgewählte Dateneingangssignal in ein Differenz-Datenausgangssignal umwandelt (d. h. zur Umwandlung angepasst, zur Umwandlung konfiguriert usw. ist).
  • Unter Bezugnahme auf 3 kann die Ausrichteinheit 110 des Differenztaktsignalgenerators 100 aus 1 bei einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 310, ein Paar Flipflops (z. B. ein erstes Flipflop 301 und ein zweites Flipflop 302) und mehrere Multiplexer 351 bis 353 aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 310 wie bei der zuvor beschriebenen Ausführungsform das Eintaktsignal 103 invertieren, um ein invertiertes Eintaktsignal 311 auszugeben. Außerdem können die Flipflops 301, 302 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 301 kann durch das invertierte Eintaktsignal 311, das als Taktsignal für dieses Flipflop 301 fungiert, das erste Eintakt-Steuersignal 106 abtasten, das als Dateneingangssignal für dieses Flipflop 301 fungiert, um ein erstes abgetastetes Eintaktsignal 308 auszugeben. Das zweite Flipflop 302 kann durch das Eintaktsignal 103, das als Taktsignal für dieses Flipflop 302 fungiert, das zweite Eintakt-Steuersignal 107 abtasten, das als Dateneingangssignal für dieses Flipflop 302 fungiert, um ein zweites abgetastetes Eintaktsignal 309 auszugeben. Jedoch können anstelle eines einzelnen Multiplexers mit den abgetasteten Eintaktsignalen als Dateneingangssignalen und dem ersten Differenztaktsignal als Auswahlsignal bei dieser Ausführungsform mehrere Multiplexer 351 bis 353 verwendet werden, die Differenz-Dateneingangssignale und Datenausgangssignale und Eintakt-Auswahlsignale aufweisen.
  • Insbesondere können die mehreren Multiplexer einen ersten Multiplexer 351 und einen zweiten Multiplexer 352 aufweisen, die parallel mit einem dritten Multiplexer 353 verbunden sind. Der erste Multiplexer 351 und der zweite Multiplexer 352 können jeweils vom zweiten Flipflop 302 das zweite abgetastete Eintaktsignal 309 als ihre Auswahlsignale empfangen (d. h. als erstes Auswahlsignal beim ersten Multiplexer 351 und als zweites Auswahlsignal beim zweiten Multiplexer 352), und der dritte Multiplexer 353 kann vom ersten Flipflop 301 das erste abgetastete Eintaktsignal 308 als sein Auswahlsignal (d. h. als drittes Auswahlsignal) empfangen. Darüber hinaus kann der erste Multiplexer 351 ein Differenz-HIGH-Referenzsignal 312 und das erste Differenztaktsignal 101 als seine ersten Differenz-Dateneingangssignale empfangen und diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 316 auszugeben. Das Differenz-HIGH-Referenzsignal 312 ist mit HIGH verbunden.
  • An einem Differenzsignal-Kreuzungspunkt 313 sind die Leitungen, die das Differenztaktsignal 101 übertragen, gekreuzt (d. h. vertauscht), um ein invertiertes Differenztaktsignal 314 zu erzielen. Der zweite Multiplexer 351 kann zweite Differenz-Dateneingangssignale empfangen, die das invertierte Differenztaktsignal 314 und ein Differenz-LOW-Referenzsignal 315 aufweisen, und diese Signale verarbeiten (d. h. er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 317 auszugeben. Das Differenz-LOW-Referenzsignal 312 ist mit Low verbunden.
  • Schließlich kann der dritte Multiplexer 353 dritte Differenz-Dateneingangssignale empfangen, die das erste Differenz-Datenausgangssignal 316 aus dem ersten Multiplexer 351 und das zweite Differenz-Datenausgangssignal 317 aus dem zweiten Multiplexer 352 aufweisen, und kann diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 111 auszugeben.
  • Unter Bezugnahme auf 4 kann die Ausrichteinheit 110 des Differenztaktsignalgenerators 100 aus 1 bei einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 410, ein Paar Flipflops (z. B. ein erstes Flipflop 401 und ein zweites Flipflop 402) und mehrere Multiplexer 451 bis 453 aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 410 wie bei den zuvor beschriebenen Ausführungsformen das Eintaktsignal 103 invertieren, um ein invertiertes Eintaktsignal 411 auszugeben. Außerdem können die Flipflops 401, 402 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 401 kann durch das invertierte Eintaktsignal 411, das als Taktsignal für dieses Flipflop 401 fungiert, das erste Eintakt-Steuersignal 106 abtasten, das als Dateneingangssignal für dieses Flipflop 401 fungiert, um ein erstes abgetastetes Eintaktsignal 408 auszugeben. Das zweite Flipflop 402 kann durch das Eintaktsignal 103, das als Taktsignal für dieses Flipflop 402 fungiert, das zweite Eintakt-Steuersignal 107 abtasten, das als Dateneingangssignal für dieses Flipflop 402 fungiert, um ein zweites abgetastetes Eintaktsignal 409 auszugeben. Auch hier können jedoch anstelle eines einzelnen Multiplexers mit den abgetasteten Eintaktsignalen als Dateneingangssignalen und dem ersten Differenztaktsignal als Auswahlsignal bei dieser Ausführungsform mehrere Multiplexer 451 bis 453 verwendet werden, die Differenz Dateneingangssignale und -Datenausgangssignale und Eintakt-Auswahlsignale aufweisen.
  • In diesem Fall können die mehreren Multiplexer einen ersten Multiplexer 451 und einen zweiten Multiplexer 452 aufweisen, die parallel mit einem dritten Multiplexer 453 verbunden sind. Der erste Multiplexer 451 und der zweite Multiplexer 452 können jeweils vom zweiten Flipflop 402 das zweite abgetastete Eintaktsignal 409 als ihre Auswahlsignale empfangen (d. h. als erstes Auswahlsignal beim ersten Multiplexer 451 und als zweites Auswahlsignal beim zweiten Multiplexer 452), und der dritte Multiplexer 453 kann vom ersten Flipflop 401 das erste abgetastete Eintaktsignal 408 als sein drittes Auswahlsignal empfangen. Darüber hinaus kann der erste Multiplexer 451 erste Differenz-Dateneingangssignale empfangen, die ein Differenz-HIGH-Referenzsignal 412 und das erste Differenztaktsignal 101 aufweisen, und kann diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 413 auszugeben. Das Differenz-HIGH-Referenzsignal 412 ist mit HIGH verbunden.
  • Der zweite Multiplexer 452 kann zweite Differenz-Dateneingangssignale empfangen, die in ähnlicher Weise das erste Differenztaktsignal 101 und das Differenz-HIGH-Referenzsignal 412 aufweisen, und kann diese Signale verarbeiten (d. h. er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 414 auszugeben. An einem Differenzsignal-Kreuzungspunkt 415 können die Leitungen, die das zweite Differenz-Datenausgangssignal 414 übertragen, gekreuzt (d. h. vertauscht) sein, um ein invertiertes zweites Differenz-Datenausgangssignal 416 zu erzielen.
  • Schließlich kann der dritte Multiplexer 453 dritte Differenz-Dateneingangssignale empfangen, die das erste Differenz-Datenausgangssignal 413 aus dem ersten Multiplexer 451 und das invertierte zweite Differenz-Datenausgangssignal 416 aus dem Differenzsignal-Kreuzungspunkt 415 aufweisen, und kann diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 111 auszugeben.
  • Es sollte beachtet werden, dass die Multiplexer bei den Ausführungsformen, die in den 3 und 4 veranschaulicht und oben ausführlich beschrieben sind, in der Lage sein müssen, relativ schnell zu arbeiten. Wenn sich das Auswahlsignal eines beliebigen der Multiplexer ändert, während sich beide Eingänge im selben Zustand befinden und der Ausgang seinen Zustand eingenommen hat, darf am Ausgang keine Aktivität vorliegen. Außerdem muss das Eintaktsignal 103 in ausreichender Weise auf das Differenztaktsignal 101 ausgerichtet sein, sodass es einer Aufbau- und Haltezeit der Taktung von der Länge eines halben Zyklus in den Multiplexern entspricht und keine zeitliche Verzögerung von der Auswahl eines Multiplexers bis zu seinem Ausgang vorliegt. Vorausgesetzt, dass die Aufbau- und Haltezeit beim Multiplexer eingehalten wurde, trifft dies zu, da sich die Multiplexerauswahl nur ändert, wenn beide Dateneingänge in den Multiplexer gleich sind. Darüber hinaus sollte wie oben erwähnt ein endlicher Automat 105, der zur Einbeziehung in diesen Differenztaktsignalgenerator 100 geeignet ist, die Fähigkeit aufweisen, einen Ausgangstakt zu erzeugen, dessen steigende und fallende Flanke mit einer Auflösung von einem halben Taktzyklus an beliebiger Stelle platziert werden kann. Unter spezieller Bezugnahme zum Beispiel auf 3 sollte das Eintaktsignal 103 und eine Hälfte des Differenztaktes, die wahr ist, zeitgleich sein (in Abhängigkeit von Einschränkungen bei der Ausrichtung) Anschließend kann das Eintakt-Steuersignal 106 codieren, was dem Ausgangstakt, der wahr ist (siehe das erste Differenz-Datenausgangssignal 316) entspricht (1 oder 0), während der Eingangstakt, der wahr ist, auf HIGH liegt, und das zweite Eintakt-Steuersignal 107 kann codieren, was dem Ausgangstakt, der wahr ist, entspricht, (1 oder 0), während der Eingangstakt, der wahr ist, auf LOW liegt. Selbstverständlich ist der Ausgangstakt, der falsch ist, (siehe zweites Differenz-Datenausgangssignal 317) stets das Komplement des Ausgangstaktes, der wahr ist, 316.
  • Unter Bezugnahme auf 5 kann die Ausrichteinheit 110 des Differenztaktsignalgenerators 100 aus 1 bei noch einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 510, ein Paar Flipflops (z. B. ein erstes Flipflop 501 und ein zweites Flipflop 502) und mehrere Logikgatter aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 510 wie bei den zuvor beschriebenen Ausführungsformen das Eintaktsignal 103 invertieren, um ein invertiertes Eintaktsignal 511 auszugeben. Außerdem können die Flipflops 501, 502 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 501 kann durch das invertierte Eintaktsignal 511, das als Taktsignal für dieses Flipflop 501 fungiert, das erste Eintakt-Steuersignal 106 abtasten, das als Dateneingangssignal für dieses Flipflop 501 fungiert, um ein erstes abgetastetes Signal 508 auszugeben. Das zweite Flipflop 502 kann durch das Eintaktsignal 103, das als Taktsignal für dieses Flipflop 502 fungiert, das zweite Eintakt-Steuersignal 107 abtasten, das als Dateneingangssignal für dieses Flipflop 502 fungiert, um ein zweites abgetastetes Signal 509 auszugeben. Jedoch können anstelle mehrerer Multiplexer mehrere Logikgatter verwendet werden, die eine Kombination aus Differenztakt- und Eintakt-Dateneingangssignalen empfangen. Diese mehreren Logikgatter können mindestens drei UND-Gatter und ein ODER-Gatter aufweisen, mit dem die drei UND-Gatter elektrisch parallel verbunden sind.
  • Insbesondere können die mehreren Logikgatter ein erstes UND-Gatter 551, ein zweites UND-Gatter 552, ein drittes UND-Gatter 553 und ein ODER-Gatter 554 aufweisen. Das erste UND-Gatter 551 kann erste Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 508 aus dem ersten Flipflop 501 und das erste Differenztaktsignal 101 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 514 auszugeben. An einem Differenzsignal-Kreuzungspunkt 512 können die Leitungen des ersten Differenztaktsignals 101 gekreuzt (d. h. vertauscht) sein, um ein invertiertes Differenztaktsignal 513 zu erzielen. Das zweite UND-Gatter 552 kann zweite Dateneingangssignale empfangen, die das zweite abgetastete Eintaktsignal 509 aus dem zweiten Flipflop 502 und das invertierte Differenztaktsignal 513 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 515 auszugeben. Das dritte UND-Gatter 553 kann dritte Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 508 aus dem ersten Flipflop 501 und das zweite abgetastete Eintaktsignal 509 aus dem zweiten Flipflop 502 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein Eintakt-Datenausgangssignal 516 auszugeben. Das ODER-Gatter 554 kann vierte Dateneingangssignale empfangen, die das erste Differenz-Datenausgangssignal 514 aus dem ersten UND-Gatter 551, das zweite Differenz-Datenausgangssignal 515 aus dem zweiten UND-Gatter und das Eintakt-Datenausgangssignal 516 aus dem dritten UND-Gatter 553 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 111 auszugeben.
  • Unter Bezugnahme auf 6 kann die Ausrichteinheit 110 des Differenztaktsignalgenerators 100 aus 1 bei noch einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 610, ein Paar Flipflops (z. B. ein erstes Flipflop 601 und ein zweites Flipflop 602) und mehrere Logikgatter aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 610 wie bei den zuvor beschriebenen Ausführungsformen das Eintaktsignal 103 invertieren, um ein invertiertes Eintaktsignal 611 auszugeben. Außerdem können die Flipflops 601, 602 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 601 kann durch das invertierte Eintaktsignal 611, das als Taktsignal für dieses Flipflop 601 fungiert, das erste Eintakt-Steuersignal 106 abtasten, das als Dateneingangssignal für dieses Flipflop 601 fungiert, um ein erstes abgetastetes Eintaktsignal 608 auszugeben. Das zweite Flipflop 602 kann mit dem Eintaktsignal 103, das als Taktsignal für dieses Flipflop 602 fungiert, das zweite Eintakt-Steuersignal 107 abtasten, das als Dateneingangssignal für dieses Flipflop 602 fungiert, um ein zweites abgetastetes Eintaktsignal 609 auszugeben. Jedoch können anstelle mehrerer Multiplexer mehrere Logikgatter verwendet werden, die eine Kombination aus Differenztakt- und Eintakt-Dateneingangssignalen empfangen. In diesem Fall ist das ODER-Gatter durch ein viertes UND-Gatter ersetzt.
  • Insbesondere können die mehreren Logikgatter bei dieser Ausführungsform ein erstes UND-Gatter 651, ein zweites UND-Gatter 652, ein drittes UND-Gatter 653, eine Eintaktsignal-Umkehreinheit 621 und ein viertes UND-Gatter 654 aufweisen. Das erste UND-Gatter 651 kann erste Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 608 aus dem ersten Flipflop 601 und das erste Differenztaktsignal 101 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 614 auszugeben. An einem ersten Differenzsignal-Kreuzungspunkt 612 können die Leitungen des ersten Differenztaktsignals 101 gekreuzt (d. h. vertauscht) sein, um ein invertiertes Differenztaktsignal 613 zu erzielen. Das zweite UND-Gatter 652 kann zweite Dateneingangssignale empfangen, die das zweite abgetastete Eintaktsignal 609 aus dem zweiten Flipflop 602 und das invertierte Differenztaktsignal 613 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 615 auszugeben. Das dritte UND-Gatter 653 kann dritte Dateneingangssignale empfangen, die das über das erste Flipflop 601 verknüpfte erste abgetastete Eintakt-Steuersignal 608 und das über das zweite Flipflop 602 verknüpfte zweite abgetastete Eintaktsignal 609 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein Eintakt-Datenausgangssignal 616 auszugeben.
  • An einem zweiten Differenzsignal-Kreuzungspunkt 617 können die Leitungen des Differenz-Datenausgangssignals 614 gekreuzt (d. h. vertauscht) sein, um ein invertiertes erstes Differenz-Datenausgangssignal 618 zu erzielen. An einem dritten Differenzsignal-Kreuzungspunkt 619 können die Leitungen des zweiten Differenz-Datenausgangssignals 615 gekreuzt (d. h. vertauscht) sein, um ein invertiertes zweites Differenz-Datenausgangssignal 620 zu erzielen. Die Eintaktsignal-Umkehreinheit 621 kann das Eintakt-Datenausgangssignal 616 invertieren (d. h., sie kann zur Invertierung angepasst, zur Invertierung konfiguriert usw. sein), um ein invertiertes Eintakt-Datenausgangssignal 622 auszugeben. Das vierte UND-Gatter 654 kann vierte Dateneingangssignale empfangen, die das invertierte erste Differenz-Datenausgangssignal 618, das invertierte zweite Differenz-Datenausgangssignal 620 und das invertierte Eintakt-Datenausgangssignal 622 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal 623 auszugeben. Schließlich können an einem vierten Differenzsignal-Kreuzungspunkt 624 die Leitungen des dritten Differenz-Datenausgangssignals 623 gekreuzt (d. h. vertauscht) sein, um ein invertiertes drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 111 zu erzielen.
  • Unter Bezugnahme auf 7A werden hierin außerdem Ausführungsformen eines Differenztaktsignalgenerators 700 offenbart, der einen Signalwandler 702, einen Signalformgenerator 705 und eine Ausrichteinheit 710 aufweist. Bei jeder dieser Ausführungsformen kann der Signalwandler 702 ein erstes Differenztaktsignal 701 in ein Eintaktsignal 703 umwandeln (d. h., er kann zur Umwandlung angepasst, zur Umwandlung konfiguriert usw. sein). Der Signalformgenerator 705 kann das Eintaktsignal 703 empfangen und das Eintaktsignal 703 auf der Grundlage einer zuvor eingerichteten und gespeicherten Gruppe 708 von Signalanpassungsparametern verarbeiten (d. h., er kann zur Verarbeitung angepasst, zur Verarbeitung konfiguriert, zur Verarbeitung programmiert usw. sein), um ein Signalformsteuersignal 706 auszugeben.
  • Insbesondere kann die Gruppe von Signalanpassungsparametern 708 eine optionale Signalfrequenzanpassung (z. B. Frequenzteilung) angeben, und der Signalformgenerator 705 kann das Eintakt-Steuersignal 703 auf der Grundlage dieser Parameter verarbeiten, um ein Eintakt-Signalformsteuersignal auszugeben. Dieses Eintakt-Signalformsteuersignal 706 wird, wie nachstehend eingehender erörtert wird, anschließend durch die Ausrichteinheit 710 verarbeitet, um ein zweites Differenztaktsignal 711 auszugeben und eine Signalverzögerung, die als Funktion der Struktur der Ausrichteinheit 710 festgelegt ist, und eine beliebige gewünschte Frequenzanpassung (z. B. Frequenzteilung) zu erzielen.
  • Der Signalformgenerator 705 kann zum Beispiel einen Signalformgenerator wie den aufweisen, der ausführlich im US-Patent Nr. 6 507 230 beschrieben ist, das durch die oben aufgeführte Bezugnahme einen Bestandteil des vorliegenden Dokuments bildet. Der Fachmann wird erkennen, dass ein Signalformgenerator zum Beispiel einen endlichen Automaten aufweisen kann, der konfiguriert ist, um ein Signalformsignal auszugeben.
  • Die Ausrichteinheit 710 kann das erste Differenztaktsignal 701, das Eintaktsignal 703 und das Signalformsteuersignal 706 empfangen und auf der Grundlage all dieser Signale 701, 703 und 706 ein zweites Differenztaktsignal 711 ausgeben, das sich vom ersten Differenztaktsignal 701 unterscheidet, aber im Wesentlichen mit diesem zeitlich synchron ist. Das bedeutet, dass die Ausrichteinheit 710 diese Signale 701, 703 und 706 so verarbeiten kann, dass das zweite Differenztaktsignal 711 in Bezug auf das erste Differenztaktsignal 101 verzögert wird und wahlweise ferner eine andere Frequenz als das erste Differenztaktsignal 101 aufweist.
  • Beispielsweise kann die Ausrichteinheit 710 diese Signale 701, 703 und 706 so verarbeiten, dass das erste Differenztaktsignal 701 eine erste Frequenz und das zweite Differenztaktsignal 711 eine zweite Frequenz aufweist, die gleich der durch n geteilten ersten Frequenz ist, wobei n eine Zahl ist, die in der Gruppe von Signalanpassungsparametern 708 angegeben ist. Diese Zahl n kann zum Beispiel 1 betragen, wenn die erforderliche Signalanpassung eine Signalverzögerung und keine Frequenzanpassung ist. Alternativ kann diese Zahl n beispielsweise 1,5, 2, 2,5, 3, 3,5, 4, 4,5 und so weiter betragen, wenn die erforderliche Frequenzanpassung eine Frequenzteilung ist. Alternativ können komplexere Formen verwendet werden, wenn die gewünschte Frequenzanpassung komplexer ist (z. B. wenn sich der Frequenzwert des zweiten Differenztaktsignals 711 im Laufe der Zeit abwechseln soll).
  • Des Weiteren kann die Ausrichteinheit 710 diese Signale so verarbeiten, dass, obwohl sich das erste und das zweite Differenztaktsignal 701 und 711 in Bezug auf Verzögerung und wahlweise Frequenz unterscheiden, das zweite Differenztaktsignal 711 Flanken aufweist (z. B. steigende oder fallende Flanken) die im Wesentlichen mit Flanken des ersten Differenztaktsignals 701 zeitlich synchron (d. h. im Wesentlichen zeitgleich) sind. Anders ausgedrückt kann die Ausrichteinheit 710 diese Signale 701, 703 und 706 so verarbeiten, dass jede einzelne der Flanken, steigend und fallend, des zweiten Differenztaktsignals 711, das durch die Ausrichteinheit 710 ausgegeben wird, mit einer bestimmten Flanke, steigend oder fallend, des ersten Differenztaktsignals 701 zeitgleich ist.
  • Wenn zum Beispiel die Signalanpassungsparameter, wie im Zeitablaufdiagramm aus 7B veranschaulicht, eine Funktion zur Teilung durch 2 bereitstellen, sodass die Frequenz des zweiten Differenztaktsignals 711 die Hälfte der Frequenz des ersten Differenztaktsignals 701 beträgt, kann jede Flanke, steigend und fallend, des zweiten Differenztaktsignals 711 im Wesentlichen mit jeder anderen Flanke (z. B. jeder steigenden Flanke) des ersten Differenztaktsignals 701 zeitlich synchron sein (d. h. zeitgleich mit dieser auftreten).
  • Unter Bezugnahme auf 8 kann die Ausrichteinheit 710 des Differenztaktsignalgenerators 700 aus 7A bei einer Ausführungsform eine Eintaktsignal-Umkehreinheit 810, ein Paar Flipflops (z. B. ein erstes Flipflop 801 und ein zweites Flipflop 802) und einen einzelnen Multiplexer 850 aufweisen.
  • Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 810 das Eintaktsignal 703 empfangen und invertieren (d. h., sie kann zur Invertierung angepasst, zur Invertierung konfiguriert usw. sein), um ein invertiertes Eintaktsignal 811 auszugeben.
  • Die Flipflops 801, 802 können jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 801 kann durch das invertierte Eintaktsignal 811, das als Taktsignal für dieses Flipflop 801 fungiert, das Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 801 fungiert, um ein erstes abgetastetes Eintaktsignal 808 auszugeben. Das zweite Flipflop 802 kann durch das Eintaktsignal 703, das als Taktsignal für dieses Flipflop 802 fungiert, dasselbe Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 802 fungiert, um ein zweites abgetastetes Eintaktsignal 809 auszugeben.
  • Schließlich kann der einzelne Multiplexer 850 einen Multiplexer mit zwei Eintakteingängen und Differenzauswahl aufweisen. Insbesondere kann der einzelne Multiplexer 850 ein Auswahlsignal empfangen, das das erste Differenztaktsignal 701 aufweist, kann Eintakt-Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 808 aus dem ersten Flipflop 801 und das zweite abgetastete Eintaktsignal 809 aus dem zweiten Flipflop 802 aufweisen, und kann diese Signale verarbeiten (d. h. er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 711 auszugeben.
  • Unter Bezugnahme auf 9 kann die Ausrichteinheit 710 des Differenztaktsignalgenerators 700 aus 7A bei einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 910, ein Paar Flipflops (z. B. ein erstes Flipflop 901 und ein zweites Flipflop 902) und mehrere Multiplexer 951 bis 953 aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 910 wie bei der zuvor beschriebenen Ausführungsform das Eintaktsignal 703 invertieren, um ein invertiertes Eintaktsignal 911 auszugeben. Außerdem können die Flipflops 901, 902 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 901 kann durch das invertierte Eintaktsignal 911, das als Taktsignal für dieses Flipflop 901 fungiert, das Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 901 fungiert, um ein erstes abgetastetes Eintaktsignal 908 auszugeben. Das zweite Flipflop 902 kann durch das Eintaktsignal 703, das als Taktsignal für dieses Flipflop 902 fungiert, das Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 902 fungiert, um ein zweites abgetastetes Eintaktsignal 909 auszugeben. Jedoch können anstelle eines einzelnen Multiplexers mit den abgetasteten Eintaktsignalen als Dateneingangssignalen und dem ersten Differenztaktsignal als Auswahlsignal bei dieser Ausführungsform mehrere Multiplexer 951 bis 953 verwendet werden, die Differenz-Dateneingangssignale und Datenausgangssignale und Eintakt-Auswahlsignale aufweisen.
  • Insbesondere können die mehreren Multiplexer einen ersten Multiplexer 951 und einen zweiten Multiplexer 952 aufweisen, die parallel mit einem dritten Multiplexer 953 verbunden sind. Der erste Multiplexer 951 und der zweite Multiplexer 952 können jeweils vom zweiten Flipflop 902 das zweite abgetastete Eintaktsignal 909 als ihre Auswahlsignale empfangen (d. h. als erstes Auswahlsignal beim ersten Multiplexer 951 und als zweites Auswahlsignal beim zweiten Multiplexer 952), und der dritte Multiplexer 953 kann vom ersten Flipflop 901 das erste abgetastete Eintaktsignal 908 als sein Auswahlsignal (d. h. als drittes Auswahlsignal) empfangen. Darüber hinaus kann der erste Multiplexer 951 ein Differenz-HIGH-Referenzsignal 912 und das erste Differenztaktsignal 701 als seine ersten Differenz-Dateneingangssignale empfangen und diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 916 auszugeben. Das Differenz-HIGH-Referenzsignal 912 ist mit HIGH verbunden.
  • An einem Differenzsignal-Kreuzungspunkt 913 können die Leitungen des ersten Differenztaktsignals 701 gekreuzt (d. h. vertauscht) sein, um ein invertiertes Differenztaktsignal 914 zu erzielen. Der zweite Multiplexer 951 kann zweite Differenz-Dateneingangssignale empfangen, die das invertierte Differenztaktsignal 914 und ein Differenz-LOW-Referenzsignal 915 aufweisen, und diese Signale verarbeiten (d. h. er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 917 auszugeben. Das Differenz-LOW-Referenzsignal 912 ist mit LOW verbunden.
  • Schließlich kann der dritte Multiplexer 953 dritte Differenz-Dateneingangssignale empfangen, die das erste Differenz-Datenausgangssignal 916 aus dem ersten Multiplexer 951 und das zweite Differenz-Datenausgangssignal 917 aus dem zweiten Multiplexer 952 aufweisen, und kann diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 711 auszugeben.
  • Unter Bezugnahme auf 10 kann die Ausrichteinheit 710 des Differenztaktsignalgenerators 700 aus 7A bei einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 1010, ein Paar Flipflops (z. B. ein erstes Flipflop 1001 und ein zweites Flipflop 1002) und mehrere Multiplexer 1051 bis 1053 aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 1010 wie bei den zuvor beschriebenen Ausführungsformen das Eintaktsignal 703 invertieren, um ein invertiertes Eintaktsignal 1011 auszugeben. Außerdem können die Flipflops 1001, 1002 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 1001 kann durch das invertierte Eintaktsignal 1011, das als Taktsignal für dieses Flipflop 1001 fungiert, das Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 1001 fungiert, um ein erstes abgetastetes Eintaktsignal 1108 auszugeben. Das zweite Flipflop 1002 kann durch das Eintaktsignal 703, das als Taktsignal für dieses Flipflop 1002 fungiert, das Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 1002 fungiert, um ein zweites abgetastetes Eintaktsignal 1009 auszugeben. Auch hier können jedoch anstelle eines einzelnen Multiplexers mit den abgetasteten Eintaktsignalen als Dateneingangssignalen und dem ersten Differenztaktsignal als Auswahlsignal bei dieser Ausführungsform mehrere Multiplexer 1051 bis 1053 verwendet werden, die Differenz-Dateneingangssignale und -Datenausgangssignale und Eintakt-Auswahlsignale aufweisen.
  • In diesem Fall können die mehreren Multiplexer einen ersten Multiplexer 1051 und einen zweiten Multiplexer 1052 aufweisen, die parallel mit einem dritten Multiplexer 1053 verbunden sind. Der erste Multiplexer 1051 und der zweite Multiplexer 1052 können jeweils vom zweiten Flipflop 1002 das zweite abgetastete Eintaktsignal 1009 als ihre Auswahlsignale empfangen (d. h. als erstes Auswahlsignal beim ersten Multiplexer 1051 und als zweites Auswahlsignal beim zweiten Multiplexer 1052), und der dritte Multiplexer 1053 kann vom ersten Flipflop 1001 das erste abgetastete Eintaktsignal 1008 als sein drittes Auswahlsignal empfangen. Darüber hinaus kann der erste Multiplexer 1051 erste Differenz-Dateneingangssignale empfangen, die ein Differenz-HIGH-Referenzsignal 1012 und das erste Differenztaktsignal 701 aufweisen, und kann diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 1013 auszugeben. Das Differenz-HIGH-Referenzsignal 1012 ist mit HIGH verbunden.
  • Der zweite Multiplexer 1052 kann in ähnlicher Weise zweite Differenz-Dateneingangssignale empfangen, die das erste Differenztaktsignal 701 und das Differenz-HIGH-Referenzsignal 1012 aufweisen, und kann diese Signale verarbeiten (d. h. er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 1014 auszugeben. An einem Differenzsignal-Kreuzungspunkt 1015 können die Leitungen des zweiten Differenz-Datenausgangssignals 1014 gekreuzt (d. h. vertauscht) sein, um ein invertiertes zweites Differenz-Datenausgangssignal 1016 auszugeben.
  • Schließlich kann der dritte Multiplexer 1053 dritte Differenz-Dateneingangssignale empfangen, die das erste Differenz-Datenausgangssignal 1013 aus dem ersten Multiplexer 1051 und das invertierte zweite Differenz-Datenausgangssignal 1016 aus dem Differenzsignal-Kreuzungspunkt 1015 aufweisen, und kann diese Signale verarbeiten (d. h., er kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 711 auszugeben.
  • Unter Bezugnahme auf 11 kann die Ausrichteinheit 710 des Differenztaktsignalgenerators 700 aus 7A bei noch einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 1110, ein Paar Flipflops (z. B. ein erstes Flipflop 1101 und ein zweites Flipflop 1102) und mehrere Logikgatter aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 1110 wie bei den zuvor beschriebenen Ausführungsformen das Eintaktsignal 703 invertieren, um ein invertiertes Eintaktsignal 1111 auszugeben. Außerdem können die Flipflops 1101, 1102 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 1101 kann durch das invertierte Eintaktsignal 1111, das als Taktsignal für dieses Flipflop 1101 fungiert, das Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 1101 fungiert, um ein erstes abgetastetes Eintaktsignal 1108 auszugeben. Das zweite Flipflop 1102 kann durch das Eintaktsignal 703, das als Taktsignal für dieses Flipflop 1102 fungiert, dasselbe Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 1102 fungiert, um ein zweites abgetastetes Eintaktsignal 1109 auszugeben. Jedoch können anstelle mehrerer Multiplexer mehrere Logikgatter verwendet werden, die eine Kombination aus Differenztakt- und Eintakt-Dateneingangssignalen empfangen. Diese mehreren Logikgatter können mindestens drei UND-Gatter und ein ODER-Gatter aufweisen, mit dem die drei UND-Gatter elektrisch parallel verbunden sind.
  • Insbesondere können die mehreren Logikgatter ein erstes UND-Gatter 1151, ein zweites UND-Gatter 1152, ein drittes UND-Gatter 1153 und ein ODER-Gatter 1154 aufweisen. Das erste UND-Gatter 1151 kann erste Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 1108 aus dem ersten Flipflop 1101 und das erste Differenztaktsignal 701 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 1114 auszugeben. An einem Differenzsignal-Kreuzungspunkt 1112 können die Leitungen des ersten Differenztaktsignals 701 gekreuzt (d. h. vertauscht) sein, um ein invertiertes Differenztaktsignal 1113 zu erzielen. Das zweite UND-Gatter 1152 kann zweite Dateneingangssignale empfangen, die das zweite abgetastete Eintaktsignal 1109 aus dem zweiten Flipflop 1102 und das invertierte Differenztaktsignal 1113 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 1115 auszugeben. Das dritte UND-Gatter 1153 kann dritte Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 1108 aus dem ersten Flipflop 1101 und das zweite abgetastete Eintaktsignal 1109 aus dem zweiten Flipflop 1102 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein Eintakt-Datenausgangssignal 1116 auszugeben. Das ODER-Gatter 1154 kann vierte Dateneingangssignale empfangen, die das erste Differenz-Datenausgangssignal 1114 aus dem ersten UND-Gatter 151, das zweite Differenz-Datenausgangssignal 1115 aus dem zweiten UND-Gatter und das Eintakt-Datenausgangssignal 1116 aus dem dritten UND-Gatter 1153 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 711 auszugeben.
  • Unter Bezugnahme auf 12 kann die Ausrichteinheit 710 des Differenztaktsignalgenerators 700 aus 7A bei noch einer weiteren Ausführungsform eine Eintaktsignal-Umkehreinheit 1210, ein Paar Flipflops (z. B. ein erstes Flipflop 1201 und ein zweites Flipflop 1202) und mehrere Logikgatter aufweisen. Bei dieser Ausführungsform kann die Eintaktsignal-Umkehreinheit 1210 wie bei den zuvor beschriebenen Ausführungsformen das Eintaktsignal 703 invertieren, um ein invertiertes Eintaktsignal 1211 auszugeben. Außerdem können die Flipflops 1201, 1202 jeweils zum Beispiel D-Flipflops (die hierin auch als flankengetriggerte Flipflops bezeichnet werden) aufweisen. Das erste Flipflop 1201 kann durch das invertierte Eintaktsignal 1211, das als Taktsignal für dieses Flipflop 1201 fungiert, das Eintakt-Signalformsteuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 1201 fungiert, um ein erstes abgetastetes Eintaktsignal 1208 auszugeben. Das zweite Flipflop 1202 kann durch das Eintaktsignal 703, das als Taktsignal für dieses Flipflop 1202 fungiert, dasselbe Eintakt-Steuersignal 706 abtasten, das als Dateneingangssignal für dieses Flipflop 1202 fungiert, um ein zweites abgetastetes Eintaktsignal 1209 auszugeben. Jedoch können anstelle mehrerer Multiplexer mehrere Logikgatter verwendet werden, die eine Kombination aus Differenztakt- und Eintakt-Dateneingangssignalen empfangen. In diesem Fall ist das ODER-Gatter durch ein viertes UND-Gatter ersetzt.
  • Insbesondere können die mehreren Logikgatter bei dieser Ausführungsform ein erstes UND-Gatter 1251, ein zweites UND-Gatter 1252, ein drittes UND-Gatter 1253, eine Eintaktsignal-Umkehreinheit 1221 und ein viertes UND-Gatter 1254 aufweisen. Das erste UND-Gatter 1251 kann erste Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 1208 aus dem ersten Flipflop 1201 und das erste Differenztaktsignal 701 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein erstes Differenz-Datenausgangssignal 1214 auszugeben. An einem ersten Differenzsignal-Kreuzungspunkt 1212 können die Leitungen des ersten Differenztaktsignals 701 gekreuzt (d. h. vertauscht) sein, um ein invertiertes Differenztaktsignal 1213 zu erzielen. Das zweite UND-Gatter 1252 kann zweite Dateneingangssignale empfangen, die das zweite abgetastete Eintaktsignal 1209 aus dem zweiten Flipflop 1202 und das invertierte Differenztaktsignal 1213 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein zweites Differenz-Datenausgangssignal 1215 auszugeben. Das dritte UND-Gatter 1253 kann dritte Dateneingangssignale empfangen, die das erste abgetastete Eintaktsignal 1208 aus dem ersten Flipflop 1201 und das zweite abgetastete Eintaktsignal 1209 aus dem zweiten Flipflop 1202 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein Eintakt-Datenausgangssignal 1216 auszugeben.
  • An einem zweiten Differenzsignal-Kreuzungspunkt 1217 können die Leitungen des Differenz-Datenausgangssignals 1214 gekreuzt (d. h. vertauscht) sein, um ein invertiertes erstes Differenz-Datenausgangssignal 1218 zu erzielen. An einem dritten Differenzsignal-Kreuzungspunkt 1219 können die Leitungen des zweiten Differenz-Datenausgangssignals 1215 gekreuzt (d. h. vertauscht) sein, um ein invertiertes zweites Differenz-Datenausgangssignal 1220 zu erzielen. Die Eintaktsignal-Umkehreinheit 1221 kann das Eintakt-Datenausgangssignal 1216 invertieren (d. h., sie kann zur Invertierung angepasst, zur Invertierung konfiguriert usw. sein), um ein invertiertes Eintakt-Datenausgangssignal 1222 auszugeben. Das vierte UND-Gatter 1254 kann vierte Dateneingangssignale empfangen, die das invertierte erste Differenz-Datenausgangssignal 1218, das invertierte zweite Differenz-Datenausgangssignal 1220 und das invertierte Eintakt-Datenausgangssignal 1222 aufweisen, und kann diese Signale verarbeiten (d. h., es kann zur Verarbeitung dieser Signale angepasst, zur Verarbeitung dieser Signale konfiguriert usw. sein), um ein drittes Differenz-Datenausgangssignal 1223 auszugeben. Schließlich können an einem vierten Differenzsignal-Kreuzungspunkt 1224 die Leitungen des dritten Differenz-Datenausgangssignals 1223 gekreuzt (d. h. vertauscht) sein, um ein invertiertes drittes Differenz-Datenausgangssignal und insbesondere das zweite Differenztaktsignal 711 zu erzielen.
  • Es sollte beachtet werden, dass bei dem oben beschriebenen und in 7A veranschaulichten Differenztaktsignalgenerator 700 das Eintakt-Signalformsteuersignal 706, das aus dem Signalformgenerator 705 ausgegeben wird, so erzeugt werden sollte, dass es den Anforderungen für die D-Flipflops in der Ausrichteinheit 710 hinsichtlich der Aufbau- und Haltezeit des halben Tastgrades entspricht. Der Fachmann wird erkennen, dass dies gegebenenfalls unter Verwendung von zum Beispiel Pipelining-Registern erreicht werden kann.
  • Es sollte ferner klar sein, dass die hierin verwendete Terminologie ausschließlich zur Beschreibung bestimmter Ausführungsformen dient und nicht als Einschränkung gedacht ist. Der Ausdruck „mit HIGH verbunden” im Zusammenhang mit einem Differenzsignal bezeichnet im hierin verwendeten Sinne ein Differenzsignal, bei dem die Leitung mit dem Wahrheitswert „Wahr” elektrisch mit einer hohen Referenzspannung (Vref high) und das Komplement elektrisch mit einer niedrigen Referenzspannung (Vref low) (z. B. Masse) verbunden ist. Ebenso bezeichnet der Ausdruck „mit LOW verbunden” im Zusammenhang mit einem Differenzsignal im hierin verwendeten Sinne ein Differenzsignal, bei dem die Leitung mit dem Wahrheitswert „Falsch” elektrisch mit einer niedrigen Referenzspannung (Vref low) (z. B. Masse) und das Komplement elektrisch mit einer hohen Referenzspannung (Vref high) verbunden ist. In dem hier verwendeten Sinne schließen die Einzahlformen „ein/eine” und „der/die/das” auch die Pluralformen ein, sofern im Kontext nicht ausdrücklich etwas anderes angegeben ist. Es sollte ferner klar sein, dass die Begriffe „weist auf” und/oder „aufweisend” „schließt ein” und/oder „einschließend” bei Verwendung in der vorliegenden Beschreibung das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Abläufe, Operationen, Elemente und/oder Komponenten bezeichnen, aber das Vorhandensein oder die Hinzufügung eines bzw. einer oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Abläufe, Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließen. Außerdem sollte klar sein, dass die entsprechenden Strukturen, Materialien, Aktionen und Äquivalente aller Mittel bzw. Schritt-plus-Funktion-Elemente (Step plus Function Elements) in den folgenden Ansprüchen alle Strukturen, Materialien oder Aktionen zur Ausführung der Funktion in Verbindung mit anderen ausdrücklich beanspruchten Elementen mit einschließen. Die Beschreibung der offenbarten Ausführungsformen soll der Veranschaulichung dienen und ist nicht als erschöpfend gedacht. Für den Fachmann sind viele Modifikationen und Variationen denkbar, ohne dass diese eine Abweichung vom Schutzbereich und Gedanken der offenbarten Ausführungsformen darstellen würden.
  • Daher werden vorstehend Ausführungsformen eines Differenztaktsignalgenerators offenbart, der ein erstes Differenztaktsignal unter Verwendung einer Kombination aus sowohl Differenz- als auch Nicht-Differenz-Bestandteilen verwendet, um ein zweites Differenztaktsignal zu erzeugen. Insbesondere wandelt ein Signalwandler das erste Differenztaktsignal in ein Eintaktsignal um. Das Eintaktsignal wird entweder durch einen endlichen Automaten (finite state machine) verwendet, um zwei Eintakt-Steuersignale zu erzeugen, oder durch einen Signalformgenerator, um ein Eintakt-Signalformsteuersignal zu erzeugen. In jedem Falle empfängt und verarbeitet eine Ausrichteinheit, die ein Paar Eintakt-Flipflops und entweder Multiplexer oder Logikgatter aufweist, das erste Differenztaktsignal, das Eintaktsignal und das bzw. die Steuersignal(e), um ein zweites Differenztaktsignal auszugeben, das sich vom ersten Differenztaktsignal unterscheidet (z. B. hinsichtlich der Verzögerung und wahlweise der Frequenz), aber synchron mit dem ersten Differenztaktsignal verknüpft ist (d. h., die steigende und fallende Flanke des zweiten Differenztaktsignals treten gleichzeitig mit der steigenden und/oder fallenden Flanke des ersten Differenztaktsignals auf). Da sich der gesamte Weg vom ersten Differenztaktsignal bis zum zweiten Differenztaktsignal vollständig im Differenzbereich befindet, ist das entstehende zweite Differenztaktsignal weniger anfälliger gegenüber Rauschen und Stromversorgungsschwankungen. Darüber hinaus besteht weniger Unsicherheit in Bezug auf das zweite Differenztaktsignal, da die Taktlatenz kleiner ist.

Claims (10)

  1. Differenztaktsignalgenerator (100), aufweisend: einen Signalwandler (102), der ein erstes Differenztaktsignal (101) in ein Eintaktsignal (103) umwandelt; einen endlichen Automaten (finite state machine) (105), der das Eintaktsignal empfängt und auf der Grundlage des Eintaktsignals und einer Gruppe von Signalanpassungsparametern (108) zwei Eintakt-Steuersignale (106, 107) ausgibt; und eine Ausrichteinheit (110), die das erste Differenztaktsignal, das Eintaktsignal und die zwei Eintakt-Steuersignale empfängt und auf der Grundlage des ersten Differenztaktsignals, des Eintaktsignals und der zwei Eintakt-Steuersignale ein zweites Differenztaktsignal (111) ausgibt.
  2. Differenztaktsignalgenerator nach Anspruch 1, wobei das zweite Differenztaktsignal und das erste Differenztaktsignal Flanken aufweisen, die zeitgleich auftreten.
  3. Differenztaktsignalgenerator nach Anspruch 1, wobei das erste Differenztaktsignal und das zweite Differenztaktsignal unterschiedliche Frequenzen aufweisen.
  4. Differenztaktsignalgenerator nach Anspruch 1, wobei die Ausrichteinheit mindestens Folgendes aufweist: eine Eintaktsignal-Umkehreinheit (210), die das Eintaktsignal invertiert und ein invertiertes Eintaktsignal (211) ausgibt; ein erstes Flipflop (201), das ein erstes Eintakt-Steuersignal durch das invertierte Eintaktsignal abtastet, um ein erstes abgetastetes Eintaktsignal (208) auszugeben; ein zweites Flipflop (202), das ein zweites Eintakt-Steuersignal durch das invertierte Eintaktsignal abtastet, um ein zweites abgetastetes Eintaktsignal (209) auszugeben; und einen einzelnen Multiplexer (250), der ein Auswahlsignal empfängt, das das erste Differenztaktsignal als Auswahlsignal aufweist, Eintakt-Dateneingangssignale empfängt, die das erste abgetastete Signal aus dem ersten Flipflop und das zweite abgetastete Signal aus dem zweiten Flipflop aufweisen, und ein Differenz-Datenausgangssignal ausgibt, das das zweite Differenztaktsignal (111) aufweist.
  5. Differenztaktsignalgenerator nach Anspruch 1, wobei die Ausrichteinheit aufweist: eine Eintaktsignal-Umkehreinheit (310; 410), die das Eintaktsignal invertiert und ein invertiertes Eintaktsignal (311; 411) ausgibt; ein erstes Flipflop (301; 401), das das erste Eintakt-Steuersignal durch das invertierte Eintaktsignal abtastet, um ein erstes abgetastetes Eintaktsignal (308; 408) auszugeben; ein zweites Flipflop (302; 402), das das zweite Eintakt-Steuersignal durch das invertierte Eintaktsignal abtastet, um ein zweites abgetastetes Eintaktsignal (309; 409) auszugeben; und mehrere Multiplexer, die Differenz-Dateneingangssignale und -Datenausgangssignale und Eintakt-Auswahlsignale aufweisen, wobei die mehreren Multiplexer einen ersten Multiplexer und einen zweiten Multiplexer aufweisen, die parallel mit einem dritten Multiplexer verbunden sind, wobei der erste Multiplexer (351; 451) ein Dateneingangssignal empfängt, das das erste Differenztaktsignal aufweist, und ein erstes Auswahlsignal empfängt, das das zweite abgetastete Signal aus dem zweiten Flipflop aufweist; wobei der zweite Multiplexer (352; 452) ein zweites Auswahlsignal empfängt, das das zweite abgetastete Signal aus dem zweiten Flipflop aufweist, und wobei der dritte Multiplexer (353; 353) ein drittes Auswahlsignal empfängt, das das erste abgetastete Signal aus dem ersten Flipflop aufweist.
  6. Differenztaktsignalgenerator nach Anspruch 5, wobei die Ausrichteinheit ferner einen Differenzsignal-Kreuzungspunkt (313) zum Invertieren des ersten Differenztaktsignals in ein invertiertes Differenztaktsignal (314) aufweist, wobei der erste Multiplexer ferner erste Differenz-Dateneingangssignale empfängt, die ein Differenz-HIGH-Referenzsignal (312) und das erste Differenztaktsignal aufweisen, und ein erstes Differenz-Datenausgangssignal (316) ausgibt, wobei der zweite Multiplexer ferner zweite Differenz-Dateneingangssignale empfängt, die das invertierte Differenztaktsignal und ein Differenz-LOW-Referenzsignal (315) aufweisen, und ein zweites Differenz-Datenausgangssignal (317) ausgibt, und wobei der dritte Multiplexer ferner dritte Differenz-Dateneingangssignale empfängt, die das erste Differenz-Datenausgangssignal und das zweite Differenz-Datenausgangssignal aufweisen, und ein drittes Differenz-Datenausgangssignal ausgibt, das das zweite Differenztaktsignal aufweist.
  7. Differenztaktsignalgenerator aus Anspruch 5, wobei der erste Multiplexer ferner erste Differenz-Dateneingangssignale empfängt, die ein Differenz-HIGH-Referenzsignal (412) und das erste Differenztaktsignal aufweisen, und ein erstes Differenz-Datenausgangssignal (413) ausgibt, wobei der zweite Multiplexer ferner zweite Differenz-Dateneingangssignale empfängt, die das erste Differenztaktsignal und das Differenz-HIGH-Referenzsignal (412) aufweisen, und ein zweites Differenz-Datenausgangssignal (414) ausgibt, wobei die Ausrichteinheit ferner einen Differenzsignal-Kreuzungspunkt (415) zum Invertieren des zweiten Differenz-Datenausgangssignals in ein invertiertes Differenz-Datenausgangssignal (416) aufweist, und wobei der dritte Multiplexer ferner dritte Differenz-Dateneingangssignale empfängt, die das erste Differenz-Datenausgangssignal und das invertierte zweite Differenz-Datenausgangssignal aufweisen, und ein drittes Differenz-Datenausgangssignal ausgibt, das das zweite Differenztaktsignal aufweist.
  8. Differenztaktsignalgenerator nach Anspruch 1, wobei die Ausrichteinheit aufweist: eine Eintaktsignal-Umkehreinheit (510; 610), die das Eintaktsignal invertiert und ein invertiertes Eintaktsignal (511; 611) ausgibt; ein erstes Flipflop (501), das das erste Eintakt-Steuersignal durch das invertierte Eintaktsignal abtastet, um ein erstes abgetastetes Eintaktsignal (508) auszugeben; ein zweites Flipflop, das das zweite Eintakt-Steuersignal durch das invertierte Eintaktsignal abtastet, um ein zweites abgetastetes Eintaktsignal (509) auszugeben; und mehrere Logikgatter, die mindestens Folgendes aufweisen: ein erstes UND-Gatter (551; 651), das erste Dateneingangssignale empfängt, die das erste abgetastete Signal aus dem ersten Flipflop und das erste Differenztaktsignal aufweisen, und ein erstes Differenz-Datenausgangssignal (514; 614) ausgibt, wobei das erste Differenztaktsignal an einem Differenzsignal-Kreuzungspunkt in ein invertiertes Differenztaktsignal invertiert wird; ein zweites UND-Gatter (552; 652), das zweite Dateneingangssignale empfängt, die das zweite abgetastete Signal aus dem zweiten Flipflop und das invertierte erste Differenztaktsignal (513; 613) aufweisen, und ein zweites Differenz-Datenausgangssignal (515; 615) ausgibt; ein drittes UND-Gatter (553; 653), das dritte Dateneingangssignale empfängt, die das erste abgetastete Signal aus dem ersten Flipflop und das zweite abgetastete Signal aus dem zweiten Flipflop aufweisen, und ein Eintakt-Datenausgangssignal (516; 616) ausgibt; und eines aus einem ODER-Gatter (554) und einem vierten UND-Gatter (654), wobei das erste UND-Gatter, das zweite UND-Gatter und das dritte UND-Gatter mit einem aus ODER-Gatter und viertem UND-Gatter parallel verbunden sind.
  9. Differenztaktsignalgenerator nach Anspruch 8, wobei das ODER-Gatter (554) vierte Dateneingangssignale empfängt, die das erste Differenz-Datenausgangssignal (514) aus dem ersten UND-Gatter, das zweite Differenz-Datenausgangssignal (515) aus dem zweiten UND-Gatter und das Eintakt-Datenausgangssignal (516) aus dem dritten UND-Gatter aufweisen, und das zweite Differenztaktsignal (111) ausgibt.
  10. Differenztaktsignalgenerator nach Anspruch 8, wobei die mehreren Logikgatter ferner eine zweite Eintakt-Umkehreinheit (621) aufweisen, wobei das erste Differenz-Datenausgangssignal (614) an einem zweiten Differenzsignal-Kreuzungspunkt (617) in ein invertiertes erstes Differenz-Datenausgangssignal (618) umgewandelt wird, wobei das zweite Differenz-Datenausgangssignal (615) an einem dritten Differenzsignal-Kreuzungspunkt (619) in ein invertiertes zweites Differenz-Datenausgangssignal (620) umgewandelt wird, wobei die zweite Eintakt-Umkehreinheit das Eintakt-Datenausgangssignal (616) invertiert und ein invertiertes Eintakt-Datenausgangssignal (622) ausgibt, wobei das vierte UND-Gatter vierte Dateneingangssignale empfängt, die das invertierte erste Differenz-Datenausgangssignal, das invertierte zweite Differenz-Datenausgangssignal und das invertierte Eintakt-Datenausgangssignal aufweisen, und ein drittes Differenz-Datenausgangssignal (623) ausgibt, und wobei das dritte Differenz-Datenausgangssignal an einem vierten Differenzsignal-Kreuzungspunkt (624) in das zweite Differenztaktsignal umgewandelt wird.
DE112013003268.6T 2012-06-27 2013-06-10 Differenztaktsignalgenerator Active DE112013003268B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/534,090 US8736340B2 (en) 2012-06-27 2012-06-27 Differential clock signal generator
US13/534,090 2012-06-27
PCT/US2013/044876 WO2014004053A1 (en) 2012-06-27 2013-06-10 A differential clock signal generator

Publications (2)

Publication Number Publication Date
DE112013003268T5 DE112013003268T5 (de) 2015-04-23
DE112013003268B4 true DE112013003268B4 (de) 2016-04-21

Family

ID=49777495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013003268.6T Active DE112013003268B4 (de) 2012-06-27 2013-06-10 Differenztaktsignalgenerator

Country Status (7)

Country Link
US (1) US8736340B2 (de)
KR (1) KR101643076B1 (de)
CN (1) CN104335488B (de)
CA (1) CA2874459C (de)
DE (1) DE112013003268B4 (de)
GB (1) GB2515443B (de)
WO (1) WO2014004053A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160142045A1 (en) * 2014-11-17 2016-05-19 Gainspan Corporation Asynchronous clock enablement
KR102432457B1 (ko) 2015-10-21 2022-08-12 삼성전자주식회사 디스큐 기능을 갖는 클락 발생 회로 및 상기 회로를 포함하는 반도체 집적회로 장치
US9621173B1 (en) * 2015-11-19 2017-04-11 Liming Xiu Circuits and methods of implementing time-average-frequency direct period synthesizer on programmable logic chip and driving applications using the same
US9584105B1 (en) * 2016-03-10 2017-02-28 Analog Devices, Inc. Timing generator for generating high resolution pulses having arbitrary widths
CN105929214A (zh) * 2016-04-14 2016-09-07 烽火通信科技股份有限公司 一种用于高速光眼图观测的触发信号产生装置及方法
CN113348627A (zh) * 2019-01-31 2021-09-03 华为技术有限公司 一种缓冲电路、分频电路以及通信设备
CN110058150B (zh) * 2019-04-23 2020-07-24 中国电子科技集团公司第二十四研究所 差分时钟交叉点检测电路及检测方法
CN113284447B (zh) * 2020-02-19 2023-01-10 合肥京东方光电科技有限公司 显示驱动电路及其驱动方法、和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060256880A1 (en) * 2005-05-13 2006-11-16 Frisch Arnold M Automatic skew correction for differential signals

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03277010A (ja) * 1990-03-27 1991-12-09 Nec Corp フリップフロップ回路
JPH07131308A (ja) * 1993-10-29 1995-05-19 Fujitsu Ltd クロックスキュー抑制回路
US5903747A (en) 1997-03-03 1999-05-11 International Business Machines Corporation Microprocessor clocking control system
US6060939A (en) 1998-10-21 2000-05-09 International Business Machines Corporation Digitally controlled differential delay line circuit and method of controlling same
GB9925593D0 (en) 1999-10-28 1999-12-29 Sgs Thomson Microelectronics Clock generator circuit
US6757347B1 (en) 2000-04-28 2004-06-29 Hewlett-Packard Development Company, L.P. Source synchronous link with data and clock signals having the same electrical characteristics
US6507230B1 (en) * 2000-06-16 2003-01-14 International Business Machines Corporation Clock generator having a deskewer
GB2365234B (en) * 2000-06-21 2004-03-31 Sgs Thomson Microelectronics Selective modification of clock pulses
IL163526A0 (en) 2002-02-15 2005-12-18 Multigig Ltd Electronic circuits
US6911842B1 (en) 2002-03-01 2005-06-28 Xilinx, Inc. Low jitter clock for a physical media access sublayer on a field programmable gate array
US7129765B2 (en) 2004-04-30 2006-10-31 Xilinx, Inc. Differential clock tree in an integrated circuit
JP4390646B2 (ja) * 2004-07-09 2009-12-24 Ｎｅｃエレクトロニクス株式会社 スプレッドスペクトラムクロック生成器及びその変調方法
US7116147B2 (en) 2004-10-18 2006-10-03 Freescale Semiconductor, Inc. Circuit and method for interpolative delay
US7461287B2 (en) 2005-02-11 2008-12-02 International Business Machines Corporation Elastic interface de-skew mechanism
US7412618B2 (en) 2005-02-11 2008-08-12 International Business Machines Corporation Combined alignment scrambler function for elastic interface
US7102446B1 (en) 2005-02-11 2006-09-05 Silicon Image, Inc. Phase lock loop with coarse control loop having frequency lock detector and device including same
US7240266B2 (en) * 2005-02-18 2007-07-03 International Business Machines Corporation Clock control circuit for test that facilitates an at speed structural test
US7353420B2 (en) 2005-04-07 2008-04-01 Winbond Electronics Corp. Circuit and method for generating programmable clock signals with minimum skew
US7348818B2 (en) 2005-06-30 2008-03-25 Silicon Laboratories Inc. Tunable high-speed frequency divider
JP2008545321A (ja) 2005-06-30 2008-12-11 エヌエックスピー ビー ヴィ 差動多相分周器
US20070200597A1 (en) * 2006-02-28 2007-08-30 Oakland Steven F Clock generator having improved deskewer
JP4757065B2 (ja) * 2006-03-14 2011-08-24 ルネサスエレクトロニクス株式会社 スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置
US7624297B2 (en) 2006-12-13 2009-11-24 International Business Machines Corporation Architecture for a physical interface of a high speed front side bus
KR101448919B1 (ko) * 2007-12-28 2014-10-13 삼성전자주식회사 데이터 신호들과 클락 사이의 스큐를 제거하기 위한 디스큐시스템 및 이를 위한 회로들
US7996807B2 (en) * 2008-04-17 2011-08-09 International Business Machines Corporation Integrated test waveform generator (TWG) and customer waveform generator (CWG), design structure and method
US8467418B2 (en) 2008-11-10 2013-06-18 Rockstar Consortium Us Lp Differential timing transfer over synchronous ethernet using digital frequency generators and control word signaling
KR101016555B1 (ko) * 2008-12-09 2011-02-24 숭실대학교산학협력단 듀티 사이클 및 위상 에러 보정 회로장치와 그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060256880A1 (en) * 2005-05-13 2006-11-16 Frisch Arnold M Automatic skew correction for differential signals

Also Published As

Publication number Publication date
DE112013003268T5 (de) 2015-04-23
KR20150013491A (ko) 2015-02-05
US8736340B2 (en) 2014-05-27
CA2874459A1 (en) 2014-01-03
US20140002167A1 (en) 2014-01-02
GB2515443B (en) 2015-04-22
KR101643076B1 (ko) 2016-08-10
WO2014004053A1 (en) 2014-01-03
GB201419664D0 (en) 2014-12-17
CN104335488B (zh) 2017-05-31
GB2515443A (en) 2014-12-24
CN104335488A (zh) 2015-02-04
CA2874459C (en) 2020-12-08

Similar Documents

Publication Publication Date Title
DE112013003268B4 (de) Differenztaktsignalgenerator
EP0557748A2 (de) Synchrones, digitales Schaltwerk
DE102014119507A1 (de) Synchronisation eines datensignals
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE102007021311A1 (de) Digitalisierungsvorrichtung
DE10130122B4 (de) Verzögerungsregelkreis
DE10346559A1 (de) Dateninvertierungsschaltung und Halbleitervorrichtung
EP3538957B1 (de) Zeit-digitalwandlereinrichtung, lidar-system und vorrichtung
DE112012001448B4 (de) Kombinierter Pegelverschieber und Synchronisationsfehler-Beheber für Daten
DE112013000872B4 (de) Tastverhältnis-Einstellschaltung
DE102007053128B3 (de) Störimpulsfreier Zweiweg-Taktumschalter
DE10130123B4 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE60318162T2 (de) Phasendetektor mit verbessertem Zeitspielraum
DE60213443T2 (de) Speicherschaltung und schaltung zur erkennung eines gültigen überganges
DE102013021987A1 (de) Analyse von Taktsignal-Jitter und Rauschen der Leistungsversorgung
DE19957613B4 (de) Synchronisierungsschaltung zum Konvertieren eines asynchronen Impulssignals in ein synchrones Impulssignal
DE102014101141B4 (de) Empfänger und Verfahren
DE102013107669B4 (de) Verfahren zur erzeugung eines signals und signalerzeugungsschaltung
DE102008047439B4 (de) Datenumwandlung
EP1721407A1 (de) Schnittstellenvorrichtung und verfahren zur synchronisation von daten
DE19713660A1 (de) Phasenjustierung schneller paralleler Signale
EP0448744B1 (de) Taktsynchronisationsschaltung
DE10122702A1 (de) Verfahren und Vorrichtung zum Erzeugen eines zweiten Signals mit einem auf einem zweiten Takt basierenden Takt aus einem ersten Signal mit einem ersten Takt
DE102017118553A1 (de) Verfahren zur lese-schreib-datenkonversion von asynchrontaktdomänen
DE102015122973A1 (de) Signalverarbeitungsvorrichtung und Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final