DE102014101141B4 - Empfänger und Verfahren - Google Patents

Empfänger und Verfahren Download PDF

Info

Publication number
DE102014101141B4
DE102014101141B4 DE102014101141.4A DE102014101141A DE102014101141B4 DE 102014101141 B4 DE102014101141 B4 DE 102014101141B4 DE 102014101141 A DE102014101141 A DE 102014101141A DE 102014101141 B4 DE102014101141 B4 DE 102014101141B4
Authority
DE
Germany
Prior art keywords
state
bus
signal
time
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014101141.4A
Other languages
English (en)
Other versions
DE102014101141A1 (de
Inventor
Dieter Metzner
Martin Streibl
Paul Wallner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014101141A1 publication Critical patent/DE102014101141A1/de
Application granted granted Critical
Publication of DE102014101141B4 publication Critical patent/DE102014101141B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Empfänger, der eine erste Zustandsmaschine (108) umfasst, die dazu ausgebildet ist, mit einem Bus verbunden zu werden, wobei die erste Zustandsmaschine (108) dazu ausgebildet ist, zu bestimmen, dass ein erstes Ausgangssignal (111; 117)
ein erstes Symbol ist, wenn ein erstes empfangenes Bussignal (107; 113) von einem ersten Buszustand in einen zweiten Buszustand übergeht und für weniger als einen ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt;
ein zweites Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt;
das zweite Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den ersten Buszustand übergeht und für weniger als einen zweiten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt;
das erste Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den ersten Buszustand übergeht und mindestens für den zweiten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt,
ein drittes Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand oder dem zweiten Buszustand in einen dritten Buszustand übergeht und mindestens für den dritten vorbestimmten Zeitraum in dem dritten Buszustand verbleibt,
wobei der erste vorbestimmte Zeitraum kürzer ist als der dritte vorbestimmte Zeitraum.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet von Schaltkreisen und insbesondere auf Empfänger.
  • Die Kommunikationsnetzwerke, welche die elektronischen Komponenten in einem Fahrzeug miteinander verbinden, können unter einem oder mehreren Protokollen wie zum Beispiel dem CAN-Bus (Controller Area Network, CAN), dem LIN-Bus (Local Interconnect Network, LIN) und dem FlexRay-Protokoll betrieben werden. In Fahrzeugsystemen unterliegt insbesondere der Betrieb dieser Fahrzeugnetzwerke Sicherheits- und Zuverlässigkeitsanforderungen, um die Sicherheit des Fahrzeugs und seiner Passagiere sicherzustellen. Zum Beispiel kann die Widerstandsfähigkeit gegenüber absorbierter Strahlung und das Unterdrücken einer Strahlungserzeugung Teil einer Qualitätsprüfung sein.
  • Das FlexRay-Protokoll verwendet eine hohe Datenübertragungsrate von bis zu 10 Mbit/s, um elektronische Steuereinheiten (Electronic Control Units (ECUs)) in Fahrzeugen zu verbinden, wie zum Beispiel elektronische Steuermodule (Electronic Control Modules, ECM), Getriebesteuermodule (Transmission Control Modules, TCM), Bremsensteuermodule (Brake Control Modules, BCM), zentrale Steuermodule (Central Control Modules, CCM), zentrale Zeitgebermodule (Central Timing Modules, CTM), allgemeine elektronische Module (General Electronic Modules, GEM), Karosseriesteuermodule (Body Control Modules, BCM), Aufhängungssteuermodule (Suspension Control Modules, SCM), Steuereinheiten oder Steuermodule. Eine Doppelverdrahtung wird als Kommunikationsmedium verwendet und die Signalgebung auf dem Bus erfolgt, indem eine Differenzspannung zwischen diesen beiden Drähten in dem FlexRay-Protokoll aufrechterhalten wird. Der Bus kann drei Zustände haben: zwei Datenzustände und einen inaktiven Zustand. Das FlexRay-Protokoll begrenzt auch die Ausbreitungsverzögerung, den Jitter, die ECM-Anforderungen, die Netzwerktopologien und die funktionellen Betriebsmodi der Transceiver für das Kommunikationsnetzwerk. Zu der Netzwerktopologie können zum Beispiel eine Punkt-zu-Punkt-Verbindung über lineare passive Busse und passive Sternverbindungen bis hin zu aktiven Sterntopologien gehören.
  • Eine Komponente eines Kommunikationsnetzwerks ist ein Empfänger, der verwendet wird, um ein Signal, zum Beispiel ein Bussignal, zu empfangen und zu wandeln. Ein Empfänger wandelt zum Beispiel die von dem Signal getragenen Informationen in eine nutzbare Form, zum Beispiel durch das Wandeln eines analogen Signals in ein digitales Signal.
  • Die FR 2 657 737 A1 beschreibt einen Empfänger mit einer Zustandsmaschine, die dazu ausgebildet ist, mit einem Bus verbunden zu werden. Die erste Zustandsmaschine ist dazu ausgebildet, ein Ausgangssignal so auszugeben, dass das Ausgangssignal ein erstes Symbol ist oder repräsentiert, wenn ein empfangenes Bussignal von einem ersten Buszustand in einen zweiten Buszustand übergeht und für weniger als einen ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt, und ein zweites Symbol ist oder repräsentiert, wenn das empfangene Bussignal von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt.
  • Die EP 1 766 908 B1 beschreibt einen Empfänger für einen differentiellen Datenbus. Der Empfänger umfasst zwei Zweige mit jeweils mehreren in Reihe geschalteten Widerstandselementen, wobei Knoten zwischen den Widerständen in einem der Zweige über eine Anordnung mit mehreren Schaltern an einen Eingang eines Komparators gekoppelt sind.
  • Die EP 327 767 A2 beschreibt eine Anordnung mit einem programmierbaren Timer, einem Komparator und einem Latch, wobei Latch so initialisiert wird, dass der gespeicherte Wert einem Ausgangswert des Komparators entspricht. Der im Latch gespeicherte Wert wird mit dem Ausgangswert des Komparators verglichen. Weicht der Ausgangswert des Komparators von dem im Latch gespeicherten Wert ab, wird der Timer gestartet, wobei die Änderung des Ausgangswerts des Komparators nur dann als sinnvolle Änderung anerkannt wird, wenn sie bis zum Ablauf des Timers andauert.
  • Die zugrunde liegende Aufgabe der vorliegenden Erfindung ist es, einen verbesserten Empfänger und ein verbessertes Verfahren bereitzustellen.
  • Diese Aufgabe wird durch einen Empfänger nach den Ansprüchen 1 und 15 und ein Verfahren nach Anspruch 6 gelöst.
  • Die Einzelheiten von einer oder mehreren Ausführungsformen der Erfindung werden in den begleitenden Zeichnungen und der nachfolgenden Beschreibung erläutert. Andere Merkmale, Ziele und Vorteile der Erfindung werden aufgrund der Beschreibung und Zeichnungen sowie der Ansprüche offensichtlich.
  • Für ein besseres Verständnis der vorliegenden Erfindung und seiner Vorteile wird jetzt auf die nachfolgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen Bezug genommen:
    • 1 zeigt Signale in einem FlexRay-Bus;
    • 2 zeigt einen Empfänger gemäß einer Ausführungsform;
    • 3 zeigt einen Empfänger gemäß einer weiteren Ausführungsform;
    • 4 zeigt einen Empfänger gemäß einer weiteren Ausführungsform;
    • 5 zeigt Signale in einem Empfänger gemäß einer Ausführungsform;
    • 6a und 6b zeigen Zustandsmaschinen, die in den Empfängern gemäß einigen Ausführungsformen verwendet werden;
    • 7a bis 7d zeigen Kombiniereinheiten, die in den Empfängern gemäß einigen Ausführungsformen verwendet werden; und
    • 8 zeigt den Ablaufplan für ein Verfahren zum Empfangen eines Signals gemäß einer Ausführungsform.
  • Gleiche Bezugszeichen und Symbole in verschiedenen Figuren beziehen sich im Allgemeinen auf gleiche Teile, ausgenommen wenn anderweitig angegeben. Die Figuren wurden gezeichnet, um die wichtigen Aspekte der bevorzugten Ausführungsformen darzustellen, aber sie sind nicht unbedingt maßstabsgetreu gezeichnet. Um bestimmte Ausführungsformen deutlicher darzustellen, kann nach der Nummer einer Figur ein Buchstabe folgen, der Variationen der gleichen Struktur, des gleichen Materials oder des gleichen Verfahrensschritts anzeigt. Merkmale, die in Bezug auf eine Ausführungsform erläutert werden, können mit anderen Merkmalen weiterer Ausführungsformen kombiniert werden, ausgenommen, wenn dies anderweitig angegeben wird.
  • Das Umsetzen und Verwenden der bevorzugten Ausführungsformen wird nachfolgend näher erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer großen Vielfalt spezifischer Zusammenhänge verkörpert werden können. Die erörterten spezifischen Ausführungsformen dienen nur zum Veranschaulichen, wie die Erfindung auf spezifische Weise umgesetzt und verwendet werden kann, und stellen keine Beschränkung des Umfangs der Erfindung dar.
  • Die vorliegende Erfindung wird in Bezug auf die bevorzugten Ausführungsformen in einem spezifischen Zusammenhang beschrieben, und zwar in Bezug auf eine Empfängerarchitektur. Die Erfindung kann jedoch auch auf andere Arten von Schaltkreisen, Systemen und Verfahren angewandt werden wie zum Beispiel auf Systeme, in denen zwei Datenpfadsignale mit halber Datenrate auf der Grundlage einer Gruppe von Regeln mit bestimmten Steuersignalen kombiniert werden, die auf die volle Datenrate reagieren.
  • 1 zeigt Signale in einem FlexRay-Bus. Das FlexRay-Protokoll, welches das Übertragen von Signalen über einen FlexRay-Bus beinhaltet, kann verwendet werden, um elektronische Steuereinheiten eines Fahrzeugs zu verbinden. Mit einer Auslegung für zeitgesteuerte Netzwerke mit Datenraten von bis zu 10 Mbit/s verwendet das Medium FlexRay eine Doppelverdrahtung, wobei ein Signal durch eine Differenzspannung zwischen den beiden Drähten dargestellt wird. Der FlexRay-Bus hat drei Zustände, den Data_0-Buszustand, den Data_1-Buszustand und den inaktiven Buszustand. Wie gezeigt, werden die Drähte des FlexRay-Busses mit BP 122 und BM 124 bezeichnet. Folglich ist die Spannungsdifferenz zwischen den Busdrähten des Busses 98 gleich groß wie die Spannungsdifferenz zwischen BP 122 und BM 124. Im inaktiven Zustand werden BP 122 und BM 124 auf ungefähr den gleichen Spannungspegel vorgespannt, sodass der Bus 98 ungefähr auf Null liegt. In dem Data_1-Zustand ist der Bus 98 jedoch auf einem positiven Potenzial und in dem Data_0-Zustand ist der Bus 98 auf einem negativen Potenzial.
  • 2 zeigt einen Empfänger 100 gemäß einer Ausführungsform, der konfiguriert ist, ein Bussignal in ein Ausgangssignal zu wandeln. Bei einem Beispiel wandelt der Empfänger 100 ein FlexRay-Bussignal, das ein BP 122 und ein BM 124 aufweist, in ein Zwei-Bit-Signal, das ein R × D-Signal 248 und ein R × EN-Signal 250 aufweist. Wenn der FlexRay-Bus im inaktiven Zustand ist, sind sowohl R × D als auch R × EN auf einem hohen Potenzial. Umgekehrt sind sowohl R × D als auch R × EN auf einem niedrigen Potenzial, wenn der FlexRay-Bus in dem Data_0-Zustand ist. Wenn der FlexRay-Bus jedoch in dem Data_1-Zustand ist, ist R × D auf einem hohen Potenzial und R × EN ist auf einem niedrigen Potenzial. Der Empfänger 100 kann mit einem (nicht gezeigten) Bus verbunden sein, der dem Empfänger 100 ein Buseingangssignal 102 bereitstellt. Bei einigen Ausführungsformen kann das Buseingangssignal 102 ein analoges Differenzeingangssignal oder ein asymmetrisches Signal sein, das von einem verdrillten Kabelpaar, einem Einzeldraht, einem Lichtwellenleiter oder einer Stromversorgungsverbindung übertragen wird. Das Buseingangssignal 102 kann zum Beispiel ein analoges Differenzsignal sein, das einen ersten Buszustand und einen zweiten Buszustand aufweisen kann. Bei einem weiteren Beispiel kann das Buseingangssignal 102 auch einen dritten Buszustand aufweisen, der einem inaktiven Zustand entspricht. Bei einer Ausführungsform entspricht der erste Buszustand dem Data_0-Buszustand, der zweite Buszustand entspricht dem Data_1-Buszustand und der dritte Buszustand entspricht dem inaktiven Buszustand. Obwohl der FlexRay-Standard drei Buszustände definiert, können unterschiedliche Systeme auf andere Weise definierte Zustände oder Mehrfachzustände aufweisen, die unterschiedlichen Übergangsregeln folgen.
  • Zu Anfang verarbeitet die analoge Verarbeitungseinheit 104 das Buseingangssignal 102, welches BP 122 und BM 124 enthält, um das analoge Eingangssignal 105 zu erzeugen. Die analoge Verarbeitungseinheit 104 kann zwei Tiefpassfilter und/oder eine Gleichtaktdrossel enthalten, um Hochfrequenzkomponenten des Buseingangssignals 102 zu blockieren. Zu der analogen Verarbeitungseinheit 104 kann auch ein ohmscher differenzieller Eingangsspannungsteiler gehören, wobei der Symmetriepunkt an eine geregelte Gleichtaktbezugsspannung gebunden ist, um den Spannungspegel des Busses, der bei ungefähr -40 V bis ungefähr 40 V liegen kann, in einen niedrigeren Spannungspegel zu wandeln, sodass die Verwendung von Vorrichtungen mit einer niedrigeren Spannung ermöglicht wird. Alternativ kann die analoge Verarbeitungseinheit 104 das Buseingangssignal 102 direkt weiterleiten. Als Nächstes wandelt die Empfangseinheit 106 das analoge Eingangssignal 105 in das empfangene Bussignal 107. Die Empfangseinheit 106 kann zum Beispiel ein analoges Differenzsignal mit drei Zuständen wie zum Beispiel ein FlexRay-Bussignal in ein digitales Zwei-Bit-Signal wandeln. Bei einer Ausführungsform ist das empfangene Bussignal 107 ein digitales Signal, das zwei parallele Bits enthält. Bei weiteren Beispielen enthält das empfangene Bussignal 107 zwei serielle Bits oder ein digitales Bit.
  • Schließlich wird eine Zustandsmaschine 108 auf das empfangene Bussignal 107 angewandt, um das Ausgangssignal 111 zu erhalten. Bei einer Ausführungsform ist das Ausgangssignal 111 ein digitales Zwei-Bit-Signal zum Beispiel ein Signal, welches das R × D-Signal 248 und das R × EN-Signal 250 enthält. Bei einem Beispiel kann die Zustandsmaschine 108 ermitteln, dass eine Änderung in dem Buszustand des empfangenen Bussignals 107 kürzer als ein vorbestimmter Zeitraum ist, und nicht veranlassen, dass das Ausgangssignal 111 seinen Wert ändert. Wenn das empfangene Bussignal 107 jedoch die Buszustände ändert und in dem neuen Buszustand länger als der vorbestimmte Zeitraum verbleibt, veranlasst die Zustandsmaschine 108, dass das Ausgangssignal 111 seinen Wert ändert. Folglich wandelt der analoge Schaltkreis die Buspegel in binäre Signale und der digitale Schaltkreis interpretiert den Strom der binären Signale auf der Grundlage einer Gruppe von Regeln und erzeugt Steuersignale wie zum Beispiel das R × D-Signal 248 und das R × EN-Signal 250.
  • 3 zeigt einen Empfänger 112 gemäß einer Ausführungsform, der konfiguriert ist, ein Buseingangssignal in zwei digitale Signale zu wandeln, um auf jedes der beiden digitalen Signale eine eigenständige Zustandsmaschine anzuwenden und um die Ausgänge der beiden Zustandsmaschinen zu kombinieren, um ein Ausgangssignal zu erhalten. Der Empfänger 112 enthält eine analoge Verarbeitungseinheit 103, die ähnlich wie die analoge Verarbeitungseinheit 104 in dem Empfänger 100 das Buseingangssignal 102 verarbeitet, um ein analoges Eingangssignal 105 zu erzeugen. Die analoge Verarbeitungseinheit 103 kann jedoch auch ein Flag 184 für einen ungültigen Buspegel ausgeben, das anzeigt, dass der Bus beschädigt ist. Somit werden die Spannungs- und Strompegel durch unabhängige Messeinheiten analysiert und bestimmten Plausibilitätsprüfungen unterzogen.
  • Eine Taktgebereinheit (Clock Generation Unit, CGU) 228 gibt auch zwei Taktsignale aus, ein Clk200-Signal 216 und ein Clk200n-Signal 218. Bei einer Ausführungsform hat das Clk200n-Signal 218 die entgegensetzte Polarität zu dem CIk200-Signal 216. Bei einem Beispiel haben das CIk200-Signal 216 und das Clk200n-Signal 218 eine Taktfrequenz von 250 MHz. Durch die Verwendung zweier gegenphasiger Taktsignale, wobei jedes eine Taktfrequenz von 250 MHz hat, kann eine effektive Abtastrate von 500 MHz erreicht werden ohne, dass die Taktgebereinheit 228 einen 500-MHz-Takt ausgeben muss. Alternativ können andere Taktfrequenzen verwendet werden. Auf diese Weise ist die Taktfrequenz in dem Empfänger 112 halb so groß, wie die Taktfrequenz der auf dem Bus übertragenen Daten.
  • Als Nächstes wandelt die Empfangseinheit 114 das analoge Eingangssignal 105 mithilfe des Clk200-Signals 216 und des Clk200n-Signals 218 in ein erstes empfangenes Bussignal 113 und ein zweites empfangenes Bussignal 115. Wenn das analoge Eingangssignal 105 ein Differenzsignal mit drei Zuständen ist, kann die Empfangseinheit 114 das Differenzsignal in ein digitales Zwei-Bit-Signal wandeln, wobei das digitale Zwei-Bit-Signal die drei verschiedenen Buszustände codiert, in denen sich das Differenzsignal befinden kann. Das analoge Eingangssignal kann zum Beispiel ein FlexRay-Bussignal sein und das digitale Ausgangssignal kann ein digitales Zwei-Bit-Signal sein, das R × D und R × EN enthält. Alternativ kann die Empfangseinheit 114 ein Differenzsignal mit zwei Zuständen in ein digitales Ein-Bit-Signal wandeln. Außerdem wandelt die Empfangseinheit 114 das analoge Eingangssignal 105 in ein erstes empfangenes Bussignal 113 und ein zweites empfangenes Bussignal 115, die jeweils ein digitales Zwei-Bit-Signal aufweisen können. Bei einem Beispiel wird das analoge Eingangssignal 105 auf der ansteigenden Flanke des Clk200-Signals 216 abgetastet, um das erste empfangene Bussignal 113 zu erhalten. Auf ähnliche Weise wird das analoge Eingangssignal 105 auf der ansteigenden Flanke des Clk200n-Signals 218 abgetastet, die der abfallenden Flanke des Clk200-Signals 216 entspricht, um das zweite empfangene Bussignal 115 zu erhalten. Die Empfangseinheit 114 kann Latches enthalten, um das erste empfangene Bussignal 113 und das zweite empfangene Bussignal 115 zwischenzuspeichern. Außerdem können das erste empfangene Bussignal 113 und das zweite empfangene Bussignal 115 zum Beispiel mithilfe eines Mittelwerts eines Schieberegisters gefiltert werden.
  • Nach der Empfangseinheit 114 wird eine Zustandsmaschine 108 auf das erste empfangene Bussignal 113 angewandt, um das erste Ausgangssignal 117 zu erhalten, während eine Zustandsmaschine 116 auf das zweite empfangene Bussignal 115 angewandt wird, um das zweite Ausgangssignal 119 zu erhalten. Bei einer Ausführungsform ist die Zustandsmaschine 116 die gleiche wie die Zustandsmaschine 108. Alternativ kann die Zustandsmaschine 116 verschieden sein von der Zustandsmaschine 108. Zum Beispiel kann eine Zustandsmaschine dominant sein. Zum Beispiel können aufgrund von Störungen Übergangssituationen vorkommen, bei denen eine Zustandsmaschine die Führung übernimmt. Der jeweilige Status der beiden Zustandsmaschinen wird betrachtet, aber für bestimmte divergierende Zustände oder Übergänge ist eine Zustandsmaschine dominant. Zum Beispiel kann in diesem Ansatz der Blockiermechanismus abgedeckt werden.
  • Schließlich führt die Kombiniereinheit 118 das erste Ausgangssignal 117 und das zweite Ausgangssignal 119 zusammen, um ein Ausgangssignal des Buszustands 111 zu erhalten, welches das R × D-Signal 248 und das R × EN-Signal 250 enthalten kann. Neben dem Zusammenführen des ersten Ausgangssignals 117 und des zweiten Ausgangssignals 119 kann die Kombiniereinheit 118 das Ausgangssignal des Buszustands 111 blockieren.
  • 4 zeigt einen Empfänger 200 gemäß einer Ausführungsform, der konfiguriert ist, ein FlexRay-Bussignal in zwei digitale Signale zu wandeln, um auf jedes der beiden digitalen Signale eine eigenständige Zustandsmaschine anzuwenden und um die Ausgänge der beiden Zustandsmaschinen zu kombinieren, um ein Ausgangssignal zu erhalten, das ein R × D-Signal und ein R × EN-Signal enthalten kann. Im Empfänger 200 enthält das Buseingangssignal 102 ein BP 122 und ein BM 124, welche FlexRay-Buseingangssignale sind. Die Empfangseinheit 114 enthält eine Abtasteinheit für analoge Bussignale 202 und die Latches 204, 206, 208 und 210. Zu Anfang tastet die Abtasteinheit für analoge Bussignale 202 BP 122 und BM 124 ab, um ein Zwei-Bit-Signal zu erhalten, das ein erstes Bit 201 und ein zweites Bit 203 aufweist. Wenn die Potenzialdifferenz zwischen BP 122 und BM 124 hoch ist, zum Beispiel größer als 300 mV, ist der Bus im Data_1-Zustand und das erste Bit 201 ist auf einem niedrigen Potenzial und das zweite Bit 203 ist auf einem hohen Potenzial. Wenn die Potenzialdifferenz zwischen BP 122 und BM 124 niedrig ist, zum Beispiel kleiner als -300 mV, ist der Bus im Data_0-Zustand und das erste Bit 201 ist auf einem hohen Potenzial und das zweite Bit 203 ist auf einem niedrigen Potenzial. Wenn die Potenzialdifferenz zwischen BP 122 und BM 124 ungefähr gleich null ist, zum Beispiel zwischen 30 mV und -30 mV, ist der Bus im inaktiven Zustand und das erste Bit 201 und das zweite Bit 203 sind beide auf einem niedrigen Potenzial.
  • Wie oben erörtert, gibt die Taktgebereinheit 228 ein Clk200-Signal 216 und ein Clk200n-Signal 218 aus, die Taktsignale mit gleicher Frequenz und entgegengesetzten Polaritäten sind. Danach speichert das Latch 204 das erste Bit 201 bei der ansteigenden Flanke des Clk200-Signals 216, um das Comph1-Signal 220 zu erhalten, während das Latch 206 das zweite Bit 203 bei der ansteigenden Flanke des Clk200-Signals 216 speichert, die der abfallenden Flanke des Clk200-Signals 216 entspricht, um das Compl1-Signal 222 zu erhalten. Auf ähnliche Weise speichert das Latch 208 das erste Bit 201 bei der ansteigenden Flanke des Clk200n-Signals 218, um das Comph2-Signal 224 zu erhalten, während das Latch 210 das zweite Bit 203 bei der ansteigenden Flanke des Clk200n-Signals 218 speichert, die der abfallenden Flanke des Clk200-Signals 216 entspricht, um das Compl2-Signal 226 zu erhalten. Das Comph1-Signal 220 und das Compl1-Signal 222 sind die Eingänge zur Zustandsmaschine 108, während das Comph2-Signal 224 und das Compl2-Signal 226 die Eingänge zur Zustandsmaschine 116 sind. Die Inaktiv-Blockierung 230 besteht aus mindestens einem bidirektionalen Steuersignal, das divergierende Zustände in den beiden Zustandsmaschinen im Fall einer Störung verhindert. Das Inaktiv-Blockiersignal 230 kann vor Störungen schützen, bei denen die Zustandsmaschinen divergieren. Dies schützt vor dem Divergieren der beiden Zustandsmaschinen, wenn sie nicht synchronisiert sind, und wobei beide Zustandsmaschinen andernfalls auf einen gemeinsamen Ausgangspunkt zurückgesetzt werden müssten. Die Ausgänge der Zustandsmaschine 108 sind ein gerades R × EN-Signal 132 und ein gerades R × D-Signal 134, während die Ausgänge der Zustandsmaschine 116 ein ungerades R × EN-Signal 136 und ein ungerades R × D-Signal 138 sind.
  • Als Nächstes ermittelt die Kombiniereinheit 118 den Zustand des Ausgangsbusses auf der Grundlage der Ausgänge der Zustandsmaschine 108 und der Ausgänge der Zustandsmaschine 116. Die Kombiniereinheit 118, welche den Multiplexer 244 und den Multiplexer 246 enthält, führt auch das gerade R × D-Signal 134 und das ungerade R × D-Signal 138 zusammen, um das R × D-Signal 248 zu erhalten, und führt das gerade R × EN-Signal 132 und das ungerade R × EN-Signal 136 zusammen, um das R × EN-Signal 250 zu erhalten. Der Multiplexer 244 führt das gerade R × D-Signal 134 und das ungerade R × D-Signal 138 zusammen, indem dem R × D-Signal 248 das gerade R × D-Signal 134 zugewiesen wird, wenn das Clk200-Signal 216 auf einem hohen Potenzial ist, und es ihm wird das ungerade R × D-Signal 138 zugewiesen, wenn das CIk200-Signal 216 auf einem niedrigen Potenzial ist. Auf ähnliche Weise führt der Multiplexer 246 das gerade R × EN-Signal 132 und das ungerade R × EN-Signal 136 zusammen, indem dem R × EN-Signal 250 das gerade R × EN-Signal 132 zugewiesen wird, wenn das Clk200-Signal 216 auf einem hohen Potenzial ist, und ihm wird das ungerade R x EN-Signal 136 zugewiesen, wenn das Clk200-Signal 216 auf einem niedrigen Potenzial ist. Schließlich wird das R × D-Signal 248 an das R × D-Pad 252 ausgegeben, während das R × EN-Signal 250 an das R × EN-Pad 254 ausgegeben wird.
  • 5 zeigt Kurvenverläufe der Signale in einer Empfangseinheit gemäß einer Ausführungsform. Bei einem Beispiel weisen das Clk200-Signal 216 und das Clk200n-Signal 218 jeweils eine Frequenz von 250 MHz und eine entgegengesetzte Polarität auf. Das Clk200-Signal 216 und das Clk200n-Signal 218 wandeln das BP-Signal 122 und das BM-Signal 124 in das Comph1-Signal 220, das Compl1-Signal 222, das Comph2-Signal 224 und das Compl2-Signal 226. Wenn die Spannungsdifferenz zwischen dem BP 122 und dem BM 124 positiv ist, befindet sich der Bus in dem Data_1-Zustand. Wenn die Spannungsdifferenz zwischen dem BP 122 und dem BM 124 jedoch negativ ist, befindet sich der Bus in dem Data_0-Zustand. Wenn die Spannungsdifferenz andererseits zwischen dem BP 122 und dem BM 124 einen Zwischenwert aufweist, befindet sich der Bus in dem inaktiven Zustand. Alternativ können weitere Buspegel unterschiedlichen Zuständen entsprechen.
  • Wenn der Buszustand Data_1 ist, liegen das Comph1-Signal 220 und das Comph2-Signal 224 auf einem hohen Potenzial, während das Compl1-Signal 222 und das Compl2-Signal 226 auf einem niedrigen Potenzial liegen. Wenn der Buszustand Data_0 ist, liegen das Comph1-Signal 220 und das Comph2-Signal 224 auf einem niedrigen Potenzial, während das Compl1-Signal 222 und das Compl2-Signal 226 jeweils auf einem hohen Potenzial liegen. Wenn der Buszustand jedoch inaktiv ist, liegen das Comph1-Signal 220, das Comph2-Signal 224, das Compl1-Signal 222 und das Compl2-Signal 226 jeweils auf einem niedrigen Potenzial. Das Comph1-Signal 220 und das Compl1-Signal 222 werden bei der ansteigenden Flanke des Clk200-Signals 216 aktualisiert, während das Comph2-Signal 224 und das Compl2-Signal 226 bei der ansteigenden Flanke des Clk200n-Signals 218 aktualisiert werden, die der abfallenden Flanke des Clk200-Signals 216 entspricht.
  • Die 6a und 6b zeigen Zustandsmaschinen gemäß einer jeweiligen Ausführungsform, die nur in den Ausgangswert übergehen, wenn das Eingangssignal in Zustände übergeht und mindestens für einen vorbestimmten Zeitraum zum Beispiel von 10 ns in dem neuen Zustand verbleibt. Bei einem Beispiel ist das Eingangssignal ein Bussignal zum Beispiel ein FlexRay-Bussignal. Die in den 6a und 6b gezeigten Zustandsmaschinen können Beispiele für die Zustandsmaschine 108 und/oder die Zustandsmaschine 116 sein.
  • 6a zeigt eine Zustandsmaschine 139, die mit einem Eingangssignal verbunden ist, das zwei Zustände aufweist. Die Zustandsmaschine 139 weist vier Zustände auf, den D0-Zustand 142, den D0-zu-D1-Zustand 144, den D1-Zustand 148 und den D1-zu-D0-Zustand 150. Der D0-zu-D1-Zustand 144 und der D1-zu-D0-Zustand 150 sind Auswertungszustände, während denen das System ermittelt, ob ein echter Übergang zwischen Eingangsbuszuständen stattfindet, oder ob es sich um eine kurzzeitige Störung aufgrund eines Rauschsignals handelt. Bei einem Beispiel ist der Eingang für die Zustandsmaschine 139 entweder der Data_1-Buszustand oder der Data_0-Buszustand, während der Ausgang der Zustandsmaschine 139 aus zwei digitalen Bits zum Beispiel R × D und R × EN bestehen kann. Alternativ kann der Ausgang ein digitales Ein-Bit-Signal sein. Wenn sich das Eingangssignal der Zustandsmaschine 139 für einen längeren Zeitraum in dem Data_1-Buszustand befindet, ist die Zustandsmaschine 139 in dem D1-Zustand 148. Wenn das Eingangssignal der Zustandsmaschine 139 sich auf ähnliche Weise für einen längeren Zeitraum in dem Data_0-Buszustand befindet, ist die Zustandsmaschine 139 in dem D0-Zustand 142. Wenn die Zustandsmaschine 139 dann in dem D0-Zustand 142 ist und das Eingangssignal in den Data_1-Buszustand übergeht, geht die Zustandsmaschine 139 in den D0-zu-D1-Zustand 144 über. Wenn die Zustandsmaschine 139 als Nächstes für mindestens einen ersten vorbestimmten Zeitraum zum Beispiel für 10 ns in dem D0-zu-D1-Zustand 144 verbleibt, geht die Zustandsmaschine 139 in den D1-Zustand 148 über. Wenn die Zustandsmaschine 139 jedoch in dem D0-zu-D1-Zustand ist und das Eingangssignal in den Data_0-Buszustand übergeht, geht die Zustandsmaschine 139 in den D0-Zustand 142 über.
  • Wenn die Zustandsmaschine 139 in dem D1-Zustand 148 ist und der Buseingang in den Data_0-Buszustand übergeht, geht die Zustandsmaschine 139 in den D1-zu-D0-Zustand 150 über. Wenn die Zustandsmaschine 139 als Nächstes in dem D1-zu-D0-Zustand 150 ist und das Eingangssignal in den Data_1-Buszustand übergeht, geht die Zustandsmaschine 139 in den D1-Zustand 148 über. Wenn die Zustandsmaschine 139 jedoch für mindestens einen zweiten vorbestimmten Zeitraum in dem D1-zu-D0-Zustand 150 verbleibt, geht die Zustandsmaschine 139 in den D0-Zustand 142 über. Bei einem Beispiel ist der zweite vorbestimmte Zeitraum der gleiche wie der erste vorbestimmte Zeitraum zum Beispiel 10 ns. Bei einem weiteren Beispiel ist der zweite vorbestimmte Zeitraum größer als der erste vorbestimmte Zeitraum zum Beispiel 100 ns. Alternativ können andere Zeiträume verwendet werden.
  • Wenn die Zustandsmaschine 139 in dem D0-Zustand 142 oder dem D0-zu-D1-Zustand 144 ist, weist die Zustandsmaschine 139 sowohl R × D als auch R × EN einen niedrigen Potenzialwert zu. Wenn die Zustandsmaschine 139 jedoch in dem D1-Zustand 148 oder dem D1-zu-D0-Zustand 150 ist, weist die Zustandsmaschine 139 R × D einen hohen Potenzialwert und R × EN einen niedrigen Potenzialwert zu.
  • 6b zeigt eine Zustandsmaschine 140, die konfiguriert ist, mit einem Bus mit drei Zuständen wie zum Beispiel einem FlexRay-Bus verbunden zu werden. Die Zustandsmaschine 140 hat neun Zustände: den D0-Zustand 142, den D0-zu-D1-Zustand 144, den D0-zu-Inaktiv-Zustand 146, den D1-Zustand 148, den D1-zu-D0-Zustand 150, den D1-zu-Inaktiv-Zustand 152, den inaktiven Zustand 154, den Inaktiv-zu-D0-Zustand 156 und den Inaktiv-zu-D1-Zustand 158. Es wird jedoch darauf hingewiesen, dass in alternativen Ausführungsformen mehr oder weniger Zustände vorhanden sein können. Die Zustandsmaschine 140 ist konfiguriert, ein digitales Zwei-Bit-Ausgangssignal zu bestimmen, das drei Zustände auf der Grundlage eines Eingangsbussignals hat, das drei Buszustände aufweist. Die Eingangsbuszustände sind der Data_0-Buszustand, der Data_1-Buszustand und der inaktive Buszustand. Die Ausgangssignale sind R × D = 0 und R × EN = 0, was einem Buszustand von Data_0 entspricht, R × D = 1 und R × EN = 0, was einem Buszustand von Data_1 entspricht, und R × D = 1 and R × EN = 1, was einem inaktiven Buszustand entspricht. Die Übergänge zwischen dem DO-Zustand 142, dem D0-zu-D1-Zustand 144, dem D1-Zustand 148 und dem D1-zu-D0-Zustand 150 in der Zustandsmaschine 140 sind ähnlich wie diejenigen, die oben für die Zustandsmaschine 139 erörtert wurden. Außerdem wird die Zustandsmaschine 140 im inaktiven Zustand sein, wenn sich das Eingangssignal für einen längeren Zeitraum in dem inaktiven Zustand 154 befindet.
  • Wenn die Zustandsmaschine 140 auch wieder in dem D0-Zustand 142 oder dem D0-zu-D1-Zustand 144 ist und das Eingangssignal in den inaktiven Zustand übergeht, geht die Zustandsmaschine 140 in den D0-zu-Inaktiv-Zustand 146 über. Wenn die Zustandsmaschine 140 dann für mindestens einen dritten vorbestimmten Zeitraum zum Beispiel für 100 ns in dem D0-zu-Inaktiv-Zustand 146 verbleibt, geht die Zustandsmaschine 140 in den inaktiven Zustand 154 über. Wenn die Zustandsmaschine 140 jedoch in dem D0-zu-Inaktiv-Zustand 146 ist und das Eingangssignal in den Data_0-Buszustand übergeht, geht die Zustandsmaschine in den D0-Zustand 142 über. Wenn die Zustandsmaschine 140 auf ähnliche Weise in dem D0-zu-Inaktiv-Zustand 146 ist und das Eingangssignal in den Data_1-Buszustand übergeht, geht die Zustandsmaschine 140 in den D0-zu-D1-Zustand 144 über.
  • Wenn die Zustandsmaschine 140 in dem D1-Zustand 148 oder dem D1-zu-D0-Zustand 150 ist und das Eingangssignal in den inaktiven Zustand übergeht, geht die Zustandsmaschine 140 in den D1-zu-Inaktiv-Zustand 152 über. Wenn die Zustandsmaschine 140 jedoch in dem D1-zu-Inaktiv-Zustand 152 ist und für mindestens einen vierten vorbestimmten Zeitraum zum Beispiel für 100 ns in dem inaktiven Zustand verbleibt, geht die Zustandsmaschine 140 in den inaktiven Zustand 154 über. Wenn die Zustandsmaschine 140 auch wieder in dem D1-zu-Inaktiv-Zustand 152 ist und das Eingangssignal in den Data_0-Buszustand übergeht, geht die Zustandsmaschine 140 in den D1-zu-D0-Zustand 150 über. Wenn die Zustandsmaschine 140 jedoch in dem D1-zu-D0-Zustand 150 oder dem D1-zu-Inaktiv-Zustand 152 ist und das Eingangssignal in den Data_1-Buszustand übergeht, geht die Zustandsmaschine in den D1-Zustand 148 über.
  • Wenn die Zustandsmaschine 140 auf ähnliche Weise in dem inaktiven Zustand 154 oder dem Inaktiv-zu-D1-Zustand 158 ist und das Eingangssignal in den Data_0-Buszustand übergeht, geht die Zustandsmaschine 140 in den Inaktiv-zu-D0-Zustand 156 über. Wenn die Zustandsmaschine 140 auch wieder in dem Inaktiv-zu-D0-Zustand 156 ist und für mindestens einen fünften vorbestimmten Zeitraum zum Beispiel für 100 ns in dem Data_0-Buszustand verbleibt, geht die Zustandsmaschine 140 in den Data_0-Zustand 142 über. Wenn die Zustandsmaschine 140 jedoch in dem inaktiven Zustand 154 oder dem Inaktiv-zu-D0-Zustand 156 ist und das Eingangssignal in den Data_1-Buszustand übergeht, geht die Zustandsmaschine 140 in den Inaktiv-zu-D1-Zustand 158 über. Wenn die Zustandsmaschine 140 dann für mindestens einen sechsten vorbestimmten Zeitraum zum Beispiel für 100 ns in dem Inaktiv-zu-D1-Zustand 158 verbleibt, geht die Zustandsmaschine 140 in den D1-Zustand 148 über. Wenn die Zustandsmaschine 140 jedoch in dem Inaktiv-zu-D0-Zustand 156 oder dem Inaktiv-zu-D1-Zustand 158 ist und das Eingangssignal in den inaktiven Zustand übergeht, geht die Zustandsmaschine 140 in den inaktiven Zustand 154 über.
  • Wenn die Zustandsmaschine 140 in dem DO-Zustand 142, dem D0-zu-D1-Zustand 144 oder dem D0-zu-Inaktiv-Zustand 146 ist, weist die Zustandsmaschine 140 dem Ausgangssignal R × EN = R × D = 0 zu. Wenn die Zustandsmaschine 140 jedoch in dem D1-Zustand 148, dem D1-zu-D0-Zustand 150 oder dem D1-zu-Inaktiv-Zustand 152 ist, weist die Zustandsmaschine 140 dem Ausgangssignal R × D = 1 und R × E = 0 zu. Wenn die Zustandsmaschine 140 dann in dem inaktiven Zustand 154, dem Inaktiv-zu-D0-Zustand 156 oder dem Inaktiv-zu-D1-Zustand 158 ist, weist die Zustandsmaschine 140 dem Ausgangssignal R × D = R × EN = 1 zu.
  • Bei einem Beispiel ist der erste vorbestimmte Zeitraum gleich dem zweiten vorbestimmten Zeitraum und der dritte vorbestimmte Zeitraum, der vierte vorbestimmte Zeitraum, der fünfte vorbestimmte Zeitraum und der sechste vorbestimmte Zeitraum sind alle gleich. Der erste und der zweite vorbestimmte Zeitraum sind jedoch kürzer als der dritte, vierte, fünfte und sechste vorbestimmte Zeitraum. Zum Beispiel können der erste und der zweite vorbestimmte Zeitraum eine Dauer von 10 ns aufweisen, während der dritte, der vierte, der fünfte und der sechste vorbestimmte Zeitraum jeweils eine Dauer von 100 ns aufweisen. Bei einem weiteren Beispiel sind alle sechs vorbestimmten Zeiträume gleich. Alternativ können alle vorbestimmten Zeiträume unterschiedlich sein.
  • Bei weiteren Ausführungsformen kann die Zustandsmaschine mithilfe einer größeren Anzahl von Zuständen umgesetzt werden, die auf ein Eingangssignal angewandt werden, das eine größere Anzahl von Zuständen enthält. Wenn die Eingangsdaten zum Beispiel vier Buszustände aufweisen, kann eine Zustandsmaschine mit 16 Zuständen verwendet werden, um das Eingangssignal mit vier Zuständen in ein digitales Zwei-Bit-Ausgangssignal mit vier Zuständen abzubilden. Bei einem weiteren Beispiel könnten zusätzliche Zwischenzustände wie zum Beispiel ein D0-zu-D1-zu-Inaktiv-Zustand, ein D0-zu-Inaktiv-zu-D1-Zustand, ein D1-zu-D0-zu-Inaktiv-Zustand, ein D1-zu-Inaktiv-zu-D0-Zustand, ein Inaktiv-zu-D0-zu-D1-Zustand und ein Inaktiv-zu-D1-zu-D0-Zustand vorhanden sein.
  • Die Zustandsmaschine 140 kann mithilfe einer 130-nm-Niederenergie-Technologie auf der Grundlage von Leistungs-DMOS und/oder CMOS-Transistoren, die möglicherweise mit digitalen Prüfverfahren wie zum Beispiel eine statische Zeitgeberanalyse (static timing analysis) ausgelegt werden. Bei einem Beispiel wird eine vollständig synchrone synthetisierte Logik mithilfe einer Hardwarebeschreibungssprache (Hardware Descriptive Language, HDL) wie zum Beispiel einer VHSIC-Hardwarebeschreibungssprache (VHDL) (VHSIC = Very High Speed Integrated Circuit = Integrierter Hochgeschwindigkeitsschaltkreis) entwickelt.
  • Die 7a bis 7d zeigen Kombiniereinheiten, die verwendet werden können, um die Ausgänge von Zustandsmaschinen mit zwei Zuständen zu blockieren und zusammenzuführen, sodass ein Ausgangssignal eines Buszustands erzeugt wird. 7a zeigt die Kombiniereinheit 165, in welcher der Multiplexer 160 ein erstes Ausgangssignal 117 auswählt, wenn das Clk200-Signal 216 auf einem hohen Potenzial ist, und ein zweites Ausgangssignal 119 auswählt, wenn das Clk200-Signal 216 auf einem niedrigen Potenzial ist. Auf diese Weise führt der Multiplexer 160 ein erstes Ausgangssignal 117 und ein zweites Ausgangssignal 119 zusammen, um ein kombiniertes Ausgangssignal 168 zu erhalten. Als Nächstes ermittelt die Logikeinheit 170 auf der Grundlage des kombinierten Ausgangssignals 168 und eines vorhergehenden Ausgangssignals eines Buszustands 172 ein Ausgangssignal eines Buszustands 111. Wenn das vorhergehende Ausgangssignal eines Buszustands 172 nicht gleich dem kombinierten Ausgangssignal 168 ist, weist die Logikeinheit 170 dem Ausgangssignal eines Buszustands 111 anstatt des kombinierten Ausgangssignals 168 den Wert des vorhergehenden Ausgangssignals eines Buszustands 172 zu. Als Nächstes speichert das Register 174 den Wert des Ausgangssignals eines Buszustands 111. Die Registerwerte werden kombinatorisch mit den Nachfolgersignalen verglichen und eine Blockieränderung des Ausgangssignals eines Buszustands 111 wird ausgeführt, wenn die Vergleichsregeln nicht erfüllt werden.
  • 7b zeigt die Kombiniereinheit 173. Zu Beginn bilden das erste Ausgangssignal 117 und das zweite Ausgangssignal 119 die Eingänge für das UND-Gatter 175, dessen Ausgang mit dem Rücksetz-Eingang des Latch 181 verbunden ist. Das erste Ausgangssignal 117 und das zweite Ausgangssignal 119 bilden auch die Eingangssignale für das NOR-Gatter 177, dessen Ausgang mit dem Setz-Eingang des Latch 181 verbunden ist. Schließlich gibt der Q-Ausgang des Latch 181 das Ausgangssignal eines Buszustands 111 aus.
  • 7c zeigt die Kombiniereinheit 179, die den oben erörterten Multiplexer 160, eine Datenvergleichseinheit 176 und eine Logikeinheit 180 enthält. Die Datenvergleichseinheit 176 vergleicht das erste Ausgangssignal 117 und das zweite Ausgangssignal 119 für zwei oder drei Halbzyklen. Wenn das erste Ausgangssignal 117 und das zweite Ausgangssignal 119 über die zwei oder drei Halbzyklen nicht gleich sind, zeigt die Datenvergleichseinheit 176 dies in einem Flag für fehlerhafte Daten 178 an. Wenn das Flag für fehlerhafte Daten 178 gesetzt wird, stellt die Logikeinheit 180 das Ausgangssignal eines Buszustands 111 auf zwei hohe Werte, was einen Fehler anzeigt. Bei einem weiteren Beispiel kann das System auf einem Vorgängerwert blockiert werden oder zu einem bestimmten Pegel wie zum Beispiel zu zwei hohen Bits gehen, um einen Fehler anzuzeigen.
  • 7d zeigt eine Kombiniereinheit 183, die den oben erörterten Multiplexer 160 und eine Logikeinheit 182 enthält. Die Kombiniereinheit 183 hat einen Eingang eines Flags eines ungültigen Buspegels 184, die anzeigt, dass das Buseingangssignal 102 fehlerhaft ist. Die Logikeinheit 182 weist das Ausgangssignal eines Buszustands 111 dem kombinierten Ausgangssignal 168 zu, wenn das Flag für einen ungültigen Buspegel 184 nicht gesetzt wurde, und gibt einen vorhergehenden Wert des kombinierten Ausgangssignals 168 aus, wenn das Flag für einen ungültigen Buspegel gesetzt wurde. Das analoge Blockiersignal blockiert das Ausgangssignal eines Buszustands 111 auf dem Vorgängerwert oder zwingt das Ausgangssignal eines Buszustands 111 auf einen bestimmten Wert wie zum Beispiel auf zwei hohe Bits, um einen Fehler anzuzeigen.
  • 8 zeigt einen Ablaufplan des Verfahrens 185 für einen Empfänger gemäß einer Ausführungsform, der konfiguriert ist, ein Bussignal in ein Ausgangssignal zu wandeln. Zu Anfang empfängt der Empfänger in Schritt 186 ein analoges Signal von einem Bus. Das empfangene Signal kann ein FlexRay-Buseingangssignal sein, das drei Buszustände, einen Data_0-Zustand, einen Data_1-Zustand und einen inaktiven Zustand aufweist, obwohl es ein asymmetrisches Signal sein kann. Als Nächstes wird in Schritt 188 eine analoge Verarbeitung auf das empfangene analoge Signal angewandt. Zum Schritt 188 können ein Anwenden eines analogen Tiefpassfilters auf das empfangene analoge Signal, ein Ermitteln, ob das Signal fehlerhaft ist, oder eine andere Verarbeitung gehören. Alternativ kann auch keine analoge Verarbeitung auf das analoge Signal angewandt werden.
  • Danach wird in Schritt 192 das empfangene analoge Signal in zwei digitale Signale gewandelt, die beide jeweils ein digitales Zwei-Bit-Signal sein können. Eine Neutaktung kann ausgeführt werden, indem das empfangene analoge Signal auf der ansteigenden Flanke des Taktsignals abgetastet wird, um das erste Signal zu erhalten, und indem das empfangene analoge Signal auf der abfallenden Flanke des gleichen Taktsignals abgetastet wird, um das zweite Signal zu erhalten, was mithilfe von zwei Takten mit entgegengesetzten Polaritäten und mit Latches ausgeführt werden kann. Wenn das analoge Signal zum Beispiel ein FlexRay-Bussignal ist, das drei Zustände, einen Data_0-Zustand, einen Data_1-Zustand und einen inaktiven Zustand, aufweist, kann der Schritt 192 das Differenzsignal in ein digitales Zwei-Bit-Signal wandeln.
  • Als Nächstes wird in Schritt 194 eine erste Zustandsmaschine auf das erste digitale Signal angewandt und eine zweite Zustandsmaschine wird in Schritt 196 auf das zweite digitale Signal angewandt. Bei einem Beispiel werden der Schritt 194 und der Schritt 196 mithilfe von separaten digitalen Logiken gleichzeitig ausgeführt. Bei einer Ausführungsform können die beiden Zustandsmaschinen identisch sein. Alternativ können die beiden Zustandsmaschinen verschieden sein. Die Zustandsmaschinen können konfiguriert sein, nur dann in den Ausgangszustand überzugehen, wenn das Eingangssignal in einen anderen Buszustand übergeht und für mindestens einen vorbestimmten Zeitraum in dem neuen Zustand verbleibt. Der vorbestimmte Zeitraum kann eine Funktion des verlassenen Zustands und des neuen Zustands sein. Das Konzept der Zustandsmaschine unterliegt einer Gruppe von Regeln, die ermitteln, ob ein Übergang aufgrund einer Störung erfolgt oder ob es sich um einen echten Übergang handelt.
  • Schließlich werden in Schritt 198 die Ausgänge der beiden Zustandsmaschinen kombiniert, um ein Ausgangssignal zu erhalten. Außerdem können die Ausgangssignale in Schritt 198 blockiert werden. Das Kombinieren kann mithilfe eines Multiplexers ausgeführt werden, wobei die Auswahlvorrichtung ein Taktsignal ist. Das Blockieren kann mithilfe von Registern, Latches, eines Flags von dem Bus, eines Flags von einer Vergleichseinheit von zwei oder drei Halbtakten oder eines anderen Verfahrens ausgeführt werden.
  • Zu den Vorteilen der Ausführungsformen gehören die Fähigkeit ein Hochfrequenzrauschen zu verringern, indem eine Zustandsmaschine auf ein Bussignal angewandt wird. Die Ausführungsformen können auch zwei Datenströme mithilfe von Multiplexern zusammenführen, um Störimpulse zu vermeiden. Zu weiteren Vorteilen gehören die Fähigkeit Hochfrequenzdaten mithilfe eines Taktes zu empfangen, der eine halb so große Frequenz aufweist wie die empfangenen Daten, wodurch der Stromverbrauch verringert wird und die Verwendung von Komponenten mit niedrigeren Geschwindigkeiten ermöglicht wird. Außerdem vergrößert die Funktionalität des Verschiebens aus dem analogen Bereich in den digitalen Bereich die funktionelle Widerstandsfähigkeit aufgrund halbkundenspezifischer Verfahren und eine modulare digitale Architektur erlaubt das Ersetzen der einzelnen Bausteine. Zusätzlich werden Störimpulse durch das Blockieren des Ausgangssignals verringert. Außerdem können die Ausführungsformen das FlexRay-Protokoll erfüllen.

Claims (21)

  1. Empfänger, der eine erste Zustandsmaschine (108) umfasst, die dazu ausgebildet ist, mit einem Bus verbunden zu werden, wobei die erste Zustandsmaschine (108) dazu ausgebildet ist, zu bestimmen, dass ein erstes Ausgangssignal (111; 117) ein erstes Symbol ist, wenn ein erstes empfangenes Bussignal (107; 113) von einem ersten Buszustand in einen zweiten Buszustand übergeht und für weniger als einen ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; ein zweites Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; das zweite Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den ersten Buszustand übergeht und für weniger als einen zweiten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt; das erste Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den ersten Buszustand übergeht und mindestens für den zweiten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt, ein drittes Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand oder dem zweiten Buszustand in einen dritten Buszustand übergeht und mindestens für den dritten vorbestimmten Zeitraum in dem dritten Buszustand verbleibt, wobei der erste vorbestimmte Zeitraum kürzer ist als der dritte vorbestimmte Zeitraum.
  2. Empfänger nach Anspruch 1, wobei der erste vorbestimmte Zeitraum gleich lang ist wie der zweite vorbestimmte Zeitraum.
  3. Empfänger nach Anspruch 1 oder 2, wobei: der erste Buszustand einem ersten Datenwert entspricht; der zweite Buszustand einem zweiten Datenwert entspricht, und der dritte Buszustand einem inaktiven Zustand entspricht.
  4. Empfänger nach Anspruch 1, der außerdem eine zweite Zustandsmaschine (116) umfasst, die dazu ausgebildet ist, zu bestimmen dass ein zweites Ausgangssignal (119) das erste Symbol ist, wenn ein zweites empfangenes Bussignal (115) von dem ersten Buszustand in den zweiten Buszustand übergeht und für weniger als den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; und das zweite Symbol ist, wenn das zweite empfangene Bussignal (115) von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt.
  5. Empfänger nach Anspruch 4, der außerdem eine Kombiniereinheit (118) umfasst, die dazu ausgebildet ist, ein Ausgangssignal (111) eines Buszustands auf der Grundlage des ersten Ausgangssignals (117) und des zweiten Ausgangssignals (119) zu bestimmen.
  6. Verfahren, umfassend: Empfangen eines ersten Bussignals (107; 113); und Bestimmen eines ersten Ausgangssignals (111; 117), wobei das Bestimmen umfasst: Bestimmen, dass das erste Ausgangssignal (111; 117) ein erstes Symbol ist, wenn das erste empfangene Bussignal (107; 113) von einem ersten Buszustand in einen zweiten Buszustand übergeht und für weniger als einen ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; Bestimmen, dass das erste Ausgangssignal (111; 117) ein zweites Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; Bestimmen, dass das erste Ausgangssignal (111; 117) das zweite Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den ersten Buszustand übergeht und für weniger als einen zweiten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt; Bestimmen, dass das erste Ausgangssignal (111; 117) das erste Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den ersten Buszustand übergeht und mindestens für den zweiten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt; Bestimmen, dass das erste Ausgangssignal (111; 117) das erste Symbol ist, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand in einen dritten Buszustand übergeht und für weniger als einen dritten vorbestimmten Zeitraum in dem dritten Buszustand verbleibt; Bestimmen, dass das erste Ausgangssignal (111; 117) ein drittes Symbol ist, wenn das erste empfangene Bussignal von dem ersten Buszustand in den dritten Buszustand übergeht und mindestens für den dritten vorbestimmten Zeitraum in dem dritten Buszustand verbleibt, wobei der erste vorbestimmte Zeitraum kürzer ist als der dritte vorbestimmte Zeitraum.
  7. Verfahren nach Anspruch 6, wobei der erste vorbestimmte Zeitraum gleich lang ist wie der zweite vorbestimmte Zeitraum.
  8. Verfahren nach Anspruch 6 oder 7, wobei: der erste Buszustand einem ersten Datenwert entspricht; der zweite Buszustand einem zweiten Datenwert entspricht; und der dritte Buszustand einem inaktiven Zustand entspricht.
  9. Verfahren nach Anspruch 6, wobei das Bestimmen des ersten Ausgangssignals außerdem umfasst: Bestimmen, dass das erste Ausgangssignal (111; 117) das erste Symbol ist, wenn das erste empfangene Bussignal von dem dritten Buszustand in den ersten Buszustand übergeht und mindestens für einen vierten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt; Bestimmen, dass das erste Ausgangssignal (111; 117) das dritte Symbol ist, wenn das erste empfangene Bussignal von dem zweiten Buszustand in den dritten Buszustand übergeht und mindestens für einen fünften vorbestimmten Zeitraum in dem dritten Buszustand verbleibt; und Bestimmen, dass das erste Ausgangssignal (111; 117) das zweite Symbol ist, wenn das erste empfangene Bussignal von dem dritten Buszustand in den zweiten Buszustand übergeht und mindestens für einen sechsten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt.
  10. Verfahren nach Anspruch 9, wobei: der dritte vorbestimmte Zeitraum gleich lang ist wie der vierte vorbestimmte Zeitraum, der fünfte vorbestimmte Zeitraum und der sechste vorbestimmte Zeitraum; der erste vorbestimmte Zeitraum gleich lang ist wie der zweite vorbestimmte Zeitraum; und der dritte vorbestimmte Zeitraum länger ist als der erste vorbestimmte Zeitraum.
  11. Verfahren nach Anspruch 9, wobei das Bestimmen des ersten Ausgangssignals (111; 117) außerdem umfasst: Übergehen einer Zustandsmaschine (108) von einem ersten Zustand in einen zweiten Zustand, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand in den zweiten Buszustand übergeht; Übergehen der Zustandsmaschine (108) von dem ersten Zustand in einen dritten Zustand, wenn das erste empfangene Bussignal (107; 113) von dem ersten Buszustand in den dritten Buszustand übergeht; Übergehen der Zustandsmaschine (108) von dem zweiten Zustand in einen vierten Zustand, wenn das erste empfangene Bussignal (107; 113) länger als den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; Übergehen der Zustandsmaschine (108) von dem dritten Zustand in einen fünften Zustand, wenn das erste empfangene Bussignal (107; 113) länger als den dritten vorbestimmten Zeitraum in dem dritten Buszustand verbleibt; Übergehen der Zustandsmaschine (108) von dem vierten Zustand in einen sechsten Zustand, wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den ersten Buszustand übergeht; Übergehen der Zustandsmaschine (108) von dem vierten Zustand in einen siebten Zustand , wenn das erste empfangene Bussignal (107; 113) von dem zweiten Buszustand in den dritten Buszustand übergeht; Übergehen der Zustandsmaschine (108) von dem fünften Zustand in einen achten Zustand , wenn das erste empfangene Bussignal (107; 113) von dem dritten Buszustand in den ersten Buszustand übergeht; Übergehen der Zustandsmaschine (108) von dem fünften Zustand in einen neunten Zustand , wenn das erste empfangene Bussignal (107; 113) von dem dritten Buszustand in den zweiten Buszustand übergeht; Übergehen der Zustandsmaschine (108) von dem sechsten Zustand in den ersten Zustand, wenn das erste empfangene Bussignal (107; 113) länger als den zweiten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt; Übergehen der Zustandsmaschine (108) von dem siebten Zustand in den fünften Zustand , wenn das erste empfangene Bussignal (107; 113) länger als den fünften vorbestimmten Zeitraum in dem dritten Buszustand verbleibt; Übergehen der Zustandsmaschine (108) von dem achten Zustand in den ersten Zustand , wenn das erste empfangene Bussignal (107; 113) länger als den vierten vorbestimmten Zeitraum in dem ersten Buszustand verbleibt; und Übergehen der Zustandsmaschine (108) von dem neunten Zustand in den vierten Zustand , wenn das erste empfangene Bussignal (107; 113) länger als den sechsten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt.
  12. Verfahren nach Anspruch 11, wobei das Bestimmen des ersten Ausgangssignals (111; 117) außerdem umfasst: Bestimmen, dass das erste Ausgangssignal (111; 117) das erste Symbol ist, wenn die Zustandsmaschine (108) in dem ersten Zustand, dem zweiten Zustand oder dem dritten Zustand ist; Bestimmen, dass das erste Ausgangssignal (111; 117) das zweite Symbol ist, wenn die Zustandsmaschine (108) in dem vierten Zustand, dem sechsten Zustand oder dem siebten Zustand ist; und Bestimmen, dass das erste Ausgangssignal (111; 117) das dritte Symbol ist, wenn die Zustandsmaschine (108) in dem fünften Zustand, dem achten Zustand oder dem neunten Zustand ist.
  13. Verfahren nach Anspruch 6, das außerdem umfasst: Empfangen eines zweiten Bussignals (115); und Bestimmen eines zweiten Ausgangssignals (119), wobei das Bestimmen umfasst: Bestimmen, dass das zweite Ausgangssignal (119) das erste Symbol ist, wenn das zweite empfangene Bussignal (115) von dem ersten Buszustand in den zweiten Buszustand übergeht und für weniger als den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; und Bestimmen, dass das zweite Ausgangssignal (119) das zweite Symbol ist, wenn das zweite empfangene Bussignal (115) von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt.
  14. Verfahren nach Anspruch 13, das außerdem ein Bestimmen eines Ausgangssignals (111) eines Buszustands auf der Grundlage des ersten Ausgangssignals (117) und des zweiten Ausgangssignals (119) umfasst.
  15. Empfänger, umfassend: eine Empfangseinheit (114), die dazu ausgebildet ist, auf der Grundlage eines Buseingangssignals (105) ein erstes empfangenes Bussignal (113) und ein zweites empfangenes Bussignal (115) zu bestimmen; eine erste Zustandsmaschine (108), die dazu ausgebildet ist, zu bestimmen, dass ein erstes Ausgangssignal (117) ein erstes Symbol ist, wenn das erste empfangene Bussignal (113) von einem ersten Buszustand in einen zweiten Buszustand übergeht und für weniger als einen ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; und ein zweites Symbol ist, wenn das erste empfangene Bussignal (113) von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den ersten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; und eine zweite Zustandsmaschine (116), die dazu ausgebildet ist, zu bestimmen, dass ein zweites Ausgangssignal (119) das erste Symbol ist, wenn das zweite empfangene Bussignal (115) von dem ersten Buszustand in den zweiten Buszustand übergeht und für weniger als einen zweiten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt; und das zweite Symbol ist, wenn das zweite empfangene Bussignal (115) von dem ersten Buszustand in den zweiten Buszustand übergeht und mindestens für den zweiten vorbestimmten Zeitraum in dem zweiten Buszustand verbleibt, wobei die Empfangseinheit (114) umfasst: eine erste Abtasteinheit, die dazu ausgebildet ist, das erste empfangene Bussignal (113) zu bestimmen, indem das Buseingangssignal (105) mit einem ersten Taktsignal (Clk200) abgetastet wird, das eine Frequenz und eine Phase aufweist; und eine zweite Abtasteinheit, die dazu ausgebildet ist, das zweite empfangene Bussignal (115) zu bestimmen, indem das Buseingangssignal (105) mit einem zweiten Taktsignal (Clk200n) abgetastet wird, das eine Frequenz und eine Phase aufweist, wobei die Frequenz des ersten Taktsignals (Clk200) gleich ist wie die Frequenz des zweiten Taktsignals (Clk200n) und wobei die Phase des ersten Taktsignals (Clk200) nicht gleich der Phase des zweiten Taktsignals (Clk200n) ist.
  16. Empfänger nach Anspruch 15, wobei der erste vorbestimmte Zeitraum gleich lang ist wie der zweite vorbestimmte Zeitraum.
  17. Empfänger nach Anspruch 15, wobei das erste Taktsignal (Clk200) auf einer ansteigenden Flanke eines dritten Taktsignals beruht und das zweite Taktsignal (Clk200n) auf der abfallenden Flanke des dritten Taktsignals beruht.
  18. Empfänger nach Anspruch 15, der weiterhin eine Kombiniereinheit (118) umfasst, die dazu ausgebildet ist, ein kombiniertes Ausgangssignal (111) zu bestimmen, indem das erste Ausgangssignal (117) und das zweite Ausgangssignal (119) kombiniert werden.
  19. Empfänger nach Anspruch 18, wobei die Kombiniereinheit (118) außerdem dazu ausgebildet ist: das kombinierte Ausgangssignal (111) zu erfassen; und ein Busausgangssignal zu bestimmen, indem das kombinierte Ausgangssignal (111) mit einem vorher erfassten kombinierten Ausgangssignal verglichen wird, wobei dem Busausgangssignal das vorher erfasste kombinierte Ausgangssignal zugewiesen wird, wenn das vorher erfasste kombinierte Ausgangssignal nicht gleich dem kombinierten Ausgangssignal ist.
  20. Empfänger nach Anspruch 18, wobei die Kombiniereinheit (118) außerdem dazu ausgebildet ist: ein verglichenes Ausgangssignal zu bestimmen, indem das erste Ausgangssignal und das zweite Ausgangssignal verglichen werden; und das verglichene Ausgangssignal zu speichern.
  21. Empfänger nach Anspruch 18, wobei die Kombiniereinheit (118) außerdem einen Multiplexer umfasst.
DE102014101141.4A 2013-02-01 2014-01-30 Empfänger und Verfahren Active DE102014101141B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/756,835 US9582451B2 (en) 2013-02-01 2013-02-01 Receiver architecture
US13/756,835 2013-02-01

Publications (2)

Publication Number Publication Date
DE102014101141A1 DE102014101141A1 (de) 2014-08-07
DE102014101141B4 true DE102014101141B4 (de) 2022-01-27

Family

ID=51206204

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101141.4A Active DE102014101141B4 (de) 2013-02-01 2014-01-30 Empfänger und Verfahren

Country Status (3)

Country Link
US (2) US9582451B2 (de)
CN (1) CN103973457B (de)
DE (1) DE102014101141B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9582451B2 (en) * 2013-02-01 2017-02-28 Infineon Technologies Ag Receiver architecture
DE102015111753A1 (de) 2015-07-20 2017-01-26 Infineon Technologies Ag Verfahren und vorrichtung zur verwendung bei einer akquisition von messdaten
US9882605B2 (en) * 2015-12-15 2018-01-30 Nvidia Corporation System and method for cross-talk cancellation in single-ended signaling
US10312967B2 (en) 2015-12-15 2019-06-04 Nvidia Corporation System and method for cross-talk cancellation in single-ended signaling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327767A2 (de) 1988-02-08 1989-08-16 Tektronix, Inc. Programmierbarer Filter im Komparatorausgang
FR2657737A1 (fr) 1990-01-26 1991-08-02 Renault Dispositif logique de filtrage d'impulsions electriques.
EP1766908B1 (de) 2004-07-07 2008-04-16 Koninklijke Philips Electronics N.V. EMPFÄNGER FÜR EINEN DIFFERENZiellen DATENBUS

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT325115B (de) * 1972-05-16 1975-10-10 Siemens Ag Anordnung zur übertragung eines amplitudenmodulierten amplitudensignals
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5675590A (en) * 1994-11-23 1997-10-07 At&T Wireless Services, Inc. Cyclic trellis coded modulation
DE69627148T2 (de) 1995-05-24 2003-11-13 Thomson Consumer Electronics, Inc. Ringbusdatenübertragungssystem
US6072804A (en) * 1995-05-24 2000-06-06 Thomson Consumer Electronics, Inc. Ring bus data transfer system
JPH09205466A (ja) * 1996-01-29 1997-08-05 Kokusai Electric Co Ltd シンボル判定装置
JPH1051304A (ja) * 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd Pll
US5910751A (en) * 1997-02-14 1999-06-08 International Business Machines Corporation Circuit arrangement and method with temperature dependent signal swing
TW397259U (en) * 1997-04-19 2000-07-01 United Microelectronics Corp The filter circuit
US6020953A (en) * 1998-08-27 2000-02-01 The United States Of America As Represented By The Secretary Of The Navy Feature tracking linear optic flow sensor
JP3157788B2 (ja) * 1998-11-12 2001-04-16 埼玉日本電気株式会社 携帯型情報端末
US6788340B1 (en) * 1999-03-15 2004-09-07 Texas Instruments Incorporated Digital imaging control with selective intensity resolution enhancement
US6697420B1 (en) * 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US6424684B1 (en) * 1999-08-30 2002-07-23 Micron Technology, Inc. Method and apparatus for receiving synchronous data
US6456219B1 (en) * 2000-02-22 2002-09-24 Texas Instruments Incorporated Analog-to-digital converter including two-wire interface circuit
US6937664B1 (en) * 2000-07-18 2005-08-30 Integrated Memory Logic, Inc. System and method for multi-symbol interfacing
JP3724398B2 (ja) * 2001-02-20 2005-12-07 ティアック株式会社 信号処理回路及び信号処理方法
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
US7089442B2 (en) * 2003-02-07 2006-08-08 Rambus Inc. Fault-tolerant clock generator
US7158899B2 (en) * 2003-09-25 2007-01-02 Logicvision, Inc. Circuit and method for measuring jitter of high speed signals
US7240248B2 (en) * 2003-11-10 2007-07-03 Dell Products L.P. Apparatus and method for reducing false triggering of a signal due to an electrostatic discharge event
DE102004007172B4 (de) * 2004-02-13 2007-10-04 Texas Instruments Deutschland Gmbh Phaseneinstellungsschaltung für minimale Unregelmäßigkeiten bei Phasenschritten
US7200821B2 (en) * 2004-06-07 2007-04-03 Hewlett-Packard Development Company, L.P. Receiver and method for mitigating temporary logic transitions
US7366942B2 (en) * 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US20060092147A1 (en) * 2004-11-03 2006-05-04 Roberts Ben D Pulse width modulation technique and apparatus for a display array
US20060203947A1 (en) * 2005-03-08 2006-09-14 Andre Willis Method and apparatus for detecting linear phase error
DE102005025529B4 (de) 2005-06-03 2007-05-16 Wago Verwaltungs Gmbh Verfahren zur Steuerung der Zugriffszeiten auf einen Systembus und Kommunikationsmodul
US8103943B2 (en) * 2006-08-10 2012-01-24 Ternarylogic Llc Symbol reconstruction in Reed-Solomon codes
US7541880B2 (en) * 2007-04-17 2009-06-02 Mosaid Technologies Corporation Circuit and method for glitch correction
US7898453B2 (en) * 2008-12-05 2011-03-01 Qualcomm Incorporated Apparatus and method for successive approximation analog-to-digital conversion
US8890082B2 (en) * 2009-05-19 2014-11-18 Kromek Limited Radiation detection
EP2378668B1 (de) * 2010-04-15 2013-03-27 Integrated Device Technology, Inc. Analog-Digital-Wandler
US9531341B2 (en) * 2011-08-30 2016-12-27 Keysight Technoloiges, Inc. Method and apparatus for converting single-ended signals into differential signals
EP2798739A4 (de) * 2011-12-29 2016-08-17 Intel Corp Vorrichtung und verfahren für einen digitaluhrplatzierungsmotor mit tastverhältniskorrektur und quadraturplatzierung
US9582451B2 (en) * 2013-02-01 2017-02-28 Infineon Technologies Ag Receiver architecture
DE102014116906B4 (de) * 2014-11-19 2019-06-19 Infineon Technologies Ag Empfänger, Sender, Verfahren zum Bestimmen eines in ein PWM-Signal codierten Wertes und ein Verfahren zum Übertragen eines in ein PWM-Signal codierten Wertes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327767A2 (de) 1988-02-08 1989-08-16 Tektronix, Inc. Programmierbarer Filter im Komparatorausgang
FR2657737A1 (fr) 1990-01-26 1991-08-02 Renault Dispositif logique de filtrage d'impulsions electriques.
EP1766908B1 (de) 2004-07-07 2008-04-16 Koninklijke Philips Electronics N.V. EMPFÄNGER FÜR EINEN DIFFERENZiellen DATENBUS

Also Published As

Publication number Publication date
US20140223050A1 (en) 2014-08-07
CN103973457A (zh) 2014-08-06
US9582451B2 (en) 2017-02-28
CN103973457B (zh) 2017-09-19
US10127176B2 (en) 2018-11-13
US20170139870A1 (en) 2017-05-18
DE102014101141A1 (de) 2014-08-07

Similar Documents

Publication Publication Date Title
DE60215573T2 (de) Programmierbare Logikschaltung mit einer seriellen Hochgeschwindigkeitsschnittstelle
DE69432587T2 (de) Verzögerungsleitungsseparator für datenbus
DE69132757T2 (de) Vorrichtung zu Parallelserien und zur Serienparallelwandlung von Daten und dadurch entstandenes serielles digitales Nachrichtenübertragungssystem
DE102014101141B4 (de) Empfänger und Verfahren
EP0269812A1 (de) Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale
EP2132582B1 (de) Verfahren zur bestimmung einer asymmetrischen signalverzögerung eines signalpfades innerhalb einer integrierten schaltung
DE112013003268B4 (de) Differenztaktsignalgenerator
DE102013216556B4 (de) Empfangsschaltung
DE112016005087B4 (de) Relaisvorrichtung, elektronische Steuervorrichtung und fahrzeugmontiertes Netzsystem
DE102013210182A1 (de) Verfahren zur Bereitstellung einer generischen Schnittstelle sowie Mikrocontroller mit generischer Schnittstelle
DE10346559A1 (de) Dateninvertierungsschaltung und Halbleitervorrichtung
DE69321574T2 (de) Demodulationsschaltung für ein Kommunikationssteuersystem
DE19750317A1 (de) Empfangsschaltung für ein CAN-System
DE4211579C1 (de) Verfahren zur Überwachung symmetrischer Zweidraht-Busleitungen und -Busschnittstellen, und Vorrichtung zur Durchführung des Verfahrens
DE69519526T2 (de) Pulserzeugung
DE102020128430A1 (de) Feldbussystem mit umschaltbarer slew-rate
DE102014008045B4 (de) Verfahren, Einrichtung und Schaltungsanordnung zum Detektieren eines Fehlers auf einem differentiellen Bus
DE3888412T2 (de) Übertragungsfilter.
DE69833790T2 (de) Asymetrischer stromarttreiber für differentielle übertragungsleitungen
DE112011104391B4 (de) Bereitstellen einer Feedback-Schleife in einer seriellen Zusammenschaltungsarchitektur mit niedriger Latenz
EP1118055B1 (de) Spikefreie taktumschaltung
EP1148647A2 (de) Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen
DE102008047439B4 (de) Datenumwandlung
DE102013210066A1 (de) Verfahren zur Bereitstellung einer generischen Schnittstelle mit CRC-Funktionalität sowie Mikrocontroller mit generischer Schnittstelle und CRC-Einheit
DE4431791C2 (de) Signalauswahlvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative