JP3724398B2 - 信号処理回路及び信号処理方法 - Google Patents
信号処理回路及び信号処理方法 Download PDFInfo
- Publication number
- JP3724398B2 JP3724398B2 JP2001272571A JP2001272571A JP3724398B2 JP 3724398 B2 JP3724398 B2 JP 3724398B2 JP 2001272571 A JP2001272571 A JP 2001272571A JP 2001272571 A JP2001272571 A JP 2001272571A JP 3724398 B2 JP3724398 B2 JP 3724398B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- output
- polarity
- signal
- output pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Description
【０００１】
【発明の属する技術分野】
本発明は、信号処理回路及び信号処理方法に係り、特に、ＦＭ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）変調信号をディジタルデータに変換する信号処理回路及び信号処理方法に関する。
【０００２】
【従来の技術】
図６に光ディスク装置のブロック構成図、図７に光ディスクの構成を説明するための図を示す。
【０００３】
図６に示す光ディスク装置１００は、例えば、ＣＤ−Ｒドライブであり、ＣＤ−Ｒディスク４０が装着され、ＣＤ−Ｒディスク４０に対して情報の記録／再生を行なう。
【０００４】
ＣＤ−Ｒディスク４０は、図７に示すように情報を記録／再生するトラック４０ａに沿ってウォブル４０ｂが形成されている。ウォブル４０ｂは、ＦＭ変調されており、ウォブル４０ｂを再生し、再生信号をＦＭ復調することによりＦＭ復調信号が得られ、ＦＭ復調信号として記録された各種制御情報が得られる。
【０００５】
光ディスク装置１００は、光学系４１、スピンドルモータ４２、スレッドモータ４３、レーザドライバ４４、フロントモニタ４５、ＡＬＰＣ（Auto Laser Power Control）回路４６、記録補償回路４７、ウォブル信号処理部４８、ＲＦアンプ４９、フォーカス／トラッキングサーボ回路５０、送りサーボ回路５１、スピンドルサーボ回路５２、ＣＤエンコード／デコード回路５３、Ｄ／Ａコンバータ５４、オーディオアンプ５５、ＲＡＭ５６、５８、ＣＤ−ＲＯＭエンコード／デコード回路５７、インタフェース／バッファコントローラ５９、ＣＰＵ６０で構成され、ホストコンピュータ６１からのコマンドに応じて情報の記録／再生を行う。
【０００６】
スピンドルモータ４２はスピンドルサーボ回路５２によってディスク４０が所定の回転数で回転するようにディスク４０を回転させる。ディスク４０に対向して光学系４１が配置されている。光学系４１は、ディスク４０にレーザ光を照射して、ディスク４０に情報を記録するとともに、ディスク４０からの反射光から記録された情報に応じた再生信号を出力する。光学系４１は、スレッドモータ４３、フォーカス／トラッキングサーボ回路５０によってディスクに照射する光ビームＢの位置が制御されている。
【０００７】
このうち、スレッドモータ４３は、送りサーボ回路５１の駆動制御により光学系４１を構成するキャリッジをディスク４０の半径方向に移動させる。また、フォーカス／トラッキングサーボ回路５０は、光学系４１のフォーカス及びトラッキングアクチュエータ（図示せず）を駆動制御して、フォーカス／トラッキング制御を行う。
【０００８】
光学系４１で再生された再生信号は、ＲＦアンプ４９に供給される。ＲＦアンプ４９は、再生信号を増幅する。再生信号のうち主信号は、ＣＤエンコーダ／デコード回路５３に供給され、デコードされる。また、各種サーボ信号を取り出して各サーボ制御回路に出力する
ＣＤ−ＲＯＭエンコード／デコード回路５７は、ＣＤ−ＲＯＭ固有のＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｉｎｇ）のエンコード／デコード、ヘッダの検出等の処理を行う。ＲＡＭ５６は、ＣＤ−ＲＯＭエンコード／デコード回路５７での処理の作業用記憶領域として用いられる。インタフェース／バッファコントローラ５９は、ホストコンピュータ６１とのデータの送受、データバッファの制御を行う。ＲＡＭ５８は、インタフェース／バッファコントローラ５９の作業用記憶領域として用いられる。
【０００９】
なお、ディスク４０がオーディオディスクの場合には、ＣＤエンコード／デコード回路５３で復調された信号はＤ／Ａコンバータ５４に送られ、ディジタルからアナログへ変換され、オーディオアンプ５５により増幅されて出力される。
【００１０】
ＣＰＵ６０はホストコンピュータ６１からのコマンドに基づいて装置全体の制御を行なう。
【００１１】
ＣＤ−Ｒ等の光ディスクは、情報を記録するために形成すべきトラックに沿ってウォブルが予め形成されており、このウォブルを検出することによりウォブル信号が再生される。ウォブル信号は、ＦＭ変調されており、このＦＭ変調信号をディジタルデータに変換して、ディスク位置を示すアドレスなどの情報が得られる。このとき、正確なアドレスなどの情報を得るためには、ＦＭ変調信号を正確にディジタルデータに変換する必要があった。
【００１２】
図８は従来の一例である信号処理回路のブロック図を示す。また、図９〜図１２は従来の信号処理回路のタイミングチャートを示す。
【００１３】
図８において、信号処理回路５００は、両エッジ検出回路５０１、カウンタ回路５０２、ラッチ回路５０３、ディジタルＬＰＦ５０４で構成されている。
【００１４】
両エッジ検出回路５０１には、端子５０５から図９（Ａ）に示すＦＭ変調信号が供給されている。両エッジ検出回路５０１は、まず、供給されたＦＭ変調信号をゼロレベルと比較して、図９（Ｂ）に示すようなゼロレベルより大きければハイレベル、ゼロレベルより小さければローレベルとなるパルス信号を生成し、生成したパルス信号の立ち上がりエッジと立ち下がりエッジとを検出して図９（Ｃ）に示す両エッジ信号を生成する。この両エッジ信号はカウンタ回路５０２とラッチ回路５０３とディジタルＬＰＦ５０４に供給される。
【００１５】
カウンタ回路５０２は、両エッジ検出回路５０１からの両エッジ信号によりクリアされ、クロック端子５０６から供給されるクロックをカウントする。カウンタ回路５０２のカウント値は、図９（Ｄ）に示すように変化しており、ラッチ回路５０３に供給される。
【００１６】
ラッチ回路５０３には、カウンタ回路５０２からのカウント値と両エッジ検出回路５０１からの両エッジ信号とが供給されており、両エッジ信号のエッジ出力のタイミングで、カウント値Ｑ１〜Ｑｎをラッチする。ラッチされたカウント値はディジタルＬＰＦ５０４に供給される。
【００１７】
ディジタルＬＰＦ５０４は、ラッチ回路５０３からのカウント値と両エッジ検出回路５０１からの両エッジ信号とが供給されている。ディジタルＬＰＦ５０４は、ラッチ回路５０３から供給されたカウント値に基づいてディジタル処理によりローパスフィルタ処理を行い、ノイズ成分が除去される。ディジタルフィルタ処理が行われたＦＭ信号は、端子５０７から出力され、復調処理が行なわれ、ウォブル信号に重畳された情報が抽出される。
【００１８】
しかし、実際のＦＭ変調信号にはノイズが重畳されている。
【００１９】
図１０〜図１２に従来の信号処理回路の動作説明図を示す。
【００２０】
実際のＦＭ変調信号は、図１０に示すようにゼロレベル近辺で、ノイズの影響によりゼロレベルと複数回交差している。このため、このままパルス信号に変換すると、図１１（Ａ）に示すようにパルス信号の前後に不要なパルスが発生する。この不要なパルスにより、図１１（Ｂ）に示すように立ち上がりエッジ及び立ち下がりエッジがそれぞれ複数回検出される。よって、図１１（Ｂ）に示すエッジの間で、図１１（Ｃ）に示すクロックがカウントされると、図１１（Ｄ）に示すようにノイズ部分で小さなカウント値が多数出力されていた。このため、パルス信号を正確に得ることはできなかった。
【００２１】
そこで、ノイズが発生する期間を排除してパルス信号のエッジを検出する方法が提案されている。ノイズが発生する期間を排除してパルス信号のエッジを検出する方法を図１２と共に説明する。
【００２２】
図１２は、従来のノイズ除去方法を説明するための図を示す。図１２（Ａ）は入力パルス信号、図１２（Ｂ）はノイズ除去後のパルス信号、図１２（Ｃ）はノイズ除去後のパルス信号の両エッジ信号を示す。
【００２３】
従来は、パルス信号が一定時間Ｔ３継続したときに、エッジを検出するようにしていた。時刻ｔ１では、図１２（Ａ）に示す入力パルス信号が立ち上がるが、一定時間Ｔ３が経過する前に立ち下がるので、エッジとして検出されない。一方、時刻ｔ２、ｔ７では、図１２（Ａ）に示す入力パルス信号が立ち上がり、一定時間Ｔ３以上ハイレベル状態を継続するので、エッジとして検出される。
【００２４】
また、時刻ｔ４では、図１２（Ａ）に示す入力パルス信号がたち下がるが、一定時間Ｔ３が経過する前に立ち上がるので、エッジとして検出されない。一方、時刻ｔ５、ｔ９では、図１２（Ａ）に示す入力パルス信号が立下り、一定時間Ｔ３以上ローレベル状態を継続するので、エッジとして検出される。
【００２５】
以上のようにして図１２（Ｃ）に示すノイズ成分を除去した両エッジ信号が検出されていた。
【００２６】
【発明が解決しようとする課題】
上記のように、実際のパルス信号にはノイズが存在し、このノイズによりパルス信号に立ち上がり及び立ち下がりが発生する。よって、このようなパルス信号のエッジ検出が検出されると、ノイズによるパルスを含むエッジが含まれる。このため、このままエッジ間隔をカウントすると、ノイズ成分までもがカウント値として出力され、正確な信号処理が行えないなどの問題点があった。
【００２７】
また、図１２に示すように一定時間Ｔ３以上同一レベルが継続したときに、エッジと検出する方法では、図１２に示すようにノイズが存在するときには、一定時間Ｔ３より長い遅延時間Ｔｘ、Ｔｙが発生するが、ノイズが存在しないときには、一定時間Ｔ３の遅延時間しか発生しない。また、図１２に示す遅延時間Ｔｘ、Ｔｙのようにノイズの多さによっても遅延時間が異なるため、信号の周期が変動して、正確な信号処理が行えないなどの問題点があった。
【００２８】
よって、本発明は上記の点に鑑みてなされたもので、入力パルス信号のハイレベル期間又は／及びローレベル期間をノイズ成分の影響を除去して正確に検出できる信号処理回路及び信号処理方法を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明の請求項１、８は、入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理回路において、入力パルス信号のうち一方の極性の累積時間を測定する累積時間測定部と、累積時間測定部で測定された累積時間が所定の時間になったときに、出力パルス信号の極性を反転させるパルス信号出力部とを設け、パルス信号出力部から出力される出力パルス信号の極性が他方の極性のとき、累積時間測定部の累積時間をクリアするとともに、累積時間の測定を禁止させることを特徴とする。
【００３０】
本発明によれば、入力パルス信号のノイズのハイレベル期間のみ又はローレベル期間のみを累積して立ち上がりを決定するので、ノイズの影響なく入力パルス信号のエッジを検出できる。
【００３１】
本発明の請求項２、９は、パルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間を入力パルスに対する出力パルスの遅延時間に応じて異ならせることを特徴とする。
【００３２】
本発明によれば、累積時間を測定する時間を異ならせることにより入力パルス信号に対する出力パルス信号の遅延時間を自在に設定できる。
【００３３】
本発明の請求項３、１０は、入力パルス信号のうち他方の極性の累積時間を測定する他の累積時間測定部と、他方の累積時間測定部で測定された累積時間が所定の時間になったときに、出力パルス信号の極性に反転させる他のパルス信号出力部とを有し、パルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間と他のパルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間とを異ならせることを特徴とする。
【００３４】
本発明によれば、極性毎に入力パルス信号の極性の累積時間を測定し、極性毎の累積時間を異ならせることにより出力パルス信号のデューティ比を自在に設定できる。
【００３５】
本発明の請求項４、１１は、入力パルス信号及びクロックが供給され、入力パルス信号のレベルに応じてクロックを出力パルス信号に応じて出力カウント値をクリアしつつ、カウントし、カウント値に応じて出力パルス信号をセット又はリセットする。
【００３６】
請求項５、１２は、出力パルス信号のハイレベルの期間に、入力パルス信号のローレベルの期間に供給されるクロックをカウントするとともに、出力パルス信号のローレベルの期間に、入力パルス信号のハイレベルの期間に供給されるクロックをカウントし、入力パルス信号のローレベル期間のカウント値及びハイレベル期間のカウント値が所定のカウント値になったときに、セット又はリセットを行なうようにする。
【００３７】
また、請求項６、１３は、出力パルス信号を所定期間遅延した信号によりカウント値をラッチし、カウント値をラッチする信号を遅延した信号でカウント値をクリアする。
さらに、請求項７、１４は、入力パルス信号の一方の極性で充電手段の充電を行い、充電レベルが所定のレベルとなったときに、前記出力パルス信号を一方の極性に反転させ、出力パルス信号が他の極性のときには、前記充電手段を放電させるものである。
【００３８】
【発明の実施の形態】
本発明の実施例を図面とともに説明する。
【００３９】
図１は本発明の一実施例の信号処理回路のブロック図、図２に本発明の一実施例の信号処理回路の動作波形図を示す。
【００４０】
本実施例の信号処理回路１は、図６に示すウォブル信号処理部４８内に設けられる。信号処理回路１は、ＡＮＤゲート１１、１２、カウンタ１３、１４、１５、ＲＳフリップフロップ１６、Ｄフリップフロップ１７、１８、反転回路１９、ＥＸ−ＯＲゲート２０、２１、ラッチ回路２２、ディジタルＬＰＦ（LOW PASS FILTER）２３を含む構成とされている。
【００４１】
信号処理回路１の動作を図２とともに説明する。
【００４２】
図２は本発明の一実施例の信号処理回路の動作波形図を示す。図２（Ａ）はウォブル信号、図２（Ｂ）はクロック、図２（Ｃ）はＡＮＤゲート１１の出力、図２（Ｄ）は反転回路１９の出力、図２（Ｅ）はＡＮＤゲート１２の出力、図２（Ｆ）はカウンタ１３の出力、図２（Ｇ）はカウンタ１４の出力、図２（Ｈ）はＲＳフリップフロップ１６の非反転出力、図２（Ｉ）はＲＳフリップフロップ１６の反転出力、図２（Ｊ）はＤフリップフロップ１７の出力、図２（Ｋ）はＤフリップフロップ１８の出力、図２（Ｌ）はＥＸ−ＯＲゲート２０の出力、図２（Ｍ）はＥＸ−ＯＲゲート２１の出力を示す。
【００４３】
図２（Ａ）に示すウォブル信号は、ＦＭパルス信号であり、端子Ｔ１からＡＮＤゲート１１及び反転回路１９に供給される。また、図２（Ｂ）に示すクロックは、端子Ｔ２からＡＮＤゲート１１及びＡＮＤゲート１２に供給されている。
【００４４】
ＡＮＤゲート１１は、図２（Ｃ）に示すように端子Ｔ１からのウォブル信号がハイレベルのときに、端子Ｔ２からのクロックを通過させ、カウンタ１３のクロック入力端子に供給する。カウンタ１３は、ＡＮＤゲート１１からのクロックをカウントし、そのカウント値のうち第ｉ桁の値ＱｉをＲＳフリップフロップ１６のセット端子に供給する。なお、図２では、“ｉ”が“３”の場合を例に説明を行なっている。
【００４５】
また、反転回路１９は、図２（Ｄ）に示すように端子Ｔ１からのウォブル信号を反転させて、ＡＮＤゲート１２に供給する。ＡＮＤゲート１２は、図２（Ｅ）に示すように反転回路１９からの反転ウォブル信号がハイレベルのときに、端子Ｔ２からのクロックを通過させ、カウンタ１４のクロック入力端子に供給する。
【００４６】
カウンタ１４は、ＡＮＤゲート１２からのクロックをカウントし、そのカウント値のうち第ｉ桁の値ＱｉをＲＳフリップフロップ１６のリセット端子に供給する。ＲＳフリップフロップ１６は、図２（Ｈ）、（Ｉ）に示すようにカウンタ１３の第ｉ桁のカウント値Ｑｉが立ち上がったときに非反転出力Ｑをセット、すなわち、ハイレベルにし、カウンタ１４の第ｉ桁のカウント値Ｑｉが立ち上がったときに非反転出力Ｑをリセット、すなわち、ローレベルにする。
【００４７】
ＲＳフリップフロップ１６の非反転出力Ｑは、カウンタ１３のクリア端子に供給されるとともに、Ｄフリップフロップ１７及びＥＸ−ＯＲゲート２０に供給される。また、ＲＳフリップフロップ１６の反転出力／Ｑは、カウンタ１４のクリア端子に供給される。
【００４８】
カウンタ１３は、ＲＳフリップフロップ１６の非反転出力Ｑがハイレベルのときにはクリア状態にされる。カウンタ１４は、ＲＳフリップフロップ１６の反転出力／Ｑがハイレベルのときはクリア状態にされる。
【００４９】
Ｄフリップフロップ１７には、ＲＳフリップフロップ１６の非反転出力Ｑがデータ端子に供給され、端子Ｔ２からのクロックがクロック端子に供給されている。Ｄフリップフロップ１７は、クロックが立ち上がるときのデータ端子のレベルを保持し、出力する。Ｄフリップフロップ１７の出力Ｑは、Ｄフリップフロップ１８のデータ端子及びＥＸ−ＯＲゲート２０に供給される。ＥＸ−ＯＲゲート２０は、ＲＳフリップフロップ１６の非反転出力ＱとＤフリップフロップ１７の出力とのＥＸ−ＯＲ論理を出力する。ＥＸ−ＯＲゲート２０の出力は、ラッチ回路２２に供給される。ラッチ回路２２は、ＥＸ−ＯＲゲート２０の出力に応じてカウンタ１５の出力をラッチする。
【００５０】
また、Ｄフリップフロップ１８には、データ端子にＤフリップフロップ１７の出力Ｑが供給され、クロック端子に端子Ｔ２からのクロックが供給される。Ｄフリップフロップ１８は、クロックが立ち上がるときのデータ端子のレベルを保持し、出力する。Ｄフリップフロップ１８の出力Ｑは、ＥＸ−ＯＲゲート２１に供給される。ＥＸ−ＯＲゲート２１は、Ｄフリップフロップ１７の出力とＤフリップフロップ１８の出力とのＥＸ−ＯＲ論理を出力する。ＥＸ−ＯＲゲート２１の出力は、カウンタ１５のクリア端子に供給される。カウンタ１５は、ＥＸ−ＯＲゲート２１の出力に応じてカウント値をクリアする。
【００５１】
カウンタ１５は、端子Ｔ２からのクロックをカウントし、そのカウント値をラッチ回路２２に供給する。ラッチ回路２２は、カウンタ１５からのカウント値をＥＸ−ＯＲゲート２０の出力の立ち上がりでラッチする。
【００５２】
ディジタルＬＰＦ２３は、ラッチ回路２２からのディジタル値の変化として書き込まれたアドレス情報等の信号、例えば、バイフェーズ信号を出力する。
【００５３】
図２の時刻ｔ１及びｔ９においてカウンタ１４は、ＲＳフリップフロップ１６の反転出力／Ｑがハイレベルであるので、クリア状態とされている。また、カウンタ１３は、ＲＳフリップフロップ１６の非反転出力Ｑがローレベルであるので、ＡＮＤゲート１１からのクロックをカウントする。
【００５４】
カウンタ１３の出力Ｑｉは、第３桁目の値Ｑ３に設定されているので、カウント開始からＡＮＤゲート１１からのクロックを８カウントすると、時刻ｔ２及びｔ１０でローレベルからハイレベルに反転する。
【００５５】
時刻ｔ２、ｔ１０でカウンタ１３の出力Ｑｉが反転し、ハイレベルになると、ＲＳフリップフロップ１６の非反転出力Ｑがハイレベル、反転出力／Ｑがローレベルになる。ＲＳフリップフロップ１６の反転出力Ｑがローレベルになると、カウンタ１４のクリア状態が解除されて、カウンタ１４はＡＮＤゲート１２からのクロックのカウントを開始する。また、このとき、カウンタ１３は、ＲＳフリップフロップ１６の非反転出力Ｑがハイレベルとなるので、クリア状態とされる。
【００５６】
また、時刻ｔ２、ｔ１０でＲＳフリップフロップ１６の出力がハイレベルとなると、Ｄフリップフロップ１７の出力は次のクロックまでローレベルに保持されているので、ＥＸ−ＯＲゲート２０の入力がハイレベルとローレベルとなり、その出力はローレベルからハイレベルに反転する。ＥＸ−ＯＲゲート２０の出力がローレベルからハイレベルに反転することにより、ラッチ回路２２はＥＸ−ＯＲゲート２０の出力のアップエッジでカウンタ１５の出力をラッチする。
【００５７】
次に時刻ｔ３、ｔ１１でＤフリップフロップ１７の出力がハイレベルになると、ＥＸ−ＯＲゲート２１の一入力がハイレベルになる。このとき、Ｄフリップフロップ１８の出力は次のクロックが供給されるまでローレベルとされているので、ＥＸ−ＯＲゲート２１の他方の入力はローレベルである。このため、ＥＸ−ＯＲゲート２１の出力は、ローレベルからハイレベルに反転する。カウンタ１５は、ＥＸ−ＯＲゲート２１の出力がローレベルからハイレベルになることにより、カウント値がクリアされる。このように、カウンタ１５のカウント値がラッチ回路２２にラッチされた後、カウンタ１５のカウント値がクリアされる。
【００５８】
時刻ｔ４、ｔ１２で、クロックが立ち上がると、Ｄフリップフロップ１８は非反転出力Ｑをハイレベルにラッチする。Ｄフリップフロップ１８の非反転出力Ｑがハイレベルになると、ＥＸ−ＯＲゲート２１の２入力がともにハイレベルになるので、ＥＸ−ＯＲゲート２１はローレベルに戻り、カウンタ１５のクリアが可能な状態とされる。
【００５９】
次に、時刻ｔ５、ｔ１３で、ウォブル信号がローレベルになると、カウンタ１４はＲＳフリップフロップ１６の反転出力／ＱがローレベルであることからＡＮＤゲート１２からのクロックをカウントする。時刻ｔ６、ｔ１４でカウンタ１４のカウント値の第３桁の値Ｑ３が立ち上がると、ＲＳフリップフロップ１６の出力はリセットされる。ＲＳフリップフロップ１６がリセットされると、ＥＸ−ＯＲゲート２０の出力がローレベルからハイレベルなり、ラッチ回路２２はそのときのカウンタ１５のカウント値をラッチする。
【００６０】
時刻ｔ７、ｔ１５でＤフリップフロップ１７でクロックが立ち上がると、Ｄフリップフロップ１７はＲＳフリップフロップ１６の出力Ｑをラッチし、ローレベルになる。Ｄフリップフロップ１７の出力がローレベルになると、ＥＸ−ＯＲゲート２０の出力は、ローレベルになる。また、Ｄフリップフロップ１７の出力がローレベルになると、ＥＸ−ＯＲゲート２１の出力がローレベルになるため、カウンタ１５がクリアされる。時刻ｔ８でＤフリップフロップ１８に供給されるクロックが立ち上がると、Ｄフリップフロップ１８はＤフリップフロップ１７の出力をラッチし、ローレベルになる。
【００６１】
以上のように、ウォブル信号の立ち上がり又は立下りを検出してからハイレベル又はローレベルの期間を所定カウント値までカウントし、次のウォブル信号の立ち下がり又は立ち上がりを検出し、ローレベル又はハイレベルの期間を所定カウント値までカウントすることにより、ノイズを含む期間でカウントを行なう必要がなくなる。このため、ハイレベル又はローレベル期間のみをカウントできるので、ノイズの影響を軽減でき、ウォブル信号のハイレベル期間とローレベル期間とを正確に検出することができる。
【００６２】
なお、本実施例では、光ディスク装置に適用した例について説明したが、これに限定されるものではなく、要はパルス信号のハイレベル期間とローレベル期間とを検出する場合に用いて好適である。
【００６３】
なお、本実施例のノイズ除去部は、クロックをカウントすることによりディジタル的に累積時間を測定したが、コンデンサなどの充電によりアナログ的に累積時間を測定することもできる。
【００６４】
図３はノイズ除去部の変形例のブロック構成図を示す。
【００６５】
同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００６６】
本実施例のノイズ除去部２００は、定電流源２１１、２１２、アナログスイッチ回路２１３〜２１６、コンデンサ２２０、２２１、バッファアンプ２２４、２２５、コンパレータ２２６、２２７、ＲＳフリップフロップ２３４、基準電圧源２３６、インバータ２３７を含む構成とされている。
【００６７】
ノイズ除去部２００の動作を図４とともに説明する。
【００６８】
図４は本発明の一実施例のノイズ除去部の変形例の動作波形図を示す。図４（Ａ）は入力パルス信号であるウォブル信号、図４（Ｂ）はコンデンサ２２０の充電電圧の変化、図４（Ｃ）は反転回路２３７の出力、図４（Ｄ）はコンデンサ２２１の充電電圧の変化、図４（Ｅ）はコンパレータ２２６の出力、図４（Ｆ）はコンパレータ２２７の出力、図４（Ｇ）はＲＳフリップフロップ２３４の出力を示す。
【００６９】
図４（Ａ）に示すウォブル信号は、ＦＭパルス信号であり、端子Ｔ１からアナログスイッチ回路２１３及び反転回路２３７に供給されている。反転回路２３７は、図４（Ｃ）に示すようにウォブル信号を反転してアナログスイッチ回路２１４に供給する。アナログスイッチ回路２１３は、端子Ｔ１からのパルス信号が正極性のときにオンし、負極性のときにオフする。また、アナログスイッチ回路２１４は、反転回路２３７からのパルス信号が正極性のときにオンし、負極性のときにオフする。
【００７０】
時刻ｔ０でコンパレータ２２７の出力がローレベルからハイレベルに立ち上がると、ＲＳフリップフロップ２３４がセットとされる。ＲＳフリップフロップ２３４は、セットされると、非反転出力Ｑをハイレベルにし、反転出力／Ｑをローレベルにする。ＲＳフリップフロップ２３４の非反転出力Ｑがハイレベルになると、アナログスイッチ回路２１５がオフする。アナログスイッチ回路２１５がオフすることにより、コンデンサ２２０が入力パルス信号により充電可能とされる。
【００７１】
このとき、ＲＳフリップフロップ２３４の反転出力／Ｑはローレベルになる。ＲＳフリップフロップ２３４の反転出力／Ｑがローレベルになると、アナログスイッチ回路２１４がオンする。アナログスイッチ回路２１４がオンすると、コンデンサ２２１が放電される。コンデンサ２２１が放電されると、コンパレータ２２７の非反転入力端子の電圧が基準電源２３６からの基準電圧より小さくなるのでコンパレータ２２７の出力はローレベルとなる。
【００７２】
コンデンサ２２０は、時刻ｔ１〜ｔ２での入力パルス信号がハイレベルの期間に定電流源２１１により充電される。時刻ｔ２でコンデンサ２２０の充電電圧が所定の電圧より大きくなると、コンパレータ２２６の非反転入力端子の電圧が基準電源２３６からの基準電圧より大きくなる。これによりコンパレータ２２６の出力がローレベルからハイレベルになる。
【００７３】
コンパレータ２２６の出力がローレベルからハイレベルになると、ＲＳフリップフロップ２３４がリセットされる。ＲＳフリップフロップ２３４は、リセットされると、非反転出力Ｑをローレベルとし、反転出力／Ｑをハイレベルとする。
【００７４】
ＲＳフリップフロップ２３４の反転出力／Ｑがハイレベルになると、アナログスイッチ回路２１６がオフする。アナログスイッチ回路２１６がオフすると、コンデンサ２２１が反転回路２３７からのパルス信号により充電可能な状態とされる。
【００７５】
一方、ＲＳフリップフロップ２３４の非反転出力Ｑがローレベルになると、アナログスイッチ回路２１５がオンする。アナログスイッチ回路２１５がオンすることにより、コンデンサ２２０が放電される。コンデンサ２２０が放電されることによりコンパレータ２２６の非反転入力端子の電圧が基準電源２３６からの基準電圧より小さくなるため、出力がローレベルとされる。
【００７６】
以上のように、ウォブル信号のローレベルからハイレベルになる期間ではコンデンサ２２０を充電し、ハイレベルからローレベルになる期間ではコンデンサ２２１を充電し、出力を反転するタイミングを決定することによりノイズの影響を軽減できる。ウォブル信号のローレベルからハイレベルになるタイミングとハイレベルからローレベルになるタイミングとを正確に決定できる。
【００７７】
また、本変形例では、定電流源２１１、２１２及びインバータ２３７並びにアナログスイッチ回路２１３、２１４、２１５、２１６を用いてコンデンサ２２０、２２１への充放電のタイミングを制御したが、回路を簡略化することもできる。
【００７８】
図５はノイズ除去回路の他の変形例のブロック構成図を示す。
【００７９】
本変形例のノイズ除去回路３００は、定電流源３０１、アナログスイッチ回路３０２によりコンデンサ２２０、２２１の充電のタイミングを制御する。
【００８０】
定電流源３０１は、コンデンサ２２０、２２１を充電するための定電流を生成する。定電流源３０１は、アナログスイッチ回路３０２に供給される。アナログスイッチ回路３０２は、入力パルス信号がハイレベルのときに、定電流源３０１からの定電流をコンデンサ２２０に供給し、入力パルス信号がローレベルのときに、定電流源３０１からの定電流をコンデンサ２２１に供給するように接点の切換を行う。
【００８１】
以上により、コンデンサ２２０には、入力パルス信号のハイレベル期間で充電を行うことができ、コンデンサ２２１には、入力パルスのローレベルの期間で充電を行うことができ、図４と同様な動作を行うことができる。
【００８２】
なお、本実施例では、光ディスク装置に適用した例について説明したが、これに限定されるものではなく、要はパルス信号のハイレベル期間とローレベル期間とを検出する場合に用いて好適である。また、ＦＭ変調やＦＳＫ変調等の周期的な信号の信号処理としても有効であり、光ディスク装置だけでなく通信システムなどの広い分野に応用できる。
【００８３】
【発明の効果】
本発明によれば、入力パルス信号のノイズのハイレベル期間のみ又はローレベル期間のみを累積して立ち上がりを決定するので、ノイズの影響なく入力パルス信号のエッジを検出できるなどの特長を有する。
【００８４】
また、本発明によれば、累積時間を測定する時間を異ならせることにより入力パルス信号に対する出力パルス信号の遅延時間を自在に設定できる。
【００８５】
本発明によれば、極性毎に入力パルス信号の極性の累積時間を測定し、極性毎の累積時間を異ならせることにより出力パルス信号のデューティ比を自在に設定できるなどの特長を有する。
【００８６】
本発明によれば、入力パルス信号のハイレベル期間とローレベル期間とをノイズの影響なく検出できる等の特長を有する。
【００８７】
本発明によれば、入力パルス信号のチャンタリングを含む期間に入力パルス信号の正極性期間のみ又は負極性期間のみで充電を行なって、その充電電圧をサンプルホールドして出力することにより、チャタリングの影響なく入力パルス信号の正極性期間又は負極性期間を検出できる等の特長を有する。
【００８８】
【図面の簡単な説明】
【図１】本発明の一実施例の信号処理回路のブロック図である。
【図２】本発明の一実施例の信号処理回路の動作波形図である。
【図３】ノイズ除去部の変形例のブロック構成図である。
【図４】ノイズ除去部の変形例の動作波形図である。
【図５】ノイズ除去部の他の変形例のブロック構成図である。
【図６】光ディスク装置のブロック構成図である。
【図７】光ディスクの構成図である。
【図８】従来の信号処理回路の一例のブロック構成図である。
【図９】従来の信号処理回路の動作説明図である。
【図１０】従来の信号処理回路の動作説明図である。
【図１１】従来の信号処理回路の動作説明図である。
【図１２】従来の信号処理回路の動作説明図である。
【符号の説明】
１ 信号処理回路
１１、１２ ＡＮＤゲート
１３、１４、１５ カウンタ
１６ ＲＳフリップフロップ
１７、１８ Ｄフリップフロップ
１９ 反転回路
２０、２１ ＥＸ−ＯＲゲート
２２ ラッチ回路
２３ ディジタルＬＰＦ
【発明の属する技術分野】
本発明は、信号処理回路及び信号処理方法に係り、特に、ＦＭ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）変調信号をディジタルデータに変換する信号処理回路及び信号処理方法に関する。
【０００２】
【従来の技術】
図６に光ディスク装置のブロック構成図、図７に光ディスクの構成を説明するための図を示す。
【０００３】
図６に示す光ディスク装置１００は、例えば、ＣＤ−Ｒドライブであり、ＣＤ−Ｒディスク４０が装着され、ＣＤ−Ｒディスク４０に対して情報の記録／再生を行なう。
【０００４】
ＣＤ−Ｒディスク４０は、図７に示すように情報を記録／再生するトラック４０ａに沿ってウォブル４０ｂが形成されている。ウォブル４０ｂは、ＦＭ変調されており、ウォブル４０ｂを再生し、再生信号をＦＭ復調することによりＦＭ復調信号が得られ、ＦＭ復調信号として記録された各種制御情報が得られる。
【０００５】
光ディスク装置１００は、光学系４１、スピンドルモータ４２、スレッドモータ４３、レーザドライバ４４、フロントモニタ４５、ＡＬＰＣ（Auto Laser Power Control）回路４６、記録補償回路４７、ウォブル信号処理部４８、ＲＦアンプ４９、フォーカス／トラッキングサーボ回路５０、送りサーボ回路５１、スピンドルサーボ回路５２、ＣＤエンコード／デコード回路５３、Ｄ／Ａコンバータ５４、オーディオアンプ５５、ＲＡＭ５６、５８、ＣＤ−ＲＯＭエンコード／デコード回路５７、インタフェース／バッファコントローラ５９、ＣＰＵ６０で構成され、ホストコンピュータ６１からのコマンドに応じて情報の記録／再生を行う。
【０００６】
スピンドルモータ４２はスピンドルサーボ回路５２によってディスク４０が所定の回転数で回転するようにディスク４０を回転させる。ディスク４０に対向して光学系４１が配置されている。光学系４１は、ディスク４０にレーザ光を照射して、ディスク４０に情報を記録するとともに、ディスク４０からの反射光から記録された情報に応じた再生信号を出力する。光学系４１は、スレッドモータ４３、フォーカス／トラッキングサーボ回路５０によってディスクに照射する光ビームＢの位置が制御されている。
【０００７】
このうち、スレッドモータ４３は、送りサーボ回路５１の駆動制御により光学系４１を構成するキャリッジをディスク４０の半径方向に移動させる。また、フォーカス／トラッキングサーボ回路５０は、光学系４１のフォーカス及びトラッキングアクチュエータ（図示せず）を駆動制御して、フォーカス／トラッキング制御を行う。
【０００８】
光学系４１で再生された再生信号は、ＲＦアンプ４９に供給される。ＲＦアンプ４９は、再生信号を増幅する。再生信号のうち主信号は、ＣＤエンコーダ／デコード回路５３に供給され、デコードされる。また、各種サーボ信号を取り出して各サーボ制御回路に出力する
ＣＤ−ＲＯＭエンコード／デコード回路５７は、ＣＤ−ＲＯＭ固有のＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｉｎｇ）のエンコード／デコード、ヘッダの検出等の処理を行う。ＲＡＭ５６は、ＣＤ−ＲＯＭエンコード／デコード回路５７での処理の作業用記憶領域として用いられる。インタフェース／バッファコントローラ５９は、ホストコンピュータ６１とのデータの送受、データバッファの制御を行う。ＲＡＭ５８は、インタフェース／バッファコントローラ５９の作業用記憶領域として用いられる。
【０００９】
なお、ディスク４０がオーディオディスクの場合には、ＣＤエンコード／デコード回路５３で復調された信号はＤ／Ａコンバータ５４に送られ、ディジタルからアナログへ変換され、オーディオアンプ５５により増幅されて出力される。
【００１０】
ＣＰＵ６０はホストコンピュータ６１からのコマンドに基づいて装置全体の制御を行なう。
【００１１】
ＣＤ−Ｒ等の光ディスクは、情報を記録するために形成すべきトラックに沿ってウォブルが予め形成されており、このウォブルを検出することによりウォブル信号が再生される。ウォブル信号は、ＦＭ変調されており、このＦＭ変調信号をディジタルデータに変換して、ディスク位置を示すアドレスなどの情報が得られる。このとき、正確なアドレスなどの情報を得るためには、ＦＭ変調信号を正確にディジタルデータに変換する必要があった。
【００１２】
図８は従来の一例である信号処理回路のブロック図を示す。また、図９〜図１２は従来の信号処理回路のタイミングチャートを示す。
【００１３】
図８において、信号処理回路５００は、両エッジ検出回路５０１、カウンタ回路５０２、ラッチ回路５０３、ディジタルＬＰＦ５０４で構成されている。
【００１４】
両エッジ検出回路５０１には、端子５０５から図９（Ａ）に示すＦＭ変調信号が供給されている。両エッジ検出回路５０１は、まず、供給されたＦＭ変調信号をゼロレベルと比較して、図９（Ｂ）に示すようなゼロレベルより大きければハイレベル、ゼロレベルより小さければローレベルとなるパルス信号を生成し、生成したパルス信号の立ち上がりエッジと立ち下がりエッジとを検出して図９（Ｃ）に示す両エッジ信号を生成する。この両エッジ信号はカウンタ回路５０２とラッチ回路５０３とディジタルＬＰＦ５０４に供給される。
【００１５】
カウンタ回路５０２は、両エッジ検出回路５０１からの両エッジ信号によりクリアされ、クロック端子５０６から供給されるクロックをカウントする。カウンタ回路５０２のカウント値は、図９（Ｄ）に示すように変化しており、ラッチ回路５０３に供給される。
【００１６】
ラッチ回路５０３には、カウンタ回路５０２からのカウント値と両エッジ検出回路５０１からの両エッジ信号とが供給されており、両エッジ信号のエッジ出力のタイミングで、カウント値Ｑ１〜Ｑｎをラッチする。ラッチされたカウント値はディジタルＬＰＦ５０４に供給される。
【００１７】
ディジタルＬＰＦ５０４は、ラッチ回路５０３からのカウント値と両エッジ検出回路５０１からの両エッジ信号とが供給されている。ディジタルＬＰＦ５０４は、ラッチ回路５０３から供給されたカウント値に基づいてディジタル処理によりローパスフィルタ処理を行い、ノイズ成分が除去される。ディジタルフィルタ処理が行われたＦＭ信号は、端子５０７から出力され、復調処理が行なわれ、ウォブル信号に重畳された情報が抽出される。
【００１８】
しかし、実際のＦＭ変調信号にはノイズが重畳されている。
【００１９】
図１０〜図１２に従来の信号処理回路の動作説明図を示す。
【００２０】
実際のＦＭ変調信号は、図１０に示すようにゼロレベル近辺で、ノイズの影響によりゼロレベルと複数回交差している。このため、このままパルス信号に変換すると、図１１（Ａ）に示すようにパルス信号の前後に不要なパルスが発生する。この不要なパルスにより、図１１（Ｂ）に示すように立ち上がりエッジ及び立ち下がりエッジがそれぞれ複数回検出される。よって、図１１（Ｂ）に示すエッジの間で、図１１（Ｃ）に示すクロックがカウントされると、図１１（Ｄ）に示すようにノイズ部分で小さなカウント値が多数出力されていた。このため、パルス信号を正確に得ることはできなかった。
【００２１】
そこで、ノイズが発生する期間を排除してパルス信号のエッジを検出する方法が提案されている。ノイズが発生する期間を排除してパルス信号のエッジを検出する方法を図１２と共に説明する。
【００２２】
図１２は、従来のノイズ除去方法を説明するための図を示す。図１２（Ａ）は入力パルス信号、図１２（Ｂ）はノイズ除去後のパルス信号、図１２（Ｃ）はノイズ除去後のパルス信号の両エッジ信号を示す。
【００２３】
従来は、パルス信号が一定時間Ｔ３継続したときに、エッジを検出するようにしていた。時刻ｔ１では、図１２（Ａ）に示す入力パルス信号が立ち上がるが、一定時間Ｔ３が経過する前に立ち下がるので、エッジとして検出されない。一方、時刻ｔ２、ｔ７では、図１２（Ａ）に示す入力パルス信号が立ち上がり、一定時間Ｔ３以上ハイレベル状態を継続するので、エッジとして検出される。
【００２４】
また、時刻ｔ４では、図１２（Ａ）に示す入力パルス信号がたち下がるが、一定時間Ｔ３が経過する前に立ち上がるので、エッジとして検出されない。一方、時刻ｔ５、ｔ９では、図１２（Ａ）に示す入力パルス信号が立下り、一定時間Ｔ３以上ローレベル状態を継続するので、エッジとして検出される。
【００２５】
以上のようにして図１２（Ｃ）に示すノイズ成分を除去した両エッジ信号が検出されていた。
【００２６】
【発明が解決しようとする課題】
上記のように、実際のパルス信号にはノイズが存在し、このノイズによりパルス信号に立ち上がり及び立ち下がりが発生する。よって、このようなパルス信号のエッジ検出が検出されると、ノイズによるパルスを含むエッジが含まれる。このため、このままエッジ間隔をカウントすると、ノイズ成分までもがカウント値として出力され、正確な信号処理が行えないなどの問題点があった。
【００２７】
また、図１２に示すように一定時間Ｔ３以上同一レベルが継続したときに、エッジと検出する方法では、図１２に示すようにノイズが存在するときには、一定時間Ｔ３より長い遅延時間Ｔｘ、Ｔｙが発生するが、ノイズが存在しないときには、一定時間Ｔ３の遅延時間しか発生しない。また、図１２に示す遅延時間Ｔｘ、Ｔｙのようにノイズの多さによっても遅延時間が異なるため、信号の周期が変動して、正確な信号処理が行えないなどの問題点があった。
【００２８】
よって、本発明は上記の点に鑑みてなされたもので、入力パルス信号のハイレベル期間又は／及びローレベル期間をノイズ成分の影響を除去して正確に検出できる信号処理回路及び信号処理方法を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明の請求項１、８は、入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理回路において、入力パルス信号のうち一方の極性の累積時間を測定する累積時間測定部と、累積時間測定部で測定された累積時間が所定の時間になったときに、出力パルス信号の極性を反転させるパルス信号出力部とを設け、パルス信号出力部から出力される出力パルス信号の極性が他方の極性のとき、累積時間測定部の累積時間をクリアするとともに、累積時間の測定を禁止させることを特徴とする。
【００３０】
本発明によれば、入力パルス信号のノイズのハイレベル期間のみ又はローレベル期間のみを累積して立ち上がりを決定するので、ノイズの影響なく入力パルス信号のエッジを検出できる。
【００３１】
本発明の請求項２、９は、パルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間を入力パルスに対する出力パルスの遅延時間に応じて異ならせることを特徴とする。
【００３２】
本発明によれば、累積時間を測定する時間を異ならせることにより入力パルス信号に対する出力パルス信号の遅延時間を自在に設定できる。
【００３３】
本発明の請求項３、１０は、入力パルス信号のうち他方の極性の累積時間を測定する他の累積時間測定部と、他方の累積時間測定部で測定された累積時間が所定の時間になったときに、出力パルス信号の極性に反転させる他のパルス信号出力部とを有し、パルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間と他のパルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間とを異ならせることを特徴とする。
【００３４】
本発明によれば、極性毎に入力パルス信号の極性の累積時間を測定し、極性毎の累積時間を異ならせることにより出力パルス信号のデューティ比を自在に設定できる。
【００３５】
本発明の請求項４、１１は、入力パルス信号及びクロックが供給され、入力パルス信号のレベルに応じてクロックを出力パルス信号に応じて出力カウント値をクリアしつつ、カウントし、カウント値に応じて出力パルス信号をセット又はリセットする。
【００３６】
請求項５、１２は、出力パルス信号のハイレベルの期間に、入力パルス信号のローレベルの期間に供給されるクロックをカウントするとともに、出力パルス信号のローレベルの期間に、入力パルス信号のハイレベルの期間に供給されるクロックをカウントし、入力パルス信号のローレベル期間のカウント値及びハイレベル期間のカウント値が所定のカウント値になったときに、セット又はリセットを行なうようにする。
【００３７】
また、請求項６、１３は、出力パルス信号を所定期間遅延した信号によりカウント値をラッチし、カウント値をラッチする信号を遅延した信号でカウント値をクリアする。
さらに、請求項７、１４は、入力パルス信号の一方の極性で充電手段の充電を行い、充電レベルが所定のレベルとなったときに、前記出力パルス信号を一方の極性に反転させ、出力パルス信号が他の極性のときには、前記充電手段を放電させるものである。
【００３８】
【発明の実施の形態】
本発明の実施例を図面とともに説明する。
【００３９】
図１は本発明の一実施例の信号処理回路のブロック図、図２に本発明の一実施例の信号処理回路の動作波形図を示す。
【００４０】
本実施例の信号処理回路１は、図６に示すウォブル信号処理部４８内に設けられる。信号処理回路１は、ＡＮＤゲート１１、１２、カウンタ１３、１４、１５、ＲＳフリップフロップ１６、Ｄフリップフロップ１７、１８、反転回路１９、ＥＸ−ＯＲゲート２０、２１、ラッチ回路２２、ディジタルＬＰＦ（LOW PASS FILTER）２３を含む構成とされている。
【００４１】
信号処理回路１の動作を図２とともに説明する。
【００４２】
図２は本発明の一実施例の信号処理回路の動作波形図を示す。図２（Ａ）はウォブル信号、図２（Ｂ）はクロック、図２（Ｃ）はＡＮＤゲート１１の出力、図２（Ｄ）は反転回路１９の出力、図２（Ｅ）はＡＮＤゲート１２の出力、図２（Ｆ）はカウンタ１３の出力、図２（Ｇ）はカウンタ１４の出力、図２（Ｈ）はＲＳフリップフロップ１６の非反転出力、図２（Ｉ）はＲＳフリップフロップ１６の反転出力、図２（Ｊ）はＤフリップフロップ１７の出力、図２（Ｋ）はＤフリップフロップ１８の出力、図２（Ｌ）はＥＸ−ＯＲゲート２０の出力、図２（Ｍ）はＥＸ−ＯＲゲート２１の出力を示す。
【００４３】
図２（Ａ）に示すウォブル信号は、ＦＭパルス信号であり、端子Ｔ１からＡＮＤゲート１１及び反転回路１９に供給される。また、図２（Ｂ）に示すクロックは、端子Ｔ２からＡＮＤゲート１１及びＡＮＤゲート１２に供給されている。
【００４４】
ＡＮＤゲート１１は、図２（Ｃ）に示すように端子Ｔ１からのウォブル信号がハイレベルのときに、端子Ｔ２からのクロックを通過させ、カウンタ１３のクロック入力端子に供給する。カウンタ１３は、ＡＮＤゲート１１からのクロックをカウントし、そのカウント値のうち第ｉ桁の値ＱｉをＲＳフリップフロップ１６のセット端子に供給する。なお、図２では、“ｉ”が“３”の場合を例に説明を行なっている。
【００４５】
また、反転回路１９は、図２（Ｄ）に示すように端子Ｔ１からのウォブル信号を反転させて、ＡＮＤゲート１２に供給する。ＡＮＤゲート１２は、図２（Ｅ）に示すように反転回路１９からの反転ウォブル信号がハイレベルのときに、端子Ｔ２からのクロックを通過させ、カウンタ１４のクロック入力端子に供給する。
【００４６】
カウンタ１４は、ＡＮＤゲート１２からのクロックをカウントし、そのカウント値のうち第ｉ桁の値ＱｉをＲＳフリップフロップ１６のリセット端子に供給する。ＲＳフリップフロップ１６は、図２（Ｈ）、（Ｉ）に示すようにカウンタ１３の第ｉ桁のカウント値Ｑｉが立ち上がったときに非反転出力Ｑをセット、すなわち、ハイレベルにし、カウンタ１４の第ｉ桁のカウント値Ｑｉが立ち上がったときに非反転出力Ｑをリセット、すなわち、ローレベルにする。
【００４７】
ＲＳフリップフロップ１６の非反転出力Ｑは、カウンタ１３のクリア端子に供給されるとともに、Ｄフリップフロップ１７及びＥＸ−ＯＲゲート２０に供給される。また、ＲＳフリップフロップ１６の反転出力／Ｑは、カウンタ１４のクリア端子に供給される。
【００４８】
カウンタ１３は、ＲＳフリップフロップ１６の非反転出力Ｑがハイレベルのときにはクリア状態にされる。カウンタ１４は、ＲＳフリップフロップ１６の反転出力／Ｑがハイレベルのときはクリア状態にされる。
【００４９】
Ｄフリップフロップ１７には、ＲＳフリップフロップ１６の非反転出力Ｑがデータ端子に供給され、端子Ｔ２からのクロックがクロック端子に供給されている。Ｄフリップフロップ１７は、クロックが立ち上がるときのデータ端子のレベルを保持し、出力する。Ｄフリップフロップ１７の出力Ｑは、Ｄフリップフロップ１８のデータ端子及びＥＸ−ＯＲゲート２０に供給される。ＥＸ−ＯＲゲート２０は、ＲＳフリップフロップ１６の非反転出力ＱとＤフリップフロップ１７の出力とのＥＸ−ＯＲ論理を出力する。ＥＸ−ＯＲゲート２０の出力は、ラッチ回路２２に供給される。ラッチ回路２２は、ＥＸ−ＯＲゲート２０の出力に応じてカウンタ１５の出力をラッチする。
【００５０】
また、Ｄフリップフロップ１８には、データ端子にＤフリップフロップ１７の出力Ｑが供給され、クロック端子に端子Ｔ２からのクロックが供給される。Ｄフリップフロップ１８は、クロックが立ち上がるときのデータ端子のレベルを保持し、出力する。Ｄフリップフロップ１８の出力Ｑは、ＥＸ−ＯＲゲート２１に供給される。ＥＸ−ＯＲゲート２１は、Ｄフリップフロップ１７の出力とＤフリップフロップ１８の出力とのＥＸ−ＯＲ論理を出力する。ＥＸ−ＯＲゲート２１の出力は、カウンタ１５のクリア端子に供給される。カウンタ１５は、ＥＸ−ＯＲゲート２１の出力に応じてカウント値をクリアする。
【００５１】
カウンタ１５は、端子Ｔ２からのクロックをカウントし、そのカウント値をラッチ回路２２に供給する。ラッチ回路２２は、カウンタ１５からのカウント値をＥＸ−ＯＲゲート２０の出力の立ち上がりでラッチする。
【００５２】
ディジタルＬＰＦ２３は、ラッチ回路２２からのディジタル値の変化として書き込まれたアドレス情報等の信号、例えば、バイフェーズ信号を出力する。
【００５３】
図２の時刻ｔ１及びｔ９においてカウンタ１４は、ＲＳフリップフロップ１６の反転出力／Ｑがハイレベルであるので、クリア状態とされている。また、カウンタ１３は、ＲＳフリップフロップ１６の非反転出力Ｑがローレベルであるので、ＡＮＤゲート１１からのクロックをカウントする。
【００５４】
カウンタ１３の出力Ｑｉは、第３桁目の値Ｑ３に設定されているので、カウント開始からＡＮＤゲート１１からのクロックを８カウントすると、時刻ｔ２及びｔ１０でローレベルからハイレベルに反転する。
【００５５】
時刻ｔ２、ｔ１０でカウンタ１３の出力Ｑｉが反転し、ハイレベルになると、ＲＳフリップフロップ１６の非反転出力Ｑがハイレベル、反転出力／Ｑがローレベルになる。ＲＳフリップフロップ１６の反転出力Ｑがローレベルになると、カウンタ１４のクリア状態が解除されて、カウンタ１４はＡＮＤゲート１２からのクロックのカウントを開始する。また、このとき、カウンタ１３は、ＲＳフリップフロップ１６の非反転出力Ｑがハイレベルとなるので、クリア状態とされる。
【００５６】
また、時刻ｔ２、ｔ１０でＲＳフリップフロップ１６の出力がハイレベルとなると、Ｄフリップフロップ１７の出力は次のクロックまでローレベルに保持されているので、ＥＸ−ＯＲゲート２０の入力がハイレベルとローレベルとなり、その出力はローレベルからハイレベルに反転する。ＥＸ−ＯＲゲート２０の出力がローレベルからハイレベルに反転することにより、ラッチ回路２２はＥＸ−ＯＲゲート２０の出力のアップエッジでカウンタ１５の出力をラッチする。
【００５７】
次に時刻ｔ３、ｔ１１でＤフリップフロップ１７の出力がハイレベルになると、ＥＸ−ＯＲゲート２１の一入力がハイレベルになる。このとき、Ｄフリップフロップ１８の出力は次のクロックが供給されるまでローレベルとされているので、ＥＸ−ＯＲゲート２１の他方の入力はローレベルである。このため、ＥＸ−ＯＲゲート２１の出力は、ローレベルからハイレベルに反転する。カウンタ１５は、ＥＸ−ＯＲゲート２１の出力がローレベルからハイレベルになることにより、カウント値がクリアされる。このように、カウンタ１５のカウント値がラッチ回路２２にラッチされた後、カウンタ１５のカウント値がクリアされる。
【００５８】
時刻ｔ４、ｔ１２で、クロックが立ち上がると、Ｄフリップフロップ１８は非反転出力Ｑをハイレベルにラッチする。Ｄフリップフロップ１８の非反転出力Ｑがハイレベルになると、ＥＸ−ＯＲゲート２１の２入力がともにハイレベルになるので、ＥＸ−ＯＲゲート２１はローレベルに戻り、カウンタ１５のクリアが可能な状態とされる。
【００５９】
次に、時刻ｔ５、ｔ１３で、ウォブル信号がローレベルになると、カウンタ１４はＲＳフリップフロップ１６の反転出力／ＱがローレベルであることからＡＮＤゲート１２からのクロックをカウントする。時刻ｔ６、ｔ１４でカウンタ１４のカウント値の第３桁の値Ｑ３が立ち上がると、ＲＳフリップフロップ１６の出力はリセットされる。ＲＳフリップフロップ１６がリセットされると、ＥＸ−ＯＲゲート２０の出力がローレベルからハイレベルなり、ラッチ回路２２はそのときのカウンタ１５のカウント値をラッチする。
【００６０】
時刻ｔ７、ｔ１５でＤフリップフロップ１７でクロックが立ち上がると、Ｄフリップフロップ１７はＲＳフリップフロップ１６の出力Ｑをラッチし、ローレベルになる。Ｄフリップフロップ１７の出力がローレベルになると、ＥＸ−ＯＲゲート２０の出力は、ローレベルになる。また、Ｄフリップフロップ１７の出力がローレベルになると、ＥＸ−ＯＲゲート２１の出力がローレベルになるため、カウンタ１５がクリアされる。時刻ｔ８でＤフリップフロップ１８に供給されるクロックが立ち上がると、Ｄフリップフロップ１８はＤフリップフロップ１７の出力をラッチし、ローレベルになる。
【００６１】
以上のように、ウォブル信号の立ち上がり又は立下りを検出してからハイレベル又はローレベルの期間を所定カウント値までカウントし、次のウォブル信号の立ち下がり又は立ち上がりを検出し、ローレベル又はハイレベルの期間を所定カウント値までカウントすることにより、ノイズを含む期間でカウントを行なう必要がなくなる。このため、ハイレベル又はローレベル期間のみをカウントできるので、ノイズの影響を軽減でき、ウォブル信号のハイレベル期間とローレベル期間とを正確に検出することができる。
【００６２】
なお、本実施例では、光ディスク装置に適用した例について説明したが、これに限定されるものではなく、要はパルス信号のハイレベル期間とローレベル期間とを検出する場合に用いて好適である。
【００６３】
なお、本実施例のノイズ除去部は、クロックをカウントすることによりディジタル的に累積時間を測定したが、コンデンサなどの充電によりアナログ的に累積時間を測定することもできる。
【００６４】
図３はノイズ除去部の変形例のブロック構成図を示す。
【００６５】
同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００６６】
本実施例のノイズ除去部２００は、定電流源２１１、２１２、アナログスイッチ回路２１３〜２１６、コンデンサ２２０、２２１、バッファアンプ２２４、２２５、コンパレータ２２６、２２７、ＲＳフリップフロップ２３４、基準電圧源２３６、インバータ２３７を含む構成とされている。
【００６７】
ノイズ除去部２００の動作を図４とともに説明する。
【００６８】
図４は本発明の一実施例のノイズ除去部の変形例の動作波形図を示す。図４（Ａ）は入力パルス信号であるウォブル信号、図４（Ｂ）はコンデンサ２２０の充電電圧の変化、図４（Ｃ）は反転回路２３７の出力、図４（Ｄ）はコンデンサ２２１の充電電圧の変化、図４（Ｅ）はコンパレータ２２６の出力、図４（Ｆ）はコンパレータ２２７の出力、図４（Ｇ）はＲＳフリップフロップ２３４の出力を示す。
【００６９】
図４（Ａ）に示すウォブル信号は、ＦＭパルス信号であり、端子Ｔ１からアナログスイッチ回路２１３及び反転回路２３７に供給されている。反転回路２３７は、図４（Ｃ）に示すようにウォブル信号を反転してアナログスイッチ回路２１４に供給する。アナログスイッチ回路２１３は、端子Ｔ１からのパルス信号が正極性のときにオンし、負極性のときにオフする。また、アナログスイッチ回路２１４は、反転回路２３７からのパルス信号が正極性のときにオンし、負極性のときにオフする。
【００７０】
時刻ｔ０でコンパレータ２２７の出力がローレベルからハイレベルに立ち上がると、ＲＳフリップフロップ２３４がセットとされる。ＲＳフリップフロップ２３４は、セットされると、非反転出力Ｑをハイレベルにし、反転出力／Ｑをローレベルにする。ＲＳフリップフロップ２３４の非反転出力Ｑがハイレベルになると、アナログスイッチ回路２１５がオフする。アナログスイッチ回路２１５がオフすることにより、コンデンサ２２０が入力パルス信号により充電可能とされる。
【００７１】
このとき、ＲＳフリップフロップ２３４の反転出力／Ｑはローレベルになる。ＲＳフリップフロップ２３４の反転出力／Ｑがローレベルになると、アナログスイッチ回路２１４がオンする。アナログスイッチ回路２１４がオンすると、コンデンサ２２１が放電される。コンデンサ２２１が放電されると、コンパレータ２２７の非反転入力端子の電圧が基準電源２３６からの基準電圧より小さくなるのでコンパレータ２２７の出力はローレベルとなる。
【００７２】
コンデンサ２２０は、時刻ｔ１〜ｔ２での入力パルス信号がハイレベルの期間に定電流源２１１により充電される。時刻ｔ２でコンデンサ２２０の充電電圧が所定の電圧より大きくなると、コンパレータ２２６の非反転入力端子の電圧が基準電源２３６からの基準電圧より大きくなる。これによりコンパレータ２２６の出力がローレベルからハイレベルになる。
【００７３】
コンパレータ２２６の出力がローレベルからハイレベルになると、ＲＳフリップフロップ２３４がリセットされる。ＲＳフリップフロップ２３４は、リセットされると、非反転出力Ｑをローレベルとし、反転出力／Ｑをハイレベルとする。
【００７４】
ＲＳフリップフロップ２３４の反転出力／Ｑがハイレベルになると、アナログスイッチ回路２１６がオフする。アナログスイッチ回路２１６がオフすると、コンデンサ２２１が反転回路２３７からのパルス信号により充電可能な状態とされる。
【００７５】
一方、ＲＳフリップフロップ２３４の非反転出力Ｑがローレベルになると、アナログスイッチ回路２１５がオンする。アナログスイッチ回路２１５がオンすることにより、コンデンサ２２０が放電される。コンデンサ２２０が放電されることによりコンパレータ２２６の非反転入力端子の電圧が基準電源２３６からの基準電圧より小さくなるため、出力がローレベルとされる。
【００７６】
以上のように、ウォブル信号のローレベルからハイレベルになる期間ではコンデンサ２２０を充電し、ハイレベルからローレベルになる期間ではコンデンサ２２１を充電し、出力を反転するタイミングを決定することによりノイズの影響を軽減できる。ウォブル信号のローレベルからハイレベルになるタイミングとハイレベルからローレベルになるタイミングとを正確に決定できる。
【００７７】
また、本変形例では、定電流源２１１、２１２及びインバータ２３７並びにアナログスイッチ回路２１３、２１４、２１５、２１６を用いてコンデンサ２２０、２２１への充放電のタイミングを制御したが、回路を簡略化することもできる。
【００７８】
図５はノイズ除去回路の他の変形例のブロック構成図を示す。
【００７９】
本変形例のノイズ除去回路３００は、定電流源３０１、アナログスイッチ回路３０２によりコンデンサ２２０、２２１の充電のタイミングを制御する。
【００８０】
定電流源３０１は、コンデンサ２２０、２２１を充電するための定電流を生成する。定電流源３０１は、アナログスイッチ回路３０２に供給される。アナログスイッチ回路３０２は、入力パルス信号がハイレベルのときに、定電流源３０１からの定電流をコンデンサ２２０に供給し、入力パルス信号がローレベルのときに、定電流源３０１からの定電流をコンデンサ２２１に供給するように接点の切換を行う。
【００８１】
以上により、コンデンサ２２０には、入力パルス信号のハイレベル期間で充電を行うことができ、コンデンサ２２１には、入力パルスのローレベルの期間で充電を行うことができ、図４と同様な動作を行うことができる。
【００８２】
なお、本実施例では、光ディスク装置に適用した例について説明したが、これに限定されるものではなく、要はパルス信号のハイレベル期間とローレベル期間とを検出する場合に用いて好適である。また、ＦＭ変調やＦＳＫ変調等の周期的な信号の信号処理としても有効であり、光ディスク装置だけでなく通信システムなどの広い分野に応用できる。
【００８３】
【発明の効果】
本発明によれば、入力パルス信号のノイズのハイレベル期間のみ又はローレベル期間のみを累積して立ち上がりを決定するので、ノイズの影響なく入力パルス信号のエッジを検出できるなどの特長を有する。
【００８４】
また、本発明によれば、累積時間を測定する時間を異ならせることにより入力パルス信号に対する出力パルス信号の遅延時間を自在に設定できる。
【００８５】
本発明によれば、極性毎に入力パルス信号の極性の累積時間を測定し、極性毎の累積時間を異ならせることにより出力パルス信号のデューティ比を自在に設定できるなどの特長を有する。
【００８６】
本発明によれば、入力パルス信号のハイレベル期間とローレベル期間とをノイズの影響なく検出できる等の特長を有する。
【００８７】
本発明によれば、入力パルス信号のチャンタリングを含む期間に入力パルス信号の正極性期間のみ又は負極性期間のみで充電を行なって、その充電電圧をサンプルホールドして出力することにより、チャタリングの影響なく入力パルス信号の正極性期間又は負極性期間を検出できる等の特長を有する。
【００８８】
【図面の簡単な説明】
【図１】本発明の一実施例の信号処理回路のブロック図である。
【図２】本発明の一実施例の信号処理回路の動作波形図である。
【図３】ノイズ除去部の変形例のブロック構成図である。
【図４】ノイズ除去部の変形例の動作波形図である。
【図５】ノイズ除去部の他の変形例のブロック構成図である。
【図６】光ディスク装置のブロック構成図である。
【図７】光ディスクの構成図である。
【図８】従来の信号処理回路の一例のブロック構成図である。
【図９】従来の信号処理回路の動作説明図である。
【図１０】従来の信号処理回路の動作説明図である。
【図１１】従来の信号処理回路の動作説明図である。
【図１２】従来の信号処理回路の動作説明図である。
【符号の説明】
１ 信号処理回路
１１、１２ ＡＮＤゲート
１３、１４、１５ カウンタ
１６ ＲＳフリップフロップ
１７、１８ Ｄフリップフロップ
１９ 反転回路
２０、２１ ＥＸ−ＯＲゲート
２２ ラッチ回路
２３ ディジタルＬＰＦ
Claims (14)
- 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理回路において、
前記入力パルス信号のうち一方の極性の累積時間を測定する累積時間測定部と、
前記累積時間測定部で測定された累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させるパルス信号出力部とを有し、
前記パルス信号出力部から出力される前記出力パルス信号の極性が他方の極性のとき、前記累積時間測定部の累積時間をクリアするとともに、累積時間の測定を禁止させることを特徴とする信号処理回路。 - 前記パルス信号出力部により前記出力パルス信号の極性を反転させるまでの前記所定の時間を前記入力パルスに対する前記出力パルス遅延時間に応じて異ならせることを特徴とする請求項１記載の信号処理回路。
- 前記入力パルス信号のうち他方の極性の累積時間を測定する他の累積時間測定部と、
前記他方の累積時間測定部で測定された累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させる他のパルス信号出力部とを有し、
前記パルス信号出力部により前記出力パルス信号の極性を反転させるまでの前記所定の時間と前記他のパルス信号出力部により前記出力パルス信号の極性を反転させるまでの前記所定の時間とを異ならせることを特徴とする請求項１又は２記載の信号処理回路。 - 入力パルス信号からノイズを除去して出力パルス信号を得る信号処理回路において、
前記入力パルス信号及びクロックが供給され、前記入力パルス信号に応じて該クロックを出力するゲート部と、
前記出力パルス信号に応じて該出力カウント値がクリアされ、前記ゲート部から出力されるクロックをカウントし、カウント値を出力するカウント部と、
前記カウント部のカウント値に応じて前記出力パルス信号をセット又はリセットする保持部とを有することを特徴とする信号処理回路。 - 前記ゲート部は、前記入力パルス信号のハイレベルの期間、前記クロックを出力させる第１のゲート回路と、
前記入力パルス信号のローレベルの期間、前記クロックを出力させる第２のゲート回路とを有し、
前記カウント部は、前記出力パルス信号のローレベルの期間、前記第１のゲート回路からのクロックをカウントする第１のカウンタと、
前記出力パルス信号のハイレベルの期間、前記第２のゲート回路からのクロックをカウントする第２のカウンタとを有し、
前記保持部は、前記第１のカウンタのカウント値及び前記第２のカウンタのカウント値が所定のカウント値になったときに、セット又はリセットを行なうことを特徴とする請求項４記載の信号処理回路。 - 前記出力パルス信号を所定期間遅延する第１の遅延回路と、
前記第１の遅延回路で遅延された出力を所定期間遅延する第２の遅延回路と、
前記第２の遅延回路の出力によりクリアされ、前記クロックをカウントするカウンタと、
前記第１の遅延回路により前記カウンタのカウント値をラッチするラッチ回路とを有することを特徴とする請求項４又は５記載の信号処理回路。 - 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理回路において、
前記入力パルス信号の一方の極性で充電を行う充電手段と、
前記充電手段の充電レベルが所定のレベルとなったときに、前記出力パルス信号を他の極性から一方の極性に反転させる出力手段と、
前記出力手段から出力される前記出力パルス信号が他の極性のときに、前記充電手段を放電させる放電手段とを有することを特徴とする信号処理回路。 - 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理方法において、
前記入力パルス信号のうち一方の極性の累積時間を測定し、
測定された累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させ、
前記出力パルス信号の極性が他方の極性のときには、前記累積時間をクリアするとともに、累積時間の測定を禁止させることを特徴とする信号処理方法。 - 前記出力パルス信号の極性を反転させるまでの前記所定の時間を前記入力パルスに対する前記出力パルス遅延時間に応じて異ならせることを特徴とする請求項８記載の信号処理方法。
- 前記入力パルス信号のうち他方の極性の累積時間を測定し、
前記他方の極性の累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させ、
前記出力パルス信号の前記一方の極性と前記他方の極性とのデューティ比に応じて前記所定の時間を異ならせることを特徴とする請求項８又は９記載の信号処理方法。 - 入力パルス信号からノイズを除去して出力パルス信号を得る信号処理方法において、
前記入力パルス信号及びクロックが供給され、前記入力パルス信号に応じて該クロックを出力する第１手順と、
前記出力パルス信号に応じて該出力カウント値がクリアされ、前記第１手順で出力されたクロックをカウントし、カウント値を出力する第２手順と、
前記第２手順で得られた前記カウント値に応じて前記出力パルス信号をセット又はリセットする第３手順とを有することを特徴とする信号処理方法。 - 前記第１手順は、前記入力パルス信号のハイレベルの期間、前記クロックを出力するとともに、前記入力パルス信号のローレベルの期間、前記クロックを出力し、
前記第２手順は、前記出力パルス信号のローレベルの期間、供給されるクロックをカウントするとともに、前記出力パルス信号のハイレベルの期間、供給されるクロックをカウントし、
前記第３手順は、前記第２手順でカウントされたローレベル期間のカウント値及びハイレベル期間のカウント値が所定のカウント値になったときに、セット又はリセットを行なうことを特徴とする請求項１１記載の信号処理方法。 - 前記出力パルス信号を所定期間遅延する第４手順と、
前記第４手順で遅延された信号を所定期間遅延する第５手順と、
前記第４手順で遅延された信号により前記クロックのカウント値をラッチし、前記第５手順で遅延された信号により前記クロックのカウント値をクリアする第６手順とを有すること特徴とする請求項１１又は１２記載の信号処理方法。 - 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理方法において、
前記入力パルス信号の一方の極性で充電手段の充電を行い、
充電レベルが所定のレベルとなったときに、前記出力パルス信号を一方の極性に反転させ、
前記出力パルス信号が他の極性のときには、前記充電手段を放電させることを特徴とする信号処理方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272571A JP3724398B2 (ja) | 2001-02-20 | 2001-09-07 | 信号処理回路及び信号処理方法 |
| TW090129933A TW548635B (en) | 2001-02-20 | 2001-12-04 | Signal processing circuit and signal processing method |
| KR10-2002-0001639A KR100500090B1 (ko) | 2001-02-20 | 2002-01-11 | 신호처리회로 및 신호처리방법 |
| CN2007101456986A CN101127228B (zh) | 2001-02-20 | 2002-02-10 | 信号处理电路及信号处理方法 |
| CN2007101456967A CN101131848B (zh) | 2001-02-20 | 2002-02-10 | 信号处理电路及信号处理方法 |
| CNB021046360A CN100370541C (zh) | 2001-02-20 | 2002-02-10 | 信号处理电路及信号处理方法 |
| US10/079,805 US6670831B2 (en) | 2001-02-20 | 2002-02-20 | Signal processing circuit and method for measuring pulse width under existence of chattering noise |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-44222 | 2001-02-20 | ||
| JP2001044222 | 2001-02-20 | ||
| JP2001272571A JP3724398B2 (ja) | 2001-02-20 | 2001-09-07 | 信号処理回路及び信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002324360A JP2002324360A (ja) | 2002-11-08 |
| JP3724398B2 true JP3724398B2 (ja) | 2005-12-07 |
Family
ID=26609765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001272571A Expired - Fee Related JP3724398B2 (ja) | 2001-02-20 | 2001-09-07 | 信号処理回路及び信号処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6670831B2 (ja) |
| JP (1) | JP3724398B2 (ja) |
| KR (1) | KR100500090B1 (ja) |
| CN (1) | CN100370541C (ja) |
| TW (1) | TW548635B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3485088B2 (ja) * | 1999-12-20 | 2004-01-13 | ティアック株式会社 | 信号処理回路及び信号処理方法 |
| JP4048747B2 (ja) * | 2001-09-17 | 2008-02-20 | ティアック株式会社 | 信号処理回路および復調回路 |
| JP2003091932A (ja) * | 2001-09-17 | 2003-03-28 | Teac Corp | 信号処理回路 |
| JP2003338132A (ja) * | 2002-05-20 | 2003-11-28 | Teac Corp | 信号処理回路 |
| JP2004021316A (ja) * | 2002-06-12 | 2004-01-22 | Fujitsu Ltd | 通信方法、電子機器、および通信プログラム |
| JP4048956B2 (ja) | 2003-01-20 | 2008-02-20 | ティアック株式会社 | 光ディスク装置 |
| US6998906B1 (en) * | 2004-04-29 | 2006-02-14 | Lattice Semiconductor Corporation | Low pass filter systems and methods |
| US7038512B2 (en) * | 2004-06-29 | 2006-05-02 | Intel Corporation | Closed-loop independent DLL-controlled rise/fall time control circuit |
| DE602004017603D1 (de) * | 2004-09-03 | 2008-12-18 | Harman Becker Automotive Sys | Sprachsignalverarbeitung für die gemeinsame adaptive Reduktion von Störgeräuschen und von akustischen Echos |
| US8502593B2 (en) * | 2004-10-13 | 2013-08-06 | Broadcom Corporation | Balanced debounce circuit with noise filter for digital system |
| JP5005275B2 (ja) * | 2006-07-03 | 2012-08-22 | 東芝機械株式会社 | デジタルフィルタ装置、位相検出装置、位置検出装置、ａｄ変換装置、ゼロクロス検出装置及びデジタルフィルタ用プログラム。 |
| DE102008022879A1 (de) * | 2007-05-10 | 2008-11-20 | Atmel Germany Gmbh | Radelektronik und Reifenkontrollsystem zur Messung einer Messgröße |
| TWI348826B (en) * | 2008-01-28 | 2011-09-11 | Prolific Technology Inc | Filter and filtering method |
| JP2010169555A (ja) * | 2009-01-23 | 2010-08-05 | Sanyo Electric Co Ltd | パルス周期計測方法 |
| US20110018622A1 (en) * | 2009-07-27 | 2011-01-27 | Vuong Binh Hong | Simple noise control method |
| JP5451309B2 (ja) * | 2009-10-27 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 雑音除去回路及び雑音除去回路を備えた半導体装置 |
| US9582451B2 (en) | 2013-02-01 | 2017-02-28 | Infineon Technologies Ag | Receiver architecture |
| US9054685B2 (en) * | 2013-04-29 | 2015-06-09 | Atmel Corporation | Programmable bus signal hold time without system clock |
| US9484899B2 (en) | 2014-09-24 | 2016-11-01 | Dialog Semiconductor (Uk) Limited | Debounce circuit with dynamic time base adjustment for a digital system |
| US9680458B1 (en) * | 2016-08-11 | 2017-06-13 | Schweitzer Engineering Laboratories, Inc. | Input-controlled multiple threshold debounce system |
| CN107979357A (zh) * | 2017-11-16 | 2018-05-01 | 湖南工业大学 | 采样式干扰脉冲过滤方法 |
| JP7255790B2 (ja) * | 2018-06-15 | 2023-04-11 | 三菱重工業株式会社 | 半導体装置 |
| CN111693785B (zh) * | 2020-05-14 | 2021-05-07 | 湖南毂梁微电子有限公司 | 一种数字脉冲信号宽度测量电路及测量方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144769A (ja) * | 1984-12-18 | 1986-07-02 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JPS61284875A (ja) * | 1985-06-11 | 1986-12-15 | Sharp Corp | 波形整形回路 |
| US4926072A (en) * | 1987-09-18 | 1990-05-15 | Aisin Seiki Kabushikikaisha | Noise elimination circuit |
| JPH02206930A (ja) * | 1989-02-07 | 1990-08-16 | Japan Radio Co Ltd | ノイズ除去方式 |
| JPH04315821A (ja) * | 1991-04-15 | 1992-11-06 | Canon Inc | 光学的情報再生装置 |
| JP3410269B2 (ja) * | 1995-12-21 | 2003-05-26 | 株式会社アドバンテスト | 遅延時間測定方法 |
| JPH09211156A (ja) * | 1996-02-05 | 1997-08-15 | Mitsubishi Electric Corp | タイマ装置 |
| JPH10303654A (ja) * | 1997-04-28 | 1998-11-13 | Nippon Columbia Co Ltd | ミュート回路 |
| KR100335442B1 (ko) * | 1999-05-26 | 2002-05-04 | 윤종용 | 디지털 클럭 복원 회로 및 방법 |
| US6337649B1 (en) * | 2000-03-28 | 2002-01-08 | Litton Systems, Inc. | Comparator digital noise filter |
-
2001
- 2001-09-07 JP JP2001272571A patent/JP3724398B2/ja not_active Expired - Fee Related
- 2001-12-04 TW TW090129933A patent/TW548635B/zh not_active IP Right Cessation
-
2002
- 2002-01-11 KR KR10-2002-0001639A patent/KR100500090B1/ko not_active IP Right Cessation
- 2002-02-10 CN CNB021046360A patent/CN100370541C/zh not_active Expired - Fee Related
- 2002-02-20 US US10/079,805 patent/US6670831B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6670831B2 (en) | 2003-12-30 |
| KR20020068266A (ko) | 2002-08-27 |
| KR100500090B1 (ko) | 2005-07-11 |
| US20020114406A1 (en) | 2002-08-22 |
| CN1372263A (zh) | 2002-10-02 |
| CN100370541C (zh) | 2008-02-20 |
| JP2002324360A (ja) | 2002-11-08 |
| TW548635B (en) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3724398B2 (ja) | 信号処理回路及び信号処理方法 | |
| US6954709B2 (en) | Signal processing circuit outputting a signal representing the number of times an input signal rises in a predetermined period as a signal corresponding to a quality of the input signal | |
| JP3852324B2 (ja) | 信号処理回路及び信号処理方法 | |
| JP4048956B2 (ja) | 光ディスク装置 | |
| JP4326404B2 (ja) | 位相差検出回路及びその位相差検出回路を有する光ディスク装置 | |
| JP2001243726A (ja) | 信号処理回路及び信号処理方法 | |
| CN101127228B (zh) | 信号处理电路及信号处理方法 | |
| JP3724411B2 (ja) | 信号処理回路及び信号処理方法 | |
| KR100591198B1 (ko) | 신호처리회로 | |
| JP2003091935A (ja) | 信号処理回路および復調回路 | |
| JP2533852B2 (ja) | ジツタ−量測定装置 | |
| JP2901726B2 (ja) | 読取情報信号の波形変換回路 | |
| JP2001034949A (ja) | ジッタ検出回路 | |
| JP3724485B2 (ja) | 信号処理回路及び信号処理方法 | |
| US8437231B2 (en) | Servo control device and optical disc device | |
| JP4424271B2 (ja) | 光ディスク再生装置 | |
| US20040264321A1 (en) | Circuit and method for detecting address in pre-groove (ADIP) signal in wobble detection system of optical disc apparatus | |
| JP4948450B2 (ja) | 信号処理装置 | |
| JPH0344826A (ja) | 記録又は再生ディスクの偏芯測定装置 | |
| JPH10134511A (ja) | データスライス回路 | |
| JPH04301275A (ja) | 光ビーム移動量検出装置 | |
| JPS63224515A (ja) | 位相比較回路 | |
| JP2003318707A (ja) | 信号処理回路及び信号処理方法 | |
| JPH0459699B2 (ja) | ||
| JP2003317393A (ja) | 信号処理回路及び信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |