CN107979357A - 采样式干扰脉冲过滤方法 - Google Patents

Abstract

一种采样式干扰脉冲过滤方法，在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据，对N位序列数据中“1”的个数进行统计并得到序列数据中1个数统计值；再对序列数据中1个数统计值进行译码得到译码输出信号，由译码输出信号依据抗干扰上限阈值和抗干扰下限阈值控制输出脉冲的置1或置0。所述方法能够滤除连续的正脉冲干扰或者是连续的负脉冲干扰；滤除连续正脉冲干扰或者是连续负脉冲干扰的效果能够通过改变N位序列数据的位数，或者是改变抗干扰上限阈值和抗干扰下限阈值的大小进行调节；所述方法能够应用在数字信号电路中需要过滤窄脉冲干扰信号的场合。

Description

采样式干扰脉冲过滤方法

技术领域

本发明涉及脉冲电路信号处理领域，尤其是一种采样式干扰脉冲过滤方法。

背景技术

在数字信号电路中，经常需要对脉冲信号中的干扰脉冲进行过滤，例如，滤除单个或者连续的窄干扰脉冲，过滤机械开关的抖动脉冲，等等。目前常用的方法的采用滤波电路进行滤波，或者是用MCU采样后进行算法处理。采用滤波电路过滤，当需要过滤的窄脉冲频率较高时，滤波电路存在直流记忆效应，前面的窄脉冲会影响后面窄脉冲的过滤。用MCU采样后进行算法处理时，除占用MCU的处理时间外，MCU本身也容易受到各种干扰影响，从而对窄脉冲的过滤造成影响。

发明内容

为了解决现有数字脉冲信号处理中对窄干扰脉冲过滤所存在的问题，本发明提供了一种采样式干扰脉冲过滤方法，包括：

在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据，所述N为大于等于2的整数，所述N位序列数据为输入脉冲的最近N次采样值；所述采样值为二进制数据0或者1；对N位序列数据中“1”的个数进行统计并得到序列数据中1个数统计值；对序列数据中1个数统计值进行译码得到译码输出信号，根据译码输出信号产生控制输出脉冲状态的控制信号去控制输出脉冲的电平状态。序列数据中1个数统计值的数值范围是0至N。

所述译码输出信号共有N+1个，由y0、y1、……、yN组成，y0、y1、……、yN中有且仅有一个有效；所述y0、y1、……、yN中的有效信号与序列数据中1个数统计值中的0、1、……、N一一对应，即当序列数据中1个数统计值为i时，译码输出信号yi有效。

根据译码输出信号产生控制输出脉冲状态的控制信号的方法是，控制输出脉冲状态的控制信号为第一置位信号和第二置位信号；当yN及与N-RU1(N减去RU1)个与yN相邻的译码输出信号中有一个有效时，则令第一置位信号有效；当y0及与RD1个与y0相邻的译码输出信号中有一个有效时，则令第二置位信号有效；由第一置位信号和第二置位信号控制输出脉冲的置1或者置0；所述RU1为抗干扰上限阈值，RD1为抗干扰下限阈值。

所述抗干扰上限阈值为大于N/2(N除以2)且小于等于N的整数；所述抗干扰下限阈值为大于等于0且小于N/2的整数。

由第一置位信号和第二置位信号控制输出脉冲的置1或者置0的方法是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为1；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为0；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。由第一置位信号和第二置位信号控制输出脉冲的置1或者置0的方法或者是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为0；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为1；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。

在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据由N位移位寄存器单元实现；所述N位移位寄存器单元的输入为输入脉冲和采样时钟脉冲，输出为N位序列数据。

本发明的有益效果是：能够自动滤除正窄脉冲干扰和负窄脉冲干扰，也能够滤除连续的正脉冲干扰或者是连续的负脉冲干扰；滤除脉冲干扰的效果能够通过改变N位序列数据的位数，或者是改变抗干扰上限阈值和抗干扰下限阈值的大小进行调节；所述采样式干扰脉冲过滤电路能够应用在数字信号电路中需要过滤窄脉冲干扰信号的场合。

附图说明

图1为采样式干扰脉冲过滤电路实施例；

图2为N＝6时移位寄存器单元实施例；

图3为N＝6时加法器单元实施例；

图4为N＝6时译码器单元实施例；

图5为N＝6时抗干扰阈值选择单元实施例；

图6为输出控制单元实施例；

图7为振荡器单元实施例；

图8为N＝6时采样式干扰脉冲过滤电路抗干扰效果示意图。

具体实施方式

以下结合附图对本发明作进一步说明。采样式干扰脉冲过滤方法由包括移位寄存器单元、加法器单元、译码器单元、抗干扰阈值选择单元、输出控制单元、振荡器单元的采样式干扰脉冲过滤电路实现。当采样式干扰脉冲过滤电路的应用场合有合适的时钟脉冲作为采样时钟脉冲时，振荡器单元可以省略。

如图1所示为采样式干扰脉冲过滤电路实施例。图1中，移位寄存器单元101包括串行输入端、N位并行输出端、采样时钟脉冲输入端，输入脉冲P1从移位寄存器单元101的串行输入端输入，采样时钟脉冲CP1从移位寄存器单元101的采样时钟脉冲输入端输入，移位寄存器单元101的N位并行输出端输出N位序列数据X1；加法器单元102的输入为N位序列数据X1，输出为序列数据中1个数统计值X2；译码器单元103输入为序列数据中1个数统计值X2，输出为译码输出信号X3；抗干扰阈值选择单元104的输入为译码输出信号X3，输出为第一置位信号SE1和第二置位信号RE1；输出控制单元105的输入为第一置位信号SE1和第二置位信号RE1，输出为采样式干扰脉冲过滤电路的输出脉冲P2；振荡器单元106输出采样时钟脉冲CP1。

下面的实施例中，N＝6。

图2为N＝6时移位寄存器单元的实施例。图2中，6个D触发器FF1、FF2、FF3、FF4、FF5、FF6组成6位串行移位寄存器，FF1的输入端D为移位寄存器单元的串行输入端，连接至输入脉冲P1；FF1、FF2、FF3、FF4、FF5、FF6的时钟输入端CLK并联后，组成移位寄存器单元的移位脉冲输入端，即移位寄存器单元的采样时钟脉冲输入端，并连接至采样时钟脉冲CP1；FF1、FF2、FF3、FF4、FF5、FF6的输出端Q分别为x11、x12、x13、x14、x15、x16，图2中，N位序列数据X1由x11、x12、x13、x14、x15、x16组成。N位序列数据X1为移位寄存器单元在采样时钟脉冲CP1边沿中的上升沿对输入脉冲P1的最近N次采样值。

N为其他数值时，可以增减图2中D触发器的数量来实现移位寄存器单元的功能。图2中D触发器可以用其他触发器来代替，例如，采用N个JK触发器来实现N位的移位寄存器单元的功能。移位寄存器单元也可以采用单个或者多个专用的多位移位寄存器来实现，例如，采用1片74HC164或者是1片74HC595，可以实现不多于8位的移位寄存器单元的功能，采用多片74HC164或者是多片74HC595，可以实现多于8位的移位寄存器单元的功能。

图3为N＝6时加法器单元实施例。加法器单元的功能是，统计N位序列数据X1中“1”的个数的数量值并以序列数据中1个数统计值X2输出。图3中，加法器单元由1位全加器FA1、FA2、FA3、FA4组成，图3中的4个1位全加器均包括有1位加数输入端A、1位加数输入端B、进位输入端Ci，以及1位结果输出端S、1位进位输出端Co。1位全加器FA1、FA2实现x11、x12、x13、x14、x15、x16中“1”的个数的统计，m2、m1和n2、n1分别为FA1、FA2的2位二进制统计结果输出。x11、x12、x13、x14、x15、x16与FA1、FA2的6个输入端的连接位置可以相互任意互换。1位全加器FA3、FA4组成2位二进制加法器，FA3、FA4将m2、m1和n2、n1相加得到3位二进制输出x23、x22、x21，x23、x22、x21组成序列数据中1个数统计值X2；FA3的进位输入端Ci输入0。

还可以采用其他的电路形式来实现加法器单元的功能，例如，采用多片超前进位集成4位加法器74HC283实现加法器单元的功能，或者是采用多片4位二进制并行进位全加器CD4008实现加法器单元的功能，或者是采用多片3位串行加法器CD4032是4实现加法器单元的功能，或者是门电路组成的组合逻辑电路实现加法器单元的功能，等等。

图4为N＝6时译码器单元实施例，FD1为3线—8线译码器74HC138。序列数据中1个数统计值X2的3位二进制输出x23、x22、x21分别连接至FD1的3位地址输入端A2、A1、A0，FD1的3个使能输入端E3分别输入0、0、1，FD1为工作状态。译码输出信号X3从FD1的译码输出端输出，FD1的译码输出端分别输出信号y0、y1、y2、y3、y4、y5、y6，由于N＝6，FD1的译码输出端不会有效，无需使用。全部为低电平有效的y0、y1、y2、y3、y4、y5、y6组成译码输出信号X3，y0、y1、y2、y3、y4、y5、y6分别与序列数据中1个数统计值的0、1、2、3、4、5、6一一对应。译码器单元可以采用1片或者多片译码器芯片，或者是门电路组成的组合逻辑电路实现。

图5为N＝6时抗干扰阈值选择单元实施例，由与非门FA1、FA2，电阻R91、R92、R93、R94，抗干扰上限阈值选择开关KU5、KU4，抗干扰下限阈值选择开关KD1、KD2组成；+VCC为供电电源。图5中抗干扰上限阈值RU1由选择开关KU5、KU4进行选择，当KU5、KU4全部断开时，只有序列数据中1个数统计值X2等于6时y6有效，第一置位信号SE1才有效，此时抗干扰上限阈值RU1等于6；当KU5闭合、KU4断开时，只要序列数据中1个数统计值X2大于等于5，即y6及与y6相邻的1个译码输出信号y5之中的任何1个有效，则第一置位信号SE1有效，此时抗干扰上限阈值RU1等于5；当KU5、KU4都闭合时，只要序列数据中1个数统计值X2大于等于4，即y6及与y6相邻的2个译码输出信号y5、y4之中的任何1个有效，则第一置位信号SE1有效，此时抗干扰上限阈值RU1等于4。图5中抗干扰下限阈值RD1由选择开关KD1、KD2进行选择，当KD1、KD2全部断开时，只有序列数据中1个数统计值X2等于0时y0有效，第二置位信号RE1才有效，此时抗干扰下限阈值RD1等于0；当KD1闭合、KD2断开时，只要序列数据中1个数统计值X2小于等于1，即y0及与y0相邻的1个译码输出信号y1之中的任何1个有效，则第二置位信号RE1有效，此时抗干扰下限阈值等于1；当KD1、KD2都闭合时，只要序列数据中1个数统计值X2小于等于2，即y0及与y0相邻的2个译码输出信号y1、y2之中的任何1个有效，则第二置位信号RE1有效，此时抗干扰下限阈值RD1等于2。图5中，第一置位信号SE1、第二置位信号RE1高电平有效；与非门FA1、FA2改成与门，第一置位信号SE1、第二置位信号RE1变成低电平有效。选择yN及与N-RU1个与yN相邻的译码输出信号中有一个有效，则令第一置位信号有效，以及选择y0及与RD1个与y0相邻的译码输出信号中有一个有效，则令第二置位信号有效均为或逻辑；在本实施例中，译码器单元的输出为低电平有效，抗干扰阈值选择单元采用与逻辑门来实现上述或逻辑功能。当译码器单元的输出为高电平有效时，抗干扰阈值选择单元可以采用或门、或非门实现上述或逻辑功能。

输出控制单元的功能是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为1；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为0；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。输出控制单元的功能或者是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为0；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为1；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。输出控制单元的功能由RS触发器实现，图6为输出控制单元实施例。图6中，或非门FO1、FO2组成RS触发器，第一置位信号SE1和第二置位信号RE1均高电平有效；第一置位信号SE1为RS触发器的置位信号，第二置位信号RE1为RS触发器的复位信号；输出脉冲P2从RS触发器的同相输出端输出。当SE1有效、RE1无效时，将从FO2输出的输出脉冲P2置为1；SE1无效、RE1有效时，将输出脉冲P2置为0；当SE1和RE1均无效时，输出脉冲P2的状态不变。输出控制单元也可以采用其他形式的RS触发器。

图6中，输出脉冲P2与输入脉冲P1之间为同相关系。如果输出脉冲P2从反相输出端，即或非门FO1输出端输出，则功能为，当SE1有效、RE1无效时，将输出脉冲P2置为0；SE1无效、RE1有效时，将输出脉冲P2置为1；当SE1和RE1均无效时，输出脉冲P2的状态不变；此时输出脉冲P2与输入脉冲P1之间为反相关系。

设在本N＝6的实施例中，抗干扰上限阈值RU1取值为5，抗干扰下限阈值RD1取值为2，则有，当序列数据中1个数统计值X2大于等于5时，输出SE1为高电平，将输出脉冲P2置为1；当序列数据中1个数统计值X2小于等于2时，输出RE1为高电平，将输出脉冲P2置为0。由于抗干扰上限阈值RU1为大于N/2且小于等于N的整数，抗干扰下限阈值RD1为大于等于0且小于N/2的整数，第一置位信号SE1和第二置位信号RE1不可能同时有效，因此，输出控制单元的输出不会出现逻辑状态不确定的情况。

图7为振荡器单元实施例。图7中，FO3为14级二进制串行分频器/振荡器CD4060，电阻R95、电阻R96、电容C91的一端并联，另外一端分别连接至CD4060的信号输入端CK1、信号反向输出端信号正向输出端CK0；CD4060的复位信号输入端输入信号0，CD4060工作在振荡与分频状态。图7中，采样时钟脉冲CP1从CD4060的Q6分频输出端输出，CP1也可以根据CD4060的振荡频率以及采样式干扰脉冲过滤电路所需要的采样频率，从CD4060的其他分频输出端输出；CP1的频率还可以通过调整电阻R96、电容C91的值来实现改变。振荡器单元还可以采用其他类型的多谐振荡器来实现。

图8为N＝6时采样式干扰脉冲过滤电路抗干扰效果示意图，给出了15个采样时钟脉冲CP1对输入脉冲P1的采样结果，以及得到的输出脉冲P2。设在图8中CP1的采样点1之前得到的6个序列数据X1均为0，输出脉冲P2为0。图8中，输入脉冲P1在CP1的采样点2前至采样点3后出现了正脉冲干扰，导致X1在采样点2、采样点3采样得到干扰采样值1；输入脉冲P1在CP1的采样点4至采样点5之间出现了正窄脉冲干扰，但该正窄脉冲宽度小于采样周期且处于2个采样点之间，未影响序列数据X1的采样结果，即采样过程自动滤除了该正窄脉冲干扰；输入脉冲P1在CP1的采样点7之后开始从0变1，从0变1过程中出现了2次边沿抖动，其中的第2个正窄脉冲抖动干扰被采样过程自动滤除，采样点8、采样点9的值分别为1、0。图8中，在时钟脉冲CP1的采样点1至采样点15采样得到的N位序列数据X1、N位序列数据X1中1个数统计值X2和输出脉冲P2见表1。

表1采样点1-15的N位序列数据X1、X1中1个数统计值X2和输出脉冲P2

RU1为5，RD1为2，观察表1中采样点的情况，在采样点1-10，X2小于等于RD1，RE1有效，SE1无效，P2被置为0；在采样点11-12，X2大于RD1且小于RU1，SE1、RE1均无效，P2维持为0；在采样点13-15，X2大于等于RU1，SE1有效，RE1无效，P2被置为1。显然，在连续的6个序列数据X1值中，直到图8的采样点13，才满足序列数据中1个数统计值X2大于等于抗干扰上限阈值RU1的条件，第一置位信号SE1有效，输出脉冲P2由0变1。

图8给出的是采样式干扰脉冲过滤电路在输入脉冲P1为0时的抗正脉冲干扰效果，以及输入脉冲P1由0变为1的条件与过程。采样式干扰脉冲过滤电路在输入脉冲P1为1时的抗负脉冲干扰效果，以及输入脉冲P1由1变为0的条件与过程，与输入脉冲P1为0时的抗正脉冲干扰效果，以及输入脉冲P1由0变为1的条件与过程相同。设在时钟脉冲CP1的采样点31之前CP1对输入脉冲P1的5个采样值均为1，输出脉冲P2为1，采样点31至采样点45采样得到的N位序列数据X1、X1中1个数统计值X2和输出脉冲P2见表2。

表2采样点31-45的N位序列数据X1、X1中1个数统计值X2和输出脉冲P2

观察表2中采样点的情况，在采样点31-32，X2大于等于RU1，SE1有效，RE1无效，P2被置为1；在采样点33-40，X1大于RD1且小于RU1，SE1、RE1均无效，P2维持为1；在采样点41-45，X2小于等于RD1，RE1有效，SE1无效，P2被置为0。

以输出脉冲P2与输入脉冲P1之间为同相关系为例做进一步的说明。当输入脉冲P1、输出脉冲P2均为0时，在连续N次采样中，只要单个或者多个正脉冲干扰形成的采样结果未造成N位序列数据X1中“1”的个数大于等于抗干扰上限阈值RU1，则输出脉冲P2不会变为1；输入脉冲P1、输出脉冲P2均为1时，在连续N次采样中，只要单个或者多个负脉冲干扰形成的采样结果未造成N位序列数据X1中“1”的个数小于等于抗干扰下限阈值RD1，则输出脉冲P2不会变为0。当P1、P2都为低电平时，只要在P1中出现的正脉冲使连续N个P1采样值中有大于等于RU1个为1时，能够从P2输出与该P1中正脉冲相对应的正脉冲；当P1、P2都为高电平时，只要在P1中出现的负脉冲使连续N个P1采样值中有小于等于RD1个为1时，能够从P2输出与该P1中负脉冲相对应的负脉冲。当输入脉冲P1已经由0变为1，或者是由1变为0之后，输出脉冲P2需要在N位序列数据X1中“1”的个数大于等于RU1，或者是小于等于RD1条件满足之后，才将输出脉冲P2从0变1，或者是将输出脉冲P2从1变0，有几个采样脉冲周期的延迟。当RU1取值越大时，采样式干扰脉冲过滤电路将输出脉冲P2从0变1的条件更加严格，抗正脉冲干扰效果更好，但输出脉冲P2相对于输入脉冲P1的延迟时间越大，反之RU1取值变小时，抗正脉冲干扰效果变小，但输出脉冲P2相对于输入脉冲P1的延迟时间变小。当RD1取值越小时，采样式干扰脉冲过滤电路将输出脉冲P2从1变0的条件更加严格，抗负脉冲干扰效果更好，但输出脉冲P2相对于输入脉冲P1的延迟时间越大，反之RD1取值变大时，抗负脉冲干扰效果变小，但输出脉冲P2相对于输入脉冲P1的延迟时间变小。当N的取值变大时，采样式干扰脉冲过滤电路将输出脉冲P2从0变1，以及从1变0的条件变严格，抗干扰效果变好，但输出脉冲P2相对于输入脉冲P1的延迟时间变大；当N的取值变小时，采样式干扰脉冲过滤电路将输出脉冲P2从0变1，以及从1变0的条件变宽，抗干扰效果变小，但输出脉冲P2相对于输入脉冲P1的延迟时间变小。

采样时钟脉冲的周期要根据输入脉冲P1的脉冲宽度、变化速度和干扰脉冲的宽度确定。例如，若输入脉冲P1来自于普通按钮开关的控制输出，由于普通按钮开关的形成的脉冲宽度至少有100ms，普通按钮开关的抖动干扰通常不超过10ms，因此，可以选择采样时钟脉冲的周期为10ms左右，N在3至7范围内取值。

采样式干扰脉冲过滤电路中移位寄存器单元、加法器单元、译码器单元、抗干扰阈值选择单元、输出控制单元、振荡器单元中的全部，或者是部分功能可以采用PAL、GAL、CPLD、FPGA，或者是其他可编程逻辑器件、逻辑单元来实现。

除说明书所述的技术特征外，均为本领域技术人员所掌握的常规技术。

Claims (6)

1.一种采样式干扰脉冲过滤方法，其特征在于：

在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据，所述N为大于等于2的整数，所述N位序列数据为输入脉冲的最近N次采样值；所述采样值为二进制数据0或者1；

对N位序列数据中“1”的个数进行统计并得到序列数据中1个数统计值；

对序列数据中1个数统计值进行译码得到译码输出信号，根据译码输出信号产生控制输出脉冲状态的控制信号去控制输出脉冲的电平状态。

2.根据权利要求1所述的采样式干扰脉冲过滤方法，其特征在于：对序列数据中1个数统计值进行译码得到N+1个译码输出信号；所述N+1个译码输出信号由y0、y1、……、yN组成，y0、y1、……、yN中有且仅有一个有效；所述y0、y1、……、yN中的有效信号与序列数据中1个数统计值0、1、……、N一一对应。

3.根据权利要求2所述的采样式干扰脉冲过滤方法，其特征在于：根据译码输出信号产生控制输出脉冲状态的控制信号的方法是，控制输出脉冲状态的控制信号为第一置位信号和第二置位信号；当yN及与N-RU1个与yN相邻的译码输出信号中有一个有效时，则令第一置位信号有效；当y0及与RD1个与y0相邻的译码输出信号中有一个有效时，则令第二置位信号有效；由第一置位信号和第二置位信号控制输出脉冲的置1或者置0；

所述RU1为抗干扰上限阈值，RD1为抗干扰下限阈值。

4.根据权利要求3所述的采样式干扰脉冲过滤方法，其特征在于：所述抗干扰上限阈值为大于N/2且小于等于N的整数；所述抗干扰下限阈值为大于等于0且小于N/2的整数。

5.根据权利要求4所述的采样式干扰脉冲过滤方法，其特征在于：由第一置位信号和第二置位信号控制输出脉冲的置1或者置0的方法是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为1；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为0；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。

6.根据权利要求4所述的采样式干扰脉冲过滤方法，其特征在于：由第一置位信号和第二置位信号控制输出脉冲的置1或者置0的方法是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为0；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为1；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。