CN103427803B - 基于同步电路的滤除毛刺的方法 - Google Patents

基于同步电路的滤除毛刺的方法 Download PDF

Info

Publication number
CN103427803B
CN103427803B CN201210160280.3A CN201210160280A CN103427803B CN 103427803 B CN103427803 B CN 103427803B CN 201210160280 A CN201210160280 A CN 201210160280A CN 103427803 B CN103427803 B CN 103427803B
Authority
CN
China
Prior art keywords
sampled signal
trailing edge
rising edge
shaping
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210160280.3A
Other languages
English (en)
Other versions
CN103427803A (zh
Inventor
许宏杰
马宁
郭亮
田泽
刘宁宁
杨峰
淮治华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
AVIC No 631 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC No 631 Research Institute filed Critical AVIC No 631 Research Institute
Priority to CN201210160280.3A priority Critical patent/CN103427803B/zh
Publication of CN103427803A publication Critical patent/CN103427803A/zh
Application granted granted Critical
Publication of CN103427803B publication Critical patent/CN103427803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种基于同步电路的滤除毛刺的方法,该包括:1)利用低倍采样时钟的上升沿和下降沿分别对输入信号进行采样,得到上升沿采样信号以及下降沿采样信号;2)对上升沿采样信号和下降沿采样信号进行整形,得到整形后的上升沿采样信号以及整形后的下降沿采样信号;3)将整形后的上升沿采样信号以及整形后的下降沿采样信号进行合并,输出滤除毛刺后的整形信号。本发明提供了一种在数字电路中,用较低倍数的采样时钟滤除输入信号上的毛刺,达到对输入信号进行滤波、整形的目的的基于同步电路的滤除毛刺的方法。

Description

基于同步电路的滤除毛刺的方法
技术领域
本发明属于计算机控制技术领域,涉及一种滤除电路毛刺得到方法,尤其涉及一种基于同步电路的滤除毛刺的方法。
背景技术
在电路设计过程中,输入信号的滤波和整形通常采用模拟电路来实现。在数字电路中,如果需要滤除输入信号上一定宽度的毛刺时,可以根据毛刺的宽度,选择适合的采样时钟对输入信号进行采样,以分辨信号上的毛刺,实现对输入信号的滤波和整形。通常情况下,设计者对采样时钟的选择会考虑到能分辨信号上的毛刺,比如,输入信号的最小宽度为16.67ns,在该信号上存在宽度为6.0ns的毛刺,设计者可能会选择采样周期为16.67/8=2.08375ns的时钟对信号进行采样,这样才能分辨出6.0ns的毛刺。但是,如果采样时钟的频率过高时,逻辑综合难以实现。本方案的提出可以有效的解决采样时钟频率过高的问题,利用较低频率的采样时钟,对输入信号进行滤波、整形。
发明内容
为了解决背景技术中存在的上述技术问题,本发明提供了一种在数字电路中,用较低倍数的采样时钟滤除输入信号上的毛刺,达到对输入信号进行滤波、整形的目的的基于同步电路的滤除毛刺的方法。
本发明的技术解决方案是:本发明提供了一种基于同步电路的滤除毛刺的方法,其特殊之处在于:所述基于同步电路的滤除毛刺的方法包括以下步骤:
1)利用低倍采样时钟的上升沿和下降沿分别对输入信号进行采样,得到上升沿采样信号以及下降沿采样信号;
2)对上升沿采样信号和下降沿采样信号进行整形,得到整形后的上升沿采样信号以及整形后的下降沿采样信号;
3)将整形后的上升沿采样信号以及整形后的下降沿采样信号进行合并,输出滤除毛刺后的整形信号。
上述步骤2)的具体实现方式是:
2.1)将上升沿所采集得到的上升沿采样信号以及下降沿所采集得到的下降沿采样信号分别置于4位移位寄存器中;
2.2)根据4位移位寄存器中的值对分别上升沿采样信号以及下降沿采样信号进行判断,并输出整形后的上升沿采样信号以及整形后的下降沿采样信号。
上述步骤2.2)中判断的具体实现方式是:
如果4位移位寄存器的4个值中,采样信号至少有3个是处于高电平或低电平,则输出高电平或低电平;
如果4位移位寄存器的4个值中,采样信号有2个处于高电平或低电平时,则保持前一次的输出状态;所述前一次的输出状态是与这2个采样信号所相邻时的高电平或低电平;
如果4位移位寄存器的4个值中,采样信号至多1个是处于高电平或低电平时,则输出低电平或高电平。
上述步骤3)中合并的具体实现方式是:
3.1)对整形后的上升沿采样信号以及整形后的下降沿采样信号分别进行采样;
3.2)将步骤3.1)所采样得到的信号分别存储于2位移位寄存器中进行检测,若在一个时钟周期内同时出现上升沿或下降沿,则输出上升沿或下降沿;若在一个时钟周期内先后出现上升沿,则在首次出现上升沿的时刻输出上升沿,紧跟的上升沿将继续保持输出高电平;若在一个时钟周期内先后出现下降沿,则在首次出现下降沿的时刻输出下降沿,紧跟的下降沿将继续保持输出低电平。
本发明的优点是:
本发明提供了一种基于同步电路的滤除毛刺的方法,通常情况下,设计者对采样时钟的选择会考虑到能分辨信号上的毛刺,比如,输入信号的最小宽度为16.67ns,在该信号上存在宽度为6.0ns的毛刺,设计者可能会选择采样周期为16.67/8=2.08375ns的时钟对信号进行采样,这样才能分辨出6.0ns的毛刺。但是,本发明将采用采样时钟的上升沿和下降沿同时采样输入信号,可以使采样时钟的频率减小一半,也即是说,将会选用16.67/4=4.1675ns的时钟。这样既可以解决需要高倍采样来分辨信号上的毛刺的问题,也可以解决由于时钟频率过高而带来的逻辑综合问题。输入信号的滤波和整形通常采用模拟电路来实现。在数字电路中,如果需要滤除输入信号上一定宽度的毛刺时,可以根据毛刺的宽度,选择适合的采样时钟对输入信号进行采样,以分辨信号上的毛刺,实现对输入信号的滤波和整形。但是,如果采样时钟的频率过高时,逻辑综合难以实现。本方案的提出可以有效的解决采样时钟频率过高的问题,利用较低频率的采样时钟,对输入信号进行滤波、整形。此技术具有非常好的实用性,可以广泛应用于数字电路的信号滤波、整形领域。
附图说明
图1是本发明所提供的基于同步电路的滤除毛刺电路图。
具体实施方式
本发明提供了一种基于同步电路的滤除毛刺的方法,该方法包括以下步骤:
1)利用低倍采样时钟的上升沿和下降沿分别对输入信号进行采样,得到上升沿采样信号以及下降沿采样信号;
2)对上升沿采样信号和下降沿采样信号进行整形,得到整形后的上升沿采样信号以及整形后的下降沿采样信号;
2.1)将上升沿所采集得到的上升沿采样信号以及下降沿所采集得到的下降沿采样信号分别置于4位移位寄存器中;
2.2)根据4位移位寄存器中的值对分别上升沿采样信号以及下降沿采样信号进行判断,并输出整形后的上升沿采样信号以及整形后的下降沿采样信号:
如果4位移位寄存器的4个值中,采样信号至少有3个是处于高电平或低电平,则输出高电平或低电平;
如果4位移位寄存器的4个值中,采样信号有2个处于高电平或低电平时,则保持前一次的输出状态;所述前一次的输出状态是与这2个采样信号所相邻时的高电平或低电平;
如果4位移位寄存器的4个值中,采样信号至多1个是处于高电平或低电平时,则输出低电平或高电平。
3)将整形后的上升沿采样信号以及整形后的下降沿采样信号进行合并,输出滤除毛刺后的整形信号:
3.1)对整形后的上升沿采样信号以及整形后的下降沿采样信号分别进行采样;
3.2)将步骤3.1)所采样得到的信号分别存储于2位移位寄存器中进行检测,若在一个时钟周期内同时出现上升沿或下降沿,则输出上升沿或下降沿;若在一个时钟周期内先后出现上升沿,则在首次出现上升沿的时刻输出上升沿,紧跟的上升沿将继续保持输出高电平;若在一个时钟周期内先后出现下降沿,则在首次出现下降沿的时刻输出下降沿,紧跟的下降沿将继续保持输出低电平。
假定一种情况,输入信号的最小宽度为16.67ns,在该信号上存在宽度为6.0ns的毛刺,并且毛刺可能出现在高电平或者低电平上,要求设计者采用同步电路滤除信号上的毛刺。通常情况下,设计者会选用高倍的采样时钟(周期=16.67/8=2.08375ns)对输入信号进行采样,根据采样所得信号的高低的数目确定是否为毛刺信号。
但是,本发明采用采样时钟(周期=16.67/4=4.1675ns)的上升沿和下降沿分别对输入信号进行采样,将采样所得的两组信号分别采用同样的方式进行整形,最后利用整形所得信号,合并生成最终的整形信号。
参见图1,对输入的信号分别利用上升沿和下降沿时钟进行采样。由于毛刺信号的宽度最大不能超过1.5个时钟周期,因此,对于同一个毛刺而言,利用时钟上升沿和下降沿采样所得的结果可能不同。可能产生两种情况:a)当毛刺小于1个时钟周期时,利用时钟上升沿和下降沿最多只能采样到1个周期;b)当毛刺大于1个时钟周期且小于1.5个时钟周期时,最坏情况下,时钟上升沿或者下降沿就可能采样到2个周期,而对应的下降沿或者上升沿最多只会采样到1个周期。
对采样后的两组信号分别进行整形,并根据整形后的dout_r和dout_f信号,合并生成dout_d(ck)信号。由于采样时钟的频率是输入信号最小宽度的4倍,因此,对于情况a)而言,毛刺信号很容易分辨,上升沿和下降沿均能整形出完整的波形,很容易合并生成最终的信号;对于(1)中所述的情况b)而言,采样两个周期时毛刺信号被放大,整形电路无法分辨信号与毛刺,因此只能通过相应的下降沿或者上升沿的1个周期去识别。此时只有1根信号能整形出完整的波形,因此采用检测2根整形信号的上升沿或者下降沿的方法,合并成最终的信号。
具体步骤:
(1)对输入的信号分别利用上升沿和下降沿时钟进行采样。具体的电路实现如下所示:
(2)对采样后的两组信号分别进行整形。具体的电路实现如下所示:
(3)根据整形后的dout_r和dout_f信号,合并生成dout_d(ck)信号。具体的电路实现如下所示:

Claims (2)

1.一种基于同步电路的滤除毛刺的方法,其特征在于:所述基于同步电路的滤除毛刺的方法包括以下步骤:
1)利用低倍采样时钟的上升沿和下降沿分别对输入信号进行采样,得到上升沿采样信号以及下降沿采样信号;所述低倍采样时钟的频率是输入信号最小宽度的4倍;
2)对上升沿采样信号和下降沿采样信号进行整形,得到整形后的上升沿采样信号以及整形后的下降沿采样信号:
2.1)将上升沿所采集得到的上升沿采样信号以及下降沿所采集得到的下降沿采样信号分别置于4位移位寄存器中;
2.2)根据4位移位寄存器中的值对分别上升沿采样信号以及下降沿采样信号进行判断,并输出整形后的上升沿采样信号以及整形后的下降沿采样信号:
如果4位移位寄存器的4个值中,采样信号至少有3个是处于高电平时则输出高电平;或者,采样信号至少有3个是处于低电平时则输出低电平;
如果4位移位寄存器的4个值中,采样信号有2个处于高电平或低电平时,则保持前一次的输出状态;所述前一次的输出状态是与这2个采样信号所相邻时的高电平或低电平;
如果4位移位寄存器的4个值中,采样信号至多1个是处于高电平时则输出低电平;或者,采样信号至多1个是处于低电平时则输出高电平;
3)将整形后的上升沿采样信号以及整形后的下降沿采样信号进行合并,输出滤除毛刺后的整形信号。
2.根据权利要求1所述的基于同步电路的滤除毛刺的方法,其特征在于:所述步骤3)中合并的具体实现方式是:
3.1)对整形后的上升沿采样信号以及整形后的下降沿采样信号分别进行采样;
3.2)将步骤3.1)所采样得到的信号分别存储于2位移位寄存器中进行检测,若在一个时钟周期内同时出现上升沿,则输出上升沿;若在一个时钟周期内同时出现下降沿,则输出下降沿;若在一个时钟周期内先后出现上升沿,则在首次出现上升沿的时刻输出上升沿,紧跟的上升沿将继续保持输出高电平;若在一个时钟周期内先后出现下降沿,则在首次出现下降沿的时刻输出下降沿,紧跟的下降沿将继续保持输出低电平。
CN201210160280.3A 2012-05-22 2012-05-22 基于同步电路的滤除毛刺的方法 Active CN103427803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210160280.3A CN103427803B (zh) 2012-05-22 2012-05-22 基于同步电路的滤除毛刺的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210160280.3A CN103427803B (zh) 2012-05-22 2012-05-22 基于同步电路的滤除毛刺的方法

Publications (2)

Publication Number Publication Date
CN103427803A CN103427803A (zh) 2013-12-04
CN103427803B true CN103427803B (zh) 2015-10-28

Family

ID=49652070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210160280.3A Active CN103427803B (zh) 2012-05-22 2012-05-22 基于同步电路的滤除毛刺的方法

Country Status (1)

Country Link
CN (1) CN103427803B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104717036B (zh) * 2015-03-01 2018-06-19 深圳中科讯联科技有限公司 一种差分曼彻斯特解码电路及解码系统
CN105634471B (zh) * 2015-12-29 2018-07-17 深圳市博巨兴实业发展有限公司 一种可滤波的计数器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2922277Y (zh) * 2005-10-25 2007-07-11 中兴通讯股份有限公司 一种时钟毛刺检测电路
CN101141123A (zh) * 2007-10-11 2008-03-12 电子科技大学 一种毛刺检测装置
CN101398481A (zh) * 2008-11-13 2009-04-01 上海交通大学 数字化高精度动态检波器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598784B2 (en) * 2005-10-07 2009-10-06 Freescale Semiconductor, Inc. System and method for controlling signal transitions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2922277Y (zh) * 2005-10-25 2007-07-11 中兴通讯股份有限公司 一种时钟毛刺检测电路
CN101141123A (zh) * 2007-10-11 2008-03-12 电子科技大学 一种毛刺检测装置
CN101398481A (zh) * 2008-11-13 2009-04-01 上海交通大学 数字化高精度动态检波器

Also Published As

Publication number Publication date
CN103427803A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
CN2922277Y (zh) 一种时钟毛刺检测电路
CN109039307B (zh) 双沿防抖电路结构
CN102855331B (zh) 将eda文件转换为ate机台格式文件的方法
CN103106344B (zh) 一种建立电力系统聚类负荷模型的方法
CN103197728A (zh) 不同时钟域无毛刺时钟切换电路的实现方法及电路
CN102931982B (zh) 高速时钟数据恢复电路中的时钟相位判断电路和判断方法
CN102353891A (zh) 一种数字集成电路功能测试仪
CN103427803B (zh) 基于同步电路的滤除毛刺的方法
CN102722686A (zh) 磁卡解码方法
CN103023529B (zh) 一种基于FPGA实现过采样Golay序列的同步检测的方法
CN105136317A (zh) 单点采样判决单光子探测器及其采样判决方法
CN103675373B (zh) 一种在fpga内实现的数字信号产生方法
CN102790605B (zh) 异步信号同步器
CN102496055B (zh) Rfid解调方式自动识别方法及自动识别电路
CN104268958A (zh) 基于中央控制单元的事件记录方法及设备
CN102510286B (zh) 变频采样方法
CN204597934U (zh) 一种正交光电编码器的任意整数分频电路
CN216531265U (zh) 宽度可调的数字毛刺滤除电路
CN201867675U (zh) 一种无毛刺双时钟切换装置
CN202261370U (zh) 基于均衡的散射通信定时恢复装置
CN113821075A (zh) 一种异步多比特信号跨时钟域处理方法及装置
CN107979357A (zh) 采样式干扰脉冲过滤方法
CN101751496B (zh) 一种快速提取sram时序库的方法
CN204480670U (zh) 一种延迟计数器
CN204480671U (zh) 一种抗噪声的延迟计数器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221206

Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075

Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 710068 No. 156 Taibai North Road, Shaanxi, Xi'an

Patentee before: 631ST Research Institute OF AVIC

TR01 Transfer of patent right