JP2001027910A - 直流電圧レベルシフト回路 - Google Patents
直流電圧レベルシフト回路Info
- Publication number
- JP2001027910A JP2001027910A JP11199500A JP19950099A JP2001027910A JP 2001027910 A JP2001027910 A JP 2001027910A JP 11199500 A JP11199500 A JP 11199500A JP 19950099 A JP19950099 A JP 19950099A JP 2001027910 A JP2001027910 A JP 2001027910A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- signal
- difference
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】外付けコンデンサーが必要なくまたコンデンサ
ー内蔵の必要のない、直流電圧ＤＣレベルシフトを実現
するモノリシック集積回路の回路を提供する。 【解決手段】直流電圧DC及び他の直流電圧Vとの差電圧
に比例する差電流を生成する電流生成手段R2と、前記電
流生成手段R2によって生成された差電流と等しい電流を
出力するカレントミラー手段Q6,Q12と、前記カレントミ
ラー手段の出力が供給され、前記差電流に応じて前記差
電圧を生成する電圧生成手段R2と、前記交流信号が重畳
された直流電圧(AC+DC)に、前記差電圧を印加して直流
電圧レベルを他の直流電圧(AC+V)にシフトすることを特
徴としている。
ー内蔵の必要のない、直流電圧ＤＣレベルシフトを実現
するモノリシック集積回路の回路を提供する。 【解決手段】直流電圧DC及び他の直流電圧Vとの差電圧
に比例する差電流を生成する電流生成手段R2と、前記電
流生成手段R2によって生成された差電流と等しい電流を
出力するカレントミラー手段Q6,Q12と、前記カレントミ
ラー手段の出力が供給され、前記差電流に応じて前記差
電圧を生成する電圧生成手段R2と、前記交流信号が重畳
された直流電圧(AC+DC)に、前記差電圧を印加して直流
電圧レベルを他の直流電圧(AC+V)にシフトすることを特
徴としている。
Description
【発明の属する技術分野】本発明は、直流電圧レベルシ
フト回路に関し、さらに詳しく言えば、モノリシック集
積回路において、交流信号が重畳された直流電圧レベル
をコンデンサーを用いずにレベルシフトする回路に関す
る。
フト回路に関し、さらに詳しく言えば、モノリシック集
積回路において、交流信号が重畳された直流電圧レベル
をコンデンサーを用いずにレベルシフトする回路に関す
る。
【従来の技術】従来、モノリシック集積回路において、
交流信号ＡＣが重畳された直流電圧レベルをシフトする
には、コンデンサーを用いて直流成分をカットして、他
の直流電圧にレベルシフトしていた。この従来例に係る
直流電圧レベルシフト回路を図２に示す。図２におい
て、C21は直流カット用コンデサー、R21、R22，R23は抵
抗、Q21は低インピーダンス出力回路を構成するエミッ
タフォロワーのトランジスタである。直流カット用コン
デンサーC21の入力端子に、交流信号が重畳された直流
電圧（AC＋DC）が印加されると、コンデンサーC21によ
って直流成分ＤＣがカットされ、R21とR22の抵抗値によ
って定まる新たな直流電圧にシフトされる。そして、Q2
1のエミッタから直流電圧がレベルシフトされた出力信
号（AC+V）を得ていた。
交流信号ＡＣが重畳された直流電圧レベルをシフトする
には、コンデンサーを用いて直流成分をカットして、他
の直流電圧にレベルシフトしていた。この従来例に係る
直流電圧レベルシフト回路を図２に示す。図２におい
て、C21は直流カット用コンデサー、R21、R22，R23は抵
抗、Q21は低インピーダンス出力回路を構成するエミッ
タフォロワーのトランジスタである。直流カット用コン
デンサーC21の入力端子に、交流信号が重畳された直流
電圧（AC＋DC）が印加されると、コンデンサーC21によ
って直流成分ＤＣがカットされ、R21とR22の抵抗値によ
って定まる新たな直流電圧にシフトされる。そして、Q2
1のエミッタから直流電圧がレベルシフトされた出力信
号（AC+V）を得ていた。
【発明が解決しようとする課題】上述のように、簡単な
回路で直流電圧ＤＣレベルシフトが可能である。しか
し、この回路方式では、直流レベルシフト回路の周波数
伝達特性がコンデンサーの値に大きく依存する。この問
題を解決するには一般に可聴周波数ではC1の値を数十μ
Fにするのが通例である。この回路方式をモノリシック
集積回路で実現する場合、コンデンサーの実現に要する
面積が非常に大きく、場合によってはコンデンサーの所
要面積がトランジスタ1個の面積の数万倍を要し、モノ
リシック集積回路の原価が非常に高くなってしまうとい
う欠点がある。この原価問題を解決する１例としてモノ
リシック集積回路に端子を2個追加して、C1を外付にす
る方法も採用された。しかしこの方法では、モノリシッ
ク集積回路のパッケージサイズの増大や使用対象機器の
プリント基盤面積の増大につながり、結果として両者の
原価増大になっていた。本発明は、上述の外付けコンデ
ンサーが必要なくまたコンデンサー内蔵の必要のない、
直流電圧ＤＣレベルシフトを実現するモノリシック集積
回路の回路を提供することを目的とする。
回路で直流電圧ＤＣレベルシフトが可能である。しか
し、この回路方式では、直流レベルシフト回路の周波数
伝達特性がコンデンサーの値に大きく依存する。この問
題を解決するには一般に可聴周波数ではC1の値を数十μ
Fにするのが通例である。この回路方式をモノリシック
集積回路で実現する場合、コンデンサーの実現に要する
面積が非常に大きく、場合によってはコンデンサーの所
要面積がトランジスタ1個の面積の数万倍を要し、モノ
リシック集積回路の原価が非常に高くなってしまうとい
う欠点がある。この原価問題を解決する１例としてモノ
リシック集積回路に端子を2個追加して、C1を外付にす
る方法も採用された。しかしこの方法では、モノリシッ
ク集積回路のパッケージサイズの増大や使用対象機器の
プリント基盤面積の増大につながり、結果として両者の
原価増大になっていた。本発明は、上述の外付けコンデ
ンサーが必要なくまたコンデンサー内蔵の必要のない、
直流電圧ＤＣレベルシフトを実現するモノリシック集積
回路の回路を提供することを目的とする。
【課題を解決するための手段】本発明の直流電圧レベル
シフト回路は、交流信号が重畳された直流電圧を、該交
流信号が重畳された他の直流電圧にシフトする直流電圧
レベルシフト回路において、前記直流電圧及び他の直流
電圧との差電圧に比例する差電流を生成する電流生成手
段と、前記電流生成手段によって生成された差電流と等
しい電流を出力するカレントミラー手段と、前記カレン
トミラー手段の出力が供給され、前記差電流に応じて前
記差電圧を生成する電圧生成手段と、前記交流信号が重
畳された直流電圧に、前記差電圧を印加して直流電圧レ
ベルを他の直流電圧にシフトすることを特徴としてい
る。上記の構成によれば、コンデンサーを用いることな
く、交流信号が重畳された直流電圧を、該交流信号が重
畳された他の直流電圧にシフトすることができる。ま
た、本発明の直流電圧レベルシフト回路は、一方に交流
信号が重畳され、直流電圧が等しい互いに等しい２つの
信号を、共に他の直流電圧にシフトする回路において、
直流電圧の信号源を低出力インピーダンス出力に変換す
る第１のインピーダンス変換手段と、他の直流電圧の信
号源を低出力インピーダンス出力に変換する第２のイン
ピーダンス変換手段と、一端に前記第１のインピーダン
ス変換手段の出力が印加され、他端に前記第２のインピ
ーダンス変換手段の出力が印加され、それらの出力の差
電圧に比例した差電流を流す第１の抵抗と、前記第１の
抵抗の両端にそれぞれ接続され互いに等しい定電流を供
給する定電流源と、前記第１の抵抗に流れる差電流と前
記定電流との和電流と等しい電流を供給するカレントミ
ラー手段と、前記交流信号が重畳された直流電圧の信号
源を低出力インピーダンス出力に変換する第３のインピ
ーダンス変換手段と、一端に前記カレントミラー手段の
出力が印加され、他端に前記第３のインピーダンス変換
手段の出力が印加された第２の抵抗と、前記第２の抵抗
の両端にそれぞれ接続され互いに等しい定電流を供給す
る定電流源と、を備え、前記第２の抵抗の一端から直流
電圧がシフトされた交流信号を出力することを特徴とし
ている。上記の構成によれば、コンデンサーを用いるこ
となく、交流信号が重畳された直流電圧を、該交流信号
が重畳された他の直流電圧にシフトすることができると
共に第１乃至第３のインピーダンス変換手段により、交
流信号成分を減衰させることなく正確なレベルシフトが
可能になる。
シフト回路は、交流信号が重畳された直流電圧を、該交
流信号が重畳された他の直流電圧にシフトする直流電圧
レベルシフト回路において、前記直流電圧及び他の直流
電圧との差電圧に比例する差電流を生成する電流生成手
段と、前記電流生成手段によって生成された差電流と等
しい電流を出力するカレントミラー手段と、前記カレン
トミラー手段の出力が供給され、前記差電流に応じて前
記差電圧を生成する電圧生成手段と、前記交流信号が重
畳された直流電圧に、前記差電圧を印加して直流電圧レ
ベルを他の直流電圧にシフトすることを特徴としてい
る。上記の構成によれば、コンデンサーを用いることな
く、交流信号が重畳された直流電圧を、該交流信号が重
畳された他の直流電圧にシフトすることができる。ま
た、本発明の直流電圧レベルシフト回路は、一方に交流
信号が重畳され、直流電圧が等しい互いに等しい２つの
信号を、共に他の直流電圧にシフトする回路において、
直流電圧の信号源を低出力インピーダンス出力に変換す
る第１のインピーダンス変換手段と、他の直流電圧の信
号源を低出力インピーダンス出力に変換する第２のイン
ピーダンス変換手段と、一端に前記第１のインピーダン
ス変換手段の出力が印加され、他端に前記第２のインピ
ーダンス変換手段の出力が印加され、それらの出力の差
電圧に比例した差電流を流す第１の抵抗と、前記第１の
抵抗の両端にそれぞれ接続され互いに等しい定電流を供
給する定電流源と、前記第１の抵抗に流れる差電流と前
記定電流との和電流と等しい電流を供給するカレントミ
ラー手段と、前記交流信号が重畳された直流電圧の信号
源を低出力インピーダンス出力に変換する第３のインピ
ーダンス変換手段と、一端に前記カレントミラー手段の
出力が印加され、他端に前記第３のインピーダンス変換
手段の出力が印加された第２の抵抗と、前記第２の抵抗
の両端にそれぞれ接続され互いに等しい定電流を供給す
る定電流源と、を備え、前記第２の抵抗の一端から直流
電圧がシフトされた交流信号を出力することを特徴とし
ている。上記の構成によれば、コンデンサーを用いるこ
となく、交流信号が重畳された直流電圧を、該交流信号
が重畳された他の直流電圧にシフトすることができると
共に第１乃至第３のインピーダンス変換手段により、交
流信号成分を減衰させることなく正確なレベルシフトが
可能になる。
【発明の実施の形態】以下、本発明の直流電圧レベルシ
フト回路に係る一実施形態について図１に従い説明す
る。図１において、定電流源I1=I4=I7、I2=I3=I5=I6、
抵抗R1=R2とする。ＮＰＮトランジスタQ1とQ2で差動増
幅器の差動対を形成する。それらのコレクタと電源VCC
との間に接続されたＰＮＰトランジスタQ3とQ4は、カレ
ントミラー回路を形成する。トランジスタQ1とQ2とアー
スGND間には定電流源I1が接続される。さらに、トラン
ジスタQ2のコレクタとベースと電源VCCとの間にＮＰＮ
トランジスタQ5を接続する。トランジスタQ5によって、
上述の差動増幅器の負帰還回路が形成される。この負帰
還回路とトランジスタQ3とQ4のカレントミラー作用によ
って、Q1とQ2は同じ動作点で動作する。従って、トラン
ジスタQ1、Q2のベースは同電位になり、且つトランジス
タQ5の負帰還作用によりQ5エミッタ出力は低インピーダ
ンス駆動能力をもつ。即ち、上記のように接続されたト
ランジスタQ1、Q2、Q3、Q4、Q5によって、入力がトラン
ジスタQ1のベースで、出力がトランジスタQ5のエミッタ
であるボルテージフォロワー動作をする。また、同様に
接続されたトランジスタQ7、Q8、Q9、Q10、Q11、電流源
I4から成る差動増幅器は、入力がトランジスタQ7のベー
スで、出力がトランジスタQ11のエミッタであるボルテ
ージフォロワー動作をする。すなわち、低インピーダン
ス変換手段として機能している。さらに、同様に接続さ
れたトランジスタQ14、Q15、Q16、Q17、Q13、電流源I7
から成る差動増幅器は、入力がトランジスタQ15ベース
で、出力がトランジスタQ13のエミッタであるボルテー
ジフォロワー動作をする。すなわち、低インピーダンス
変換手段として機能している。そして、トランジスタQ1
3のエミッタは第１の抵抗R1の一端に接続され、トラン
ジスタQ11のエミッタは第１の抵抗R1の他端に接続され
る。それらの接続点とアースGNDとの間には、電流源I
5、I6が接続される。トランジスタQ13のコレクタと電源
VCCの間には、ベースとコレクタが短絡されたトランジ
スタQ12が接続される。さらに、トランジスタQ12のベー
スと共通接続されたベースを有するトランジスタQ6が設
けられる。すなわち、トランジスタQ6とQ12は、カレン
トミラー回路を形成する。一方、トランジスタQ5のエミ
ッタは第２の抵抗R2の一端に接続され、トランジスタQ6
のコレクタは第２の抵抗R2の他端に接続される。それら
の接続点とアースGNDとの間には、電流源I2、I3が接続
される。次に、上記の直流電圧レベルシフト回路の動作
を詳細に説明する。直流電圧DCをトランジスタQ7のベー
スに印加すると、上述のボルテージフォロワー動作によ
って、トランジスタQ11エミッタに同一の直流電圧DCが
現れる。同様に、トランシスタのQ 15ベースに印加され
た直流電圧Vは、上述のボルテージフォロワー動作によ
って、トランジスタのQ13エミッタに同一の直流電圧Vが
現れる。ここで、直流電圧Vは、レベルシフトされる他
の電圧であり、例えば、VCC/2である。そうすると、ト
ランジスタQ11、Q13のエミッタの間に接続された第１の
抵抗R1の両端には差電圧（V−DC）が現れ、第１の抵抗R
1には（V−DC）/R1（＝Δｉ）の差電流が流れる。すな
わち、第１の抵抗R1によって、差電圧（V−DC）に比例
した差電流Δｉを生成している。そのためトランジスタ
Q13のエミッタ電流は、オフセット電流であるI6と、Δ
ｉの和の電流I8(＝I6＋Δｉ)となる。トランジスタQ12
のコレクタ電流値はI8となる。トランジスタQ12とQ6と
はカレントミラー回路を構成しているので、トランジス
タQ6のコレクタには、トランジスタQ13のコレクタ電流
値I8と同一電流値の電流が流れる。いま、直流電圧レベ
ルシフトすべき、交流信号ACが重畳された直流電圧DCが
トランジスタQ1のベースに印加されると前述のボルテー
ジフォロワー動作により、トランジスタQ5のエミッタに
交流信号ACが重畳された直流電圧DCが現れる。一方、ト
ランジスタQ6のコレクタ電流はI3と第２の抵抗R2に分流
する。電流源の電流I3=I6、抵抗R1=R2のため、第２の抵
抗R2には前述のΔｉの電流値の電流が流れる。第２の抵
抗のR2の両端の電圧は、Δｉ×R2＝R2(V−DC）/R2＝（V
−DC）となり、トランジスタQ6のコレクタの直流レベル
は、DC+(V−DC) = Vとなる。また前述の如く、ボルテー
ジフォロワー出力であるトランジスタQ5のエミッタ点は
低駆動インピーダンスのため交流信号ACがトランジスタ
Q6のコレクタに現れる。すなわち、トランジスタQ6のコ
レクタには、直流電圧レベルがシフトされた信号(V+AC)
が出力され、トランジスタQ11のエミッタには、直流電
圧レベルVが出力される。以上の動作によりDC+ACの信号
は、(V+AC)に変換され、従って、直流成分がDCからVに
レベルシフトできる。
フト回路に係る一実施形態について図１に従い説明す
る。図１において、定電流源I1=I4=I7、I2=I3=I5=I6、
抵抗R1=R2とする。ＮＰＮトランジスタQ1とQ2で差動増
幅器の差動対を形成する。それらのコレクタと電源VCC
との間に接続されたＰＮＰトランジスタQ3とQ4は、カレ
ントミラー回路を形成する。トランジスタQ1とQ2とアー
スGND間には定電流源I1が接続される。さらに、トラン
ジスタQ2のコレクタとベースと電源VCCとの間にＮＰＮ
トランジスタQ5を接続する。トランジスタQ5によって、
上述の差動増幅器の負帰還回路が形成される。この負帰
還回路とトランジスタQ3とQ4のカレントミラー作用によ
って、Q1とQ2は同じ動作点で動作する。従って、トラン
ジスタQ1、Q2のベースは同電位になり、且つトランジス
タQ5の負帰還作用によりQ5エミッタ出力は低インピーダ
ンス駆動能力をもつ。即ち、上記のように接続されたト
ランジスタQ1、Q2、Q3、Q4、Q5によって、入力がトラン
ジスタQ1のベースで、出力がトランジスタQ5のエミッタ
であるボルテージフォロワー動作をする。また、同様に
接続されたトランジスタQ7、Q8、Q9、Q10、Q11、電流源
I4から成る差動増幅器は、入力がトランジスタQ7のベー
スで、出力がトランジスタQ11のエミッタであるボルテ
ージフォロワー動作をする。すなわち、低インピーダン
ス変換手段として機能している。さらに、同様に接続さ
れたトランジスタQ14、Q15、Q16、Q17、Q13、電流源I7
から成る差動増幅器は、入力がトランジスタQ15ベース
で、出力がトランジスタQ13のエミッタであるボルテー
ジフォロワー動作をする。すなわち、低インピーダンス
変換手段として機能している。そして、トランジスタQ1
3のエミッタは第１の抵抗R1の一端に接続され、トラン
ジスタQ11のエミッタは第１の抵抗R1の他端に接続され
る。それらの接続点とアースGNDとの間には、電流源I
5、I6が接続される。トランジスタQ13のコレクタと電源
VCCの間には、ベースとコレクタが短絡されたトランジ
スタQ12が接続される。さらに、トランジスタQ12のベー
スと共通接続されたベースを有するトランジスタQ6が設
けられる。すなわち、トランジスタQ6とQ12は、カレン
トミラー回路を形成する。一方、トランジスタQ5のエミ
ッタは第２の抵抗R2の一端に接続され、トランジスタQ6
のコレクタは第２の抵抗R2の他端に接続される。それら
の接続点とアースGNDとの間には、電流源I2、I3が接続
される。次に、上記の直流電圧レベルシフト回路の動作
を詳細に説明する。直流電圧DCをトランジスタQ7のベー
スに印加すると、上述のボルテージフォロワー動作によ
って、トランジスタQ11エミッタに同一の直流電圧DCが
現れる。同様に、トランシスタのQ 15ベースに印加され
た直流電圧Vは、上述のボルテージフォロワー動作によ
って、トランジスタのQ13エミッタに同一の直流電圧Vが
現れる。ここで、直流電圧Vは、レベルシフトされる他
の電圧であり、例えば、VCC/2である。そうすると、ト
ランジスタQ11、Q13のエミッタの間に接続された第１の
抵抗R1の両端には差電圧（V−DC）が現れ、第１の抵抗R
1には（V−DC）/R1（＝Δｉ）の差電流が流れる。すな
わち、第１の抵抗R1によって、差電圧（V−DC）に比例
した差電流Δｉを生成している。そのためトランジスタ
Q13のエミッタ電流は、オフセット電流であるI6と、Δ
ｉの和の電流I8(＝I6＋Δｉ)となる。トランジスタQ12
のコレクタ電流値はI8となる。トランジスタQ12とQ6と
はカレントミラー回路を構成しているので、トランジス
タQ6のコレクタには、トランジスタQ13のコレクタ電流
値I8と同一電流値の電流が流れる。いま、直流電圧レベ
ルシフトすべき、交流信号ACが重畳された直流電圧DCが
トランジスタQ1のベースに印加されると前述のボルテー
ジフォロワー動作により、トランジスタQ5のエミッタに
交流信号ACが重畳された直流電圧DCが現れる。一方、ト
ランジスタQ6のコレクタ電流はI3と第２の抵抗R2に分流
する。電流源の電流I3=I6、抵抗R1=R2のため、第２の抵
抗R2には前述のΔｉの電流値の電流が流れる。第２の抵
抗のR2の両端の電圧は、Δｉ×R2＝R2(V−DC）/R2＝（V
−DC）となり、トランジスタQ6のコレクタの直流レベル
は、DC+(V−DC) = Vとなる。また前述の如く、ボルテー
ジフォロワー出力であるトランジスタQ5のエミッタ点は
低駆動インピーダンスのため交流信号ACがトランジスタ
Q6のコレクタに現れる。すなわち、トランジスタQ6のコ
レクタには、直流電圧レベルがシフトされた信号(V+AC)
が出力され、トランジスタQ11のエミッタには、直流電
圧レベルVが出力される。以上の動作によりDC+ACの信号
は、(V+AC)に変換され、従って、直流成分がDCからVに
レベルシフトできる。
【発明の効果】以上説明したように、本発明によれば、
モノリシック集積回路において、モノリシック集積回路
の端子数を増やすことなくまたコンデンサーを使用せ
ず、若干の面積の増加だけで交流信号が重畳された直流
電圧を所望の他の直流電圧にレベルシフトすることが可
能になる。
モノリシック集積回路において、モノリシック集積回路
の端子数を増やすことなくまたコンデンサーを使用せ
ず、若干の面積の増加だけで交流信号が重畳された直流
電圧を所望の他の直流電圧にレベルシフトすることが可
能になる。
【図１】本発明の実施形態に係る直流レベルシフト回路
を示す回路図である。
を示す回路図である。
【図２】従来例に係る直流レベルシフト回路を示す回路
図である。
図である。
Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｑ１〜Ｑ１７ トランジスタ Ｉ１〜Ｉ７ 定電流源 ＤＣ＋ＡＣ 交流信号が重畳された直流電圧 Ｖ 他の直流電圧
Claims (3)
- 【請求項１】交流信号が重畳された直流電圧を、該交流
信号が重畳された他の直流電圧にシフトする直流電圧レ
ベルシフト回路において、 前記直流電圧及び他の直流電圧との差電圧に比例する差
電流を生成する電流生成手段と、 前記電流生成手段によって生成された差電流と等しい電
流を出力するカレントミラー手段と、前記カレントミラ
ー手段の出力が供給され、前記差電流に応じて前記差電
圧を生成する電圧生成手段と、前記交流信号が重畳され
た直流電圧に、前記差電圧を印加して直流電圧レベルを
他の直流電圧にシフトすることを特徴とする直流電圧レ
ベルシフト回路。 - 【請求項２】一方に交流信号が重畳され、直流電圧が等
しい互いに等しい２つの信号を、共に他の直流電圧にシ
フトする回路において、 直流電圧の信号源を低出力インピーダンス出力に変換す
る第１のインピーダンス変換手段と、他の直流電圧の信
号源を低出力インピーダンス出力に変換する第２のイン
ピーダンス変換手段と、一端に前記第１のインピーダン
ス変換手段の出力が印加され、他端に前記第２のインピ
ーダンス変換手段の出力が印加され、それらの出力の差
電圧に比例した差電流を流す第１の抵抗と、前記第１の
抵抗の両端にそれぞれ接続され互いに等しい定電流を供
給する定電流源と、前記第１の抵抗に流れる差電流と前
記定電流との和電流と等しい電流を供給するカレントミ
ラー手段と、 前記交流信号が重畳された直流電圧の信号源を低出力イ
ンピーダンス出力に変換する第３のインピーダンス変換
手段と、 一端に前記カレントミラー手段の出力が印加され、他端
に前記第３のインピーダンス変換手段の出力が印加され
た第２の抵抗と、 前記第２の抵抗の両端にそれぞれ接続され互いに等しい
定電流を供給する定電流源と、 を備え、前記第２の抵抗の一端から直流電圧がシフトさ
れた交流信号を出力することを特徴とする直流電圧レベ
ルシフト回路。 - 【請求項３】前記第１，第２，第３のインピーダンス変
換手段は、負帰還された差動増幅器であることを特徴と
する請求項２に記載の直流電圧レベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19950099A JP3553825B2 (ja) | 1999-07-13 | 1999-07-13 | 直流電圧レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19950099A JP3553825B2 (ja) | 1999-07-13 | 1999-07-13 | 直流電圧レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001027910A true JP2001027910A (ja) | 2001-01-30 |
| JP3553825B2 JP3553825B2 (ja) | 2004-08-11 |
Family
ID=16408868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19950099A Expired - Fee Related JP3553825B2 (ja) | 1999-07-13 | 1999-07-13 | 直流電圧レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553825B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3182241A1 (en) * | 2015-12-15 | 2017-06-21 | ams AG | Level shift regulator circuit |
-
1999
- 1999-07-13 JP JP19950099A patent/JP3553825B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3182241A1 (en) * | 2015-12-15 | 2017-06-21 | ams AG | Level shift regulator circuit |
| WO2017102251A1 (en) * | 2015-12-15 | 2017-06-22 | Ams Ag | Level shift regulator circuit |
| CN108351658A (zh) * | 2015-12-15 | 2018-07-31 | ams有限公司 | 电平移位调节器电路 |
| US10423177B2 (en) | 2015-12-15 | 2019-09-24 | Ams Ag | Feedback based level shift regulator circuit with improved stability |
| CN108351658B (zh) * | 2015-12-15 | 2020-05-15 | ams有限公司 | 电平移位调节器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3553825B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPH0476524B2 (ja) | ||
| EP0410536B1 (en) | Combined current differencing and operational amplifier circuit | |
| JP3553825B2 (ja) | 直流電圧レベルシフト回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JPH08222968A (ja) | 増幅器 | |
| JPS6333726B2 (ja) | ||
| JP2723824B2 (ja) | Ｅｃｌ出力回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH0239881B2 (ja) | ||
| JP2994312B2 (ja) | Ｅｃｌ論理回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH0486007A (ja) | 増幅回路 | |
| JPH067678B2 (ja) | クランプ付き平衡変調回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH11234059A (ja) | 増幅回路 | |
| JPH05283944A (ja) | 電圧・電流変換回路 | |
| JPS63107238A (ja) | 回線雑音重畳回路 | |
| JPH02240785A (ja) | 電子回路 | |
| JPH08307731A (ja) | クランプ回路 | |
| JPH0572124B2 (ja) | ||
| JPH04119009A (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |