JPH0486007A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0486007A JPH0486007A JP2199169A JP19916990A JPH0486007A JP H0486007 A JPH0486007 A JP H0486007A JP 2199169 A JP2199169 A JP 2199169A JP 19916990 A JP19916990 A JP 19916990A JP H0486007 A JPH0486007 A JP H0486007A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- voltage
- current
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は演算増幅器を利用した増幅回路に関し、特に同
相入力範囲を拡大できるように改良されたＩＣ用増幅回
路に関する。
相入力範囲を拡大できるように改良されたＩＣ用増幅回
路に関する。
（従来の技術）
演算増幅器を用いた簡易形の増幅回路の一例を第２図を
参照して説明する。
参照して説明する。
この増幅回路は、演算増幅器ＯＰ ２の非反転入力端子
１反転入力端子にそれぞれ抵抗器Ｒ３Ｒ２を介して入力
端子ＴＡ、ＴＢを接続し、出力端子と非反転入力端子と
の間には帰還抵抗器Ｒ３を接続して成る。この回路は、
２つの入力の差電圧を一定の増幅率で増幅する。
１反転入力端子にそれぞれ抵抗器Ｒ３Ｒ２を介して入力
端子ＴＡ、ＴＢを接続し、出力端子と非反転入力端子と
の間には帰還抵抗器Ｒ３を接続して成る。この回路は、
２つの入力の差電圧を一定の増幅率で増幅する。
（発明が解決しようとする課題）
ところで、演算増幅器には、ＮＰＮ入力方式のものとＰ
ＮＰ入力方式のものとがあり、その入力方式により同相
入力範囲が異なる。例えば、ＮＰＮ入力方式の場合１電
源Ｖ１、の範囲は＋０．３〜＋１（■）程度であり、Ｐ
ＮＰ入力方式の場合には。
ＮＰ入力方式のものとがあり、その入力方式により同相
入力範囲が異なる。例えば、ＮＰＮ入力方式の場合１電
源Ｖ１、の範囲は＋０．３〜＋１（■）程度であり、Ｐ
ＮＰ入力方式の場合には。
電源Ｖ Ｃ＋の範囲は−１〜−０，３（Ｖ）程度という
制約があった。
制約があった。
このため 従来は同相入力範囲に応じてＮＰＮ入力方式
のものあるいはＰＮＰ入力方式のものを個別に用意する
必要があった。
のものあるいはＰＮＰ入力方式のものを個別に用意する
必要があった。
このような問題点に鑑み２本発明の課題は同相入力範囲
を拡大することのできる汎用性の高い増幅回路を提供し
ようとするものである。
を拡大することのできる汎用性の高い増幅回路を提供し
ようとするものである。
（ｔＡｌ！を解決するための手段）
本発明による増幅回路は、第１．第２の入力部と、これ
ら２つの入力部からの差電圧を電流信号に変換する電圧
−電流変換回路と、前記電流信号を電圧信号に変換して
出力する電流−電圧変換回路とを含み、前記第１．第２
の入力部は、ＰＮＰ方式の入力部とＮＰＮ方式の入力部
とを有し、前記第１．第２の入力部には、前記ＰＮＰ方
式の入力部とＮＰＮ方式の入力部との動作切換えを行う
回路を接続したことを特徴とする。
ら２つの入力部からの差電圧を電流信号に変換する電圧
−電流変換回路と、前記電流信号を電圧信号に変換して
出力する電流−電圧変換回路とを含み、前記第１．第２
の入力部は、ＰＮＰ方式の入力部とＮＰＮ方式の入力部
とを有し、前記第１．第２の入力部には、前記ＰＮＰ方
式の入力部とＮＰＮ方式の入力部との動作切換えを行う
回路を接続したことを特徴とする。
（実施例）
第１図を参照して本発明の一実施例について説明する。
本回路は２バイアス用端子Ｖｂｉを有するバイアス回路
１３．入力切換回路１４．第１の入力端子ＴＡを有する
第１の入力回路】１．第２の入力端子ＴＢを有する第２
の入力回路１２．第１．第２の入力端子ＴＡ、ＴＢ間の
差電圧を電流信号に変換するだめの電圧−電流変換回路
１５．前記電流信号を電圧信号に変換して出力端子Ｔ０
．．から出力する電流−電圧変換回路１６とを有する。
１３．入力切換回路１４．第１の入力端子ＴＡを有する
第１の入力回路】１．第２の入力端子ＴＢを有する第２
の入力回路１２．第１．第２の入力端子ＴＡ、ＴＢ間の
差電圧を電流信号に変換するだめの電圧−電流変換回路
１５．前記電流信号を電圧信号に変換して出力端子Ｔ０
．．から出力する電流−電圧変換回路１６とを有する。
第１．第２の入力回路１１．１２はそれぞれ電源Ｖ１．
が負の場合のＰＮＰ入力用のトランジスタＱ５．Ｑ７と
、電源ＶＣＣが正の場合のＮＰＮ入力用のトランジスタ
Ｑ６．Ｑｓとを有する。これらのトランジスタの動作状
態は、入力切換回路１４における入力切換用端子Ｔ、の
接続を換えることで切り換えられる。例えば、第１の入
力回路１１について言えば、入力切換用端子Ｔ、をアー
スＧＮＤのラインに接続すると、入力切換回路１４では
第１のカレントミラー回路１４−１によりダイオードＤ
１を通してトランジスタＱ６がオンとなり、ＰＮＰ入力
段による入力が可能となる。一方。
が負の場合のＰＮＰ入力用のトランジスタＱ５．Ｑ７と
、電源ＶＣＣが正の場合のＮＰＮ入力用のトランジスタ
Ｑ６．Ｑｓとを有する。これらのトランジスタの動作状
態は、入力切換回路１４における入力切換用端子Ｔ、の
接続を換えることで切り換えられる。例えば、第１の入
力回路１１について言えば、入力切換用端子Ｔ、をアー
スＧＮＤのラインに接続すると、入力切換回路１４では
第１のカレントミラー回路１４−１によりダイオードＤ
１を通してトランジスタＱ６がオンとなり、ＰＮＰ入力
段による入力が可能となる。一方。
入力切換端子Ｔ、を開放状態にすると、入力切換回路１
４では第２のカレントミラー回路１４−２によりダイオ
ードＤ、を通してトランジスタＱ。
４では第２のカレントミラー回路１４−２によりダイオ
ードＤ、を通してトランジスタＱ。
がオンとなり、ＮＰＮ入力段による入力が可能となる。
これは第２の入力回路１２についても同様である。
電圧−電流変換回路１５では、第１．第２の入力端子Ｔ
Ａ、’ｒ、間の差電圧がトランジスタＱ。
Ａ、’ｒ、間の差電圧がトランジスタＱ。
Ｑ２を通して抵抗器ＲＡの両端に発生する。例えば、抵
抗器ＲＡに生じた差電圧によりトランジスタＱｚのコレ
クタに電流１が流れると１ カレントミラー回路を構成
しているトランジスタＱ １２の一方のコレクタにも電
流Ｉが流れる。この差電圧による電流Ｉは、トランジス
タＱｓ、Ｑ４による差動回路を通して電流−電圧変換回
路１６に伝えられる。これは、トランジスタＱ１３１Ｑ
＋４によるカレントミラー回路においても同様である。
抗器ＲＡに生じた差電圧によりトランジスタＱｚのコレ
クタに電流１が流れると１ カレントミラー回路を構成
しているトランジスタＱ １２の一方のコレクタにも電
流Ｉが流れる。この差電圧による電流Ｉは、トランジス
タＱｓ、Ｑ４による差動回路を通して電流−電圧変換回
路１６に伝えられる。これは、トランジスタＱ１３１Ｑ
＋４によるカレントミラー回路においても同様である。
電流−電圧変換回路１６では、帰還抵抗器ＲＢを接続し
た帰還型の演算増幅器ＯＰｌにより電圧−電流変換回路
１５からの電流信号を電圧信号に変換して出力する。こ
こで、帰還抵抗器Ｒ８の一端の電位は、端子Ｔｃから与
えられた電位と同電位となる。このため、出力端子Ｔ。
た帰還型の演算増幅器ＯＰｌにより電圧−電流変換回路
１５からの電流信号を電圧信号に変換して出力する。こ
こで、帰還抵抗器Ｒ８の一端の電位は、端子Ｔｃから与
えられた電位と同電位となる。このため、出力端子Ｔ。
。、には、端子Ｔｃから与えられた電位を疑似的に零電
位とした出力か得られる。これは、端子Ｔｃに入力端子
ＴＡ、ＴＢの電位や電源Ｖ ｌ ｔに関与しない安定し
た電位を与えることにより、高いＣＭＲを得ることがで
きることを意味する。
位とした出力か得られる。これは、端子Ｔｃに入力端子
ＴＡ、ＴＢの電位や電源Ｖ ｌ ｔに関与しない安定し
た電位を与えることにより、高いＣＭＲを得ることがで
きることを意味する。
また、増幅回路としての増幅率Ａｖは。
ＡＶ−Ｋ・ （抵抗器ＲＢの抵抗値）
／（抵抗器ＲＡの抵抗値）
（Ｋ：電流伝達関数）
て表わされる。
（発明の効果）
以上説明してきた通り本発明によれば、２つの入力部に
それぞれＰＮＰ方式の入力部とＮＰＮ方式の入力部とを
設けて、同相入力範囲に応して入力方式を切り換えでき
るようにしたことにより。
それぞれＰＮＰ方式の入力部とＮＰＮ方式の入力部とを
設けて、同相入力範囲に応して入力方式を切り換えでき
るようにしたことにより。
ＰＮＰ入力方式及びＮＰＮ入力方式の同相入力範囲の全
レンジ（Ｖ ｃｃｔ位＋〇、３ Ｖ −Ｇ Ｎ Ｄ電位
−ｏ、 ３Ｖ）をカバーすることができ、電圧状況によ
る制限を受けない汎用性の高い高入力インピーダンスの
増幅回路を提供できる。
レンジ（Ｖ ｃｃｔ位＋〇、３ Ｖ −Ｇ Ｎ Ｄ電位
−ｏ、 ３Ｖ）をカバーすることができ、電圧状況によ
る制限を受けない汎用性の高い高入力インピーダンスの
増幅回路を提供できる。
第１図は本発明の一実施例の回路図、第２図は従来のＩ
Ｃ用増幅回路の一例を示した図。 図中、１１・・・第１の入力回路、１２・・・第２の入
力回路、１３・・・バイアス回路、１４・・・入力切換
回路、１５・・・電圧−電流変換回路、コ−６・・・電
流−電圧変換回路。 菓２図
Ｃ用増幅回路の一例を示した図。 図中、１１・・・第１の入力回路、１２・・・第２の入
力回路、１３・・・バイアス回路、１４・・・入力切換
回路、１５・・・電圧−電流変換回路、コ−６・・・電
流−電圧変換回路。 菓２図
Claims (1)
- （１）第１，第２の入力部と、これら２つの入力部から
の差電圧を電流信号に変換する電圧−電流変換回路と、
前記電流信号を電圧信号に変換して出力する電流−電圧
変換回路とを含み、前記第１，第２の入力部は、ＰＮＰ
方式の入力部とＮＰＮ方式の入力部とを有し、前記第１
，第２の入力部には、前記ＰＮＰ方式の入力部とＮＰＮ
方式の入力部との動作切換えを行う回路を接続したこと
を特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199169A JPH0486007A (ja) | 1990-07-30 | 1990-07-30 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199169A JPH0486007A (ja) | 1990-07-30 | 1990-07-30 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0486007A true JPH0486007A (ja) | 1992-03-18 |
Family
ID=16403305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199169A Pending JPH0486007A (ja) | 1990-07-30 | 1990-07-30 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0486007A (ja) |
-
1990
- 1990-07-30 JP JP2199169A patent/JPH0486007A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60233915A (ja) | 差動増幅器 | |
| EP0400819B1 (en) | Low bias, high slew rate operational amplifier | |
| JPH0476524B2 (ja) | ||
| JPS63240109A (ja) | 差動増幅器 | |
| JPH0486007A (ja) | 増幅回路 | |
| JPH0479171B2 (ja) | ||
| JP2963934B2 (ja) | 受光増幅回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH0527282B2 (ja) | ||
| JP3130791B2 (ja) | レベル変換回路 | |
| JP3553825B2 (ja) | 直流電圧レベルシフト回路 | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JPH0339928Y2 (ja) | ||
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JPH0328581Y2 (ja) | ||
| US6114909A (en) | Differential amplifier for correcting offsets at inputs using low capacitance capacitor | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP2505236B2 (ja) | 増幅回路 | |
| JPH0486006A (ja) | 増幅回路 | |
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH03278708A (ja) | ゲイン可変型増幅回路 | |
| JPH04109715A (ja) | ディジタル入力回路 |