JP3553825B2 - 直流電圧レベルシフト回路 - Google Patents
直流電圧レベルシフト回路 Download PDFInfo
- Publication number
- JP3553825B2 JP3553825B2 JP19950099A JP19950099A JP3553825B2 JP 3553825 B2 JP3553825 B2 JP 3553825B2 JP 19950099 A JP19950099 A JP 19950099A JP 19950099 A JP19950099 A JP 19950099A JP 3553825 B2 JP3553825 B2 JP 3553825B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、直流電圧レベルシフト回路に関し、さらに詳しく言えば、モノリシック集積回路において、交流信号が重畳された直流電圧レベルをコンデンサーを用いずにレベルシフトする回路に関する。
【従来の技術】
従来、モノリシック集積回路において、交流信号ACが重畳された直流電圧レベルをシフトするには、コンデンサーを用いて直流成分をカットして、他の直流電圧にレベルシフトしていた。この従来例に係る直流電圧レベルシフト回路を図2に示す。
図2において、C21は直流カット用コンデサー、R21、R22,R23は抵抗、Q21は低インピーダンス出力回路を構成するエミッタフォロワーのトランジスタである。直流カット用コンデンサーC21の入力端子に、交流信号が重畳された直流電圧(AC+DC)が印加されると、コンデンサーC21によって直流成分DCがカットされ、R21とR22の抵抗値によって定まる新たな直流電圧にシフトされる。そして、Q21のエミッタから直流電圧がレベルシフトされた出力信号(AC+V)を得ていた。
【発明が解決しようとする課題】
上述のように、簡単な回路で直流電圧DCレベルシフトが可能である。しかし、この回路方式では、直流レベルシフト回路の周波数伝達特性がコンデンサーの値に大きく依存する。この問題を解決するには一般に可聴周波数ではC1の値を数十μFにするのが通例である。
この回路方式をモノリシック集積回路で実現する場合、コンデンサーの実現に要する面積が非常に大きく、場合によってはコンデンサーの所要面積がトランジスタ1個の面積の数万倍を要し、モノリシック集積回路の原価が非常に高くなってしまうという欠点がある。
この原価問題を解決する1例としてモノリシック集積回路に端子を2個追加して、C1を外付にする方法も採用された。しかしこの方法では、モノリシック集積回路のパッケージサイズの増大や使用対象機器のプリント基盤面積の増大につながり、結果として両者の原価増大になっていた。
本発明は、上述の外付けコンデンサーが必要なくまたコンデンサー内蔵の必要のない、直流電圧DCレベルシフトを実現するモノリシック集積回路の回路を提供することを目的とする。
【課題を解決するための手段】
本発明の直流電圧レベルシフト回路は、交流信号が重畳された直流電圧を、該交流信号が重畳された他の直流電圧にシフトする直流電圧レベルシフト回路において、前記直流電圧及び他の直流電圧との差電圧に比例する差電流を生成する電流生成手段と、前記電流生成手段によって生成された差電流と等しい電流を出力するカレントミラー手段と、前記カレントミラー手段の出力が供給され、前記差電流に応じて前記差電圧を生成する電圧生成手段と、前記交流信号が重畳された直流電圧に、前記差電圧を印加して直流電圧レベルを他の直流電圧にシフトすることを特徴としている。
上記の構成によれば、コンデンサーを用いることなく、交流信号が重畳された直流電圧を、該交流信号が重畳された他の直流電圧にシフトすることができる。
また、本発明の直流電圧レベルシフト回路は、一方に交流信号が重畳され、直流電圧が等しい互いに等しい2つの信号を、共に他の直流電圧にシフトする回路において、直流電圧の信号源を低出力インピーダンス出力に変換する第1のインピーダンス変換手段と、他の直流電圧の信号源を低出力インピーダンス出力に変換する第2のインピーダンス変換手段と、一端に前記第1のインピーダンス変換手段の出力が印加され、他端に前記第2のインピーダンス変換手段の出力が印加され、それらの出力の差電圧に比例した差電流を流す第1の抵抗と、前記第1の抵抗の両端にそれぞれ接続され互いに等しい定電流を供給する定電流源と、前記第1の抵抗に流れる差電流と前記定電流との和電流と等しい電流を供給するカレントミラー手段と、前記交流信号が重畳された直流電圧の信号源を低出力インピーダンス出力に変換する第3のインピーダンス変換手段と、一端に前記カレントミラー手段の出力が印加され、他端に前記第3のインピーダンス変換手段の出力が印加された第2の抵抗と、前記第2の抵抗の両端にそれぞれ接続され互いに等しい定電流を供給する定電流源と、を備え、前記第2の抵抗の一端から直流電圧がシフトされた交流信号を出力することを特徴としている。
上記の構成によれば、コンデンサーを用いることなく、交流信号が重畳された直流電圧を、該交流信号が重畳された他の直流電圧にシフトすることができると共に第1乃至第3のインピーダンス変換手段により、交流信号成分を減衰させることなく正確なレベルシフトが可能になる。
【発明の実施の形態】
以下、本発明の直流電圧レベルシフト回路に係る一実施形態について図1に従い説明する。図1において、定電流源I1=I4=I7、I2=I3=I5=I6、抵抗R1=R2とする。NPNトランジスタQ1とQ2で差動増幅器の差動対を形成する。それらのコレクタと電源VCCとの間に接続されたPNPトランジスタQ3とQ4は、カレントミラー回路を形成する。トランジスタQ1とQ2とアースGND間には定電流源I1が接続される。
さらに、トランジスタQ2のコレクタとベースと電源VCCとの間にNPNトランジスタQ5を接続する。トランジスタQ5によって、上述の差動増幅器の負帰還回路が形成される。この負帰還回路とトランジスタQ3とQ4のカレントミラー作用によって、Q1とQ2は同じ動作点で動作する。従って、トランジスタQ1、Q2のベースは同電位になり、且つトランジスタQ5の負帰還作用によりQ5エミッタ出力は低インピーダンス駆動能力をもつ。即ち、上記のように接続されたトランジスタQ1、Q2、Q3、Q4、Q5によって、入力がトランジスタQ1のベースで、出力がトランジスタQ5のエミッタであるボルテージフォロワー動作をする。
また、同様に接続されたトランジスタQ7、Q8、Q9、Q10、Q11、電流源I4から成る差動増幅器は、入力がトランジスタQ7のベースで、出力がトランジスタQ11のエミッタであるボルテージフォロワー動作をする。すなわち、低インピーダンス変換手段として機能している。
さらに、同様に接続されたトランジスタQ14、Q15、Q16、Q17、Q13、電流源I7から成る差動増幅器は、入力がトランジスタQ15ベースで、出力がトランジスタQ13のエミッタであるボルテージフォロワー動作をする。すなわち、低インピーダンス変換手段として機能している。
そして、トランジスタQ13のエミッタは第1の抵抗R1の一端に接続され、トランジスタQ11のエミッタは第1の抵抗R1の他端に接続される。それらの接続点とアースGNDとの間には、電流源I5、I6が接続される。トランジスタQ13のコレクタと電源VCCの間には、ベースとコレクタが短絡されたトランジスタQ12が接続される。さらに、トランジスタQ12のベースと共通接続されたベースを有するトランジスタQ6が設けられる。すなわち、トランジスタQ6とQ12は、カレントミラー回路を形成する。
一方、トランジスタQ5のエミッタは第2の抵抗R2の一端に接続され、トランジスタQ6のコレクタは第2の抵抗R2の他端に接続される。それらの接続点とアースGNDとの間には、電流源I2、I3が接続される。
次に、上記の直流電圧レベルシフト回路の動作を詳細に説明する。
直流電圧DCをトランジスタQ7のベースに印加すると、上述のボルテージフォロワー動作によって、トランジスタQ11エミッタに同一の直流電圧DCが現れる。
同様に、トランシスタのQ 15ベースに印加された直流電圧Vは、上述のボルテージフォロワー動作によって、トランジスタのQ13エミッタに同一の直流電圧Vが現れる。ここで、直流電圧Vは、レベルシフトされる他の電圧であり、例えば、VCC/2である。
そうすると、トランジスタQ11、Q13のエミッタの間に接続された第1の抵抗R1の両端には差電圧(V−DC)が現れ、第1の抵抗R1には(V−DC)/R1(=Δi)の差電流が流れる。
すなわち、第1の抵抗R1によって、差電圧(V−DC)に比例した差電流Δiを生成している。そのためトランジスタQ13のエミッタ電流は、オフセット電流であるI6と、Δiの和の電流I8(=I6+Δi)となる。トランジスタQ12のコレクタ電流値はI8となる。トランジスタQ12とQ6とはカレントミラー回路を構成しているので、トランジスタQ6のコレクタには、トランジスタQ13のコレクタ電流値I8と同一電流値の電流が流れる。
いま、直流電圧レベルシフトすべき、交流信号ACが重畳された直流電圧DCがトランジスタQ1のベースに印加されると前述のボルテージフォロワー動作により、トランジスタQ5のエミッタに交流信号ACが重畳された直流電圧DCが現れる。
一方、トランジスタQ6のコレクタ電流はI3と第2の抵抗R2に分流する。電流源の電流I3=I6、抵抗R1=R2のため、第2の抵抗R2には前述のΔiの電流値の電流が流れる。第2の抵抗のR2の両端の電圧は、
Δi×R2=R2(V−DC)/R2=(V−DC)となり、トランジスタQ6のコレクタの直流レベルは、DC+(V−DC) = Vとなる。また前述の如く、ボルテージフォロワー出力であるトランジスタQ5のエミッタ点は低駆動インピーダンスのため交流信号ACがトランジスタQ6のコレクタに現れる。すなわち、トランジスタQ6のコレクタには、直流電圧レベルがシフトされた信号(V+AC)が出力され、トランジスタQ11のエミッタには、直流電圧レベルVが出力される。以上の動作によりDC+ACの信号は、(V+AC)に変換され、従って、直流成分がDCからVにレベルシフトできる。
【発明の効果】
以上説明したように、本発明によれば、モノリシック集積回路において、モノリシック集積回路の端子数を増やすことなくまたコンデンサーを使用せず、若干の面積の増加だけで交流信号が重畳された直流電圧を所望の他の直流電圧にレベルシフトすることが可能になる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る直流レベルシフト回路を示す回路図である。
【図2】従来例に係る直流レベルシフト回路を示す回路図である。
【符号の説明】
R1 第1の抵抗
R2 第2の抵抗
Q1〜Q17 トランジスタ
I1〜I7 定電流源
DC+AC 交流信号が重畳された直流電圧
V 他の直流電圧
Claims (3)
- 交流信号が重畳された直流電圧を、該交流信号が重畳された他の直流電圧にシフトする直流電圧レベルシフト回路において、
前記直流電圧及び他の直流電圧との差電圧に比例する差電流を生成する電流生成手段と、
前記交流信号が重畳された直流電圧が印加され低インピーダンスで出力するインピーダンス変換手段と、
該インピーダンス変換手段の出力電圧が一端に印加され前記電流生成手段からの電流が他端に印加される抵抗とを備え、
該抵抗の他端から直流電圧が他の直流電圧にシフトされた交流信号を得ることを特徴とする直流電圧レベルシフト回路。 - 交流信号が重畳された直流電圧を、該交流信号が重畳された他の直流電圧にシフトする直流電圧レベルシフト回路において、
直流電圧の信号源を低出力インピーダンス出力に変換する第1のインピーダンス変換手段と、
他の直流電圧の信号源を低出力インピーダンス出力に変換する第2のインピーダンス変換手段と、
一端に前記第1のインピーダンス変換手段の出力が印加され、他端に前記第2のインピーダンス変換手段の出力が印加され、それらの出力の差電圧に比例した差電流を流す第1の抵抗と、
前記交流信号が重畳された直流電圧の信号源を低出力インピーダンス出力に変換する第3のインピーダンス変換手段と、
一端に前記第1の抵抗からの電流が印加され、他端に前記第3のインピーダンス変換手段の出力が印加される第2の抵抗と、
を備え、前記第2の抵抗の一端から直流電圧がシフトされた交流信号を出力することを特徴とする直流電圧レベルシフト回路。 - 前記第1,第2,第3のインピーダンス変換手段は、負帰還型の差動増幅器であることを特徴とする請求項2に記載の直流電圧レベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19950099A JP3553825B2 (ja) | 1999-07-13 | 1999-07-13 | 直流電圧レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19950099A JP3553825B2 (ja) | 1999-07-13 | 1999-07-13 | 直流電圧レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001027910A JP2001027910A (ja) | 2001-01-30 |
JP3553825B2 true JP3553825B2 (ja) | 2004-08-11 |
Family
ID=16408868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19950099A Expired - Fee Related JP3553825B2 (ja) | 1999-07-13 | 1999-07-13 | 直流電圧レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3553825B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3182241B1 (en) * | 2015-12-15 | 2019-07-10 | ams AG | Level shift regulator circuit |
-
1999
- 1999-07-13 JP JP19950099A patent/JP3553825B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001027910A (ja) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920015740A (ko) | 주파수 2배 및 믹싱 회로 | |
JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
NL8600292A (nl) | Brugversterker. | |
JP3553825B2 (ja) | 直流電圧レベルシフト回路 | |
JP2644191B2 (ja) | バッファアンプ | |
JPH0794971A (ja) | 差動増幅器 | |
JPH0527282B2 (ja) | ||
US5014019A (en) | Amplifier circuit operable at low power source voltage | |
JPH08222968A (ja) | 増幅器 | |
JP2548419B2 (ja) | 増幅回路 | |
JP2853485B2 (ja) | 電圧電流変換回路 | |
JP3528318B2 (ja) | クランプ回路 | |
JPS5816366B2 (ja) | レベルシフトカイロ | |
JP2723824B2 (ja) | Ecl出力回路 | |
JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
KR101020244B1 (ko) | D/a변환 인터페이스 | |
JPH0486007A (ja) | 増幅回路 | |
JPH01278108A (ja) | 差動増幅回路 | |
JPS645489B2 (ja) | ||
JPH05283944A (ja) | 電圧・電流変換回路 | |
JPH11340803A (ja) | 緩オン/オフ信号発生回路 | |
JPS6253082B2 (ja) | ||
JPH08111622A (ja) | リミツタ回路 | |
JPH0832443A (ja) | ゲート回路 | |
JPH0572124B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |