JP3528318B2 - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JP3528318B2
JP3528318B2 JP10432095A JP10432095A JP3528318B2 JP 3528318 B2 JP3528318 B2 JP 3528318B2 JP 10432095 A JP10432095 A JP 10432095A JP 10432095 A JP10432095 A JP 10432095A JP 3528318 B2 JP3528318 B2 JP 3528318B2
Authority
JP
Japan
Prior art keywords
current
transistor
resistor
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10432095A
Other languages
English (en)
Other versions
JPH08307731A (ja
Inventor
桂久 大尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10432095A priority Critical patent/JP3528318B2/ja
Publication of JPH08307731A publication Critical patent/JPH08307731A/ja
Application granted granted Critical
Publication of JP3528318B2 publication Critical patent/JP3528318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ビデオ信号等を規定電
位にクランプするクランプ回路に関する。
【0002】
【従来の技術】従来、この種のクランプ回路は、図3に
示すように、フィードバック電圧E1を電流Iに変換す
るV/I変換回路1と、入力ビデオ信号S1 のレベルを
シフトし、出力ビデオ信号S2 として出力するオフセッ
ト発生回路2とを備えている。
【0003】V/I変換回路1は、フィードバック電圧
E1 がベースに接続されたトランジスタQ1 と、このト
ランジスタQ1 にダーリントン接続されたトランジスタ
Q2と、トランジスタQ2 のエミッタに接続された抵抗
R1 と、抵抗R1 にダイオード接続されたトランジスタ
Q3 とで構成されている。これにより、トランジスタQ
1 のベースのフィードバック電圧E1 が、トランジスタ
Q1 ,Q2 による電圧降下,抵抗R1 による電圧降下,
及びトランジスタQ3 による電圧降下に対応した電流I
に変換され、トランジスタQ3 に流される。
【0004】一方、オフセット発生回路2は、比例係数
1でV/I変換回路1のトランジスタQ3 にカレントミ
ラー接続されたトランジスタQ4 と、このトランジスタ
Q4のコレクタに接続された抵抗R2 と、エミッタが
抵抗R2 に接続されたトランジスタQ5 とで構成されて
いる。これにより、トランジスタQ5 のベースに入力さ
れた入力ビデオ信号S1 が抵抗R2 による電圧降下分だ
けレベルシフトされ、その出力ビデオ信号S2 が抵抗R
2 から出力される。
【0005】すなわち、図4に示すように、実線レベル
よりもレベルアップした入力ビデオ信号S1 (破線)が
トランジスタQ5 のベースに入力されていると、図示し
ないレベル検出回路で出力ビデオ信号S2 のレベルを検
出し、その検出結果に応じてフィードバック電圧E1 を
調整する。すると、V/I変換回路1において、フィー
ドバック電圧E1 が、トランジスタQ1 ,Q2 による電
圧降下,抵抗R1 による電圧降下,及びトランジスタQ
3による電圧降下に対応した電流Iに変換され、トラン
ジスタQ3 に流れる。この結果、オフセット発生回路2
のトランジスタQ3 とカレントミラー接続されたトラン
ジスタQ4 に、電流Iが流れ、この電流Iに対応した電
流が抵抗R2に流れることとなる。これにより、抵抗R2
にR2 ・Iの電圧降下が生じ、入力ビデオ信号S1 の
レベルがこの電圧降下分だけ負方向にレベルシフトさ
れ、図4の実線で示すような規定値の出力ビデオ信号S
2 になる。
【0006】しかし、このクランプ回路では、入力ビデ
オ信号S1 をレベルシフトさせる方向が負方向に限定さ
れる。このため、入力ビデオ信号S1 を予め正方向にレ
ベルシフトさせておき、見掛け上、入力ビデオ信号S1
を正負両方向にレベルシフトさせる方法が採られる。と
ころが、入力ビデオ信号S1 を予め正方向にレベルシフ
トさせて入力すると、ダイナミックレンジが狭くなって
しまうという問題が生じる。また、この状態で、クラン
プ回路の電源電圧VCCを例えば3(V)に低下させる
と、ダイナミックレンジもこの電源電圧VCCの低下に応
じて狭くなってしまうので、低電圧電源が要求される集
積回路にこのクランプ回路を適用することは困難であっ
た。
【0007】そこで、図5に示すようなクランプ回路が
考案されている。このクランプ回路も、V/I変換回路
3とオフセット発生回路4とを備えているが、オフセッ
ト発生回路4において、入力ビデオ信号S3 を正負両方
向にレベルシフトすることができるように改善されてい
る。すなわち、V/I変換回路3に、ダーリントン接続
されたトランジスタQ6 ,Q7 が設けられ、このトラン
ジスタQ6 ,Q7 のコレクタに、抵抗R3 を介してトラ
ンジスタQ3 がダイオード接続されている。一方、オフ
セット発生回路4には、カレントミラー接続されたトラ
ンジスタQ10,Q11が設けられ、これらのトランジスタ
Q10,Q11のコレクタに、 トランジスタQ8 ,Q9 の
コレクタが接続されている。そして、このトランジスタ
Q8 ,Q9 のエミッタに、トランジスタQ4 と定電流源
40とがそれぞれ接続され、トランジスタQ8 ,Q9 の
エミッタ間に抵抗R4 が接続されている。また、トラン
ジスタQ4 は、トランジスタQ3 とカレントミラー接続
されている。
【0008】このような構成により、V/I変換回路3
のトランジスタQ3 に、フィードバック電圧E1 に対応
した電流I1 を生成すると、オフセット発生回路4のト
ランジスタQ4 に電流I1 が流れる。この結果、抵抗R
4 にI0 −I1 の電流が流れ、抵抗R4 にR4 ・(I0
−I1 )の電圧降下が生じる。ここで、抵抗R4 に流れ
る電流が、I0 =I1 であるならば、抵抗R4 の電圧降
下がゼロとなり、出力ビデオ信号S4 の電圧レベルと入
力ビデオ信号S3 の電圧レベルとが等しくなる。この状
態において、図6の破線で示すように、入力ビデオ信号
S3 がレベルアップ又はレベルダウンしていると、フィ
ードバック電圧E1 が調整され、トランジスタQ2 に流
れる電流がΔIだけ増加又は減少し、I1 +ΔI又はI
1 −ΔIの電流がトランジスタQ4 に流れる。この結
果、抵抗R4 にΔI/2又は−ΔI/2が流れて、電圧
降下が生じ、図6に示すように、破線の入力ビデオ信号
S3 がレベルダウン又はレベルアップして、実線で示す
規定値の出力ビデオ信号S4 として出力される。
【0009】
【発明が解決しようとする課題】図5に示した従来のク
ランプ回路では、正負両方向にレベルシフトすることが
できるので、図3のクランプ回路に比べて特性が向上し
ている。しかし、このクランプ回路は、オフセット発生
回路4の差動回路を構成するトランジスタQ8 ,Q9 の
エミッタ間に抵抗R4 を接続して、入力ビデオ信号S3
をレベルシフトする構造であるので、周波数特性に大き
な歪が生じ、20MHz帯域幅のハイビジョン信号等を
通すことは不可能であった。また、図3及び図5に示し
た両クランプ回路とも、オフセット感度が悪い。例え
ば、図5のクランプ回路では、電流I1 の変化量ΔIに
対して、その半分の電流しか抵抗R4 に流すことができ
ないので、変化量ΔIに対する入力ビデオ信号S3 のレ
ベルシフト量が小さい。したがって、大きなレベルシフ
ト量を得るためには、大きな消費電流を必要とする。さ
らに、両クランプ回路とも、ビデオ信号の入力端と出力
端との間に、抵抗だけでなく、トランジスタをも設けて
いるので、入,出力端間の回路構造が複雑になるという
問題もある。
【0010】本発明は上述した課題を解決するためにな
されたもので、入力信号を正負両方向にレベルシフトす
ることができ、しかも、オフセット感度の良い広範囲の
レベルシフトを行うことができると共に、信号の入,出
力端間の回路構造をシンプルにすることができるクラン
プ回路を提供することを目的としている。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、請求項1の発明に係るクランプ回路は、制御電圧を
第1の電流に変換する電圧電流変換回路と、上記第1の
電流と定電流との差である第2の電流を発生する差電流
発生回路と、信号の入力端子と出力端子との間に接続さ
れる第1の抵抗と、上記電圧電流変換回路の第1の電流
カレントミラー電流である折返電流を生成し、この折
返電流を上記第1の抵抗の一方端に入力する第1の折返
電流生成部と、上記第1の抵抗の他方端から出力する上
記折返電流を生成する第2の折返電流生成部と、上記差
電流発生回路の第2の電流のカレントミラー電流である
折返差電流であって、上記折返電流の増加、減少に応じ
て、減少、増加する折返差電流を生成し、この折返差電
流を上記第1の抵抗の上記他方端に入力する第1の折返
差電流生成部と、上記第1の抵抗の上記一方端から出力
する上記折返差電流を生成する第2の折返差電流生成部
とを有する構成とした。
【0012】
【0013】請求項2の発明は、制御電圧を第1の電流
に変換する電圧電流変換回路と、上記第1の電流と定電
流との差である第2の電流を発生する差電流発生回路
と、信号の入力端子と出力端子との間に接続される第1
の抵抗と、上記電圧電流変換回路の第1の電流の折返電
流を生成し、この折返電流を上記第1の抵抗の一方端に
入力する第1の折返電流生成部と、上記第1の抵抗の他
方端から出力する上記折返電流を生成する第2の折返電
流生成部と、上記差電流発生回路の第2の電流の折返差
電流であって、上記折返電流の増加、減少に応じて、減
少、増加する折返差電流を生成し、この折返差電流を上
記第1の抵抗の上記他方端に入力する第1の折返差電流
生成部と、上記第1の抵抗の上記一方端から出力する上
記折返差電流を生成する第2の折返差電流生成部とを有
し、上記電圧電流変換回路は、上記第1の電流が流れる
第2の抵抗と、この第2の抵抗の出力側にダイオード接
続された第1のトランジスタとを有し、上記差電流発生
回路は、上記定電流を出力する定電流源と、この定電流
源の出力側にダイオード接続され、上記第2の電流が流
れる第2のトランジスタとを有し、上記第1の折返電流
生成部は、上記第1のトランジスタとカレントミラー接
続され、その出力端が上記第1の抵抗の上記一方端に接
続された第3のトランジスタを有し、上記第2の折返電
流生成部は、上記第1のトランジスタとカレントミラー
接続され、その入力端が上記第1の抵抗の上記他方端に
接続された第4のトランジスタを有し、上記第1の折返
差電流生成部は、上記第2のトランジスタとカレントミ
ラー接続され、その出力端が上記第1の抵抗の上記他方
端に接続された第5のトランジスタを有し、上記第2の
折返差電流生成部は、上記第2のトランジスタとカレン
トミラー接続され、その入力端が上記第1の抵抗の上記
一方端に接続された第6のトランジスタを有する構成と
した。
【0014】
【作用】請求項1の発明によれば、電圧電流変換回路に
おいて、制御電圧が第1の電流に変換されると共に、差
電流発生回路において、第1の電流と定電流との差であ
る第2の電流が発生する。また、第1の折返電流生成部
において、電圧電流変換回路の第1の電流のカレントミ
ラー電流である折返電流が発生し、この折返電流が第1
の抵抗の一方端に入力すると共に、この折返電流が第1
の抵抗の他方端から出力して、第2の折返電流生成部に
流れる。この作用と並行して、第1の折返差電流生成部
において、上記折返電流の増加、減少に応じて、減少、
増加する、差電流発生回路の第2の電流のカレントミラ
ー電流である折返差電流が発生する。この折返差電流が
第1の抵抗の他方端に入力すると共に、この折返差電流
が第1の抵抗の一方端から出力して、第2の折返差電流
生成部に流れる。すると、信号の入力端子と出力端子と
の間に接続された第1の抵抗に、第1の電流に対応した
電流と第2の電流に対応した電流とが互いに逆方向から
流れる。この結果、第1の電流に対応した電流と第2の
電流に対応した電流との差と、第1の抵抗との積で示さ
れる電圧分だけ、入力信号がレベルシフトする。したが
って、第1の電流に対応した電流と第2の電流に対応し
た電流との差電流の方向を変えることで、入力信号のレ
ベルを増,減することができる。また、第1の電流の大
きさと第2の電流の大きさとを等しく設定しておけば、
第1の電流の増加量に対して2倍の増加量で入力信号を
レベルシフトさせることができる。
【0015】
【0016】請求項の発明によれば、電圧電流変換回
路の第2の抵抗から出力した第1の電流が、第1のトラ
ンジスタに流れると共に、この第1の電流と差電流発生
回路の定電流源の定電流との差である第2の電流が、第
2のトランジスタに流れる。すると、第1のトランジス
タとカレントミラー接続された第3のトランジスタに第
1の電流と対応した折返電流が生成され、この折返電流
が第1の抵抗の一方端から入力されると共に、第1の抵
抗の他方端から出力された折返し電流が、第1のトラン
ジスタとカレントミラー接続された第4のトランジスタ
に流れる。この作用と並行して、第2のトランジスタと
カレントミラー接続された第5のトランジスタに第2の
電流と対応した折返差電流が生成され、この折返差電流
が、第1の抵抗の他方端から入力されると共に、第1の
抵抗の一方端から出力された折返差電流が、第2のトラ
ンジスタとカレントミラー接続された第6のトランジス
タに流れる。
【0017】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図1は、本発明の一実施例に係るクランプ
回路を示すブロック図である。図1に示すように、本実
施例のクランプ回路は、フィードバック電圧E1 (制御
電圧)を電流I1 (第1の電流)に変換するためのV/
I変換回路5(電圧電流変換回路)と、定電流I0 と電
流I1 との差電流I2 (第2の電流)を発生するための
差電流発生回路6と、V/I変換回路5からの電流I1
と差電流発生回路6からの差電流I2 とに基づいて、入
力ビデオ信号S5 をレベルシフトし、その出力ビデオ信
号S6 を生成するオフセット発生回路7とを備えてい
る。
【0018】V/I変換回路5には、フィードバック電
圧E1 の正極にベースが接続されたNPN型トランジス
タQ12が設けられ、このトランジスタQ12のコレクタと
エミッタとに、PNP型トランジスタQ13のベースとコ
レクタとがそれぞれ接続されて、ダーリントン回路が構
成されている。そして、これらのトランジスタQ12,Q
13の出力側接続点P1 には、抵抗R5(第2の抵抗)が
接続され、この抵抗R5 の出力端P2 に、NPN型トラ
ンジスタQ14がダイオード接続されている。これによ
り、トランジスタQ12・接続点P1 間の電圧降下と抵抗
R5 の出力端P2 ・接地間の電圧降下とを、それぞれV
F とし、トランジスタQ14に流れる電流をI1 とする
と、下記(1) 式が成立する。 E1 =VF +R5 ・I1 +VF ・・・(1) この結果、下記(2) 式で表される大きさの電流I1 がト
ランジスタQ14に生成される。 I1 =(E1 −2VF )/R5 ・・・(2)
【0019】そして、このような電流I1 を流すトラン
ジスタQ14には、NPN型トランジスタQ15が比例係数
1でカレントミラー接続され、このトランジスタQ15の
コレクタに、PNP型トランジスタQ16のコレクタが接
続されている。これにより、トランジスタQ14の電流I
1 がトランジスタQ15に写され、トランジスタQ15とト
ランジスタQ16とに、電流I1 が生成されるようになっ
ている。
【0020】差電流発生回路6には、定電流I0 を出力
する定電流源60が設けられ、比例係数1でトランジス
タQ14とカレントミラー接続されたNPN型トランジス
タQ17が、この定電流源60の出力端に接続されてい
る。さらに、定電流源60に出力端には、NPN型トラ
ンジスタQ18がダイオード接続されている。これによ
り、V/I変換回路5のトランジスタQ14に流れる電流
I1 がトランジスタQ17に写されて流れるので、トラン
ジスタQ18には、I0 −I1 の大きさの差電流I2 が生
成される。すなわち、下記(3) 式で表される大きさの差
電流I2 がトランジスタQ18に流れる。 I2 =(E1 −2VF −R5 ・I0 )/R5 ・・・(3)
【0021】そして、このような差電流I2 を流すトラ
ンジスタQ18には、NPN型トランジスタQ19が比例係
数1でカレントミラー接続され、このトランジスタQ19
のコレクタに、PNP型トランジスタQ20のコレクタが
接続されている。これにより、トランジスタQ18の差電
流I2 がトランジスタQ19に写され、トランジスタQ19
とトランジスタQ20とに、差電流I2 が生成されるよう
になっている。
【0022】オフセット発生回路7には、V/I変換回
路5のトランジスタQ16と比例係数1でカレントミラー
接続されたPNP型トランジスタQ21と、トランジスタ
Q14と比例係数1でカレントミラー接続されたNPN
型トランジスタQ22とが設けられている。これによ
り、トランジスタQ14,Q16にそれぞれ流れる電流I1
がトランジスタQ22,Q21に写されるので、電流I1 が
トランジスタQ21,Q22にそれぞれ流れることとなる。
さらに、オフセット発生回路7には、差電流発生回路6
のトランジスタQ20と比例係数1でカレントミラー接続
されたPNP型トランジスタQ23と、トランジスタQ18
と比例係数1でカレントミラー接続されたNPN型トラ
ンジスタQ24とが設けられている。これにより、トラン
ジスタQ18,Q20にそれぞれ流れる差電流I2 がトラン
ジスタQ24,Q23に写されるので、差電流I2 がトラン
ジスタQ23,Q24にそれぞれ流れることとなる。
【0023】すなわち、トランジスタQ14(第1のトラ
ンジスタ)とトランジスタQ15,Q16とトランジスタQ
21(第3のトランジスタ)とのカレントミラー接続によ
って、第1の折返電流生成部を構成し、トランジスタQ
14とトランジスタQ22(第4のトランジスタ)とのカレ
ントミラー接続によって、第2の折返電流生成部を構成
することにより、トランジスタQ14の電流I1 の折返電
流をトランジスタQ21,Q22に生成するようにしてい
る。また、トランジスタQ18(第2のトランジスタ)と
トランジスタQ19,Q20とトランジスタQ23(第5のト
ランジスタ)とのカレントミラー接続によって、第1の
折返差電流生成部を構成し、トランジスタQ18とトラン
ジスタQ24(第6のトランジスタ)とのカレントミラー
接続によって、第2の折返差電流生成部を構成すること
により、トランジスタQ18の差電流I2 の折返差電流を
トランジスタQ23,Q24に生成するようにしている。
【0024】また、オフセット発生回路7のトランジス
タQ21,Q24及びトランジスタQ22,Q23は、それぞれ
コレクタ同士が接続されている。そして、その中間の端
子P3 ,P4 間には、レベルシフト用の抵抗R6 (第1
の抵抗)が接続され、入力ビデオ信号S5 を端子P3 か
ら入力してこの抵抗R6 に通し、その出力ビデオ信号S
6 を端子P4 から出力するようになっている。すなわ
ち、抵抗R6 にI1 −I2 の電流が流れ、端子P3 から
入力された入力ビデオ信号S5 が、この抵抗R6 の電圧
降下によってレベルシフトされ、その出力ビデオ信号S
6 が端子P4 から出力されるようになっている。
【0025】なお、出力ビデオ信号S6 のレベルは、図
示しないレベル検出回路に監視されている。そして、フ
ィードバック電圧E1 は、コンデンサによる電圧であ
り、上記レベル検出器が、出力ビデオ信号S6 のレベル
検出結果に応じてコンデンサの電圧を調整することで、
フィードバック電圧E1 の大きさを変化させることがで
きるようになっている。また、図1において符号VCCは
電源電圧であり、この電源電圧VCCは、トランジスタQ
13,Q16,Q20,Q21,Q23のエミッタと、定電流源6
0の入力端とに印加されている。そして、トランジスタ
Q14,Q15,Q17,Q18,Q19,Q22,Q24のエミッタ
側は全て接地されている。
【0026】次に、本実施例のクランプ回路が示す動作
について説明する。図2は、本実施例のクランプ回路に
よるレベルシフト動作を示す波形図であり、実線は規定
値にある状態を示し、破線は規定値からレベルアップし
ている状態を示し、一点鎖線は規定値からレベルダウン
している状態を示す。
【0027】クランプ回路を駆動させると、V/I変換
回路5のトランジスタQ14に、上記(2) 式の大きさの電
流I1 が流れると共に、トランジスタQ14の電流I1 が
トランジスタQ15に写されて、トランジスタQ16にも電
流I1 が流れる。これにより、V/I変換回路5のトラ
ンジスタQ14,Q16の電流I1 が、オフセット発生回路
7のトランジスタQ22,Q21に写され、電流I1 がトラ
ンジスタQ22,Q21に流れる。
【0028】この動作と並行して、V/I変換回路5の
トランジスタQ14の電流I1 が、差電流発生回路6のト
ランジスタQ17に写されるので、トランジスタQ18に、
I0-I1 の大きさの差電流I2 が流れると共に、この差
電流I2 がトランジスタQ19に写されて、トランジスタ
Q20にも差電流I2 が流れる。これにより、差電流発生
回路6のトランジスタQ18,Q20の差電流I2 がオフセ
ット発生回路7のトランジスタQ24,Q23に写され、差
電流I2 がトランジスタQ24,Q23に流れる。その結
果、オフセット発生回路7の抵抗R6 にI1 −I2 の電
流が流れることとなる。
【0029】ここで、抵抗R6 に流れる電流が、I1 −
I2 =0(I0 =2I1 )であるならば、抵抗R6 によ
る電圧降下V6 は、下記(4) 式となる。 V6 =R6 ・(I1 −I2 ) =0 ・・・(4) したがって、上記(4) 式から、出力ビデオ信号S6 の電
圧レベルVS6は下記(5) 式のごとく、入力ビデオ信号S
5 の電圧レベルVS5と等しくなる。 VS6=VS5−V6 =VS5 ・・・(5) すなわち、この状態では、入力端子P3 に入力された入
力ビデオ信号S5 と同レベルの出力ビデオ信号S6 が出
力端子P4 から出力される。したがって、この状態で、
入力ビデオ信号S5 が、図2の破線で示すように、実線
で示すレベルよりもレベルアップしていると、これと同
レベルの出力ビデオ信号S6 が出力されてしまう。
【0030】この場合には、上記レベル検出回路によっ
て、フィードバック電圧E1 の大きさが調整され、当初
の電流I1 からΔIだけ増加した下記(6) 式で示される
電流I1 ′が、V/I変換回路5のトランジスタQ14に
生成される。これに対応して、オフセット発生回路7の
トランジスタQ21,Q22に、電流I1 ′が流れる。 I1 ′=I1 +ΔI ・・・(6) これにより、差電流発生回路6のトランジスタQ18に下
記(7) 式で示す差電流I2 ′が流れることとなり、これ
に対応して、オフセット発生回路7のトランジスタQ2
3,Q24に差電流I2 ′が流れる。 I2 ′=I0 −I1 ′ =I0 −(I1 +ΔI) ・・・(7)
【0031】この結果、上記(6) 及び(7) 式から、オフ
セット発生回路7の抵抗R6 の電圧降下V6 が下記(8)
式に示す大きさに変化する。 V6 =R6 ・(I1 ′−I2 ′) =R6 ・(I1 +ΔI−(I0 −(I1 +ΔI)) =R6 ・(2I1 −I0 +2ΔI) ・・・(8) ここで、I0 =2I1 であるので、上記(8) 式から、電
圧降下V6 が下記(9)式で示す大きさになる。 V6 =R6 ・2ΔI ・・・(9) したがって、上記(9) 式から、出力ビデオ信号S6 の電
圧レベルVS6は下記(10)式のごとく変化する。 VS6=VS5−V6 =VS5−R6 ・2ΔI ・・・(10) この結果、レベルアップした図2の破線で示す入力ビデ
オ信号S5 は、抵抗R6 の電圧降下V6 によって、「R
6 ・2ΔI」だけ負方向にレベルシフトされ、図2の実
線で示す規定値の出力ビデオ信号S6 として出力され
る。
【0032】また、逆に、図2の一点鎖線で示すよう
に、入力ビデオ信号S5 がレベルダウンしていると、当
初の電流I1 からΔIだけ減少した下記(11)式で示され
る電流I1 ′が、トランジスタQ14に生成されて、ラン
ジスタQ21,Q22に流れる。 I1 ′=I1 −ΔI ・・・(11) これにより、トランジスタQ18に下記(12)式で示す差電
流I2 ′が流れ、トランジスタQ23,Q24にこの差電流
I2 ′が流れる。 I2 ′=I0 −I1 ′ =I0 −(I1 −ΔI) ・・・(12)
【0033】この結果、抵抗R6 の電圧降下V6 が下記
(13)式に示す大きさに変化する。 V6 =R6 ・(I1 ′−I2 ′) V6 =−R6 ・2ΔI ・・・(13) したがって、出力ビデオ信号S6 の電圧レベルVS6は下
記(14)式のごとく変化する。 VS6=VS5−V6 =VS5+R6 ・2ΔI ・・・(14) この結果、レベルダウンした図2の一点鎖線で示す入力
ビデオ信号S5 は、抵抗R6 の電圧降下V6 によって、
「R6 ・2ΔI」だけ正方向にレベルシフトされ、図2
の実線で示す規定値の出力ビデオ信号S6 として出力さ
れる。
【0034】このように、本実施例のクランプ回路よれ
ば、フィードバック電圧E1 を調整し、V/I変換回路
5のトランジスタQ14に流れる電流を当初の電流I1 に
対してΔIだけ、増加,減少させることで、入力ビデオ
信号S5 を正,負両方向にレベルシフトさせることがで
きる。しかも、オフセット感度が非常に良い。すなわ
ち、トランジスタQ14に流れる電流をΔIだけ変化させ
ると、上記(9)及び(13)式に示すように、抵抗R6 にそ
の2倍の電流(±2ΔI)が流れる。したがって、小さ
な電流をトランジスタQ14に流すだけで、入力ビデオ信
号S5 を大きくレベルシフトさせることができるので、
トランジスタQ14に流す消費電流の低減化を図ることが
できる。
【0035】また、本実施例のクランプ回路によれば、
定電流I0 と電流I1 、及び抵抗R5 と抵抗R6 との比
を変化させることで、入力ビデオ信号S5 に対するレベ
ルシフト量、すなわち、オフセット感度を自由かつ容易
に設定することができる。さらに、上記のごとく、オフ
セット発生回路7は、トランジスタQ21,Q22に流れる
電流I1 を増,減させて、トランジスタQ23,Q24に流
れる差電流I2 を減,増させることで、入力ビデオ信号
S5 をレベルシフトさせる構造となっている。このた
め、「接地電位+サチレーション電位」〜「電源電圧V
CC−サチレーション電位」という広範囲で、入力ビデオ
信号S5 のレベルシフト量の限界範囲を調整することが
できる。この結果、小さい電源電圧VCCで十分なレベル
シフト量を得ることができ、低電圧電源が要求される集
積回路においても、このクランプ回路を適用することが
できる。
【0036】また、端子P3 から端子P4 に信号を通し
たときの周波数特性は、抵抗R6 と、出力端子P4 に付
く寄生容量Cとで決まる。すなわち、この周波数は、単
純に「1/2πR6 C」の式で決定されるので、周波数
特性が極めて良くなる。しかも、入力端子P3 から入力
した電流I1 が出力端子P4 から出力し、出力端子P4
から入力した差電流I2 が入力端子P3 から出力する構
造となっているので、オフセット発生回路7の電流変化
による影響が、抵抗R6 の前,後段回路に及ばず、歪特
性が極めて良い。これらのことから、ハイビジョン信号
に必要な帯域付近までフラットな周波数特性を得ること
ができ、しかも、2次歪も極めて良好であり、ハイビジ
ョン信号に必要な帯域で十分な利得を得ることができ
る。この結果、端子P3 ,P4 間にハイビジョン信号等
も通すことができるようになった。
【0037】さらに、入力ビデオ信号S5 を入力させる
入力端子P3 と出力ビデオ信号S6を出力する出力端子
P4 との間に、抵抗R6 しか設けていないので、回路構
造が非常にシンプルである。
【0038】なお、上記では、入力ビデオ信号S5 を端
子P3 に入力して、端子P4 から出力ビデオ信号S6 を
出力するようにした。しかし、切換器等を設けて、入力
ビデオ信号S5 を端子P4 に入力し、端子P3 から出力
ビデオ信号S6 を出力するようにしても、上記と同様の
作用,効果を得ることができる。すなわち、入力信号の
種類によっては、端子P4 側から入力しなければならな
い場合があるが、本実施例のクランプ回路は、このよう
な場合でも対応することができる。
【0039】また、入力ビデオ信号S5 を正方向又は負
方向にのみレベルシフトしたい場合には、電流が、オフ
セット発生回路7のトランジスタQ23,Q24のみ又はト
ランジスタQ21,Q22のみに流れるようにコントロール
すれば良い。例えば、負方向にのみレベルシフトしたい
場合には、オフセット発生回路7のトランジスタQ23,
Q24への差電流I2 を断ち、トランジスタQ21,Q22に
のみ、電流I1 を流す。そして、この電流I1 を上記の
ごとく増減させることで、入力ビデオ信号S5 を負方向
に所望の量だけレベルシフトさせることができる。逆
に、正方向にのみレベルシフトしたい場合には、オフセ
ット発生回路7のトランジスタQ21,Q22への電流I1
を断ち、トランジスタQ23,Q24にのみ、差電流I2 を
流す。そして、この差電流I2 を増減させることで、入
力ビデオ信号S5 を正方向に所望の量だけレベルシフト
させることができる。
【0040】なお、本発明は、上記実施例に限定される
ものではなく、発明の要旨の範囲内において種々の変形
や変更が可能である。例えば、上記実施例では、V/I
変換回路5において、NPN型トランジスタQ12のコレ
クタとPNP型トランジスタQ13のベースとを接続する
と共に、トランジスタQ12のエミッタとトランジスタQ
13のコレクタを接続したダーリントン回路を用いたが、
これに限らず、各種のダーリントン回路を適用すること
ができる。また、上記実施例では、トランジスタQ14,
Q15と、トランジスタQ14,Q22と、トランジスタQ1
4,Q17と、トランジスタQ16,Q21と、トランジスタ
Q18,Q19と、トランジスタQ18,Q24と、トランジス
タQ20,Q23とのカレントミラー回路における比例係数
を「1」としたが、これに限るものではなく、比例係数
を任意に設定することができることは勿論である。ま
た、トランジスタQ15,Q16,Q19,Q20を設けず、ト
ランジスタQ14にトランジスタQ21を直接カレントミラ
ー接続すると共に、トランジスタQ18にトランジスタQ
23を直接カレントミラー接続した構成としても良い。ま
た、第1及び第2の折返電流生成部を、トランジスタQ
14,Q15,Q16,Q21,Q22のカレントミラー接続によ
って構成し、第1及び第2の折返差電流生成部を、トラ
ンジスタQ18,Q19,Q20,Q24のカレントミラー接続
によって構成したが、この構成に限定されるものではな
く、抵抗R6 の端子P3 ,P4 に入,出力できる電流I
1 の折返電流と、端子P4 ,P3 に入,出力できる差電
流I2の折返電流とを生成できる構成であれば良い。
【0041】
【発明の効果】以上詳しく説明したように、請求項1の
発明によれば、第1の電流に対応した電流と第2の電流
に対応した電流との差電流が第1の抵抗を流れ、この差
電流の方向を変えることで、入力信号のレベルを正負両
方向に増,減させることができるという効果がある。
た、第1及び第2の折返電流生成部により、電圧電流変
換回路の第1の電流の折返電流を生成し、第1及び第2
の折返差電流生成部により、差電流発生回路の第2の電
流の折返差電流を生成する構成としたので、所望の大き
さの折返電流と折返差電流とを第1の抵抗に入,出力さ
せることができるという効果がある。また、第1の電流
の大きさと第2の電流の大きさとを等しく設定しておけ
ば、第1の電流の増加量に対して2倍の増加量で入力信
号をレベルシフトさせることができるので、消費電流の
低減化を図ることができるという効果もある。さらに、
信号の入力端子と出力端子との間には第1の抵抗しか設
けないので、信号の入,出力端子間の回路構造をシンプ
ルにすることができると共に、信号を第1の抵抗のどち
ら側からでも入力することができる。また、信号を第1
の抵抗に通したときの周波数特性は、第1の抵抗の抵抗
値と、出力側に付く寄生容量とで決まるので、周波数特
性と歪特性が極めて良くなり、ハイビジョン信号等も通
すことができる。
【0042】
【0043】請求項の発明によれば、第1の折返電流
生成部が、第1の抵抗の一方端に出力端が接続された第
3のトランジスタを有し、第2の折返し電流生成部が、
第1の抵抗の他方端に入力端が接続された第4のトラン
ジスタを有し、第1の折返差電流生成部が、第1の抵抗
の他方端に出力端が接続された第5のトランジスタを有
し、第2の折返差電流生成部が、第1の抵抗の一方端に
入力端が接続された第6のトランジスタを有する構成に
なっているので、「(第4及び第6のトランジスタの出
力端電位)+(サチレーション電位)」の電圧から
「(第3ないし第6のトランジスタの入力端電圧)−
(サチレーション電位)」の電圧までという広範囲で、
入力レベルシフト量の限界範囲を調整することができ
る。この結果、小さい電源電圧で十分なレベルシフト量
を得ることができ、低電圧電源が要求される集積回路に
おいても、このクランプ回路を適用することができると
いう効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係るクランプ回路を示すブ
ロック図である。
【図2】図1のクランプ回路によるレベルシフト動作を
示す波形図である。
【図3】従来例に係るクランプ回路を示すブロック図で
ある。
【図4】図3のクランプ回路によるレベルシフト動作を
示す波形図である。
【図5】他の従来例に係るクランプ回路を示すブロック
図である。
【図6】図5のクランプ回路によるレベルシフト動作を
示す波形図である。
【符号の説明】
5 V/I変換回路 6 差電流発生回路 7 オフセット発生回路 60 定電流源 E1 フィードバック電圧 I1 ,I2 電流 I0 定電流 Q12〜Q24 トランジスタ R5 ,R6 抵抗 P3 ,P4 端子 VCC 電源電圧
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−153433(JP,A) 特開 昭61−164310(JP,A) 特開 平2−268015(JP,A) 特開 平5−130449(JP,A) 特開 平4−317580(JP,A) 特開 昭64−85410(JP,A) 特開 昭58−58887(JP,A) 特開 平6−260925(JP,A) 特開 平3−117180(JP,A) 実開 平3−101033(JP,U) (58)調査した分野(Int.Cl.7,DB名) H04N 5/14 - 5/217

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】制御電圧を第1の電流に変換する電圧電流
    変換回路と、 上記第1の電流と定電流との差である第2の電流を発生
    する差電流発生回路と、 信号の入力端子と出力端子との間に接続される第1の抵
    抗と、 上記電圧電流変換回路の第1の電流のカレントミラー電
    流である折返電流を生成し、この折返電流を上記第1の
    抵抗の一方端に入力する第1の折返電流生成部と、 上記第1の抵抗の他方端から出力する上記折返電流を生
    成する第2の折返電流生成部と、 上記差電流発生回路の第2の電流のカレントミラー電流
    である折返差電流であって、上記折返電流の増加、減少
    に応じて、減少、増加する折返差電流を生成し、この折
    返差電流を上記第1の抵抗の上記他方端に入力する第1
    の折返差電流生成部と、 上記第1の抵抗の上記一方端から出力する上記折返差電
    流を生成する第2の折返差電流生成部とを有するクラン
    プ回路。
  2. 【請求項2】制御電圧を第1の電流に変換する電圧電流
    変換回路と、 上記第1の電流と定電流との差である第2の電流を発生
    する差電流発生回路と、 信号の入力端子と出力端子との間に接続される第1の抵
    抗と、 上記電圧電流変換回路の第1の電流の折返電流を生成
    し、この折返電流を上記第1の抵抗の一方端に入力する
    第1の折返電流生成部と、 上記第1の抵抗の他方端から出力する上記折返電流を生
    成する第2の折返電流生成部と、 上記差電流発生回路の第2の電流の折返差電流であっ
    て、上記折返電流の増加、減少に応じて、減少、増加す
    る折返差電流を生成し、この折返差電流を上記第1の抵
    抗の上記他方端に入力する第1の折返差電流生成部と、 上記第1の抵抗の上記一方端から出力する上記折返差電
    流を生成する第2の折返差電流生成部とを有し、 上記電圧電流変換回路は、上記第1の電流が流れる第2
    の抵抗と、この第2の抵抗の出力側にダイオード接続さ
    れた第1のトランジスタとを有し、 上記差電流発生回路は、上記定電流を出力する定電流源
    と、この定電流源の出力側にダイオード接続され、上記
    第2の電流が流れる第2のトランジスタとを有し、 上記第1の折返電流生成部は、上記第1のトランジスタ
    とカレントミラー接続され、その出力端が上記第1の抵
    抗の上記一方端に接続された第3のトランジスタを有
    し、 上記第2の折返電流生成部は、上記第1のトランジスタ
    とカレントミラー接続され、その入力端が上記第1の抵
    抗の上記他方端に接続された第4のトランジスタを有
    し、 上記第1の折返差電流生成部は、上記第2のトランジス
    タとカレントミラー接続され、その出力端が上記第1の
    抵抗の上記他方端に接続された第5のトランジスタを有
    し、 上記第2の折返差電流生成部は、上記第2のトランジス
    タとカレントミラー接続され、その入力端が上記第1の
    抵抗の上記一方端に接続された第6のトランジスタを有
    るクランプ回路。
JP10432095A 1995-04-27 1995-04-27 クランプ回路 Expired - Fee Related JP3528318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10432095A JP3528318B2 (ja) 1995-04-27 1995-04-27 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10432095A JP3528318B2 (ja) 1995-04-27 1995-04-27 クランプ回路

Publications (2)

Publication Number Publication Date
JPH08307731A JPH08307731A (ja) 1996-11-22
JP3528318B2 true JP3528318B2 (ja) 2004-05-17

Family

ID=14377650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10432095A Expired - Fee Related JP3528318B2 (ja) 1995-04-27 1995-04-27 クランプ回路

Country Status (1)

Country Link
JP (1) JP3528318B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5212248B2 (ja) * 2009-04-24 2013-06-19 ミツミ電機株式会社 映像信号入力回路

Also Published As

Publication number Publication date
JPH08307731A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
JPH03259611A (ja) アクティブ・フィルタ
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
JP2774881B2 (ja) ガンマ補正回路
JP3528318B2 (ja) クランプ回路
JP2665840B2 (ja) 電圧電流変換回路
JPH0527282B2 (ja)
JP2931713B2 (ja) クランプ回路
JP3406468B2 (ja) 定電圧発生回路
JP2607970B2 (ja) オフセットキャンセル回路
JP3107590B2 (ja) 電流極性変換回路
JP3129071B2 (ja) 電圧制御増幅器
JP2798490B2 (ja) 発振回路
JPH06326527A (ja) 増幅回路
JP3553825B2 (ja) 直流電圧レベルシフト回路
JPH0151207B2 (ja)
JP2918749B2 (ja) ピーク検波回路
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JPS5816366B2 (ja) レベルシフトカイロ
JPH0122288Y2 (ja)
JPH06103813B2 (ja) 電圧制御増幅回路
JPS6223164Y2 (ja)
JPH08111622A (ja) リミツタ回路
JP2665833B2 (ja) リミッタ回路
JP3008569B2 (ja) 増幅回路
JP2567869B2 (ja) 電圧/電流変換回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees