JP5212248B2 - 映像信号入力回路 - Google Patents
映像信号入力回路 Download PDFInfo
- Publication number
- JP5212248B2 JP5212248B2 JP2009107090A JP2009107090A JP5212248B2 JP 5212248 B2 JP5212248 B2 JP 5212248B2 JP 2009107090 A JP2009107090 A JP 2009107090A JP 2009107090 A JP2009107090 A JP 2009107090A JP 5212248 B2 JP5212248 B2 JP 5212248B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- video signal
- voltage
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
前記入力端子(IN1)から入力される前記映像信号に含まれるシンクチップの電圧を所定電圧に固定するクランプ回路(210)と、
ベースが前記入力端子(IN1)と接続された第一のトランジスタ(Q30)と第一の電流源(I30)とからなる第一のエミッタフォロアと、ベースが前記第一のトランジスタ(Q30)のエミッタと接続された第二のトランジスタ(Q40)と第二の電流源(I40)とからなる第二のエミッタフォロアと、から構成され、固定された前記シンクチップの前記電圧のレベルをシフトするレベルシフト回路(220)と、
前記第一のトランジスタ(Q30)のベース電流を吸収する電流源(230)と、を有する構成とした。
コレクタとベースとが接続された第三のトランジスタ(Q10)と、
前記第三のトランジスタ(Q10)に電流を供給する第三の電流源(I10)と、
前記入力端子(IN1)へ電流を供給する第四のトランジスタ(Q20)と、により構成されても良い。
前記第三のトランジスタ(Q10)のコレクタにコレクタが接続され、前記第三のトランジスタ(Q10)のベースにエミッタが接続され、第四の電流源(I50)にベースが接続された第五のトランジスタ(Q50)を有する構成としても良い。
前記保護回路(240)は、
低耐圧のダイオード(D10)と、保護トランジスタ(Q60)とが並列に接続されて構成されても良い。
(第一の実施形態)
以下に図面を参照して本発明の第一の実施形態について説明する。図1は、第一の実施形態の映像信号入力回路が実装されたドライバICを説明するための図である。
本実施形態では、上記式(1)を満たすように映像信号入力回路200を設計することにより、クランプ回路210を正常に動作させることができる。
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態では、映像信号入力回路の耐圧を上げるための回路を設けた点が第一の実施形態と相違する。よって以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態では、映像信号入力回路の静電耐圧を上げる回路を設けた点が第一の実施形態と相違する。よって以下の第三の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。
200、200A、200B、200C、200D 映像信号入力回路
201 後段回路
202 前段デバイス
210、210A クランプ回路
220、220A レベルシフト回路
230、230A 微少電流源
240 保護回路
800 外付け回路
Claims (6)
- 映像信号が入力される入力端子と、
前記入力端子から入力される前記映像信号に含まれるシンクチップの電圧を所定電圧に固定するクランプ回路と、
ベースが前記入力端子と接続された第一のトランジスタと第一の電流源とからなる第一のエミッタフォロアと、ベースが前記第一のトランジスタのエミッタと接続された第二のトランジスタと第二の電流源とからなる第二のエミッタフォロアと、から構成され、固定された前記シンクチップの前記電圧のレベルをシフトするレベルシフト回路と、
前記第一のトランジスタのベース電流を吸収する電流源と、を有する映像信号入力回路。 - 前記クランプ回路は、
コレクタとベースとが接続された第三のトランジスタと、
前記第三のトランジスタに電流を供給する第三の電流源と、
前記入力端子へ電流を供給する第四のトランジスタと、により構成される請求項1記載のクランプ回路。 - 前記クランプ回路は、前記シンクチップの電圧を0Vに固定する請求項1又は2記載の映像信号入力回路。
- 前記クランプ回路は、
前記第三のトランジスタのコレクタにコレクタが接続され、前記第三のトランジスタのベースにエミッタが接続され、第四の電流源にベースが接続された第五のトランジスタを有する請求項2記載の映像信号入力回路。 - 前記入力端子と接地との間に接続された保護回路を有し、
前記保護回路は、
低耐圧のダイオードと、保護トランジスタとが並列に接続されて構成される請求項1ないし4の何れか一項に記載の映像信号入力回路。 - 前記入力端子の電圧が前記第四のトランジスタがオフする電圧より高くなったとき、クランプ機能がオフとなる請求項2記載の映像信号入力回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009107090A JP5212248B2 (ja) | 2009-04-24 | 2009-04-24 | 映像信号入力回路 |
US12/759,875 US8184207B2 (en) | 2009-04-24 | 2010-04-14 | Image signal input circuit |
CN201010167197.XA CN101873410B (zh) | 2009-04-24 | 2010-04-21 | 视频信号输入电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009107090A JP5212248B2 (ja) | 2009-04-24 | 2009-04-24 | 映像信号入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258813A JP2010258813A (ja) | 2010-11-11 |
JP5212248B2 true JP5212248B2 (ja) | 2013-06-19 |
Family
ID=42991601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009107090A Active JP5212248B2 (ja) | 2009-04-24 | 2009-04-24 | 映像信号入力回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8184207B2 (ja) |
JP (1) | JP5212248B2 (ja) |
CN (1) | CN101873410B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102489152B (zh) * | 2011-12-30 | 2014-05-21 | 湘潭大学 | 一种微波催化直接分解no反应脱硝方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497496B (zh) * | 2011-12-13 | 2013-09-25 | 上海贝岭股份有限公司 | 一种视频信号输入电路 |
CN106851051B (zh) * | 2015-12-07 | 2019-11-19 | 浙江大华技术股份有限公司 | 一种视频信号电压钳位电路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56129485A (en) * | 1980-03-17 | 1981-10-09 | Hitachi Ltd | Reproduction circuit for dc component |
JPH0646284A (ja) * | 1992-04-21 | 1994-02-18 | Nec Corp | 同期信号分離器 |
US5926217A (en) * | 1993-07-27 | 1999-07-20 | Drs Technologies, Inc. | Focal plane array integrated circuit with individual pixel signal processing |
JPH07254999A (ja) * | 1994-03-14 | 1995-10-03 | Hitachi Device Eng Co Ltd | 電圧クランプ回路 |
JPH08125887A (ja) * | 1994-10-26 | 1996-05-17 | Sony Corp | レベルシフト回路 |
JP3528318B2 (ja) * | 1995-04-27 | 2004-05-17 | ソニー株式会社 | クランプ回路 |
JPH118781A (ja) * | 1997-06-17 | 1999-01-12 | Mitsumi Electric Co Ltd | レベルシフト回路、及び、ビデオアンプ回路 |
JP3127878B2 (ja) * | 1998-03-18 | 2001-01-29 | 日本電気株式会社 | クランプ回路 |
JP3882332B2 (ja) | 1998-04-23 | 2007-02-14 | 松下電器産業株式会社 | クランプ回路 |
US6512553B2 (en) * | 1998-08-04 | 2003-01-28 | National Semiconductor Corporation | Architecture for a video preamplifier with an on-screen display |
JP3834480B2 (ja) * | 2001-02-02 | 2006-10-18 | 株式会社東芝 | クランプ回路および入力インターフェース回路 |
US7023497B2 (en) * | 2002-07-31 | 2006-04-04 | Texas Instruments Incorporated | Clamping circuit with wide input dynamic range for video or other AC coupled signals |
JP4312189B2 (ja) * | 2005-10-05 | 2009-08-12 | パナソニック株式会社 | 映像信号伝送装置 |
-
2009
- 2009-04-24 JP JP2009107090A patent/JP5212248B2/ja active Active
-
2010
- 2010-04-14 US US12/759,875 patent/US8184207B2/en active Active
- 2010-04-21 CN CN201010167197.XA patent/CN101873410B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102489152B (zh) * | 2011-12-30 | 2014-05-21 | 湘潭大学 | 一种微波催化直接分解no反应脱硝方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100271104A1 (en) | 2010-10-28 |
CN101873410B (zh) | 2014-06-25 |
CN101873410A (zh) | 2010-10-27 |
US8184207B2 (en) | 2012-05-22 |
JP2010258813A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007006178A (ja) | コンデンサーマイクロホン | |
JP5212248B2 (ja) | 映像信号入力回路 | |
JP7224935B2 (ja) | 半導体装置 | |
JP5578048B2 (ja) | 映像信号出力回路 | |
JP5433510B2 (ja) | 電源電圧監視回路 | |
US6928176B2 (en) | Switching circuit built in IC for earphone and loudspeaker of portable information device | |
JP2011155497A (ja) | レベルシフト回路 | |
US7499298B2 (en) | Semiconductor integrated circuit and controlling method thereof | |
US7498857B2 (en) | Circuit arrangement and method for generating a square wave signal | |
JP4087544B2 (ja) | バッファ回路およびホールド回路 | |
US6400181B1 (en) | Method and circuitry for the transmission of signals | |
JP2006311062A (ja) | 出力回路 | |
JP5042500B2 (ja) | 演算増幅器 | |
JP2010016672A (ja) | 映像信号の出力アンプ | |
KR20240115825A (ko) | 트랜지스터 회로 | |
JPS6085615A (ja) | バツフア・アンプ | |
JP2007019850A (ja) | Dcオフセットキャンセル回路およびこれを用いた表示装置 | |
JP2007151343A (ja) | 過電圧保護回路 | |
JP4131710B2 (ja) | ショック音抑制回路 | |
JP5237549B2 (ja) | 定電流回路 | |
JP2007209036A (ja) | D級増幅器 | |
JP2007329718A (ja) | Mosデバイスの保護回路 | |
JP2006107196A (ja) | 電源回路 | |
KR20040051975A (ko) | Dc 커플링을 이용한 아날로그 비디오 인터페이스 | |
JP2011171830A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5212248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |