JP7224935B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7224935B2 JP7224935B2 JP2019013410A JP2019013410A JP7224935B2 JP 7224935 B2 JP7224935 B2 JP 7224935B2 JP 2019013410 A JP2019013410 A JP 2019013410A JP 2019013410 A JP2019013410 A JP 2019013410A JP 7224935 B2 JP7224935 B2 JP 7224935B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- switch element
- resistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
Description
第1実施形態に係る半導体装置について説明する。
第1実施形態に係る半導体装置の構成について説明する。
次に、第1実施形態に係る半導体装置の動作について説明する。
第1実施形態によれば、端子P2の電位変化に起因する誤動作を抑制することができる。本実施形態に係る効果について、以下に説明する。
次に、第2実施形態に係るメモリシステムについて説明する。第2実施形態は、ノードN2と端子P5との間の電位差を抵抗R5に依らず決定し得る電圧源ではなく、抵抗R5との分圧に基づいて決定し得る電圧源が用いられる点において、第1実施形態と異なる。以下では、第1実施形態と同等の構成及び動作についてはその説明を省略し、第1実施形態と異なる構成及び動作について主に説明する。
図3は、第2実施形態に係る半導体装置の構成を説明するための回路図である。図3は、第1実施形態における図1に対応する。
図4は、第2実施形態に係る半導体装置の動作を説明するためのタイミングチャートである。図4は、第1実施形態における図2に対応する。
第2実施形態によれば、スイッチ素子M3のゲートは、端子P4に接続された抵抗R5と、端子P5に接続された抵抗R8aとの間に接続される。これにより、直列接続されたpnpトランジスタとツェナダイオードのように端子P5とノードN2との間の電位差を一定に保ち得る電圧源に代えて、抵抗のように端子P5とノードN2との電位差を抵抗分圧によって決定する電圧源を用いても、第1実施形態と同等の効果を奏することができる。
以上、種々の実施形態について説明したが、第1実施形態及び第2実施形態は、これに限られず、種々の変形が適宜適用可能である。
図5は、変形例に係る半導体装置の構成を説明するための回路図である。図5は、第1実施形態における図1に対応する。
図6は、変形例に係る半導体装置における動作を説明するためのタイミングチャートである。図6は、第1実施形態における図2に対応する。
本変形例によれば、スイッチ素子M3bはn型の極性を有し、ノードN2bに接続されたゲートを含む。抵抗R5bは、端子P4とノードN2bとの間を接続し、スイッチ素子Q1b及びダイオードD1bは、端子P5とノードN2bとの間を接続する。これにより、スイッチ素子M3bがn型の極性を有する場合においても、端子P4の電圧が電圧VOUTから不定状態に変化したことに応じて、スイッチ素子M2がオン状態に切り替わる前に、スイッチ素子M3bをオン状態からオフ状態に切り替えることができる。
また、第1実施形態及び第2実施形態では、スイッチ素子M1のゲートに電流源25の出力端が接続される場合について説明したが、これに限られない。例えば、電流源25に代えて、端子P1に電圧VDDが供給され、かつ端子P2に電圧GND1が供給されている場合にはスイッチ素子M1をオン状態にし、端子P1及びP2のいずれかに供給される電圧が不定状態となった場合にはスイッチ素子M1をオフ状態にし得る信号を出力可能に構成された任意のスイッチ素子制御回路が適用可能である。
Claims (7)
- 外部負荷に接続される外部スイッチ素子が備えるゲートへ接続されるゲート端子と、
前記外部負荷に接続される前記外部スイッチ素子が備えるソースへ接続されるソース端子と、
前記ゲート端子に第1電圧を印加可能に構成された昇圧回路と、
前記ゲート端子と前記ソース端子との間を並列に接続する第1スイッチ素子、第1抵抗、及び第2抵抗と、
前記ゲート端子と前記ソース端子との間を前記第2抵抗と直列に接続する第2スイッチ素子と、
前記昇圧回路から前記ゲート端子に印加される電圧が前記第1電圧から不定状態となることに応じて、前記第2スイッチ素子をオン状態に切り替えた後に前記第1スイッチ素子をオン状態に切り替えるように構成されたスイッチ素子制御回路と、
を備え、
前記第2抵抗の抵抗値は、前記第1抵抗の抵抗値より小さく、
前記スイッチ素子制御回路は、
各々が前記ゲート端子と前記ソース端子との間を前記第1スイッチ素子及び前記第2スイッチ素子に対して並列に接続する第3スイッチ素子及び電圧源と、
前記ゲート端子と前記ソース端子との間を前記第3スイッチ素子と直列に接続する第3抵抗と、
前記ゲート端子と前記ソース端子との間を前記電圧源と直列に接続する第4抵抗と、
を含み、
前記第2スイッチ素子は、前記第3スイッチ素子と前記第3抵抗との間に接続されたゲートを含み、
前記第3スイッチ素子は、前記電圧源と前記第4抵抗との間に接続されたゲートを含む、
半導体装置。 - 前記第2抵抗の抵抗値は、前記第3抵抗の抵抗値及び前記第4抵抗の抵抗値よりも小さい、
請求項1記載の半導体装置。 - 前記電圧源は、抵抗を含む、
請求項1記載の半導体装置。 - 前記電圧源は、直列に接続されたダイオード及びトランジスタを含む、
請求項1記載の半導体装置。 - 前記昇圧回路は、電源端子に供給される第2電圧、及び接地端子に供給される第3電圧に基づいて前記ゲート端子に前記第1電圧を印加するように構成され、
前記昇圧回路から前記ゲート端子に印加される電圧は、前記接地端子の電圧が前記第3電圧から不定状態となることに応じて、前記第1電圧から不定状態となる、
請求項1記載の半導体装置。 - 前記第2電圧は、前記第1電圧より小さく、
前記第3電圧は、前記第1電圧より小さい、
請求項5記載の半導体装置。 - 前記スイッチ素子制御回路は、
前記電源端子と前記ソース端子との間を直列に接続する第5抵抗及び第6抵抗と、
前記第5抵抗と前記ソース端子との間を前記第6抵抗と並列に接続する第4スイッチ素子と、
前記第2電圧及び前記第3電圧に基づいて前記第4スイッチ素子をオン状態にし、前記接地端子の電圧が前記第3電圧から前記不定状態になることに応じて前記第4スイッチ素子をオフ状態に切り替えるように構成された電流源と、
を更に含む、
請求項5記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013410A JP7224935B2 (ja) | 2019-01-29 | 2019-01-29 | 半導体装置 |
US16/516,632 US10720922B1 (en) | 2019-01-29 | 2019-07-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013410A JP7224935B2 (ja) | 2019-01-29 | 2019-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020123781A JP2020123781A (ja) | 2020-08-13 |
JP7224935B2 true JP7224935B2 (ja) | 2023-02-20 |
Family
ID=71612032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019013410A Active JP7224935B2 (ja) | 2019-01-29 | 2019-01-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10720922B1 (ja) |
JP (1) | JP7224935B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023018810A (ja) * | 2021-07-28 | 2023-02-09 | 株式会社東芝 | 半導体装置 |
JP2023068978A (ja) * | 2021-11-04 | 2023-05-18 | 株式会社オートネットワーク技術研究所 | 制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123666A (ja) | 2003-10-14 | 2005-05-12 | Nec Electronics Corp | 出力回路 |
JP2007201723A (ja) | 2006-01-25 | 2007-08-09 | Auto Network Gijutsu Kenkyusho:Kk | 電力供給制御装置 |
JP2010130822A (ja) | 2008-11-28 | 2010-06-10 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03166816A (ja) * | 1989-11-27 | 1991-07-18 | Hitachi Ltd | 半導体集積回路装置 |
JP2892815B2 (ja) * | 1990-11-02 | 1999-05-17 | 株式会社日立製作所 | Igbtの駆動回路 |
JP2008067292A (ja) | 2006-09-11 | 2008-03-21 | Sharp Corp | 過熱遮断回路 |
JP5064905B2 (ja) | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6378230B2 (ja) | 2016-03-15 | 2018-08-22 | 株式会社東芝 | 半導体装置 |
-
2019
- 2019-01-29 JP JP2019013410A patent/JP7224935B2/ja active Active
- 2019-07-19 US US16/516,632 patent/US10720922B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123666A (ja) | 2003-10-14 | 2005-05-12 | Nec Electronics Corp | 出力回路 |
JP2007201723A (ja) | 2006-01-25 | 2007-08-09 | Auto Network Gijutsu Kenkyusho:Kk | 電力供給制御装置 |
JP2010130822A (ja) | 2008-11-28 | 2010-06-10 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020123781A (ja) | 2020-08-13 |
US10720922B1 (en) | 2020-07-21 |
US20200244260A1 (en) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315026B2 (ja) | 半導体装置 | |
US10396549B2 (en) | Semiconductor device | |
US7586721B2 (en) | ESD detection circuit | |
US7466187B2 (en) | Booster circuit | |
JP2001144603A (ja) | レベルシフタ回路およびそれを含むデータ出力回路 | |
JP2014241537A (ja) | 静電気保護回路 | |
JP2008306618A (ja) | 電圧駆動型素子を駆動するための駆動回路 | |
JP2010004093A (ja) | 出力駆動回路 | |
KR100189594B1 (ko) | 전압 클램프 회로와 클램프 해제 회로를 갖는 bicmos 푸쉬-풀 형 논리 장치 | |
JP2014026996A (ja) | Esd保護回路 | |
JP7224935B2 (ja) | 半導体装置 | |
CN109075709B (zh) | 减少电荷泵基板噪声的方法和系统 | |
JP5123679B2 (ja) | 基準電圧生成回路及びその起動制御方法 | |
JP5107790B2 (ja) | レギュレータ | |
JP6585827B2 (ja) | センサ装置 | |
US9318973B2 (en) | Driving device | |
US9325307B2 (en) | Semiconductor device | |
JP6378230B2 (ja) | 半導体装置 | |
US8872555B2 (en) | Power-on reset circuit | |
CN114204926A (zh) | 半导体装置 | |
US11843371B2 (en) | Semiconductor device | |
JP7055714B2 (ja) | 半導体装置 | |
US11695415B2 (en) | Semiconductor device | |
JP2017153095A (ja) | 半導体回路及び半導体装置 | |
JP2010135981A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220826 |
|
TRDD | Decision of grant or rejection written | ||
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7224935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |