JP3008569B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3008569B2 JP3008569B2 JP3186013A JP18601391A JP3008569B2 JP 3008569 B2 JP3008569 B2 JP 3008569B2 JP 3186013 A JP3186013 A JP 3186013A JP 18601391 A JP18601391 A JP 18601391A JP 3008569 B2 JP3008569 B2 JP 3008569B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- bipolar transistor
- emitter
- amplifier circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は増幅回路に関し、特に、
バイポーラトランジスタを用いた差動型の増幅回路に関
する。
バイポーラトランジスタを用いた差動型の増幅回路に関
する。
【０００２】
【従来の技術】従来のこの種の増幅回路の一例の回路図
を図３に示す。図３を参照すると、この増幅回路におい
て増幅率を変える場合には、定電流源１の電流Ｉ0 の大
きさを変化させることにより、増幅率を変えることがで
きる。定電流源１は、ＮＰＮバイポーラトランジスタ
（以後トランジスタと記す）Ｑ0 と抵抗体Ｒ0 とで構成
されている。そして、電流Ｉ0の大きさは、制御端子２
（トランジスタＱ0 のベース）に印加される制御電圧Ｖ
C を変化させることによって変化させることができる。
を図３に示す。図３を参照すると、この増幅回路におい
て増幅率を変える場合には、定電流源１の電流Ｉ0 の大
きさを変化させることにより、増幅率を変えることがで
きる。定電流源１は、ＮＰＮバイポーラトランジスタ
（以後トランジスタと記す）Ｑ0 と抵抗体Ｒ0 とで構成
されている。そして、電流Ｉ0の大きさは、制御端子２
（トランジスタＱ0 のベース）に印加される制御電圧Ｖ
C を変化させることによって変化させることができる。
【０００３】この場合、この増幅回路の出力端子（差動
対トランジスタＱ1のコレクタ）３に表れる出力電圧Ｖ
O は、このトランジスタＱ1 に流れる電流と負荷の抵抗
ＲL とで決まり、下記の式のように表される。 ＶO ＝ＶCC−ＲL ×（Ｉ0 ／２） （但し、ＶCCは高位電源端子の電圧値） ここで、この増幅回路の増幅率と出力電圧ＶO との関係
を考える。図３において、増幅率を上げるためには、制
御電圧ＶC を高くして定電流源１の電流Ｉ0 を大きくす
ればよいのであるが、式によれば、この場合には出力
電圧ＶO が低くなる。反対に増幅率を下げるためには、
制御電圧ＶC を下げて電流Ｉ0 を小さくすればよいが、
この場合には出力電圧ＶO が上昇する。このように、図
３に示す従来の増幅回路においては、増幅率を変化させ
ると出力電圧ＶO が変動してしまう。
対トランジスタＱ1のコレクタ）３に表れる出力電圧Ｖ
O は、このトランジスタＱ1 に流れる電流と負荷の抵抗
ＲL とで決まり、下記の式のように表される。 ＶO ＝ＶCC−ＲL ×（Ｉ0 ／２） （但し、ＶCCは高位電源端子の電圧値） ここで、この増幅回路の増幅率と出力電圧ＶO との関係
を考える。図３において、増幅率を上げるためには、制
御電圧ＶC を高くして定電流源１の電流Ｉ0 を大きくす
ればよいのであるが、式によれば、この場合には出力
電圧ＶO が低くなる。反対に増幅率を下げるためには、
制御電圧ＶC を下げて電流Ｉ0 を小さくすればよいが、
この場合には出力電圧ＶO が上昇する。このように、図
３に示す従来の増幅回路においては、増幅率を変化させ
ると出力電圧ＶO が変動してしまう。
【０００４】上述の出力電圧ＶO の変動を防ぐための工
夫をしたものが、図４に回路図を示す増幅回路である。
夫をしたものが、図４に回路図を示す増幅回路である。
【０００５】図４を参照すると、この増幅回路では、図
３に示す増幅回路に相殺電流発生部４０が設けられてい
る。この相殺電流発生部４０は、電流Ｉ0 の変化を相殺
するための相殺電流を発生し、この相殺電流を差動回路
の出力端子３に供給するための回路であって、トランジ
スタＱ2 およびＱ3 と、抵抗Ｒ1 およびＲ2 と、基準電
圧源５とからなっている。
３に示す増幅回路に相殺電流発生部４０が設けられてい
る。この相殺電流発生部４０は、電流Ｉ0 の変化を相殺
するための相殺電流を発生し、この相殺電流を差動回路
の出力端子３に供給するための回路であって、トランジ
スタＱ2 およびＱ3 と、抵抗Ｒ1 およびＲ2 と、基準電
圧源５とからなっている。
【０００６】ここで、この増幅回路の出力電圧ＶO が一
定になる条件を考える。先ず、図４において、トランジ
スタＱ2 のエミッタ電流Ｉ2 は、下記の式で表され
る。
定になる条件を考える。先ず、図４において、トランジ
スタＱ2 のエミッタ電流Ｉ2 は、下記の式で表され
る。
【０００７】
【０００８】ここで、ＶBEQ2＝ＶBEQ3とすると、 Ｉ2 ＝（ＶR −ＶC ）／Ｒ2 となる。
【０００９】従って、負荷抵抗ＲL に流れる電流Ｉ
L は、下記の式のようになる。
L は、下記の式のようになる。
【００１０】
【００１１】式において、ＶR とＶBEQ0とは一定であ
るとすると、ＩL が一定であるためには、（Ｒ2 −２Ｒ
0 ）＝０、すなわちＲ2 ＝２Ｒ0 であればよい。この
時、図４において、出力電圧ＶO が電流Ｉ0 の変化に関
らず一定になる。
るとすると、ＩL が一定であるためには、（Ｒ2 −２Ｒ
0 ）＝０、すなわちＲ2 ＝２Ｒ0 であればよい。この
時、図４において、出力電圧ＶO が電流Ｉ0 の変化に関
らず一定になる。
【００１２】一例として、図４において、ＶR ＝２．４
Ｖ，Ｒ2＝１０ｋΩ，Ｒ0 ＝５ｋΩおよびＶBEQ2＝０．
７Ｖとすると、Ｉ2 ＝（２．４−ＶC ）／（１０×１０
3 ）（Ａ）およびＩ0 ／２＝（ＶC −０．７）／（２×
５×１０3 ）（Ａ）となるので、制御電圧ＶC を変化さ
せると、それぞれの電流値は下記の表１のようになる。
Ｖ，Ｒ2＝１０ｋΩ，Ｒ0 ＝５ｋΩおよびＶBEQ2＝０．
７Ｖとすると、Ｉ2 ＝（２．４−ＶC ）／（１０×１０
3 ）（Ａ）およびＩ0 ／２＝（ＶC −０．７）／（２×
５×１０3 ）（Ａ）となるので、制御電圧ＶC を変化さ
せると、それぞれの電流値は下記の表１のようになる。
【００１３】
【表１】
【００１４】表１を参照すると、図４に示す増幅回路で
は、制御電圧ＶC を変化させても電流ＩL には変化がな
く、従って負荷抵抗ＲL での電圧降下が一定となり出力
電圧ＶO が安定することが分る。
は、制御電圧ＶC を変化させても電流ＩL には変化がな
く、従って負荷抵抗ＲL での電圧降下が一定となり出力
電圧ＶO が安定することが分る。
【００１５】
【発明が解決しようとする課題】上述したように、図４
に示す増幅回路によれば、制御電圧ＶC を変化させて増
幅率を変えた時の出力電圧ＶO の変動を抑制することが
できる。しかしながら、この増幅回路でもまだ出力電圧
ＶO の変化がある。以下にその説明を行なう。
に示す増幅回路によれば、制御電圧ＶC を変化させて増
幅率を変えた時の出力電圧ＶO の変動を抑制することが
できる。しかしながら、この増幅回路でもまだ出力電圧
ＶO の変化がある。以下にその説明を行なう。
【００１６】前述した表１によれば、制御電圧ＶC を±
０．１Ｖ変化させると、トランジスタＱ2 のエミッタ電
流Ｉ2 は±２５％変動する。ところが一般に、バイポー
ラトランジスタでは、電流が倍になるとベース・エミッ
タ間電圧ＶBEが約１８ｍＶ変化する。表１の場合には、
このトランジスタのベース・エミッタ間電圧をＶBE＝
０．７Ｖと固定していたが、実際には、制御電圧ＶC の
変化に対してＶBEの変化が無視できなくなる。
０．１Ｖ変化させると、トランジスタＱ2 のエミッタ電
流Ｉ2 は±２５％変動する。ところが一般に、バイポー
ラトランジスタでは、電流が倍になるとベース・エミッ
タ間電圧ＶBEが約１８ｍＶ変化する。表１の場合には、
このトランジスタのベース・エミッタ間電圧をＶBE＝
０．７Ｖと固定していたが、実際には、制御電圧ＶC の
変化に対してＶBEの変化が無視できなくなる。
【００１７】いま仮に前述の条件に加えて、抵抗Ｒ1 の
値を１０ｋΩとし、又、トランジスタのベース・エミッ
タ間電圧をＶBE＝０．７Ｖに固定した場合について、制
御電圧ＶC を変化させた時の、トランジスタＱ2 のエミ
ッタ電流電流Ｉ2 およびトランジスタＱ3 のエミッタ電
流Ｉ3 の変化を求めてみると、下記の表２の結果にな
る。
値を１０ｋΩとし、又、トランジスタのベース・エミッ
タ間電圧をＶBE＝０．７Ｖに固定した場合について、制
御電圧ＶC を変化させた時の、トランジスタＱ2 のエミ
ッタ電流電流Ｉ2 およびトランジスタＱ3 のエミッタ電
流Ｉ3 の変化を求めてみると、下記の表２の結果にな
る。
【００１８】
【表２】
【００１９】表２を参照すると、この場合には、電流Ｉ
3 の変化率に比べて電流Ｉ2 の変化率の方が大きい。す
なわち、実際には、トランジスタＱ2 は、エミッタ電流
Ｉ2 の変化率が大きいためベース・エミッタ間電圧Ｖ
BEQ2の変動が大きく、例えば、Ｉ2 ＝３０μＡの時のＶ
BEQ2＝０．７Ｖとすると、制御電圧ＶC を１．８Ｖとし
た時は、Ｉ2 ＝６０μＡとはならず、約２μＡ小さくな
る。このような誤差は、制御電圧ＶC の範囲を更に広げ
ると更に大きくなる。
3 の変化率に比べて電流Ｉ2 の変化率の方が大きい。す
なわち、実際には、トランジスタＱ2 は、エミッタ電流
Ｉ2 の変化率が大きいためベース・エミッタ間電圧Ｖ
BEQ2の変動が大きく、例えば、Ｉ2 ＝３０μＡの時のＶ
BEQ2＝０．７Ｖとすると、制御電圧ＶC を１．８Ｖとし
た時は、Ｉ2 ＝６０μＡとはならず、約２μＡ小さくな
る。このような誤差は、制御電圧ＶC の範囲を更に広げ
ると更に大きくなる。
【００２０】上述のように、図４に示す改良された増幅
回路でも、制御電圧ＶC の変化に伴って出力電圧ＶO に
変動が表れてしまう。出力電圧が変動すると、次段への
直結化が困難になる。また出力電圧の変動分を考慮した
設計が必要になり、出力信号のダイナミックレンジも低
下してしまう。
回路でも、制御電圧ＶC の変化に伴って出力電圧ＶO に
変動が表れてしまう。出力電圧が変動すると、次段への
直結化が困難になる。また出力電圧の変動分を考慮した
設計が必要になり、出力信号のダイナミックレンジも低
下してしまう。
【００２１】本発明は上述のような従来の増幅回路の欠
点に鑑みてなされたものであって、増幅率を変化させた
時の出力電圧の安定性に優れた増幅回路を提供すること
を目的とする。
点に鑑みてなされたものであって、増幅率を変化させた
時の出力電圧の安定性に優れた増幅回路を提供すること
を目的とする。
【００２２】
【課題を解決するための手段】本発明の増幅回路は、コ
レクタ側には負荷抵抗が設けられ、エミッタ側には、外
部から入力される制御電圧に応じて電流値が変化する定
電流源が設けられた第１のバイポーラトランジスタを有
する差動増幅器と、ベース電位が外部から入力される基
準電圧によって決まる第２のバイポーラトランジスタ
と、ベース電位が前述の外部からの制御電圧によって制
御される第３のバイポーラトランジスタと、第２のバイ
ポーラトランジスタのエミッタと第３のバイポーラトラ
ジスタのエミッタとの間に設けられた抵抗とを含み、第
２のバイポーラトランジスタおよび第３のバイポーラト
ランジスタは、それぞれのエミッタに等しい大きさの電
流が流れており、外部からの制御電圧の増減に応じて差
動増幅器の電流源の電流変化を相殺する相殺電流を発生
し、この相殺電流を、差動増幅器を構成する第１のバイ
ポーラトランジスタのコレクタと負荷抵抗との接続点に
供給するように動作することを特徴としている。
レクタ側には負荷抵抗が設けられ、エミッタ側には、外
部から入力される制御電圧に応じて電流値が変化する定
電流源が設けられた第１のバイポーラトランジスタを有
する差動増幅器と、ベース電位が外部から入力される基
準電圧によって決まる第２のバイポーラトランジスタ
と、ベース電位が前述の外部からの制御電圧によって制
御される第３のバイポーラトランジスタと、第２のバイ
ポーラトランジスタのエミッタと第３のバイポーラトラ
ジスタのエミッタとの間に設けられた抵抗とを含み、第
２のバイポーラトランジスタおよび第３のバイポーラト
ランジスタは、それぞれのエミッタに等しい大きさの電
流が流れており、外部からの制御電圧の増減に応じて差
動増幅器の電流源の電流変化を相殺する相殺電流を発生
し、この相殺電流を、差動増幅器を構成する第１のバイ
ポーラトランジスタのコレクタと負荷抵抗との接続点に
供給するように動作することを特徴としている。
【００２３】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例に
よる増幅回路の回路図である。
を参照して説明する。図１は、本発明の第１の実施例に
よる増幅回路の回路図である。
【００２４】図１を参照すると、本実施例が図４に示す
従来の増幅器と異なるのは、相殺電流発生部４１であ
る。
従来の増幅器と異なるのは、相殺電流発生部４１であ
る。
【００２５】以下に、本実施例の回路動作について述べ
る。本実施例においては、差動増幅器の負荷抵抗ＲL に
は、電流Ｉ0 ／２の他に、トランジスタＱ3 のエミッタ
電流Ｉ3 が流れる。この電流Ｉ3 は、トランジスタＱ2
のエミッタを流れる電流Ｉ2 と同じくなるようにされて
いる。電流Ｉ2 の値は、基準電圧源５の電圧ＶR ，制御
電圧ＶC および抵抗Ｒ2 によって決まる。
る。本実施例においては、差動増幅器の負荷抵抗ＲL に
は、電流Ｉ0 ／２の他に、トランジスタＱ3 のエミッタ
電流Ｉ3 が流れる。この電流Ｉ3 は、トランジスタＱ2
のエミッタを流れる電流Ｉ2 と同じくなるようにされて
いる。電流Ｉ2 の値は、基準電圧源５の電圧ＶR ，制御
電圧ＶC および抵抗Ｒ2 によって決まる。
【００２６】すなわち、電流Ｉ2 に対して、トランジス
タＱ4 とＱ5 ，抵抗Ｒ4 とＲ5 とからなるカレントミラ
ー回路、およびトランジスタＱ6 とＱ7 ，抵抗Ｒ6 とＲ
7 とで構成されるカレントミラー回路のトータルで、Ｉ
1 ＝２Ｉ2 の電流がトランジスタＱ8 のコレクタに流れ
る。従って、トランジスタＱ3 を流れる電流Ｉ3 は、Ｉ
3 ＝Ｉ1 −Ｉ2 ＝２Ｉ2 −Ｉ2 ＝Ｉ2 となって、トラン
ジスタＱ2 を流れる電流Ｉ2 と同一になる。このため、
トランジスタＱ3 のベース・エミッタ間電圧とトランジ
スタＱ2 のベース・エミッタ間電圧とが常に等しくな
り、電流Ｉ2 の値は、ベース・エミッタ間電圧の電流変
化による変動の影響を受けない。又、差動増幅器を流れ
る電流Ｉ0 は、表１から分るように、変化率が電流Ｉ2
の変化率に対して小さいために安定している。
タＱ4 とＱ5 ，抵抗Ｒ4 とＲ5 とからなるカレントミラ
ー回路、およびトランジスタＱ6 とＱ7 ，抵抗Ｒ6 とＲ
7 とで構成されるカレントミラー回路のトータルで、Ｉ
1 ＝２Ｉ2 の電流がトランジスタＱ8 のコレクタに流れ
る。従って、トランジスタＱ3 を流れる電流Ｉ3 は、Ｉ
3 ＝Ｉ1 −Ｉ2 ＝２Ｉ2 −Ｉ2 ＝Ｉ2 となって、トラン
ジスタＱ2 を流れる電流Ｉ2 と同一になる。このため、
トランジスタＱ3 のベース・エミッタ間電圧とトランジ
スタＱ2 のベース・エミッタ間電圧とが常に等しくな
り、電流Ｉ2 の値は、ベース・エミッタ間電圧の電流変
化による変動の影響を受けない。又、差動増幅器を流れ
る電流Ｉ0 は、表１から分るように、変化率が電流Ｉ2
の変化率に対して小さいために安定している。
【００２７】本実施例において、従来の増幅回路におけ
ると同様に、基準電圧ＶR ＝２．４Ｖ，Ｒ2 ＝１０ｋ
Ω，Ｒ0 ＝５ｋΩとすると、表１と同じものが得られ
る。しかし、従来の増幅器においては、表１の電流Ｉ2
の値には誤差が含まれているのに対して、本実施例にお
いては誤差は殆んどなく、出力電圧ＶO は安定したもの
になっている。
ると同様に、基準電圧ＶR ＝２．４Ｖ，Ｒ2 ＝１０ｋ
Ω，Ｒ0 ＝５ｋΩとすると、表１と同じものが得られ
る。しかし、従来の増幅器においては、表１の電流Ｉ2
の値には誤差が含まれているのに対して、本実施例にお
いては誤差は殆んどなく、出力電圧ＶO は安定したもの
になっている。
【００２８】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例による増幅回路の
回路図である。
する。図２は、本発明の第２の実施例による増幅回路の
回路図である。
【００２９】図２を参照すると、本実施例の増幅回路に
おいては、負荷の抵抗ＲL への相殺電流Ｉ8 は、グラン
ド基準のカレントミラー回路から与えられているので、
図１に示す第１の実施例に比べて素子数は増加するが、
さらに低電圧での動作が可能となる。
おいては、負荷の抵抗ＲL への相殺電流Ｉ8 は、グラン
ド基準のカレントミラー回路から与えられているので、
図１に示す第１の実施例に比べて素子数は増加するが、
さらに低電圧での動作が可能となる。
【００３０】
【発明の効果】以上説明したように、本発明の増幅回路
は、定電流源の電流を変えて増幅率を変化させる場合
に、負荷抵抗に表れる電流変動を打消すために与える相
殺電流として、トランジスタのベース・エミッタ間電圧
の電流特性の影響を殆ど受けない相殺電流を与えてい
る。このことにより、本発明によれば、増幅回路の増幅
率を変えた時に起る出力電圧の変動を抑制することがで
き、また出力のダイナミックレンジをより一層安定させ
ることができる。
は、定電流源の電流を変えて増幅率を変化させる場合
に、負荷抵抗に表れる電流変動を打消すために与える相
殺電流として、トランジスタのベース・エミッタ間電圧
の電流特性の影響を殆ど受けない相殺電流を与えてい
る。このことにより、本発明によれば、増幅回路の増幅
率を変えた時に起る出力電圧の変動を抑制することがで
き、また出力のダイナミックレンジをより一層安定させ
ることができる。
【図１】本発明の第１の実施例による増幅回路の回路図
である。
である。
【図２】本発明の第２の実施例による増幅回路の回路図
である。
である。
【図３】従来の増幅回路一例の回路図である。
【図４】従来の増幅回路の他の例の回路図である。
１ 定電流源 ２ 制御端子 ３ 出力端子 ４０，４１ 相殺電流発生部 ５ 基準電圧源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−26113（ＪＰ，Ａ) 特開 昭61−57107（ＪＰ，Ａ) 特開 平１−228205（ＪＰ，Ａ) 特開 平４−11402（ＪＰ，Ａ) 特開 平３−214912（ＪＰ，Ａ) 特開 平２−192308（ＪＰ，Ａ) 特開 昭61−78214（ＪＰ，Ａ) 実開 平１−86312（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/18
Claims (1)
- 【請求項１】 コレクタ側には負荷抵抗が設けられ、エ
ミッタ側には、外部から入力される制御電圧に応じて電
流値が変化する定電流源が設けられた第１のバイポーラ
トランジスタを有する差動増幅器と、 ベース電位が外部から入力される基準電圧によって決ま
る第２のバイポーラトランジスタと、 ベース電位が前記外部からの制御電圧によって制御され
る第３のバイポーラトランジスタと、 前記第２のバイポーラトランジスタのエミッタと前記第
３のバイポーラトラジスタのエミッタとの間に設けられ
た抵抗とを含み、 前記第２のバイポーラトランジスタおよび前記第３のバ
イポーラトランジスタは、それぞれのエミッタに等しい
大きさの電流が流れ、前記外部からの制御電圧の増減に
応じて前記電流源の電流変化を相殺する相殺電流を発生
し、この相殺電流を、前記差動増幅器を構成する第１の
バイポーラトランジスタのコレクタと前記負荷抵抗との
接続点に供給するように動作することを特徴とする増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186013A JP3008569B2 (ja) | 1991-07-25 | 1991-07-25 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186013A JP3008569B2 (ja) | 1991-07-25 | 1991-07-25 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529855A JPH0529855A (ja) | 1993-02-05 |
| JP3008569B2 true JP3008569B2 (ja) | 2000-02-14 |
Family
ID=16180858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3186013A Expired - Lifetime JP3008569B2 (ja) | 1991-07-25 | 1991-07-25 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008569B2 (ja) |
-
1991
- 1991-07-25 JP JP3186013A patent/JP3008569B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529855A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP3008569B2 (ja) | 増幅回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| JP3397655B2 (ja) | 定電圧発生装置 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH06326527A (ja) | 増幅回路 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JPS6130448B2 (ja) | ||
| JP3431380B2 (ja) | バンドギヤツプ回路 | |
| JPH0513051Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3509317B2 (ja) | 直流コントロール回路 | |
| JP2613266B2 (ja) | 電圧・電流変換回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPS6325768Y2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3009980B2 (ja) | 可変利得増幅器 | |
| JPS6221059Y2 (ja) | ||
| JP3396524B2 (ja) | 電圧電流変換回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2727389B2 (ja) | 温度特性補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |