JPS645489B2 - - Google Patents

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は、同じ値の入力電流について２つの極
性のうちのいずれかの極性の電圧出力を提供する
ように、極性選択入力に印加される信号に応答し
て動作可能な、２つの極性をスイツチできる入力
演算増幅器回路に関する。

〔先行技術〕

このような演算増幅器が、IBM Technical
Disclosure Bulletin、Vol.24、No.５、Oct.1981、
pp.2432to2434に、４ビツト、２極性の乗算動作
デジタル・アナログ変換器の１部分として組込ま
れて示されている。この文献では、一方向性の電
流出力を有する４ビツト乗算動作デジタル・アナ
ログ変換器が、電圧レベル・シフト及び電流反転
を実行する電流ミラー部を与えている。電流ミラ
ー部は、必要なら、入力条件にかかわらずゼロ出
力を提供するように、オフにスイツチされ得る
し、また、全てのデジタル入力値についていずれ
かの極性にスイツチ可能な必要とされる利得の出
力電圧信号を発生する、スイツチ可能な入力演算
増幅器を与える。この必要とされる機能を実行す
ることができる演算増幅回路の詳細については、
前記文献には開示されていない。

増幅器の正の制御入力に存在する電圧レベルに
依存して、反転された又は反転されない（以下、
非反転とする）信号出力を発生することができる
演算増幅器が、Elektor（GB）Vol.6、July／
August 1980、pp.7−25の文献に示されている。

予め決められた組の装置が提供されている単一
チツプの基本的な構成ブロツク（basic building
block）から回路を形成することが、コンピユー
タ産業においてより一般的になつてきている。こ
のようなチツプで利用できる種々の装置の数は限
られているので、使用される技術に依存するが、
利用できる装置のみを用いて所望の機能を有する
回路を設計するためには、かなりの技能と才能が
養われなければならない。IBM（登録商標）社が
用いているマスタ・スライスとして知られた基本
的な構成ブロツクは、バイポーラ技術を用いて構
成された複数の論理装置を提供する。主として論
理装置の構成を指向した技術を用いても、アナロ
グ回路を構成することができるが、制約が大き
く、またこのような方法では、個別部品を外部的
に接続しなければ多種類の回路を形成することは
できない。利用できる技術によつて強いられるこ
の制約とは別に、各マスタ・スライス・チツプに
できる限り多くの機能をもたせるように、装置を
最も経済的に、効率的に使用するのが望ましい。

IBM（登録商標）社のマスタ・スライスで用い
られている技術は、FETを含む種々の高周波数
装置をチツプに構成するのには適していない。
Elektorの文献に示された回路に関係した１つの
明白な問題は、スイツチング動作がFET装置に
依存するということであり、そして、これは、前
記IBM（登録商標）社の技術を用いてマスタ・ス
ライスに構成することができないので、開示され
た増幅器は全く適していない。さらに、増幅器の
スイツチングを制御するため、このような方法に
おいてFET装置を使用することは、出力に移さ
れることになるオフセツトを必然的に導入するこ
とになり、さらに追加の装置を用いた変更が必要
になる。

〔本発明の概要〕

本発明は、所望のスイツチング機能を実行する
増幅回路の独特の設計により、先行技術の問題を
解決するものであり、外部的な構成成分の必要な
しに、チツプの技術を用いてチツプに形成され得
る構成成分のみを必要とし、構成成分の使用にお
いて非常に経済的である。

本発明は、前記のような利点を次のような増幅
器を提供することにより達成する。即ち、増幅器
は、入力の一方の組が選択されるときには、反転
動作する増幅器として働らき、入力の他方の組が
選択されるときには、非反転動作の増幅器として
働らくように、接続された２つのフイードバツク
抵抗体を有する、２つの極性をスイツチできる入
力演算増幅器を提供することである。２つの抵抗
体は、夫々、各極性についての増幅器の利得を決
める。回路接続は、一方の極性での動作のとき
に、他方の極性に関係した抵抗体が何ら影響を与
えないように、また逆の場合にもそのようになる
ように行なわれる。

〔本発明の実施例〕

本発明を十分に理解するために、添付図面を参
照して本発明の好実施例を述べる。

第１図に概略的に示された回路は、スイツチ制
御端子４に印加された適切な電圧により各々が選
択可能である、２組の異なる入力２及び３を有し
ている２つの極性をスイツチできる入力演算増幅
器１より成る。増幅器は、一方の動作モードで
は、反転増幅器として機能するように接続され、
他方の動作モードでは、非反転増幅器として機能
するように接続される。従つて、共通入力端子５
の入力電流は、入力端子の一方の組の負入力２．
１に印加され、また入力端子の他方の組の正入力
３．２に印加される。入力端子の前記一方の組の
正入力２．２は接地され、フイードバツク抵抗体
Ｒ２が、負入力２．１と増幅器の出力端子６との
間に接続されている。この場合にはアツプ・レベ
ルのTTL信号である。スイツチ制御端子４の適
切な電圧による入力の組２の選択は、抵抗体Ｒ２
の値により決まる利得で、増幅器を反転モードに
する。入力端子の前記他方の組の負入力３．１
は、出力端子６に直接接続され、正の入力端子
は、抵抗体Ｒ１を介して接地電位に分路されてい
る。この場合にはダウン・レベルのTTL信号に
よる入力の組３の選択は、抵抗体Ｒ１の値により
決まる利得で、増幅器を非反転モードにする。

反転モードのときには、高利得（10²＜Ａ＜
10⁴）の演算増幅器から出力を生じるのに必要と
される小さな差動入力電圧のために、入力２．１
の電圧は、事実上の接地電位にある。それ故に、
抵抗体Ｒ１を通れる電流は、ゼロに向う。従つ
て、増幅器へ流れる電流もまた、ゼロに向うの
で、入力端子５からの入力電流I_ioの全ては、抵抗
体Ｒ２を流れ、負の出力電圧V_p＝−I_io×R2を発
生する。

非反転モードのときには、増幅器は電圧フオロ
ア・モードで動作し、出力電圧は入力３．２の電
圧に追従する。この場合、抵抗体Ｒ２を流れる電
流はゼロに向う。そして、増幅器中の電流もまた
ゼロに向うので、入力端子５からの入力電流I_ioの
全ては、抵抗体Ｒ１を流れ、正の出力電圧V_p＝
I_io×R1を発生する。

この回路の集積回路としての実施例が、第２図
に示されている。この図では、第１図で用いられ
たのと同じ参照番号が、対応する事項を示すため
に用いられている。演算増幅器の入力段は、非反
転部分として長い尾部を付けられた組の構成
（long―tailed pair configuration）に接続され
たトランジスタＴ１及びＴ２と、反転部分として
同様に接続されたトランジスタＴ３及びＴ４とか
ら成る。

増幅器の差動入力２及び３は、４つのトランジ
スタへはベース接続により提供される。従つて、
共通入力端子５の電流入力信号I_ioは、トランジス
タＴ１のベース（増幅器の非反転部分の正入力
３．２）及びトランジスタＴ４のベース（反転部
分の負入力２．１）に直接印加される。トランジ
スタＴ２のベース（非反転部分の負入力３．１）
は、増幅器の出力端子６に接続され、トランジス
タＴ３のベース（反転部分の正入力２．２）は接
地接続される。さらに、トランジスタＴ１の正入
力３．２（及びトランジスタＴ４への負入力２．
１）は、抵抗体Ｒ１を介して接地へ分路される。
トランジスタＴ４の負入力２．１（及びトランジ
スタＴ１の正入力３．２）は、抵抗体Ｒ２を介し
て増幅器の出力端子６に接続される。

トランジスタＴ１及びＴ２のエミツタとトラン
ジスタＴ３及びＴ４のエミツタは、夫々さらにト
ランジスタＴ５とＴ６に接続される。これらのト
ランジスタは、トランジスタＴ７及び抵抗体Ｒ３
により提供される電流源に、長い尾部を付けられ
た組の構成で接続されている。トランジスタＴ５
及びＴ６は、演算増幅器の入力段の２つの部分の
うちの一方又は他方を選択するためのスイツチと
して動作する。電流源Ｔ７及びＲ３は、相対値が
２I₁の電流を引くので、増幅器への入力電流が存
在しない場合、電流I₁が、増幅器の選択された部
分の各トランジスタＴ１及びＴ２又はＴ３及びＴ
４を流れる。

増幅器の反転部分又は非反転部分の選択を制御
するトランジスタＴ５及びＴ６のスイツチ動作
は、スイツチ制御端子４に印加されるTTLレベ
ル信号により行なわれる。この端子４は、抵抗体
Ｒ４と電流源Ｔ９及びＲ５に直列に接続されたコ
レクタ／エミツタ・パスを有しているトランジス
タＴ８のベースに接続される。電流源は、定電流
I₁に類似する大きさの定電流I₂を定める。ノード
７の予め決められた電圧Ｖが、スイツチ・トラン
ジスタＴ５のベースに接続される。電圧Ｖの大き
さは、端子４に印加される信号の大きさに従つて
変化し、そしてノード８に生じ且つ他方のスイツ
チ・トランジスタＴ６のベースに与えられる基準
電圧V_refのあたりで振動するように構成される。
基準電圧V_refは、ダイオードとして機能するよう
に接続されたトランジスタＴ１０と、抵抗体Ｒ
６，Ｒ７と、やはりダイオードとして機能するよ
うに接続されたトランジスタＴ１１及びＴ１２と
の直列接続を通つて引かれる等しい定電流I₂によ
り定められる。V_refの値は、接地電位よりも下に
２つのダイオードＴ１１，Ｔ１２のV_be降下した
ところ（V_be降下の２倍したところ）に固定され
る。

動作時には、端子４にアツプ・レベルの極性選
択信号が、トランジスタＴ５のベース電圧をV_ref
よりも上に上昇させ、トランジスタＴ５をオンに
スイツチして、増幅器の非反転部分を選択する。
端子４のダウン・レベルの極性選択信号は、電圧
ＶをV_refよりも下に降下させ、トランジスタＴ６
をオンにスイツチして、増幅器の反転部分を選択
する。トランジスタＴ５が飽和動作するのを避け
るために、そのベースにおける電圧振動が、トラ
ンジスタＴ５及びＴ６のベース間にクランプ・ダ
イオードとして接続されたトランジスタＴ１３に
より、接地電位よりも上の１V_beに限定される。

増幅器は、第１図を参照して述べたように動作
する。従つて、非反転モードでは、トランジスタ
Ｔ１及びＴ２が導電し、トランジスタＴ２のベー
スが端子６の出力電圧に結合される。出力とトラ
ンジスタＴ２のベースとの間の相互連結の負フイ
ードバツクは、出力電圧を、トランジスタＴ１の
ベース電圧に等しくする。従つて、入力電流I_ioの
全てが、抵抗体Ｒ１を流れ、出力端子６に正の電
圧I_io×R1を与える。抵抗体Ｒ２には電流が流れ
ず、抵抗体の両端は、出力電圧である。

反転モードでは、トランジスタＴ３及びＴ４が
導電し、トランジスタＴ３のベースが接地電位に
結合される。トランジスタＴ４のベースもまた、
抵抗体２の負のフイードバツクにより接地電位に
ある。従つて、入力電流は、接地電位から抵抗体
Ｒ２を通つて出力端子６へ流れ、出力端子６に負
の電圧−I_io×R2を与える。抵抗体Ｒ１には電流
は流れず、抵抗体Ｒ１は、接地電位に結合された
一方の端と、事実上の接地電位にある他方の端と
を有する。

選択される動作モードに依存して、トランジス
タＴ２及びＴ４を通る電流は、トランジスタＴ１
５のエミツタ／コレクタ・パス中に電流を反映さ
せるために、接地電位に至るトランジスタＴ１
４，Ｔ１５，Ｔ１６及びＴ１７並びに抵抗体Ｒ８
より成る電流ミラー結合に印加される。構成は、
トランジスタＴ１５のうちからの公称電流I₁が、
定電流I₁を定めるトランジスタＴ１８及び抵抗体
Ｒ９により提供されるその電流源の要求にまさに
あうようになされる。増幅器を通る入力電流I_ioの
結果としての公称電流値における変化により、抵
抗体１０をエミツタ・パスに有し対応する電圧振
動をコレクタに生じるトランジスタＴ１９のベー
スに電流が流される。関係する電圧は小さいの
で、ダーリントン構成に接続されたもう１つのト
ランジスタＴ２０が、信号を受取りさらに増幅す
るように結合されている。トランジスタＴ２０の
コレクタにおける出力電圧が、出力端子６に現わ
れる出力電圧である。

【図面の簡単な説明】

第１図は本発明による２つの極性の演算増幅器
の概略図である。第２図は、マスタ・スライス・
チツプの技術を用いて形成された回路の詳細な構
成を示す。 １……増幅器、２．１，２．２，３．１，３．
２……増幅器入力、４……スイツチ制御端子、５
……共通入力端子、６……出力端子。

Claims (1)

1. 【特許請求の範囲】 １ ベースが入力端子に接続されると共に第１抵
   抗体を介して接地されている第１トランジスタ
   と、ベースが出力端子に接続されている第２トラ
   ンジスタとから成り、両トランジスタのエミツタ
   が共通接続された第１入力段と、 ベースが接地されている第３トランジスタと、
   ベースが前記入力端子に接続されると共に第２抵
   抗体を介して前記出力端子に接続されている第４
   トランジスタとから成り、両トランジスタのエミ
   ツタが共通接続された第２入力段と、 スイツチ制御端子に印加される極性選択信号の
   大きさに応じて変化するスイツチング電圧がベー
   スに印加されコレクタが前記第１入力段の共通接
   続されたエミツタに接続された第５トランジスタ
   と、所定の基準電圧がベースに印加されコレクタ
   が前記第２入力段の共通接続されたエミツタに接
   続された第６トランジスタとから成り、両トラン
   ジスタのエミツタが共通接続されて電流源に接続
   されたスイツチ段と、 を備えた演算増幅器回路。