JP2005192141A - 電流増幅回路 - Google Patents

Abstract

【課題】 従来の電流出力回路は構成が複雑であり、かつ電圧制御信号と制限電流制御信号の２つの制御信号が必要であったという課題を解決する。
【解決手段】 非反転入力端子と反転入力端子の２つの入力端子を有する増幅器の非反転入力端子と出力端子の間に第１の抵抗を配置し、反転入力端子と出力端子との間に第２の抵抗を配置しするようにした。簡単な構成で電流範囲の拡大、変換ができる。
【選択図】 図１

Description

本発明は、電流を増幅あるいは減衰する電流増幅回路に関し、特にＬＳＩテスタや電流電圧測定器に用いて好適な電流増幅回路に関するものである。

出力電圧を制御して、電流出力を行う装置が、例えば特許文献１等に記載されている。以下、図面を用いて説明する。

特開２００２−２８６８０８号公報

図４に、出力電流の制限値および出力電圧を制御できる電流出力回路の構成を示す。図４において、電圧出力制御端子３１および制限電流制御端子３２には、それぞれ電圧制御信号Ｖｖｃ、制限電流制御信号Ｖｉｃが印可される。増幅器Ｑ１１，Ｑ１２、Ｑ１３で利得（−Ｒｆ／Ｒｓ）の増幅器が構成され、電圧制御信号Ｖｖｃはこの利得だけ増幅される。

出力端子３３から出力される電流の値は抵抗Ｒｏで検出され、増幅器Ｑ１４でＡ倍に増幅される。出力電流の値が小さいときは増幅器Ｑ１４の出力も小さくなり、増幅器Ｑ１５の出力は高くなる。そのため、ダイオードＤ１１によって増幅器Ｑ１５は切り離されるので、出力端子３３の電圧Ｖｏは下記（１）式の値になる。
Ｖｏ＝（−Ｒｆ／Ｒｓ）×Ｖｖｃ ・・・・・・・・・・ （１）

出力電流の値が大きくなるに従って、増幅器Ｑ１５の出力電圧が低下していく。増幅器Ｑ１５の出力が増幅器Ｑ１１の非反転入力端子の電圧より小さくなるとダイオードＤ１１がオンになり、増幅器Ｑ１１の非反転入力端子はマイナス側に引かれる。そのため、出力電流Ｖｏは低下する。すなわち、出力電流が制限される。

制限電流制御信号Ｖｉｃは抵抗Ｒ１２を介して増幅器Ｑ１５の反転入力端子に入力されているので、増幅器Ｑ１５の出力電圧はこの制限電流制御信号によって制御することができる。抵抗Ｒｏ、Ｒ１２，Ｒ１３の抵抗値を同じＲｏ、Ｒ１２，Ｒ１３で、制限電流制御信号Ｖｉｃの電圧を同じＶｉｃで表し、増幅器Ｑ１４の利得をＡとすると、制限された出力電流Ｉｏは下記（２）式になる。
Ｉｏ＝（Ｒ１３×Ｖｉｃ）／（Ｒ１２×Ｒｏ×Ａ） ・・・・・ （２）

すなわち、この電流出力回路は出力電圧と出力電流の制限値の両方を独立に制御することができる。

しかし、このような電流出力回路は増幅器が５個必要なために回路構成が複雑であり、また電圧制御信号Ｖｖｃと制限電流制御信号Ｖｉｃの２つの信号が必要であるという課題があった。また、ＬＳＩテスタの構造上、数、大きさ、より近くに置く必要なものとのスペースの取り合いにより、被測定ＩＣの近くには置くことができない。そのため、大電流通電用では、経路抵抗、インダクタンスによる不十分な電流応答、微小電流域では浮遊容量によるセトリング時間の遅れとなり、高速、高精度測定を阻害している。

従って本発明が解決しようとする課題は、簡単な構成で出力電流の範囲を可変することができる電流増幅回路を提供することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
反転入力端子と非反転入力端子の２つの入力端子と１つの出力端子を有し、前記非反転入力端子に入力信号が入力される増幅器と、
前記非反転入力端子と前記出力端子にその両端が接続される第１の抵抗と、
前記出力端子と前記反転入力端子にその両端が接続される第２の抵抗と、
を備え、前記第２の抵抗と前記反転入力端子の接続点から出力信号を得るようにしたものである。構成が簡単になる。

請求項２記載の発明は、請求項１記載の発明において、
入力信号が入力される第１の前記電流増幅回路と、
前記第１の電流増幅回路の出力が入力される第２の前記電流増幅回路で構成するようにしたものである。電流制限機能を付加できる。

請求項３記載の発明は、請求項２記載の発明において、
前記第２の増幅回路の出力を前記第１の電流増幅回路の入力に帰還する位相補償回路を具備したものである。安定度が増加する。

本発明によれば次のような効果がある。
請求項１記載の発明によれば、増幅器の非反転入力端子と出力端子の間に第１の抵抗を配置し、反転入力端子と出力端子の間に第２の抵抗を配置するようにした。

簡単な構成で出力電流の範囲を数ｐＡから１００Ａ程度にまで拡大し、また逆に減衰することができる。従って、通常の電圧・電流制限回路の出力側に挿入することで、電流範囲の拡大、変換が簡単にできるという効果がある。

また、ＩＣテスタでは、ＩＣテスタ本体と被測定ＩＣを結ぶケーブルに流す電流の変化範囲を小さくし、被測定ＩＣ側に配置した本発明の電流増幅回路で電流範囲の拡大、変換を行うことにより、より高精度の測定が可能になるという効果がある。

請求項２記載の発明によれば、請求項１記載の発明において、電流増幅回路を２個直列に接続するようにした。請求項１記載の発明では、電流制限を受けた信号が入力されると出力電圧が発散するという欠点があるが、本発明では出力電圧が上昇することがない電流制限回路を実現することができるという効果がある。

請求項３記載の発明によれば、請求項２記載の発明において、位相補償回路を介して出力信号を入力側に帰還するようにした。容量性の負荷が接続されても動作が不安定になることがないという効果がある。

以下本発明を図面を用いて詳細に説明する。図１は本発明に係る電流増幅回路の一実施例を示す構成図である。

図１において、Ｑ１は反転入力端子と非反転入力端子の２つの入力端子および１つの出力端子を有する増幅器である。ＩＮは入力端子であり、入力信号が印可される。また、この入力端子ＩＮは増幅器Ｑ１の非反転入力端子に接続される。

Ｒ１は抵抗であり、その一端は増幅器Ｑ１の非反転入力端子に、他端は増幅器Ｑ１の出力端子に接続される。Ｒ２は抵抗であり、その一端は増幅器Ｑ１の出力端子に、他端は増幅器Ｑ１の反転入力端子に接続される。ＯＵＴは出力端子であり、増幅器Ｑ１の反転入力端子と抵抗Ｒ２の接続点に接続され、出力信号を出力する。

このような構成において、入力端子ＩＮに印可される入力信号の電圧をＶｉ、この入力端子ＩＮから流入する電流をＩｉ、抵抗Ｒ１，Ｒ２の抵抗値を同じ記号のＲ１，Ｒ２とし、出力端子ＯＵＴの電圧をＶｏ、この出力端子ＯＵＴから流れ出る電流をＩｏとする。

増幅器Ｑ１の非反転入力端子および反転入力端子には電流が流れず、かつこれら２つの入力端子間には電位差が発生しないことから、下記（３）、（４）式が成立する。
Ｖｏ＝Ｖｉ ・・・・・・・・・・・・・・・・・ （３）
Ｖｏ＝Ｒ２×Ｉｏ＋Ｒ１×Ｉｉ＋Ｖｉ ・・・・・ （４）

前記（３）、（４）式から、下記（５）式を導出することができる。
Ｉｏ＝−（Ｒ１／Ｒ２）×Ｉｉ ・・・・・ （５）
すなわち、増幅器１つと抵抗２本のみで、電圧が変化せず、かつ電流のみを増幅することができる電流増幅回路を構成することができる。

前記（５）式からわかるように、入力電流と出力電流の関係は抵抗Ｒ１，Ｒ２の抵抗比を変えることによって任意の値に設定することができる。Ｒ２をＲ１より大きくすると、電流減衰器として使用することが出来る。

図２に本発明の他の実施例を示す。図２（Ａ）は図１の電流増幅回路を２つ直列に接続して、電流制限機能を付加したものである。図２において、１１，１２は図１に示した電流増幅回路であり、この実施例ではこの電流増幅回路１１，１２を直列に接続している。

図１の電流増幅回路は、入力信号Ｖｉが電流制限を受けると帰還がかかり、出力端子ＯＵＴから更に電流を流そうとして出力電圧が上昇する。この実施例では図１の電流増幅回路を２つ直列に接続することによりこの出力電圧の上昇を回避し、通常の電圧・電流制限回路として動作させるようにしたものである。

図２（Ｂ）の実施例は、図２（Ａ）の実施例に位相補償回路を付加したものである。なお、図２（Ａ）と同じ要素には同一符号を付し、説明を省略する。図２（Ｂ）において、１３は図１実施例と同様構成の電流増幅回路である。Ｒ３は抵抗であり、入力端子ＩＮと増幅器Ｑ１の非反転入力端子間に接続されている。抵抗Ｒ１の一端は、抵抗Ｒ３と入力端子ＩＮとの接続点に接続される。

図１実施例で説明したように、増幅器Ｑ１の入力端子には電流が流れることはない。従って、抵抗Ｒ３を挿入しても、電流増幅回路としての動作は図１実施例と同じになる。

Ｃ１はコンデンサであり、電流増幅回路１２の出力側と増幅器Ｑ１の非反転入力端子との入力側の間に接続される。抵抗Ｒ３とコンデンサＣ１で位相補償回路を構成しており、この位相補償回路を介して、出力を入力側に帰還するようにしている。

図２（Ａ）の実施例は容量性の負荷が接続されると動作が不安定になりやすい。そのため、出力をコンデンサＣ１と抵抗Ｒ１からなる位相補償回路を介して入力に帰還することにより位相補償を施して、安定性を高めるようにしたものである。なお、位相補償回路の構成は図３だけでなく、種々のものを用いることができる。

図３に、ＩＣテスタの構成を示す。図３において、２はＩＣテスタ本体、３は被測定ＩＣが搭載されているテストロードである。ＩＣテスタ本体２にはＤＵＴ電源やＤＣパラメトリック測定器が内蔵されている。

ＩＣテスタでは、その構成上ＩＣテスタ本体２とテストロード３間の距離は５〜１０ｍと長くなることが多い。また、ＩＣテスタ本体２からテストロード３に供給する電流は数μＡの微少電流から数十Ａの大電流まで幅があり、かつ急激に変動する場合が多い。

例えば、正常状態では数μＡの電流で動作している被測定ＩＣが動作不良になると、急激な電圧降下が発生して数十Ａの電流が流れる。この電流のために被測定ＩＣが破壊されると、電流値は数μＡに急激に減少する。

ＩＣテスタ本体２からテストロード３に微少電流を流すと、この間のケーブルの容量のために静定時間が長くなる。また、急激に変化する大電流を流すと、ケーブルのインダクタンスのためにテストロード３端での電圧の変化が緩やかになってしまう。

そのため、ＩＣテスタ本体２からはケーブルの容量やインダクタンスの影響を受けにくい大きさの電流で供給し、テストロード３に本発明の電流増幅回路を搭載し、増幅あるいは減衰して被測定ＩＣに供給するようにすると、高精度な測定が可能になる。

本発明の一実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 本発明の応用を説明するための構成図である。 従来の電流出力回路の構成図である。

符号の説明

Ｑ１ 演算増幅器
Ｒ１，Ｒ２、Ｒ３ 抵抗
ＩＮ 入力端子
ＯＵＴ 出力端子
Ｖｉ、Ｖｏ 電圧
Ｉｉ、Ｉｏ 電流
１１，１２、１３ 電流増幅回路
Ｃ１ コンデンサ

Claims (3)

1. 反転入力端子と非反転入力端子の２つの入力端子と１つの出力端子を有し、前記非反転入力端子に入力信号が入力される増幅器と、
   前記非反転入力端子と前記出力端子にその両端が接続される第１の抵抗と、
   前記出力端子と前記反転入力端子にその両端が接続される第２の抵抗と、
   を備え、前記第２の抵抗と前記反転入力端子の接続点から出力信号を得るようにしたことを特徴とする電流増幅回路。
2. 入力信号が入力される第１の前記電流増幅回路と、
   前記第１の電流増幅回路の出力が入力される第２の前記電流増幅回路を備えたことを特徴とする請求項１記載の電流増幅回路。
3. 前記第２の増幅回路の出力を前記第１の電流増幅回路の入力に帰還する位相補償回路を具備したことを特徴とする請求項２記載の電流増幅回路。
   

Images