JP2008167118A - 電流電圧増幅回路および半導体試験装置 - Google Patents

Abstract

【課題】電流電圧増幅回路を提供する。
【解決手段】非反転入力端子に入力信号が入力される増幅器Ｑ１と、増幅器Ｑ１の非反転入力端子と出力端子との間に接続される抵抗Ｒ１と、増幅器Ｑ１の出力端子と反転入力端子との間に接続される抵抗Ｒ２とを備え、抵抗Ｒ２と増幅器Ｑ１の反転入力端子との間にＤＵＴに信号を伝達する出力信号線を接続した電流増幅回路２０１に加え、出力信号線に非反転入力端子が接続され、反転入力端子と出力端子とが短絡された増幅器Ｑ２と、増幅器Ｑ１の反転入力端子と接地にその両端が接続される抵抗Ｒ３と、増幅器Ｑ１の反転入力端子と増幅器Ｑ２の出力端子にその両端が接続される抵抗Ｒ４と、を備えた電圧比設定回路３０１を設けた。
【選択図】図１

Description

本発明は、電流および電圧を増幅あるいは減衰する電流電圧増幅回路に関し、特にＬＳＩテスタや電流電圧測定器に用いて好適な電流電圧増幅回路、およびこれを用いた半導体試験装置に関するものである。

従来から、出力電流の制限値および出力電圧を制御できる電流出力回路は知られていた。例えば特許文献１（特開２００２−２８６８０８）には、５個の増幅器（オペアンプ）を用いて、電流出力回路は出力電圧と出力電流の制限値の両方を独立に制御することが可能な回路が提案されている。しかし、このような電流出力回路は回路構成が複雑であり、回路が大型化するという問題がある。また半導体試験装置の構造上、被試験デバイス（Device Under Test：以下「ＤＵＴ」という。）の近傍に回路を配置することが難しい。このため、大電流域では経路抵抗やインダクタンスによる電流応答が不十分となり、微小電流域では浮遊容量によるセトリング時間の遅れとなり、高速、高精度測定を阻害している。

そこで本件出願人は、特許文献２（特開２００５−１９２１４１）において、簡単な構成で出力電流の範囲を可変することができる電流増幅回路を提供している。

図３は、特許文献２にかかる電流増幅回路１０１の基本構成を説明する図である。Ｑ１は反転入力端子と非反転入力端子の２つの入力端子および１つの出力端子を有する増幅器である。ＩＮは入力端子であり、増幅器Ｑ１の非反転入力端子に接続される。抵抗Ｒ１は、一端は増幅器Ｑ１の非反転入力端子に、他端は増幅器Ｑ１の出力端子に接続される。抵抗Ｒ２は、一端は増幅器Ｑ１の出力端子に、他端は増幅器Ｑ１の反転入力端子に接続される。ＯＵＴは出力端子であり、増幅器Ｑ１の反転入力端子と抵抗Ｒ２の間に接続される。

上記構成において、入力端子ＩＮの電圧をＶｉ、電流をＩｉ、出力端子ＯＵＴの電圧をＶｏ、電流をＩｏとする。増幅器Ｑ１の非反転入力端子および反転入力端子には電流が流れず、かつこれら２つの入力端子間には電位差が発生しないことから、下記（１）、（２）式が成立する。
Ｖｏ＝Ｖｉ ・・・・・・・・・・・・・・・・・ （１）
Ｖｏ＝Ｒ２×Ｉｏ＋Ｒ１×Ｉｉ＋Ｖｉ ・・・・・ （２）
すると、次式（３）を導出することができる。
Ｉｏ＝−（Ｒ１／Ｒ２）×Ｉｉ ・・・・・・・・ （３）
すなわち、増幅器１つと抵抗２本のみで、電圧が変化せず、かつ電流のみを増幅する電流増幅回路を構成することができる。なお、入力電流と出力電流の関係は抵抗Ｒ１，Ｒ２の抵抗比を変えることによって任意の値に設定することができる。Ｒ２をＲ１より大きくすると、電流減衰器として使用することができる。

そして上記回路を半導体試験装置の電圧印加電流測定出力に接続することにより、電流レンジ以上の出力電流を測定することが可能となる。すなわち半導体試験装置において所定の電流値が測定されたとき、測定された電流のＲ１／Ｒ２倍の電流がＤＵＴに流れたということがわかる。

図４は特許文献２に記載された構成であって、上記の電流増幅回路を２つ直列に接続して、電流制限機能を付加した構成を示す図である。図３に示した電流増幅回路１０１は、入力信号Ｉｉが電流制限を受けると帰還がかかり、出力端子ＯＵＴから更に電流を流そうとして出力電圧が上昇する。この実施例では図３の電流増幅回路１０１の前段にもう一つ同じ構成の電流増幅回路１０２を接続することにより、電流量を補償して出力電圧の上昇を回避し、通常の電圧・電流制限回路として動作させるようにしたものである。
特開２００２−２８６８０８号公報 特開２００５−１９２１４１号公報

しかし、上記特許文献２に記載された構成では、確かに測定レンジ以上の出力電流を測定することは可能であるが、出力レンジ以上の電圧を印加することはできなかった。また、抵抗Ｒ２と増幅器Ｑ１の出力端子との接続位置であるセンシング点とＤＵＴとの間にリレーＳ１が配置されていたため、正確な電圧を出力することが難しかった。

そこで本発明は、半導体試験装置のレンジ以上に電圧を増幅して印加し、レンジ以上の電流や微小な電流を測定することを可能にする電流電圧増幅回路、およびこれを用いた半導体試験装置を提供することを目的としている。

上記課題を解決するために、本発明にかかる電流電圧増幅回路の代表的な構成は、反転入力端子と非反転入力端子の２つの入力端子と１つの出力端子を有し、非反転入力端子に入力信号が入力される第１増幅器と、第１増幅器の非反転入力端子と出力端子との間に接続される第１抵抗と、第１増幅器の出力端子と反転入力端子との間に接続される第２抵抗とを備え、第２抵抗と第１増幅器の反転入力端子との間に被試験デバイスに信号を伝達する出力信号線を接続した電流増幅回路に加え、出力信号線に非反転入力端子が接続され、反転入力端子と出力端子とが短絡された第２増幅器と、第１増幅器の反転入力端子と接地にその両端が接続される第３抵抗と、第１増幅器の反転入力端子と第２増幅器の出力端子にその両端が接続される第４抵抗と、を備えた電圧比設定回路を設けたことを特徴とする。

上記構成によれば、簡単な構成で出力電流の範囲を拡縮しうると共に、印加する電圧を高精度に増幅することができる。従って半導体試験装置と被試験デバイスとの間に本回路を配置することにより、半導体試験装置のレンジ以上の電圧を増幅して印加し、レンジ以上の電流や微小な電流を測定することができる。

さらに第１抵抗と第１増幅器の出力端子との間には、第１抵抗に出力端子が接続され、反転入力端子と出力端子とが短絡された第３増幅器と、第３増幅器の非反転入力端子と接地にその両端が接続される第５抵抗と、第３増幅器の非反転入力端子と第１増幅器の出力端子にその両端が接続される第６抵抗と、を備えた電流オフセット相殺回路を設けることが好ましい。

上記電圧比設定回路によって電圧を増幅した場合、電流が流れていない場合であっても電圧が増幅されるため、オフセット電流が流れてしまう。しかし上記電流オフセット相殺回路によれば、オフセット電流を削減し、より正確な測定値を得ることができる。

また第３抵抗および第４抵抗の比と、第５抵抗および第６抵抗の比が等しいことが好ましい。これによりオフセット電流をほぼ解消することができ、測定値をオフセットするまでもなく正確な値を得ることができる。

出力信号線において、該出力信号線と第２増幅器の非反転入力端子とが接続するセンシング点と、第２抵抗との間に、スイッチ回路を設けたことを特徴とする。試験装置とＤＵＴとの間に設けられるスイッチ回路よりもＤＵＴ側にセンシング点を配置することにより、ＤＵＴに印加される電圧を正確に反映し、高精度に電圧を増幅することができる。

さらに第２の電流増幅回路を備え、該第２の電流増幅回路の出力信号線を、第１増幅器の非反転入力端子に接続してもよい。第1増幅器への入力信号が電流制限を受けると帰還がかかり、出力端子から更に電流を流そうとして出力電圧が上昇してしまう。しかし上記構成によれば、電流量を補償して出力電圧の上昇を回避し、電圧・電流制限回路として動作させることができる。

本発明によれば、半導体試験装置のレンジ以上に電圧を増幅して印加し、レンジ以上の電流や微小な電流を測定することができる。

本発明にかかる電流電圧増幅回路の実施形態について説明する。なお、以下の実施例に示す寸法、材料、その他電圧値や電流値、抵抗値など具体的な数値などは、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。

図１は本実施形態にかかる電流電圧増幅回路の構成を説明する図である。図１に示す回路は、大別すれば電流増幅回路２０１、電圧比設定回路３０１、電流オフセット相殺回路４０１、第２の電流増幅回路５０１から構成されている。ＩＮは入力端子であり、例えば半導体試験装置の制御部から入力信号が印可される。ＯＵＴは出力端子であり、例えばＤＵＴに対して出力信号を出力する。

電流増幅回路２０１は、反転入力端子と非反転入力端子の２つの入力端子と１つの出力端子を有し、非反転入力端子に入力信号が入力される第１増幅器（以下、「増幅器Ｑ１」という。）と、増幅器Ｑ１の非反転入力端子と出力端子との間に接続される第１抵抗（以下、「抵抗Ｒ１」という。）と、増幅器Ｑ１の出力端子と反転入力端子との間に接続される第２抵抗（以下、「抵抗Ｒ２」という。）とを備え、抵抗Ｒ２と増幅器Ｑ１の反転入力端子との間に被試験デバイス（Device Under Test：以下「ＤＵＴ」という。）に信号を伝達する出力信号線Ｌ１を接続して構成している。出力信号線Ｌ１には、ＤＵＴとの接続をＯＮ／ＯＦＦするスイッチ回路としてのリレーＳ１が設けられている。抵抗Ｒ２と増幅器Ｑ１の出力端子との接続位置であるセンシング点Ｐと称する。

電圧比設定回路３０１は、出力信号線Ｌ１に非反転入力端子が接続され、反転入力端子と出力端子とが短絡された第２増幅器（以下「増幅器Ｑ２」という。）と、増幅器Ｑ１の反転入力端子と接地にその両端が接続される第３抵抗（以下、「抵抗Ｒ３］という。）と、増幅器Ｑ１の反転入力端子と増幅器Ｑ２の出力端子にその両端が接続される第４抵抗（以下「抵抗Ｒ４］という。）と、を備えている。

電流オフセット相殺回路４０１は、抵抗Ｒ１に出力端子が接続され、反転入力端子と出力端子とが短絡された第３増幅器（以下「増幅器Ｑ３］という。）と、増幅器Ｑ３の非反転入力端子と接地にその両端が接続される第５抵抗（以下「抵抗Ｒ５］という。）と、増幅器Ｑ３の非反転入力端子と増幅器Ｑ１の出力端子にその両端が接続される第６抵抗（以下「抵抗Ｒ６」という。）と、を備えている。

第２の電流増幅回路５０１は、非反転入力端子に入力信号が入力され、反転入力端子と出力端子とが短絡された増幅器Ｑ４と、増幅器Ｑ４の非反転入力端子と出力端子との間にその両端を接続される抵抗Ｒ７と、増幅器Ｑ４の出力端子と反転入力端子との間にその両端を接続される抵抗Ｒ８とを備え、抵抗Ｒ８と増幅器Ｑ４の反転入力端子との間に電流増幅回路２０１に信号を伝達する出力信号線を接続している。第２の電流増幅回路５０１から出力された信号は、電流増幅回路２０１の増幅器Ｑ１の非反転入力端子に入力される。

上記構成の回路の動作について説明する。信号の流れに沿って、まず第２の電流増幅回路５０１の動作について説明する。

第２の電流増幅回路５０１において、抵抗Ｒ８の下流側の電圧をＶ２、電流をＩ２とする。反転入力端子と出力端子とが短絡されていることから、入力端子ＩＮの電圧Ｖｉと電圧Ｖ２は等しくなる。
Ｖ２＝Ｖｉ ・・・・・・・・・・・・・・・・・ （４）
上記背景技術において説明したように、Ｖ２は次式で表すことができる。
Ｖ２＝Ｒ８×Ｉ２＋Ｒ７×Ｉｉ＋Ｖｉ ・・・・・ （５）
すると、次式（３）を導出することができる。
Ｉ２＝−（Ｒ７／Ｒ８）×Ｉｉ ・・・・・・・・ （６）
本実施形態において第２の電流増幅回路５０１はＲ７＝Ｒ８としており、電流を等倍に増幅する（Ｉｉ＝Ｉ２）。なお、電流値は同じであるが、増幅器Ｑ４の電源によって電流を補償することができ、入力信号の電流Ｉｉが電流制限を受けること（許容量を超えてしまって電流が流せない状態）を防止している。これにより出力電圧の上昇を回避し、電圧・電流制限回路として動作させることができる。

電流増幅回路２０１は第２の電流増幅回路５０１を発展させた回路であって、電流をＲ１／Ｒ２倍に増幅する。そしてセンシング点Ｐと増幅器Ｑ１の反転入力端子は短絡されておらず、電圧比設定回路３０１が介在している。

電圧比設定回路３０１において増幅器Ｑ２は、抵抗Ｒ３、Ｒ４からなる分圧回路に他の回路の影響を遮断するために設けられており、非反転入力端子、反転入力端子、および出力端子のいずれも同じ電圧になっている。そして抵抗Ｒ３、Ｒ４で分圧された電圧Ｖ５が増幅器Ｑ１の非反転入力端子に入力される。増幅器Ｑ１は、この分圧された電圧Ｖ５が第２の電流増幅回路５０１から入力された電圧Ｖ２と同じになるように増幅するため、ＤＵＴに印加される電圧Ｖ４は次式で表される。
Ｖ４＝（Ｒ３＋Ｒ４）／Ｒ３×Ｖ２・・・・・・・ （７）
すなわち、電流増幅回路２０１に電圧比設定回路３０１を付加することにより、テスタ電圧の印加値を（Ｒ３＋Ｒ４）／（Ｒ３）倍に増幅することができる。

さらに本実施形態においては、リレーＳ１を、センシング点Ｐと抵抗Ｒ２との間に配置している。このように、スイッチ回路よりもＤＵＴ側にセンシング点Ｐを配置することにより、ＤＵＴに印加される電圧を正確に反映し、高精度に電圧を増幅することができる。

ここで、電圧の増幅は、電流が流れていない場合であっても行われる。従って、増幅器Ｑ１の出力端子と入力端子との間には電位差が生じている。そのため、仮に増幅器Ｑ１の出力端子と非反転入力端子とを単に（第２の電流増幅回路５０１と同様に）抵抗Ｒ１によって接続すると電流が流れてしまい、一定の電流値が上乗せされて測定されてしまう。この上乗せされた電流を、オフセット電流と称する。

電流オフセット相殺回路４０１はオフセット電流を削減または解消するために設けられている。増幅器Ｑ１の出力端子からは抵抗Ｒ５、Ｒ６からなる分圧回路が接地されており、分圧された電圧が増幅器Ｑ３に入力される。増幅器Ｑ３の出力端子は、抵抗Ｒ１を介して増幅器Ｑ１の非反転入力端子に接続される。概略としては、電圧比設定回路３０１の作用によって上昇した電圧を、予め落としてから抵抗Ｒ１に入力するものである。

なお、オフセット電流が発生したとしても、測定値から所定のオフセット電流（ＤＵＴに流れる電流が０であるときの測定値）を差し引くことにより、ＤＵＴに流れる電流を測定することは可能である。しかし本実施形態のように、電流オフセット相殺回路４０１によって増幅させた電圧を等倍に近づけることによりオフセット電流を削減することができ、より正確な測定値を得ることができる。特に抵抗Ｒ５、Ｒ６からなる分圧比と、電圧比設定回路３０１の抵抗Ｒ３、Ｒ４からなる分圧比とを等しくすることにより、オフセット電流をほぼ解消することができ、測定値をオフセットするまでもなく正確な値を得ることができる。

上記構成によれば、本実施形態にかかる電流電圧増幅回路のゲイン値は、次のように表すことができる。
電流ゲイン＝Ｒ１／Ｒ２・・・・・・・・・・・・ （８）
電圧ゲイン＝（Ｒ３＋Ｒ４）／Ｒ３・・・・・・・ （９）
電流測定値＝（Ｒ１／Ｒ２）×（（Ｒ３＋Ｒ４）／Ｒ３）・・（１０）
ただしＲ３＝Ｒ５、Ｒ４＝Ｒ６とする
上記Ｒ１〜Ｒ６の値を変更することにより、任意の高電圧を印加し、任意のレンジの電流を測定することが可能になる。

すなわち、印加する電圧をわずか２つの抵抗Ｒ３、Ｒ４の比で設定することができるため、簡単な構成で高精度に増幅することができる。従って半導体試験装置と被試験デバイスとの間に本回路を配置することにより、半導体試験装置のレンジ以上の電圧を増幅して印加することができる。また測定する電流についても、出力電流の範囲を２つの抵抗Ｒ１、Ｒ２の比で設定することができ、簡単な構成で拡縮しうると共に、測定レンジ以上の電流や微小な電流を測定することができる。

なお、電圧比設定回路３０１において抵抗Ｒ３、Ｒ４を設けずに、増幅器Ｑ２の出力端子と増幅器Ｑ１の反転入力端子に直接接続することもできる。これにより、等倍の電圧ゲインとなるが、ＤＵＴから受ける変動の影響を遮断し、高度に安定化した電圧を印加することができる。この場合において電流オフセット相殺回路４０１が不要であることはいうまでもない。

図２に、半導体試験装置の全体構成を示す。図２において、２は半導体試験装置本体、３はＤＵＴが搭載されているテストロードである。半導体試験装置本体２には電源やＤＣパラメトリック測定器が内蔵されている。

半導体試験装置では、その構成上、半導体試験装置本体２とテストロード３との間の距離は５〜１０ｍと長くなることが多い。また、半導体試験装置本体２からテストロード３に供給する電流は数μＡの微少電流から数十Ａの大電流まで幅があり、かつ急激に変動する場合が多い。

例えば、正常状態では数μＡの電流で動作しているＤＵＴが動作不良になると、急激な電圧降下が発生して数十Ａの電流が流れる。この電流のためにＤＵＴが破壊されると、電流値は数μＡに急激に減少する。

半導体試験装置本体２からテストロード３に微少電流を流すと、この間のケーブルの容量のために静定時間が長くなる。また、急激に変化する大電流を流すと、ケーブルのインダクタンスのためにテストロード３端での電圧の変化が緩やかになってしまう。

そのため、半導体試験装置本体２からはケーブルの容量やインダクタンスの影響を受けにくい大きさの電流で供給し、テストロード３に本発明の電流電圧増幅回路を搭載し、増幅あるいは減衰してからＤＵＴに供給するようにすると、高精度な測定が可能になる。

以上、添付図面を参照しながら本発明の好適な実施例について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は、電流および電圧を増幅あるいは減衰する電流電圧増幅回路に関し、特にＬＳＩテスタや電流電圧測定器に用いて好適な電流電圧増幅回路、およびこれを用いた半導体試験装置として利用することができる。

実施形態にかかる電流電圧増幅回路の構成を説明する図である。 半導体試験装置の全体構成を示す図である。 従来例にかかる電流増幅回路１０１の基本構成を説明する図である。 従来例にかかる電流増幅回路を２つ直列に接続して、電流制限機能を付加した構成を示す図である。

符号の説明

Ｌ１ …出力信号線
Ｐ …センシング点
Ｑ１〜Ｑ４ …増幅器
Ｒ１〜Ｒ６ …抵抗
Ｓ１、Ｓ２ …リレー
２ …半導体試験装置本体
３ …テストロード
１０１ …電流増幅回路
１０２ …電流増幅回路
２０１ …電流増幅回路
３０１ …電圧比設定回路
４０１ …電流オフセット相殺回路
５０１ …第２の電流増幅回路

Claims (6)

1. 反転入力端子と非反転入力端子の２つの入力端子と１つの出力端子を有し、前記非反転入力端子に入力信号が入力される第１増幅器と、
   前記第１増幅器の非反転入力端子と出力端子との間に接続される第１抵抗と、
   前記第１増幅器の出力端子と反転入力端子との間に接続される第２抵抗とを備え、
   前記第２抵抗と前記第１増幅器の反転入力端子との間に、被試験デバイスに信号を伝達する出力信号線を接続した電流増幅回路に加え、
   前記出力信号線に非反転入力端子が接続され、反転入力端子と出力端子とが短絡された第２増幅器と、
   前記第１増幅器の反転入力端子と接地にその両端が接続される第３抵抗と、
   前記第１増幅器の反転入力端子と前記第２増幅器の出力端子にその両端が接続される第４抵抗と、を備えた電圧比設定回路を設けたことを特徴とする電流電圧増幅回路。
2. さらに前記第１抵抗と前記第１増幅器の出力端子との間には、
   前記第１抵抗に出力端子が接続され、反転入力端子と出力端子とが短絡された第３増幅器と、
   前記第３増幅器の非反転入力端子と接地にその両端が接続される第５抵抗と、
   前記第３増幅器の非反転入力端子と前記第１増幅器の出力端子にその両端が接続される第６抵抗と、を備えた電流オフセット相殺回路を設けたことを特徴とする請求項１記載の電流電圧増幅回路。
3. 前記第３抵抗および第４抵抗の比と、前記第５抵抗および第６抵抗の比が等しいことを特徴とする請求項２記載の電流電圧増幅回路。
4. 前記出力信号線において、該出力信号線と前記第２増幅器の非反転入力端子とが接続するセンシング点と、前記第２抵抗との間に、スイッチ回路を設けたことを特徴とする請求項１記載の電流電圧増幅回路。
5. さらに第２の電流増幅回路を備え、該第２の電流増幅回路の出力信号線を、前記第１増幅器の非反転入力端子に接続したことを特徴とする請求項１記載の電流電圧増幅回路。
6. 被試験デバイスの電気的試験を行う半導体試験装置であって、
   被試験デバイスに電圧を印加して電流を測定する制御部と、
   請求項１乃至請求項５のいずれか1項記載の電流電圧増幅回路とを備えたことを特徴とする半導体試験装置。

Images