JPH0865103A - 同調増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 同調周波数と最大減衰量とを互いに干渉する
ことなく、任意に調整し得る同調増幅器を得ること。 【構成】 非反転回路50と、入力される交流信号の電圧
レベルを約１／２に分圧する２つの抵抗からなる第１の
直列回路と、入力される交流信号の位相を所定量シフト
させるキャパシタあるいはインダクタと可変抵抗からな
る第２の直列回路と、第１および第２の直列回路の各出
力の差分に対して所定の増幅を行う差動増幅器とを含む
２つの移相回路10Ｃ、30Ｌと、帰還抵抗70および入力抵
抗74のそれぞれを介することにより後段の移相回路30Ｌ
から出力される信号と入力端子90に入力される入力信号
とを所定の割合で加算する加算回路とを含んで構成され
ている。移相回路10Ｃ、30Ｌ内の第２の直列回路の時定
数を変化させて同調周波数を調整し、入力抵抗74と帰還
抵抗70の抵抗比を変化させて最大減衰量を調整する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、同調周波数と最大減
衰量とを互いに干渉することなく、任意に調整し得る同
調増幅器に関する。

【０００２】

【従来の技術】同調増幅器として従来より能動素子およ
びリアクタンス素子を使用した各種の増幅回路が提案さ
れ実用化されている。

【０００３】

【発明が解決しようとする課題】従来の同調増幅器にお
いては、同調周波数を調整すると、ＬＣ回路に依存する
Ｑと利得が変化し、最大減衰量を調整すると同調周波数
が変化したり、また、図４６の特性曲線ＡおよびＢに示
すように、最大減衰量を調整すると同調周波数における
利得が変化するので、同調周波数、同調周波数における
利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことな
く調整することは極めて困難であった。

【０００４】さらに、同調周波数および最大減衰量を調
整し得る同調増幅器を集積回路によって形成することも
困難であった。

【０００５】そこで、この発明は、このような課題を解
決するために考えられたものである。

【０００６】

【課題を解決するための手段】上述した課題を解決する
ために、この発明の同調増幅器は、入力信号が一方端に
入力される入力側インピーダンス素子と、帰還信号が一
方端に入力される帰還側インピーダンス素子とを含んで
おり、前記入力信号と前記帰還信号とを加算する加算回
路と、入力される交流信号が両端に印加される抵抗値が
ほぼ等しい第１および第２の抵抗により構成された第１
の直列回路と、前記交流信号が両端に印加される第３の
抵抗とキャパシタにより構成された第２の直列回路と、
前記第１の直列回路を構成する前記第１および第２の抵
抗の接続点の電位と前記第２の直列回路を構成する前記
第３の抵抗と前記キャパシタの接続点の電位との差分を
所定の増幅度で増幅して出力する差動増幅器とを含む第
１の移相回路と、入力される交流信号が両端に印加され
る抵抗値がほぼ等しい第１および第２の抵抗により構成
された第１の直列回路と、前記交流信号が両端に印加さ
れる第３の抵抗とインダクタにより構成された第２の直
列回路と、前記第１の直列回路を構成する前記第１およ
び第２の抵抗の接続点の電位と前記第２の直列回路を構
成する前記第３の抵抗と前記インダクタの接続点の電位
との差分を所定の増幅度で増幅して出力する差動増幅器
とを含む第２の移相回路と、を備え、前記第１および第
２の移相回路を縦続接続し、これら縦続接続された２つ
の移相回路の中の前段の移相回路に対して前記加算回路
によって加算された信号を入力するとともに、後段の移
相回路から出力される信号を前記帰還信号として前記帰
還側インピーダンス素子の一方端に入力し、前記第１お
よび第２の移相回路のいずれかの出力を同調信号として
取り出すことを特徴とする。

【０００７】また、この発明の同調増幅器は、入力端子
に入力される交流信号が一方端に入力される入力側イン
ピーダンス素子と、帰還信号が一方端に入力される帰還
側インピーダンス素子とを含んでおり、前記入力端子に
入力される交流信号と前記帰還信号とを加算する加算回
路と、入力される交流信号が両端に印加される抵抗値が
ほぼ等しい第１および第２の抵抗により構成された第１
の直列回路と、前記交流信号が両端に印加される第３の
抵抗とキャパシタにより構成された第２の直列回路と、
前記第１の直列回路を構成する前記第１および第２の抵
抗の接続点の電位と前記第２の直列回路を構成する前記
第３の抵抗と前記キャパシタの接続点の電位との差分を
所定の増幅度で増幅して出力する差動増幅器とを含む第
１の移相回路と、入力される交流信号が両端に印加され
る抵抗値がほぼ等しい第１および第２の抵抗により構成
された第１の直列回路と、前記交流信号が両端に印加さ
れる第３の抵抗とインダクタにより構成された第２の直
列回路と、前記第１の直列回路を構成する前記第１およ
び第２の抵抗の接続点の電位と前記第２の直列回路を構
成する前記第３の抵抗と前記インダクタの接続点の電位
との差分を所定の増幅度で増幅して出力する差動増幅器
とを含む第２の移相回路と、入力される交流信号の位相
を変えずに出力する非反転回路と、を備え、前記第１お
よび第２の移相回路と前記非反転回路のそれぞれを縦続
接続し、これら縦続接続された複数の回路の中の初段の
回路に対して前記加算回路によって加算された信号を入
力するとともに、最終段の回路から出力される信号を前
記帰還信号として前記帰還側インピーダンス素子の一方
端に入力し、これら複数の回路のいずれかの出力を同調
信号として取り出すことを特徴とする。

【０００８】また、この発明の同調増幅器は、入力端子
に入力される交流信号が一方端に入力される入力側イン
ピーダンス素子と、帰還信号が一方端に入力される帰還
側インピーダンス素子とを含んでおり、前記入力端子に
入力される交流信号と前記帰還信号とを加算する加算回
路と、入力される交流信号が両端に印加される抵抗値が
ほぼ等しい第１および第２の抵抗により構成された第１
の直列回路と、前記交流信号が両端に印加される第３の
抵抗とキャパシタにより構成された第２の直列回路と、
前記第１の直列回路を構成する前記第１および第２の抵
抗の接続点の電位と前記第２の直列回路を構成する前記
第３の抵抗と前記キャパシタの接続点の電位との差分を
所定の増幅度で増幅して出力する差動増幅器とを含む第
１の移相回路と、入力される交流信号が両端に印加され
る抵抗値がほぼ等しい第１および第２の抵抗により構成
された第１の直列回路と、前記交流信号が両端に印加さ
れる第３の抵抗とインダクタにより構成された第２の直
列回路と、前記第１の直列回路を構成する前記第１およ
び第２の抵抗の接続点の電位と前記第２の直列回路を構
成する前記第３の抵抗と前記インダクタの接続点の電位
との差分を所定の増幅度で増幅して出力する差動増幅器
とを含む第２の移相回路と、入力される交流信号の位相
を反転して出力する位相反転回路と、を備え、前記第１
および第２の移相回路と前記位相反転回路のそれぞれを
縦続接続し、これら縦続接続された複数の回路の中の初
段の回路に対して前記加算回路によって加算された信号
を入力するとともに、最終段の回路から出力される信号
を前記帰還信号として前記帰還側インピーダンス素子の
一方端に入力し、これら複数の回路のいずれかの出力を
同調信号として取り出すことを特徴とする。

【０００９】また、この発明の同調増幅器は、入力側イ
ンピーダンス素子を介して入力された交流信号を同相で
出力する非反転回路と、２つの抵抗の直列接続と、キャ
パシタあるいはインダクタのいずれか一方と抵抗との直
列接続とよりなり、前記非反転回路の出力が印加される
第１のブリッジ回路と、前記第１のブリッジ回路の２つ
の出力の差を得る第１の差動増幅器とを有し、前記第１
のブリッジ回路に入力された信号を移相する第１の移相
回路と、２つの抵抗の直列接続と、キャパシタあるいは
インダクタのいずれか他方と抵抗との直列接続とよりな
り、前記第１の移相回路の出力が印加される第２のブリ
ッジ回路と、前記第２のブリッジ回路の２つの出力の差
を得る第２の差動増幅器とを有し、前記第２のブリッジ
回路に入力された信号を前記第１の移相回路とは反対方
向に移相する第２の移相回路と、前記第２の移相回路の
出力を帰還側インピーダンス素子を介して前記非反転回
路の入力へ帰還する回路と、を備えることを特徴とす
る。

【００１０】また、この発明の同調増幅器は、入力抵抗
を介して入力された交流信号を反転して出力する位相反
転回路と、２つの抵抗の直列接続と、キャパシタあるい
はインダクタのいずれか一方と抵抗との直列接続とより
なり、前記位相反転回路の出力が印加される第１のブリ
ッジ回路と、前記第１のブリッジ回路の２つの出力の差
を得る第１の差動増幅器とを有し、前記第１のブリッジ
回路に入力された信号を移相する第１の移相回路と、２
つの抵抗の直列接続と、キャパシタあるいはインダクタ
のいずれか他方と抵抗との直列接続とよりなり、前記第
１の移相回路の出力が印加される第２のブリッジ回路
と、前記第２のブリッジ回路の２つの出力の差を得る第
２の差動増幅器とを有し、前記第２のブリッジ回路に入
力された信号を前記第１の移相回路と同じ方向に移相す
る第２の移相回路と、前記第２の移相回路の出力を帰還
抵抗を介して前記位相反転回路の入力へ帰還する回路
と、を備えることを特徴とする。

【００１１】

【実施例】以下、この発明を適用した一実施例の同調増
幅器について、図面を参照しながら具体的に説明する。

【００１２】（第１実施例）図１は、この発明を適用し
た第１実施例の同調増幅器の構成を示す回路図である。
同図に示す同調増幅器１は、入力信号の位相を変えずに
出力する非反転回路50と、それぞれが入力信号の位相を
所定量シフトさせることにより所定の周波数において合
計で０°の位相シフトを行う２つの移相回路10Ｃ、30Ｌ
と、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵
抗70の抵抗値のｎ倍の抵抗値を有しているものとする）
のそれぞれを介することにより後段の移相回路30Ｌから
出力される信号（帰還信号）と入力端子90に入力される
信号（入力信号）とを所定の割合で加算する加算回路と
を含んで構成されている。なお、非反転回路50はバッフ
ァ回路として機能するものであるが、基本動作のみに着
目した場合には省略してもよい。

【００１３】図２は、図１に示した前段の移相回路10Ｃ
の構成を抜き出して示したものである。同図に示す前段
の移相回路10Ｃは、２入力の差分電圧を所定の増幅度
（例えば約２倍）で増幅して出力する差動増幅器12と、
入力端22に入力された信号の位相を所定量シフトさせて
差動増幅器12の非反転入力端子に入力するキャパシタ14
および可変抵抗16と、入力端22に入力された信号の位相
を変えずにその電圧レベルを約１／２に分圧して差動増
幅器12の反転入力端子に入力する抵抗18および20とを含
んで構成されている。なお、可変抵抗16と抵抗20の接続
点が接地されている場合を考えて以下の説明を行うもの
とする。

【００１４】このような構成を有する移相回路10Ｃにお
いて、所定の交流信号が入力端22に入力されると、差動
増幅器12の反転入力端子には、入力端22に印加される電
圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧し
た電圧が印加される。抵抗18および20の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗18、20の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器12の反転入力端子に印
加される。

【００１５】一方、入力信号が入力端22に入力される
と、差動増幅器12の非反転入力端子には、キャパシタ14
と可変抵抗16の接続点に現れる信号が入力される。キャ
パシタ14と可変抵抗16により構成されるＣＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＣＲ回路によって所定量シフトした
信号の電圧が差動増幅器12の非反転入力端子には印加さ
れる。

【００１６】差動増幅器12は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。

【００１７】図３は、移相回路10Ｃの入出力電圧とキャ
パシタ等に現れる電圧との関係を示すベクトル図であ
る。

【００１８】同図に示すように、可変抵抗16の両端に現
れる電圧ＶR1とキャパシタ14の両端に現れる電圧ＶC1
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図３に示す半円の円周に沿って可変抵抗16の
両端電圧ＶR1とキャパシタ14の両端電圧ＶC1とが変化す
る。

【００１９】また、差動増幅器12の非反転入力端子に印
加される電圧（可変抵抗16の両端電圧ＶR1）から反転入
力端子に印加される電圧（抵抗20の両端電圧Ｅi／２）
をベクトル的に減算したものが差分電圧Ｅo′となる。
この差分電圧Ｅo′は、図３に示した半円において、そ
の中心点を始点とし、電圧ＶR1と電圧ＶC1とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅi／２に等しくなる。実際に
は、差動増幅器12はこの差分電圧Ｅo′を２倍に増幅し
ており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したが
って、この実施例の移相回路10Ｃにおいて、入力信号の
振幅と出力信号の振幅とは等しく、入出力信号間で信号
の減衰が生じないことがわかる。

【００２０】また、図３から明らかなように、電圧ＶR1
と電圧ＶC1とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶR1との位相差は、周波数ωが０から∞まで変
化するに従って９０°から０°まで変化する。そして、
移相回路10Ｃ全体の位相シフト量φ1はその２倍であ
り、周波数に応じて１８０°から０°まで変化する。

【００２１】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００２２】図４は、前段の移相回路10Ｃを等価的に表
した図であり、差動増幅器12の入力側に設けられた２つ
の直列回路に対応する構成が示されている。

【００２３】抵抗18および20により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、抵抗18、20
のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、2
8に置き換えて考えることができる。このとき、図４に
示す等価回路の閉ループに流れる電流Ｉは、キャパシタ
14の静電容量をＣ、可変抵抗16の抵抗値をＲとすると、

【数１】 となる。ここで、図４に示す２点間の電位差（差分）Ｅ
o′を求めると、

【数２】 となる。上述した(2)式に(1)式を代入して計算すると、

【数３】 となる。また、この実施例の移相回路10Ｃの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、

【数４】 となる。ここで、キャパシタ14と可変抵抗16からなるＣ
Ｒ回路の時定数をＴ（＝ＣＲ）とした。

【００２４】この(4)式においてｓ＝ｊωを代入して変
形すると、

【数５】 となる。(5)式から出力電圧Ｅoの絶対値を求めると、

【数６】 となる。すなわち、(6)式は、この実施例の移相回路10
Ｃは入出力間の位相がどのように回転しても、その出力
信号の振幅は入力信号の振幅に等しく一定であることを
表している。

【００２５】また、(5)式から出力電圧Ｅoの入力電圧Ｅ
iに対する位相シフト量φ1を求めると、

【数７】 となる。この(7)式から、例えばωがほぼ１／Ｔ（＝１
／（ＣＲ））となるような周波数における位相シフト量
φ1はほぼ９０°となり、入力信号の振幅を減衰させる
ことなく位相のみをほぼ９０°シフトさせることができ
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量φ1がほぼ９０°となる周波数ωを変
化させることができる。

【００２６】図５は、図１に示した後段の移相回路30Ｌ
の構成を抜き出して示したものである。同図に示す後段
の移相回路30Ｌは、２入力の差分電圧を所定の増幅度
（例えば約２倍）で増幅して出力する差動増幅器32と、
入力端42に入力された信号の位相を所定量シフトさせて
差動増幅器32の非反転入力端子に入力するインダクタ37
および可変抵抗36と、入力端42に入力された信号の位相
を変えずにその電圧レベルを約１／２に分圧して差動増
幅器32の反転入力端子に入力する抵抗38および40とを含
んで構成されている。

【００２７】なお、インダクタ37に直列に挿入されてい
るキャパシタ39は直流電流阻止用であり、そのインピー
ダンスは動作周波数において極めて小さく、すなわち大
きな静電容量を有している。

【００２８】このような構成を有する移相回路30Ｌにお
いて、所定の交流信号が入力端42に入力されると、差動
増幅器32の反転入力端子には、入力端42に印加される電
圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧し
た電圧が印加される。抵抗38および40の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗38、40の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器32の反転入力端子に印
加される。

【００２９】一方、入力信号が入力端42に入力される
と、差動増幅器32の非反転入力端子には、インダクタ37
と可変抵抗36の接続点に現れる信号が入力される。イン
ダクタ37と可変抵抗36により構成されるＬＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＬＲ回路によって所定量シフトした
信号の電圧が差動増幅器32の非反転入力端子には印加さ
れる。

【００３０】差動増幅器32は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。

【００３１】図６は、移相回路30Ｌの入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【００３２】同図に示すように、可変抵抗36の両端に現
れる電圧ＶR2とインダクタ37の両端に現れる電圧ＶL1
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図６に示す半円の円周に沿って可変抵抗36の
両端電圧ＶR2とインダクタ37の両端電圧ＶL1とが変化す
る。

【００３３】また、差動増幅器32の非反転入力端子に印
加される電圧（可変抵抗36の両端電圧ＶR2）から反転入
力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）
をベクトル的に減算したものが差分電圧Ｅo′となる。
この差分電圧Ｅo′は、図６に示した半円において、そ
の中心点を始点とし、電圧ＶR2と電圧ＶL1とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅi／２に等しくなる。実際に
は、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅し
ており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したが
って、この実施例の移相回路30Ｌにおいて、入力信号の
振幅と出力信号の振幅とは等しく、入出力信号間で信号
の減衰が生じないことがわかる。

【００３４】また、図６から明らかなように、電圧ＶR2
と電圧ＶL1とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶR2との位相差は、周波数ωが０から∞まで変
化するに従って０°から９０°まで変化する。そして、
移相回路30Ｌ全体の位相シフト量φ2はその２倍であ
り、周波数に応じて０°から１８０°まで変化する。

【００３５】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００３６】図７は、後段の移相回路30Ｌを等価的に表
した図であり、差動増幅器32の入力側に設けられた２つ
の直列回路に対応する構成が示されている。

【００３７】抵抗38および40により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、前段の移相
回路10Ｃの場合と同様に、抵抗38、40のそれぞれは電圧
Ｅi／２を発生する２つの電圧源27、28に置き換えて考
えることができる。このとき、図７に示す等価回路の閉
ループに流れる電流Ｉ′は、インダクタ37のインダクタ
ンスをＬ、可変抵抗36の抵抗値をＲとすると、

【数８】 となる。ここで、図７に示す２点間の電位差（差分）Ｅ
o′を求めると、

【数９】 となる。上述した(9)式に(8)式を代入して計算すると、

【数１０】 となる。また、この実施例の移相回路30Ｌの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、

【数１１】 となる。ここで、説明を簡単なものとするために、移相
回路10Ｃ内のＣＲ回路の時定数と同様に移相回路30Ｌ内
のＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。

【００３８】(11)式においてｓ＝ｊωを代入して変形す
ると、

【数１２】 となる。

【００３９】上述した(11)式および(12)式は、前段の移
相回路10Ｃについて示した(4)式および(5)式と符号のみ
異なっている。したがって、出力電圧Ｅoの絶対値は(6)
式をそのまま適用することができ、後段の移相回路30Ｌ
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることがわ
かる。

【００４０】また、(12)式から出力電圧Ｅoの入力電圧
Ｅiに対する位相シフト量φ2を求めると、

【数１３】 となる。この(13)式から、例えばωがほぼ１／Ｔ（＝Ｒ
／Ｌ）となるような周波数における位相シフト量φ2は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗36の抵抗値Ｒを可変することにより、位
相シフト量φ2がほぼ９０°となる周波数ωを変化させ
ることができる。

【００４１】このようにして、２つの移相回路10Ｃ、30
Ｌのそれぞれにおいて位相が所定量シフトされる。しか
も、図３および図６に示すように、各移相回路10Ｃ、30
Ｌにおける入出力電圧の相対的な位相関係は反対方向で
あって、ある周波数において２つの移相回路10Ｃ、30Ｌ
の全体により位相シフト量が０°の信号が出力される。

【００４２】また、後段の移相回路30Ｌの出力は、帰還
抵抗70を介して移相回路10Ｃの前段に設けられた非反転
回路50の入力側に帰還されており、この帰還された信号
と入力抵抗74を介して入力される信号とが加算される。
この加算された信号は、バッファ回路として機能する非
反転回路50を介して移相回路10Ｃの入力端（図２に示し
た入力端22）に入力される。

【００４３】このような帰還ループを形成することによ
り、ある周波数において帰還ループを一巡する信号の位
相シフト量が０°となる。このとき、非反転回路50や２
つの移相回路10Ｃ、30Ｌの各増幅度を調整して、同調増
幅器１全体のループゲインをほぼ１に設定することによ
り、同調動作が行われる。

【００４４】図８は、上述した構成を有する２つの移相
回路10Ｃ、30Ｌおよび非反転回路50の全体を伝達関数Ｋ
1を有する回路に置き換えたシステム図であり、伝達関
数Ｋ1を有する回路と並列に抵抗Ｒ0を有する帰還抵抗70
が、直列に帰還抵抗70のｎ倍の抵抗値（ｎＲ0）を有す
る入力抵抗74が接続されている。図９は、図８に示すシ
ステムをミラーの定理によって変換したシステム図であ
り、変換後のシステム全体の伝達関数Ａは、

【数１４】 で表すことができる。

【００４５】ところで、(4)式から明らかなように、前
段の移相回路10Ｃの伝達関数Ｋ2は、

【数１５】 であり、(11)式から明らかなように、後段の移相回路30
の伝達関数Ｋ3は、

【数１６】 である。したがって、移相回路10Ｃ、30Ｌを２段縦続接
続した場合の全体の伝達関数Ｋ1は、

【数１７】 となる。この(17)式を上述した(14)式に代入すると、

【数１８】 となる。

【００４６】この(18)式によれば、ω＝０（直流の領
域）のときにＡ＝−１／（２ｎ＋１）となって、最大減
衰量を与えることがわかる。また、ω＝∞のときにも最
大減衰量を与えることがわかる。さらに、ω＝１／Ｔの
同調点（２つの移相回路10、30の各時定数が異なる場合
であってそれぞれをＴ₁、Ｔ₂とした場合には、ω＝１／
√（Ｔ₁・Ｔ₂)の同調点）においてはＡ＝１であって帰
還抵抗70と入力抵抗74の抵抗比ｎに無関係であることが
わかる。換言すれば、図１０に示すように、ｎの値を変
化させても同調点がずれることなく、かつ同調点の減衰
量も変化しない。

【００４７】このように、この実施例の同調増幅器１に
よれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても
同調周波数および同調時の利得が一定であり、最大減衰
量のみを変化させることができる。反対に、最大減衰量
は上述した抵抗比ｎによって決定されるため、各移相回
路10Ｃ、30Ｌ内の可変抵抗16あるいは36の抵抗値を変え
て同調周波数を変えた場合であっても、この最大減衰量
に影響を与えることはなく、同調周波数、同調周波数に
おける利得、最大減衰量を互いに干渉しあうことなく調
整することができる。

【００４８】また、この実施例の同調増幅器１におい
て、インダクタ37は、写真触刻法等によりスパイラル状
の導体を形成することによって半導体基板上へ形成する
ことが可能となるが、このようなインダクタ37を用いる
ことにより、それ以外の構成部品（差動増幅器や抵抗
等）とともに半導体基板上に形成することができること
から、同調周波数および最大減衰量を調整し得る同調増
幅器１の全体を半導体基板上に形成して集積回路とする
ことも容易である。

【００４９】また、前段の移相回路10ＣのＣＲ回路の時
定数ＴはＣＲであり、後段の移相回路30ＬのＬＲ回路の
時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒ
が分母と分子に分かれるため、例えば半導体基板上に同
調増幅器１の全体を形成するとともに各可変抵抗16、36
をＦＥＴで形成したような場合には、この抵抗値の温度
変化に対する同調周波数の変動を抑制する、いわゆる温
度補償が可能となる。この温度補償が可能な点について
は、以下に示す各実施例の同調増幅器も同じである。

【００５０】なお、上述した第１実施例の同調増幅器１
では、前段に移相回路10Ｃを、後段に移相回路30Ｌをそ
れぞれ配置したが、これらの全体によって入出力信号間
の位相シフト量が０°となればよいことから、これらの
前後を入れ換えて前段に移相回路30Ｌを、後段に移相回
路10Ｃをそれぞれ配置して同調増幅器を構成するように
してもよい。

【００５１】（第２実施例）図１１は、この発明を適用
した第２実施例の同調増幅器の構成を示す回路図であ
る。同図に示す同調増幅器１ａは、第１実施例の同調増
幅器１と同様に、入力信号の位相を変えずに出力する非
反転回路50と、それぞれが入力信号の位相を所定量シフ
トさせることにより所定の周波数において合計で０°の
位相シフトを行う２つの移相回路10Ｌ、30Ｃと、帰還抵
抗70および入力抵抗74（入力抵抗74は帰還抵抗70のｎ倍
の抵抗値を有しているものとする）のそれぞれを介する
ことにより移相回路30Ｃから出力される信号（帰還信
号）と入力端子90に入力される信号（入力信号）とを所
定の割合で加算する加算回路とを含んで構成されてい
る。なお、第１実施例の同調増幅器１と同様に、非反転
回路50はバッファ回路として機能するものであるが、基
本動作のみに着目した場合には省略してもよい。

【００５２】図１２は、図１１に示した前段の移相回路
10Ｌの構成を抜き出して示したものである。同図に示す
前段の移相回路10Ｌは、２入力の差分電圧を所定の増幅
度（例えば約２倍）で増幅して出力する差動増幅器12
と、入力端22に入力された信号の位相を所定量シフトさ
せて差動増幅器12の非反転入力端子に入力する可変抵抗
16およびインダクタ17と、入力端22に入力された信号の
位相を変えずにその電圧レベルを約１／２に分圧して差
動増幅器12の反転入力端子に入力する抵抗18および20と
を含んで構成されている。

【００５３】なお、インダクタ17と可変抵抗16との間に
挿入されているキャパシタ19は直流電流阻止用であり、
そのインピーダンスは動作周波数において極めて小さ
く、すなわち大きな静電容量を有している。また、イン
ダクタ17と抵抗20の接続点が接地されている場合を考え
て以下の説明を行うものとする。

【００５４】このような構成を有する移相回路10Ｌにお
いて、所定の交流信号が入力端22に入力されると、差動
増幅器12の反転入力端子には、入力端22に印加される電
圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧し
た電圧が印加される。抵抗18および20の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗18、20の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器12の反転入力端子に印
加される。

【００５５】一方、入力信号が入力端22に入力される
と、差動増幅器12の非反転入力端子には、インダクタ17
と可変抵抗16の接続点（正確にはインダクタ17に直列に
接続されたキャパシタ19と可変抵抗16の接続点である
が、上述したようにこのキャパシタ19は直流電流阻止用
であって動作に影響を与えないため基本動作の説明を行
う場合には省略することができる）に現れる信号が入力
される。可変抵抗16とインダクタ17により構成されるＬ
Ｒ回路（直列回路）の一方端には入力信号が入力されて
いるため、入力信号の位相をこのＬＲ回路によって所定
量シフトした信号の電圧が差動増幅器12の非反転入力端
子には印加される。

【００５６】差動増幅器12は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。

【００５７】図１３は、移相回路10Ｌの入出力電圧とイ
ンダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【００５８】同図に示すように、インダクタ17の両端に
現れる電圧ＶL2と可変抵抗16の両端に現れる電圧ＶR3
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１３に示す半円の円周に沿ってインダクタ
17の両端電圧ＶL2と可変抵抗16の両端電圧ＶR3とが変化
する。

【００５９】また、差動増幅器12の非反転入力端子に印
加される電圧（インダクタ17の両端電圧ＶL2）から反転
入力端子に印加される電圧（抵抗20の両端電圧Ｅi／
２）をベクトル的に減算したものが差分電圧Ｅo′とな
る。この差分電圧Ｅo′は、図１３に示した半円におい
て、その中心点を始点とし、電圧ＶL2と電圧ＶR3とが交
差する円周上の一点を終点とするベクトルで表すことが
でき、その大きさは半円の半径Ｅi／２に等しくなる。
実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に
増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。
したがって、この実施例の移相回路10Ｌにおいて、入力
信号の振幅と出力信号の振幅とは等しく、入出力信号間
で信号の減衰が生じないことがわかる。

【００６０】また、図１３から明らかなように、電圧Ｖ
L2と電圧ＶR3とは円周上で直角に交わるため、入力電圧
Ｅiと電圧ＶL2との位相差は、周波数ωが０から∞まで
変化するに従って９０°から０°まで変化する。そし
て、移相回路10Ｌ全体の位相シフト量φ3はその２倍で
あり、周波数に応じて１８０°から０°まで変化する。

【００６１】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００６２】図１４は、前段の移相回路10Ｌを等価的に
表した図であり、差動増幅器12の入力側に設けられた２
つの直列回路に対応する構成が示されている。

【００６３】抵抗18および20により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、第１実施例
の同調増幅器１に含まれる移相回路10Ｃや30Ｌと同様
に、抵抗18、20のそれぞれは電圧Ｅi／２を発生する２
つの電圧源27、28に置き換えて考えることができる。こ
のとき、図１４に示す等価回路の閉ループに流れる電流
Ｉ′は、インダクタ17のインダクタンスをＬ、可変抵抗
16の抵抗値をＲとすると、上述した(8)式で表すことが
できる。

【００６４】ここで、図１４に示す２点間の電位差（差
分）Ｅo′を求めると、

【数１９】 となる。上述した(19)式に(8)式を代入して計算する
と、

【数２０】 となる。また、この実施例の移相回路10Ｌの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、

【数２１】 となる。ここで、移相回路10Ｌ内のＬＲ回路の時定数を
第１実施例で示した２つの移相回路10Ｃ、30Ｌ内のＣＲ
回路あるいはＬＲ回路の各時定数と同じＴとした。

【００６５】この(21)式は第１実施例で示した(4)式と
同じであり、この実施例の移相回路10Ｌは、第１実施例
の移相回路10Ｃと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路10Ｌでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。

【００６６】また、出力電圧Ｅoの入力電圧に対する位
相シフト量φ3は上述した(7)式で表されたφ1がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となる
ような周波数における位相シフト量はほぼ９０°とな
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量がほぼ９０°となる周波数ωを変化さ
せることができる。

【００６７】図１５は、図１１に示した後段の移相回路
30Ｃの構成を抜き出して示したものである。同図に示す
後段の移相回路30Ｃは、２入力の差分電圧を所定の増幅
度（例えば約２倍）で増幅して出力する差動増幅器32
と、入力端42に入力された信号の位相を所定量シフトさ
せて差動増幅器32の非反転入力端子に入力する可変抵抗
36およびキャパシタ34と、入力端42に入力された信号の
位相を変えずにその電圧レベルを約１／２に分圧して差
動増幅器32の反転入力端子に入力する抵抗38および40と
を含んで構成されている。

【００６８】このような構成を有する移相回路30Ｃにお
いて、所定の交流信号が入力端42に入力されると、差動
増幅器32の反転入力端子には、入力端42に印加される電
圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧し
た電圧が印加される。抵抗38および40の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗38、40の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器32の反転入力端子に印
加される。

【００６９】一方、入力信号が入力端42に入力される
と、差動増幅器32の非反転入力端子には、可変抵抗36と
キャパシタ34の接続点に現れる信号が入力される。可変
抵抗36とキャパシタ34により構成されるＣＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＣＲ回路によって所定量シフトした
信号の電圧が差動増幅器32の非反転入力端子には印加さ
れる。

【００７０】差動増幅器32は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。

【００７１】図１６は、移相回路30Ｃの入出力電圧とキ
ャパシタ等に現れる電圧との関係を示すベクトル図であ
る。

【００７２】同図に示すように、キャパシタ34の両端に
現れる電圧ＶC2と可変抵抗36の両端に現れる電圧ＶR4
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１６に示す半円の円周に沿ってキャパシタ
34の両端電圧ＶC2と可変抵抗36の両端電圧ＶR4とが変化
する。

【００７３】また、差動増幅器32の非反転入力端子に印
加される電圧（キャパシタ34の両端電圧ＶC2）から反転
入力端子に印加される電圧（抵抗40の両端電圧Ｅi／
２）をベクトル的に減算したものが差分電圧Ｅo′とな
る。この差分電圧Ｅo′は、図１６に示した半円におい
て、その中心点を始点とし、電圧ＶC2と電圧ＶR4とが交
差する円周上の一点を終点とするベクトルで表すことが
でき、その大きさは半円の半径Ｅi／２に等しくなる。
実際には、差動増幅器32はこの差分電圧Ｅo′を２倍に
増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。
したがって、この実施例の移相回路30Ｃにおいて、入力
信号の振幅と出力信号の振幅とは等しく、入出力信号間
で信号の減衰が生じないことがわかる。

【００７４】また、図１６から明らかなように、電圧Ｖ
C2と電圧ＶR4とは円周上で直角に交わるため、入力電圧
Ｅiと電圧ＶC2との位相差は、周波数ωが０から∞まで
変化するに従って０°から９０°まで変化する。そし
て、移相回路30Ｃ全体の位相シフト量φ4はその２倍で
あり、周波数に応じて０°から１８０°まで変化する。

【００７５】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００７６】図１７は、後段の移相回路30Ｃを等価的に
表した図であり、差動増幅器32の入力側に設けられた２
つの直列回路に対応する構成が示されている。

【００７７】抵抗38および40により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、前段の移相
回路10Ｌの場合と同様に、抵抗38、40のそれぞれは電圧
Ｅi／２を発生する２つの電圧源27、28に置き換えて考
えることができる。このとき、図１７に示す等価回路の
閉ループに流れる電流Ｉは、可変抵抗36の抵抗値をＲ、
キャパシタ34の静電容量をＣとすると、第１実施例で示
した(1)式で表すことができる。

【００７８】ここで、図１７に示す２点間の電位差（差
分）Ｅo′を求めると、

【数２２】 となる。上述した(22)式に(1)式を代入して計算する
と、

【数２３】 となる。また、この実施例の移相回路30Ｃの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、

【数２４】 となる。ここで、移相回路30Ｃ内のＣＲ回路の時定数を
前段の移相回路10Ｌの場合と同様にＴ（＝ＣＲ）とし
た。

【００７９】この(24)式は第１実施例で示した(11)式と
同じであり、この実施例の移相回路30Ｃは、第１実施例
の移相回路30Ｌと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路30Ｃでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。

【００８０】また、出力電圧Ｅoの入力電圧に対する位
相シフト量φ4は上述した(13)式で表されたφ2がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））
となるような周波数における位相シフト量はほぼ９０°
となる。しかも、可変抵抗16の抵抗値Ｒを可変すること
により、位相シフト量がほぼ９０°となる周波数ωを変
化させることができる。

【００８１】このようにして、２つの移相回路10Ｌ、30
Ｃのそれぞれにおいて位相が所定量シフトされる。しか
も、図１３および図１６に示すように、各移相回路10
Ｌ、30Ｃにおける入出力電圧の相対的な位相関係は反対
方向であって、ある周波数において２つの移相回路10
Ｌ、30Ｃの全体により位相シフト量が０°の信号が出力
される。

【００８２】また、後段の移相回路30Ｃの出力は、帰還
抵抗70を介して移相回路10Ｌの前段に設けられた非反転
回路50の入力側に帰還されており、この帰還された信号
と入力抵抗74を介して入力される信号とが加算される。
この加算された信号は、バッファ回路として機能する非
反転回路50を介して移相回路10Ｌの入力端（図１２に示
した入力端22）に入力される。

【００８３】このような帰還ループを形成することによ
り、ある周波数において帰還ループを一巡する信号の位
相シフト量が０°となる。このとき、非反転回路50や２
つの移相回路10Ｌ、30Ｃの各増幅度を調整して、同調増
幅器１ａ全体のループゲインをほぼ１に設定することに
より、同調動作が行われる。

【００８４】ところで、上述した２つの移相回路10Ｌ、
30Ｃを含む第２実施例の同調増幅器１ａは、その全体を
伝達関数Ｋ1を有する回路に置き換えると、第１実施例
の場合と同様に、図８に示すシステム図で表すことがで
きる。したがって、ミラーの定理によって変換すること
により図９に示すシステム図で表すことができ、変換後
のシステム全体の伝達関数Ａは(14)式で表すことができ
る。

【００８５】また、(21)式および(24)式から明らかなよ
うに、この実施例の２つの移相回路10Ｌ、30Ｃの各伝達
関数は、第１実施例の２つの移相回路10Ｃ、30Ｌの各伝
達関数と同じであり、２つの移相回路10Ｌ、30Ｃを接続
した全体の伝達関数Ｋ1は(17)式に示したものをそのま
ま適用することができる。このため、第２実施例の同調
増幅器１ａの全体の伝達関数も(18)式に示したＡをその
まま適用することができる。

【００８６】したがって、第２実施例の同調増幅器１ａ
は、第１実施例の同調増幅器１と同様の特性を有してお
り、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋
１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（２つの移相回路10
Ｌ、30Ｃの各時定数が異なる場合であってそれぞれをＴ
₁、Ｔ₂とした場合には、ω＝１／√（Ｔ₁・Ｔ₂）の同調
点）においてはＡ＝１であって帰還抵抗70と入力抵抗74
の抵抗比ｎに無関係であって、図１０に示すようにｎの
値を変化させても同調点がずれることなく、かつ同調点
の減衰量も変化しない。

【００８７】このように、この実施例の同調増幅器１ａ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路10Ｌ、30Ｃ内の可変抵抗16あるいは36の抵抗値を変
えて同調周波数を変えた場合であっても、この最大減衰
量に影響を与えることはなく、同調周波数、同調周波数
における利得、最大減衰量を互いに干渉しあうことなく
調整することができる。

【００８８】また、第１実施例等と同様に、インダクタ
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、同調周波数お
よび最大減衰量を調整し得る同調増幅器１ａの全体を半
導体基板上に形成して集積回路とすることも容易であ
る。

【００８９】なお、上述した第２実施例の同調増幅器１
ａでは、前段に移相回路10Ｌを、後段に移相回路30Ｃを
それぞれ配置したが、これらの全体によって入出力信号
間の位相シフト量が０°となればよいことから、これら
の前後を入れ換えて前段に移相回路30Ｃを、後段に移相
回路10Ｌをそれぞれ配置して同調増幅器を構成するよう
にしてもよい。

【００９０】（第３実施例）上述した第１実施例の同調
増幅器１や第２実施例の同調増幅器１ａは、入出力間の
相対的な位相関係が反対となる２つの移相回路を組み合
わせて構成したが、この相対的な位相関係が同じとなる
２つの移相回路を組み合わせて同調増幅器を構成するよ
うにしてもよい。

【００９１】図１に示す同調増幅器１に含まれる一方の
移相回路10Ｃや図１１に示す同調増幅器１ａに含まれる
移相回路10Ｌのそれぞれの入出力電圧間には(4)式ある
いは(21)式で表される関係が成立する。以下では、図２
あるいは図１２に示す構成を有する移相回路10Ｃあるい
は10Ｌを(4)式中の分数の符号を用いて便宜上「−型の
移相回路」と称して説明を行う。

【００９２】また、図１に示す同調増幅器１に含まれる
移相回路30Ｌや図１１に示す同調増幅器１ａに含まれる
移相回路30Ｃのそれぞれの入出力電圧間には(11)式ある
いは(24)式で表される関係が成立する。以下では、図５
あるいは図１５に示す構成を有する移相回路30Ｃあるい
は30Ｌを(11)式中の分数の符号を用いて便宜上「＋型の
移相回路」と称して説明を行う。

【００９３】このように各移相回路を便宜上２つのタイ
プに分類した場合には、第１実施例の同調増幅器１およ
び第２実施例の同調増幅器１ａは、タイプが異なる２つ
の移相回路を組み合わせることにより、全体としての位
相シフト量が０°となる周波数において同調動作を行う
ようになっている。

【００９４】ところで、１つの−型の移相回路10Ｃ（あ
るいは10Ｌ）の後段に信号の位相を反転させる位相反転
回路を接続した場合のその全体の入出力間の関係に着目
すると、(4)式において分数の符号「−」を反転して
「＋」にすればよく、１つの−型の移相回路10Ｃの後段
に位相反転回路を接続した構成が１つの＋型の移相回路
に等価であるといえる。同様に、１つの＋型の移相回路
30Ｌ（あるいは30Ｃ）の後段に信号の位相を反転させる
位相反転回路を接続した場合のその全体の入出力間の関
係に着目すると、(11)式において分数の符号「＋」を反
転して「−」にすればよく、１つの＋型の移相回路の後
段に位相反転回路を接続した構成が１つの−型の移相回
路に等価であるといえる。

【００９５】したがって、第１実施例においてタイプが
異なる２つの移相回路を用いて同調増幅器を構成する代
わりに、同タイプの２つの移相回路と位相反転回路を組
み合わせて同調増幅器を構成することができる。

【００９６】図１８は、第３実施例の同調増幅器の構成
を示す図である。同図に示す同調増幅器１ｂは、入力信
号の位相を反転する位相反転回路80と、図２あるいは図
１２に示す−型の２つの移相回路10Ｃおよび10Ｌと、帰
還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の
抵抗値のｎ倍の抵抗値を有しているものとする）のそれ
ぞれを介することにより後段の移相回路10Ｌから出力さ
れる信号（帰還信号）と入力端子90に入力される信号
（入力信号）とを所定の割合で加算する加算回路とを含
んで構成されている。

【００９７】このような構成を有する同調増幅器１ｂに
おいて、ある周波数において２つの移相回路10Ｃ、10Ｌ
によって位相が１８０°シフトされるとともに、位相反
転回路80によって位相が反転されるため、全体として信
号の位相シフト量が０°となる。例えば、前段の移相回
路10Ｃ内のＣＲ回路の時定数と後段の移相回路10Ｌ内の
ＬＲ回路の時定数が同じであると仮定し、その値をＴと
おくと、ω＝１／Ｔの周波数では２つの移相回路10Ｃ、
10Ｌのそれぞれにおける位相シフト量が９０°となる。
したがって、位相反転回路80によって位相が反転される
とともに、２つの移相回路10Ｃ、10Ｌの全体によって位
相が１８０°シフトされ、全体として、位相が一巡して
位相シフト量が０°となる信号が後段の移相回路10Ｃか
ら出力される。

【００９８】また、後段の移相回路10Ｌの出力は、帰還
抵抗70を介して位相反転回路80の入力側に帰還されてお
り、この帰還された信号と入力抵抗74を介して入力され
る信号とが加算され、この加算された信号が位相反転回
路80に入力されている。

【００９９】このような帰還ループを形成することによ
り、位相反転回路80によって信号の位相が反転されると
ともに、ある周波数において２つの移相回路10Ｃ、10Ｌ
によって位相が１８０°シフトされ、全体として帰還ル
ープを一巡する信号の位相シフト量が０°となる。この
とき、位相反転回路80や２つの移相回路10Ｃ、10Ｌの各
増幅度を調整して、同調増幅器１ｂ全体のループゲイン
をほぼ１に設定することにより、同調動作が行われる。

【０１００】ところで、上述した位相反転回路80および
２つの移相回路10Ｃ、10Ｌは、その全体を伝達関数Ｋ1
を有する回路に置き換えると、第１実施例や第２実施例
の場合と同様に、図８に示すシステム図で表すことがで
きる。したがって、ミラーの定理によって変換すること
により図９に示すシステム図で表すことができ、変換後
のシステム全体の伝達関数Ａは(14)式で表すことができ
る。

【０１０１】また、移相回路10Ｃおよび10Ｌの各伝達関
数をともにＫ2とすると、このＫ2は(15)式で表されるた
め、位相反転回路80と移相回路10Ｃ、10Ｌとを接続した
場合の全体の伝達関数Ｋ1は、

【数２５】 となる。この(25)式で求めた伝達関数Ｋ1は、(17)式で
求めた第１実施例の同調増幅器１の２つの移相回路10
Ｃ、30Ｌの全体の伝達関数Ｋ1と同じであり、同調増幅
器１ｂの全体の伝達関数は(18)式に示したＡをそのまま
適用することができる。

【０１０２】したがって、第３実施例の同調増幅器１ｂ
は、第１実施例の同調増幅器１等と同様の特性を有して
おり、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ
＋１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（移相回路10Ｃおよび
10Ｌの各時定数が異なる場合であってそれぞれをＴ₁、
Ｔ₂とした場合には、ω＝１／√（Ｔ₁・Ｔ₂）の同調
点）においてはＡ＝１であって帰還抵抗70と入力抵抗74
の抵抗比ｎに無関係であって、図１０に示すようにｎの
値を変化させても同調点がずれることなく、かつ同調点
の減衰量も変化しない。

【０１０３】このように、この実施例の同調増幅器１ｂ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路10Ｃ、10Ｌ内の可変抵抗16の抵抗値を変えて同調周
波数を変えた場合であっても、この最大減衰量に影響を
与えることはなく、同調周波数、同調周波数における利
得、最大減衰量を互いに干渉しあうことなく調整するこ
とができる。

【０１０４】また、第１実施例等と同様に、インダクタ
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、同調周波数お
よび最大減衰量を調整し得る同調増幅器１ｂの全体を半
導体基板上に形成して集積回路とすることも容易であ
る。

【０１０５】なお、この実施例の同調増幅器１ｂでは、
前段に移相回路10Ｃを、後段に移相回路10Ｌをそれぞれ
配置したが、これらの全体によって入出力信号間の位相
シフト量が０°となればよいことから、これらの前後を
入れ換えて前段に移相回路10Ｌを、後段に移相回路10Ｃ
をそれぞれ配置して同調増幅器を構成するようにしても
よい。

【０１０６】（第４実施例）上述した第３実施例の同調
増幅器１ｂでは−型の２つの移相回路を接続した場合を
説明したが、＋型の移相回路を２段接続することにより
同調増幅器を構成するようにしてもよい。

【０１０７】図１９は、第４実施例の同調増幅器の構成
を示す図である。同図に示す同調増幅器１ｃは、入力信
号の位相を反転する位相反転回路80と、図５あるいは図
１５に示す＋型の２つの移相回路30Ｌ、30Ｃと、帰還抵
抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗
値のｎ倍の抵抗値を有しているものとする）のそれぞれ
を介することにより後段の移相回路30Ｃから出力される
信号（帰還信号）と入力端子90に入力される信号（入力
信号）とを所定の割合で加算する加算回路とを含んで構
成されている。

【０１０８】上述した第１実施例および第２実施例で説
明したように、＋型の２つの移相回路30Ｌ、30Ｃのそれ
ぞれは、入力信号の周波数ωが０から∞まで変化するに
したがって位相シフト量が０°から１８０°まで変化す
る。例えば、移相回路30Ｌ内のＬＲ回路の時定数と移相
回路30Ｃ内のＣＲ回路の時定数が同じであると仮定し、
その値をＴとおくと、ω＝１／Ｔの周波数では２つの移
相回路30Ｌ、30Ｃのそれぞれにおける位相シフト量が９
０°となる。したがって、２つの移相回路30Ｌ、30Ｃの
全体によって位相が１８０°シフトされるとともに、前
段に設けられた位相反転回路80によって位相が反転され
るため、全体として、位相が一巡して位相シフト量が０
°となる信号が後段の移相回路30Ｃから出力される。

【０１０９】また、後段の移相回路30Ｃの出力は、帰還
抵抗70を介して位相反転回路80の入力側に帰還されてお
り、この帰還された信号と入力抵抗74を介して入力され
る信号とが加算され、この加算された信号が位相反転回
路80に入力されている。

【０１１０】このような帰還ループを形成することによ
り、位相反転回路80によって信号の位相が反転されると
ともに、ある周波数において２つの移相回路30Ｌ、30Ｃ
によって位相が１８０°シフトされ、全体として帰還ル
ープを一巡する信号の位相シフト量が０°となる。この
とき、位相反転回路80や２つの移相回路30Ｌ、30Ｃの各
増幅度を調整して、同調増幅器１ｃ全体のループゲイン
をほぼ１に設定することにより、同調動作が行われる。

【０１１１】ところで、上述した位相反転回路80および
２つの移相回路30Ｌ、30Ｃは、その全体を伝達関数Ｋ1
を有する回路に置き換えると、第１実施例の場合と同様
に、図８に示すシステム図で表すことができる。したが
って、ミラーの定理によって変換することにより図９に
示すシステム図で表すことができ、変換後のシステム全
体の伝達関数Ａは(14)式で表すことができる。

【０１１２】また、移相回路30Ｌおよび30Ｃの各伝達関
数をともにＫ3とすると、このＫ3は(16)式で表される。
この伝達関数Ｋ3は、(15)式に示す移相回路10Ｃ、10Ｌ
の伝達関数Ｋ2の符号「−」を「＋」に変えただけであ
るため、位相反転回路80と移相回路30Ｌ、30Ｃを接続し
た場合の全体の伝達関数Ｋ1は、第３実施例と同様に(2
5)式に示したものをそのまま適用することができる。こ
のため、同調増幅器１ｃの全体の伝達関数も(18)式に示
したＡをそのまま適用することができる。

【０１１３】したがって、第４実施例の同調増幅器１ｃ
は、第１実施例の同調増幅器１等と同様の特性を有して
おり、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ
＋１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（移相回路30Ｌおよび
30Ｃの各時定数が異なる場合であってそれぞれをＴ₁、
Ｔ₂とした場合には、ω＝１／√（Ｔ₁・Ｔ₂）の同調
点）においてはＡ＝１であって帰還抵抗70と入力抵抗74
の抵抗比ｎに無関係であって、図１０に示すようにｎの
値を変化させても同調点がずれることなく、かつ同調点
の減衰量も変化しない。

【０１１４】このように、この実施例の同調増幅器１ｃ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路30Ｌ、30Ｃ内の可変抵抗36の抵抗値を変えて同調周
波数を変えた場合であっても、この最大減衰量に影響を
与えることはなく、同調周波数、同調周波数における利
得、最大減衰量を互いに干渉しあうことなく調整するこ
とができる。

【０１１５】また、第１実施例等と同様に、インダクタ
37は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ37を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、同調周波数お
よび最大減衰量を調整し得る同調増幅器１ｃの全体を半
導体基板上に形成して集積回路とすることも容易であ
る。

【０１１６】なお、この実施例の同調増幅器１ｃでは、
前段に移相回路30Ｌを、後段に移相回路30Ｃをそれぞれ
配置したが、これらの全体によって入出力信号間の位相
シフト量が０°となればよいことから、これらの前後を
入れ換えて前段に移相回路30Ｃを、後段に移相回路30Ｌ
をそれぞれ配置して同調増幅器を構成するようにしても
よい。

【０１１７】（その他の実施例）上述した各実施例の同
調増幅器に含まれる非反転回路50あるいは位相反転回路
80は、トランジスタやオペアンプや抵抗等を組み合わせ
て簡単に構成することができる。

【０１１８】図２０は、オペアンプを用いて構成した非
反転回路と位相反転回路の具体例を示す図である。同図
(Ａ)に示す非反転回路50は、反転入力端子が抵抗54を介
して接地されているとともにこの反転入力端子と出力端
子との間に抵抗56が接続されたオペアンプ52を含んで構
成されており、２つの抵抗54、56の抵抗比によって定ま
る所定の増幅度を有するバッファとして機能する。オペ
アンプ52の非反転入力端子に交流信号が入力されると、
オペアンプ52の出力端子からは同相の信号が出力され
る。

【０１１９】また、同図(Ｂ)に示す位相反転回路80は、
入力信号が抵抗84を介して反転入力端子に入力されると
ともに非反転入力端子が接地されたオペアンプ82と、こ
のオペアンプ82の反転入力端子と出力端子との間に接続
された抵抗86とを含んで構成されている。この位相反転
回路80は、２つの抵抗84、86の抵抗比によって定まる所
定の増幅度を有しており、抵抗84を介してオペアンプ82
の反転入力端子に交流信号が入力されると、オペアンプ
82の出力端子からは位相が反転した逆相の信号が出力さ
れる。

【０１２０】ところで、上述した各実施例の同調増幅器
は、２つの移相回路と非反転回路あるいは位相反転回路
によって構成されており、接続された複数の回路の全体
によって所定の周波数において合計の位相シフト量を０
°にすることにより所定の同調動作を行うようになって
いる。したがって、位相シフト量だけに着目すると、移
相回路と非反転回路あるいは位相反転回路とをどのよう
な順番で接続するかはある程度の自由度があり、必要に
応じて接続順番を決めることができる。

【０１２１】図２１は、タイプが異なる２つの移相回路
と非反転回路とを組み合わせて同調増幅器を構成した場
合において、２つの移相回路と非反転回路50の接続状態
を示す図である。なお、これらの図において、帰還側イ
ンピーダンス素子70ａおよび入力側インピーダンス素子
74ａは、各同調増幅器の出力信号と入力信号とを所定の
割合で加算するためのものであり、最も一般的には図１
等に示すように、帰還側インピーダンス素子70ａとして
帰還抵抗70を、入力側インピーダンス素子74ａとして入
力抵抗74を使用する。

【０１２２】但し、帰還側インピーダンス素子70ａおよ
び入力側インピーダンス素子74ａは、それぞれの素子に
入力された信号の位相関係を変えることなく加算できれ
ばよいことから、帰還側インピーダンス素子70ａおよび
入力側インピーダンス素子74ａをともにキャパシタによ
り、あるいは帰還側インピーダンス素子70ａおよび入力
側インピーダンス素子74ａをともにインダクタにより形
成するようにしてもよい。または、抵抗やキャパシタあ
るいはインダクタを組み合わせることにより、インピー
ダンスの実数分および虚数分の比を同時に調整しうるよ
うにして各インピーダンス素子を形成してもよい。

【０１２３】図２１(Ａ)には、タイプが異なる（一方が
−型であって他方が＋型である）２つの移相回路の後段
に非反転回路50を配置した構成が示されている。このよ
うに、後段に非反転回路50を配置した場合には、この非
反転回路50に出力バッファの機能を持たせることによ
り、大きな出力電流を取り出すこともできる。

【０１２４】図２１(Ｂ)には、タイプが異なる２つの移
相回路の中間に非反転回路50を配置した構成が示されて
いる。このように、中間に非反転回路50を配置した場合
には、前段の移相回路10Ｃ等と後段の移相回路30Ｌ等の
相互干渉を完全に防止することができる。

【０１２５】図２１(Ｃ)には、タイプが異なる２つの移
相回路の前段に非反転回路50を配置した構成が示されて
おり、図１に示した同調増幅器１や図１１に示した同調
増幅器１ａに対応している。このように、前段に非反転
回路50を配置した場合には、前段の移相回路10Ｃ等に対
する帰還側インピーダンス素子70ａや入力側インピーダ
ンス素子74ａの影響を最小限に抑えることができる。

【０１２６】同様に、図２２は、同タイプの２つの移相
回路位相反転回路を組み合わせて同調増幅器を構成した
場合において、２つの移相回路と位相反転回路80の接続
状態を示す図である。なお、図２１について説明したよ
うに、帰還側インピーダンス素子70ａおよび入力側イン
ピーダンス素子74ａは、各同調増幅器の出力信号と入力
信号とを所定の割合で加算するためのものであり、最も
一般的には図１等に示すように、帰還側インピーダンス
素子70ａとして帰還抵抗70を、入力側インピーダンス素
子74ａとして入力抵抗74を使用する。但し、帰還側イン
ピーダンス素子70ａおよび入力側インピーダンス素子74
ａは、それぞれの素子に入力された信号の位相関係を変
えることなく加算できればよいことから、キャパシタ等
によって形成するようにしてもよい。

【０１２７】図２２(Ａ)には、同タイプの２つの移相回
路の後段に位相反転回路80を配置した構成が示されてい
る。このように、後段に位相反転回路80を配置した場合
には、この位相反転回路80に出力バッファの機能を持た
せることにより、大きな出力電流を取り出すこともでき
る。

【０１２８】図２２(Ｂ)には、同タイプの２つの移相回
路の間に位相反転回路80を配置した構成が示されてい
る。このように、中間に位相反転回路80を配置した場合
には、２つの移相回路間の相互干渉を完全に防止するこ
とができる。

【０１２９】図２２(Ｃ)には、２つの移相回路の前段に
位相反転回路80を配置した構成が示されており、図１８
に示した同調増幅器１ｂや図１９に示した同調増幅器１
ｃに対応している。このように、前段に位相反転回路80
を配置した場合には、前段の移相回路10Ｃ等に対する帰
還側インピーダンス素子70ａや入力側インピーダンス素
子74ａの影響を最小限に抑えることができる。

【０１３０】また、上述した各実施例において示した移
相回路には可変抵抗16あるいは36が含まれている。これ
らの可変抵抗16、36は、具体的には接合型あるいはＭＯ
Ｓ型のＦＥＴを用いて実現することができる。

【０１３１】図２３は、ＣＲ回路を有する２種類の移相
回路10Ｃあるいは30Ｃ内の可変抵抗16あるいは36をＦＥ
Ｔに置き換えた場合の移相回路の構成を示す図である。
同図(Ａ)には、移相回路10Ｃにおいて可変抵抗16をＦＥ
Ｔに置き換えた構成が示されている。同図(Ｂ)には、移
相回路30Ｃにおいて可変抵抗36をＦＥＴに置き換えた構
成が示されている。

【０１３２】同様に、図２４はＬＲ回路を有する２種類
の移相回路10Ｌあるいは30Ｌ内の可変抵抗16あるいは36
をＦＥＴに置き換えた場合の移相回路の構成を示す図で
ある。同図(Ａ)には、移相回路10Ｌにおいて可変抵抗16
をＦＥＴに置き換えた構成が示されている。同図(Ｂ)に
は、移相回路30Ｌにおいて可変抵抗36をＦＥＴに置き換
えた構成が示されている。

【０１３３】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各同調増幅器において一巡する信号
の位相シフト量が０°となる周波数を変えることができ
るため、同調増幅器の同調周波数を任意に変更すること
ができる。

【０１３４】なお、図２３あるいは図２４に示した各移
相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネ
ルあるいはｎチャネルのＦＥＴによって構成したが、ｐ
チャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続し
て１つの可変抵抗を構成し、各ＦＥＴのゲートとサブス
トレート間に大きさが等しく極性が異なるゲート電圧を
印加するようにしてもよい。抵抗値を可変する場合には
このゲート電圧の大きさを変えればよい。このように、
２つのＦＥＴを組み合わせて可変抵抗を構成することに
より、ＦＥＴの非線形領域の改善を行うことができるた
め、同調信号の歪みを少なくすることができる。

【０１３５】また、上述した各実施例において示した移
相回路10Ｃあるいは30Ｃは、キャパシタ14あるいは34と
直列に接続された可変抵抗16あるいは36の抵抗値を変化
させて位相シフト量を変化させることにより全体の同調
周波数を変えるようにしたが、キャパシタ14、34を可変
容量素子によって形成し、その静電容量を変化させるこ
とにより全体の同調周波数を変えるようにしてもよい。

【０１３６】図２５は、各実施例において示した移相回
路10Ｃあるいは30Ｃ内のキャパシタ14あるいは34を可変
容量ダイオードに置き換えた場合の移相回路の構成を示
す図である。同図(Ａ)には、図１等に示した移相回路10
Ｃにおいて、可変抵抗16を固定抵抗に置き換えるととも
にキャパシタ14を可変容量ダイオードに置き換えた構成
が示されている。同図(Ｂ)には、図１１等に示した移相
回路30Ｃにおいて、可変抵抗36を固定抵抗に置き換える
とともにキャパシタ34を可変容量ダイオードに置き換え
た構成が示されている。

【０１３７】なお、図２５(Ａ)、(Ｂ)において、可変容
量ダイオードに直列に接続されたキャパシタは、可変容
量ダイオードのアノード・カソード間に逆バイアス電圧
を印加する際にその直流電流を阻止するためのものであ
り、そのインピーダンスは動作周波数において極めて小
さく、すなわち大きな静電容量を有している。また、図
２５(Ａ)、(Ｂ)に示したキャパシタの両端の電位は直流
成分をみると一定であるため、交流成分の振幅より大き
な逆バイアス電圧をアノード・カソード間に印加するこ
とにより、各可変容量ダイオードを容量可変のキャパシ
タとして機能させることができる。

【０１３８】このように、キャパシタ14あるいは34を可
変容量ダイオードで構成し、そのアノード・カソード間
に印加する逆バイアス電圧の大きさを可変に制御してこ
の可変容量ダイオードの静電容量をある範囲で任意に変
化させて各移相回路における位相シフト量を変えること
ができる。したがって、各同調増幅器において一巡する
信号の位相シフト量が０°となる周波数を変えることが
でき、同調増幅器の同調周波数を任意に変更することが
できる。

【０１３９】ところで、上述した図２５(Ａ)、(Ｂ)では
可変容量素子として可変容量ダイオードを用いたが、ソ
ースおよびドレインを直流的に固定電位に接続するとと
もにゲートに可変電圧を印加したＦＥＴを用いるように
してもよい。上述したように、図２５(Ａ)、(Ｂ)に示し
た可変容量ダイオードの両端電位は直流的に固定されて
いるため、これらの可変容量ダイオードを上述したＦＥ
Ｔに置き換えるだけでよく、ゲートに印加する電圧を可
変することによりゲート容量、すなわちＦＥＴが有する
静電容量を変えることができる。

【０１４０】また、上述した図２５(Ａ)、(Ｂ)では可変
容量ダイオードの静電容量のみを可変したが、同時に可
変抵抗16あるいは36の抵抗値を可変するようにしてもよ
い。図２５(Ｃ)には、図１等に示した移相回路10Ｃにお
いて、可変抵抗16を用いるとともにキャパシタ14を可変
容量ダイオードに置き換えた構成が示されている。同図
(Ｄ)には、図１１等に示した移相回路30Ｃにおいて、可
変抵抗36を用いるとともにキャパシタ34を可変容量ダイ
オードに置き換えた構成が示されている。これらにおい
て可変容量ダイオードをゲート容量可変のＦＥＴに置き
換えてもよいことは当然である。

【０１４１】また、図２５(Ｃ)、(Ｄ)に示した可変抵抗
を図２３に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、同調信号の歪みを少なくすることが
できる。

【０１４２】このように、可変抵抗と可変容量素子を組
み合わせて移相回路を構成した場合であっても、可変抵
抗の抵抗値および可変容量素子の静電容量をある範囲で
任意に変化させて各移相回路における位相シフト量を変
えることができる。したがって、各同調増幅器において
一巡する信号の位相シフト量が０°となる周波数を変え
ることができ、同調増幅器の同調周波数を任意に変更す
ることができる。

【０１４３】同様に、上述した各実施例において示した
移相回路10Ｌあるいは30Ｌは、インダクタ17あるいは37
と直列に接続された可変抵抗16あるいは36の抵抗値を変
化させて位相シフト量を変化させることにより全体の同
調周波数を変えるようにしたが、インダクタ17、37を可
変インダクタによって形成し、そのインダクタンスを変
化させることにより全体の同調周波数を変えるようにし
てもよい。

【０１４４】図２６は、各実施例において示した移相回
路10Ｌあるいは30Ｌ内のインダクタ17あるいは37を可変
インダクタに置き換えた場合の移相回路の構成を示す図
である。

【０１４５】同図(Ａ)には、図１１等に示した移相回路
10Ｌにおいて、可変抵抗16を固定抵抗に置き換えるとと
もにインダクタ17を可変インダクタ17ａに置き換えた構
成が示されている。同図(Ｂ)には、図１等に示した移相
回路30Ｌにおいて、可変抵抗36を固定抵抗に置き換える
とともにインダクタ37を可変インダクタ37ａに置き換え
た構成が示されている。

【０１４６】このように、インダクタ17あるいは37を可
変インダクタ17ａあるいは37ａに置き換えて、それらが
有するインダクタンスをある範囲で任意に変化させて各
移相回路における位相シフト量を変えることができる。
したがって、各同調増幅器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、同調
周波数を任意に変更することができる。

【０１４７】ところで、上述した図２６(Ａ)、(Ｂ)では
可変インダクタ17ａあるいは37ａのインダクタンスのみ
を可変したが、同時に可変抵抗16あるいは36の抵抗値を
可変するようにしてもよい。図２６(Ｃ)には、図１１等
に示した移相回路10Ｌにおいて、可変抵抗16を用いると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。同図(Ｄ)には、図１等に示した移
相回路30Ｌにおいて、可変抵抗36を用いるとともにイン
ダクタ37を可変インダクタ37ａに置き換えた構成が示さ
れている。

【０１４８】また、図２６(Ｃ)、(Ｄ)に示した可変抵抗
を図２４に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、同調信号の歪みを少なくすることが
できる。

【０１４９】このように、可変抵抗と可変インダクタを
組み合わせて移相回路を構成した場合であっても、可変
抵抗の抵抗値および可変インダクタのインダクタンスを
ある範囲で任意に変化させて各移相回路における位相シ
フト量を変えることができる。したがって、各同調増幅
器において一巡する信号の位相シフト量が０°となる周
波数を変えることができ、同調周波数を任意に変更する
ことができる。

【０１５０】また、上述したように可変抵抗や可変容量
素子あるいは可変インダクタを用いる場合の他、素子定
数が異なる複数の抵抗やキャパシタあるいはインダクタ
を用意しておいて、スイッチを切り換えることにより、
これら複数の素子の中から１つあるいは複数を選ぶよう
にしてもよい。この場合にはスイッチ切り換えにより接
続する素子の個数および接続方法（直列接続、並列接続
あるいはこれらの組み合わせ）によって、素子定数を不
連続に切り換えることができる。

【０１５１】例えば、可変抵抗の代わりに抵抗値がＲ、
２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を
用意しておいて、１つあるいは任意の複数を選択して直
列接続することにより、等間隔の抵抗値の切り換えをよ
り少ない素子で容易に実現することができる。同様に、
キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…と
いった２のｎ乗の系列の複数のキャパシタを用意してお
いて、１つあるいは任意の複数を選択して並列接続する
ことにより、等間隔の静電容量の切り換えをより少ない
素子で容易に実現することができる。このため、同調周
波数が複数ある回路、例えばＡＭラジオに各実施例の同
調増幅器を適用して、複数の放送局から１局を選局して
受信するような用途に適している。

【０１５２】図２７は、図２６に示した可変インダクタ
17ａの具体例を示す図であり、半導体基板上に形成され
た平面構造の概略が示されている。なお、同図に示す可
変インダクタ17ａの構造は、そのまま可変インダクタ37
ａにも適用することができる。

【０１５３】同図に示す可変インダクタ17ａは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
と、その外周を周回するように形成された制御用導体11
4と、これらインダクタ導体112および制御用導体114の
両方を覆うように形成された絶縁性磁性体118とを含ん
で構成されている。

【０１５４】上述した制御用導体114は、制御用導体114
の両端に可変のバイアス電圧を印加するために可変電圧
電源116が接続され、この可変電圧電源116によって印加
する直流バイアス電圧を可変に制御することにより、制
御用導体114に流れるバイアス電流を変化させることが
できる。

【０１５５】また、半導体基板110は、例えばｎ型シリ
コン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例え
ばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体112は、アル
ミニウムや金等の金属薄膜あるいはポリシリコン等の半
導体材料を渦巻き形状に形成されている。

【０１５６】なお、図２７に示した半導体基板110に
は、可変インダクタ17ａの他に図１１等に示した同調増
幅器の他の構成部品が形成されている。

【０１５７】図２８は、図２７に示した可変インダクタ
17ａのインダクタ導体112および制御用導体114の形状を
さらに詳細に示す図である。

【０１５８】同図に示すように、内周側に位置するイン
ダクタ導体112は、所定ターン数（例えば約４ターン）
の渦巻き形状に形成されており、その両端には２つの端
子電極122、124が接続されている。同様に、外周側に位
置する制御用導体114は、所定ターン数（例えば約２タ
ーン）の渦巻き形状に形成されており、その両端には２
つの制御電極126、128が接続されている。

【０１５９】図２９は、図２８のＡ−Ａ線拡大断面図で
あり、インダクタ導体112と制御用導体114を含む絶縁性
磁性体118の横断面が示されている。

【０１６０】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜118ａを介してインダクタ導体112およ
び制御用導体114が形成されており、さらにその表面に
絶縁性の磁性体膜118ｂが被覆形成されている。これら
２つの磁性体膜118ａ、118ｂによって図２７に示した絶
縁性磁性体118が形成されている。

【０１６１】例えば、磁性体膜118ａ、118ｂとしては、
ガンマ・フェライトやバリウム・フェライト等の各種磁
性体膜を用いることができる。また、これらの磁性体膜
の材質や形成方法については各種のものが考えられ、例
えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法
や、その他分子線エピタキシー法（ＭＢＥ法）、化学気
相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜
を形成する方法等がある。

【０１６２】なお、絶縁膜130は、非磁性体材料によっ
て形成されており、インダクタ導体112および制御用導
体114の各周回部分の間を覆っている。このようにして
各周回部分間の磁性体膜118ａ、118ｂを排除することに
より、各周回部分間に生じる漏れ磁束を最小限に抑える
ことができるため、インダクタ導体112が発生する磁束
を有効に利用して大きなインダクタンスを有する可変イ
ンダクタ17ａを実現することができる。

【０１６３】このように、図２７等に示した可変インダ
クタ17ａは、インダクタ導体112と制御用導体114とを覆
うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が
形成されており、制御用導体114に流す直流バイアス電
流を可変に制御することにより、上述した絶縁性磁性体
118を磁路とするインダクタ導体112の飽和磁化特性が変
化し、インダクタ導体112が有するインダクタンスが変
化する。

【０１６４】したがって、インダクタ導体112のインダ
クタンスそのものを直接変化させることができ、しか
も、半導体基板110上に薄膜形成技術や半導体製造技術
を用いて形成することができるため製造が容易となる。
さらに、半導体基板110上には同調増幅器１等の他の構
成部品を形成することも可能であるため、各実施例の同
調増幅器の全体を集積化によって一体形成する場合に適
している。

【０１６５】なお、図２７等に示した可変インダクタ17
ａは、図３０あるいは図３１に示すように、インダクタ
導体112と制御用導体114とを交互に周回させたり、イン
ダクタ導体112と制御用導体114とを重ねて形成するよう
にしてもよい。いずれの場合であっても、制御用導体11
4に流す直流バイアス電流を変化させることにより絶縁
性磁性体118の飽和磁化特性を変えることができ、イン
ダクタ導体112が有するインダクタンスをある範囲で変
化させることができる。

【０１６６】また、図２７等に示した可変インダクタ17
ａは、半導体基板110上にインダクタ導体112等を形成す
る場合を例にとり説明したが、セラミックス等の絶縁性
あるいは導電性の各種基板上に形成するようにしてもよ
い。

【０１６７】また、磁性体膜118ａ、118ｂとして絶縁性
材料を用いたが、メタル粉（ＭＰ）のような導電性材料
を用いるようにしてもよい。但し、このような導電性の
磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換
えて使用すると、インダクタ導体112等の各周回部分が
短絡されてインダクタ導体として機能しなくなるため、
各インダクタ導体と導電性の磁性体膜との間を電気的に
絶縁する必要がある。この絶縁方法としては、インダク
タ導体112等を酸化して絶縁酸化膜を形成する方法や、
化学気相法等によりシリコン酸化膜あるいは窒化膜を形
成する方法等がある。

【０１６８】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。

【０１６９】また、図２７等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114の両方の全体
を絶縁性磁性体118で覆うようにしたが、一部のみを覆
って磁路を形成するようにしてもよい。

【０１７０】図３２は、絶縁性磁性体118を部分的に形
成した可変インダクタを示す図である。同図に示すよう
に、絶縁性磁性体118がインダクタ導体112と制御用導体
114の一部を覆うように形成されており、この部分的に
形成された絶縁性磁性体118によって磁路が形成され
る。このように、磁路となる絶縁性磁性体（あるいは導
電性磁性体でもよい）118を部分的に形成した場合に
は、磁路が狭まることによりインダクタ導体112および
制御用導体114によって生じる磁束が飽和しやすくな
る。したがって、制御用導体114に少ないバイアス電流
を流した場合であっても磁束が飽和し、少ないバイアス
電流を可変に制御することによりインダクタ導体112の
インダクタンスを変えることができる。このため、制御
系の構造を簡略化することができる。

【０１７１】また、図２７等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114とを同心状に
巻回して形成したが、これら各導体を半導体基板110表
面の隣接した位置に形成してそれらの間を絶縁性あるい
は導電性の磁性体によって形成した磁路によって磁気結
合させてもよい。

【０１７２】図３３は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
17ｂの概略を示す平面図である。

【０１７３】同図に示す可変インダクタ17ｂは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
ａと、このインダクタ導体112ａと隣接した位置に形成
された渦巻き形状の制御用導体114ａと、インダクタ導
体112ａと制御用導体114ａの各渦巻き中心を覆うように
形成された絶縁性磁性体（あるいは導電性磁性体）119
とを含んで構成されている。

【０１７４】図２７等に示した可変インダクタ17ａと同
様に、制御用導体114ａにはその両端に可変のバイアス
電圧を印加するために可変電圧電源116が接続されてお
り、この可変電圧電源116によって印加するバイアス電
圧を可変に制御することにより、制御用導体114ａに流
れる所定のバイアス電流を変化させることができる。

【０１７５】図３４は、図３３に示した可変インダクタ
17ｂのインダクタ導体112ａおよび制御用導体114ａの形
状をさらに詳細に示した図である。

【０１７６】同図に示すように、インダクタ導体112ａ
は、所定ターン数（例えば約４ターン）の渦巻き形状に
形成されており、その両端には２つの端子電極122、124
が接続されている。同様に、インダクタ導体112ａに隣
接して配置された制御用導体114ａは、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極126、128が接続されてい
る。

【０１７７】図３５は、図３４のＢ−Ｂ線拡大断面図で
あり、インダクタ導体112ａと制御用導体114ａを含む絶
縁性磁性体119の横断面が示されている。

【０１７８】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が
形成されており、その表面にインダクタ導体112ａおよ
び制御用導体114ａがそれぞれ形成されている。そし
て、これらインダクタ導体112ａと制御用導体114ａの各
中心部を貫くようにさらに表面に絶縁性の磁性体膜119
ｂが被覆形成されている。これら２つの磁性体膜119
ａ、119ｂによってインダクタ導体112ａと制御用導体11
4ａの共通の磁路となる環状の磁性体119が形成されてい
る。

【０１７９】なお、図３５に示した絶縁性の非磁性体膜
132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さ
らにそれらの表面においてインダクタ導体112ａと制御
用導体114ａのそれぞれをほぼ同じ高さに形成するため
のものである。したがって、インダクタ導体112ａおよ
び制御用導体114ａに多少の段差が生じてもよい場合に
は、非磁性体膜132を形成せずに、半導体基板110上に直
接インダクタ導体112ａおよび制御用導体114ａの一部を
形成するようにしてもよい。

【０１８０】また、磁性体膜119ａ表面のインダクタ導
体112ａおよび制御用導体114ａの各周回部分の間には、
図２７等に示した可変インダクタ17ａと同様に絶縁膜13
0が形成されている。このように部分的に絶縁膜130を充
填して各周回部分間の磁性体膜119ａ、119ｂを排除する
ことにより、各周回部分間に生じる漏れ磁束を最小限に
抑えることができるため、インダクタ導体112ａによっ
て発生した磁束は、そのほとんどが磁性体膜119ａ、119
ｂを通って制御用導体114ａと交差するようになる。し
たがって、漏れ磁束を少なくすることにより、インダク
タ導体112ａが発生する磁束を有効に利用して大きなイ
ンダクタンスを得ることができる。

【０１８１】このように、上述した可変インダクタ17ｂ
は、インダクタ導体112ａと制御用導体114ａの各渦巻き
中心を通るように環状の絶縁性磁性体119（磁性体膜119
ａ、119ｂ）が形成されている。したがって、制御用導
体114ａに流す直流バイアス電流を可変に制御すること
により、上述した磁性体119を磁路とするインダクタ導
体112ａの飽和磁化特性が変化し、インダクタ導体112ａ
が有するインダクタンスも変化する。

【０１８２】また、上述した各実施例の同調増幅器１等
を半導体基板上に形成した場合には、移相回路10Ｃ、30
Ｃ内のキャパシタ14あるいは34としてあまり大きな静電
容量を設定することができない。したがって、半導体基
板上に実際に形成したキャパシタの小さな静電容量を、
回路を工夫することにより見かけ上大きくすることがで
きれば、時定数Ｔを大きな値に設定して同調周波数の低
周波数化を図る際に都合がよい。

【０１８３】図３６は、図１等に示した移相回路10Ｃ、
30Ｃに用いたキャパシタ14あるいは34を素子単体ではな
く回路によって構成した変形例を示す図であり、実際に
半導体基板上に形成されるキャパシタの静電容量を見か
け上大きくみせる静電容量変換回路として機能する。な
お、図３６に示した回路全体が移相回路10Ｃあるいは30
Ｃに含まれるキャパシタ14あるいは34に対応している。

【０１８４】図３６に示す静電容量変換回路14ａは、所
定の静電容量Ｃ0を有するキャパシタ210と、２つのオペ
アンプ212、214と、４つの抵抗216、218、220、222とを
含んで構成されている。

【０１８５】１段目のオペアンプ212は、出力端子と反
転入力端子との間に抵抗218（この抵抗値をＲ18とす
る）が接続されており、さらにこの反転入力端子が抵抗
216（この抵抗値をＲ16とする）を介して接地されてい
る。

【０１８６】１段目のオペアンプ212の非反転入力端子
に印加される電圧Ｅ1と出力端子に現れる電圧Ｅ2との間
には、

【数２６】 の関係がある。この１段目のオペアンプ212は、主にイ
ンピーダンス変換を行うバッファとして機能するもので
あり、利得は１であってもよい。利得１の場合とはＲ18
／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗216を
除去すればよい）、あるいはＲ18を０Ω（直結すればよ
い）に設定する。

【０１８７】また、２段目のオペアンプ214は、出力端
子と反転入力端子との間に抵抗222（この抵抗値をＲ22
とする）が接続されているとともに反転入力端子と上述
したオペアンプ212の出力端子との間に抵抗220（この抵
抗値をＲ20とする）が接続されており、さらに非反転入
力端子が接地されている。

【０１８８】２段目のオペアンプ214の出力端子に現れ
る電圧をＥ3とすると、この電圧Ｅ3と１段目のオペアン
プ212の出力端子に現れる電圧Ｅ2との間には、

【数２７】 の関係がある。このように２段目のオペアンプ214は反
転増幅器として機能するものであり、その入力側を高イ
ンピーダンスに設定するために１段目のオペアンプ212
が使用されている。

【０１８９】また、このような接続がなされた１段目の
オペアンプ212の非反転入力端子と２段目のオペアンプ2
14の出力端子との間には、上述したように所定の静電容
量を有するキャパシタ210が接続されている。

【０１９０】図３６に示した静電容量変換回路14ａにお
いて、キャパシタ210を除く回路全体の伝達関数をＫ4と
すると、静電容量変換回路14ａは図３７に示すシステム
図で表すことができる。図３８は、これをミラーの定理
によって変換したシステム図である。

【０１９１】図３７に示したインピーダンスＺ0を用い
て図３８に示したインピーダンスＺ1を表すと、

【数２８】 となる。ここで、図３６に示した静電容量変換回路14ａ
の場合には、インピーダンスＺ0＝１／（ｊωＣ0）であ
り、これを(28)式に代入して、

【数２９】 Ｃ＝（１−Ｋ4）ＣO …(30) となる。この(30)式は、静電容量変換回路14ａにおいて
キャパシタ210が有する静電容量Ｃ0が見掛け上は（１−
Ｋ4）倍になったことを示している。

【０１９２】したがって、利得Ｋ4が負の場合には常に
（１−Ｋ4）は１より大きくなるため、静電容量Ｃ0を大
きいほうに変化させることができる。

【０１９３】ところで、図３６に示した静電容量変換回
路14ａにおける増幅器の利得、すなわちオペアンプ212
と214の全体により構成される増幅器の利得Ｋ4は、(26)
式および(27)式から、

【数３１】 となる。この(31)式を(30)式に代入すると、

【数３２】 となる。したがって、４つの抵抗216、218、220、222の
抵抗値を所定の値に設定することにより、２つの端子22
4、226間の見掛け上の静電容量Ｃを大きくすることがで
きる。

【０１９４】また、１段目のオペアンプ212による増幅
器の利得が１の場合、すなわち上述したようにＲ16を無
限大（抵抗216を除去）、あるいはＲ18を０Ωに設定し
たときであってＲ18／Ｒ16＝０の場合には、上述した(3
2)式は簡略化されて、

【数３３】 となる。

【０１９５】図３９は、図３６に示した第１のオペアン
プ212の反転入力端子に接続されている抵抗216を除去し
た静電容量変換回路14ｂの構成を示す図である。この場
合には、端子224、226間に現れる静電容量Ｃは(33)式に
より表されるため、Ｒ22とＲ20の比を変化させるだけで
Ｃ0を大きいほうに変化させることができる。

【０１９６】このように、上述した静電容量変換回路14
ａあるいは14ｂは、抵抗220と抵抗222との抵抗比Ｒ22／
Ｒ20あるいは抵抗216と抵抗218との抵抗比Ｒ18／Ｒ16を
変えることにより、実際に半導体基板上に形成するキャ
パシタ210の静電容量Ｃ0を見掛け上大きい方に変換する
ことができる。そのため、半導体基板上に図１等に示し
た同調増幅器１等の全体を形成するような場合には、半
導体基板上に小さな静電容量Ｃ0を有するキャパシタ210
を形成しておいて、図３６あるいは図３９に示した回路
によって大きな静電容量Ｃに変換することができ、集積
化に際して好都合となる。

【０１９７】また、抵抗216、218、220、222の中の少な
くとも１つ（図３９に示した静電容量変換回路14ｂの場
合は抵抗220、222の少なくとも１つ）を可変抵抗により
形成することにより、具体的には接合型やＭＯＳ型のＦ
ＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを
並列に接続して可変抵抗を形成することにより、容易に
静電容量が可変の静電容量変換回路を形成することがで
きる。したがって、この静電容量変換回路を図２５に示
した可変容量ダイオードの代わりに使用することによ
り、位相シフト量をある範囲で任意に変化させることが
できる。このため、同調増幅器において一巡する信号の
位相シフト量が０°となる周波数を変えることができ、
各実施例の同調増幅器の同調周波数を任意に変更するこ
とができる。

【０１９８】なお、上述したように第１段目のオペアン
プ212は入力インピーダンスを高くするためのバッファ
として用いているため、このオペアンプ212をエミッタ
ホロワ回路あるいはソースホロワ回路に置き換えるよう
にしてもよい。

【０１９９】図４０は、１段目にエミッタホロワ回路を
用いた静電容量変換回路14ｃの構成を示す図である。同
図に示す静電容量変換回路14ｃは、図３６に示した１段
目のオペアンプ212および２つの抵抗216、218をバイポ
ーラトランジスタと抵抗からなるエミッタホロワ回路22
8に置き換えた構成を有している。

【０２００】図４１は、１段目にソースホロワ回路を用
いた静電容量変換回路14ｄの構成を示す図である。同図
に示す静電容量変換回路14ｄは、図３６に示した１段目
のオペアンプ212および２つの抵抗216、218をＦＥＴと
抵抗からなるソースホロワ回路230に置き換えた構成を
有している。

【０２０１】また、上述した静電容量変換回路14ｃ、14
ｄのそれぞれは、オペアンプ214に接続されている抵抗2
20、222の抵抗比を変えることにより端子224、226間の
見掛け上の静電容量Ｃを任意に変化させることができる
点は図３６等に示した静電容量変換回路14ａ等と同じで
ある。したがって、抵抗220、222の少なくとも一方を、
接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴと
ｎチャネルＦＥＴとを並列に接続した可変抵抗に置き換
えることにより、静電容量が可変の静電容量変換回路を
構成することができ、この静電容量変換回路を図２５に
示した可変容量ダイオードの代わりに使用することによ
り、位相シフト量をある範囲で任意に変化させることが
できる。このため、各同調増幅器において一巡する信号
の位相シフト量が０°となる周波数を変えることがで
き、各実施例の同調増幅器の同調周波数を任意に変更す
ることができる。

【０２０２】ところで、上述した図３６〜図４１では、
所定の利得を有する増幅器とキャパシタとを組み合わせ
ることにより、見かけ上の静電容量を実際にキャパシタ
素子が有する静電容量より大きくする場合を説明した
が、キャパシタの代わりにインダクタを用い、このイン
ダクタが有するインダクタンスを見かけ上大きくするこ
ともできる。

【０２０３】すなわち、上述したように図３７に示した
インピーダンスＺ0を用いて図３８に示したインピーダ
ンスＺ1を表すと(28)式のようになる。ここで、インダ
クタンスＬ0を有するインダクタの場合には、インピー
ダンスＺ0＝ｊωＬ0であり、これを(28)式に代入して、

【数３４】

【数３５】 となる。この(35)式は、実際にインダクタ素子が有する
インダクタンスが見かけ上１／（１−Ｋ4）倍になった
ことを示しており、利得Ｋ4が０から１の間に設定され
ているときには見かけ上のインダクタンスが大きくなる
ことがわかる。

【０２０４】図４２は、図１１等に示した移相回路10
Ｌ、30Ｌに用いたインダクタ17あるいは37を素子単体で
はなく回路によって構成した変形例を示す図であり、実
際に半導体基板上に形成されるインダクタ素子（インダ
クタ導体）のインダクタンスを見かけ上大きくみせるイ
ンダクタンス変換回路として機能する。なお、図４２に
示した回路全体が移相回路10Ｌ、30Ｌに含まれるインダ
クタ17あるいは37に対応している。

【０２０５】図４２に示すインダクタンス変換回路17ｃ
は、所定のインダクタンスＬ0を有するインダクタ260
と、２つのオペアンプ262、264と、２つの抵抗266、268
とを含んで構成されている。

【０２０６】１段目のオペアンプ262は、出力端子が反
転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ264も出力端子が反
転入力端子に接続されており、利得１の非反転増幅器と
して機能する。また、これら２つの非反転増幅器の間に
は抵抗266と268による分圧回路が挿入されている。

【０２０７】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。

【０２０８】図４２に示したインダクタンス変換回路17
ｃにおいて、インダクタ260を除く回路（増幅器）全体
の伝達関数をＫ4とすると、この利得Ｋ4は抵抗266と268
によって構成される分圧回路の分圧比によって決まり、
それぞれの抵抗値をＲ66、Ｒ68とすると、

【数３６】 となる。この利得Ｋ4を(35)式に代入して見かけ上のイ
ンダクタンスＬを計算すると、

【数３７】 となる。したがって、抵抗266と268の抵抗比Ｒ68／Ｒ66
を大きくすることにより、２つの端子254、256間の見か
け上のインダクタンスＬを大きくすることができる。例
えば、Ｒ68＝Ｒ66の場合には、(37)式からインダクタン
スＬをＬ0の２倍にすることができる。

【０２０９】このように、上述したインダクタンス変換
回路17ｃは、２つの非反転増幅器の間に挿入された分圧
回路の分圧比を変えることにより、実際に接続されてい
るインダクタ260のインダクタンスＬ0を見かけ上大きく
することができる。そのため、半導体基板上に図１等に
示した同調増幅器１等の全体を形成するような場合に
は、半導体基板上に小さなインダクタンスＬ0を有する
インダクタ260をスパイラル状の導体等によって形成し
ておいて、図４２に示したインダクタンス変換回路によ
って大きなインダクタンスＬに変換することができ、集
積化に際して好都合となる。特に、このようにして大き
なインダクタンスを確保することができれば、図１に示
した同調増幅器１等の同調周波数を比較的低い周波数領
域まで下げることが容易となる。また、集積化を行うこ
とにより、同調増幅器全体の実装面積を小型化して、材
料コスト等の低減も可能となる。

【０２１０】なお、抵抗266、268による分圧回路の分圧
比を固定した場合の他、これら２つの抵抗266、268の少
なくとも一方を可変抵抗により形成することにより、具
体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネル
ＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗
を形成することにより、この分圧比を連続的に変化させ
てもよい。この場合には、図４２に示したオペアンプ26
2、264を含んで構成される増幅器全体の利得が変わり、
端子254、256間のインダクタンスＬも連続的に変化す
る。したがって、このインダクタンス変換回路17ｃを図
２６に示した可変インダクタ17ａ等の代わりに使用する
ことにより、各移相回路における位相シフト量をある範
囲で任意に変化させることができる。このため、同調増
幅器において一巡する信号の位相シフト量が０°となる
周波数を変えることができ、上述した同調増幅器の同調
周波数を任意に変更することができる。

【０２１１】また、図４２に示したインダクタンス変換
回路17ｃは、２つのオペアンプ262、264を含む増幅器全
体の利得が１以下に設定されているため、全体をエミッ
タホロワ回路あるいはソースホロワ回路に置き換えるよ
うにしてもよい。

【０２１２】図４３は、オペアンプ262、264を含む増幅
器全体をエミッタホロワ回路に置き換えたインダクタン
ス変換回路の構成を示す図である。同図(Ａ)に示すイン
ダクタンス変換回路17ｄは、エミッタに２つの抵抗27
4、276が接続されたバイポーラトランジスタ278と、こ
の２つの抵抗274、276による分圧点とトランジスタ278
のベースとの間に接続されたインダクタ260と、直流電
流阻止用のキャパシタ280とを含んで構成されている。
インダクタ260の一方端側に挿入されたキャパシタ280
は、周波数特性に影響を与えないようにそのインピーダ
ンスは動作周波数において極めて小さく、すなわち大き
な静電容量に設定されている。

【０２１３】上述したエミッタホロワ回路の利得は、主
に２つの抵抗274、276の抵抗比に応じて決まり、しかも
その利得は常に１未満であるため、(35)式からわかるよ
うに、実際にインダクタ260が有するインダクタンスＬ0
を見掛け上大きくすることができる。しかも、１つのエ
ミッタホロワ回路を用いているだけであり、回路構成が
簡略化でき、最高動作周波数も高く設定することができ
る。

【０２１４】図４３(Ｂ)はその変形例を示す図であり、
同図(Ａ)の２つの抵抗274、276を可変抵抗282に置き換
えた点が異なっている。このように可変抵抗282を用い
ることにより、利得を任意にしかも連続的に変化させる
ことができるため、見掛け上のインダクタンスＬも任意
にしかも連続的に変化させることができ、このインダク
タンス変換回路17ｅを図２６に示した可変インダクタ17
ａの代わりに使用することにより、各移相回路における
位相シフト量をある範囲で任意に変化させることができ
る。このため、同調増幅器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、上述
した同調増幅器の同調周波数を任意に変更することがで
きる。

【０２１５】なお、図４３(Ｂ)に示したインダクタンス
変換回路17ｅは、同図(Ａ)の２つの抵抗274、276を１つ
の可変抵抗282に置き換えているが、これら２つの抵抗2
74、276の少なくとも一方を可変抵抗によって構成する
ようにしてもよい。

【０２１６】図４４は、図４３(Ａ)および(Ｂ)に示した
インダクタンス変換回路17ｄ、17ｅのそれぞれをソース
ホロワ回路によって実現したものであり、バイポーラト
ランジスタ278をＦＥＴ284に置き換えたものである。図
４４(Ａ)が図４３(Ａ)に、図４４(Ｂ)が図４３(Ｂ)にそ
れぞれ対応している。

【０２１７】図４５は、図４２に示したインダクタンス
変換回路17ｃの変形例を示す図である。図４５に示すイ
ンダクタンス変換回路17ｆは、ｎｐｎ型のバイポーラト
ランジスタ286およびそのエミッタに接続された抵抗290
と、ｐｎｐ型のバイポーラトランジスタ288とそのエミ
ッタに接続された抵抗292と、インダクタンスＬ0を有す
るインダクタ260とを含んで構成されている。

【０２１８】上述した一方のトランジスタ286と抵抗290
により第１のエミッタホロワ回路が、他方のトランジス
タ288と抵抗292により第２のエミッタホロワ回路がそれ
ぞれ形成され、それらが縦続接続されている。しかも、
ｎｐｎ型のトランジスタ286とｐｎｐ型のトランジスタ2
88を用いているため、インダクタ260の一方端であるト
ランジスタ286のベース電位とトランジスタ288のエミッ
タ電位とをほぼ同じに設定することができ、直流電流阻
止用のキャパシタが不要となる。

【０２１９】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。

【０２２０】例えば、上述した各実施例の同調増幅器に
おいては、移相回路10Ｃ、10Ｌあるいは移相回路30Ｃ、
30Ｌ内の差動増幅器12、32によって２入力の差分を２倍
に増幅して各移相回路の出力とすることにより、同調増
幅器のループゲインをほぼ１に設定するようにしたが、
差動増幅器12、32の増幅度をこれ以外の値に設定しても
よい。例えば、各差動増幅器12、32において２入力の差
分を増幅せずに、あるいは２倍以外の増幅度で増幅して
出力するとともに、非反転回路50あるいは位相反転回路
80の増幅度を調整して同調増幅器のループゲインをほぼ
１に設定するようにしてもよい。

【０２２１】また、図１等に示した各同調増幅器におい
ては、帰還側インピーダンス素子として抵抗値が固定の
帰還抵抗70を用い、入力側インピーダンス素子として抵
抗値が固定の入力抵抗74を用いるようにしたが、少なく
とも一方の抵抗を可変抵抗により構成して最大減衰量を
任意に変更可能に形成してもよい。この場合に、可変抵
抗を図２３に示したようにＦＥＴのチャネル抵抗を利用
して形成することができることはいうまでもない。特
に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列
接続して１つの可変抵抗を構成し、各ＦＥＴのベースと
サブストレート間に大きさが等しく極性が異なるゲート
電圧を印加した場合には、ＦＥＴの非線形領域の改善を
行うことができるため、同調信号の歪みを少なくするこ
とができる。

【０２２２】同様に、帰還側インピーダンス素子および
入力側インピーダンス素子をキャパシタとした場合には
少なくとも一方を可変容量ダイオードやゲート容量可変
のＦＥＴにより構成して最大減衰量を任意に変更可能に
形成してもよい。

【０２２３】また、上述した実施例の同調増幅器１等に
は２つの移相回路が含まれているが、同調周波数を可変
する場合には、両方の移相回路に含まれるＣＲ回路ある
いはＬＲ回路を構成する抵抗とキャパシタあるいはイン
ダクタの少なくとも１つの素子定数を変える場合の他、
一方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を
構成する抵抗とキャパシタあるいはインダクタの少なく
とも１つの素子定数を変える場合が考えられる。あるい
は、図１等に示した各移相回路内の可変抵抗16、36等を
抵抗値が固定の抵抗に置き換えて、同調周波数が固定の
同調増幅器を構成するようにしてもよい。

【０２２４】

【発明の効果】以上の各実施例に基づく説明から明らか
なように、同調周波数が高い場合にはこの発明の同調増
幅器を構成する各素子は集積回路の製法によって形成す
ることが可能であるから、同調増幅器を半導体ウエハ上
に集積回路として小型に形成でき、大量生産によって安
価に作ることができる。また、各移相回路内のインダク
タのインダクタンスをインダクタンス変換回路を用い
て、あるいはキャパシタの静電容量を静電容量変換回路
を用いて大きいほうに変換することができ、同調周波数
を低周波化することもできる。

【０２２５】特に、各移相回路におけるＣＲ回路あるい
はＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン
間のチャネルを使用し、このＦＥＴのゲートに印加する
制御電圧を変化させてチャネルの抵抗を変化させるよう
に構成すると、制御電圧を印加する配線のインダクタン
スや静電容量の影響を回避することができ、ほぼ設計ど
おりの理想的な特性を備えた同調増幅器を得ることがで
きる。

【０２２６】また、この発明の同調増幅器は、最大減衰
量が入力側インピーダンス素子と帰還側インピーダンス
素子の抵抗比によって決まるとともに、同調周波数が各
移相回路におけるＣＲ回路あるいはＬＲ回路の時定数に
よって決まるため、最大減衰量や同調周波数および同調
周波数における利得を互いに干渉しあうことなく設定す
ることができる。

【図面の簡単な説明】

【図１】この発明を適用した第１実施例の同調増幅器の
構成を示す回路図、

【図２】図１に示した前段の移相回路の構成を抜き出し
て示した図、

【図３】前段の移相回路の入出力電圧とキャパシタ等に
現れる電圧との関係を示すベクトル図、

【図４】図２に示した移相回路を等価的に表した図、

【図５】図１に示した後段の移相回路の構成を抜き出し
て示した図、

【図６】後段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図７】図５に示した移相回路を等価的に表した図、

【図８】２つの移相回路および非反転回路の全体を伝達
関数Ｋ1を有する回路に置き換えたシステム図、

【図９】図８に示すシステムをミラーの定理によって変
換したシステム図、

【図１０】この実施例の同調増幅器の同調特性を示す
図、

【図１１】この発明を適用した第２実施例の同調増幅器
の構成を示す回路図、

【図１２】図１１に示した前段の移相回路の構成を抜き
出して示した図、

【図１３】前段の移相回路の入出力電圧とインダクタ等
に現れる電圧との関係を示すベクトル図、

【図１４】図１２に示した移相回路を等価的に表した
図、

【図１５】図１１に示した後段の移相回路の構成を抜き
出して示した図、

【図１６】後段の移相回路の入出力電圧とキャパシタ等
に現れる電圧との関係を示すベクトル図、

【図１７】図１５に示した移相回路を等価的に表した
図、

【図１８】第３実施例の同調増幅器の構成を示す回路
図、

【図１９】第４実施例の同調増幅器の構成を示す回路
図、

【図２０】非反転回路および位相反転回路の具体例を示
す図、

【図２１】移相回路と非反転回路との接続形態を示す
図、

【図２２】移相回路と位相反転回路との接続形態を示す
図、

【図２３】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図２４】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図２５】移相回路のキャパシタを可変容量ダイオード
に置き換えた移相回路の構成を示す図、

【図２６】移相回路のインダクタを可変インダクタに置
き換えた移相回路の構成を示す図、

【図２７】可変インダクタの一例を示す図、

【図２８】図２７に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図２９】図２８のＡ−Ａ線拡大断面図、

【図３０】図２７に示した可変インダクタの変形例を示
す図、

【図３１】図２７に示した可変インダクタの変形例を示
す図、

【図３２】図２７に示した可変インダクタの変形例を示
す図、

【図３３】可変インダクタの他の例を示す図、

【図３４】図３３に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図３５】図３４のＢ−Ｂ線拡大断面図、

【図３６】キャパシタが実際に有する静電容量を見かけ
上大きくする静電容量変換回路の構成を示す図、

【図３７】図３６に示した回路を伝達関数を用いて表し
た図、

【図３８】図３７に示す構成をミラーの定理によって変
換した図、

【図３９】図３６の回路を簡略化した静電容量変換回路
の構成を示す図、

【図４０】１段目にエミッタホロワ回路を用いた静電容
量変換回路の構成を示す図、

【図４１】１段目にソースホロワ回路を用いた静電容量
変換回路の構成を示す図、

【図４２】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図、

【図４３】図４２に含まれる２つのオペアンプを含む増
幅器全体をエミッタホロワ回路に置き換えたインダクタ
ンス変換回路の構成を示す図、

【図４４】図４３の回路をソースホロワ回路によって実
現した構成を示す図、

【図４５】インダクタンス変換回路の変形例を示す図、

【図４６】従来の同調増幅器における同調周波数、同調
周波数における利得、最大減衰量の関係の一例を示す特
性曲線図である。

【符号の説明】

１ 同調増幅器 10Ｃ、30Ｌ 移相回路 12、32 差動増幅器 14、39 キャパシタ 16、36 可変抵抗 37 インダクタ 18、20、38、40 抵抗 50 非反転回路 70 帰還抵抗 74 入力抵抗 90 入力端子 92 出力端子

Claims (31)

【特許請求の範囲】
1. 【請求項１】 入力信号が一方端に入力される入力側イ
   ンピーダンス素子と、帰還信号が一方端に入力される帰
   還側インピーダンス素子とを含んでおり、前記入力信号
   と前記帰還信号とを加算する加算回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   キャパシタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記キャパシタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む第１の移
   相回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   インダクタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記インダクタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む第２の移
   相回路と、 を備え、前記第１および第２の移相回路を縦続接続し、
   これら縦続接続された２つの移相回路の中の前段の移相
   回路に対して前記加算回路によって加算された信号を入
   力するとともに、後段の移相回路から出力される信号を
   前記帰還信号として前記帰還側インピーダンス素子の一
   方端に入力し、前記第１および第２の移相回路のいずれ
   かの出力を同調信号として取り出すことを特徴とする同
   調増幅器。
2. 【請求項２】 入力端子に入力される交流信号が一方端
   に入力される入力側インピーダンス素子と、帰還信号が
   一方端に入力される帰還側インピーダンス素子とを含ん
   でおり、前記入力端子に入力される交流信号と前記帰還
   信号とを加算する加算回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   キャパシタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記キャパシタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む第１の移
   相回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   インダクタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記インダクタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む第２の移
   相回路と、 入力される交流信号の位相を変えずに出力する非反転回
   路と、 を備え、前記第１および第２の移相回路と前記非反転回
   路のそれぞれを縦続接続し、これら縦続接続された複数
   の回路の中の初段の回路に対して前記加算回路によって
   加算された信号を入力するとともに、最終段の回路から
   出力される信号を前記帰還信号として前記帰還側インピ
   ーダンス素子の一方端に入力し、これら複数の回路のい
   ずれかの出力を同調信号として取り出すことを特徴とす
   る同調増幅器。
3. 【請求項３】 請求項１または２において、 前記第２の直列回路を構成する前記キャパシタあるいは
   前記インダクタからなるリアクタンス素子と前記第３の
   抵抗の接続の仕方を、前記２つの移相回路において反対
   にしたことを特徴とする同調増幅器。
4. 【請求項４】 入力端子に入力される交流信号が一方端
   に入力される入力側インピーダンス素子と、帰還信号が
   一方端に入力される帰還側インピーダンス素子とを含ん
   でおり、前記入力端子に入力される交流信号と前記帰還
   信号とを加算する加算回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   キャパシタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記キャパシタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む第１の移
   相回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   インダクタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記インダクタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む第２の移
   相回路と、 入力される交流信号の位相を反転して出力する位相反転
   回路と、 を備え、前記第１および第２の移相回路と前記位相反転
   回路のそれぞれを縦続接続し、これら縦続接続された複
   数の回路の中の初段の回路に対して前記加算回路によっ
   て加算された信号を入力するとともに、最終段の回路か
   ら出力される信号を前記帰還信号として前記帰還側イン
   ピーダンス素子の一方端に入力し、これら複数の回路の
   いずれかの出力を同調信号として取り出すことを特徴と
   する同調増幅器。
5. 【請求項５】 請求項４において、 前記第２の直列回路を構成する前記キャパシタあるいは
   前記インダクタからなるリアクタンス素子と前記第３の
   抵抗の接続の仕方を、前記２つの移相回路において同じ
   にしたことを特徴とする同調増幅器。
6. 【請求項６】 請求項１〜５のいずれかにおいて、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子のそれぞれは抵抗であることを特徴とする
   同調増幅器。
7. 【請求項７】 請求項６において、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子の少なくとも一方を可変抵抗により形成
   し、前記入力側インピーダンス素子および前記帰還側イ
   ンピーダンス素子の抵抗比を変えることにより、最大減
   衰量を変化させることを特徴とする同調増幅器。
8. 【請求項８】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記第
   ３の抵抗を可変抵抗により形成し、この抵抗値を変える
   ことにより、同調周波数を変化させることを特徴とする
   同調増幅器。
9. 【請求項９】 請求項７または８において、 前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
   ト電圧を変えてチャネル抵抗を変えることを特徴とする
   同調増幅器。
10. 【請求項１０】 請求項７または８において、 前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
    ＦＥＴとを並列接続することにより形成し、極性が異な
    る各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗
    を変えることを特徴とする同調増幅器。
11. 【請求項１１】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記キャパシタを
    可変容量素子により形成し、この静電容量を変えること
    により、同調周波数を変化させることを特徴とする同調
    増幅器。
12. 【請求項１２】 請求項１１において、 前記可変容量素子を逆バイアス電圧が変更可能な可変容
    量ダイオード、あるいはゲート電圧可変によってゲート
    容量が変更可能なＦＥＴによって形成することを特徴と
    する同調増幅器。
13. 【請求項１３】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記インダクタが
    有するインダクタンスを変えることにより、同調周波数
    を変化させることを特徴とする同調増幅器。
14. 【請求項１４】 請求項１３において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体とほぼ同心状に
    形成されており、所定の直流バイアス電流が流される制
    御用導体と、 前記インダクタ導体と前記制御用導体とを覆うように形
    成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させることを特徴とする同調増幅器。
15. 【請求項１５】 請求項１３において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体に隣接する位置
    にほぼ平面状で渦巻き形状に形成されており、所定の直
    流バイアス電流が流される制御用導体と、 前記インダクタ導体と前記制御用導体の各渦巻き中心を
    貫通するように環状に形成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させることを特徴とする同調増幅器。
16. 【請求項１６】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記第
    ３の抵抗として抵抗値が固定の複数の抵抗を有してお
    り、スイッチ切り換えにより選択的に接続することによ
    り、同調周波数を変化させることを特徴とする同調増幅
    器。
17. 【請求項１７】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記キャパシタと
    して静電容量が固定の複数のキャパシタを有しており、
    スイッチ切り換えにより選択的に接続することにより、
    同調周波数を変化させることを特徴とする同調増幅器。
18. 【請求項１８】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記インダクタと
    してインダクタンスが固定の複数のインダクタを有して
    おり、スイッチ切り換えにより選択的に接続することに
    より、同調周波数を変化させることを特徴とする同調増
    幅器。
19. 【請求項１９】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記キャパシタ
    を、利得が負の値を有する増幅器と、前記増幅器の入出
    力間に並列接続されたキャパシタ素子に置き換えること
    により、前記増幅器の入力側からみた静電容量を実際に
    前記キャパシタ素子が有する静電容量よりも大きくする
    ことを特徴とする同調増幅器。
20. 【請求項２０】 請求項１９において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
    た静電容量を変えることにより、同調周波数を変化させ
    ることを特徴とする同調増幅器。
21. 【請求項２１】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記インダクタ
    を、利得を０から１の間に設定した増幅器と、前記増幅
    器の入出力間に並列接続されたインダクタ素子に置き換
    えることにより、前記増幅器の入力側からみたインダク
    タンスを実際に前記インダクタ素子が有するインダクタ
    ンスよりも大きくすることを特徴とする同調増幅器。
22. 【請求項２２】 請求項２１において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
    たインダクタンスを変えることにより、同調周波数を変
    化させることを特徴とする同調増幅器。
23. 【請求項２３】 入力側インピーダンス素子を介して入
    力された交流信号を同相で出力する非反転回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
    タのいずれか一方と抵抗との直列接続とよりなり、前記
    非反転回路の出力が印加される第１のブリッジ回路と、
    前記第１のブリッジ回路の２つの出力の差を得る第１の
    差動増幅器とを有し、前記第１のブリッジ回路に入力さ
    れた信号を移相する第１の移相回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
    タのいずれか他方と抵抗との直列接続とよりなり、前記
    第１の移相回路の出力が印加される第２のブリッジ回路
    と、前記第２のブリッジ回路の２つの出力の差を得る第
    ２の差動増幅器とを有し、前記第２のブリッジ回路に入
    力された信号を前記第１の移相回路とは反対方向に移相
    する第２の移相回路と、 前記第２の移相回路の出力を帰還側インピーダンス素子
    を介して前記非反転回路の入力へ帰還する回路と、 を備えることを特徴とする同調増幅器。
24. 【請求項２４】 請求項２３において、 前記第１の移相回路の前記キャパシタあるいはインダク
    タのいずれか一方と直列接続された抵抗の抵抗値および
    ／または前記第２の移相回路の前記キャパシタあるいは
    インダクタのいずれか他方と直列接続された前記抵抗の
    抵抗値を変化させて同調周波数を変化させることを特徴
    とする同調増幅器。
25. 【請求項２５】 請求項２３において、 前記入力側インピーダンス素子および前記帰還側インピ
    ーダンス素子の素子定数の比を変化させて最大減衰量を
    変化させることを特徴とする同調増幅器。
26. 【請求項２６】 請求項２３において、 各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗
    を変化させることを特徴とする同調増幅器。
27. 【請求項２７】 入力抵抗を介して入力された交流信号
    を反転して出力する位相反転回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
    タのいずれか一方と抵抗との直列接続とよりなり、前記
    位相反転回路の出力が印加される第１のブリッジ回路
    と、前記第１のブリッジ回路の２つの出力の差を得る第
    １の差動増幅器とを有し、前記第１のブリッジ回路に入
    力された信号を移相する第１の移相回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
    タのいずれか他方と抵抗との直列接続とよりなり、前記
    第１の移相回路の出力が印加される第２のブリッジ回路
    と、前記第２のブリッジ回路の２つの出力の差を得る第
    ２の差動増幅器とを有し、前記第２のブリッジ回路に入
    力された信号を前記第１の移相回路と同じ方向に移相す
    る第２の移相回路と、 前記第２の移相回路の出力を帰還抵抗を介して前記位相
    反転回路の入力へ帰還する回路と、 を備えることを特徴とする同調増幅器。
28. 【請求項２８】 請求項２７において、 前記第１の移相回路の前記キャパシタあるいはインダク
    タのいずれか一方と直列接続された抵抗の抵抗値および
    ／または前記第２の移相回路の前記キャパシタあるいは
    インダクタのいずれか他方と直列接続された抵抗の抵抗
    値を変化させて同調周波数を変化させることを特徴とす
    る同調増幅器。
29. 【請求項２９】 請求項２７において、 前記入力抵抗および前記帰還抵抗の抵抗値の比を変化さ
    せて最大減衰量を変化させることを特徴とする同調増幅
    器。
30. 【請求項３０】 請求項２７において、 各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗
    を変化させることを特徴とする同調増幅器。
31. 【請求項３１】 請求項１〜３０のいずれかにおいて、 半導体集積回路として形成することを特徴とする同調増
    幅器。