JP3628407B2 - 同調増幅器 - Google Patents
同調増幅器 Download PDFInfo
- Publication number
- JP3628407B2 JP3628407B2 JP34637195A JP34637195A JP3628407B2 JP 3628407 B2 JP3628407 B2 JP 3628407B2 JP 34637195 A JP34637195 A JP 34637195A JP 34637195 A JP34637195 A JP 34637195A JP 3628407 B2 JP3628407 B2 JP 3628407B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- circuit
- input
- signal
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Attenuators (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、集積化が容易な同調増幅器に関し、特に、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
例えばＬＣ共振を利用した従来の同調増幅器は、同調周波数を調整するとＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化する。あるいは、図１８の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化する。
【０００４】
このように、従来の同調増幅器においては、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。また、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することは困難であった。
【０００５】
本発明は、このような点に鑑みて創作されたものであり、その目的は集積化に適しており、同調周波数、同調周波数における利得、最大減衰量を互いに干渉することなく調整することができ、特に同調周波数を可変したときに出力振幅の変化を抑え、しかも同調と同時に信号振幅の増幅が可能な同調増幅器を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の同調増幅器は、全域通過型の２つの移相回路、非反転回路、分圧回路および帰還信号と入力信号とを加算する加算回路とを有している。全域通過型の２つの移相回路全体による位相シフト量の合計が３６０°となる周波数の信号のみが選択されるため、所定の同調動作が行われる。また、加算回路を構成する帰還インピーダンス素子と入力インピーダンス素子のいずれかの素子定数を変えて、帰還信号と入力信号とを加算する割合を変えることにより、同調周波数近傍の同調帯域幅とこの同調周波数から遠ざかったときの最大減衰量を変えることができる。また、各移相回路に含まれる第２の直列回路（ＣＲ回路あるいはＬＲ回路）の時定数を変えることにより、各移相回路におる位相シフト量が変わるため、同調周波数を変化させることができる。しかも、２つの移相回路は全域通過型であるため、上述した同調帯域幅、最大減衰量あるいは同調周波数を変化させた場合であっても、同調周波数における出力信号の振幅、すなわち同調増幅器の利得は変化しない。さらに、同調増幅器の出力として、分圧回路によって分圧される前の信号が取り出されているため、入力信号よりも振幅が大きな出力信号を得ることができ、同調動作と同時に信号振幅の増幅が可能となる。
【０００７】
【発明の実施の形態】
以下、本発明を適用した一の実施形態の同調増幅器について、図面を参照しながら具体的に説明する。
【０００８】
〔第１の実施形態〕
図１は、本発明を適用した第１の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、入力される交流信号の位相を変えずに出力する非反転回路５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路１０Ｃ、３０Ｃと、後段の移相回路３０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【０００９】
なお、非反転回路５０はバッファ回路として機能するものであり、前段の移相回路１０Ｃと上述した加算回路とを直接接続した場合に生じる信号の損失等を防止するために設けられている。例えば、エミッタホロワ回路やソースホロワ回路等により構成されている。直接接続した場合の損失等を最小限に抑えるように帰還抵抗７０等の各素子の素子定数を選定した場合には、この非反転回路５０を省略して同調回路を構成してもよい。
【００１０】
図２は、図１に示した前段の移相回路１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力する可変抵抗１６およびキャパシタ１４（これらの可変抵抗１６、キャパシタ１４により第２の直列回路が構成される）と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０（これら２つの抵抗１８、２０により第１の直列回路が構成される）とを含んで構成されている。
【００１１】
このような構成を有する移相回路１０Ｃにおいて、所定の交流信号が入力端２２に入力されると、差動増幅器１２の反転入力端子には、入力端２２に印加される電圧Ｅｉ を抵抗１８と抵抗２０とによって約１／２に分圧した電圧が印加される。
【００１２】
一方、入力信号が入力端２２に入力されると、差動増幅器１２の非反転入力端子には、可変抵抗１６とキャパシタ１４の接続点に現れる信号が入力される。可変抵抗１６とキャパシタ１４により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器１２の非反転入力端子には印加される。差動増幅器１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
【００１３】
図３は、移相回路１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００１４】
同図に示すように、キャパシタ１４の両端に現れる電圧ＶＣ１と可変抵抗１６の両端に現れる電圧ＶＲ１は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿ってキャパシタ１４の両端電圧ＶＣ１と可変抵抗１６の両端電圧ＶＲ１とが変化する。
【００１５】
また、差動増幅器１２の非反転入力端子に印加される電圧（キャパシタ１４の両端電圧ＶＣ１）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図３に示した半円において、その中心点を始点とし、電圧ＶＣ１と電圧ＶＲ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。
【００１６】
差動増幅器１２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路１０Ｃにおいて、出力電圧Ｅｏ は入力信号の周波数によらず一定であって、全域通過回路として動作する。
【００１７】
また、図３から明らかなように、電圧ＶＣ１と電圧ＶＲ１とは円周上で直角に交わるため、入力電圧Ｅｉ と電圧ＶＣ１との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路１０Ｃ全体の位相シフト量φ１ はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００１８】
同様に、図４は図１に示した後段の移相回路３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力するキャパシタ３４および可変抵抗３６（これらのキャパシタ３４、可変抵抗３６により第２の直列回路が構成される）と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０（これら２つの抵抗３８、４０により第１の直列回路が構成される）とを含んで構成されている。
【００１９】
このような構成を有する移相回路３０Ｃにおいて、所定の交流信号が入力端４２に入力されると、差動増幅器３２の反転入力端子には、入力端４２に印加される電圧Ｅｉ を抵抗３８と抵抗４０とによって約１／２に分圧した電圧が印加される。
【００２０】
一方、入力信号が入力端４２に入力されると、差動増幅器３２の非反転入力端子には、キャパシタ３４と可変抵抗３６の接続点に現れる信号が入力される。キャパシタ３４と可変抵抗３６により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器３２の非反転入力端子には印加される。差動増幅器３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
【００２１】
図５は、移相回路３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００２２】
同図に示すように、可変抵抗３６の両端に現れる電圧ＶＲ２とキャパシタ３４の両端に現れる電圧ＶＣ２は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図５に示す半円の円周に沿って可変抵抗３６の両端電圧ＶＲ２とキャパシタ３４の両端電圧ＶＣ２とが変化する。
【００２３】
また、差動増幅器３２の非反転入力端子に印加される電圧（可変抵抗３６の両端電圧ＶＲ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図５に示した半円において、その中心点を始点とし、電圧ＶＲ２と電圧ＶＣ２とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。
【００２４】
差動増幅器３２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路３０Ｃにおいて、出力電圧Ｅｏ は入力信号の周波数によらず一定であって、全域通過回路として動作する。
【００２５】
また、図５から明らかなように、電圧ＶＲ２と電圧ＶＣ２とは円周上で直角に交わるため、入力電圧Ｅｉ と電圧ＶＲ２との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路３０Ｃ全体の位相シフト量φ２ はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００２６】
このようにして、２つの移相回路１０Ｃ、３０Ｃのそれぞれにおいて位相が所定量シフトされる。しかも、図３および図５に示すように、各移相回路１０Ｃ、３０Ｃのそれぞれにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０Ｃ、３０Ｃの全体により位相シフト量の合計が３６０°となる信号が出力される。
【００２７】
また、後段の移相回路３０Ｃの出力は、出力端子９２から同調増幅器１の出力として取り出されるとともに、この移相回路３０Ｃの出力を分圧回路６０を通した信号が帰還抵抗７０を介して非反転回路５０の入力側に帰還されている。そして、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が非反転回路５０を介して前段の移相回路１０Ｃに入力されている。
【００２８】
また、上述した２つの移相回路１０Ｃ、３０Ｃの各利得を調整することにより、図１に示した２つの移相回路１０Ｃ、３０Ｃ、分圧回路６０および帰還抵抗７０を含んで形成される帰還ループのオープンループゲインが１以下になるように設定されている。すなわち、分圧回路６０や帰還抵抗７０を通すことにより信号振幅の減衰が生じるが、この減衰分を移相回路１０Ｃ、３０Ｃによる増幅で補うことにより、同調増幅器全体の帰還ループのオープンループゲインが１以下になるように設定されている。なお、移相回路１０Ｃ、３０Ｃの各利得を調整する代わりに、非反転回路５０に１以上の利得を持たせ、この値を調整してもよい。
【００２９】
また、同調増幅器１の出力端子９２からは、分圧回路６０に入力される前の移相回路３０Ｃの出力信号が取り出されているため、同調増幅器１自体に利得を持たせることができ、後述する同調動作と同時に信号振幅の増幅が可能となる。
【００３０】
図６は、上述した構成を有する２つの移相回路１０Ｃ、３０Ｃおよびその前後に接続された非反転回路５０および分圧回路６０の全体を伝達関数Ｋ１ を有する回路に置き換えたシステム図であり、伝達関数Ｋ１ を有する回路と並列に抵抗Ｒ０ を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０ ）を有する入力抵抗７４が接続されている。図７は、図６に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
Ａ＝Ｖｏ ／Ｖｉ ＝Ｋ１ ／｛ｎ（１−Ｋ１ ）＋１｝ ・・・（１）
で表すことができる。
【００３１】
ところで、前段の移相回路１０Ｃの伝達関数Ｋ２ は、可変抵抗１６とキャパシタ１４からなるＣＲ回路の時定数をＴ１ （可変抵抗１６の抵抗値をＲ、キャパシタ１４の静電容量をＣとするとＴ１ ＝ＣＲ）とすると、
Ｋ２ ＝ａ１ （１−Ｔ１ ｓ）／（１＋Ｔ１ ｓ） ・・・（２）
となる。ここで、ｓ＝ｊω、ａ１ は移相回路１０Ｃの利得であって１以上の値となる。
【００３２】
また、後段の移相回路３０Ｃの伝達関数Ｋ３ は、キャパシタ３４と可変抵抗３６からなるＣＲ回路の時定数をＴ２ （可変抵抗３６の抵抗値をＲ、キャパシタ３４の静電容量をＣとするとＴ２ ＝ＣＲ）とすると、
Ｋ３ ＝−ａ２ （１−Ｔ２ ｓ）／（１＋Ｔ２ ｓ） ・・・（３）
となる。ここで、ａ２ は移相回路３０Ｃの利得であって１以上の値となる。
【００３３】
また、分圧回路６０の利得をａ３ （≦１）、非反転回路５０の利得をａ４ とするとともに、これら分圧回路６０および非反転回路５０による信号の減衰等を補うために２つの移相回路１０Ｃ、３０Ｃの利得ａ１ 、ａ２ を設定すると、非反転回路５０、移相回路１０Ｃ、３０Ｃおよび分圧回路６０を縦続接続した場合の全体の伝達関数Ｋ１ は、
Ｋ１ ＝−｛１＋（Ｔｓ）２ −２Ｔｓ｝／｛１＋（Ｔｓ）２ ＋２Ｔｓ｝・・・（４）
となる。なお、計算を簡単なものとするために、各移相回路の時定数Ｔ１ 、Ｔ２ をともにＴとした。この（４）式を上述した（１）式に代入すると、
となる。
【００３４】
この（５）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにもＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（各移相回路の時定数が異なる場合には、ω＝１／√（Ｔ１ ・Ｔ２ ）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図８に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００３５】
しかも、前段の移相回路１０Ｃ内の可変抵抗１６の抵抗値、あるいは後段の移相回路３０Ｃ内の可変抵抗３６の抵抗値の少なくとも一方を変えることにより、移相回路１０Ｃあるいは３０Ｃに含まれるＣＲ回路の時定数を変化させることができ、同調周波数ωをある範囲で任意に変化させることができる。
【００３６】
なお、（２）式あるいは（３）式から図３、図５に示したφ１ 、φ２ を求めると、
φ１ ＝ｔａｎ｛２ωＴ１ ／（１−ω２ Ｔ１ ２ ）｝ ・・・（６）
φ２ ＝−ｔａｎ｛２ωＴ２ ／（１−ω２ Ｔ２ ２ ）｝ ・・・（７）
となる。なお、ここでは図３に示したφ１ を基準に考えて、図５に示したφ２ の符号を「−」として表した。
【００３７】
例えばＴ１ ＝Ｔ２ （＝Ｔ）の場合には、ω＝１／Ｔのときに２つの移相回路１０Ｃ、３０Ｃによる位相シフト量の合計が３６０°となって上述した同調動作が行われ、このときφ１ ＝９０°、φ２ ＝−９０°となる。
【００３８】
ところで、図５では前段の移相回路３０Ｃの入力電圧と同相の電圧Ｅｉ よりも出力電圧Ｅｏ の方が位相が進んでいるように図示したが、実際には入力信号を基準に考えると出力信号は常に遅れ位相の状態にある。
【００３９】
図９は、２つの移相回路１０Ｃ、３０Ｃに入出力される信号間の位相関係を示す図であり、前段の移相回路１０Ｃに同調周波数と等しい周波数の信号が入力された場合であって、一例として各移相回路１０Ｃ、３０Ｃの時定数Ｔ１ 、Ｔ２ が等しい場合が示されている。
【００４０】
前段の移相回路１０Ｃは、図９（Ａ）に示すように、入力信号Ｓ１に対してφ１ （＝９０°）の位相シフトを行って、出力信号Ｓ２を出力している。
【００４１】
また、後段の移相回路３０Ｃは、図９（Ｂ）に示すように、入力信号Ｓ２（前段の移相回路１０Ｃの出力信号と共通）に対してφ２ の位相シフトを行って、出力信号Ｓ３を出力している。ここで、出力信号Ｓ３は入力信号Ｓ２に対して、一見９０°位相が進んでいるように見えるが、実際には信号が反転してさらに９０°の位相遅れになるので、位相遅れ方向にφ２ ′＝２７０°の位相シフトが行われる。
【００４２】
したがって、２つの移相回路１０Ｃ、３０Ｃを縦続接続した場合には、図９（Ｃ）に示すように、上述したφ１ ＝９０°とφ２ ′＝２７０°が足し合わされて、全体として３６０°の位相シフトが行われる。
【００４３】
別の見方をすれば、同調増幅器１に入力される信号の中で２つの移相回路１０Ｃ、３０Ｃによる位相シフト量の合計が３６０°以外の周波数成分は閉ループを循環する際に減衰し、位相シフト量の合計が３６０°となる周波数成分のみが選択、出力されて所定の同調動作が行われる。
【００４４】
このように、上述した同調増幅器１によれば、入力抵抗７４の抵抗値を可変して帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。なお、帰還抵抗７０と入力抵抗７４の抵抗比を変えるには、少なくとも一方を可変抵抗によって形成すればよい。
【００４５】
また、移相回路１０Ｃあるいは３０Ｃ内のＣＲ回路を構成する可変抵抗の抵抗値を変えることにより、このＣＲ回路の時定数を変化させることができるため、１／√（Ｔ１ Ｔ２ ）によって算出される同調周波数ωもある範囲で可変することができる。
【００４６】
また、最大減衰量は、帰還抵抗７０と入力抵抗７４の抵抗比ｎによって決定されるため、移相回路１０Ｃあるいは３０Ｃ内のＣＲ回路を構成する可変抵抗の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数や最大減衰量を互いに干渉しあうことなく調整することができる。
【００４７】
また、移相回路３０Ｃの後段に分圧回路６０を接続して、この分圧回路６０による分圧出力を帰還信号として用いるとともに分圧前の信号を同調増幅器１の出力として取り出すことにより、同調動作と同時に信号の増幅を行うことができる。
【００４８】
また、上述した同調増幅器１は、差動増幅器、キャパシタおよび抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。
【００４９】
〔第２の実施形態〕
上述した第１の実施形態の同調増幅器１は、各移相回路１０Ｃ、３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調増幅器を構成することもできる。
【００５０】
図１０は、ＬＲ回路を含む移相回路の構成を示す回路図であり、図１に示した同調増幅器１の前段の移相回路１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１０Ｌは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力するインダクタ１７および可変抵抗１６と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０とを含んで構成されている。なお、インダクタ１７に直列に接続されたキャパシタ１９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
【００５１】
この移相回路１０Ｌは、図２に示した移相回路１０Ｃ内の可変抵抗１６とキャパシタ１４からなるＣＲ回路を、インダクタ１７と可変抵抗１６からなるＬＲ回路に置き換えた構成を有している。
【００５２】
図１１は、移相回路１０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。図２に示した移相回路１０Ｃと同様に、差動増幅器１２の非反転入力端子に印加される電圧（可変抵抗１６の両端電圧ＶＲ３）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図１１に示した半円において、その中心点を始点とし、電圧ＶＲ３とインダクタ１７の両端電圧ＶＬ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。差動増幅器１２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものであり、移相回路１０Ｌは、出力電圧Ｅｏ が入力信号の周波数によらず一定であって全域通過回路として動作する。
【００５３】
また、図１１に示した移相回路１０Ｌの位相シフト量φ３ は、インダクタ１７と可変抵抗１６により構成されるＬＲ回路の時定数をＴ１ （インダクタ１７のインダクタンスをＬ、可変抵抗１６の抵抗値をＲとするとＴ１ ＝Ｌ／Ｒ）とすると、上述した（６）式に示したφ１ と同じとなる。
【００５４】
図１２は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、図１に示した同調増幅器１の後段の移相回路３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路３０Ｌは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力する可変抵抗３６およびインダクタ３７と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０とを含んで構成されている。なお、インダクタ３７に直列に接続されたキャパシタ３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
【００５５】
この移相回路３０Ｌは、図４に示した移相回路３０Ｃ内のキャパシタ３４と可変抵抗３６からなるＣＲ回路を、可変抵抗３６とインダクタ３７からなるＬＲ回路に置き換えた構成を有している。
【００５６】
図１３は、移相回路３０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。図４に示した移相回路３０Ｃと同様に、差動増幅器３２の非反転入力端子に印加される電圧（インダクタ３７の両端電圧ＶＬ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図１３に示した半円において、その中心点を始点とし、電圧ＶＬ２と可変抵抗３６の両端電圧ＶＲ４とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。差動増幅器３２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものであり、移相回路３０Ｌは、出力電圧Ｅｏ が入力信号の周波数によらず一定であって全域通過回路として動作する。
【００５７】
また、図１３に示した移相回路３０Ｌの位相シフト量φ４ は、可変抵抗３６とインダクタ３７により構成されるＬＲ回路の時定数をＴ２ （可変抵抗３６の抵抗値をＲ、インダクタ３７のインダクタンスをＬとするとＴ２ ＝Ｌ／Ｒ）とすると、上述した（７）式に示したφ２ と同じとなる。
【００５８】
このように、図１０に示した移相回路１０Ｌおよび図１２に示した移相回路３０Ｌのそれぞれは、図２あるいは図４に示した移相回路１０Ｃ、３０Ｃと等価であり、図１に示した同調増幅器１において、前段の移相回路１０Ｃを図１０に示した移相回路１０Ｌに、後段の移相回路３０Ｃを図１２に示した移相回路３０Ｌにそれぞれ置き換えることが可能である。
【００５９】
また、上述した２つの移相回路１０Ｌ、３０Ｌのそれぞれは、各移相回路１０Ｌ、３０Ｌに含まれるＬＲ回路の時定数によって同調周波数が決まることになるが、各時定数Ｔは例えばＬ／Ｒであって、同調周波数ωは１／Ｔ＝Ｒ／Ｌに比例する。ここで、ＬＲ回路を構成するインダクタは、写真触刻法等により渦巻き形状の導体を半導体基板上に形成することにより実現できるが、このようにして形成したインダクタを用いることにより、同調増幅器の全体を半導体基板上に集積化することができる。
【００６０】
但し、この場合にはインダクタが有するインダクタンスが極めて小さくなるため、同調周波数が高くなる。別の見方をすれば、同調増幅器の同調周波数は例えば各移相回路１０Ｌ、３０Ｌ内のＬＲ回路の時定数の逆数Ｒ／Ｌに比例し、この中でインダクタンスＬは集積化等により小さくすることが容易であるため、２つの移相回路１０Ｌ、３０Ｌを含んで構成した同調増幅器全体を集積化することにより同調周波数の高周波化が容易となる。
【００６１】
また、図１に示した同調増幅器１において、移相回路１０Ｃ、３０Ｃのいずれか一方を図１０あるいは図１２に示した移相回路１０Ｌ、３０Ｌに置き換えるようにしてもよい。特に、このような同調増幅器全体を集積化した場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。すなわち、ＣＲ回路の時定数ＴはＣＲであり、ＬＲ回路の時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒが分子と分母に分かれるため、集積化によってＣＲ回路およびＬＲ回路を構成する抵抗を半導体材料によって形成するような場合には、これら各抵抗の温度変化に対する同調周波数の変動を抑制する効果がある。
【００６２】
〔第３の実施形態〕
上述した第１および第２の実施形態の同調増幅器は、互いに移相方向が異なる２つの移相回路を含んで構成したが、基本的に同じ構成を有する２つの移相回路を組み合わせて同調増幅器を構成することもできる。
【００６３】
図１４は、本発明の第３の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１Ａは、入力される交流信号の位相を反転して出力する位相反転回路８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路１０Ｃと、後段の移相回路１０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００６４】
前段および後段の移相回路１０Ｃは、その詳細構成および入出力信号の位相関係は図２および図３を用いて説明した通りであり、例えば可変抵抗１６とキャパシタ１４からなるＣＲ回路の時定数をＴ１ とすると、ω＝１／Ｔ１ の周波数において位相シフト量φ１ が遅れ位相方向に９０°となり、２つの移相回路１０Ｃの全体による位相シフト量の合計が１８０°となる。
【００６５】
また、２つの移相回路１０Ｃの前段に接続された位相反転回路８０は、入力される交流信号の位相を反転するものであり、例えば、エミッタ接地回路やソース接地回路あるいはオペアンプと抵抗を組み合わせた回路によって実現される。
【００６６】
このように、所定の周波数において、２つの移相回路１０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
【００６７】
また、後段の移相回路１０Ｃの出力は出力端子９２から同調増幅器１Ａの出力として取り出されるとともに、後段の移相回路１０Ｃの出力を分圧回路６０を通した信号が帰還抵抗７０を介して位相反転回路８０の入力側に帰還されている。そして、この帰還される信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００６８】
このように、分圧回路６０の出力を帰還抵抗７０を介して位相反転回路８０の入力側に帰還させ、この帰還信号に入力抵抗７４を介して入力した信号を加算するとともに、２つの移相回路１０Ｃの利得を調整して分圧回路６０や帰還抵抗７０と入力抵抗７４の接続部において生じる損失等を補って帰還ループのオープンループゲインを１以下に設定することにより、図１に示した同調増幅器１と同様の同調動作および増幅動作を行うことができる。なお、移相回路１０Ｃの各利得を調整する代わりに、位相反転回路８０の利得を調整してもよい。
【００６９】
図１５は、第３の実施形態の同調増幅器の他の構成を示す回路図である。同図に示す同調増幅器１Ｂは、入力される交流信号の位相を反転して出力する位相反転回路８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路３０Ｃと、後段の移相回路３０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００７０】
前段および後段の移相回路３０Ｃは、その詳細構成および入出力信号の位相関係は図４および図５を用いて説明した通りであり、例えばキャパシタ３４と可変抵抗３６からなるＣＲ回路の時定数をＴ２ とすると、ω＝１／Ｔ２ の周波数において位相シフト量φ２ が進み位相方向に９０°となり、２つの移相回路３０Ｃの全体による位相シフト量の合計が１８０°となる。
【００７１】
このように、上述した２つの移相回路３０Ｃを用いた場合であっても、所定の周波数において２つの移相回路３０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
【００７２】
したがって、上述した同調増幅器１Ｂは、分圧回路６０の出力を帰還抵抗７０を介して位相反転回路８０の入力側に帰還させ、この帰還信号に入力抵抗７４を介して入力した信号を加算するとともに、２つの移相回路３０Ｃの利得を調整して分圧回路６０や帰還抵抗７０と入力抵抗７４の接続部において生じる損失等を補って帰還ループのオープンループゲインを１以下に設定することにより、図１４に示した同調増幅器１Ａ等と同様の同調動作および増幅動作を行うことができる。
【００７３】
なお、図１４、図１５に示した同調増幅器１Ａ、１Ｂは、いずれも２つの移相回路をＣＲ回路を含んで構成したが、少なくとも一方をＬＲ回路を含んで構成するようにしてもよい。
【００７４】
具体的には、図１４に示した同調増幅器１Ａにおいて、前段あるいは後段の移相回路１０Ｃを図１０に示した移相回路１０Ｌに置き換える。または、２つの移相回路１０Ｃの両方を上述した移相回路１０Ｌに置き換える。
【００７５】
また、図１５に示した同調増幅器１Ｂにおいて、前段あるいは後段の移相回路３０Ｃを図１２に示した移相回路３０Ｌに置き換える。または、２つの移相回路３０Ｃの両方を上述した移相回路３０Ｌに置き換える。
【００７６】
特に、両方の移相回路をＬＲ回路を有する移相回路に置き換えた場合には、同調増幅器全体を集積化することにより同調周波数の高周波化が容易となり、一方の移相回路をＬＲ回路を有する移相回路に置き換えた場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。
【００７７】
〔その他の実施形態〕
ところで、上述した各種の同調増幅器１等は、非反転回路と２つの移相回路あるいは位相反転回路と２つの移相回路を含んで構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、２つの移相回路のどちらを前段に用いるか、あるいは上述した３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【００７８】
図１６は、２つの移相回路と非反転回路５０を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。なお、これらの図において、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還インピーダンス素子７０ａとして帰還抵抗７０を、入力インピーダンス素子７４ａとして入力抵抗７４を使用する。
【００７９】
但し、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａをともにキャパシタにより形成したり、抵抗やキャパシタ等を組み合わせてインピーダンスの実数分と虚数分の比を同時に調整しうるようにしてもよい。
【００８０】
また、図１６および後述する図１７に示した同調増幅器の構成には分圧回路６０を除いた構成を示したが、実際には最終段の回路のさらに後段にこの分圧回路６０を接続し、分圧後の信号を帰還信号として用いるとともに分圧前の信号を出力として取り出せばよい。
【００８１】
図１６（Ａ）には２つの移相回路の後段に非反転回路５０を配置した構成が示されている。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８２】
図１６（Ｂ）には２つの移相回路の間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路と後段の移相回路の相互干渉を完全に防止することができる。
【００８３】
図１６（Ｃ）には２つの移相回路のさらに前段に非反転回路５０を配置した構成が示されており、図１に示した同調増幅器１に対応している。このように、初段に非反転回路５０を配置した場合には、帰還インピーダンス素子７０ａや入力インピーダンス素子７４ａと非反転回路５０の接続部において生じる損失等を防止することができる。
【００８４】
同様に、図１７は、２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。
【００８５】
図１７（Ａ）には２つの移相回路の後段に位相反転回路８０を配置した構成が示されている。このように、後段に位相反転回路８０を配置した場合には、この位相反転回路８０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８６】
図１７（Ｂ）には２つの移相回路の間に位相反転回路８０を配置した構成が示されており、この場合には２つの移相回路間の相互干渉を完全に防止することができる。図１７（Ｃ）には２つの移相回路のさらに前段に位相反転回路８０を配置した構成が示されており、図１４に示した同調増幅器１Ａあるいは図１５に示した同調増幅器１Ｂに対応している。この場合には帰還インピーダンス素子７０ａや入力インピーダンス素子７４ａと位相反転回路８０の接続部において生じる損失等を防止することができる。
【００８７】
本発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【００８８】
例えば、上述した各種の同調増幅器に含まれる可変抵抗１６、３６は、半導体基板上に集積化するには接合型あるいはＭＯＳ型のＦＥＴのチャネルを抵抗体として用いて実現することができる。このようにＦＥＴによって可変抵抗を形成した場合には、ゲート電圧を可変することによりソース・ドレイン間の抵抗を変化させることができる。
【００８９】
また、上述した可変抵抗１６、３６をｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して構成してもよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調出力の歪みを少なくすることができる。
【００９０】
また、上述した各種の同調増幅器においては、２つの移相回路に可変抵抗を含ませておいたが、どちらか一方の移相回路に可変抵抗を含ませておいて同調周波数を変化させるようにしてもよい。２つの移相回路に可変抵抗を含ませておいた場合には、これらの抵抗値を同時に可変することにより同調周波数の可変範囲を大きく設定できる利点がある。一方の移相回路のみに可変抵抗を含ませておいた場合には、同調周波数の可変制御が容易に行えるという利点がある。
【００９１】
また、上述した可変抵抗をＰＩＮダイオードによって構成し、このＰＩＮダイオードに流す電流値を変化させて、両端に現れる抵抗を変化させるようにしてもよい。
【００９２】
また、ＣＲ回路を有する移相回路においては、各移相回路内のＣＲ回路を構成する抵抗の抵抗値を変化させるのではなく、キャパシタの静電容量を変えることによりＣＲ回路の時定数を変化させ、これにより移相回路の位相シフト量、すなわち同調増幅器の同調周波数を変化させるようにしてもよい。
【００９３】
具体的には、ＣＲ回路を構成するキャパシタ（例えば図２に示したキャパシタ１４）を可変容量ダイオードと直流電流阻止用のキャパシタに置き換える。可変容量ダイオードは、印加する逆バイアス電圧を変えることによりアノード・カソード間の静電容量が変化するものである。このような可変容量ダイオードと抵抗とを直列接続してＣＲ回路を構成することにより、印加する逆バイアス電圧を変えてこのＣＲ回路の時定数を変えることができ、移相回路による位相シフト量を変化させることができる。
【００９４】
また、この可変容量ダイオードの代わりに、ゲートに印加する制御電圧に応じてそのゲート容量がある範囲で変更可能なＦＥＴを可変容量素子として用いるようにしてもよい。
【００９５】
また、上述したように可変抵抗や可変容量素子を用いる場合の他、素子定数が異なる複数の抵抗、キャパシタあるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。
【００９６】
例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシタを用意しておいて、１つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオにこの実施形態の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【００９７】
【発明の効果】
以上の各実施形態に基づく説明から明らかなように、この発明の同調増幅器は、最大減衰量が入力インピーダンス素子と帰還インピーダンス素子の抵抗比ｎによって決まるとともに、同調周波数が各移相回路におけるＣＲ回路やＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【００９８】
また、同調増幅器内の２つの移相回路をＣＲ回路を含んで構成した場合には、同調増幅器全体を容易に集積化することができる。同様に、２つの移相回路をＬＲ回路を含んで構成した場合には、集積化によって小さなインダクタを形成することにより容易に同調周波数の高周波化が可能となる。一方の移相回路をＣＲ回路を含んで、他方の移相回路をＬＲ回路を含んで構成した場合には、温度等による特性の変動を防止して特性の安定化が可能となる。
【００９９】
また、同調増幅器の出力として分圧回路を通す前の信号を取り出すことにより、同調増幅器に増幅作用を持たせることができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態の同調増幅器の構成を示す回路図である。
【図２】図１に示した前段の移相回路の構成を抜き出して示した回路図である。
【図３】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図４】図１に示した後段の移相回路の構成を抜き出して示した回路図である。
【図５】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図６】２つの移相回路の全体を所定の伝達関数を有する回路に置き換えた回路図である。
【図７】図６に示す構成をミラーの定理によって変換した回路図である。
【図８】図１に示した同調増幅器の同調特性を示す図である。
【図９】同調増幅器に含まれる２つの移相回路に入出力される信号間の位相関係を示す図である。
【図１０】図２に示した移相回路と置き換え可能な移相回路の構成を示す回路図である。
【図１１】図１０に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１２】図４に示した移相回路と置き換え可能な移相回路の構成を示す回路図である。
【図１３】図１２に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１４】本発明を適用した第３の実施形態の同調増幅器の構成を示す回路図である。
【図１５】第３の実施形態の同調増幅器の他の構成を示す回路図である。
【図１６】移相回路と非反転回路の接続形態を示す図である。
【図１７】移相回路と位相反転回路の接続形態を示す図である。
【図１８】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
１０Ｃ、３０Ｃ 移相回路
１２、３２ 差動増幅器
１４、３４ キャパシタ
１６、３６ 可変抵抗
１８、２０、３８、４０ 抵抗
５０ 非反転回路
７０ 帰還抵抗
７４ 入力抵抗
９０ 入力端子
９２ 出力端子
６０ 分圧回路
【発明の属する技術分野】
この発明は、集積化が容易な同調増幅器に関し、特に、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
例えばＬＣ共振を利用した従来の同調増幅器は、同調周波数を調整するとＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化する。あるいは、図１８の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化する。
【０００４】
このように、従来の同調増幅器においては、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。また、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することは困難であった。
【０００５】
本発明は、このような点に鑑みて創作されたものであり、その目的は集積化に適しており、同調周波数、同調周波数における利得、最大減衰量を互いに干渉することなく調整することができ、特に同調周波数を可変したときに出力振幅の変化を抑え、しかも同調と同時に信号振幅の増幅が可能な同調増幅器を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の同調増幅器は、全域通過型の２つの移相回路、非反転回路、分圧回路および帰還信号と入力信号とを加算する加算回路とを有している。全域通過型の２つの移相回路全体による位相シフト量の合計が３６０°となる周波数の信号のみが選択されるため、所定の同調動作が行われる。また、加算回路を構成する帰還インピーダンス素子と入力インピーダンス素子のいずれかの素子定数を変えて、帰還信号と入力信号とを加算する割合を変えることにより、同調周波数近傍の同調帯域幅とこの同調周波数から遠ざかったときの最大減衰量を変えることができる。また、各移相回路に含まれる第２の直列回路（ＣＲ回路あるいはＬＲ回路）の時定数を変えることにより、各移相回路におる位相シフト量が変わるため、同調周波数を変化させることができる。しかも、２つの移相回路は全域通過型であるため、上述した同調帯域幅、最大減衰量あるいは同調周波数を変化させた場合であっても、同調周波数における出力信号の振幅、すなわち同調増幅器の利得は変化しない。さらに、同調増幅器の出力として、分圧回路によって分圧される前の信号が取り出されているため、入力信号よりも振幅が大きな出力信号を得ることができ、同調動作と同時に信号振幅の増幅が可能となる。
【０００７】
【発明の実施の形態】
以下、本発明を適用した一の実施形態の同調増幅器について、図面を参照しながら具体的に説明する。
【０００８】
〔第１の実施形態〕
図１は、本発明を適用した第１の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、入力される交流信号の位相を変えずに出力する非反転回路５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路１０Ｃ、３０Ｃと、後段の移相回路３０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【０００９】
なお、非反転回路５０はバッファ回路として機能するものであり、前段の移相回路１０Ｃと上述した加算回路とを直接接続した場合に生じる信号の損失等を防止するために設けられている。例えば、エミッタホロワ回路やソースホロワ回路等により構成されている。直接接続した場合の損失等を最小限に抑えるように帰還抵抗７０等の各素子の素子定数を選定した場合には、この非反転回路５０を省略して同調回路を構成してもよい。
【００１０】
図２は、図１に示した前段の移相回路１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力する可変抵抗１６およびキャパシタ１４（これらの可変抵抗１６、キャパシタ１４により第２の直列回路が構成される）と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０（これら２つの抵抗１８、２０により第１の直列回路が構成される）とを含んで構成されている。
【００１１】
このような構成を有する移相回路１０Ｃにおいて、所定の交流信号が入力端２２に入力されると、差動増幅器１２の反転入力端子には、入力端２２に印加される電圧Ｅｉ を抵抗１８と抵抗２０とによって約１／２に分圧した電圧が印加される。
【００１２】
一方、入力信号が入力端２２に入力されると、差動増幅器１２の非反転入力端子には、可変抵抗１６とキャパシタ１４の接続点に現れる信号が入力される。可変抵抗１６とキャパシタ１４により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器１２の非反転入力端子には印加される。差動増幅器１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
【００１３】
図３は、移相回路１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００１４】
同図に示すように、キャパシタ１４の両端に現れる電圧ＶＣ１と可変抵抗１６の両端に現れる電圧ＶＲ１は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿ってキャパシタ１４の両端電圧ＶＣ１と可変抵抗１６の両端電圧ＶＲ１とが変化する。
【００１５】
また、差動増幅器１２の非反転入力端子に印加される電圧（キャパシタ１４の両端電圧ＶＣ１）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図３に示した半円において、その中心点を始点とし、電圧ＶＣ１と電圧ＶＲ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。
【００１６】
差動増幅器１２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路１０Ｃにおいて、出力電圧Ｅｏ は入力信号の周波数によらず一定であって、全域通過回路として動作する。
【００１７】
また、図３から明らかなように、電圧ＶＣ１と電圧ＶＲ１とは円周上で直角に交わるため、入力電圧Ｅｉ と電圧ＶＣ１との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路１０Ｃ全体の位相シフト量φ１ はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００１８】
同様に、図４は図１に示した後段の移相回路３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力するキャパシタ３４および可変抵抗３６（これらのキャパシタ３４、可変抵抗３６により第２の直列回路が構成される）と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０（これら２つの抵抗３８、４０により第１の直列回路が構成される）とを含んで構成されている。
【００１９】
このような構成を有する移相回路３０Ｃにおいて、所定の交流信号が入力端４２に入力されると、差動増幅器３２の反転入力端子には、入力端４２に印加される電圧Ｅｉ を抵抗３８と抵抗４０とによって約１／２に分圧した電圧が印加される。
【００２０】
一方、入力信号が入力端４２に入力されると、差動増幅器３２の非反転入力端子には、キャパシタ３４と可変抵抗３６の接続点に現れる信号が入力される。キャパシタ３４と可変抵抗３６により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器３２の非反転入力端子には印加される。差動増幅器３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
【００２１】
図５は、移相回路３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００２２】
同図に示すように、可変抵抗３６の両端に現れる電圧ＶＲ２とキャパシタ３４の両端に現れる電圧ＶＣ２は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図５に示す半円の円周に沿って可変抵抗３６の両端電圧ＶＲ２とキャパシタ３４の両端電圧ＶＣ２とが変化する。
【００２３】
また、差動増幅器３２の非反転入力端子に印加される電圧（可変抵抗３６の両端電圧ＶＲ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図５に示した半円において、その中心点を始点とし、電圧ＶＲ２と電圧ＶＣ２とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。
【００２４】
差動増幅器３２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路３０Ｃにおいて、出力電圧Ｅｏ は入力信号の周波数によらず一定であって、全域通過回路として動作する。
【００２５】
また、図５から明らかなように、電圧ＶＲ２と電圧ＶＣ２とは円周上で直角に交わるため、入力電圧Ｅｉ と電圧ＶＲ２との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路３０Ｃ全体の位相シフト量φ２ はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００２６】
このようにして、２つの移相回路１０Ｃ、３０Ｃのそれぞれにおいて位相が所定量シフトされる。しかも、図３および図５に示すように、各移相回路１０Ｃ、３０Ｃのそれぞれにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０Ｃ、３０Ｃの全体により位相シフト量の合計が３６０°となる信号が出力される。
【００２７】
また、後段の移相回路３０Ｃの出力は、出力端子９２から同調増幅器１の出力として取り出されるとともに、この移相回路３０Ｃの出力を分圧回路６０を通した信号が帰還抵抗７０を介して非反転回路５０の入力側に帰還されている。そして、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が非反転回路５０を介して前段の移相回路１０Ｃに入力されている。
【００２８】
また、上述した２つの移相回路１０Ｃ、３０Ｃの各利得を調整することにより、図１に示した２つの移相回路１０Ｃ、３０Ｃ、分圧回路６０および帰還抵抗７０を含んで形成される帰還ループのオープンループゲインが１以下になるように設定されている。すなわち、分圧回路６０や帰還抵抗７０を通すことにより信号振幅の減衰が生じるが、この減衰分を移相回路１０Ｃ、３０Ｃによる増幅で補うことにより、同調増幅器全体の帰還ループのオープンループゲインが１以下になるように設定されている。なお、移相回路１０Ｃ、３０Ｃの各利得を調整する代わりに、非反転回路５０に１以上の利得を持たせ、この値を調整してもよい。
【００２９】
また、同調増幅器１の出力端子９２からは、分圧回路６０に入力される前の移相回路３０Ｃの出力信号が取り出されているため、同調増幅器１自体に利得を持たせることができ、後述する同調動作と同時に信号振幅の増幅が可能となる。
【００３０】
図６は、上述した構成を有する２つの移相回路１０Ｃ、３０Ｃおよびその前後に接続された非反転回路５０および分圧回路６０の全体を伝達関数Ｋ１ を有する回路に置き換えたシステム図であり、伝達関数Ｋ１ を有する回路と並列に抵抗Ｒ０ を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０ ）を有する入力抵抗７４が接続されている。図７は、図６に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
Ａ＝Ｖｏ ／Ｖｉ ＝Ｋ１ ／｛ｎ（１−Ｋ１ ）＋１｝ ・・・（１）
で表すことができる。
【００３１】
ところで、前段の移相回路１０Ｃの伝達関数Ｋ２ は、可変抵抗１６とキャパシタ１４からなるＣＲ回路の時定数をＴ１ （可変抵抗１６の抵抗値をＲ、キャパシタ１４の静電容量をＣとするとＴ１ ＝ＣＲ）とすると、
Ｋ２ ＝ａ１ （１−Ｔ１ ｓ）／（１＋Ｔ１ ｓ） ・・・（２）
となる。ここで、ｓ＝ｊω、ａ１ は移相回路１０Ｃの利得であって１以上の値となる。
【００３２】
また、後段の移相回路３０Ｃの伝達関数Ｋ３ は、キャパシタ３４と可変抵抗３６からなるＣＲ回路の時定数をＴ２ （可変抵抗３６の抵抗値をＲ、キャパシタ３４の静電容量をＣとするとＴ２ ＝ＣＲ）とすると、
Ｋ３ ＝−ａ２ （１−Ｔ２ ｓ）／（１＋Ｔ２ ｓ） ・・・（３）
となる。ここで、ａ２ は移相回路３０Ｃの利得であって１以上の値となる。
【００３３】
また、分圧回路６０の利得をａ３ （≦１）、非反転回路５０の利得をａ４ とするとともに、これら分圧回路６０および非反転回路５０による信号の減衰等を補うために２つの移相回路１０Ｃ、３０Ｃの利得ａ１ 、ａ２ を設定すると、非反転回路５０、移相回路１０Ｃ、３０Ｃおよび分圧回路６０を縦続接続した場合の全体の伝達関数Ｋ１ は、
Ｋ１ ＝−｛１＋（Ｔｓ）２ −２Ｔｓ｝／｛１＋（Ｔｓ）２ ＋２Ｔｓ｝・・・（４）
となる。なお、計算を簡単なものとするために、各移相回路の時定数Ｔ１ 、Ｔ２ をともにＴとした。この（４）式を上述した（１）式に代入すると、
【００３４】
この（５）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにもＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（各移相回路の時定数が異なる場合には、ω＝１／√（Ｔ１ ・Ｔ２ ）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図８に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００３５】
しかも、前段の移相回路１０Ｃ内の可変抵抗１６の抵抗値、あるいは後段の移相回路３０Ｃ内の可変抵抗３６の抵抗値の少なくとも一方を変えることにより、移相回路１０Ｃあるいは３０Ｃに含まれるＣＲ回路の時定数を変化させることができ、同調周波数ωをある範囲で任意に変化させることができる。
【００３６】
なお、（２）式あるいは（３）式から図３、図５に示したφ１ 、φ２ を求めると、
φ１ ＝ｔａｎ｛２ωＴ１ ／（１−ω２ Ｔ１ ２ ）｝ ・・・（６）
φ２ ＝−ｔａｎ｛２ωＴ２ ／（１−ω２ Ｔ２ ２ ）｝ ・・・（７）
となる。なお、ここでは図３に示したφ１ を基準に考えて、図５に示したφ２ の符号を「−」として表した。
【００３７】
例えばＴ１ ＝Ｔ２ （＝Ｔ）の場合には、ω＝１／Ｔのときに２つの移相回路１０Ｃ、３０Ｃによる位相シフト量の合計が３６０°となって上述した同調動作が行われ、このときφ１ ＝９０°、φ２ ＝−９０°となる。
【００３８】
ところで、図５では前段の移相回路３０Ｃの入力電圧と同相の電圧Ｅｉ よりも出力電圧Ｅｏ の方が位相が進んでいるように図示したが、実際には入力信号を基準に考えると出力信号は常に遅れ位相の状態にある。
【００３９】
図９は、２つの移相回路１０Ｃ、３０Ｃに入出力される信号間の位相関係を示す図であり、前段の移相回路１０Ｃに同調周波数と等しい周波数の信号が入力された場合であって、一例として各移相回路１０Ｃ、３０Ｃの時定数Ｔ１ 、Ｔ２ が等しい場合が示されている。
【００４０】
前段の移相回路１０Ｃは、図９（Ａ）に示すように、入力信号Ｓ１に対してφ１ （＝９０°）の位相シフトを行って、出力信号Ｓ２を出力している。
【００４１】
また、後段の移相回路３０Ｃは、図９（Ｂ）に示すように、入力信号Ｓ２（前段の移相回路１０Ｃの出力信号と共通）に対してφ２ の位相シフトを行って、出力信号Ｓ３を出力している。ここで、出力信号Ｓ３は入力信号Ｓ２に対して、一見９０°位相が進んでいるように見えるが、実際には信号が反転してさらに９０°の位相遅れになるので、位相遅れ方向にφ２ ′＝２７０°の位相シフトが行われる。
【００４２】
したがって、２つの移相回路１０Ｃ、３０Ｃを縦続接続した場合には、図９（Ｃ）に示すように、上述したφ１ ＝９０°とφ２ ′＝２７０°が足し合わされて、全体として３６０°の位相シフトが行われる。
【００４３】
別の見方をすれば、同調増幅器１に入力される信号の中で２つの移相回路１０Ｃ、３０Ｃによる位相シフト量の合計が３６０°以外の周波数成分は閉ループを循環する際に減衰し、位相シフト量の合計が３６０°となる周波数成分のみが選択、出力されて所定の同調動作が行われる。
【００４４】
このように、上述した同調増幅器１によれば、入力抵抗７４の抵抗値を可変して帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。なお、帰還抵抗７０と入力抵抗７４の抵抗比を変えるには、少なくとも一方を可変抵抗によって形成すればよい。
【００４５】
また、移相回路１０Ｃあるいは３０Ｃ内のＣＲ回路を構成する可変抵抗の抵抗値を変えることにより、このＣＲ回路の時定数を変化させることができるため、１／√（Ｔ１ Ｔ２ ）によって算出される同調周波数ωもある範囲で可変することができる。
【００４６】
また、最大減衰量は、帰還抵抗７０と入力抵抗７４の抵抗比ｎによって決定されるため、移相回路１０Ｃあるいは３０Ｃ内のＣＲ回路を構成する可変抵抗の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数や最大減衰量を互いに干渉しあうことなく調整することができる。
【００４７】
また、移相回路３０Ｃの後段に分圧回路６０を接続して、この分圧回路６０による分圧出力を帰還信号として用いるとともに分圧前の信号を同調増幅器１の出力として取り出すことにより、同調動作と同時に信号の増幅を行うことができる。
【００４８】
また、上述した同調増幅器１は、差動増幅器、キャパシタおよび抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。
【００４９】
〔第２の実施形態〕
上述した第１の実施形態の同調増幅器１は、各移相回路１０Ｃ、３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調増幅器を構成することもできる。
【００５０】
図１０は、ＬＲ回路を含む移相回路の構成を示す回路図であり、図１に示した同調増幅器１の前段の移相回路１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１０Ｌは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力するインダクタ１７および可変抵抗１６と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０とを含んで構成されている。なお、インダクタ１７に直列に接続されたキャパシタ１９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
【００５１】
この移相回路１０Ｌは、図２に示した移相回路１０Ｃ内の可変抵抗１６とキャパシタ１４からなるＣＲ回路を、インダクタ１７と可変抵抗１６からなるＬＲ回路に置き換えた構成を有している。
【００５２】
図１１は、移相回路１０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。図２に示した移相回路１０Ｃと同様に、差動増幅器１２の非反転入力端子に印加される電圧（可変抵抗１６の両端電圧ＶＲ３）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図１１に示した半円において、その中心点を始点とし、電圧ＶＲ３とインダクタ１７の両端電圧ＶＬ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。差動増幅器１２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものであり、移相回路１０Ｌは、出力電圧Ｅｏ が入力信号の周波数によらず一定であって全域通過回路として動作する。
【００５３】
また、図１１に示した移相回路１０Ｌの位相シフト量φ３ は、インダクタ１７と可変抵抗１６により構成されるＬＲ回路の時定数をＴ１ （インダクタ１７のインダクタンスをＬ、可変抵抗１６の抵抗値をＲとするとＴ１ ＝Ｌ／Ｒ）とすると、上述した（６）式に示したφ１ と同じとなる。
【００５４】
図１２は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、図１に示した同調増幅器１の後段の移相回路３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路３０Ｌは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力する可変抵抗３６およびインダクタ３７と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０とを含んで構成されている。なお、インダクタ３７に直列に接続されたキャパシタ３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
【００５５】
この移相回路３０Ｌは、図４に示した移相回路３０Ｃ内のキャパシタ３４と可変抵抗３６からなるＣＲ回路を、可変抵抗３６とインダクタ３７からなるＬＲ回路に置き換えた構成を有している。
【００５６】
図１３は、移相回路３０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。図４に示した移相回路３０Ｃと同様に、差動増幅器３２の非反転入力端子に印加される電圧（インダクタ３７の両端電圧ＶＬ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ ／２）をベクトル的に減算したものが差分電圧Ｅｏ ′となる。この差分電圧Ｅｏ ′は、図１３に示した半円において、その中心点を始点とし、電圧ＶＬ２と可変抵抗３６の両端電圧ＶＲ４とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ ／２に等しくなる。差動増幅器３２の出力電圧Ｅｏ はこの差分電圧Ｅｏ ′を所定の増幅度で増幅したものであり、移相回路３０Ｌは、出力電圧Ｅｏ が入力信号の周波数によらず一定であって全域通過回路として動作する。
【００５７】
また、図１３に示した移相回路３０Ｌの位相シフト量φ４ は、可変抵抗３６とインダクタ３７により構成されるＬＲ回路の時定数をＴ２ （可変抵抗３６の抵抗値をＲ、インダクタ３７のインダクタンスをＬとするとＴ２ ＝Ｌ／Ｒ）とすると、上述した（７）式に示したφ２ と同じとなる。
【００５８】
このように、図１０に示した移相回路１０Ｌおよび図１２に示した移相回路３０Ｌのそれぞれは、図２あるいは図４に示した移相回路１０Ｃ、３０Ｃと等価であり、図１に示した同調増幅器１において、前段の移相回路１０Ｃを図１０に示した移相回路１０Ｌに、後段の移相回路３０Ｃを図１２に示した移相回路３０Ｌにそれぞれ置き換えることが可能である。
【００５９】
また、上述した２つの移相回路１０Ｌ、３０Ｌのそれぞれは、各移相回路１０Ｌ、３０Ｌに含まれるＬＲ回路の時定数によって同調周波数が決まることになるが、各時定数Ｔは例えばＬ／Ｒであって、同調周波数ωは１／Ｔ＝Ｒ／Ｌに比例する。ここで、ＬＲ回路を構成するインダクタは、写真触刻法等により渦巻き形状の導体を半導体基板上に形成することにより実現できるが、このようにして形成したインダクタを用いることにより、同調増幅器の全体を半導体基板上に集積化することができる。
【００６０】
但し、この場合にはインダクタが有するインダクタンスが極めて小さくなるため、同調周波数が高くなる。別の見方をすれば、同調増幅器の同調周波数は例えば各移相回路１０Ｌ、３０Ｌ内のＬＲ回路の時定数の逆数Ｒ／Ｌに比例し、この中でインダクタンスＬは集積化等により小さくすることが容易であるため、２つの移相回路１０Ｌ、３０Ｌを含んで構成した同調増幅器全体を集積化することにより同調周波数の高周波化が容易となる。
【００６１】
また、図１に示した同調増幅器１において、移相回路１０Ｃ、３０Ｃのいずれか一方を図１０あるいは図１２に示した移相回路１０Ｌ、３０Ｌに置き換えるようにしてもよい。特に、このような同調増幅器全体を集積化した場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。すなわち、ＣＲ回路の時定数ＴはＣＲであり、ＬＲ回路の時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒが分子と分母に分かれるため、集積化によってＣＲ回路およびＬＲ回路を構成する抵抗を半導体材料によって形成するような場合には、これら各抵抗の温度変化に対する同調周波数の変動を抑制する効果がある。
【００６２】
〔第３の実施形態〕
上述した第１および第２の実施形態の同調増幅器は、互いに移相方向が異なる２つの移相回路を含んで構成したが、基本的に同じ構成を有する２つの移相回路を組み合わせて同調増幅器を構成することもできる。
【００６３】
図１４は、本発明の第３の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１Ａは、入力される交流信号の位相を反転して出力する位相反転回路８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路１０Ｃと、後段の移相回路１０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００６４】
前段および後段の移相回路１０Ｃは、その詳細構成および入出力信号の位相関係は図２および図３を用いて説明した通りであり、例えば可変抵抗１６とキャパシタ１４からなるＣＲ回路の時定数をＴ１ とすると、ω＝１／Ｔ１ の周波数において位相シフト量φ１ が遅れ位相方向に９０°となり、２つの移相回路１０Ｃの全体による位相シフト量の合計が１８０°となる。
【００６５】
また、２つの移相回路１０Ｃの前段に接続された位相反転回路８０は、入力される交流信号の位相を反転するものであり、例えば、エミッタ接地回路やソース接地回路あるいはオペアンプと抵抗を組み合わせた回路によって実現される。
【００６６】
このように、所定の周波数において、２つの移相回路１０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
【００６７】
また、後段の移相回路１０Ｃの出力は出力端子９２から同調増幅器１Ａの出力として取り出されるとともに、後段の移相回路１０Ｃの出力を分圧回路６０を通した信号が帰還抵抗７０を介して位相反転回路８０の入力側に帰還されている。そして、この帰還される信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００６８】
このように、分圧回路６０の出力を帰還抵抗７０を介して位相反転回路８０の入力側に帰還させ、この帰還信号に入力抵抗７４を介して入力した信号を加算するとともに、２つの移相回路１０Ｃの利得を調整して分圧回路６０や帰還抵抗７０と入力抵抗７４の接続部において生じる損失等を補って帰還ループのオープンループゲインを１以下に設定することにより、図１に示した同調増幅器１と同様の同調動作および増幅動作を行うことができる。なお、移相回路１０Ｃの各利得を調整する代わりに、位相反転回路８０の利得を調整してもよい。
【００６９】
図１５は、第３の実施形態の同調増幅器の他の構成を示す回路図である。同図に示す同調増幅器１Ｂは、入力される交流信号の位相を反転して出力する位相反転回路８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路３０Ｃと、後段の移相回路３０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００７０】
前段および後段の移相回路３０Ｃは、その詳細構成および入出力信号の位相関係は図４および図５を用いて説明した通りであり、例えばキャパシタ３４と可変抵抗３６からなるＣＲ回路の時定数をＴ２ とすると、ω＝１／Ｔ２ の周波数において位相シフト量φ２ が進み位相方向に９０°となり、２つの移相回路３０Ｃの全体による位相シフト量の合計が１８０°となる。
【００７１】
このように、上述した２つの移相回路３０Ｃを用いた場合であっても、所定の周波数において２つの移相回路３０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
【００７２】
したがって、上述した同調増幅器１Ｂは、分圧回路６０の出力を帰還抵抗７０を介して位相反転回路８０の入力側に帰還させ、この帰還信号に入力抵抗７４を介して入力した信号を加算するとともに、２つの移相回路３０Ｃの利得を調整して分圧回路６０や帰還抵抗７０と入力抵抗７４の接続部において生じる損失等を補って帰還ループのオープンループゲインを１以下に設定することにより、図１４に示した同調増幅器１Ａ等と同様の同調動作および増幅動作を行うことができる。
【００７３】
なお、図１４、図１５に示した同調増幅器１Ａ、１Ｂは、いずれも２つの移相回路をＣＲ回路を含んで構成したが、少なくとも一方をＬＲ回路を含んで構成するようにしてもよい。
【００７４】
具体的には、図１４に示した同調増幅器１Ａにおいて、前段あるいは後段の移相回路１０Ｃを図１０に示した移相回路１０Ｌに置き換える。または、２つの移相回路１０Ｃの両方を上述した移相回路１０Ｌに置き換える。
【００７５】
また、図１５に示した同調増幅器１Ｂにおいて、前段あるいは後段の移相回路３０Ｃを図１２に示した移相回路３０Ｌに置き換える。または、２つの移相回路３０Ｃの両方を上述した移相回路３０Ｌに置き換える。
【００７６】
特に、両方の移相回路をＬＲ回路を有する移相回路に置き換えた場合には、同調増幅器全体を集積化することにより同調周波数の高周波化が容易となり、一方の移相回路をＬＲ回路を有する移相回路に置き換えた場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。
【００７７】
〔その他の実施形態〕
ところで、上述した各種の同調増幅器１等は、非反転回路と２つの移相回路あるいは位相反転回路と２つの移相回路を含んで構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、２つの移相回路のどちらを前段に用いるか、あるいは上述した３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【００７８】
図１６は、２つの移相回路と非反転回路５０を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。なお、これらの図において、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還インピーダンス素子７０ａとして帰還抵抗７０を、入力インピーダンス素子７４ａとして入力抵抗７４を使用する。
【００７９】
但し、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａをともにキャパシタにより形成したり、抵抗やキャパシタ等を組み合わせてインピーダンスの実数分と虚数分の比を同時に調整しうるようにしてもよい。
【００８０】
また、図１６および後述する図１７に示した同調増幅器の構成には分圧回路６０を除いた構成を示したが、実際には最終段の回路のさらに後段にこの分圧回路６０を接続し、分圧後の信号を帰還信号として用いるとともに分圧前の信号を出力として取り出せばよい。
【００８１】
図１６（Ａ）には２つの移相回路の後段に非反転回路５０を配置した構成が示されている。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８２】
図１６（Ｂ）には２つの移相回路の間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路と後段の移相回路の相互干渉を完全に防止することができる。
【００８３】
図１６（Ｃ）には２つの移相回路のさらに前段に非反転回路５０を配置した構成が示されており、図１に示した同調増幅器１に対応している。このように、初段に非反転回路５０を配置した場合には、帰還インピーダンス素子７０ａや入力インピーダンス素子７４ａと非反転回路５０の接続部において生じる損失等を防止することができる。
【００８４】
同様に、図１７は、２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。
【００８５】
図１７（Ａ）には２つの移相回路の後段に位相反転回路８０を配置した構成が示されている。このように、後段に位相反転回路８０を配置した場合には、この位相反転回路８０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８６】
図１７（Ｂ）には２つの移相回路の間に位相反転回路８０を配置した構成が示されており、この場合には２つの移相回路間の相互干渉を完全に防止することができる。図１７（Ｃ）には２つの移相回路のさらに前段に位相反転回路８０を配置した構成が示されており、図１４に示した同調増幅器１Ａあるいは図１５に示した同調増幅器１Ｂに対応している。この場合には帰還インピーダンス素子７０ａや入力インピーダンス素子７４ａと位相反転回路８０の接続部において生じる損失等を防止することができる。
【００８７】
本発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【００８８】
例えば、上述した各種の同調増幅器に含まれる可変抵抗１６、３６は、半導体基板上に集積化するには接合型あるいはＭＯＳ型のＦＥＴのチャネルを抵抗体として用いて実現することができる。このようにＦＥＴによって可変抵抗を形成した場合には、ゲート電圧を可変することによりソース・ドレイン間の抵抗を変化させることができる。
【００８９】
また、上述した可変抵抗１６、３６をｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して構成してもよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調出力の歪みを少なくすることができる。
【００９０】
また、上述した各種の同調増幅器においては、２つの移相回路に可変抵抗を含ませておいたが、どちらか一方の移相回路に可変抵抗を含ませておいて同調周波数を変化させるようにしてもよい。２つの移相回路に可変抵抗を含ませておいた場合には、これらの抵抗値を同時に可変することにより同調周波数の可変範囲を大きく設定できる利点がある。一方の移相回路のみに可変抵抗を含ませておいた場合には、同調周波数の可変制御が容易に行えるという利点がある。
【００９１】
また、上述した可変抵抗をＰＩＮダイオードによって構成し、このＰＩＮダイオードに流す電流値を変化させて、両端に現れる抵抗を変化させるようにしてもよい。
【００９２】
また、ＣＲ回路を有する移相回路においては、各移相回路内のＣＲ回路を構成する抵抗の抵抗値を変化させるのではなく、キャパシタの静電容量を変えることによりＣＲ回路の時定数を変化させ、これにより移相回路の位相シフト量、すなわち同調増幅器の同調周波数を変化させるようにしてもよい。
【００９３】
具体的には、ＣＲ回路を構成するキャパシタ（例えば図２に示したキャパシタ１４）を可変容量ダイオードと直流電流阻止用のキャパシタに置き換える。可変容量ダイオードは、印加する逆バイアス電圧を変えることによりアノード・カソード間の静電容量が変化するものである。このような可変容量ダイオードと抵抗とを直列接続してＣＲ回路を構成することにより、印加する逆バイアス電圧を変えてこのＣＲ回路の時定数を変えることができ、移相回路による位相シフト量を変化させることができる。
【００９４】
また、この可変容量ダイオードの代わりに、ゲートに印加する制御電圧に応じてそのゲート容量がある範囲で変更可能なＦＥＴを可変容量素子として用いるようにしてもよい。
【００９５】
また、上述したように可変抵抗や可変容量素子を用いる場合の他、素子定数が異なる複数の抵抗、キャパシタあるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。
【００９６】
例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシタを用意しておいて、１つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオにこの実施形態の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【００９７】
【発明の効果】
以上の各実施形態に基づく説明から明らかなように、この発明の同調増幅器は、最大減衰量が入力インピーダンス素子と帰還インピーダンス素子の抵抗比ｎによって決まるとともに、同調周波数が各移相回路におけるＣＲ回路やＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【００９８】
また、同調増幅器内の２つの移相回路をＣＲ回路を含んで構成した場合には、同調増幅器全体を容易に集積化することができる。同様に、２つの移相回路をＬＲ回路を含んで構成した場合には、集積化によって小さなインダクタを形成することにより容易に同調周波数の高周波化が可能となる。一方の移相回路をＣＲ回路を含んで、他方の移相回路をＬＲ回路を含んで構成した場合には、温度等による特性の変動を防止して特性の安定化が可能となる。
【００９９】
また、同調増幅器の出力として分圧回路を通す前の信号を取り出すことにより、同調増幅器に増幅作用を持たせることができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態の同調増幅器の構成を示す回路図である。
【図２】図１に示した前段の移相回路の構成を抜き出して示した回路図である。
【図３】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図４】図１に示した後段の移相回路の構成を抜き出して示した回路図である。
【図５】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図６】２つの移相回路の全体を所定の伝達関数を有する回路に置き換えた回路図である。
【図７】図６に示す構成をミラーの定理によって変換した回路図である。
【図８】図１に示した同調増幅器の同調特性を示す図である。
【図９】同調増幅器に含まれる２つの移相回路に入出力される信号間の位相関係を示す図である。
【図１０】図２に示した移相回路と置き換え可能な移相回路の構成を示す回路図である。
【図１１】図１０に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１２】図４に示した移相回路と置き換え可能な移相回路の構成を示す回路図である。
【図１３】図１２に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１４】本発明を適用した第３の実施形態の同調増幅器の構成を示す回路図である。
【図１５】第３の実施形態の同調増幅器の他の構成を示す回路図である。
【図１６】移相回路と非反転回路の接続形態を示す図である。
【図１７】移相回路と位相反転回路の接続形態を示す図である。
【図１８】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
１０Ｃ、３０Ｃ 移相回路
１２、３２ 差動増幅器
１４、３４ キャパシタ
１６、３６ 可変抵抗
１８、２０、３８、４０ 抵抗
５０ 非反転回路
７０ 帰還抵抗
７４ 入力抵抗
９０ 入力端子
９２ 出力端子
６０ 分圧回路
Claims (8)
- 縦続接続された全域通過型の２つの移相回路および分圧回路と、これら縦続接続された複数の回路の最終段の出力を初段の入力側に帰還させるとともにこの帰還信号と入力信号とを加算して初段の回路に入力する加算回路とを有する同調増幅器において、
前記２つの移相回路のそれぞれは、
抵抗値がほぼ等しい第１および第２の抵抗により構成されており、入力される交流信号が両端に印加される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗により構成されており、前記交流信号が両端に印加される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子と前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、互いに移相方向が反対であり、
前記２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させるとともに、前記分圧回路に入力前の信号を同調出力として取り出すことを特徴とする同調増幅器。 - 縦続接続された全域通過型の２つの移相回路、非反転回路および分圧回路と、これら縦続接続された複数の回路の最終段の出力を初段の入力側に帰還させるとともにこの帰還信号と入力信号とを加算して初段の回路に入力する加算回路とを有する同調増幅器において、
前記２つの移相回路のそれぞれは、
抵抗値がほぼ等しい第１および第２の抵抗により構成されており、入力される交流信号が両端に印加される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗により構成されており、前記交流信号が両端に印加される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子と前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、互いに移相方向が反対であり、
前記２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させるとともに、前記分圧回路に入力前の信号を同調出力として取り出すことを特徴とする同調増幅器。 - 縦続接続された全域通過型の２つの移相回路、位相反転回路および分圧回路と、これら縦続接続された複数の回路の最終段の出力を初段の入力側に帰還させるとともにこの帰還信号と入力信号とを加算して初段の回路に入力する加算回路とを有する同調増幅器において、
前記２つの移相回路のそれぞれは、
抵抗値がほぼ等しい第１および第２の抵抗により構成されており、入力される交流信号が両端に印加される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗により構成されており、前記交流信号が両端に印加される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子と前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、互いに移相方向が同じであり、
前記２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させるとともに、前記分圧回路に入力前の信号を同調出力として取り出すことを特徴とする同調増幅器。 - 請求項１〜３のいずれかにおいて、
前記加算回路は、前記帰還信号が入力される帰還インピーダンス素子と、前記入力信号が入力される入力インピーダンス素子とを有しており、これら帰還インピーダンス素子と入力インピーダンス素子の素子定数の比を可変することにより、全体の同調帯域幅および最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項１〜４のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記第２の直列回路の時定数を可変することにより同調周波数を変化させることを特徴とする同調増幅器。 - 請求項５において、
前記第２の直列回路を構成する前記第３の抵抗を可変抵抗によって形成し、この可変抵抗の抵抗値を変えることを特徴とする同調増幅器。 - 請求項６において、
前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとを並列接続することにより形成し、ゲート電圧を変えることにより並列接続された各ＦＥＴのチャネル抵抗を変えることを特徴とする同調増幅器。 - 請求項１〜７のいずれかにおいて、
構成部品を半導体基板上に一体形成したことを特徴とする同調増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34637195A JP3628407B2 (ja) | 1995-12-12 | 1995-12-12 | 同調増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34637195A JP3628407B2 (ja) | 1995-12-12 | 1995-12-12 | 同調増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162650A JPH09162650A (ja) | 1997-06-20 |
| JP3628407B2 true JP3628407B2 (ja) | 2005-03-09 |
Family
ID=18382970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34637195A Expired - Fee Related JP3628407B2 (ja) | 1995-12-12 | 1995-12-12 | 同調増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628407B2 (ja) |
-
1995
- 1995-12-12 JP JP34637195A patent/JP3628407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162650A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628334B2 (ja) | 同調増幅器 | |
| KR100396629B1 (ko) | 동조회로 | |
| JP3628407B2 (ja) | 同調増幅器 | |
| JP3628402B2 (ja) | 同調増幅器 | |
| US6058295A (en) | Tuning circuit including a plurality of cascade connected tuning amplifier sections | |
| JP3625526B2 (ja) | 同調増幅器 | |
| JP3766472B2 (ja) | 同調回路 | |
| JP3636774B2 (ja) | 同調増幅器 | |
| JP3628408B2 (ja) | 同調制御方式 | |
| JPH0865100A (ja) | 同調増幅器 | |
| JPH08265056A (ja) | 同調増幅器 | |
| JP3766469B2 (ja) | 同調回路 | |
| WO1997017759A1 (fr) | Systeme de commande d'accord | |
| JPH08154034A (ja) | 同調増幅器 | |
| JP3628389B2 (ja) | 同調増幅器 | |
| JPH09191230A (ja) | 同調回路 | |
| JP3628388B2 (ja) | 同調増幅器 | |
| JPH09214288A (ja) | 同調回路 | |
| JPH09223934A (ja) | 同調回路 | |
| JPH09214287A (ja) | 同調回路 | |
| JPH08195648A (ja) | 同調増幅器 | |
| JPH0974318A (ja) | 受信機 | |
| JPH0865102A (ja) | 同調増幅器 | |
| JPH08237040A (ja) | 同調回路 | |
| JPH08195649A (ja) | 同調増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |