JP3625526B2 - 同調増幅器 - Google Patents

Description

【０００１】
【産業上の利用分野】
この発明は、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、ＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図２４の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。
【０００４】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【０００５】
そこで、この発明は、このような課題を解決するために考えられたものである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、この発明の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
を備え、前記２つの移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００７】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
を備え、前記２つの移相回路および前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００８】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
を備え、前記２つの移相回路および前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００９】
また、この発明の同調増幅器は、
入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
２つの抵抗の直列接続およびキャパシタと抵抗との直列接続よりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続および抵抗とキャパシタとの直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１０】
また、この発明の同調増幅器は、
入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
２つの抵抗の直列接続およびキャパシタと抵抗との直列接続よりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続およびキャパシタと抵抗との直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１１】
【実施例】
以下、この発明を適用した一実施例の同調増幅器について、図面を参照しながら具体的に説明する。
【００１２】
（第１実施例）
図１は、この発明を適用した第１実施例の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、入力信号の位相を変えずに出力する非反転回路５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路１０、３０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路３０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。なお、非反転回路５０はバッファ回路として機能するものであるが、同調増幅器の基本動作のみに着目した場合には省略してもよい。
【００１３】
図２は、図１に示した前段の移相回路１０の構成を抜き出して示したものである。同図に示す前段の移相回路１０は、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力するキャパシタ１４および可変抵抗１６と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０とを含んで構成されている。なお、可変抵抗１６と抵抗２０の接続点が接地されている場合を考えて以下の説明を行うものとする。
【００１４】
このような構成を有する移相回路１０において、所定の交流信号が入力端２２に入力されると、差動増幅器１２の反転入力端子には、入力端２２に印加される電圧（入力電圧Ｅｉ）を抵抗１８と抵抗２０とによって分圧した電圧が印加される。抵抗１８および２０の各抵抗値はほぼ等しく設定されており、これら２つの抵抗１８、２０の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅｉ／２が差動増幅器１２の反転入力端子に印加される。
【００１５】
一方、入力信号が入力端２２に入力されると、差動増幅器１２の非反転入力端子には、キャパシタ１４と可変抵抗１６の接続点に現れる信号が入力される。キャパシタ１４と可変抵抗１６により構成されるＣＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器１２の非反転入力端子には印加される。
【００１６】
差動増幅器１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００１７】
図３は、移相回路１０の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００１８】
同図に示すように、可変抵抗１６の両端に現れる電圧ＶＲ１とキャパシタ１４の両端に現れる電圧ＶＣ１は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅｉとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿って可変抵抗１６の両端電圧ＶＲ１とキャパシタ１４の両端電圧ＶＣ１とが変化する。
【００１９】
また、差動増幅器１２の非反転入力端子に印加される電圧（可変抵抗１６の両端電圧ＶＲ１）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ／２）をベクトル的に減算したものが差分電圧Ｅｏ′となる。この差分電圧Ｅｏ′は、図３に示した半円において、その中心点を始点とし、電圧ＶＲ１と電圧ＶＣ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ／２に等しくなる。実際には、差動増幅器１２はこの差分電圧Ｅｏ′を２倍に増幅しており、出力電圧Ｅｏ＝Ｅｏ′×２＝Ｅｉとなる。したがって、この実施例の移相回路１０において、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００２０】
また、図３から明らかなように、電圧ＶＲ１と電圧ＶＣ１とは円周上で直角に交わるため、入力電圧Ｅｉと電圧ＶＲ１との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路１０全体の位相シフト量φ１はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００２１】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００２２】
図４は、前段の移相回路１０を等価的に表した図であり、差動増幅器１２の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００２３】
抵抗１８および２０により構成される直列回路の両端には入力電圧Ｅｉが印加されるため、抵抗１８、２０のそれぞれは電圧Ｅｉ／２を発生する２つの電圧源２７、２８に置き換えて考えることができる。このとき、図４に示す等価回路の閉ループに流れる電流Ｉは、キャパシタ１４の静電容量をＣ、可変抵抗１６の抵抗値をＲとすると、
【数１】

となる。ここで、図４に示す２点間の電位差（差分）Ｅｏ′を求めると、
【数２】

となる。上述した（２）式に（１）式を代入して計算すると、
【数３】

となる。また、この実施例の移相回路１０の出力電圧Ｅｏは、上述した差分Ｅｏ′を２倍したものであるから、
【数４】

となる。ここで、キャパシタ１４と可変抵抗１６からなるＣＲ回路の時定数をＴ（＝ＣＲ）とした。
【００２４】
この（４）式においてｓ＝ｊωを代入して変形すると、
【数５】

となる。（５）式から出力電圧Ｅｏの絶対値を求めると、
【数６】

となる。すなわち、（６）式は、この実施例の移相回路１０は入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることを表している。
【００２５】
また、（５）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ１を求めると、
【数７】

となる。この（７）式から、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））となるような周波数における位相シフト量φ１はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗１６の抵抗値Ｒを可変することにより、位相シフト量φ１がほぼ９０°となる周波数ωを変化させることができる。
【００２６】
図５は、図１に示した後段の移相回路３０の構成を抜き出して示したものである。同図に示す後段の移相回路３０は、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力する可変抵抗３６およびキャパシタ３４と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０とを含んで構成されている。
【００２７】
このような構成を有する移相回路３０において、所定の交流信号が入力端４２に入力されると、差動増幅器３２の反転入力端子には、入力端４２に印加される電圧（入力電圧Ｅｉ）を抵抗３８と抵抗４０とによって分圧した電圧が印加される。抵抗３８および４０の各抵抗値はほぼ等しく設定されており、これら２つの抵抗３８、４０の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅｉ／２が差動増幅器３２の反転入力端子に印加される。
【００２８】
一方、入力信号が入力端４２に入力されると、差動増幅器３２の非反転入力端子には、可変抵抗３６とキャパシタ３４の接続点に現れる信号が入力される。可変抵抗３６とキャパシタ３４により構成されるＣＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器３２の非反転入力端子には印加される。
【００２９】
差動増幅器３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００３０】
図６は、移相回路３０の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００３１】
同図に示すように、キャパシタ３４の両端に現れる電圧ＶＣ２と可変抵抗３６の両端に現れる電圧ＶＲ２は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅｉとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図６に示す半円の円周に沿ってキャパシタ３４の両端電圧ＶＣ２と可変抵抗３６の両端電圧ＶＲ２とが変化する。
【００３２】
また、差動増幅器３２の非反転入力端子に印加される電圧（キャパシタ３４の両端電圧ＶＣ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ／２）をベクトル的に減算したものが差分電圧Ｅｏ′となる。この差分電圧Ｅｏ′は、図６に示した半円において、その中心点を始点とし、電圧ＶＣ２と電圧ＶＲ２とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ／２に等しくなる。実際には、差動増幅器３２はこの差分電圧Ｅｏ′を２倍に増幅しており、出力電圧Ｅｏ＝Ｅｏ′×２＝Ｅｉとなる。したがって、この実施例の移相回路３０において、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００３３】
また、図６から明らかなように、電圧ＶＣ２と電圧ＶＲ２とは円周上で直角に交わるため、入力電圧Ｅｉと電圧ＶＣ２との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路３０全体の位相シフト量φ２はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００３４】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００３５】
図７は、後段の移相回路３０を等価的に表した図であり、差動増幅器３２の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００３６】
抵抗３８および４０により構成される直列回路の両端には入力電圧Ｅｉが印加されるため、前段の移相回路１０の場合と同様に、抵抗３８、４０のそれぞれは電圧Ｅｉ／２を発生する２つの電圧源２７、２８に置き換えて考えることができる。このとき、図７に示す等価回路の閉ループに流れる電流Ｉは、可変抵抗３６の抵抗値をＲ、キャパシタ３４の静電容量をＣとすると、上述した（１）式で表すことができる。
【００３７】
ここで、図７に示す２点間の電位差（差分）Ｅｏ′を求めると、
【数８】

となる。上述した（８）式に（１）式を代入して計算すると、
【数９】

となる。また、この実施例の移相回路３０の出力電圧Ｅｏは、上述した差分Ｅｏ′を２倍したものであるから、
【数１０】

となる。ここで、移相回路１０と同様に、可変抵抗３６とキャパシタ３４からなるＣＲ回路の時定数をＴ（＝ＣＲ）とした。
【００３８】
（１０）式においてｓ＝ｊωを代入して変形すると、
【数１１】

となる。
【００３９】
上述した（１０）式および（１１）式は、前段の移相回路１０について示した（４）式および（５）式と符号のみ異なっている。したがって、出力電圧Ｅｏの絶対値は（６）式をそのまま適用することができ、後段の移相回路３０は入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることがわかる。
【００４０】
また、（１１）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ２を求めると、
【数１２】

となる。この（１２）式から、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））となるような周波数における位相シフト量φ２はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗３６の抵抗値Ｒを可変することにより、位相シフト量φ２がほぼ９０°となる周波数ωを変化させることができる。
【００４１】
このようにして、２つの移相回路１０、３０のそれぞれにおいて位相が所定量シフトされる。しかも、図３および図６に示すように、各移相回路１０、３０における入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０、３０の全体により位相シフト量が０°となる信号が出力される。
【００４２】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して移相回路１０の前段に設けられた非反転回路５０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路５０を介して移相回路１０の入力端（図２に示した入力端２２）に入力される。
【００４３】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路５０や２つの移相回路１０、３０の各増幅度を調整して、同調増幅器１全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００４４】
図８は、上述した構成を有する２つの移相回路１０、３０および非反転回路５０の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図であり、伝達関数Ｋ１を有する回路と並列に抵抗Ｒ０を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０）を有する入力抵抗７４が接続されている。図９は、図８に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
【数１３】

で表すことができる。
【００４５】
ところで、（４）式から明らかなように、前段の移相回路１０の伝達関数Ｋ２は、
【数１４】

であり、（１０）式から明らかなように、後段の移相回路３０の伝達関数Ｋ３は、
【数１５】

である。したがって、移相回路１０、３０を２段縦続接続した場合の全体の伝達関数Ｋ１は、
【数１６】

となる。この（１６）式を上述した（１３）式に代入すると、
【数１７】

となる。
【００４６】
この（１７）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０、３０の各時定数が異なる場合であってそれぞれをＴ_１、Ｔ_２とした場合には、ω＝１／√（Ｔ_１・Ｔ_２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図１０に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００４７】
このように、この実施例の同調増幅器１によれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０、３０内の可変抵抗１６あるいは３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００４８】
また、この実施例の同調増幅器１は、差動増幅器やキャパシタあるいは抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。
【００４９】
なお、上述した第１実施例の同調増幅器１では、前段に移相回路１０を、後段に移相回路３０をそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路３０を、後段に移相回路１０をそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００５０】
（第２実施例）
上述した第１実施例の同調増幅器１は、構成が異なる２つの移相回路１０および３０を組み合わせて構成したが、同じ構成を有する２つの移相回路を組み合わせて同調増幅器を構成するようにしてもよい。
【００５１】
図１に示す同調増幅器１に含まれる一方の移相回路１０は図２に示した基本構成を有しており、移相回路１０の入力と出力との間には（４）式で表される関係が成立する。以下では、図２に示す構成を有する移相回路１０を（４）式中の分数の符号を用いて便宜上「−型の移相回路」と称して説明を行う。また、図１に示す同調増幅器１に含まれる他方の移相回路３０は図５に示した基本構成を有しており、移相回路３０の入力と出力との間には（１０）式で表された関係が成立する。以下では、図５に示す構成を有する移相回路３０を（１０）式中の分数の符号を用いて便宜上「＋型の移相回路」と称して説明を行う。
【００５２】
このように各移相回路を便宜上２つのタイプに分類した場合には、第１実施例の同調増幅器１は、タイプが異なる２つの移相回路１０および３０を組み合わせることにより、全体としての位相シフト量が０°となる周波数において同調動作を行うようになっている。
【００５３】
ところで、１つの−型の移相回路１０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（４）式において分数の符号「−」を反転して「＋」にすればよく、１つの−型の移相回路に位相反転回路を接続した構成が１つの＋型の移相回路に等価であるといえる。同様に、１つの＋型の移相回路３０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（１０）式において分数の符号「＋」を反転して「−」にすればよく、１つの＋型の移相回路に位相反転回路を接続した構成が１つの−型の移相回路に等価であるといえる。
【００５４】
したがって、第１実施例においてタイプが異なる２つの移相回路１０および３０を組み合わせて同調増幅器を構成する代わりに、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成することができる。
【００５５】
図１１は、第２実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ａは、入力信号の位相を反転する位相反転回路８０と、図２に示す−型の２つの移相回路１０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路１０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００５６】
このような構成を有する同調増幅器１ａにおいて、ある周波数において２つの移相回路１０によって位相が１８０°シフトされるとともに、位相反転回路８０によって位相が反転されるため、全体として信号の位相シフト量が０°となる。例えば、２つの移相回路１０内のＣＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路１０のそれぞれにおける位相シフト量が９０°となる。したがって、位相反転回路８０によって位相が反転されるとともに、２つの移相回路１０の全体によって位相が１８０°シフトされ、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路１０から出力される。
【００５７】
また、後段の移相回路１０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００５８】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路１０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路１０の各増幅度を調整して、同調増幅器１ａ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００５９】
ところで、上述した位相反転回路８０および２つの移相回路１０を含む第２実施例の同調増幅器１ａは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００６０】
また、移相回路１０の伝達関数Ｋ２は（１４）式で表されるため、位相反転回路８０と２段の移相回路１０とを接続した場合の全体の伝達関数Ｋ１は、
【数１８】

となる。この（１８）式で求めた伝達関数Ｋ１は、（１６）式で求めた第１実施例の同調増幅器１の２つの移相回路１０、３０の全体の伝達関数Ｋ１と同じであり、同調増幅器１ａの全体の伝達関数は（１７）式に示したＡをそのまま適用することができる。
【００６１】
したがって、第２実施例の同調増幅器１ａは、第１実施例の同調増幅器１と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０の各時定数が異なる場合であってそれぞれをＴ_１、Ｔ_２とした場合には、ω＝１／√（Ｔ_１・Ｔ_２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００６２】
このように、この実施例の同調増幅器１ａによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０内の可変抵抗１６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００６３】
また、第１実施例の同調増幅器１と同様にこの実施例の同調増幅器１ａは、差動増幅器やキャパシタあるいは抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ａの全体を半導体基板上に形成して集積回路とすることも容易である。
【００６４】
（第３実施例）
上述した第２実施例の同調増幅器１ａでは−型の２つの移相回路１０を接続した場合を説明したが、＋型の移相回路３０を２段接続することにより同調増幅器を構成するようにしてもよい。
【００６５】
図１２は、第３実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｂは、入力信号の位相を反転する移相反転回路８０と、図５に示す＋型の２つの移相回路３０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路３０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００６６】
上述した第１実施例で説明したように、＋型の２つの移相回路３０のそれぞれは、入力信号の周波数ωが０から∞まで変化するにしたがって位相シフト量が０°から１８０°まで変化する。例えば、２つの移相回路３０内のＣＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路３０のそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路３０の全体によって位相が１８０°シフトされるとともに、前段に設けられた位相反転回路８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路３０から出力される。
【００６７】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００６８】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路３０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路３０の各増幅度を調整して、同調増幅器１ｂ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００６９】
ところで、上述した位相反転回路８０および２つの移相回路３０を含む第３実施例の同調増幅器１ｂは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００７０】
また、（１５）式から明らかなように、２つの移相回路３０のそれぞれの伝達関数Ｋ３は、（１４）式で表される移相回路１０の伝達関数Ｋ２と符号のみ異なっていることから、位相反転回路８０と２段の移相回路３０とを接続した場合の全体の伝達関数Ｋ１は（１８）式に示したものをそのまま適用することができる。このため、第２実施例の同調増幅器１ａと同様に、同調増幅器１ｂの全体の伝達関数は（１７）式に示したＡをそのまま適用することができる。
【００７１】
したがって、第３実施例の同調増幅器１ｂは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路３０の各時定数が異なる場合であってそれぞれをＴ_１、Ｔ_２とした場合には、ω＝１／√（Ｔ_１・Ｔ_２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００７２】
このように、この実施例の同調増幅器１ｂによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路３０内の可変抵抗３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００７３】
また、第１実施例の同調増幅器１等と同様にこの実施例の同調増幅器１ｂは、差動増幅器やキャパシタあるいは抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｂの全体を半導体基板上に形成して集積回路とすることも容易である。
【００７４】
（その他の実施例）
上述した各実施例の同調増幅器に含まれる非反転回路５０あるいは位相反転回路８０は、トランジスタやオペアンプや抵抗等を組み合わせて簡単に構成することができる。
【００７５】
図１３は、オペアンプを用いて構成した非反転回路と位相反転回路の具体例を示す図である。同図（Ａ）に示す非反転回路５０は、反転入力端子が抵抗５４を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗５６が接続されたオペアンプ５２を含んで構成されており、２つの抵抗５４、５６の抵抗比によって定まる所定の増幅度を有するバッファとして機能する。オペアンプ５２の非反転入力端子に交流信号が入力されると、オペアンプ５２の出力端子からは同相の信号が出力される。
【００７６】
また、同図（Ｂ）に示す位相反転回路８０は、入力信号が抵抗８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ８２と、このオペアンプ８２の反転入力端子と出力端子との間に接続された抵抗８６とを含んで構成されている。この位相反転回路８０は、２つの抵抗８４、８６の抵抗比によって定まる所定の増幅度を有しており、抵抗８４を介してオペアンプ８２の反転入力端子に交流信号が入力されると、オペアンプ８２の出力端子からは位相が反転した逆相の信号が出力される。
【００７７】
ところで、上述した各実施例の同調増幅器は、２つの移相回路と非反転回路あるいは位相反転回路によって構成されており、接続された複数の回路の全体によって所定の周波数において合計の位相シフト量を０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路あるいは位相反転回路とをどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【００７８】
図１４は、タイプが異なる２つの移相回路と非反転回路とを組み合わせて同調増幅器を構成した場合において、２つの移相回路と非反転回路５０の接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。
【００７９】
但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにキャパシタにより、あるいは帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【００８０】
図１４（Ａ）には、タイプが異なる（一方が−型であって他方が＋型である）２つの移相回路の後段に非反転回路５０を配置した構成が示されている。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８１】
図１４（Ｂ）には、タイプが異なる２つの移相回路の中間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０と後段の移相回路３０あるいは１０の相互干渉を完全に防止することができる。
【００８２】
図１４（Ｃ）には、タイプが異なる２つの移相回路の前段に非反転回路５０を配置した構成が示されており、図１に示した同調増幅器１に対応している。このように、前段に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８３】
同様に、図１５は、同タイプの２つの移相回路を組み合わせて同調増幅器を構成した場合において、２つの移相回路と位相反転回路８０の接続状態を示す図である。なお、図１４について説明したように、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、キャパシタ等によって形成するようにしてもよい。
【００８４】
図１５（Ａ）には、同タイプの２つの移相回路の後段に位相反転回路８０を配置した構成が示されている。このように、後段に位相反転回路８０を配置した場合には、この位相反転回路８０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８５】
図１５（Ｂ）には、同タイプの２つの移相回路の間に位相反転回路８０を配置した構成が示されている。このように、中間に位相反転回路８０を配置した場合には、２つの移相回路間の相互干渉を完全に防止することができる。
【００８６】
図１５（Ｃ）には、２つの移相回路の前段に位相反転回路８０を配置した構成が示されており、図１１に示した同調増幅器１ａや図１２に示した同調増幅器１ｂに対応している。このように、前段に位相反転回路８０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８７】
また、上述した各実施例において示した移相回路１０、３０には可変抵抗１６あるいは３６が含まれている。これらの可変抵抗１６、３６は、具体的には接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。
【００８８】
図１６は、各実施例において示した２種類の移相回路内の可変抵抗１６あるいは３６をＦＥＴに置き換えた場合の移相回路の構成を示す図である。
【００８９】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６をＦＥＴに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６をＦＥＴに置き換えた構成が示されている。
【００９０】
このように、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗１６あるいは３６の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【００９１】
なお、図１６に示した各移相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチャネルのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのゲートとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【００９２】
また、上述した各実施例において示した移相回路１０あるいは３０は、キャパシタ１４、３４と直列に接続された可変抵抗１６あるいは３６の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ１４、３４を可変容量素子によって形成し、その静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
【００９３】
図１７は、各実施例において示した２種類の移相回路内のキャパシタ１４あるいは３４を可変容量ダイオードに置き換えた場合の移相回路の構成を示す図である。
【００９４】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を固定抵抗に置き換えるとともにキャパシタ１４を可変容量ダイオードに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を固定抵抗に置き換えるとともにキャパシタ３４を可変容量ダイオードに置き換えた構成が示されている。
【００９５】
おな、図１７（Ａ）、（Ｂ）において、可変容量ダイオードに直列に接続されたキャパシタは、可変容量ダイオードのアノード・カソード間に逆バイアス電圧を印加する際にその直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、図１７（Ａ）、（Ｂ）に示したキャパシタの両端の電位は直流成分をみると一定であるため、交流成分の振幅より大きな逆バイアス電圧をアノード・カソード間に印加することにより、各可変容量ダイオードを容量可変のキャパシタとして機能させることができる。
【００９６】
このように、キャパシタ１４あるいは３４を可変容量ダイオードで構成し、そのアノード・カソード間に印加する逆バイアス電圧の大きさを可変に制御してこの可変容量ダイオードの静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる信号の周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【００９７】
ところで、上述した図１７（Ａ）、（Ｂ）では可変容量素子として可変容量ダイオードを用いたが、ソースおよびドレインを直流的に固定電位に接続するとともにゲートに可変電圧を印加したＦＥＴを用いるようにしてもよい。上述したように、図１７（Ａ）、（Ｂ）に示した可変容量ダイオードの両端電位は直流的に固定されているため、これらの可変容量ダイオードを上述したＦＥＴに置き換えるだけでよく、ゲートに印加する電圧を可変することによりゲート容量、すなわちＦＥＴが有する静電容量を変えることができる。
【００９８】
また、上述した図１７（Ａ）、（Ｂ）では可変容量ダイオードの静電容量のみを可変したが、同時に可変抵抗１６あるいは３６の抵抗値を可変するようにしてもよい。図１７（Ｃ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を用いるとともにキャパシタ１４を可変容量ダイオードに置き換えた構成が示されている。同図（Ｄ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を用いるとともにキャパシタ３４を可変容量ダイオードに置き換えた構成が示されている。これらにおいて可変容量ダイオードをゲート容量可変のＦＥＴに置き換えてもよいことは当然である。
【００９９】
また、図１７（Ｃ）、（Ｄ）に示した可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１００】
このように、可変抵抗と可変容量素子を組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変容量素子の静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる信号の周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【０１０１】
また、上述したように可変抵抗や可変容量素子を用いる場合の他、素子定数が異なる複数の抵抗あるいはキャパシタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシタを用意しておいて、１つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオにこの実施例の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【０１０２】
また、上述した各実施例の同調増幅器１等を半導体基板上に形成した場合には、キャパシタ１４あるいは３４としてあまり大きな静電容量を設定することができない。したがって、半導体基板上に実際に形成したキャパシタの小さな静電容量を、回路を工夫することにより見かけ上大きくすることができれば、時定数Ｔを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【０１０３】
図１８は、図１等に示した移相回路１０、３０に用いたキャパシタ１４あるいは３４を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるキャパシタの静電容量を見かけ上大きくみせる静電容量変換回路として機能する。なお、図１８に示した回路全体が移相回路１０、３０に含まれるキャパシタ１４あるいは３４に対応している。
【０１０４】
図１８に示す静電容量変換回路１４ａは、所定の静電容量Ｃ０を有するキャパシタ２１０と、２つのオペアンプ２１２、２１４と、４つの抵抗２１６、２１８、２２０、２２２とを含んで構成されている。
【０１０５】
１段目のオペアンプ２１２は、出力端子と反転入力端子との間に抵抗２１８（この抵抗値をＲ１８とする）が接続されており、さらにこの反転入力端子が抵抗２１６（この抵抗値をＲ１６とする）を介して接地されている。
【０１０６】
１段目のオペアンプ２１２の非反転入力端子に印加される電圧Ｅ１と出力端子に現れる電圧Ｅ２との間には、
【数１９】

の関係がある。この１段目のオペアンプ２１２は、主にインピーダンス変換を行うバッファとして機能するものであり、利得は１であってもよい。利得１の場合とはＲ１８／Ｒ１６＝０のとき、すなわちＲ１６を無限大（抵抗２１６を除去すればよい）、あるいはＲ１８を０Ω（直結すればよい）に設定する。
【０１０７】
また、２段目のオペアンプ２１４は、出力端子と反転入力端子との間に抵抗２２２（この抵抗値をＲ２２とする）が接続されているとともに反転入力端子と上述したオペアンプ２１２の出力端子との間に抵抗２２０（この抵抗値をＲ２０とする）が接続されており、さらに非反転入力端子が接地されている。
【０１０８】
２段目のオペアンプ２１４の出力端子に現れる電圧をＥ３とすると、この電圧Ｅ３と１段目のオペアンプ２１２の出力端子に現れる電圧Ｅ２との間には、
【数２０】

の関係がある。このように２段目のオペアンプ２１４は反転増幅器として機能するものであり、その入力側を高インピーダンスに設定するために１段目のオペアンプ２１２が使用されている。
【０１０９】
また、このような接続がなされた１段目のオペアンプ２１２の非反転入力端子と２段目のオペアンプ２１４の出力端子との間には、上述したように所定の静電容量を有するキャパシタ２１０が接続されている。
【０１１０】
図１８に示した静電容量変換回路１４ａにおいて、キャパシタ２１０を除く回路全体の伝達関数をＫ４とすると、静電容量変換回路１４ａは図１９に示すシステム図で表すことができる。図２０は、これをミラーの定理によって変換したシステム図である。
【０１１１】
図１９に示したインピーダンスＺ０を用いて図２０に示したインピーダンスＺ１を表すと、
【数２１】

となる。ここで、図１８に示した静電容量変換回路１４ａの場合には、インピーダンスＺ０＝１／（ｊωＣ０）であり、これを（２１）式に代入して、
【数２２】

【数２３】

となる。この（２３）式は、静電容量変換回路１４ａにおいてキャパシタ２１０が有する静電容量Ｃ０が見掛け上は（１−Ｋ４）倍になったことを示している。
【０１１２】
したがって、増幅器の利得Ｋ４が負の場合には常に（１−Ｋ４）は１より大きくなるため、静電容量Ｃ０を大きいほうに変化させることができる。
【０１１３】
ところで、図１８に示した静電容量変換回路１４ａにおける増幅器の利得、すなわちオペアンプ２１２と２１４の全体により構成される増幅器の利得Ｋ４は、（１９）式および（２０）式から、
【数２４】

となる。この（２４）式を（２３）式に代入すると、
【数２５】

となる。したがって、４つの抵抗２１６、２１８、２２０、２２２の抵抗値を所定の値に設定することにより、２つの端子２２４、２２６間の見掛け上の静電容量Ｃを大きくすることができる。
【０１１４】
また、１段目のオペアンプ２１２による増幅器の利得が１の場合、すなわち上述したようにＲ１６を無限大（抵抗２１６を除去）、あるいはＲ１８を０Ωに設定したときであってＲ１８／Ｒ１６＝０の場合には、上述した（２５）式は簡略化されて、
【数２６】

となる。
【０１１５】
図２１は、図１８に示した第１のオペアンプ２１２の反転入力端子に接続されている抵抗２１６を除去した静電容量変換回路１４ｂの構成を示す図である。この場合には、端子２２４、２２６間に現れる静電容量Ｃは（２６）式により表されるため、Ｒ２２とＲ２０の比を変化させるだけでＣ０から大きいほうに変化させることができる。
【０１１６】
このように、上述した静電容量変換回路１４ａあるいは１４ｂは、抵抗２２０と抵抗２２２との抵抗比Ｒ２２／Ｒ２０あるいは抵抗２１６と抵抗２１８との抵抗比Ｒ１８／Ｒ１６を変えることにより、実際に半導体基板上に形成するキャパシタ２１０の静電容量Ｃ０を見掛け上大きい方に変換することができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さな静電容量Ｃ０を有するキャパシタ２１０を形成しておいて、図１８あるいは図２１に示した回路によって大きな静電容量Ｃに変換することができ、集積化に際して好都合となる。特に、このようにして大きな静電容量を確保することができれば、図１に示した同調増幅器１等の全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０１１７】
また、抵抗２１６、２１８、２２０、２２２の中の少なくとも１つ（図２１に示した静電容量変換回路１４ｂの場合は抵抗２２０、２２２の少なくとも１つ）を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、容易に静電容量が可変の静電容量変換回路を形成することができる。したがって、この静電容量変換回路を図１７に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１１８】
なお、上述したように第１段目のオペアンプ２１２は入力インピーダンスを高くするためのバッファとして用いているため、このオペアンプ２１２をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０１１９】
図２２は、１段目にエミッタホロワ回路を用いた静電容量変換回路１４ｃの構成を示す図である。同図に示す静電容量変換回路１４ｃは、図１８に示した１段目のオペアンプ２１２および２つの抵抗２１６、２１８をバイポーラトランジスタと抵抗からなるエミッタホロワ回路２２８に置き換えた構成を有している。
【０１２０】
図２３は、１段目にソースホロワ回路を用いた静電容量変換回路１４ｄの構成を示す図である。同図に示す静電容量変換回路１４ｄは、図１８に示した１段目のオペアンプ２１２および２つの抵抗２１６、２１８をＦＥＴと抵抗からなるソースホロワ回路２３０に置き換えた構成を有している。
【０１２１】
また、上述した静電容量変換回路１４ｃ、１４ｄのそれぞれは、オペアンプ２１４に接続されている抵抗２２０、２２２の抵抗比を変えることにより端子２２４、２２６間の見掛け上の静電容量Ｃを任意に変化させることができる点は図１８等に示した静電容量変換回路１４ａ等と同じである。したがって、抵抗２２０、２２２の少なくとも一方を、接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続した可変抵抗に置き換えることにより、静電容量が可変の静電容量変換回路を構成することができ、この静電容量変換回路を図１７に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１２２】
なお、この発明は上記実施例に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０１２３】
例えば、上述した各実施例の同調増幅器においては、移相回路１０、３０内の差動増幅器１２、３２によって２入力の差分を２倍に増幅して各移相回路の出力とすることにより、同調増幅器のループゲインをほぼ１に設定するようにしたが、差動増幅器１２、３２の増幅度をこれ以外の値に設定してもよい。例えば、各差動増幅器１２、３２において２入力の差分を増幅せずに、あるいは２倍以外の増幅度で増幅して出力するとともに、非反転回路５０あるいは位相反転回路８０の増幅度を調整して同調増幅器のループゲインをほぼ１に設定するようにしてもよい。
【０１２４】
また、図１等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗７０を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗７４を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１２５】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のＦＥＴにより構成して最大減衰量を任意に変更可能に形成してもよい。
【０１２６】
また、上述した実施例の同調増幅器１等には２つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるＣＲ回路を構成するキャパシタと抵抗の少なくとも一方の素子定数を変える場合の他、一方の移相回路に含まれるＣＲ回路を構成するキャパシタと抵抗の少なくとも一方の素子定数を変える場合が考えられる。また、全ての抵抗やインダクタの各素子定数を固定して、同調周波数が固定の同調増幅器を構成することもできる。
【０１２７】
【発明の効果】
以上の各実施例に基づく説明から明らかなように、この発明の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。
【０１２８】
特に、各移相回路におけるＣＲ回路の可変抵抗としてＦＥＴのソース・ドレイン間のチャネルを使用し、このＦＥＴのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【０１２９】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるＣＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【０１３０】
従来のＬＣ共振を利用した同調増幅器においては、同調周波数ωが１／√ＬＣであるから、同調周波数を調整するために静電容量ＣまたはインダクタンスＬを変化させると、同調周波数はその変化量の平方根に比例して変化するが、この発明の同調増幅器では同調周波数ωが例えば１／（ＣＲ）であって、同調周波数は抵抗値Ｒあるいは静電容量Ｃに比例して変化させることができるので、大幅な変更および調整が可能となる。
【図面の簡単な説明】
【図１】この発明を適用した第１実施例の同調増幅器の構成を示す回路図、
【図２】図１に示した前段の移相回路の構成を抜き出して示した図、
【図３】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
【図４】図２に示した移相回路を等価的に表した図、
【図５】図１に示した後段の移相回路の構成を抜き出して示した図、
【図６】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
【図７】図５に示した移相回路を等価的に表した図、
【図８】２つの移相回路および非反転回路の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図、
【図９】図８に示すシステムをミラーの定理によって変換したシステム図、
【図１０】この実施例の同調増幅器の同調特性を示す図、
【図１１】第２実施例の同調増幅器の構成を示す回路図、
【図１２】第３実施例の同調増幅器の構成を示す回路図、
【図１３】非反転回路および位相反転回路の具体例を示す図、
【図１４】移相回路と非反転回路との接続形態を示す図、
【図１５】移相回路と位相反転回路との接続形態を示す図、
【図１６】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図１７】移相回路のキャパシタを可変容量ダイオードに置き換えた移相回路の構成を示す図、
【図１８】キャパシタが実際に有する静電容量を見かけ上大きくする静電容量変換回路の構成を示す図、
【図１９】図１８に示した回路を伝達関数を用いて表した図、
【図２０】図１９に示す構成をミラーの定理によって変換した図、
【図２１】図１８の回路を簡略化した静電容量変換回路の構成を示す図、
【図２２】１段目にエミッタホロワ回路を用いた静電容量変換回路の構成を示す図、
【図２３】１段目にソースホロワ回路を用いた静電容量変換回路の構成を示す図、
【図２４】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
１０、３０ 移相回路
１２、３２ 差動増幅器
１４、３４ キャパシタ
１６、３６ 可変抵抗
１８、２０、３８、４０ 抵抗
５０ 非反転回路
７０ 帰還抵抗
７４ 入力抵抗
９０ 入力端子
９２ 出力端子

Claims (27)

1. 入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
   入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
   を備え、前記２つの移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。
2. 入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
   入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
   入力される交流信号の位相を変えずに出力する非反転回路と、
   を備え、前記２つの移相回路および前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。
3. 請求項１または２において、
   前記第２の直列回路を構成する前記第３の抵抗および前記キャパシタの接続の仕方を、前記２つの移相回路において反対にしたことを特徴とする同調増幅器。
4. 入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
   入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
   入力される交流信号の位相を反転して出力する位相反転回路と、
   を備え、前記２つの移相回路および前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。
5. 請求項４において、
   前記第２の直列回路を構成する前記第３の抵抗および前記キャパシタの接続の仕方を、前記２つの移相回路において同じにしたことを特徴とする同調増幅器。
6. 請求項１〜５のいずれかにおいて、
   前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする同調増幅器。
7. 請求項６において、
   前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする同調増幅器。
8. 請求項１〜５のいずれかにおいて、
   前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれはキャパシタであることを特徴とする同調増幅器。
9. 請求項８において、
   前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変容量素子により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の静電容量比を変化させることにより、最大減衰量を変えることを特徴とする同調増幅器。
10. 請求項１〜５のいずれかにおいて、
    前記２つの移相回路の少なくとも一方に含まれる前記第３の抵抗を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
11. 請求項７または１０において、
    前記可変抵抗をＦＥＴのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする同調増幅器。
12. 請求項７または１０において、
    前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとを並列接続することにより形成し、極性が異なる各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする同調増幅器。
13. 請求項１〜５のいずれかにおいて、
    前記２つの移相回路の少なくとも一方に含まれる前記キャパシタを可変容量素子により形成し、この静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
14. 請求項９または１３において、
    前記可変容量素子を逆バイアス電圧が変更可能な可変容量ダイオード、あるいはゲート電圧可変によってゲート容量が変更可能なＦＥＴによって形成することを特徴とする同調増幅器。
15. 請求項１〜５のいずれかにおいて、
    前記２つの移相回路の少なくとも一方に含まれる前記第３の抵抗として抵抗値が固定の複数の抵抗を有しており、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。
16. 請求項１〜５のいずれかにおいて、
    前記２つの移相回路の少なくとも一方に含まれる前記キャパシタとして静電容量が固定の複数のキャパシタを有しており、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。
17. 請求項１〜５のいずれかにおいて、
    前記２つの移相回路の少なくとも一方に含まれる前記キャパシタを、利得が負の値を有する増幅器と、前記増幅器の入出力間に並列接続されたキャパシタ素子に置き換えることにより、前記増幅器の入力側からみた静電容量を実際に前記キャパシタ素子が有する静電容量よりも大きくすることを特徴とする同調増幅器。
18. 請求項１７において、
    前記増幅器の利得を可変して前記増幅器の入力側からみた静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
19. 入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
    ２つの抵抗の直列接続およびキャパシタと抵抗との直列接続よりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
    ２つの抵抗の直列接続および抵抗とキャパシタとの直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
    前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
    を備えることを特徴とする同調増幅器。
20. 請求項１９において、
    前記第１の移相回路の前記キャパシタと直列接続された抵抗の抵抗値および／または前記第２の移相回路の前記キャパシタと直列接続された前記抵抗の抵抗値を変化させて同調周波数を変化させることを特徴とする同調増幅器。
21. 請求項１９において、
    前記入力側インピーダンス素子および前記帰還側インピーダンス素子の素子定数の比を変化させて最大減衰量を変化させることを特徴とする同調増幅器。
22. 請求項１９において、
    各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗を変化させることを特徴とする同調増幅器。
23. 入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
    ２つの抵抗の直列接続およびキャパシタと抵抗との直列接続よりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
    ２つの抵抗の直列接続およびキャパシタと抵抗との直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
    前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
    を備えることを特徴とする同調増幅器。
24. 請求項２３において、
    前記第１の移相回路のキャパシタと直列接続された抵抗の抵抗値および／または前記第２の移相回路のキャパシタと直列接続された抵抗の抵抗値を変化させて同調周波数を変化させることを特徴とする同調増幅器。
25. 請求項２３において、
    前記入力抵抗および前記帰還抵抗の抵抗値の比を変化させて最大減衰量を変化させることを特徴とする同調増幅器。
26. 請求項２３において、
    各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗を変化させることを特徴とする同調増幅器。
27. 請求項１〜２６のいずれかにおいて、
    半導体集積回路として形成することを特徴とする同調増幅器。

Images