JPH08195622A

JPH08195622A - 発振器

Info

Publication number: JPH08195622A
Application number: JP9748995A
Authority: JP
Inventors: Tadataka Oe; 忠孝大江; Takeshi Ikeda; 毅池田
Original assignee: Individual
Current assignee: Individual
Priority date: 1994-11-14
Filing date: 1995-03-31
Publication date: 1996-07-30

Abstract

(57)【要約】【目的】集積回路として形成することが容易で、か
つ、発振周波数を大幅に調整することが可能で、安定に
動作する発振器を得ること。【構成】抵抗を介して入力信号が反転入力端子に入力
されるオペアンプ、入力信号の電圧が両端に印加される
キャパシタおよび可変抵抗からなる直列回路、オペアン
プの出力を反転入力端子に帰還させる抵抗からなる２つ
の移相回路10と、後段の移相回路10の出力信号の位相を
反転する位相反転回路80と、位相反転回路80から出力さ
れる信号を前段の移相回路10の入力側に帰還させる帰還
抵抗70とを含んで構成されている。直列回路の時定数を
変化させて発振周波数を調整する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、集積回路として形成
することが容易で、かつ、発振周波数を大幅に調整する
ことが可能な発振器に関する。

【０００２】

【従来の技術】正弦波発振器として従来より能動素子お
よびリアクタンス素子を使用した各種の発振回路が提案
され実用化されている。

【０００３】

【発明が解決しようとする課題】正弦波発振器として、
図２０に示すウィーン・ブリッジ型発振器、図２１に示
すブリッジＴ型発振器が従来より知られている。

【０００４】図２０より明らかなように、ウィーン・ブ
リッジ型発振器においては、周波数を変化させるために
キャパシタＣと可変抵抗Ｒsとの直列回路の可変抵抗Ｒs
の抵抗値と、キャパシタＣと可変抵抗Ｒpとの並列回路
の可変抵抗Ｒpの抵抗値の値を連動して変化させなけれ
ばならないが、直列回路の可変抵抗Ｒsの抵抗値と並列
回路の可変抵抗Ｒpの抵抗値に連動誤差が生じると、増
幅器Ａに入力される電圧が増減するので、その結果、発
振出力が変動する。そして、発振出力が小さくなれば発
振が停止し、大きくなれば発振出力に著しい歪みを生じ
ることになる。

【０００５】通常、正弦波発振器の出力変動を少なくす
るように安定化することは難しく、その安定化手段は増
幅器の振幅特性に非線形を付加すること、すなわち、出
力の大きさによってその増幅度が変化するような特性を
付加することになる。

【０００６】このように特性を付加することは増幅器の
直線性を悪化させることになるから、出力波形の歪率を
悪化させることになり、出力電圧の安定性と歪率とは二
率背反の関係にある。

【０００７】直列回路の間へ抵抗Ｒsと並列回路の可変
抵抗Ｒpの比を一定に保って変化させることは、回路を
集積回路化して、外部から電圧制御の手法で可変抵抗を
変化させる場合には特に困難である。

【０００８】ウィーン・ブリッジ型発振器に限らず、図
２１に示すブリッジＴ型発振器や移相型発振器でも同様
のことがいえる。

【０００９】さらに、発振周波数を大幅に調整し得る可
変周波数発振器を集積回路によって形成することも困難
である。

【００１０】そこで、この発明は、このような課題を解
決するために考えられたものである。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ために、この発明の発振器は、反転入力端子に第１の抵
抗の一方端が接続された差動入力増幅器と、前記差動入
力増幅器の反転入力端子と出力端子との間に接続された
第２の抵抗と、前記第１の抵抗の他方端に接続された第
３の抵抗およびキャパシタからなる直列回路とを含み、
前記第３の抵抗および前記キャパシタの接続部を前記差
動入力増幅器の非反転入力端子に接続した２つの移相回
路と、入力される交流信号の位相を反転して出力する位
相反転回路と、を備え、前記２つの移相回路および前記
移相反転回路のそれぞれを縦続接続し、これら縦続接続
された複数の回路の中の最終段の出力を初段の入力側に
帰還させるとともに、これら複数の回路のいずれかから
正弦波発振出力を取り出すことを特徴とする。

【００１２】また、この発明の発振器は、演算増幅器
と、入力された交流信号が印加される抵抗およびキャパ
シタよりなる時定数回路と、前記時定数回路に発生した
信号を前記演算増幅器の非反転入力端子に入力する回路
と、前記演算増幅器の反転入力端子に接続され、入力信
号が印加される入力抵抗および前記演算増幅器の出力端
子と反転入力端子との間に接続された帰還抵抗とを有
し、交流信号を同じ方向に移相する２段の移相回路と、
前記２段の移相回路のうち、１段の移相回路の出力の位
相を反転する移相反転回路と、前記２段の移相回路およ
び前記位相反転回路を含む閉回路を形成する帰還側イン
ピーダンス素子と、を備えることを特徴とする。

【００１３】

【実施例】以下、この発明を適用した一実施例の発振器
について、図面を参照しながら具体的に説明する。

【００１４】以下の各実施例の発振器の特徴は、交流信
号の位相をシフトさせる前段の移相回路と、前段の移相
回路と入出力電圧間の位相関係が同じとなるように交流
信号をシフトさせる後段の移相回路と、後段の移相回路
の出力の位相を反転させる位相反転回路とによって閉回
路を形成し、この閉回路の利得を１より大きく設定し、
閉回路の位相差の総和が０°となる周波数で発振動作を
させることにある。

【００１５】（第１実施例）図１は、この発明を適用し
た第１実施例の発振器の構成を示す回路図である。同図
に示す発振器１は、それぞれが入力信号の位相を所定量
シフトさせることにより所定の周波数において合計で１
８０°の位相シフトを行う２つの移相回路10と、後段の
移相回路10の出力信号の位相を反転する位相反転回路80
と、位相反転回路80の出力を前段の移相回路10の入力側
に帰還させる帰還抵抗70とを含んで構成されている。こ
の帰還抵抗70は０Ωから有限の抵抗値を有している。

【００１６】図２は、図１に示した前段および後段の移
相回路10の構成を抜き出して示したものである。同図に
示す前段の移相回路10は、差動入力増幅器の一種である
オペアンプ（演算増幅器）12と、入力端22に入力された
信号の位相を所定量シフトさせてオペアンプ12の非反転
入力端子に入力するキャパシタ14および可変抵抗16と、
入力端22とオペアンプ12の反転入力端子との間に挿入さ
れた抵抗18と、オペアンプ12の出力端24と反転入力端子
との間に挿入された抵抗20とを含んで構成されている。

【００１７】なお、この明細書ではオペアンプ12等は理
想的に動作すると仮定し、実際に回路を設計する上で理
想からのずれが問題となる場合にはその都度説明を加え
るものとする。

【００１８】このような構成を有する移相回路10におい
て、所定の交流信号が入力端22に入力されると、オペア
ンプ12の非反転入力端子には、可変抵抗16の両端に現れ
る電圧ＶR1が印加される。

【００１９】また、図２に示したオペアンプ12の２入力
（反転入力端子と非反転入力端子）間には電位差が生じ
ないので、オペアンプ12の反転入力端子の電位と、キャ
パシタ14と可変抵抗16の接続点の電位とは等しくなる。
したがって、抵抗18の両端には、キャパシタ14の両端に
現れる電圧ＶC1と同じ電圧ＶC1が現れる。

【００２０】ここで、抵抗18と抵抗20の各抵抗値が等し
い場合には、これら２つの抵抗18、20に同じ電流が流れ
るため、抵抗20の両端にも電圧ＶC1が現れる。しかも、
これら２つの抵抗18、20の各両端に現れる電圧ＶC1はベ
クトル的に同方向を有しており、オペアンプ12の反転入
力端子（電圧ＶR1）を基準にして考えると、抵抗18の両
端電圧ＶC1をベクトル的に加算したものが入力電圧Ｅi
に、抵抗20の電圧ＶC1をベクトル的に減算したものが出
力電圧Ｅoになる。

【００２１】図３は、移相回路10の入出力電圧とキャパ
シタ等に現れる電圧との関係を示すベクトル図である。

【００２２】同図に示すように、可変抵抗16の両端に現
れる電圧ＶR1とキャパシタ14の両端に現れる電圧ＶC1と
は互いに９０°位相がずれており、これらをベクトル的
に加算したものが入力電圧Ｅiとなる。したがって、入
力信号の振幅が一定で周波数のみが変化した場合には、
図３に示す半円の円周に沿って可変抵抗16の両端電圧Ｖ
R1とキャパシタ14の両端電圧ＶC1とが変化する。

【００２３】また、電圧ＶR1から電圧ＶC1をベクトル的
に減算したものが出力電圧Ｅoとなる。非反転入力端子
に印加される電圧ＶR1を基準に考えると、入力電圧Ｅi
と出力電圧Ｅoとは電圧ＶC1を合成する方向が異なるだ
けでありその絶対値は等しくなる。したがって、入出力
電圧の大きさと位相の関係は、入力電圧Ｅiおよび出力
電圧Ｅoを斜辺とし、電圧ＶC1の２倍を底辺とする二等
辺三角形で表すことができ、出力信号の振幅は周波数に
関係なく入力信号の振幅と同じであって、位相シフト量
は図３に示すφ1で表されることがわかる。

【００２４】また、図３から明らかなように、電圧ＶR1
と電圧ＶC1とは円周上で直角に交わるため、理論的には
入力電圧Ｅiと電圧ＶR1との位相差は、周波数ωが０か
ら∞まで変化するに従って９０°から０°まで変化す
る。そして、移相回路10全体の位相シフト量φ1はその
２倍であり、周波数に応じて１８０°から０°まで変化
する。

【００２５】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００２６】入力電圧Ｅiを入力端22に印加したときに
抵抗18、20を通って入力端22から出力端24に向かって流
れる電流をＩ、抵抗18と抵抗20の各抵抗値が等しくその
値をｒとすると、抵抗18、20のそれぞれの両端電圧は−
Ｉ・ｒとなる。

【００２７】ところで、上述したように図２に示したオ
ペアンプ12の２入力間には電位差が生じてはならないの
で、オペアンプ12の非反転入力端子に印加される可変抵
抗16の両端電圧ＶR1と出力電圧Ｅoとの間には、

【数１】の関係がある。

【００２８】また、オペアンプ12の２入力間に電位差が
生じないためには、キャパシタ14の両端電圧ＶC1と抵抗
18の両端電圧−Ｉ・ｒを加算した値が０とならなければ
ならないので、

【数２】となる。(1)式および(2)式から、

【数３】となる。

【００２９】また、可変抵抗16とキャパシタ14の各両端
電圧ＶR1、ＶC1を加算したものが入力端22に印加される
電圧Ｅiであるから、これらの各電圧の間には、

【数４】の関係がある。(3)式および(4)式から、

【数５】となる。ここで、Ｃはキャパシタ14の静電容量、Ｒは可
変抵抗16の抵抗値を表し、ＣＲ回路の時定数をＴ（＝Ｃ
Ｒ）とした。

【００３０】この(5)式においてｓ＝ｊωを代入して変
形すると、

【数６】となる。(6)式から出力電圧Ｅoの絶対値を求めると、

【数７】となる。すなわち、(7)式は、この実施例の移相回路10
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることを表
している。

【００３１】また、(6)式から出力電圧Ｅoの入力電圧Ｅ
iに対する位相シフト量φ1を求めると、

【数８】となる。この(8)式から、例えばωが１／Ｔ（＝１／
（ＣＲ））となるような周波数における位相シフト量φ
1は９０°となり、入力信号の振幅を減衰させることな
く位相のみを９０°シフトさせることができる。したが
って、説明を簡単にするために２つの移相回路10の各時
定数Ｔが等しい場合を考えると、ωが１／Ｔのときにそ
れぞれにおいて位相を９０°、合計で１８０°シフトす
ることができ、しかも、可変抵抗16の抵抗値Ｒを可変す
ることにより、２つの移相回路10の合計で位相シフト量
が１８０°となる周波数ωを変化させることができる。

【００３２】図１に示した位相反転回路80は、入力信号
が抵抗84を介して反転入力端子に入力されるとともに非
反転入力端子が接地されたオペアンプ82と、このオペア
ンプ82の反転入力端子と出力端子との間に接続された抵
抗56とを含んで構成されている。抵抗54を介してオペア
ンプ52の反転入力端子に交流信号が入力されると、オペ
アンプ52の出力端子からは位相が反転した逆相の信号が
出力され、この逆相の信号が図１に示した発振器１の出
力端子92から取り出されるようになっている。

【００３３】また、位相反転回路80の出力は、帰還抵抗
70を介して前段の移相回路10の入力側に帰還されてお
り、ループゲインを１より大きく設定することにより、
一巡したときに位相シフト量が０°となるような周波数
で正弦波発振が行われる。

【００３４】図４は、上述した構成を有する２つの移相
回路10および位相反転回路80の全体を伝達関数Ｋ1を有
する回路に置き換えたシステム図であり、伝達関数Ｋ1
を有する回路と抵抗値Ｒ0の帰還抵抗70とによって閉ル
ープが形成されている。図５は、図４に示すシステムを
ミラーの定理によって変換したシステム図であり、同図
に示すように抵抗値Ｒ0を有する帰還抵抗70を入力シャ
ント抵抗に変換すると、その抵抗値Ｒsは、

【数９】で表すことができる。

【００３５】この式において、Ｋ1が１より大きい場合
を考えると、入力シャント抵抗Ｒsは負性抵抗となるこ
とがわかる。

【００３６】伝達関数Ｋ1を有する理想的な移相回路
（オール・パス・ネットワーク）で任意の有限な周波数
において位相シフト量が０°である条件を満たすものと
すれば、この周波数において、選択的に負性抵抗を実現
することになり、発振が可能となる。実際には入力シャ
ント抵抗は移相回路の入力インピーダンスと並列接続さ
れた形となり、これらを合成したものが負性抵抗となる
必要があるが、帰還抵抗70の抵抗値Ｒ0を低く設定した
り、移相回路の入力インピーダンスを高く設定すること
は設計上極めて容易であるため、理論上は移相回路の入
力インピーダンスの影響を無視して考えることができ
る。

【００３７】ところで、２つの移相回路10のそれぞれの
時定数が異なる場合を想定し、それぞれをＴ₁、Ｔ₂とす
ると、(5)式から明らかなように、前段の移相回路10の
伝達関数Ｋ21は、

【数１０】であり、後段の移相回路10の伝達関数Ｋ22は、

【数１１】となる。したがって、２つの移相回路10を縦続接続した
場合の全体の伝達関数Ｋ3は、

【数１２】となる。ここで、計算を簡単にするために、ｓ＝ｊω、
ｓ²＝−ω²、Ａ＝１＋Ｔ₁・Ｔ₂・ｓ²＝１−Ｔ₁・Ｔ₂・ω²、
Ｂ＝Ｔ₁＋Ｔ₂とおくと、

【数１３】となる。ところで、閉ループを一巡する信号の位相シフ
ト量が０°、すなわち２つの移相回路10を２段接続した
全体の入出力間の位相差が１８０°となるには、(13)式
の右辺の虚数項が０にならなければならないので、次の
式が成立する。

【数１４】したがって、１−Ｔ₁・Ｔ₂・ω²＝０またはω＝０とな
る。ここで、ω＝０の場合は入力信号が直流の場合であ
って位相差が０°となるので、結局他方の条件（１−Ｔ
₁・Ｔ₂・ω²＝０）を満たすω＝１／√（Ｔ₁・Ｔ₂)のとき
に位相差が１８０°となる。この周波数において入力シ
ャント抵抗Ｒsは負性抵抗となって、発振電圧条件と周
波数条件を同時に満たすことになる。

【００３８】このように、２つの移相回路10と位相反転
回路80とを組み合わせることにより、閉ループを一巡す
る信号の位相シフト量をある周波数において０°とする
ことができ、このときのループゲインを１より大きくす
ることにより正弦波発振が持続される。また、位相シフ
ト量が０°となる周波数は、２つの移相回路10内の可変
抵抗16あるいは36の抵抗値を変えることにより変化させ
ることができるため、容易に周波数可変型の発振器を実
現することができる。

【００３９】また、この実施例の発振器１は、オペアン
プやキャパシタあるいは抵抗を組み合わせて構成してお
り、どの構成素子も半導体基板上に形成することができ
ることから、電圧制御型の発振器１の全体を半導体基板
上に形成して集積回路とすることも容易である。

【００４０】（第２実施例）図６は、この発明を適用し
た第２実施例の発振器の構成を示す回路図である。同図
に示す発振器１ａは、それぞれが入力信号の位相を所定
量シフトさせることにより所定の周波数において合計で
１８０°の位相シフトを行う２つの移相回路30と、後段
の移相回路10の出力信号の位相を反転する位相反転回路
80と、位相反転回路80の出力を前段の移相回路30の入力
側に帰還させる帰還抵抗70とを含んで構成されている。

【００４１】図７は、図６に示した前段および後段の移
相回路30の構成を抜き出して示したものである。同図に
示す移相回路30は、差動入力増幅器の一種であるオペア
ンプ32と、入力端42に入力された信号の位相を所定量シ
フトさせてオペアンプ32の非反転入力端子に入力する可
変抵抗36およびキャパシタ34と、入力端42とオペアンプ
32の反転入力端子との間に挿入された抵抗38と、オペア
ンプ32の出力端44と反転入力端子との間に挿入された抵
抗40とを含んで構成されている。

【００４２】このような構成を有する移相回路30におい
て、所定の交流信号が入力端42に入力されると、オペア
ンプ32の非反転入力端子には、キャパシタ34の両端に現
れる電圧ＶC2が印加される。

【００４３】また、図７に示したオペアンプ32の２入力
（反転入力端子と非反転入力端子）間には電位差が生じ
ないので、オペアンプ32の反転入力端子の電位と、可変
抵抗36とキャパシタ34の接続点の電位とは等しくなる。
したがって、抵抗38の両端には、可変抵抗36の両端に現
れる電圧ＶR2と同じ電圧ＶR2が現れる。

【００４４】ここで、抵抗38と抵抗40の各抵抗値が等し
い場合には、これら２つの抵抗38、40に同じ電流が流れ
るため、抵抗40の両端にも電圧ＶR2が現れる。しかも、
これら２つの抵抗38、40の各両端に現れる電圧ＶR2はベ
クトル的に同方向を向いており、オペアンプ32の反転入
力端子（電圧ＶC2）を基準にして考えると、抵抗38の両
端電圧ＶR2をベクトル的に加算したものが入力電圧Ｅi
に、抵抗40の両端電圧R2をベクトル的に減算したものが
出力電圧Ｅoになる。

【００４５】図８は、移相回路30の入出力電圧とキャパ
シタ等に現れる電圧との関係を示すベクトル図である。

【００４６】同図に示すように、キャパシタ34の両端に
現れる電圧ＶC2と可変抵抗36の両端に現れる電圧ＶR2と
は互いに９０°位相がずれており、これらをベクトル的
に加算したものが入力電圧Ｅiとなる。したがって、入
力信号の振幅が一定で周波数のみが変化した場合には、
図８に示す半円の円周に沿ってキャパシタ34の両端電圧
ＶC2と可変抵抗36の両端電圧ＶR2とが変化する。

【００４７】また、上述したように電圧ＶC2から電圧Ｖ
R2をベクトル的に減算したものが出力電圧Ｅoとなる。
非反転入力端子に印加される電圧ＶC2を基準に考える
と、入力電圧Ｅiと出力電圧Ｅoとは電圧ＶR2を合成する
方向が異なるだけでありその絶対値は等しくなる。した
がって、入出力電圧の大きさと位相の関係は、入力電圧
Ｅiおよび出力電圧Ｅoを斜辺とし、電圧ＶR2の２倍を底
辺とする二等辺三角形で表すことができ、出力信号の振
幅は周波数に関係なく入力信号の振幅と同じであって、
位相シフト量は図８に示すφ2で表されることがわか
る。

【００４８】また、図８から明らかなように、電圧ＶC2
と電圧ＶR2とは円周上で直角に交わるため、理論的には
入力電圧Ｅiと電圧ＶC2との位相差は、周波数ωが０か
ら∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路30全体のシフト量φ2はその２倍
であり、周波数に応じて０°から１８０°まで変化す
る。

【００４９】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００５０】図２に示した移相回路10の場合と同様に、
電圧Ｅiを入力端42に印加したときに抵抗38、40を通っ
て入力端42から出力端44に向かって流れる電流をＩ、抵
抗38と抵抗40の各抵抗値が等しくその値をｒとすると、
抵抗38、40のそれぞれの両端電圧は−Ｉ・ｒとなる。

【００５１】図７に示したオペアンプ32の２入力間には
電位差が生じてはならないので、オペアンプ32の非反転
入力端子に印加されるキャパシタ34の両端電圧ＶC2と出
力電圧Ｅoとの間には、

【数１５】の関係がある。

【００５２】また、オペアンプ32の２入力間に電位差が
生じないためには、可変抵抗36の両端電圧ＶR2と抵抗38
の両端電圧−Ｉ・ｒを加算した値が０とならなければな
らないので、

【数１６】となる。(15)式および(16)式から、

【数１７】となる。

【００５３】また、キャパシタ34と可変抵抗36の各両端
電圧ＶC2、ＶR2を加算したものが入力端４２に印加され
る電圧Ｅiであるから、これらの各電圧の間には、

【数１８】の関係がある。(17)式および(18)式から、

【数１９】となる。ここで、Ｃはキャパシタ34の静電容量、Ｒは可
変抵抗36の抵抗値を表し、移相回路10の場合と同様にＣ
Ｒ回路の時定数をＴ（＝ＣＲ）とした。

【００５４】(19)式においてｓ＝ｊωを代入して変形す
ると、

【数２０】となる。

【００５５】上述した(19)式および(20)式は、移相回路
10について示した(5)式および(6)式と符号のみ異なって
いる。したがって、出力電圧Ｅoの絶対値は(7)式をその
まま適用することができ、移相回路30は入出力間の位相
がどのように回転しても、その出力信号の振幅は入力信
号の振幅に等しく一定であることがわかる。

【００５６】また、(19)式から出力電圧Ｅoの入力電圧
Ｅiに対する位相シフト量φ2を求めると、

【数２１】となる。この(20)式から、例えばωが１／Ｔ（＝１／
（ＣＲ））となるような周波数における位相シフト量φ
2は９０°となり、入力信号の振幅を減衰させることな
く位相のみを９０°シフトさせることができる。したが
って、説明を簡単にするために２つの移相回路30の各時
定数Ｔが等しい場合を考えると、第１実施例と同様に、
ωが１／Ｔのときにそれぞれにおいて位相を９０°、２
つの移相回路30の合計で１８０°シフトすることがで
き、しかも、可変抵抗36の抵抗値Ｒを可変することによ
り、合計で位相シフト量が１８０°となる周波数ωを変
化させることができる。

【００５７】図６に示した位相反転回路80は、第１実施
例において図１に示したものと同じであり、後段の移相
回路30から出力される信号の位相をさらに反転して発振
器１ａの出力端子92から出力する。また、この位相反転
回路80の出力は、帰還抵抗70を介して前段の移相回路10
の入力側に帰還されている。

【００５８】このような帰還ループを形成することによ
り、ある周波数において２つの移相回路30によって位相
が１８０°シフトされ、さらに位相反転回路80によって
位相が反転され、全体として帰還ループを一巡する信号
の位相シフト量が０°となる。このとき、位相反転回路
80の増幅度を所定の値にして、発振器１ａ全体のループ
ゲインを１より大きく設定することにより、発振が行わ
れる。

【００５９】ところで、上述した２つの移相回路30およ
び位相反転回路80を含む第２実施例の発振器１ａは、そ
の全体を伝達関数Ｋ1を有する回路に置き換えると、第
１実施例の場合と同様に、図４に示すシステム図で表す
ことができる。したがって、ミラーの定理によって変換
することにより図５に示すシステム図で表すことがで
き、変換後のシステムの入力シャント抵抗Ｒsは(9)式で
表すことができる。

【００６０】また、(19)式から明らかなように、２つの
移相回路30のそれぞれの伝達関数は移相回路10の伝達関
数の符号「−」を「＋」に変えただけであり、移相回路
30を２段接続した全体の伝達関数は移相回路10を２段接
続した全体の伝達関数と同じとなって、(13)式に示した
Ｋ3をそのまま適用することができる。したがって、２
つの移相回路30を接続した全体の入出力間では、ω＝１
／√（Ｔ₁・Ｔ₂）のときに位相差が１８０°となって、
発振条件と周波数条件を同時に満たすことになる。

【００６１】このように、２つの移相回路30と位相反転
回路80とを組み合わせることにより、閉ループを一巡す
る信号の位相シフト量をある周波数において０°とする
ことができ、このときのループゲインを１より大きくす
ることにより正弦波発振が持続される。また、位相シフ
ト量が０°となる周波数は、２つの移相回路30内の可変
抵抗16あるいは36の抵抗値を変えることにより変化させ
ることができるため、容易に周波数可変型の発振器を実
現することができる。

【００６２】また、この実施例の発振器１は、オペアン
プやキャパシタあるいは抵抗を組み合わせて構成してお
り、どの構成素子も半導体基板上に形成することができ
ることから、電圧制御型の発振器１の全体を半導体基板
上に形成して集積回路とすることも容易である。

【００６３】（その他の実施例）上述した各実施例の発
振器１および１ａは、２つの移相回路10あるいは２つの
移相回路30と位相反転回路80とによって構成されてお
り、これら３つの回路の全体によって所定の周波数にお
いて合計の位相シフト量を０°にすることにより所定の
発振を行うようになっている。したがって、位相シフト
量だけに着目すると、３つの回路をどのような順番で接
続するかはある程度の自由度があり、必要に応じて接続
順番を決めることができる。

【００６４】図９および図１０は、２つの移相回路10あ
るいは30と位相反転回路80の接続状態を示す図である。
なお、これらの図において、帰還側インピーダンス素子
70aは、最も一般的には図１等に示すように帰還抵抗70
を使用する。但し、帰還側インピーダンス素子70aをキ
ャパシタあるいはインダクタにより形成したり、抵抗や
キャパシタあるいはインダクタを組み合わせて形成して
もよい。

【００６５】図９(Ａ)には２つの移相回路10の後段に位
相反転回路80を配置した構成が示されており、図１に示
した発振器１に対応している。図９(Ｂ)には２つの移相
回路30の後段に位相反転回路80を配置した構成が示され
ており、図６に示した発振器１ａに対応している。この
ように、後段に位相反転回路80を配置した場合には、こ
の位相反転回路80に出力バッファの機能を持たせること
により、大きな出力電流を取り出すこともできる。

【００６６】図９(Ｃ)には２つの移相回路10の間に位相
反転回路80を配置した構成が、図９(Ｄ)には２つの移相
回路30の間に位相反転回路80を配置した構成がそれぞれ
示されている。このように、中間に位相反転回路80を配
置した場合には、２つの移相回路間の相互干渉を完全に
防止することができる。

【００６７】図１０(Ａ)には２つの移相回路10の前段に
位相反転回路80を配置した構成が、図１０(Ｂ)には２つ
の移相回路30の前段に位相反転回路80を配置した構成が
それぞれ示されている。このように、前段に位相反転回
路80を配置した場合には、前段の移相回路10あるいは30
に対する帰還側インピーダンス素子70aの影響を最小限
に抑えることができる。

【００６８】また、上述した実施例において示した移相
回路10、30には可変抵抗16あるいは36が含まれている。
これらの可変抵抗16、36は、具体的には接合型あるいは
ＭＯＳ型のＦＥＴを用いて実現することができる。

【００６９】図１１は、各実施例において示した２つの
移相回路内の可変抵抗16あるいは36をＦＥＴに置き換え
た場合の移相回路の構成を示す図である。

【００７０】同図(Ａ)には、図１に示した２つの移相回
路10において、可変抵抗16をＦＥＴに置き換えた構成が
示されている。同図(Ｂ)には、図６に示した２つの移相
回路30において、可変抵抗36をＦＥＴに置き換えた構成
が示されている。

【００７１】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができ、各
実施例の発振器の発振周波数を任意に変更することがで
きる。

【００７２】なお、図１１に示した各移相回路は、可変
抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチ
ャネルのＦＥＴによって構成したが、ｐチャネルのＦＥ
ＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵
抗を構成し、各ＦＥＴのゲートとサブストレート間に大
きさが等しく極性が異なるゲート電圧を印加するように
してもよい。抵抗値を可変する場合にはこのゲート電圧
の大きさを変えればよい。このように、２つのＦＥＴを
組み合わせて可変抵抗を構成することにより、ＦＥＴの
非線形領域の改善を行うことができるため、発振出力の
歪みを少なくすることができる。

【００７３】また、上述した各実施例において示した移
相回路10あるいは30は、キャパシタ14、34と直列に接続
された可変抵抗16あるいは36の抵抗値を変化させて位相
シフト量を変化させることにより全体の発振周波数を変
えるようにしたが、キャパシタ14、34を可変容量素子に
よって形成し、その静電容量を変化させることにより全
体の発振周波数を変えるようにしてもよい。

【００７４】図１２は、各実施例において示した２種類
の移相回路10あるいは30内のキャパシタ14あるいは34を
可変容量ダイオードに置き換えた場合の移相回路の構成
を示す図である。

【００７５】同図(Ａ)には、図１に示した２つの移相回
路10において、可変抵抗16を固定抵抗に置き換えるとと
もにキャパシタ14を可変容量ダイオードに置き換えた構
成が示されている。同図(Ｂ)には、図６に示した２つの
移相回路30において、可変抵抗36を固定抵抗に置き換え
るとともにキャパシタ34を可変容量ダイオードに置き換
えた構成が示されている。

【００７６】おな、図１２(Ａ)、(Ｂ)において、可変容
量ダイオードに直列に接続されたキャパシタは、可変容
量ダイオードのアノード・カソード間に逆バイアス電圧
を印加する際にその直流電流を阻止するためのものであ
り、そのインピーダンスは動作周波数において極めて小
さく、すなわち大きな静電容量を有している。また、図
１３(Ａ)、(Ｂ)に示したキャパシタの両端の電位は直流
成分をみると一定であるため、交流成分の振幅より大き
な逆バイアス電圧をアノード・カソード間に印加するこ
とにより、各可変容量ダイオードを容量可変のキャパシ
タとして機能させることができる。

【００７７】このように、キャパシタ14あるいは34を可
変容量ダイオードで構成し、そのアノード・カソード間
に印加する逆バイアス電圧の大きさを可変に制御してこ
の可変容量ダイオードの静電容量をある範囲で任意に変
化させて各移相回路における位相シフト量を変えること
ができる。したがって、各発振器において一巡する信号
の位相シフト量が０°となる周波数を変えることがで
き、発振器の発振周波数を任意に変更することができ
る。

【００７８】ところで、上述した図１２(Ａ)、(Ｂ)では
可変容量素子として可変容量ダイオードを用いたが、ソ
ースおよびドレインを直流的に固定電位に接続するとと
もにゲートに可変電圧を印加したＦＥＴを用いるように
してもよい。上述したように、図１３(Ａ)、(Ｂ)に示し
た可変容量ダイオードの両端電位は直流的に固定されて
いるため、これらの可変容量ダイオードを上述したＦＥ
Ｔに置き換えるだけでよく、ゲートに印加する電圧を可
変することによりゲート容量、すなわちＦＥＴが有する
静電容量を変えることができる。

【００７９】また、上述した図１２(Ａ)、(Ｂ)では可変
容量ダイオードの静電容量のみを可変したが、同時に可
変抵抗16あるいは36の抵抗値を可変するようにしてもよ
い。図１２(Ｃ)には、図１に示し２つ方の移相回路10に
おいて、可変抵抗16を用いるとともにキャパシタ14を可
変容量ダイオードに置き換えた構成が示されている。同
図(Ｄ)には、図６に示した２つの移相回路30において、
可変抵抗36を用いるとともにキャパシタ34を可変容量ダ
イオードに置き換えた構成が示されている。これらにお
いて可変容量ダイオードをゲート容量可変のＦＥＴに置
き換えてもよいことは当然である。

【００８０】また、図１２(Ｃ)、(Ｄ)に示した可変抵抗
を図１１に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることをいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、同調信号の歪みを少なくすることが
できる。

【００８１】このように、可変抵抗と可変容量素子を組
み合わせて移相回路を構成した場合であっても、可変抵
抗の抵抗値および可変容量素子の静電容量をある範囲で
任意に変化させて各移相回路における位相シフト量を変
えることができる。したがって、各発振器において一巡
する信号の位相シフト量が０°となる周波数を変えるこ
とができ、発振器の発振周波数を任意に変更することが
できる。

【００８２】また、上述したように可変抵抗や可変容量
素子を用いる場合の他、素子定数が異なる複数の抵抗あ
るいはキャパシタを用意しておいて、スイッチを切り換
えることにより、これら複数の素子の中から１つあるい
は複数を選ぶようにしてもよい。この場合にはスイッチ
切り換えにより接続する素子の個数および接続方法（直
列接続、並列接続あるいはこれらの組み合わせ）によっ
て、素子定数を不連続に切り換えることができる。例え
ば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…と
いった２のｎ乗の系列の複数の抵抗を用意しておいて、
１つあるいは任意の複数を選択して直列接続することに
より、等間隔の抵抗値の切り換えをより少ない素子で容
易に実現することができる。同様に、キャパシタの代わ
りに静電容量がＣ、２Ｃ、４Ｃ、…といった２のｎ乗の
系列の複数のキャパシタを用意しておいて、１つあるい
は任意の複数を選択して並列接続することにより、等間
隔の静電容量の切り換えをより少ない素子で容易に実現
することができる。

【００８３】また、上述した各実施例の発振器１等を半
導体基板上に形成した場合には、実用上キャパシタ14あ
るいは34としてあまり大きな静電容量を設定することが
できない。したがって、半導体基板上に実際に形成した
キャパシタの小さな静電容量を回路を工夫することによ
り、見かけ上大きくすることができれば時定数Ｔを大き
な値に設定して発振周波数の低周波数化を図る際に都合
がよい。

【００８４】図１３は、図１等に示した移相回路10、30
に用いたキャパシタ14あるいは34を素子単体ではなく回
路によって構成した変形例を示す図であり、実際に半導
体基板上に形成されるキャパシタの静電容量を見かけ上
大きくみせる静電容量変換回路として機能する。なお、
図１４に示した回路全体が移相回路10あるいは30に含ま
れるキャパシタ14あるいは34に対応している。

【００８５】図１３に示す静電容量変換回路14aは、所
定の静電容量Ｃ0を有するキャパシタ210と、２つのオペ
アンプ212、214と、４つの抵抗216、218、220、222とを
含んで構成されている。

【００８６】１段目のオペアンプ212は、出力端子と反
転入力端子との間に抵抗218（この抵抗値をＲ18とす
る）が接続されており、さらにこの反転入力端子が抵抗
216（この抵抗値をＲ16とする）を介して接地されてい
る。

【００８７】１段目のオペアンプ212の非反転入力端子
に印加される電圧Ｅ1と出力端子に現れる電圧Ｅ2との間
には、

【数２２】の関係がある。この１段目のオペアンプ212は、主にイ
ンピーダンス変換を行うバッファとして機能するもので
あり、利得は１であってもよい。利得１の場合とはＲ18
／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗216を
除去すればよい）、あるいはＲ18を０Ω（直結すればよ
い）に設定する。

【００８８】また、２段目のオペアンプ214は、出力端
子と反転入力端子との間に抵抗222（この抵抗値をＲ22
とする）が接続されているとともに反転入力端子と上述
したオペアンプ212の出力端子との間に抵抗220（この抵
抗値をＲ20とする）が接続されており、さらに非反転入
力端子が接地されている。

【００８９】２段目のオペアンプ214の出力端子に現れ
る電圧をＥ3とすると、この電圧Ｅ3と１段目のオペアン
プ212の出力端子に現れる電圧Ｅ2との間には、

【数２３】の関係がある。このように２段目のオペアンプ214は反
転増幅器として機能するものであり、その入力側を高イ
ンピーダンスに設定するために１段目のオペアンプ212
が使用されている。

【００９０】また、このような接続がなされた１段目の
オペアンプ212の非反転入力端子と２段目のオペアンプ2
14の出力端子との間には、上述したように所定の静電容
量を有するキャパシタ210が接続されている。

【００９１】図１３に示した静電容量変換回路14aにお
いて、キャパシタ210を除く回路全体の伝達関数をＫ4と
すると、静電容量変換回路14aは図１４に示すシステム
図で表すことができる。図１５は、これをミラーの定理
によって変換したシステム図である。

【００９２】図１４に示したインピーダンスＺ0を用い
て図１５に示したインピーダンスＺ1を表すと、

【数２４】となる。ここで、図１３に示した静電容量変換回路14a
の場合には、インピーダンスＺ0＝１／（ｊωＣ0）であ
り、これを(24)式に代入して、

【数２５】

【数２６】となる。この(26)式は、静電容量変換回路14aにおいて
キャパシタ210が有する静電容量Ｃ0が見掛け上は（１−
Ｋ4)倍になったことを示している。

【００９３】したがって、増幅器の利得が負の場合には
常にＫ4は１より大きくなるため、静電容量Ｃ0を大きい
ほうに変化させることができる。

【００９４】ところで、図１３に示した静電容量変換回
路14aにおける増幅器の利得、すなわちオペアンプ212と
214の全体により構成される増幅器の利得Ｋ4は、(22)式
および(23)式から、

【数２７】となる。この(27)式を(26)式に代入すると、

【数２８】となる。したがって、４つの抵抗216、218、220、222の
抵抗値を所定の値に設定することにより、２つの端子22
4、226間の見掛け上の静電容量Ｃを大きくすることがで
きる。

【００９５】また、１段目のオペアンプ２１２による増
幅器の利得が１の場合、すなわち上述したようにＲ16を
無限大（抵抗216を除去）、あるいはＲ18を０Ωに設定
したときであってＲ18／Ｒ16＝０の場合には、上述した
(28)式は簡略化されて、

【数２９】となる。

【００９６】図１６は、図１３に示した第１のオペアン
プ212の反転入力端子に接続されている抵抗216を除去し
た静電容量変換回路14bの構成を示す図である。この場
合には、端子224、226間に現れる静電容量Ｃは(28)式に
より表されるため、Ｒ22とＲ20の比を変化させるだけで
Ｃ0から大きいほうに変化させることができる。

【００９７】このように、上述した静電容量変換回路14
aあるいは14bは、抵抗220と抵抗222との抵抗比Ｒ22／Ｒ
20あるいは抵抗216と抵抗218との抵抗比Ｒ18／Ｒ16を変
えることにより、実際に半導体基板上に形成するキャパ
シタ210の静電容量Ｃ0を見掛け上大きい方に変換するこ
とができる。そのため、半導体基板上に図１等に示した
発振器１等の全体を形成するような場合には、半導体基
板上に小さな静電容量Ｃ0を有するキャパシタ210を形成
しておいて、図１３あるいは図１６に示した回路によっ
て大きな静電容量Ｃに変換することができ、集積化に際
して好都合となる。特に、このようにして大きな静電容
量を確保することができれば、図１に示した発振器１等
の全体の実装面積を小型化して、材料コスト等の低減も
可能となる。

【００９８】また、抵抗216、218、220、222の中の少な
くとも１つ（図１６に示した静電容量変換回路14bの場
合は抵抗220、222の少なくとも１つ）を可変抵抗により
形成することにより、具体的には接合型やＭＯＳ型のＦ
ＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを
並列に接続して可変抵抗を形成することにより、容易に
静電容量が可変のキャパシタを形成することができる。
したがって、このキャパシタを図１２に示した可変容量
ダイオードの代わりに使用することにより、位相シフト
量をある範囲で任意に変化させることができる。このた
め、発振器において一巡する信号の位相シフト量が０°
となる周波数を変えることができ、各実施例の発振器の
発振周波数を任意に変更することができる。

【００９９】なお、上述したように第１段目のオペアン
プ212は入力インピーダンスを高くするためのバッファ
として用いているため、このオペアンプ212をエミッタ
ホロワ回路あるいはソースホロワ回路に置き換えるよう
にしてもよい。

【０１００】図１７は、１段目にエミッタホロワ回路を
用いた静電容量変換回路14cの構成を示す図である。同
図に示す静電容量変換回路14cは、図１３に示した１段
目のオペアンプ212および２つの抵抗216、218をバイポ
ーラトランジスタと抵抗からなるエミッタホロワ回路22
8に置き換えた構成を有している。

【０１０１】図１８は、１段目にソースホロワ回路を用
いた静電容量変換回路14dの構成を示す図である。同図
に示す静電容量変換回路14dは、図１３に示した１段目
のオペアンプ212および２つの抵抗216、218をＦＥＴと
抵抗からなるソースホロワ回路230に置き換えた構成を
有している。

【０１０２】また、上述した静電容量変換回路14c、14d
のそれぞれは、オペアンプ214に接続されている抵抗22
0、222の抵抗比を変えることにより端子224、226間の見
掛け上の静電容量Ｃを任意に変化させることができる点
は図１３等に示した静電容量変換回路14a等と同じであ
る。したがって、抵抗220、222の少なくとも一方を、接
合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎ
チャネルＦＥＴとを並列に接続した可変抵抗に置き換え
ることにより、静電容量可変のキャパシタを構成するこ
とができ、このキャパシタを図１２に示した可変容量ダ
イオードの代わりに使用することにより、位相シフト量
をある範囲で任意に変化させることができる。このた
め、各発振器において一巡する信号の位相シフト量が０
°となる周波数を変えることができ、各実施例の発振器
の発振周波数を任意に変更することができる。

【０１０３】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。

【０１０４】例えば、上述した各実施例の発振器１ある
いは１ａには２つの移相回路が含まれているが、発振周
波数を可変する場合には、両方の移相回路に含まれるＣ
Ｒ回路を構成する抵抗とキャパシタの少なくとも一方の
素子定数を変える場合の他、一方の移相回路に含まれる
ＣＲ回路を構成する抵抗とキャパシタの少なくとも一方
の素子定数を変える場合が考えられる。この場合には、
いずれか一方の移相回路において、一方端が接地されて
いる素子の素子定数を変える方が容易である。また、全
ての抵抗やキャパシタの各素子定数を固定して、発振周
波数が固定の発振器を構成することもできる。

【０１０５】また、各実施例の発振器を半導体基板上に
集積化する際には、例えばシリコン酸化膜等の絶縁膜を
挟んで電極を形成したり、上述したようにＦＥＴのゲー
ト容量を利用して移相回路内のキャパシタを形成するこ
とができる。

【０１０６】また、上述した各実施例においては、オペ
アンプを用いて移相回路10、30を構成することにより安
定度の高い回路を構成することができるが、この実施例
のような使い方をする場合にはオフセット電圧や電圧利
得はそれほど高性能なものが要求されないため、所定の
増幅度を有する差動入力増幅器を各移相回路内のオペア
ンプの代わりに使用するようにしてもよい。

【０１０７】図１９は、オペアンプの構成の中で各実施
例の移相回路の動作に必要な部分を抽出した回路図であ
り、全体が所定の増幅度を有する差動入力増幅器として
動作する。同図に示す差動入力増幅器は、ＦＥＴにより
構成された差動入力段100と、この差動入力段100に定電
流を与える定電流回路102と、定電流回路102に所定のバ
イアス電圧を与えるバイアス回路104と、差動入力段100
に接続された出力アンプ106とによって構成されてい
る。同図に示すように、実際のオペアンプに含まれるオ
フセット調整回路等を省略して、差動入力増幅器の構成
を簡略化することができる。このように、回路の簡略化
を行うことにより、動作周波数の上限を高くすることが
できるため、その分この差動入力増幅器を用いて構成し
た発振器１等の動作周波数の上限を高くすることができ
る。

【０１０８】

【発明の効果】以上の各実施例に基づく説明から明らか
なように、この発明の発振器を構成する各素子は集積回
路の製法によって形成することが可能であるから、発振
器を半導体ウエハ上に集積回路として小型に形成でき、
大量生産によって安価に作ることができる。

【０１０９】特に、各移相回路におけるＣＲ回路の可変
抵抗としてＦＥＴのソース・ドレイン間のチャネルを使
用し、このＦＥＴのゲートに印加する制御電圧を変化さ
せてチャネルの抵抗を変化させるように構成すると、制
御電圧を印加する配線のインダクタンスや静電容量の影
響を回避することができ、ほぼ設計どおりの理想的な特
性を備えた発振器を得ることができる。

【０１１０】また、従来のＬＣ共振を利用した発振器に
おいては、発振周波数ωが１／√ＬＣであるから、発振
周波数を調整するために静電容量Ｃまたはインダクタン
スＬを変化させると、発振周波数はその変化量の平方根
に比例して変化するが、この発明の発振器では発振周波
数ωが例えば１／（ＣＲ）であって、発振周波数は抵抗
値Ｒあるいは静電容量Ｃに比例して変化させることがで
きるので、大幅な変更および調整が可能となる。

【図面の簡単な説明】

【図１】この発明を適用した第１実施例の発振器の構成
を示す回路図、

【図２】図１に示した移相回路の構成を抜き出して示し
た図、

【図３】移相回路の入出力電圧とキャパシタ等に現れる
電圧との関係を示すベクトル図、

【図４】２つの移相回路の全体を伝達関数Ｋ1 を有す
る回路に置き換えたシステム図、

【図５】図４に示すシステムをミラーの定理によって変
換したシステム図、

【図６】第２実施例の発振器の構成を示す図、

【図７】図６に示した移相回路の構成を抜き出して示し
た図、

【図８】移相回路の入出力電圧とキャパシタ等に現れる
電圧との関係を示すベクトル図、

【図９】移相回路と位相反転回路との接続形態を示す
図、

【図１０】移相回路と位相反転回路との接続形態を示す
図、

【図１１】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図１２】移相回路のキャパシタを可変容量ダイオード
に置き換えた移相回路の構成を示す図、

【図１３】キャパシタが実際に有する静電容量を見かけ
上大きくする静電容量変換回路の構成を示す図、

【図１４】図１３に示した回路を伝達関数を用いて表し
た図、

【図１５】図１４に示す構成をミラーの定理によって変
換した図、

【図１６】図１３の回路を簡略化した静電容量変換回路
の構成を示す図、

【図１７】１段目にエミッタホロワ回路を用いた静電容
量変換回路の構成を示す図、

【図１８】１段目にソースホロワ回路を用いた静電容量
変換回路の構成を示す図、

【図１９】オペアンプの構成の中でこの発明の移相回路
の動作に必要な部分を抽出した回路図、

【図２０】従来の正弦波発振器の一例を示す回路図、

【図２１】従来の正弦波発振器の一例を示す回路図であ
る。

【符号の説明】

１発振器 10、30 移相回路 12、32 オペアンプ 14、34 キャパシタ 16、36 可変抵抗 18、20、38、40 抵抗 70 帰還抵抗 80 位相反転回路 92 出力端子

Claims

【特許請求の範囲】

【請求項１】反転入力端子に第１の抵抗の一方端が接
続された差動入力増幅器と、前記差動入力増幅器の反転
入力端子と出力端子との間に接続された第２の抵抗と、
前記第１の抵抗の他方端に接続された第３の抵抗および
キャパシタからなる直列回路とを含み、前記第３の抵抗
および前記キャパシタの接続部を前記差動入力増幅器の
非反転入力端子に接続した２つの移相回路と、入力される交流信号の位相を反転して出力する位相反転
回路と、を備え、前記２つの移相回路および前記移相反転回路の
それぞれを縦続接続し、これら縦続接続された複数の回
路の中の最終段の出力を初段の入力側に帰還させるとと
もに、これら複数の回路のいずれかから正弦波発振出力
を取り出すことを特徴とする発振器。
【請求項２】請求項１において、前記２つの移相回路および前記位相反転回路から２相出
力を取り出すことを特徴とする発振器。
【請求項３】請求項１または２において、前記直列回路を構成する前記第３の抵抗および前記キャ
パシタの接続の仕方を、前記２つの移相回路において同
じにしたことを特徴とする発振器。
【請求項４】請求項１〜３のいずれかにおいて、前記差動入力増幅器は演算増幅器であることを特徴とす
る発振器。
【請求項５】請求項１〜４のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記第
３の抵抗を可変抵抗により形成し、この抵抗値を変える
ことにより、発振周波数を変化させることを特徴とする
発振器。
【請求項６】請求項５において、前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
ト電圧を変えてチャネル抵抗を変えることを特徴とする
発振器。
【請求項７】請求項５において、前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
ＦＥＴとを並列接続することにより形成し、極性が異な
る各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗
を変えることを特徴とする発振器。
【請求項８】請求項１〜４のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記キ
ャパシタを可変容量素子により形成し、この静電容量を
変えることにより、発振周波数を変化させることを特徴
とする発振器。
【請求項９】請求項８において、前記可変容量素子を逆バイアス電圧が変更可能な可変容
量ダイオード、あるいはゲート電圧可変によってゲート
容量が変更可能なＦＥＴによって形成することを特徴と
する発振器。
【請求項１０】請求項１〜４のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記第
３の抵抗として抵抗値が固定の複数の抵抗を有してお
り、スイッチ切り換えにより選択的に接続することによ
り、発振周波数を変化させることを特徴とする発振器。
【請求項１１】請求項１〜４のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記キ
ャパシタとして静電容量が固定の複数のキャパシタを有
しており、スイッチ切り換えにより選択的に接続するこ
とにより、発振周波数を変化させることを特徴とする発
振器。
【請求項１２】請求項１〜４のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記キ
ャパシタを、利得が負の値を有する増幅器と、前記増幅
器の入出力間に並列接続されたキャパシタ素子に置き換
えることにより、前記増幅器の入力側からみた静電容量
を実際に前記キャパシタ素子が有する静電容量よりも大
きくすることを特徴とする発振器。
【請求項１３】請求項１２において、前記増幅器の利得を可変して前記増幅器の入力側からみ
た静電容量を変えることにより、発振周波数を変化させ
ることを特徴とする発振器。
【請求項１４】演算増幅器と、入力された交流信号が
印加される抵抗およびキャパシタよりなる時定数回路
と、前記時定数回路に発生した信号を前記演算増幅器の
非反転入力端子に入力する回路と、前記演算増幅器の反
転入力端子に接続され、入力信号が印加される入力抵抗
および前記演算増幅器の出力端子と反転入力端子との間
に接続された帰還抵抗とを有し、交流信号を同じ方向に
移相する２段の移相回路と、前記２段の移相回路のうち、１段の移相回路の出力の位
相を反転する移相反転回路と、前記２段の移相回路および前記位相反転回路を含む閉回
路を形成する帰還側インピーダンス素子と、を備えることを特徴とする発振器。
【請求項１５】請求項１４において、前記２段の移相回路の一方または両方の時定数回路の抵
抗値を変化させて発振周波数を変化させることを特徴と
する発振器。
【請求項１６】請求項１４において、発振周波数の調整を行う抵抗をＦＥＴのチャネルで形成
することを特徴とする発振器。
【請求項１７】請求項１〜１６のいずれかにおいて、半導体集積回路として形成することを特徴とする発振
器。