JP3636774B2 - 同調増幅器 - Google Patents
同調増幅器 Download PDFInfo
- Publication number
- JP3636774B2 JP3636774B2 JP15562195A JP15562195A JP3636774B2 JP 3636774 B2 JP3636774 B2 JP 3636774B2 JP 15562195 A JP15562195 A JP 15562195A JP 15562195 A JP15562195 A JP 15562195A JP 3636774 B2 JP3636774 B2 JP 3636774B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase shift
- input
- signal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、ＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図４６の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。
【０００４】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【０００５】
そこで、この発明は、このような課題を解決するために考えられたものである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、この発明の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
を備え、前記第１および第２の移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、前記第１および第２の移相回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００７】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００８】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
を備え、前記第１および第２の移相回路と前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００９】
また、この発明の同調増幅器は、
入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか一方と抵抗との直列接続とよりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか他方と抵抗との直列接続とよりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１０】
また、この発明の同調増幅器は、
入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか一方と抵抗との直列接続とよりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか他方と抵抗との直列接続とよりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１１】
【実施例】
以下、この発明を適用した一実施例の同調増幅器について、図面を参照しながら具体的に説明する。
【００１２】
（第１実施例）
図１は、この発明を適用した第１実施例の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、入力信号の位相を変えずに出力する非反転回路50と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路10Ｃ、30Ｌと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路30Ｌから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。なお、非反転回路50はバッファ回路として機能するものであるが、基本動作のみに着目した場合には省略してもよい。
【００１３】
図２は、図１に示した前段の移相回路10Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路10Ｃは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器12と、入力端22に入力された信号の位相を所定量シフトさせて差動増幅器12の非反転入力端子に入力するキャパシタ14および可変抵抗16と、入力端22に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器12の反転入力端子に入力する抵抗18および20とを含んで構成されている。なお、可変抵抗16と抵抗20の接続点が接地されている場合を考えて以下の説明を行うものとする。
【００１４】
このような構成を有する移相回路10Ｃにおいて、所定の交流信号が入力端22に入力されると、差動増幅器12の反転入力端子には、入力端22に印加される電圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧した電圧が印加される。抵抗18および20の各抵抗値はほぼ等しく設定されており、これら２つの抵抗18、20の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器12の反転入力端子に印加される。
【００１５】
一方、入力信号が入力端22に入力されると、差動増幅器12の非反転入力端子には、キャパシタ14と可変抵抗16の接続点に現れる信号が入力される。キャパシタ14と可変抵抗16により構成されるＣＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器12の非反転入力端子には印加される。
【００１６】
差動増幅器12は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００１７】
図３は、移相回路10Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００１８】
同図に示すように、可変抵抗16の両端に現れる電圧ＶR1とキャパシタ14の両端に現れる電圧ＶC1は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿って可変抵抗16の両端電圧ＶR1とキャパシタ14の両端電圧ＶC1とが変化する。
【００１９】
また、差動増幅器12の非反転入力端子に印加される電圧（可変抵抗16の両端電圧ＶR1）から反転入力端子に印加される電圧（抵抗20の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図３に示した半円において、その中心点を始点とし、電圧ＶR1と電圧ＶC1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路10Ｃにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００２０】
また、図３から明らかなように、電圧ＶR1と電圧ＶC1とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶR1との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路10Ｃ全体の位相シフト量φ1はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００２１】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００２２】
図４は、前段の移相回路10Ｃを等価的に表した図であり、差動増幅器12の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００２３】
抵抗18および20により構成される直列回路の両端には入力電圧Ｅiが印加されるため、抵抗18、20のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図４に示す等価回路の閉ループに流れる電流Ｉは、キャパシタ14の静電容量をＣ、可変抵抗16の抵抗値をＲとすると、
【数１】
となる。ここで、図４に示す２点間の電位差（差分）Ｅo′を求めると、
【数２】
となる。上述した(2)式に(1)式を代入して計算すると、
【数３】
となる。また、この実施例の移相回路10Ｃの出力電圧Ｅoは、上述した差分Ｅo′を２倍したものであるから、
【数４】
となる。ここで、キャパシタ14と可変抵抗16からなるＣＲ回路の時定数をＴ（＝ＣＲ）とした。
【００２４】
この(4)式においてｓ＝ｊωを代入して変形すると、
【数５】
となる。(5)式から出力電圧Ｅoの絶対値を求めると、
【数６】
となる。すなわち、(6)式は、この実施例の移相回路10Ｃは入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることを表している。
【００２５】
また、(5)式から出力電圧Ｅoの入力電圧Ｅiに対する位相シフト量φ1を求めると、
【数７】
となる。この(7)式から、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））となるような周波数における位相シフト量φ1はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗16の抵抗値Ｒを可変することにより、位相シフト量φ1がほぼ９０°となる周波数ωを変化させることができる。
【００２６】
図５は、図１に示した後段の移相回路30Ｌの構成を抜き出して示したものである。同図に示す後段の移相回路30Ｌは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器32と、入力端42に入力された信号の位相を所定量シフトさせて差動増幅器32の非反転入力端子に入力するインダクタ37および可変抵抗36と、入力端42に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器32の反転入力端子に入力する抵抗38および40とを含んで構成されている。
【００２７】
なお、インダクタ37に直列に挿入されているキャパシタ39は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
【００２８】
このような構成を有する移相回路30Ｌにおいて、所定の交流信号が入力端42に入力されると、差動増幅器32の反転入力端子には、入力端42に印加される電圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧した電圧が印加される。抵抗38および40の各抵抗値はほぼ等しく設定されており、これら２つの抵抗38、40の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器32の反転入力端子に印加される。
【００２９】
一方、入力信号が入力端42に入力されると、差動増幅器32の非反転入力端子には、インダクタ37と可変抵抗36の接続点に現れる信号が入力される。インダクタ37と可変抵抗36により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器32の非反転入力端子には印加される。
【００３０】
差動増幅器32は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００３１】
図６は、移相回路30Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００３２】
同図に示すように、可変抵抗36の両端に現れる電圧ＶR2とインダクタ37の両端に現れる電圧ＶL1は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図６に示す半円の円周に沿って可変抵抗36の両端電圧ＶR2とインダクタ37の両端電圧ＶL1とが変化する。
【００３３】
また、差動増幅器32の非反転入力端子に印加される電圧（可変抵抗36の両端電圧ＶR2）から反転入力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図６に示した半円において、その中心点を始点とし、電圧ＶR2と電圧ＶL1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路30Ｌにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００３４】
また、図６から明らかなように、電圧ＶR2と電圧ＶL1とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶR2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路30Ｌ全体の位相シフト量φ2はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００３５】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００３６】
図７は、後段の移相回路30Ｌを等価的に表した図であり、差動増幅器32の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００３７】
抵抗38および40により構成される直列回路の両端には入力電圧Ｅiが印加されるため、前段の移相回路10Ｃの場合と同様に、抵抗38、40のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図７に示す等価回路の閉ループに流れる電流Ｉ′は、インダクタ37のインダクタンスをＬ、可変抵抗36の抵抗値をＲとすると、
【数８】
となる。ここで、図７に示す２点間の電位差（差分）Ｅo′を求めると、
【数９】
となる。上述した(9)式に(8)式を代入して計算すると、
【数１０】
となる。また、この実施例の移相回路30Ｌの出力電圧Ｅoは、上述した差分Ｅo′を２倍したものであるから、
【数１１】
となる。ここで、説明を簡単なものとするために、移相回路10Ｃ内のＣＲ回路の時定数と同様に移相回路30Ｌ内のＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。
【００３８】
(11)式においてｓ＝ｊωを代入して変形すると、
【数１２】
となる。
【００３９】
上述した(11)式および(12)式は、前段の移相回路10Ｃについて示した(4)式および(5)式と符号のみ異なっている。したがって、出力電圧Ｅoの絶対値は(6)式をそのまま適用することができ、後段の移相回路30Ｌは入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることがわかる。
【００４０】
また、(12)式から出力電圧Ｅoの入力電圧Ｅiに対する位相シフト量φ2を求めると、
【数１３】
となる。この(13)式から、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となるような周波数における位相シフト量φ2はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗36の抵抗値Ｒを可変することにより、位相シフト量φ2がほぼ９０°となる周波数ωを変化させることができる。
【００４１】
このようにして、２つの移相回路10Ｃ、30Ｌのそれぞれにおいて位相が所定量シフトされる。しかも、図３および図６に示すように、各移相回路10Ｃ、30Ｌにおける入出力電圧の相対的な位相関係は反対方向であって、ある周波数において２つの移相回路10Ｃ、30Ｌの全体により位相シフト量が０°の信号が出力される。
【００４２】
また、後段の移相回路30Ｌの出力は、帰還抵抗70を介して移相回路10Ｃの前段に設けられた非反転回路50の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路50を介して移相回路10Ｃの入力端（図２に示した入力端22）に入力される。
【００４３】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路50や２つの移相回路10Ｃ、30Ｌの各増幅度を調整して、同調増幅器１全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００４４】
図８は、上述した構成を有する２つの移相回路10Ｃ、30Ｌおよび非反転回路50の全体を伝達関数Ｋ1を有する回路に置き換えたシステム図であり、伝達関数Ｋ1を有する回路と並列に抵抗Ｒ0を有する帰還抵抗70が、直列に帰還抵抗70のｎ倍の抵抗値（ｎＲ0）を有する入力抵抗74が接続されている。図９は、図８に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
【数１４】
で表すことができる。
【００４５】
ところで、(4)式から明らかなように、前段の移相回路10Ｃの伝達関数Ｋ2は、
【数１５】
であり、(11)式から明らかなように、後段の移相回路30の伝達関数Ｋ3は、
【数１６】
である。したがって、移相回路10Ｃ、30Ｌを２段縦続接続した場合の全体の伝達関数Ｋ1は、
【数１７】
となる。この(17)式を上述した(14)式に代入すると、
【数１８】
となる。
【００４６】
この(18)式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路10、30の各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2)の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であることがわかる。換言すれば、図１０に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００４７】
このように、この実施例の同調増幅器１によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路10Ｃ、30Ｌ内の可変抵抗16あるいは36の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００４８】
また、この実施例の同調増幅器１において、インダクタ37は、写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ37を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。
【００４９】
また、前段の移相回路10ＣのＣＲ回路の時定数ＴはＣＲであり、後段の移相回路30ＬのＬＲ回路の時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒが分母と分子に分かれるため、例えば半導体基板上に同調増幅器１の全体を形成するとともに各可変抵抗16、36をＦＥＴで形成したような場合には、この抵抗値の温度変化に対する同調周波数の変動を抑制する、いわゆる温度補償が可能となる。この温度補償が可能な点については、以下に示す各実施例の同調増幅器も同じである。
【００５０】
なお、上述した第１実施例の同調増幅器１では、前段に移相回路10Ｃを、後段に移相回路30Ｌをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路30Ｌを、後段に移相回路10Ｃをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００５１】
（第２実施例）
図１１は、この発明を適用した第２実施例の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１ａは、第１実施例の同調増幅器１と同様に、入力信号の位相を変えずに出力する非反転回路50と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路10Ｌ、30Ｃと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより移相回路30Ｃから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。なお、第１実施例の同調増幅器１と同様に、非反転回路50はバッファ回路として機能するものであるが、基本動作のみに着目した場合には省略してもよい。
【００５２】
図１２は、図１１に示した前段の移相回路10Ｌの構成を抜き出して示したものである。同図に示す前段の移相回路10Ｌは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器12と、入力端22に入力された信号の位相を所定量シフトさせて差動増幅器12の非反転入力端子に入力する可変抵抗16およびインダクタ17と、入力端22に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器12の反転入力端子に入力する抵抗18および20とを含んで構成されている。
【００５３】
なお、インダクタ17と可変抵抗16との間に挿入されているキャパシタ19は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、インダクタ17と抵抗20の接続点が接地されている場合を考えて以下の説明を行うものとする。
【００５４】
このような構成を有する移相回路10Ｌにおいて、所定の交流信号が入力端22に入力されると、差動増幅器12の反転入力端子には、入力端22に印加される電圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧した電圧が印加される。抵抗18および20の各抵抗値はほぼ等しく設定されており、これら２つの抵抗18、20の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器12の反転入力端子に印加される。
【００５５】
一方、入力信号が入力端22に入力されると、差動増幅器12の非反転入力端子には、インダクタ17と可変抵抗16の接続点（正確にはインダクタ17に直列に接続されたキャパシタ19と可変抵抗16の接続点であるが、上述したようにこのキャパシタ19は直流電流阻止用であって動作に影響を与えないため基本動作の説明を行う場合には省略することができる）に現れる信号が入力される。可変抵抗16とインダクタ17により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器12の非反転入力端子には印加される。
【００５６】
差動増幅器12は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００５７】
図１３は、移相回路10Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００５８】
同図に示すように、インダクタ17の両端に現れる電圧ＶL2と可変抵抗16の両端に現れる電圧ＶR3は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図１３に示す半円の円周に沿ってインダクタ17の両端電圧ＶL2と可変抵抗16の両端電圧ＶR3とが変化する。
【００５９】
また、差動増幅器12の非反転入力端子に印加される電圧（インダクタ17の両端電圧ＶL2）から反転入力端子に印加される電圧（抵抗20の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図１３に示した半円において、その中心点を始点とし、電圧ＶL2と電圧ＶR3とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路10Ｌにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００６０】
また、図１３から明らかなように、電圧ＶL2と電圧ＶR3とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶL2との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路10Ｌ全体の位相シフト量φ3はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００６１】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００６２】
図１４は、前段の移相回路10Ｌを等価的に表した図であり、差動増幅器12の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００６３】
抵抗18および20により構成される直列回路の両端には入力電圧Ｅiが印加されるため、第１実施例の同調増幅器１に含まれる移相回路10Ｃや30Ｌと同様に、抵抗18、20のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図１４に示す等価回路の閉ループに流れる電流Ｉ′は、インダクタ17のインダクタンスをＬ、可変抵抗16の抵抗値をＲとすると、上述した(8)式で表すことができる。
【００６４】
ここで、図１４に示す２点間の電位差（差分）Ｅo′を求めると、
【数１９】
となる。上述した(19)式に(8)式を代入して計算すると、
【数２０】
となる。また、この実施例の移相回路10Ｌの出力電圧Ｅoは、上述した差分Ｅo′を２倍したものであるから、
【数２１】
となる。ここで、移相回路10Ｌ内のＬＲ回路の時定数を第１実施例で示した２つの移相回路10Ｃ、30Ｌ内のＣＲ回路あるいはＬＲ回路の各時定数と同じＴとした。
【００６５】
この(21)式は第１実施例で示した(4)式と同じであり、この実施例の移相回路10Ｌは、第１実施例の移相回路10Ｃと同じ入出力電圧間の関係を有していることがわかる。したがって、移相回路10Ｌでは、入出力間の位相がどのように回転しても、その出力信号の振幅は一定となる。
【００６６】
また、出力電圧Ｅoの入力電圧に対する位相シフト量φ3は上述した(7)式で表されたφ1がそのまま適用され、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となるような周波数における位相シフト量はほぼ９０°となる。しかも、可変抵抗16の抵抗値Ｒを可変することにより、位相シフト量がほぼ９０°となる周波数ωを変化させることができる。
【００６７】
図１５は、図１１に示した後段の移相回路30Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路30Ｃは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器32と、入力端42に入力された信号の位相を所定量シフトさせて差動増幅器32の非反転入力端子に入力する可変抵抗36およびキャパシタ34と、入力端42に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器32の反転入力端子に入力する抵抗38および40とを含んで構成されている。
【００６８】
このような構成を有する移相回路30Ｃにおいて、所定の交流信号が入力端42に入力されると、差動増幅器32の反転入力端子には、入力端42に印加される電圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧した電圧が印加される。抵抗38および40の各抵抗値はほぼ等しく設定されており、これら２つの抵抗38、40の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器32の反転入力端子に印加される。
【００６９】
一方、入力信号が入力端42に入力されると、差動増幅器32の非反転入力端子には、可変抵抗36とキャパシタ34の接続点に現れる信号が入力される。可変抵抗36とキャパシタ34により構成されるＣＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器32の非反転入力端子には印加される。
【００７０】
差動増幅器32は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００７１】
図１６は、移相回路30Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００７２】
同図に示すように、キャパシタ34の両端に現れる電圧ＶC2と可変抵抗36の両端に現れる電圧ＶR4は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図１６に示す半円の円周に沿ってキャパシタ34の両端電圧ＶC2と可変抵抗36の両端電圧ＶR4とが変化する。
【００７３】
また、差動増幅器32の非反転入力端子に印加される電圧（キャパシタ34の両端電圧ＶC2）から反転入力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図１６に示した半円において、その中心点を始点とし、電圧ＶC2と電圧ＶR4とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路30Ｃにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００７４】
また、図１６から明らかなように、電圧ＶC2と電圧ＶR4とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶC2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路30Ｃ全体の位相シフト量φ4はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００７５】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００７６】
図１７は、後段の移相回路30Ｃを等価的に表した図であり、差動増幅器32の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００７７】
抵抗38および40により構成される直列回路の両端には入力電圧Ｅiが印加されるため、前段の移相回路10Ｌの場合と同様に、抵抗38、40のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図１７に示す等価回路の閉ループに流れる電流Ｉは、可変抵抗36の抵抗値をＲ、キャパシタ34の静電容量をＣとすると、第１実施例で示した(1)式で表すことができる。
【００７８】
ここで、図１７に示す２点間の電位差（差分）Ｅo′を求めると、
【数２２】
となる。上述した(22)式に(1)式を代入して計算すると、
【数２３】
となる。また、この実施例の移相回路30Ｃの出力電圧Ｅoは、上述した差分Ｅo′を２倍したものであるから、
【数２４】
となる。ここで、移相回路30Ｃ内のＣＲ回路の時定数を前段の移相回路10Ｌの場合と同様にＴ（＝ＣＲ）とした。
【００７９】
この(24)式は第１実施例で示した(11)式と同じであり、この実施例の移相回路30Ｃは、第１実施例の移相回路30Ｌと同じ入出力電圧間の関係を有していることがわかる。したがって、移相回路30Ｃでは、入出力間の位相がどのように回転しても、その出力信号の振幅は一定となる。
【００８０】
また、出力電圧Ｅoの入力電圧に対する位相シフト量φ4は上述した(13)式で表されたφ2がそのまま適用され、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））となるような周波数における位相シフト量はほぼ９０°となる。しかも、可変抵抗16の抵抗値Ｒを可変することにより、位相シフト量がほぼ９０°となる周波数ωを変化させることができる。
【００８１】
このようにして、２つの移相回路10Ｌ、30Ｃのそれぞれにおいて位相が所定量シフトされる。しかも、図１３および図１６に示すように、各移相回路10Ｌ、30Ｃにおける入出力電圧の相対的な位相関係は反対方向であって、ある周波数において２つの移相回路10Ｌ、30Ｃの全体により位相シフト量が０°の信号が出力される。
【００８２】
また、後段の移相回路30Ｃの出力は、帰還抵抗70を介して移相回路10Ｌの前段に設けられた非反転回路50の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路50を介して移相回路10Ｌの入力端（図１２に示した入力端22）に入力される。
【００８３】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路50や２つの移相回路10Ｌ、30Ｃの各増幅度を調整して、同調増幅器１ａ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００８４】
ところで、上述した２つの移相回路10Ｌ、30Ｃを含む第２実施例の同調増幅器１ａは、その全体を伝達関数Ｋ1を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは(14)式で表すことができる。
【００８５】
また、(21)式および(24)式から明らかなように、この実施例の２つの移相回路10Ｌ、30Ｃの各伝達関数は、第１実施例の２つの移相回路10Ｃ、30Ｌの各伝達関数と同じであり、２つの移相回路10Ｌ、30Ｃを接続した全体の伝達関数Ｋ1は(17)式に示したものをそのまま適用することができる。このため、第２実施例の同調増幅器１ａの全体の伝達関数も(18)式に示したＡをそのまま適用することができる。
【００８６】
したがって、第２実施例の同調増幅器１ａは、第１実施例の同調増幅器１と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路10Ｌ、30Ｃの各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2）の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００８７】
このように、この実施例の同調増幅器１ａによれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路10Ｌ、30Ｃ内の可変抵抗16あるいは36の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００８８】
また、第１実施例等と同様に、インダクタ17は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ17を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ａの全体を半導体基板上に形成して集積回路とすることも容易である。
【００８９】
なお、上述した第２実施例の同調増幅器１ａでは、前段に移相回路10Ｌを、後段に移相回路30Ｃをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路30Ｃを、後段に移相回路10Ｌをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００９０】
（第３実施例）
上述した第１実施例の同調増幅器１や第２実施例の同調増幅器１ａは、入出力間の相対的な位相関係が反対となる２つの移相回路を組み合わせて構成したが、この相対的な位相関係が同じとなる２つの移相回路を組み合わせて同調増幅器を構成するようにしてもよい。
【００９１】
図１に示す同調増幅器１に含まれる一方の移相回路10Ｃや図１１に示す同調増幅器１ａに含まれる移相回路10Ｌのそれぞれの入出力電圧間には(4)式あるいは(21)式で表される関係が成立する。以下では、図２あるいは図１２に示す構成を有する移相回路10Ｃあるいは10Ｌを(4)式中の分数の符号を用いて便宜上「−型の移相回路」と称して説明を行う。
【００９２】
また、図１に示す同調増幅器１に含まれる移相回路30Ｌや図１１に示す同調増幅器１ａに含まれる移相回路30Ｃのそれぞれの入出力電圧間には(11)式あるいは(24)式で表される関係が成立する。以下では、図５あるいは図１５に示す構成を有する移相回路30Ｃあるいは30Ｌを(11)式中の分数の符号を用いて便宜上「＋型の移相回路」と称して説明を行う。
【００９３】
このように各移相回路を便宜上２つのタイプに分類した場合には、第１実施例の同調増幅器１および第２実施例の同調増幅器１ａは、タイプが異なる２つの移相回路を組み合わせることにより、全体としての位相シフト量が０°となる周波数において同調動作を行うようになっている。
【００９４】
ところで、１つの−型の移相回路10Ｃ（あるいは10Ｌ）の後段に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、(4)式において分数の符号「−」を反転して「＋」にすればよく、１つの−型の移相回路10Ｃの後段に位相反転回路を接続した構成が１つの＋型の移相回路に等価であるといえる。同様に、１つの＋型の移相回路30Ｌ（あるいは30Ｃ）の後段に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、(11)式において分数の符号「＋」を反転して「−」にすればよく、１つの＋型の移相回路の後段に位相反転回路を接続した構成が１つの−型の移相回路に等価であるといえる。
【００９５】
したがって、第１実施例においてタイプが異なる２つの移相回路を用いて同調増幅器を構成する代わりに、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成することができる。
【００９６】
図１８は、第３実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｂは、入力信号の位相を反転する位相反転回路80と、図２あるいは図１２に示す−型の２つの移相回路10Ｃおよび10Ｌと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路10Ｌから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００９７】
このような構成を有する同調増幅器１ｂにおいて、ある周波数において２つの移相回路10Ｃ、10Ｌによって位相が１８０°シフトされるとともに、位相反転回路80によって位相が反転されるため、全体として信号の位相シフト量が０°となる。例えば、前段の移相回路10Ｃ内のＣＲ回路の時定数と後段の移相回路10Ｌ内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路10Ｃ、10Ｌのそれぞれにおける位相シフト量が９０°となる。したがって、位相反転回路80によって位相が反転されるとともに、２つの移相回路10Ｃ、10Ｌの全体によって位相が１８０°シフトされ、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路10Ｃから出力される。
【００９８】
また、後段の移相回路10Ｌの出力は、帰還抵抗70を介して位相反転回路80の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された信号が位相反転回路80に入力されている。
【００９９】
このような帰還ループを形成することにより、位相反転回路80によって信号の位相が反転されるとともに、ある周波数において２つの移相回路10Ｃ、10Ｌによって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路80や２つの移相回路10Ｃ、10Ｌの各増幅度を調整して、同調増幅器１ｂ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【０１００】
ところで、上述した位相反転回路80および２つの移相回路10Ｃ、10Ｌは、その全体を伝達関数Ｋ1を有する回路に置き換えると、第１実施例や第２実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは(14)式で表すことができる。
【０１０１】
また、移相回路10Ｃおよび10Ｌの各伝達関数をともにＫ2とすると、このＫ2は(15)式で表されるため、位相反転回路80と移相回路10Ｃ、10Ｌとを接続した場合の全体の伝達関数Ｋ1は、
【数２５】
となる。この(25)式で求めた伝達関数Ｋ1は、(17)式で求めた第１実施例の同調増幅器１の２つの移相回路10Ｃ、30Ｌの全体の伝達関数Ｋ1と同じであり、同調増幅器１ｂの全体の伝達関数は(18)式に示したＡをそのまま適用することができる。
【０１０２】
したがって、第３実施例の同調増幅器１ｂは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（移相回路10Ｃおよび10Ｌの各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2）の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【０１０３】
このように、この実施例の同調増幅器１ｂによれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路10Ｃ、10Ｌ内の可変抵抗16の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【０１０４】
また、第１実施例等と同様に、インダクタ17は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ17を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｂの全体を半導体基板上に形成して集積回路とすることも容易である。
【０１０５】
なお、この実施例の同調増幅器１ｂでは、前段に移相回路10Ｃを、後段に移相回路10Ｌをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路10Ｌを、後段に移相回路10Ｃをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【０１０６】
（第４実施例）
上述した第３実施例の同調増幅器１ｂでは−型の２つの移相回路を接続した場合を説明したが、＋型の移相回路を２段接続することにより同調増幅器を構成するようにしてもよい。
【０１０７】
図１９は、第４実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｃは、入力信号の位相を反転する位相反転回路80と、図５あるいは図１５に示す＋型の２つの移相回路30Ｌ、30Ｃと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路30Ｃから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【０１０８】
上述した第１実施例および第２実施例で説明したように、＋型の２つの移相回路30Ｌ、30Ｃのそれぞれは、入力信号の周波数ωが０から∞まで変化するにしたがって位相シフト量が０°から１８０°まで変化する。例えば、移相回路30Ｌ内のＬＲ回路の時定数と移相回路30Ｃ内のＣＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路30Ｌ、30Ｃのそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路30Ｌ、30Ｃの全体によって位相が１８０°シフトされるとともに、前段に設けられた位相反転回路80によって位相が反転されるため、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路30Ｃから出力される。
【０１０９】
また、後段の移相回路30Ｃの出力は、帰還抵抗70を介して位相反転回路80の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された信号が位相反転回路80に入力されている。
【０１１０】
このような帰還ループを形成することにより、位相反転回路80によって信号の位相が反転されるとともに、ある周波数において２つの移相回路30Ｌ、30Ｃによって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路80や２つの移相回路30Ｌ、30Ｃの各増幅度を調整して、同調増幅器１ｃ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【０１１１】
ところで、上述した位相反転回路80および２つの移相回路30Ｌ、30Ｃは、その全体を伝達関数Ｋ1を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは(14)式で表すことができる。
【０１１２】
また、移相回路30Ｌおよび30Ｃの各伝達関数をともにＫ3とすると、このＫ3は(16)式で表される。この伝達関数Ｋ3は、(15)式に示す移相回路10Ｃ、10Ｌの伝達関数Ｋ2の符号「−」を「＋」に変えただけであるため、位相反転回路80と移相回路30Ｌ、30Ｃを接続した場合の全体の伝達関数Ｋ1は、第３実施例と同様に(25)式に示したものをそのまま適用することができる。このため、同調増幅器１ｃの全体の伝達関数も(18)式に示したＡをそのまま適用することができる。
【０１１３】
したがって、第４実施例の同調増幅器１ｃは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（移相回路30Ｌおよび30Ｃの各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2）の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【０１１４】
このように、この実施例の同調増幅器１ｃによれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路30Ｌ、30Ｃ内の可変抵抗36の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【０１１５】
また、第１実施例等と同様に、インダクタ37は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ37を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｃの全体を半導体基板上に形成して集積回路とすることも容易である。
【０１１６】
なお、この実施例の同調増幅器１ｃでは、前段に移相回路30Ｌを、後段に移相回路30Ｃをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路30Ｃを、後段に移相回路30Ｌをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【０１１７】
（その他の実施例）
上述した各実施例の同調増幅器に含まれる非反転回路50あるいは位相反転回路80は、トランジスタやオペアンプや抵抗等を組み合わせて簡単に構成することができる。
【０１１８】
図２０は、オペアンプを用いて構成した非反転回路と位相反転回路の具体例を示す図である。同図(Ａ)に示す非反転回路50は、反転入力端子が抵抗54を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗56が接続されたオペアンプ52を含んで構成されており、２つの抵抗54、56の抵抗比によって定まる所定の増幅度を有するバッファとして機能する。オペアンプ52の非反転入力端子に交流信号が入力されると、オペアンプ52の出力端子からは同相の信号が出力される。
【０１１９】
また、同図(Ｂ)に示す位相反転回路80は、入力信号が抵抗84を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ82と、このオペアンプ82の反転入力端子と出力端子との間に接続された抵抗86とを含んで構成されている。この位相反転回路80は、２つの抵抗84、86の抵抗比によって定まる所定の増幅度を有しており、抵抗84を介してオペアンプ82の反転入力端子に交流信号が入力されると、オペアンプ82の出力端子からは位相が反転した逆相の信号が出力される。
【０１２０】
ところで、上述した各実施例の同調増幅器は、２つの移相回路と非反転回路あるいは位相反転回路によって構成されており、接続された複数の回路の全体によって所定の周波数において合計の位相シフト量を０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路あるいは位相反転回路とをどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１２１】
図２１は、タイプが異なる２つの移相回路と非反転回路とを組み合わせて同調増幅器を構成した場合において、２つの移相回路と非反転回路50の接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子70ａとして帰還抵抗70を、入力側インピーダンス素子74ａとして入力抵抗74を使用する。
【０１２２】
但し、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａをともにキャパシタにより、あるいは帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【０１２３】
図２１(Ａ)には、タイプが異なる（一方が−型であって他方が＋型である）２つの移相回路の後段に非反転回路50を配置した構成が示されている。このように、後段に非反転回路50を配置した場合には、この非反転回路50に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【０１２４】
図２１(Ｂ)には、タイプが異なる２つの移相回路の中間に非反転回路50を配置した構成が示されている。このように、中間に非反転回路50を配置した場合には、前段の移相回路10Ｃ等と後段の移相回路30Ｌ等の相互干渉を完全に防止することができる。
【０１２５】
図２１(Ｃ)には、タイプが異なる２つの移相回路の前段に非反転回路50を配置した構成が示されており、図１に示した同調増幅器１や図１１に示した同調増幅器１ａに対応している。このように、前段に非反転回路50を配置した場合には、前段の移相回路10Ｃ等に対する帰還側インピーダンス素子70ａや入力側インピーダンス素子74ａの影響を最小限に抑えることができる。
【０１２６】
同様に、図２２は、同タイプの２つの移相回路位相反転回路を組み合わせて同調増幅器を構成した場合において、２つの移相回路と位相反転回路80の接続状態を示す図である。なお、図２１について説明したように、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子70ａとして帰還抵抗70を、入力側インピーダンス素子74ａとして入力抵抗74を使用する。但し、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、キャパシタ等によって形成するようにしてもよい。
【０１２７】
図２２(Ａ)には、同タイプの２つの移相回路の後段に位相反転回路80を配置した構成が示されている。このように、後段に位相反転回路80を配置した場合には、この位相反転回路80に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【０１２８】
図２２(Ｂ)には、同タイプの２つの移相回路の間に位相反転回路80を配置した構成が示されている。このように、中間に位相反転回路80を配置した場合には、２つの移相回路間の相互干渉を完全に防止することができる。
【０１２９】
図２２(Ｃ)には、２つの移相回路の前段に位相反転回路80を配置した構成が示されており、図１８に示した同調増幅器１ｂや図１９に示した同調増幅器１ｃに対応している。このように、前段に位相反転回路80を配置した場合には、前段の移相回路10Ｃ等に対する帰還側インピーダンス素子70ａや入力側インピーダンス素子74ａの影響を最小限に抑えることができる。
【０１３０】
また、上述した各実施例において示した移相回路には可変抵抗16あるいは36が含まれている。これらの可変抵抗16、36は、具体的には接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。
【０１３１】
図２３は、ＣＲ回路を有する２種類の移相回路10Ｃあるいは30Ｃ内の可変抵抗16あるいは36をＦＥＴに置き換えた場合の移相回路の構成を示す図である。同図(Ａ)には、移相回路10Ｃにおいて可変抵抗16をＦＥＴに置き換えた構成が示されている。同図(Ｂ)には、移相回路30Ｃにおいて可変抵抗36をＦＥＴに置き換えた構成が示されている。
【０１３２】
同様に、図２４はＬＲ回路を有する２種類の移相回路10Ｌあるいは30Ｌ内の可変抵抗16あるいは36をＦＥＴに置き換えた場合の移相回路の構成を示す図である。同図(Ａ)には、移相回路10Ｌにおいて可変抵抗16をＦＥＴに置き換えた構成が示されている。同図(Ｂ)には、移相回路30Ｌにおいて可変抵抗36をＦＥＴに置き換えた構成が示されている。
【０１３３】
このように、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗16あるいは36の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【０１３４】
なお、図２３あるいは図２４に示した各移相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチャネルのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのゲートとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１３５】
また、上述した各実施例において示した移相回路10Ｃあるいは30Ｃは、キャパシタ14あるいは34と直列に接続された可変抵抗16あるいは36の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ14、34を可変容量素子によって形成し、その静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
【０１３６】
図２５は、各実施例において示した移相回路10Ｃあるいは30Ｃ内のキャパシタ14あるいは34を可変容量ダイオードに置き換えた場合の移相回路の構成を示す図である。同図(Ａ)には、図１等に示した移相回路10Ｃにおいて、可変抵抗16を固定抵抗に置き換えるとともにキャパシタ14を可変容量ダイオードに置き換えた構成が示されている。同図(Ｂ)には、図１１等に示した移相回路30Ｃにおいて、可変抵抗36を固定抵抗に置き換えるとともにキャパシタ34を可変容量ダイオードに置き換えた構成が示されている。
【０１３７】
なお、図２５(Ａ)、(Ｂ)において、可変容量ダイオードに直列に接続されたキャパシタは、可変容量ダイオードのアノード・カソード間に逆バイアス電圧を印加する際にその直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、図２５(Ａ)、(Ｂ)に示したキャパシタの両端の電位は直流成分をみると一定であるため、交流成分の振幅より大きな逆バイアス電圧をアノード・カソード間に印加することにより、各可変容量ダイオードを容量可変のキャパシタとして機能させることができる。
【０１３８】
このように、キャパシタ14あるいは34を可変容量ダイオードで構成し、そのアノード・カソード間に印加する逆バイアス電圧の大きさを可変に制御してこの可変容量ダイオードの静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【０１３９】
ところで、上述した図２５(Ａ)、(Ｂ)では可変容量素子として可変容量ダイオードを用いたが、ソースおよびドレインを直流的に固定電位に接続するとともにゲートに可変電圧を印加したＦＥＴを用いるようにしてもよい。上述したように、図２５(Ａ)、(Ｂ)に示した可変容量ダイオードの両端電位は直流的に固定されているため、これらの可変容量ダイオードを上述したＦＥＴに置き換えるだけでよく、ゲートに印加する電圧を可変することによりゲート容量、すなわちＦＥＴが有する静電容量を変えることができる。
【０１４０】
また、上述した図２５(Ａ)、(Ｂ)では可変容量ダイオードの静電容量のみを可変したが、同時に可変抵抗16あるいは36の抵抗値を可変するようにしてもよい。図２５(Ｃ)には、図１等に示した移相回路10Ｃにおいて、可変抵抗16を用いるとともにキャパシタ14を可変容量ダイオードに置き換えた構成が示されている。同図(Ｄ)には、図１１等に示した移相回路30Ｃにおいて、可変抵抗36を用いるとともにキャパシタ34を可変容量ダイオードに置き換えた構成が示されている。これらにおいて可変容量ダイオードをゲート容量可変のＦＥＴに置き換えてもよいことは当然である。
【０１４１】
また、図２５(Ｃ)、(Ｄ)に示した可変抵抗を図２３に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１４２】
このように、可変抵抗と可変容量素子を組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変容量素子の静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【０１４３】
同様に、上述した各実施例において示した移相回路10Ｌあるいは30Ｌは、インダクタ17あるいは37と直列に接続された可変抵抗16あるいは36の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ17、37を可変インダクタによって形成し、そのインダクタンスを変化させることにより全体の同調周波数を変えるようにしてもよい。
【０１４４】
図２６は、各実施例において示した移相回路10Ｌあるいは30Ｌ内のインダクタ17あるいは37を可変インダクタに置き換えた場合の移相回路の構成を示す図である。
【０１４５】
同図(Ａ)には、図１１等に示した移相回路10Ｌにおいて、可変抵抗16を固定抵抗に置き換えるとともにインダクタ17を可変インダクタ17ａに置き換えた構成が示されている。同図(Ｂ)には、図１等に示した移相回路30Ｌにおいて、可変抵抗36を固定抵抗に置き換えるとともにインダクタ37を可変インダクタ37ａに置き換えた構成が示されている。
【０１４６】
このように、インダクタ17あるいは37を可変インダクタ17ａあるいは37ａに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１４７】
ところで、上述した図２６(Ａ)、(Ｂ)では可変インダクタ17ａあるいは37ａのインダクタンスのみを可変したが、同時に可変抵抗16あるいは36の抵抗値を可変するようにしてもよい。図２６(Ｃ)には、図１１等に示した移相回路10Ｌにおいて、可変抵抗16を用いるとともにインダクタ17を可変インダクタ17ａに置き換えた構成が示されている。同図(Ｄ)には、図１等に示した移相回路30Ｌにおいて、可変抵抗36を用いるとともにインダクタ37を可変インダクタ37ａに置き換えた構成が示されている。
【０１４８】
また、図２６(Ｃ)、(Ｄ)に示した可変抵抗を図２４に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１４９】
このように、可変抵抗と可変インダクタを組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変インダクタのインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１５０】
また、上述したように可変抵抗や可変容量素子あるいは可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗やキャパシタあるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。
【０１５１】
例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシタを用意しておいて、１つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオに各実施例の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【０１５２】
図２７は、図２６に示した可変インダクタ17ａの具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ17ａの構造は、そのまま可変インダクタ37ａにも適用することができる。
【０１５３】
同図に示す可変インダクタ17ａは、半導体基板110上に形成された渦巻き形状のインダクタ導体112と、その外周を周回するように形成された制御用導体114と、これらインダクタ導体112および制御用導体114の両方を覆うように形成された絶縁性磁性体118とを含んで構成されている。
【０１５４】
上述した制御用導体114は、制御用導体114の両端に可変のバイアス電圧を印加するために可変電圧電源116が接続され、この可変電圧電源116によって印加する直流バイアス電圧を可変に制御することにより、制御用導体114に流れるバイアス電流を変化させることができる。
【０１５５】
また、半導体基板110は、例えばｎ型シリコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例えばゲルマニウムやアモルファスシリコン等の非晶質材料）が用いられる。また、インダクタ導体112は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【０１５６】
なお、図２７に示した半導体基板110には、可変インダクタ17ａの他に図１１等に示した同調増幅器の他の構成部品が形成されている。
【０１５７】
図２８は、図２７に示した可変インダクタ17ａのインダクタ導体112および制御用導体114の形状をさらに詳細に示す図である。
【０１５８】
同図に示すように、内周側に位置するインダクタ導体112は、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極122、124が接続されている。同様に、外周側に位置する制御用導体114は、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極126、128が接続されている。
【０１５９】
図２９は、図２８のＡ−Ａ線拡大断面図であり、インダクタ導体112と制御用導体114を含む絶縁性磁性体118の横断面が示されている。
【０１６０】
同図に示すように、半導体基板110表面に絶縁性の磁性体膜118ａを介してインダクタ導体112および制御用導体114が形成されており、さらにその表面に絶縁性の磁性体膜118ｂが被覆形成されている。これら２つの磁性体膜118ａ、118ｂによって図２７に示した絶縁性磁性体118が形成されている。
【０１６１】
例えば、磁性体膜118ａ、118ｂとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法（ＭＢＥ法）、化学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【０１６２】
なお、絶縁膜130は、非磁性体材料によって形成されており、インダクタ導体112および制御用導体114の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜118ａ、118ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体112が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ17ａを実現することができる。
【０１６３】
このように、図２７等に示した可変インダクタ17ａは、インダクタ導体112と制御用導体114とを覆うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が形成されており、制御用導体114に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体118を磁路とするインダクタ導体112の飽和磁化特性が変化し、インダクタ導体112が有するインダクタンスが変化する。
【０１６４】
したがって、インダクタ導体112のインダクタンスそのものを直接変化させることができ、しかも、半導体基板110上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板110上には同調増幅器１等の他の構成部品を形成することも可能であるため、各実施例の同調増幅器の全体を集積化によって一体形成する場合に適している。
【０１６５】
なお、図２７等に示した可変インダクタ17ａは、図３０あるいは図３１に示すように、インダクタ導体112と制御用導体114とを交互に周回させたり、インダクタ導体112と制御用導体114とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体114に流す直流バイアス電流を変化させることにより絶縁性磁性体118の飽和磁化特性を変えることができ、インダクタ導体112が有するインダクタンスをある範囲で変化させることができる。
【０１６６】
また、図２７等に示した可変インダクタ17ａは、半導体基板110上にインダクタ導体112等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【０１６７】
また、磁性体膜118ａ、118ｂとして絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換えて使用すると、インダクタ導体112等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体112等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【０１６８】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【０１６９】
また、図２７等に示した可変インダクタ17ａは、インダクタ導体112と制御用導体114の両方の全体を絶縁性磁性体118で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。
【０１７０】
図３２は、絶縁性磁性体118を部分的に形成した可変インダクタを示す図である。同図に示すように、絶縁性磁性体118がインダクタ導体112と制御用導体114の一部を覆うように形成されており、この部分的に形成された絶縁性磁性体118によって磁路が形成される。このように、磁路となる絶縁性磁性体（あるいは導電性磁性体でもよい）118を部分的に形成した場合には、磁路が狭まることによりインダクタ導体112および制御用導体114によって生じる磁束が飽和しやすくなる。したがって、制御用導体114に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体112のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【０１７１】
また、図２７等に示した可変インダクタ17ａは、インダクタ導体112と制御用導体114とを同心状に巻回して形成したが、これら各導体を半導体基板110表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【０１７２】
図３３は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ17ｂの概略を示す平面図である。
【０１７３】
同図に示す可変インダクタ17ｂは、半導体基板110上に形成された渦巻き形状のインダクタ導体112ａと、このインダクタ導体112ａと隣接した位置に形成された渦巻き形状の制御用導体114ａと、インダクタ導体112ａと制御用導体114ａの各渦巻き中心を覆うように形成された絶縁性磁性体（あるいは導電性磁性体）119とを含んで構成されている。
【０１７４】
図２７等に示した可変インダクタ17ａと同様に、制御用導体114ａにはその両端に可変のバイアス電圧を印加するために可変電圧電源116が接続されており、この可変電圧電源116によって印加するバイアス電圧を可変に制御することにより、制御用導体114ａに流れる所定のバイアス電流を変化させることができる。
【０１７５】
図３４は、図３３に示した可変インダクタ17ｂのインダクタ導体112ａおよび制御用導体114ａの形状をさらに詳細に示した図である。
【０１７６】
同図に示すように、インダクタ導体112ａは、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極122、124が接続されている。同様に、インダクタ導体112ａに隣接して配置された制御用導体114ａは、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極126、128が接続されている。
【０１７７】
図３５は、図３４のＢ−Ｂ線拡大断面図であり、インダクタ導体112ａと制御用導体114ａを含む絶縁性磁性体119の横断面が示されている。
【０１７８】
同図に示すように、半導体基板110表面に絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が形成されており、その表面にインダクタ導体112ａおよび制御用導体114ａがそれぞれ形成されている。そして、これらインダクタ導体112ａと制御用導体114ａの各中心部を貫くようにさらに表面に絶縁性の磁性体膜119ｂが被覆形成されている。これら２つの磁性体膜119ａ、119ｂによってインダクタ導体112ａと制御用導体114ａの共通の磁路となる環状の磁性体119が形成されている。
【０１７９】
なお、図３５に示した絶縁性の非磁性体膜132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さらにそれらの表面においてインダクタ導体112ａと制御用導体114ａのそれぞれをほぼ同じ高さに形成するためのものである。したがって、インダクタ導体112ａおよび制御用導体114ａに多少の段差が生じてもよい場合には、非磁性体膜132を形成せずに、半導体基板110上に直接インダクタ導体112ａおよび制御用導体114ａの一部を形成するようにしてもよい。
【０１８０】
また、磁性体膜119ａ表面のインダクタ導体112ａおよび制御用導体114ａの各周回部分の間には、図２７等に示した可変インダクタ17ａと同様に絶縁膜130が形成されている。このように部分的に絶縁膜130を充填して各周回部分間の磁性体膜119ａ、119ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体112ａによって発生した磁束は、そのほとんどが磁性体膜119ａ、119ｂを通って制御用導体114ａと交差するようになる。したがって、漏れ磁束を少なくすることにより、インダクタ導体112ａが発生する磁束を有効に利用して大きなインダクタンスを得ることができる。
【０１８１】
このように、上述した可変インダクタ17ｂは、インダクタ導体112ａと制御用導体114ａの各渦巻き中心を通るように環状の絶縁性磁性体119（磁性体膜119ａ、119ｂ）が形成されている。したがって、制御用導体114ａに流す直流バイアス電流を可変に制御することにより、上述した磁性体119を磁路とするインダクタ導体112ａの飽和磁化特性が変化し、インダクタ導体112ａが有するインダクタンスも変化する。
【０１８２】
また、上述した各実施例の同調増幅器１等を半導体基板上に形成した場合には、移相回路10Ｃ、30Ｃ内のキャパシタ14あるいは34としてあまり大きな静電容量を設定することができない。したがって、半導体基板上に実際に形成したキャパシタの小さな静電容量を、回路を工夫することにより見かけ上大きくすることができれば、時定数Ｔを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【０１８３】
図３６は、図１等に示した移相回路10Ｃ、30Ｃに用いたキャパシタ14あるいは34を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるキャパシタの静電容量を見かけ上大きくみせる静電容量変換回路として機能する。なお、図３６に示した回路全体が移相回路10Ｃあるいは30Ｃに含まれるキャパシタ14あるいは34に対応している。
【０１８４】
図３６に示す静電容量変換回路14ａは、所定の静電容量Ｃ0を有するキャパシタ210と、２つのオペアンプ212、214と、４つの抵抗216、218、220、222とを含んで構成されている。
【０１８５】
１段目のオペアンプ212は、出力端子と反転入力端子との間に抵抗218（この抵抗値をＲ18とする）が接続されており、さらにこの反転入力端子が抵抗216（この抵抗値をＲ16とする）を介して接地されている。
【０１８６】
１段目のオペアンプ212の非反転入力端子に印加される電圧Ｅ1と出力端子に現れる電圧Ｅ2との間には、
【数２６】
の関係がある。この１段目のオペアンプ212は、主にインピーダンス変換を行うバッファとして機能するものであり、利得は１であってもよい。利得１の場合とはＲ18／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗216を除去すればよい）、あるいはＲ18を０Ω（直結すればよい）に設定する。
【０１８７】
また、２段目のオペアンプ214は、出力端子と反転入力端子との間に抵抗222（この抵抗値をＲ22とする）が接続されているとともに反転入力端子と上述したオペアンプ212の出力端子との間に抵抗220（この抵抗値をＲ20とする）が接続されており、さらに非反転入力端子が接地されている。
【０１８８】
２段目のオペアンプ214の出力端子に現れる電圧をＥ3とすると、この電圧Ｅ3と１段目のオペアンプ212の出力端子に現れる電圧Ｅ2との間には、
【数２７】
の関係がある。このように２段目のオペアンプ214は反転増幅器として機能するものであり、その入力側を高インピーダンスに設定するために１段目のオペアンプ212が使用されている。
【０１８９】
また、このような接続がなされた１段目のオペアンプ212の非反転入力端子と２段目のオペアンプ214の出力端子との間には、上述したように所定の静電容量を有するキャパシタ210が接続されている。
【０１９０】
図３６に示した静電容量変換回路14ａにおいて、キャパシタ210を除く回路全体の伝達関数をＫ4とすると、静電容量変換回路14ａは図３７に示すシステム図で表すことができる。図３８は、これをミラーの定理によって変換したシステム図である。
【０１９１】
図３７に示したインピーダンスＺ0を用いて図３８に示したインピーダンスＺ1を表すと、
【数２８】
となる。ここで、図３６に示した静電容量変換回路14ａの場合には、インピーダンスＺ0＝１／（ｊωＣ0）であり、これを(28)式に代入して、
【数２９】
Ｃ＝（１−Ｋ4）ＣO …(30)
となる。この(30)式は、静電容量変換回路14ａにおいてキャパシタ210が有する静電容量Ｃ0が見掛け上は（１−Ｋ4）倍になったことを示している。
【０１９２】
したがって、利得Ｋ4が負の場合には常に（１−Ｋ4）は１より大きくなるため、静電容量Ｃ0を大きいほうに変化させることができる。
【０１９３】
ところで、図３６に示した静電容量変換回路14ａにおける増幅器の利得、すなわちオペアンプ212と214の全体により構成される増幅器の利得Ｋ4は、(26)式および(27)式から、
【数３１】
となる。この(31)式を(30)式に代入すると、
【数３２】
となる。したがって、４つの抵抗216、218、220、222の抵抗値を所定の値に設定することにより、２つの端子224、226間の見掛け上の静電容量Ｃを大きくすることができる。
【０１９４】
また、１段目のオペアンプ212による増幅器の利得が１の場合、すなわち上述したようにＲ16を無限大（抵抗216を除去）、あるいはＲ18を０Ωに設定したときであってＲ18／Ｒ16＝０の場合には、上述した(32)式は簡略化されて、
【数３３】
となる。
【０１９５】
図３９は、図３６に示した第１のオペアンプ212の反転入力端子に接続されている抵抗216を除去した静電容量変換回路14ｂの構成を示す図である。この場合には、端子224、226間に現れる静電容量Ｃは(33)式により表されるため、Ｒ22とＲ20の比を変化させるだけでＣ0を大きいほうに変化させることができる。
【０１９６】
このように、上述した静電容量変換回路14ａあるいは14ｂは、抵抗220と抵抗222との抵抗比Ｒ22／Ｒ20あるいは抵抗216と抵抗218との抵抗比Ｒ18／Ｒ16を変えることにより、実際に半導体基板上に形成するキャパシタ210の静電容量Ｃ0を見掛け上大きい方に変換することができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さな静電容量Ｃ0を有するキャパシタ210を形成しておいて、図３６あるいは図３９に示した回路によって大きな静電容量Ｃに変換することができ、集積化に際して好都合となる。
【０１９７】
また、抵抗216、218、220、222の中の少なくとも１つ（図３９に示した静電容量変換回路14ｂの場合は抵抗220、222の少なくとも１つ）を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、容易に静電容量が可変の静電容量変換回路を形成することができる。したがって、この静電容量変換回路を図２５に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、各実施例の同調増幅器の同調周波数を任意に変更することができる。
【０１９８】
なお、上述したように第１段目のオペアンプ212は入力インピーダンスを高くするためのバッファとして用いているため、このオペアンプ212をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０１９９】
図４０は、１段目にエミッタホロワ回路を用いた静電容量変換回路14ｃの構成を示す図である。同図に示す静電容量変換回路14ｃは、図３６に示した１段目のオペアンプ212および２つの抵抗216、218をバイポーラトランジスタと抵抗からなるエミッタホロワ回路228に置き換えた構成を有している。
【０２００】
図４１は、１段目にソースホロワ回路を用いた静電容量変換回路14ｄの構成を示す図である。同図に示す静電容量変換回路14ｄは、図３６に示した１段目のオペアンプ212および２つの抵抗216、218をＦＥＴと抵抗からなるソースホロワ回路230に置き換えた構成を有している。
【０２０１】
また、上述した静電容量変換回路14ｃ、14ｄのそれぞれは、オペアンプ214に接続されている抵抗220、222の抵抗比を変えることにより端子224、226間の見掛け上の静電容量Ｃを任意に変化させることができる点は図３６等に示した静電容量変換回路14ａ等と同じである。したがって、抵抗220、222の少なくとも一方を、接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続した可変抵抗に置き換えることにより、静電容量が可変の静電容量変換回路を構成することができ、この静電容量変換回路を図２５に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、各実施例の同調増幅器の同調周波数を任意に変更することができる。
【０２０２】
ところで、上述した図３６〜図４１では、所定の利得を有する増幅器とキャパシタとを組み合わせることにより、見かけ上の静電容量を実際にキャパシタ素子が有する静電容量より大きくする場合を説明したが、キャパシタの代わりにインダクタを用い、このインダクタが有するインダクタンスを見かけ上大きくすることもできる。
【０２０３】
すなわち、上述したように図３７に示したインピーダンスＺ0を用いて図３８に示したインピーダンスＺ1を表すと(28)式のようになる。ここで、インダクタンスＬ0を有するインダクタの場合には、インピーダンスＺ0＝ｊωＬ0であり、これを(28)式に代入して、
【数３４】
【数３５】
となる。この(35)式は、実際にインダクタ素子が有するインダクタンスが見かけ上１／（１−Ｋ4）倍になったことを示しており、利得Ｋ4が０から１の間に設定されているときには見かけ上のインダクタンスが大きくなることがわかる。
【０２０４】
図４２は、図１１等に示した移相回路10Ｌ、30Ｌに用いたインダクタ17あるいは37を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子（インダクタ導体）のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図４２に示した回路全体が移相回路10Ｌ、30Ｌに含まれるインダクタ17あるいは37に対応している。
【０２０５】
図４２に示すインダクタンス変換回路17ｃは、所定のインダクタンスＬ0を有するインダクタ260と、２つのオペアンプ262、264と、２つの抵抗266、268とを含んで構成されている。
【０２０６】
１段目のオペアンプ262は、出力端子が反転入力端子に接続された利得１の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、２段目のオペアンプ264も出力端子が反転入力端子に接続されており、利得１の非反転増幅器として機能する。また、これら２つの非反転増幅器の間には抵抗266と268による分圧回路が挿入されている。
【０２０７】
このように、間に分圧回路を挿入することにより、２つの非反転増幅器を含む増幅器全体の利得を０から１の間で自由に設定することができる。
【０２０８】
図４２に示したインダクタンス変換回路17ｃにおいて、インダクタ260を除く回路（増幅器）全体の伝達関数をＫ4とすると、この利得Ｋ4は抵抗266と268によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をＲ66、Ｒ68とすると、
【数３６】
となる。この利得Ｋ4を(35)式に代入して見かけ上のインダクタンスＬを計算すると、
【数３７】
となる。したがって、抵抗266と268の抵抗比Ｒ68／Ｒ66を大きくすることにより、２つの端子254、256間の見かけ上のインダクタンスＬを大きくすることができる。例えば、Ｒ68＝Ｒ66の場合には、(37)式からインダクタンスＬをＬ0の２倍にすることができる。
【０２０９】
このように、上述したインダクタンス変換回路17ｃは、２つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ260のインダクタンスＬ0を見かけ上大きくすることができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さなインダクタンスＬ0を有するインダクタ260をスパイラル状の導体等によって形成しておいて、図４２に示したインダクタンス変換回路によって大きなインダクタンスＬに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、図１に示した同調増幅器１等の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０２１０】
なお、抵抗266、268による分圧回路の分圧比を固定した場合の他、これら２つの抵抗266、268の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図４２に示したオペアンプ262、264を含んで構成される増幅器全体の利得が変わり、端子254、256間のインダクタンスＬも連続的に変化する。したがって、このインダクタンス変換回路17ｃを図２６に示した可変インダクタ17ａ等の代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０２１１】
また、図４２に示したインダクタンス変換回路17ｃは、２つのオペアンプ262、264を含む増幅器全体の利得が１以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０２１２】
図４３は、オペアンプ262、264を含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図である。同図(Ａ)に示すインダクタンス変換回路17ｄは、エミッタに２つの抵抗274、276が接続されたバイポーラトランジスタ278と、この２つの抵抗274、276による分圧点とトランジスタ278のベースとの間に接続されたインダクタ260と、直流電流阻止用のキャパシタ280とを含んで構成されている。インダクタ260の一方端側に挿入されたキャパシタ280は、周波数特性に影響を与えないようにそのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量に設定されている。
【０２１３】
上述したエミッタホロワ回路の利得は、主に２つの抵抗274、276の抵抗比に応じて決まり、しかもその利得は常に１未満であるため、(35)式からわかるように、実際にインダクタ260が有するインダクタンスＬ0を見掛け上大きくすることができる。しかも、１つのエミッタホロワ回路を用いているだけであり、回路構成が簡略化でき、最高動作周波数も高く設定することができる。
【０２１４】
図４３(Ｂ)はその変形例を示す図であり、同図(Ａ)の２つの抵抗274、276を可変抵抗282に置き換えた点が異なっている。このように可変抵抗282を用いることにより、利得を任意にしかも連続的に変化させることができるため、見掛け上のインダクタンスＬも任意にしかも連続的に変化させることができ、このインダクタンス変換回路17ｅを図２６に示した可変インダクタ17ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０２１５】
なお、図４３(Ｂ)に示したインダクタンス変換回路17ｅは、同図(Ａ)の２つの抵抗274、276を１つの可変抵抗282に置き換えているが、これら２つの抵抗274、276の少なくとも一方を可変抵抗によって構成するようにしてもよい。
【０２１６】
図４４は、図４３(Ａ)および(Ｂ)に示したインダクタンス変換回路17ｄ、17ｅのそれぞれをソースホロワ回路によって実現したものであり、バイポーラトランジスタ278をＦＥＴ284に置き換えたものである。図４４(Ａ)が図４３(Ａ)に、図４４(Ｂ)が図４３(Ｂ)にそれぞれ対応している。
【０２１７】
図４５は、図４２に示したインダクタンス変換回路17ｃの変形例を示す図である。図４５に示すインダクタンス変換回路17ｆは、ｎｐｎ型のバイポーラトランジスタ286およびそのエミッタに接続された抵抗290と、ｐｎｐ型のバイポーラトランジスタ288とそのエミッタに接続された抵抗292と、インダクタンスＬ0を有するインダクタ260とを含んで構成されている。
【０２１８】
上述した一方のトランジスタ286と抵抗290により第１のエミッタホロワ回路が、他方のトランジスタ288と抵抗292により第２のエミッタホロワ回路がそれぞれ形成され、それらが縦続接続されている。しかも、ｎｐｎ型のトランジスタ286とｐｎｐ型のトランジスタ288を用いているため、インダクタ260の一方端であるトランジスタ286のベース電位とトランジスタ288のエミッタ電位とをほぼ同じに設定することができ、直流電流阻止用のキャパシタが不要となる。
【０２１９】
なお、この発明は上記実施例に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０２２０】
例えば、上述した各実施例の同調増幅器においては、移相回路10Ｃ、10Ｌあるいは移相回路30Ｃ、30Ｌ内の差動増幅器12、32によって２入力の差分を２倍に増幅して各移相回路の出力とすることにより、同調増幅器のループゲインをほぼ１に設定するようにしたが、差動増幅器12、32の増幅度をこれ以外の値に設定してもよい。例えば、各差動増幅器12、32において２入力の差分を増幅せずに、あるいは２倍以外の増幅度で増幅して出力するとともに、非反転回路50あるいは位相反転回路80の増幅度を調整して同調増幅器のループゲインをほぼ１に設定するようにしてもよい。
【０２２１】
また、図１等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗70を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗74を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図２３に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０２２２】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のＦＥＴにより構成して最大減衰量を任意に変更可能に形成してもよい。
【０２２３】
また、上述した実施例の同調増幅器１等には２つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも１つの素子定数を変える場合の他、一方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも１つの素子定数を変える場合が考えられる。あるいは、図１等に示した各移相回路内の可変抵抗16、36等を抵抗値が固定の抵抗に置き換えて、同調周波数が固定の同調増幅器を構成するようにしてもよい。
【０２２４】
【発明の効果】
以上の各実施例に基づく説明から明らかなように、同調周波数が高い場合にはこの発明の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。また、各移相回路内のインダクタのインダクタンスをインダクタンス変換回路を用いて、あるいはキャパシタの静電容量を静電容量変換回路を用いて大きいほうに変換することができ、同調周波数を低周波化することもできる。
【０２２５】
特に、各移相回路におけるＣＲ回路あるいはＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン間のチャネルを使用し、このＦＥＴのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【０２２６】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるＣＲ回路あるいはＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【図面の簡単な説明】
【図１】この発明を適用した第１実施例の同調増幅器の構成を示す回路図、
【図２】図１に示した前段の移相回路の構成を抜き出して示した図、
【図３】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
【図４】図２に示した移相回路を等価的に表した図、
【図５】図１に示した後段の移相回路の構成を抜き出して示した図、
【図６】後段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図７】図５に示した移相回路を等価的に表した図、
【図８】２つの移相回路および非反転回路の全体を伝達関数Ｋ1を有する回路に置き換えたシステム図、
【図９】図８に示すシステムをミラーの定理によって変換したシステム図、
【図１０】この実施例の同調増幅器の同調特性を示す図、
【図１１】この発明を適用した第２実施例の同調増幅器の構成を示す回路図、
【図１２】図１１に示した前段の移相回路の構成を抜き出して示した図、
【図１３】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図１４】図１２に示した移相回路を等価的に表した図、
【図１５】図１１に示した後段の移相回路の構成を抜き出して示した図、
【図１６】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
【図１７】図１５に示した移相回路を等価的に表した図、
【図１８】第３実施例の同調増幅器の構成を示す回路図、
【図１９】第４実施例の同調増幅器の構成を示す回路図、
【図２０】非反転回路および位相反転回路の具体例を示す図、
【図２１】移相回路と非反転回路との接続形態を示す図、
【図２２】移相回路と位相反転回路との接続形態を示す図、
【図２３】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図２４】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図２５】移相回路のキャパシタを可変容量ダイオードに置き換えた移相回路の構成を示す図、
【図２６】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図、
【図２７】可変インダクタの一例を示す図、
【図２８】図２７に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２９】図２８のＡ−Ａ線拡大断面図、
【図３０】図２７に示した可変インダクタの変形例を示す図、
【図３１】図２７に示した可変インダクタの変形例を示す図、
【図３２】図２７に示した可変インダクタの変形例を示す図、
【図３３】可変インダクタの他の例を示す図、
【図３４】図３３に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図３５】図３４のＢ−Ｂ線拡大断面図、
【図３６】キャパシタが実際に有する静電容量を見かけ上大きくする静電容量変換回路の構成を示す図、
【図３７】図３６に示した回路を伝達関数を用いて表した図、
【図３８】図３７に示す構成をミラーの定理によって変換した図、
【図３９】図３６の回路を簡略化した静電容量変換回路の構成を示す図、
【図４０】１段目にエミッタホロワ回路を用いた静電容量変換回路の構成を示す図、
【図４１】１段目にソースホロワ回路を用いた静電容量変換回路の構成を示す図、
【図４２】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図、
【図４３】図４２に含まれる２つのオペアンプを含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図、
【図４４】図４３の回路をソースホロワ回路によって実現した構成を示す図、
【図４５】インダクタンス変換回路の変形例を示す図、
【図４６】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
10Ｃ、30Ｌ 移相回路
12、32 差動増幅器
14、39 キャパシタ
16、36 可変抵抗
37 インダクタ
18、20、38、40 抵抗
50 非反転回路
70 帰還抵抗
74 入力抵抗
90 入力端子
92 出力端子
【産業上の利用分野】
この発明は、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、ＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図４６の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。
【０００４】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【０００５】
そこで、この発明は、このような課題を解決するために考えられたものである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、この発明の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
を備え、前記第１および第２の移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、前記第１および第２の移相回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００７】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００８】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
を備え、前記第１および第２の移相回路と前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００９】
また、この発明の同調増幅器は、
入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか一方と抵抗との直列接続とよりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか他方と抵抗との直列接続とよりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１０】
また、この発明の同調増幅器は、
入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか一方と抵抗との直列接続とよりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか他方と抵抗との直列接続とよりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１１】
【実施例】
以下、この発明を適用した一実施例の同調増幅器について、図面を参照しながら具体的に説明する。
【００１２】
（第１実施例）
図１は、この発明を適用した第１実施例の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、入力信号の位相を変えずに出力する非反転回路50と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路10Ｃ、30Ｌと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路30Ｌから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。なお、非反転回路50はバッファ回路として機能するものであるが、基本動作のみに着目した場合には省略してもよい。
【００１３】
図２は、図１に示した前段の移相回路10Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路10Ｃは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器12と、入力端22に入力された信号の位相を所定量シフトさせて差動増幅器12の非反転入力端子に入力するキャパシタ14および可変抵抗16と、入力端22に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器12の反転入力端子に入力する抵抗18および20とを含んで構成されている。なお、可変抵抗16と抵抗20の接続点が接地されている場合を考えて以下の説明を行うものとする。
【００１４】
このような構成を有する移相回路10Ｃにおいて、所定の交流信号が入力端22に入力されると、差動増幅器12の反転入力端子には、入力端22に印加される電圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧した電圧が印加される。抵抗18および20の各抵抗値はほぼ等しく設定されており、これら２つの抵抗18、20の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器12の反転入力端子に印加される。
【００１５】
一方、入力信号が入力端22に入力されると、差動増幅器12の非反転入力端子には、キャパシタ14と可変抵抗16の接続点に現れる信号が入力される。キャパシタ14と可変抵抗16により構成されるＣＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器12の非反転入力端子には印加される。
【００１６】
差動増幅器12は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００１７】
図３は、移相回路10Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００１８】
同図に示すように、可変抵抗16の両端に現れる電圧ＶR1とキャパシタ14の両端に現れる電圧ＶC1は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿って可変抵抗16の両端電圧ＶR1とキャパシタ14の両端電圧ＶC1とが変化する。
【００１９】
また、差動増幅器12の非反転入力端子に印加される電圧（可変抵抗16の両端電圧ＶR1）から反転入力端子に印加される電圧（抵抗20の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図３に示した半円において、その中心点を始点とし、電圧ＶR1と電圧ＶC1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路10Ｃにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００２０】
また、図３から明らかなように、電圧ＶR1と電圧ＶC1とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶR1との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路10Ｃ全体の位相シフト量φ1はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００２１】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００２２】
図４は、前段の移相回路10Ｃを等価的に表した図であり、差動増幅器12の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００２３】
抵抗18および20により構成される直列回路の両端には入力電圧Ｅiが印加されるため、抵抗18、20のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図４に示す等価回路の閉ループに流れる電流Ｉは、キャパシタ14の静電容量をＣ、可変抵抗16の抵抗値をＲとすると、
【数１】
【数２】
【数３】
【数４】
【００２４】
この(4)式においてｓ＝ｊωを代入して変形すると、
【数５】
【数６】
【００２５】
また、(5)式から出力電圧Ｅoの入力電圧Ｅiに対する位相シフト量φ1を求めると、
【数７】
【００２６】
図５は、図１に示した後段の移相回路30Ｌの構成を抜き出して示したものである。同図に示す後段の移相回路30Ｌは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器32と、入力端42に入力された信号の位相を所定量シフトさせて差動増幅器32の非反転入力端子に入力するインダクタ37および可変抵抗36と、入力端42に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器32の反転入力端子に入力する抵抗38および40とを含んで構成されている。
【００２７】
なお、インダクタ37に直列に挿入されているキャパシタ39は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
【００２８】
このような構成を有する移相回路30Ｌにおいて、所定の交流信号が入力端42に入力されると、差動増幅器32の反転入力端子には、入力端42に印加される電圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧した電圧が印加される。抵抗38および40の各抵抗値はほぼ等しく設定されており、これら２つの抵抗38、40の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器32の反転入力端子に印加される。
【００２９】
一方、入力信号が入力端42に入力されると、差動増幅器32の非反転入力端子には、インダクタ37と可変抵抗36の接続点に現れる信号が入力される。インダクタ37と可変抵抗36により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器32の非反転入力端子には印加される。
【００３０】
差動増幅器32は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００３１】
図６は、移相回路30Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００３２】
同図に示すように、可変抵抗36の両端に現れる電圧ＶR2とインダクタ37の両端に現れる電圧ＶL1は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図６に示す半円の円周に沿って可変抵抗36の両端電圧ＶR2とインダクタ37の両端電圧ＶL1とが変化する。
【００３３】
また、差動増幅器32の非反転入力端子に印加される電圧（可変抵抗36の両端電圧ＶR2）から反転入力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図６に示した半円において、その中心点を始点とし、電圧ＶR2と電圧ＶL1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路30Ｌにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００３４】
また、図６から明らかなように、電圧ＶR2と電圧ＶL1とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶR2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路30Ｌ全体の位相シフト量φ2はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００３５】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００３６】
図７は、後段の移相回路30Ｌを等価的に表した図であり、差動増幅器32の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００３７】
抵抗38および40により構成される直列回路の両端には入力電圧Ｅiが印加されるため、前段の移相回路10Ｃの場合と同様に、抵抗38、40のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図７に示す等価回路の閉ループに流れる電流Ｉ′は、インダクタ37のインダクタンスをＬ、可変抵抗36の抵抗値をＲとすると、
【数８】
【数９】
【数１０】
【数１１】
【００３８】
(11)式においてｓ＝ｊωを代入して変形すると、
【数１２】
【００３９】
上述した(11)式および(12)式は、前段の移相回路10Ｃについて示した(4)式および(5)式と符号のみ異なっている。したがって、出力電圧Ｅoの絶対値は(6)式をそのまま適用することができ、後段の移相回路30Ｌは入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることがわかる。
【００４０】
また、(12)式から出力電圧Ｅoの入力電圧Ｅiに対する位相シフト量φ2を求めると、
【数１３】
【００４１】
このようにして、２つの移相回路10Ｃ、30Ｌのそれぞれにおいて位相が所定量シフトされる。しかも、図３および図６に示すように、各移相回路10Ｃ、30Ｌにおける入出力電圧の相対的な位相関係は反対方向であって、ある周波数において２つの移相回路10Ｃ、30Ｌの全体により位相シフト量が０°の信号が出力される。
【００４２】
また、後段の移相回路30Ｌの出力は、帰還抵抗70を介して移相回路10Ｃの前段に設けられた非反転回路50の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路50を介して移相回路10Ｃの入力端（図２に示した入力端22）に入力される。
【００４３】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路50や２つの移相回路10Ｃ、30Ｌの各増幅度を調整して、同調増幅器１全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００４４】
図８は、上述した構成を有する２つの移相回路10Ｃ、30Ｌおよび非反転回路50の全体を伝達関数Ｋ1を有する回路に置き換えたシステム図であり、伝達関数Ｋ1を有する回路と並列に抵抗Ｒ0を有する帰還抵抗70が、直列に帰還抵抗70のｎ倍の抵抗値（ｎＲ0）を有する入力抵抗74が接続されている。図９は、図８に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
【数１４】
【００４５】
ところで、(4)式から明らかなように、前段の移相回路10Ｃの伝達関数Ｋ2は、
【数１５】
【数１６】
【数１７】
【数１８】
【００４６】
この(18)式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路10、30の各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2)の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であることがわかる。換言すれば、図１０に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００４７】
このように、この実施例の同調増幅器１によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路10Ｃ、30Ｌ内の可変抵抗16あるいは36の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００４８】
また、この実施例の同調増幅器１において、インダクタ37は、写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ37を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。
【００４９】
また、前段の移相回路10ＣのＣＲ回路の時定数ＴはＣＲであり、後段の移相回路30ＬのＬＲ回路の時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒが分母と分子に分かれるため、例えば半導体基板上に同調増幅器１の全体を形成するとともに各可変抵抗16、36をＦＥＴで形成したような場合には、この抵抗値の温度変化に対する同調周波数の変動を抑制する、いわゆる温度補償が可能となる。この温度補償が可能な点については、以下に示す各実施例の同調増幅器も同じである。
【００５０】
なお、上述した第１実施例の同調増幅器１では、前段に移相回路10Ｃを、後段に移相回路30Ｌをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路30Ｌを、後段に移相回路10Ｃをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００５１】
（第２実施例）
図１１は、この発明を適用した第２実施例の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１ａは、第１実施例の同調増幅器１と同様に、入力信号の位相を変えずに出力する非反転回路50と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路10Ｌ、30Ｃと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより移相回路30Ｃから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。なお、第１実施例の同調増幅器１と同様に、非反転回路50はバッファ回路として機能するものであるが、基本動作のみに着目した場合には省略してもよい。
【００５２】
図１２は、図１１に示した前段の移相回路10Ｌの構成を抜き出して示したものである。同図に示す前段の移相回路10Ｌは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器12と、入力端22に入力された信号の位相を所定量シフトさせて差動増幅器12の非反転入力端子に入力する可変抵抗16およびインダクタ17と、入力端22に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器12の反転入力端子に入力する抵抗18および20とを含んで構成されている。
【００５３】
なお、インダクタ17と可変抵抗16との間に挿入されているキャパシタ19は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、インダクタ17と抵抗20の接続点が接地されている場合を考えて以下の説明を行うものとする。
【００５４】
このような構成を有する移相回路10Ｌにおいて、所定の交流信号が入力端22に入力されると、差動増幅器12の反転入力端子には、入力端22に印加される電圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧した電圧が印加される。抵抗18および20の各抵抗値はほぼ等しく設定されており、これら２つの抵抗18、20の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器12の反転入力端子に印加される。
【００５５】
一方、入力信号が入力端22に入力されると、差動増幅器12の非反転入力端子には、インダクタ17と可変抵抗16の接続点（正確にはインダクタ17に直列に接続されたキャパシタ19と可変抵抗16の接続点であるが、上述したようにこのキャパシタ19は直流電流阻止用であって動作に影響を与えないため基本動作の説明を行う場合には省略することができる）に現れる信号が入力される。可変抵抗16とインダクタ17により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器12の非反転入力端子には印加される。
【００５６】
差動増幅器12は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００５７】
図１３は、移相回路10Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００５８】
同図に示すように、インダクタ17の両端に現れる電圧ＶL2と可変抵抗16の両端に現れる電圧ＶR3は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図１３に示す半円の円周に沿ってインダクタ17の両端電圧ＶL2と可変抵抗16の両端電圧ＶR3とが変化する。
【００５９】
また、差動増幅器12の非反転入力端子に印加される電圧（インダクタ17の両端電圧ＶL2）から反転入力端子に印加される電圧（抵抗20の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図１３に示した半円において、その中心点を始点とし、電圧ＶL2と電圧ＶR3とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路10Ｌにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００６０】
また、図１３から明らかなように、電圧ＶL2と電圧ＶR3とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶL2との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路10Ｌ全体の位相シフト量φ3はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００６１】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００６２】
図１４は、前段の移相回路10Ｌを等価的に表した図であり、差動増幅器12の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００６３】
抵抗18および20により構成される直列回路の両端には入力電圧Ｅiが印加されるため、第１実施例の同調増幅器１に含まれる移相回路10Ｃや30Ｌと同様に、抵抗18、20のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図１４に示す等価回路の閉ループに流れる電流Ｉ′は、インダクタ17のインダクタンスをＬ、可変抵抗16の抵抗値をＲとすると、上述した(8)式で表すことができる。
【００６４】
ここで、図１４に示す２点間の電位差（差分）Ｅo′を求めると、
【数１９】
【数２０】
【数２１】
【００６５】
この(21)式は第１実施例で示した(4)式と同じであり、この実施例の移相回路10Ｌは、第１実施例の移相回路10Ｃと同じ入出力電圧間の関係を有していることがわかる。したがって、移相回路10Ｌでは、入出力間の位相がどのように回転しても、その出力信号の振幅は一定となる。
【００６６】
また、出力電圧Ｅoの入力電圧に対する位相シフト量φ3は上述した(7)式で表されたφ1がそのまま適用され、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となるような周波数における位相シフト量はほぼ９０°となる。しかも、可変抵抗16の抵抗値Ｒを可変することにより、位相シフト量がほぼ９０°となる周波数ωを変化させることができる。
【００６７】
図１５は、図１１に示した後段の移相回路30Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路30Ｃは、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器32と、入力端42に入力された信号の位相を所定量シフトさせて差動増幅器32の非反転入力端子に入力する可変抵抗36およびキャパシタ34と、入力端42に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器32の反転入力端子に入力する抵抗38および40とを含んで構成されている。
【００６８】
このような構成を有する移相回路30Ｃにおいて、所定の交流信号が入力端42に入力されると、差動増幅器32の反転入力端子には、入力端42に印加される電圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧した電圧が印加される。抵抗38および40の各抵抗値はほぼ等しく設定されており、これら２つの抵抗38、40の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅi／２が差動増幅器32の反転入力端子に印加される。
【００６９】
一方、入力信号が入力端42に入力されると、差動増幅器32の非反転入力端子には、可変抵抗36とキャパシタ34の接続点に現れる信号が入力される。可変抵抗36とキャパシタ34により構成されるＣＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器32の非反転入力端子には印加される。
【００７０】
差動増幅器32は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００７１】
図１６は、移相回路30Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００７２】
同図に示すように、キャパシタ34の両端に現れる電圧ＶC2と可変抵抗36の両端に現れる電圧ＶR4は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図１６に示す半円の円周に沿ってキャパシタ34の両端電圧ＶC2と可変抵抗36の両端電圧ＶR4とが変化する。
【００７３】
また、差動増幅器32の非反転入力端子に印加される電圧（キャパシタ34の両端電圧ＶC2）から反転入力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、図１６に示した半円において、その中心点を始点とし、電圧ＶC2と電圧ＶR4とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。実際には、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したがって、この実施例の移相回路30Ｃにおいて、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００７４】
また、図１６から明らかなように、電圧ＶC2と電圧ＶR4とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶC2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路30Ｃ全体の位相シフト量φ4はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００７５】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００７６】
図１７は、後段の移相回路30Ｃを等価的に表した図であり、差動増幅器32の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００７７】
抵抗38および40により構成される直列回路の両端には入力電圧Ｅiが印加されるため、前段の移相回路10Ｌの場合と同様に、抵抗38、40のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、28に置き換えて考えることができる。このとき、図１７に示す等価回路の閉ループに流れる電流Ｉは、可変抵抗36の抵抗値をＲ、キャパシタ34の静電容量をＣとすると、第１実施例で示した(1)式で表すことができる。
【００７８】
ここで、図１７に示す２点間の電位差（差分）Ｅo′を求めると、
【数２２】
【数２３】
【数２４】
【００７９】
この(24)式は第１実施例で示した(11)式と同じであり、この実施例の移相回路30Ｃは、第１実施例の移相回路30Ｌと同じ入出力電圧間の関係を有していることがわかる。したがって、移相回路30Ｃでは、入出力間の位相がどのように回転しても、その出力信号の振幅は一定となる。
【００８０】
また、出力電圧Ｅoの入力電圧に対する位相シフト量φ4は上述した(13)式で表されたφ2がそのまま適用され、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））となるような周波数における位相シフト量はほぼ９０°となる。しかも、可変抵抗16の抵抗値Ｒを可変することにより、位相シフト量がほぼ９０°となる周波数ωを変化させることができる。
【００８１】
このようにして、２つの移相回路10Ｌ、30Ｃのそれぞれにおいて位相が所定量シフトされる。しかも、図１３および図１６に示すように、各移相回路10Ｌ、30Ｃにおける入出力電圧の相対的な位相関係は反対方向であって、ある周波数において２つの移相回路10Ｌ、30Ｃの全体により位相シフト量が０°の信号が出力される。
【００８２】
また、後段の移相回路30Ｃの出力は、帰還抵抗70を介して移相回路10Ｌの前段に設けられた非反転回路50の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路50を介して移相回路10Ｌの入力端（図１２に示した入力端22）に入力される。
【００８３】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路50や２つの移相回路10Ｌ、30Ｃの各増幅度を調整して、同調増幅器１ａ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００８４】
ところで、上述した２つの移相回路10Ｌ、30Ｃを含む第２実施例の同調増幅器１ａは、その全体を伝達関数Ｋ1を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは(14)式で表すことができる。
【００８５】
また、(21)式および(24)式から明らかなように、この実施例の２つの移相回路10Ｌ、30Ｃの各伝達関数は、第１実施例の２つの移相回路10Ｃ、30Ｌの各伝達関数と同じであり、２つの移相回路10Ｌ、30Ｃを接続した全体の伝達関数Ｋ1は(17)式に示したものをそのまま適用することができる。このため、第２実施例の同調増幅器１ａの全体の伝達関数も(18)式に示したＡをそのまま適用することができる。
【００８６】
したがって、第２実施例の同調増幅器１ａは、第１実施例の同調増幅器１と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路10Ｌ、30Ｃの各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2）の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００８７】
このように、この実施例の同調増幅器１ａによれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路10Ｌ、30Ｃ内の可変抵抗16あるいは36の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００８８】
また、第１実施例等と同様に、インダクタ17は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ17を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ａの全体を半導体基板上に形成して集積回路とすることも容易である。
【００８９】
なお、上述した第２実施例の同調増幅器１ａでは、前段に移相回路10Ｌを、後段に移相回路30Ｃをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路30Ｃを、後段に移相回路10Ｌをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００９０】
（第３実施例）
上述した第１実施例の同調増幅器１や第２実施例の同調増幅器１ａは、入出力間の相対的な位相関係が反対となる２つの移相回路を組み合わせて構成したが、この相対的な位相関係が同じとなる２つの移相回路を組み合わせて同調増幅器を構成するようにしてもよい。
【００９１】
図１に示す同調増幅器１に含まれる一方の移相回路10Ｃや図１１に示す同調増幅器１ａに含まれる移相回路10Ｌのそれぞれの入出力電圧間には(4)式あるいは(21)式で表される関係が成立する。以下では、図２あるいは図１２に示す構成を有する移相回路10Ｃあるいは10Ｌを(4)式中の分数の符号を用いて便宜上「−型の移相回路」と称して説明を行う。
【００９２】
また、図１に示す同調増幅器１に含まれる移相回路30Ｌや図１１に示す同調増幅器１ａに含まれる移相回路30Ｃのそれぞれの入出力電圧間には(11)式あるいは(24)式で表される関係が成立する。以下では、図５あるいは図１５に示す構成を有する移相回路30Ｃあるいは30Ｌを(11)式中の分数の符号を用いて便宜上「＋型の移相回路」と称して説明を行う。
【００９３】
このように各移相回路を便宜上２つのタイプに分類した場合には、第１実施例の同調増幅器１および第２実施例の同調増幅器１ａは、タイプが異なる２つの移相回路を組み合わせることにより、全体としての位相シフト量が０°となる周波数において同調動作を行うようになっている。
【００９４】
ところで、１つの−型の移相回路10Ｃ（あるいは10Ｌ）の後段に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、(4)式において分数の符号「−」を反転して「＋」にすればよく、１つの−型の移相回路10Ｃの後段に位相反転回路を接続した構成が１つの＋型の移相回路に等価であるといえる。同様に、１つの＋型の移相回路30Ｌ（あるいは30Ｃ）の後段に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、(11)式において分数の符号「＋」を反転して「−」にすればよく、１つの＋型の移相回路の後段に位相反転回路を接続した構成が１つの−型の移相回路に等価であるといえる。
【００９５】
したがって、第１実施例においてタイプが異なる２つの移相回路を用いて同調増幅器を構成する代わりに、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成することができる。
【００９６】
図１８は、第３実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｂは、入力信号の位相を反転する位相反転回路80と、図２あるいは図１２に示す−型の２つの移相回路10Ｃおよび10Ｌと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路10Ｌから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００９７】
このような構成を有する同調増幅器１ｂにおいて、ある周波数において２つの移相回路10Ｃ、10Ｌによって位相が１８０°シフトされるとともに、位相反転回路80によって位相が反転されるため、全体として信号の位相シフト量が０°となる。例えば、前段の移相回路10Ｃ内のＣＲ回路の時定数と後段の移相回路10Ｌ内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路10Ｃ、10Ｌのそれぞれにおける位相シフト量が９０°となる。したがって、位相反転回路80によって位相が反転されるとともに、２つの移相回路10Ｃ、10Ｌの全体によって位相が１８０°シフトされ、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路10Ｃから出力される。
【００９８】
また、後段の移相回路10Ｌの出力は、帰還抵抗70を介して位相反転回路80の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された信号が位相反転回路80に入力されている。
【００９９】
このような帰還ループを形成することにより、位相反転回路80によって信号の位相が反転されるとともに、ある周波数において２つの移相回路10Ｃ、10Ｌによって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路80や２つの移相回路10Ｃ、10Ｌの各増幅度を調整して、同調増幅器１ｂ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【０１００】
ところで、上述した位相反転回路80および２つの移相回路10Ｃ、10Ｌは、その全体を伝達関数Ｋ1を有する回路に置き換えると、第１実施例や第２実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは(14)式で表すことができる。
【０１０１】
また、移相回路10Ｃおよび10Ｌの各伝達関数をともにＫ2とすると、このＫ2は(15)式で表されるため、位相反転回路80と移相回路10Ｃ、10Ｌとを接続した場合の全体の伝達関数Ｋ1は、
【数２５】
【０１０２】
したがって、第３実施例の同調増幅器１ｂは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（移相回路10Ｃおよび10Ｌの各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2）の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【０１０３】
このように、この実施例の同調増幅器１ｂによれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路10Ｃ、10Ｌ内の可変抵抗16の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【０１０４】
また、第１実施例等と同様に、インダクタ17は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ17を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｂの全体を半導体基板上に形成して集積回路とすることも容易である。
【０１０５】
なお、この実施例の同調増幅器１ｂでは、前段に移相回路10Ｃを、後段に移相回路10Ｌをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路10Ｌを、後段に移相回路10Ｃをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【０１０６】
（第４実施例）
上述した第３実施例の同調増幅器１ｂでは−型の２つの移相回路を接続した場合を説明したが、＋型の移相回路を２段接続することにより同調増幅器を構成するようにしてもよい。
【０１０７】
図１９は、第４実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｃは、入力信号の位相を反転する位相反転回路80と、図５あるいは図１５に示す＋型の２つの移相回路30Ｌ、30Ｃと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路30Ｃから出力される信号（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【０１０８】
上述した第１実施例および第２実施例で説明したように、＋型の２つの移相回路30Ｌ、30Ｃのそれぞれは、入力信号の周波数ωが０から∞まで変化するにしたがって位相シフト量が０°から１８０°まで変化する。例えば、移相回路30Ｌ内のＬＲ回路の時定数と移相回路30Ｃ内のＣＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路30Ｌ、30Ｃのそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路30Ｌ、30Ｃの全体によって位相が１８０°シフトされるとともに、前段に設けられた位相反転回路80によって位相が反転されるため、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路30Ｃから出力される。
【０１０９】
また、後段の移相回路30Ｃの出力は、帰還抵抗70を介して位相反転回路80の入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された信号が位相反転回路80に入力されている。
【０１１０】
このような帰還ループを形成することにより、位相反転回路80によって信号の位相が反転されるとともに、ある周波数において２つの移相回路30Ｌ、30Ｃによって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路80や２つの移相回路30Ｌ、30Ｃの各増幅度を調整して、同調増幅器１ｃ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【０１１１】
ところで、上述した位相反転回路80および２つの移相回路30Ｌ、30Ｃは、その全体を伝達関数Ｋ1を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは(14)式で表すことができる。
【０１１２】
また、移相回路30Ｌおよび30Ｃの各伝達関数をともにＫ3とすると、このＫ3は(16)式で表される。この伝達関数Ｋ3は、(15)式に示す移相回路10Ｃ、10Ｌの伝達関数Ｋ2の符号「−」を「＋」に変えただけであるため、位相反転回路80と移相回路30Ｌ、30Ｃを接続した場合の全体の伝達関数Ｋ1は、第３実施例と同様に(25)式に示したものをそのまま適用することができる。このため、同調増幅器１ｃの全体の伝達関数も(18)式に示したＡをそのまま適用することができる。
【０１１３】
したがって、第４実施例の同調増幅器１ｃは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（移相回路30Ｌおよび30Ｃの各時定数が異なる場合であってそれぞれをＴ1、Ｔ2とした場合には、ω＝１／√（Ｔ1・Ｔ2）の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【０１１４】
このように、この実施例の同調増幅器１ｃによれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路30Ｌ、30Ｃ内の可変抵抗36の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【０１１５】
また、第１実施例等と同様に、インダクタ37は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ37を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｃの全体を半導体基板上に形成して集積回路とすることも容易である。
【０１１６】
なお、この実施例の同調増幅器１ｃでは、前段に移相回路30Ｌを、後段に移相回路30Ｃをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路30Ｃを、後段に移相回路30Ｌをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【０１１７】
（その他の実施例）
上述した各実施例の同調増幅器に含まれる非反転回路50あるいは位相反転回路80は、トランジスタやオペアンプや抵抗等を組み合わせて簡単に構成することができる。
【０１１８】
図２０は、オペアンプを用いて構成した非反転回路と位相反転回路の具体例を示す図である。同図(Ａ)に示す非反転回路50は、反転入力端子が抵抗54を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗56が接続されたオペアンプ52を含んで構成されており、２つの抵抗54、56の抵抗比によって定まる所定の増幅度を有するバッファとして機能する。オペアンプ52の非反転入力端子に交流信号が入力されると、オペアンプ52の出力端子からは同相の信号が出力される。
【０１１９】
また、同図(Ｂ)に示す位相反転回路80は、入力信号が抵抗84を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ82と、このオペアンプ82の反転入力端子と出力端子との間に接続された抵抗86とを含んで構成されている。この位相反転回路80は、２つの抵抗84、86の抵抗比によって定まる所定の増幅度を有しており、抵抗84を介してオペアンプ82の反転入力端子に交流信号が入力されると、オペアンプ82の出力端子からは位相が反転した逆相の信号が出力される。
【０１２０】
ところで、上述した各実施例の同調増幅器は、２つの移相回路と非反転回路あるいは位相反転回路によって構成されており、接続された複数の回路の全体によって所定の周波数において合計の位相シフト量を０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路あるいは位相反転回路とをどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１２１】
図２１は、タイプが異なる２つの移相回路と非反転回路とを組み合わせて同調増幅器を構成した場合において、２つの移相回路と非反転回路50の接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子70ａとして帰還抵抗70を、入力側インピーダンス素子74ａとして入力抵抗74を使用する。
【０１２２】
但し、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａをともにキャパシタにより、あるいは帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【０１２３】
図２１(Ａ)には、タイプが異なる（一方が−型であって他方が＋型である）２つの移相回路の後段に非反転回路50を配置した構成が示されている。このように、後段に非反転回路50を配置した場合には、この非反転回路50に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【０１２４】
図２１(Ｂ)には、タイプが異なる２つの移相回路の中間に非反転回路50を配置した構成が示されている。このように、中間に非反転回路50を配置した場合には、前段の移相回路10Ｃ等と後段の移相回路30Ｌ等の相互干渉を完全に防止することができる。
【０１２５】
図２１(Ｃ)には、タイプが異なる２つの移相回路の前段に非反転回路50を配置した構成が示されており、図１に示した同調増幅器１や図１１に示した同調増幅器１ａに対応している。このように、前段に非反転回路50を配置した場合には、前段の移相回路10Ｃ等に対する帰還側インピーダンス素子70ａや入力側インピーダンス素子74ａの影響を最小限に抑えることができる。
【０１２６】
同様に、図２２は、同タイプの２つの移相回路位相反転回路を組み合わせて同調増幅器を構成した場合において、２つの移相回路と位相反転回路80の接続状態を示す図である。なお、図２１について説明したように、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子70ａとして帰還抵抗70を、入力側インピーダンス素子74ａとして入力抵抗74を使用する。但し、帰還側インピーダンス素子70ａおよび入力側インピーダンス素子74ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、キャパシタ等によって形成するようにしてもよい。
【０１２７】
図２２(Ａ)には、同タイプの２つの移相回路の後段に位相反転回路80を配置した構成が示されている。このように、後段に位相反転回路80を配置した場合には、この位相反転回路80に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【０１２８】
図２２(Ｂ)には、同タイプの２つの移相回路の間に位相反転回路80を配置した構成が示されている。このように、中間に位相反転回路80を配置した場合には、２つの移相回路間の相互干渉を完全に防止することができる。
【０１２９】
図２２(Ｃ)には、２つの移相回路の前段に位相反転回路80を配置した構成が示されており、図１８に示した同調増幅器１ｂや図１９に示した同調増幅器１ｃに対応している。このように、前段に位相反転回路80を配置した場合には、前段の移相回路10Ｃ等に対する帰還側インピーダンス素子70ａや入力側インピーダンス素子74ａの影響を最小限に抑えることができる。
【０１３０】
また、上述した各実施例において示した移相回路には可変抵抗16あるいは36が含まれている。これらの可変抵抗16、36は、具体的には接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。
【０１３１】
図２３は、ＣＲ回路を有する２種類の移相回路10Ｃあるいは30Ｃ内の可変抵抗16あるいは36をＦＥＴに置き換えた場合の移相回路の構成を示す図である。同図(Ａ)には、移相回路10Ｃにおいて可変抵抗16をＦＥＴに置き換えた構成が示されている。同図(Ｂ)には、移相回路30Ｃにおいて可変抵抗36をＦＥＴに置き換えた構成が示されている。
【０１３２】
同様に、図２４はＬＲ回路を有する２種類の移相回路10Ｌあるいは30Ｌ内の可変抵抗16あるいは36をＦＥＴに置き換えた場合の移相回路の構成を示す図である。同図(Ａ)には、移相回路10Ｌにおいて可変抵抗16をＦＥＴに置き換えた構成が示されている。同図(Ｂ)には、移相回路30Ｌにおいて可変抵抗36をＦＥＴに置き換えた構成が示されている。
【０１３３】
このように、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗16あるいは36の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【０１３４】
なお、図２３あるいは図２４に示した各移相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチャネルのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのゲートとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１３５】
また、上述した各実施例において示した移相回路10Ｃあるいは30Ｃは、キャパシタ14あるいは34と直列に接続された可変抵抗16あるいは36の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ14、34を可変容量素子によって形成し、その静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
【０１３６】
図２５は、各実施例において示した移相回路10Ｃあるいは30Ｃ内のキャパシタ14あるいは34を可変容量ダイオードに置き換えた場合の移相回路の構成を示す図である。同図(Ａ)には、図１等に示した移相回路10Ｃにおいて、可変抵抗16を固定抵抗に置き換えるとともにキャパシタ14を可変容量ダイオードに置き換えた構成が示されている。同図(Ｂ)には、図１１等に示した移相回路30Ｃにおいて、可変抵抗36を固定抵抗に置き換えるとともにキャパシタ34を可変容量ダイオードに置き換えた構成が示されている。
【０１３７】
なお、図２５(Ａ)、(Ｂ)において、可変容量ダイオードに直列に接続されたキャパシタは、可変容量ダイオードのアノード・カソード間に逆バイアス電圧を印加する際にその直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、図２５(Ａ)、(Ｂ)に示したキャパシタの両端の電位は直流成分をみると一定であるため、交流成分の振幅より大きな逆バイアス電圧をアノード・カソード間に印加することにより、各可変容量ダイオードを容量可変のキャパシタとして機能させることができる。
【０１３８】
このように、キャパシタ14あるいは34を可変容量ダイオードで構成し、そのアノード・カソード間に印加する逆バイアス電圧の大きさを可変に制御してこの可変容量ダイオードの静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【０１３９】
ところで、上述した図２５(Ａ)、(Ｂ)では可変容量素子として可変容量ダイオードを用いたが、ソースおよびドレインを直流的に固定電位に接続するとともにゲートに可変電圧を印加したＦＥＴを用いるようにしてもよい。上述したように、図２５(Ａ)、(Ｂ)に示した可変容量ダイオードの両端電位は直流的に固定されているため、これらの可変容量ダイオードを上述したＦＥＴに置き換えるだけでよく、ゲートに印加する電圧を可変することによりゲート容量、すなわちＦＥＴが有する静電容量を変えることができる。
【０１４０】
また、上述した図２５(Ａ)、(Ｂ)では可変容量ダイオードの静電容量のみを可変したが、同時に可変抵抗16あるいは36の抵抗値を可変するようにしてもよい。図２５(Ｃ)には、図１等に示した移相回路10Ｃにおいて、可変抵抗16を用いるとともにキャパシタ14を可変容量ダイオードに置き換えた構成が示されている。同図(Ｄ)には、図１１等に示した移相回路30Ｃにおいて、可変抵抗36を用いるとともにキャパシタ34を可変容量ダイオードに置き換えた構成が示されている。これらにおいて可変容量ダイオードをゲート容量可変のＦＥＴに置き換えてもよいことは当然である。
【０１４１】
また、図２５(Ｃ)、(Ｄ)に示した可変抵抗を図２３に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１４２】
このように、可変抵抗と可変容量素子を組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変容量素子の静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【０１４３】
同様に、上述した各実施例において示した移相回路10Ｌあるいは30Ｌは、インダクタ17あるいは37と直列に接続された可変抵抗16あるいは36の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ17、37を可変インダクタによって形成し、そのインダクタンスを変化させることにより全体の同調周波数を変えるようにしてもよい。
【０１４４】
図２６は、各実施例において示した移相回路10Ｌあるいは30Ｌ内のインダクタ17あるいは37を可変インダクタに置き換えた場合の移相回路の構成を示す図である。
【０１４５】
同図(Ａ)には、図１１等に示した移相回路10Ｌにおいて、可変抵抗16を固定抵抗に置き換えるとともにインダクタ17を可変インダクタ17ａに置き換えた構成が示されている。同図(Ｂ)には、図１等に示した移相回路30Ｌにおいて、可変抵抗36を固定抵抗に置き換えるとともにインダクタ37を可変インダクタ37ａに置き換えた構成が示されている。
【０１４６】
このように、インダクタ17あるいは37を可変インダクタ17ａあるいは37ａに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１４７】
ところで、上述した図２６(Ａ)、(Ｂ)では可変インダクタ17ａあるいは37ａのインダクタンスのみを可変したが、同時に可変抵抗16あるいは36の抵抗値を可変するようにしてもよい。図２６(Ｃ)には、図１１等に示した移相回路10Ｌにおいて、可変抵抗16を用いるとともにインダクタ17を可変インダクタ17ａに置き換えた構成が示されている。同図(Ｄ)には、図１等に示した移相回路30Ｌにおいて、可変抵抗36を用いるとともにインダクタ37を可変インダクタ37ａに置き換えた構成が示されている。
【０１４８】
また、図２６(Ｃ)、(Ｄ)に示した可変抵抗を図２４に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１４９】
このように、可変抵抗と可変インダクタを組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変インダクタのインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１５０】
また、上述したように可変抵抗や可変容量素子あるいは可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗やキャパシタあるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。
【０１５１】
例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシタを用意しておいて、１つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオに各実施例の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【０１５２】
図２７は、図２６に示した可変インダクタ17ａの具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ17ａの構造は、そのまま可変インダクタ37ａにも適用することができる。
【０１５３】
同図に示す可変インダクタ17ａは、半導体基板110上に形成された渦巻き形状のインダクタ導体112と、その外周を周回するように形成された制御用導体114と、これらインダクタ導体112および制御用導体114の両方を覆うように形成された絶縁性磁性体118とを含んで構成されている。
【０１５４】
上述した制御用導体114は、制御用導体114の両端に可変のバイアス電圧を印加するために可変電圧電源116が接続され、この可変電圧電源116によって印加する直流バイアス電圧を可変に制御することにより、制御用導体114に流れるバイアス電流を変化させることができる。
【０１５５】
また、半導体基板110は、例えばｎ型シリコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例えばゲルマニウムやアモルファスシリコン等の非晶質材料）が用いられる。また、インダクタ導体112は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【０１５６】
なお、図２７に示した半導体基板110には、可変インダクタ17ａの他に図１１等に示した同調増幅器の他の構成部品が形成されている。
【０１５７】
図２８は、図２７に示した可変インダクタ17ａのインダクタ導体112および制御用導体114の形状をさらに詳細に示す図である。
【０１５８】
同図に示すように、内周側に位置するインダクタ導体112は、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極122、124が接続されている。同様に、外周側に位置する制御用導体114は、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極126、128が接続されている。
【０１５９】
図２９は、図２８のＡ−Ａ線拡大断面図であり、インダクタ導体112と制御用導体114を含む絶縁性磁性体118の横断面が示されている。
【０１６０】
同図に示すように、半導体基板110表面に絶縁性の磁性体膜118ａを介してインダクタ導体112および制御用導体114が形成されており、さらにその表面に絶縁性の磁性体膜118ｂが被覆形成されている。これら２つの磁性体膜118ａ、118ｂによって図２７に示した絶縁性磁性体118が形成されている。
【０１６１】
例えば、磁性体膜118ａ、118ｂとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法（ＭＢＥ法）、化学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【０１６２】
なお、絶縁膜130は、非磁性体材料によって形成されており、インダクタ導体112および制御用導体114の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜118ａ、118ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体112が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ17ａを実現することができる。
【０１６３】
このように、図２７等に示した可変インダクタ17ａは、インダクタ導体112と制御用導体114とを覆うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が形成されており、制御用導体114に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体118を磁路とするインダクタ導体112の飽和磁化特性が変化し、インダクタ導体112が有するインダクタンスが変化する。
【０１６４】
したがって、インダクタ導体112のインダクタンスそのものを直接変化させることができ、しかも、半導体基板110上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板110上には同調増幅器１等の他の構成部品を形成することも可能であるため、各実施例の同調増幅器の全体を集積化によって一体形成する場合に適している。
【０１６５】
なお、図２７等に示した可変インダクタ17ａは、図３０あるいは図３１に示すように、インダクタ導体112と制御用導体114とを交互に周回させたり、インダクタ導体112と制御用導体114とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体114に流す直流バイアス電流を変化させることにより絶縁性磁性体118の飽和磁化特性を変えることができ、インダクタ導体112が有するインダクタンスをある範囲で変化させることができる。
【０１６６】
また、図２７等に示した可変インダクタ17ａは、半導体基板110上にインダクタ導体112等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【０１６７】
また、磁性体膜118ａ、118ｂとして絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換えて使用すると、インダクタ導体112等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体112等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【０１６８】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【０１６９】
また、図２７等に示した可変インダクタ17ａは、インダクタ導体112と制御用導体114の両方の全体を絶縁性磁性体118で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。
【０１７０】
図３２は、絶縁性磁性体118を部分的に形成した可変インダクタを示す図である。同図に示すように、絶縁性磁性体118がインダクタ導体112と制御用導体114の一部を覆うように形成されており、この部分的に形成された絶縁性磁性体118によって磁路が形成される。このように、磁路となる絶縁性磁性体（あるいは導電性磁性体でもよい）118を部分的に形成した場合には、磁路が狭まることによりインダクタ導体112および制御用導体114によって生じる磁束が飽和しやすくなる。したがって、制御用導体114に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体112のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【０１７１】
また、図２７等に示した可変インダクタ17ａは、インダクタ導体112と制御用導体114とを同心状に巻回して形成したが、これら各導体を半導体基板110表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【０１７２】
図３３は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ17ｂの概略を示す平面図である。
【０１７３】
同図に示す可変インダクタ17ｂは、半導体基板110上に形成された渦巻き形状のインダクタ導体112ａと、このインダクタ導体112ａと隣接した位置に形成された渦巻き形状の制御用導体114ａと、インダクタ導体112ａと制御用導体114ａの各渦巻き中心を覆うように形成された絶縁性磁性体（あるいは導電性磁性体）119とを含んで構成されている。
【０１７４】
図２７等に示した可変インダクタ17ａと同様に、制御用導体114ａにはその両端に可変のバイアス電圧を印加するために可変電圧電源116が接続されており、この可変電圧電源116によって印加するバイアス電圧を可変に制御することにより、制御用導体114ａに流れる所定のバイアス電流を変化させることができる。
【０１７５】
図３４は、図３３に示した可変インダクタ17ｂのインダクタ導体112ａおよび制御用導体114ａの形状をさらに詳細に示した図である。
【０１７６】
同図に示すように、インダクタ導体112ａは、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極122、124が接続されている。同様に、インダクタ導体112ａに隣接して配置された制御用導体114ａは、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極126、128が接続されている。
【０１７７】
図３５は、図３４のＢ−Ｂ線拡大断面図であり、インダクタ導体112ａと制御用導体114ａを含む絶縁性磁性体119の横断面が示されている。
【０１７８】
同図に示すように、半導体基板110表面に絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が形成されており、その表面にインダクタ導体112ａおよび制御用導体114ａがそれぞれ形成されている。そして、これらインダクタ導体112ａと制御用導体114ａの各中心部を貫くようにさらに表面に絶縁性の磁性体膜119ｂが被覆形成されている。これら２つの磁性体膜119ａ、119ｂによってインダクタ導体112ａと制御用導体114ａの共通の磁路となる環状の磁性体119が形成されている。
【０１７９】
なお、図３５に示した絶縁性の非磁性体膜132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さらにそれらの表面においてインダクタ導体112ａと制御用導体114ａのそれぞれをほぼ同じ高さに形成するためのものである。したがって、インダクタ導体112ａおよび制御用導体114ａに多少の段差が生じてもよい場合には、非磁性体膜132を形成せずに、半導体基板110上に直接インダクタ導体112ａおよび制御用導体114ａの一部を形成するようにしてもよい。
【０１８０】
また、磁性体膜119ａ表面のインダクタ導体112ａおよび制御用導体114ａの各周回部分の間には、図２７等に示した可変インダクタ17ａと同様に絶縁膜130が形成されている。このように部分的に絶縁膜130を充填して各周回部分間の磁性体膜119ａ、119ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体112ａによって発生した磁束は、そのほとんどが磁性体膜119ａ、119ｂを通って制御用導体114ａと交差するようになる。したがって、漏れ磁束を少なくすることにより、インダクタ導体112ａが発生する磁束を有効に利用して大きなインダクタンスを得ることができる。
【０１８１】
このように、上述した可変インダクタ17ｂは、インダクタ導体112ａと制御用導体114ａの各渦巻き中心を通るように環状の絶縁性磁性体119（磁性体膜119ａ、119ｂ）が形成されている。したがって、制御用導体114ａに流す直流バイアス電流を可変に制御することにより、上述した磁性体119を磁路とするインダクタ導体112ａの飽和磁化特性が変化し、インダクタ導体112ａが有するインダクタンスも変化する。
【０１８２】
また、上述した各実施例の同調増幅器１等を半導体基板上に形成した場合には、移相回路10Ｃ、30Ｃ内のキャパシタ14あるいは34としてあまり大きな静電容量を設定することができない。したがって、半導体基板上に実際に形成したキャパシタの小さな静電容量を、回路を工夫することにより見かけ上大きくすることができれば、時定数Ｔを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【０１８３】
図３６は、図１等に示した移相回路10Ｃ、30Ｃに用いたキャパシタ14あるいは34を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるキャパシタの静電容量を見かけ上大きくみせる静電容量変換回路として機能する。なお、図３６に示した回路全体が移相回路10Ｃあるいは30Ｃに含まれるキャパシタ14あるいは34に対応している。
【０１８４】
図３６に示す静電容量変換回路14ａは、所定の静電容量Ｃ0を有するキャパシタ210と、２つのオペアンプ212、214と、４つの抵抗216、218、220、222とを含んで構成されている。
【０１８５】
１段目のオペアンプ212は、出力端子と反転入力端子との間に抵抗218（この抵抗値をＲ18とする）が接続されており、さらにこの反転入力端子が抵抗216（この抵抗値をＲ16とする）を介して接地されている。
【０１８６】
１段目のオペアンプ212の非反転入力端子に印加される電圧Ｅ1と出力端子に現れる電圧Ｅ2との間には、
【数２６】
【０１８７】
また、２段目のオペアンプ214は、出力端子と反転入力端子との間に抵抗222（この抵抗値をＲ22とする）が接続されているとともに反転入力端子と上述したオペアンプ212の出力端子との間に抵抗220（この抵抗値をＲ20とする）が接続されており、さらに非反転入力端子が接地されている。
【０１８８】
２段目のオペアンプ214の出力端子に現れる電圧をＥ3とすると、この電圧Ｅ3と１段目のオペアンプ212の出力端子に現れる電圧Ｅ2との間には、
【数２７】
【０１８９】
また、このような接続がなされた１段目のオペアンプ212の非反転入力端子と２段目のオペアンプ214の出力端子との間には、上述したように所定の静電容量を有するキャパシタ210が接続されている。
【０１９０】
図３６に示した静電容量変換回路14ａにおいて、キャパシタ210を除く回路全体の伝達関数をＫ4とすると、静電容量変換回路14ａは図３７に示すシステム図で表すことができる。図３８は、これをミラーの定理によって変換したシステム図である。
【０１９１】
図３７に示したインピーダンスＺ0を用いて図３８に示したインピーダンスＺ1を表すと、
【数２８】
【数２９】
となる。この(30)式は、静電容量変換回路14ａにおいてキャパシタ210が有する静電容量Ｃ0が見掛け上は（１−Ｋ4）倍になったことを示している。
【０１９２】
したがって、利得Ｋ4が負の場合には常に（１−Ｋ4）は１より大きくなるため、静電容量Ｃ0を大きいほうに変化させることができる。
【０１９３】
ところで、図３６に示した静電容量変換回路14ａにおける増幅器の利得、すなわちオペアンプ212と214の全体により構成される増幅器の利得Ｋ4は、(26)式および(27)式から、
【数３１】
【数３２】
【０１９４】
また、１段目のオペアンプ212による増幅器の利得が１の場合、すなわち上述したようにＲ16を無限大（抵抗216を除去）、あるいはＲ18を０Ωに設定したときであってＲ18／Ｒ16＝０の場合には、上述した(32)式は簡略化されて、
【数３３】
【０１９５】
図３９は、図３６に示した第１のオペアンプ212の反転入力端子に接続されている抵抗216を除去した静電容量変換回路14ｂの構成を示す図である。この場合には、端子224、226間に現れる静電容量Ｃは(33)式により表されるため、Ｒ22とＲ20の比を変化させるだけでＣ0を大きいほうに変化させることができる。
【０１９６】
このように、上述した静電容量変換回路14ａあるいは14ｂは、抵抗220と抵抗222との抵抗比Ｒ22／Ｒ20あるいは抵抗216と抵抗218との抵抗比Ｒ18／Ｒ16を変えることにより、実際に半導体基板上に形成するキャパシタ210の静電容量Ｃ0を見掛け上大きい方に変換することができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さな静電容量Ｃ0を有するキャパシタ210を形成しておいて、図３６あるいは図３９に示した回路によって大きな静電容量Ｃに変換することができ、集積化に際して好都合となる。
【０１９７】
また、抵抗216、218、220、222の中の少なくとも１つ（図３９に示した静電容量変換回路14ｂの場合は抵抗220、222の少なくとも１つ）を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、容易に静電容量が可変の静電容量変換回路を形成することができる。したがって、この静電容量変換回路を図２５に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、各実施例の同調増幅器の同調周波数を任意に変更することができる。
【０１９８】
なお、上述したように第１段目のオペアンプ212は入力インピーダンスを高くするためのバッファとして用いているため、このオペアンプ212をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０１９９】
図４０は、１段目にエミッタホロワ回路を用いた静電容量変換回路14ｃの構成を示す図である。同図に示す静電容量変換回路14ｃは、図３６に示した１段目のオペアンプ212および２つの抵抗216、218をバイポーラトランジスタと抵抗からなるエミッタホロワ回路228に置き換えた構成を有している。
【０２００】
図４１は、１段目にソースホロワ回路を用いた静電容量変換回路14ｄの構成を示す図である。同図に示す静電容量変換回路14ｄは、図３６に示した１段目のオペアンプ212および２つの抵抗216、218をＦＥＴと抵抗からなるソースホロワ回路230に置き換えた構成を有している。
【０２０１】
また、上述した静電容量変換回路14ｃ、14ｄのそれぞれは、オペアンプ214に接続されている抵抗220、222の抵抗比を変えることにより端子224、226間の見掛け上の静電容量Ｃを任意に変化させることができる点は図３６等に示した静電容量変換回路14ａ等と同じである。したがって、抵抗220、222の少なくとも一方を、接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続した可変抵抗に置き換えることにより、静電容量が可変の静電容量変換回路を構成することができ、この静電容量変換回路を図２５に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、各実施例の同調増幅器の同調周波数を任意に変更することができる。
【０２０２】
ところで、上述した図３６〜図４１では、所定の利得を有する増幅器とキャパシタとを組み合わせることにより、見かけ上の静電容量を実際にキャパシタ素子が有する静電容量より大きくする場合を説明したが、キャパシタの代わりにインダクタを用い、このインダクタが有するインダクタンスを見かけ上大きくすることもできる。
【０２０３】
すなわち、上述したように図３７に示したインピーダンスＺ0を用いて図３８に示したインピーダンスＺ1を表すと(28)式のようになる。ここで、インダクタンスＬ0を有するインダクタの場合には、インピーダンスＺ0＝ｊωＬ0であり、これを(28)式に代入して、
【数３４】
【０２０４】
図４２は、図１１等に示した移相回路10Ｌ、30Ｌに用いたインダクタ17あるいは37を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子（インダクタ導体）のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図４２に示した回路全体が移相回路10Ｌ、30Ｌに含まれるインダクタ17あるいは37に対応している。
【０２０５】
図４２に示すインダクタンス変換回路17ｃは、所定のインダクタンスＬ0を有するインダクタ260と、２つのオペアンプ262、264と、２つの抵抗266、268とを含んで構成されている。
【０２０６】
１段目のオペアンプ262は、出力端子が反転入力端子に接続された利得１の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、２段目のオペアンプ264も出力端子が反転入力端子に接続されており、利得１の非反転増幅器として機能する。また、これら２つの非反転増幅器の間には抵抗266と268による分圧回路が挿入されている。
【０２０７】
このように、間に分圧回路を挿入することにより、２つの非反転増幅器を含む増幅器全体の利得を０から１の間で自由に設定することができる。
【０２０８】
図４２に示したインダクタンス変換回路17ｃにおいて、インダクタ260を除く回路（増幅器）全体の伝達関数をＫ4とすると、この利得Ｋ4は抵抗266と268によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をＲ66、Ｒ68とすると、
【数３６】
【数３７】
【０２０９】
このように、上述したインダクタンス変換回路17ｃは、２つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ260のインダクタンスＬ0を見かけ上大きくすることができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さなインダクタンスＬ0を有するインダクタ260をスパイラル状の導体等によって形成しておいて、図４２に示したインダクタンス変換回路によって大きなインダクタンスＬに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、図１に示した同調増幅器１等の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０２１０】
なお、抵抗266、268による分圧回路の分圧比を固定した場合の他、これら２つの抵抗266、268の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図４２に示したオペアンプ262、264を含んで構成される増幅器全体の利得が変わり、端子254、256間のインダクタンスＬも連続的に変化する。したがって、このインダクタンス変換回路17ｃを図２６に示した可変インダクタ17ａ等の代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０２１１】
また、図４２に示したインダクタンス変換回路17ｃは、２つのオペアンプ262、264を含む増幅器全体の利得が１以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０２１２】
図４３は、オペアンプ262、264を含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図である。同図(Ａ)に示すインダクタンス変換回路17ｄは、エミッタに２つの抵抗274、276が接続されたバイポーラトランジスタ278と、この２つの抵抗274、276による分圧点とトランジスタ278のベースとの間に接続されたインダクタ260と、直流電流阻止用のキャパシタ280とを含んで構成されている。インダクタ260の一方端側に挿入されたキャパシタ280は、周波数特性に影響を与えないようにそのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量に設定されている。
【０２１３】
上述したエミッタホロワ回路の利得は、主に２つの抵抗274、276の抵抗比に応じて決まり、しかもその利得は常に１未満であるため、(35)式からわかるように、実際にインダクタ260が有するインダクタンスＬ0を見掛け上大きくすることができる。しかも、１つのエミッタホロワ回路を用いているだけであり、回路構成が簡略化でき、最高動作周波数も高く設定することができる。
【０２１４】
図４３(Ｂ)はその変形例を示す図であり、同図(Ａ)の２つの抵抗274、276を可変抵抗282に置き換えた点が異なっている。このように可変抵抗282を用いることにより、利得を任意にしかも連続的に変化させることができるため、見掛け上のインダクタンスＬも任意にしかも連続的に変化させることができ、このインダクタンス変換回路17ｅを図２６に示した可変インダクタ17ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０２１５】
なお、図４３(Ｂ)に示したインダクタンス変換回路17ｅは、同図(Ａ)の２つの抵抗274、276を１つの可変抵抗282に置き換えているが、これら２つの抵抗274、276の少なくとも一方を可変抵抗によって構成するようにしてもよい。
【０２１６】
図４４は、図４３(Ａ)および(Ｂ)に示したインダクタンス変換回路17ｄ、17ｅのそれぞれをソースホロワ回路によって実現したものであり、バイポーラトランジスタ278をＦＥＴ284に置き換えたものである。図４４(Ａ)が図４３(Ａ)に、図４４(Ｂ)が図４３(Ｂ)にそれぞれ対応している。
【０２１７】
図４５は、図４２に示したインダクタンス変換回路17ｃの変形例を示す図である。図４５に示すインダクタンス変換回路17ｆは、ｎｐｎ型のバイポーラトランジスタ286およびそのエミッタに接続された抵抗290と、ｐｎｐ型のバイポーラトランジスタ288とそのエミッタに接続された抵抗292と、インダクタンスＬ0を有するインダクタ260とを含んで構成されている。
【０２１８】
上述した一方のトランジスタ286と抵抗290により第１のエミッタホロワ回路が、他方のトランジスタ288と抵抗292により第２のエミッタホロワ回路がそれぞれ形成され、それらが縦続接続されている。しかも、ｎｐｎ型のトランジスタ286とｐｎｐ型のトランジスタ288を用いているため、インダクタ260の一方端であるトランジスタ286のベース電位とトランジスタ288のエミッタ電位とをほぼ同じに設定することができ、直流電流阻止用のキャパシタが不要となる。
【０２１９】
なお、この発明は上記実施例に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０２２０】
例えば、上述した各実施例の同調増幅器においては、移相回路10Ｃ、10Ｌあるいは移相回路30Ｃ、30Ｌ内の差動増幅器12、32によって２入力の差分を２倍に増幅して各移相回路の出力とすることにより、同調増幅器のループゲインをほぼ１に設定するようにしたが、差動増幅器12、32の増幅度をこれ以外の値に設定してもよい。例えば、各差動増幅器12、32において２入力の差分を増幅せずに、あるいは２倍以外の増幅度で増幅して出力するとともに、非反転回路50あるいは位相反転回路80の増幅度を調整して同調増幅器のループゲインをほぼ１に設定するようにしてもよい。
【０２２１】
また、図１等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗70を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗74を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図２３に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０２２２】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のＦＥＴにより構成して最大減衰量を任意に変更可能に形成してもよい。
【０２２３】
また、上述した実施例の同調増幅器１等には２つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも１つの素子定数を変える場合の他、一方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも１つの素子定数を変える場合が考えられる。あるいは、図１等に示した各移相回路内の可変抵抗16、36等を抵抗値が固定の抵抗に置き換えて、同調周波数が固定の同調増幅器を構成するようにしてもよい。
【０２２４】
【発明の効果】
以上の各実施例に基づく説明から明らかなように、同調周波数が高い場合にはこの発明の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。また、各移相回路内のインダクタのインダクタンスをインダクタンス変換回路を用いて、あるいはキャパシタの静電容量を静電容量変換回路を用いて大きいほうに変換することができ、同調周波数を低周波化することもできる。
【０２２５】
特に、各移相回路におけるＣＲ回路あるいはＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン間のチャネルを使用し、このＦＥＴのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【０２２６】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるＣＲ回路あるいはＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【図面の簡単な説明】
【図１】この発明を適用した第１実施例の同調増幅器の構成を示す回路図、
【図２】図１に示した前段の移相回路の構成を抜き出して示した図、
【図３】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
【図４】図２に示した移相回路を等価的に表した図、
【図５】図１に示した後段の移相回路の構成を抜き出して示した図、
【図６】後段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図７】図５に示した移相回路を等価的に表した図、
【図８】２つの移相回路および非反転回路の全体を伝達関数Ｋ1を有する回路に置き換えたシステム図、
【図９】図８に示すシステムをミラーの定理によって変換したシステム図、
【図１０】この実施例の同調増幅器の同調特性を示す図、
【図１１】この発明を適用した第２実施例の同調増幅器の構成を示す回路図、
【図１２】図１１に示した前段の移相回路の構成を抜き出して示した図、
【図１３】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図１４】図１２に示した移相回路を等価的に表した図、
【図１５】図１１に示した後段の移相回路の構成を抜き出して示した図、
【図１６】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
【図１７】図１５に示した移相回路を等価的に表した図、
【図１８】第３実施例の同調増幅器の構成を示す回路図、
【図１９】第４実施例の同調増幅器の構成を示す回路図、
【図２０】非反転回路および位相反転回路の具体例を示す図、
【図２１】移相回路と非反転回路との接続形態を示す図、
【図２２】移相回路と位相反転回路との接続形態を示す図、
【図２３】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図２４】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図２５】移相回路のキャパシタを可変容量ダイオードに置き換えた移相回路の構成を示す図、
【図２６】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図、
【図２７】可変インダクタの一例を示す図、
【図２８】図２７に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２９】図２８のＡ−Ａ線拡大断面図、
【図３０】図２７に示した可変インダクタの変形例を示す図、
【図３１】図２７に示した可変インダクタの変形例を示す図、
【図３２】図２７に示した可変インダクタの変形例を示す図、
【図３３】可変インダクタの他の例を示す図、
【図３４】図３３に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図３５】図３４のＢ−Ｂ線拡大断面図、
【図３６】キャパシタが実際に有する静電容量を見かけ上大きくする静電容量変換回路の構成を示す図、
【図３７】図３６に示した回路を伝達関数を用いて表した図、
【図３８】図３７に示す構成をミラーの定理によって変換した図、
【図３９】図３６の回路を簡略化した静電容量変換回路の構成を示す図、
【図４０】１段目にエミッタホロワ回路を用いた静電容量変換回路の構成を示す図、
【図４１】１段目にソースホロワ回路を用いた静電容量変換回路の構成を示す図、
【図４２】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図、
【図４３】図４２に含まれる２つのオペアンプを含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図、
【図４４】図４３の回路をソースホロワ回路によって実現した構成を示す図、
【図４５】インダクタンス変換回路の変形例を示す図、
【図４６】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
10Ｃ、30Ｌ 移相回路
12、32 差動増幅器
14、39 キャパシタ
16、36 可変抵抗
37 インダクタ
18、20、38、40 抵抗
50 非反転回路
70 帰還抵抗
74 入力抵抗
90 入力端子
92 出力端子
Claims (31)
- 入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
を備え、前記第１および第２の移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、前記第１および第２の移相回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。 - 入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。 - 請求項１または２において、
前記第２の直列回路を構成する前記キャパシタあるいは前記インダクタからなるリアクタンス素子と前記第３の抵抗の接続の仕方を、前記２つの移相回路において反対にしたことを特徴とする同調増幅器。 - 入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とキャパシタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記キャパシタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第１の移相回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む第２の移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
を備え、前記第１および第２の移相回路と前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。 - 請求項４において、
前記第２の直列回路を構成する前記キャパシタあるいは前記インダクタからなるリアクタンス素子と前記第３の抵抗の接続の仕方を、前記２つの移相回路において同じにしたことを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする同調増幅器。 - 請求項６において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記第３の抵抗を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項７または８において、
前記可変抵抗をＦＥＴのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする同調増幅器。 - 請求項７または８において、
前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとを並列接続することにより形成し、極性が異なる各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の一方に含まれる前記キャパシタを可変容量素子により形成し、この静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１１において、
前記可変容量素子を逆バイアス電圧が変更可能な可変容量ダイオード、あるいはゲート電圧可変によってゲート容量が変更可能なＦＥＴによって形成することを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の一方に含まれる前記インダクタが有するインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１３において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体とほぼ同心状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体とを覆うように形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。 - 請求項１３において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体に隣接する位置にほぼ平面状で渦巻き形状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体の各渦巻き中心を貫通するように環状に形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記第３の抵抗として抵抗値が固定の複数の抵抗を有しており、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の一方に含まれる前記キャパシタとして静電容量が固定の複数のキャパシタを有しており、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の一方に含まれる前記インダクタとしてインダクタンスが固定の複数のインダクタを有しており、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の一方に含まれる前記キャパシタを、利得が負の値を有する増幅器と、前記増幅器の入出力間に並列接続されたキャパシタ素子に置き換えることにより、前記増幅器の入力側からみた静電容量を実際に前記キャパシタ素子が有する静電容量よりも大きくすることを特徴とする同調増幅器。 - 請求項１９において、
前記増幅器の利得を可変して前記増幅器の入力側からみた静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の一方に含まれる前記インダクタを、利得を０から１の間に設定した増幅器と、前記増幅器の入出力間に並列接続されたインダクタ素子に置き換えることにより、前記増幅器の入力側からみたインダクタンスを実際に前記インダクタ素子が有するインダクタンスよりも大きくすることを特徴とする同調増幅器。 - 請求項２１において、
前記増幅器の利得を可変して前記増幅器の入力側からみたインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか一方と抵抗との直列接続とよりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか他方と抵抗との直列接続とよりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
を備えることを特徴とする同調増幅器。 - 請求項２３において、
前記第１の移相回路の前記キャパシタあるいはインダクタのいずれか一方と直列接続された抵抗の抵抗値および／または前記第２の移相回路の前記キャパシタあるいはインダクタのいずれか他方と直列接続された前記抵抗の抵抗値を変化させて同調周波数を変化させることを特徴とする同調増幅器。 - 請求項２３において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の素子定数の比を変化させて最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項２３において、
各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗を変化させることを特徴とする同調増幅器。 - 入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか一方と抵抗との直列接続とよりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続と、キャパシタあるいはインダクタのいずれか他方と抵抗との直列接続とよりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
を備えることを特徴とする同調増幅器。 - 請求項２７において、
前記第１の移相回路の前記キャパシタあるいはインダクタのいずれか一方と直列接続された抵抗の抵抗値および／または前記第２の移相回路の前記キャパシタあるいはインダクタのいずれか他方と直列接続された抵抗の抵抗値を変化させて同調周波数を変化させることを特徴とする同調増幅器。 - 請求項２７において、
前記入力抵抗および前記帰還抵抗の抵抗値の比を変化させて最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項２７において、
各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗を変化させることを特徴とする同調増幅器。 - 請求項１〜３０のいずれかにおいて、
半導体集積回路として形成することを特徴とする同調増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15562195A JP3636774B2 (ja) | 1994-06-13 | 1995-05-31 | 同調増幅器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15310294 | 1994-06-13 | ||
| JP6-153102 | 1994-06-13 | ||
| JP15562195A JP3636774B2 (ja) | 1994-06-13 | 1995-05-31 | 同調増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865103A JPH0865103A (ja) | 1996-03-08 |
| JP3636774B2 true JP3636774B2 (ja) | 2005-04-06 |
Family
ID=26481821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15562195A Expired - Fee Related JP3636774B2 (ja) | 1994-06-13 | 1995-05-31 | 同調増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636774B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967652B2 (ja) * | 2006-12-28 | 2012-07-04 | 横河電機株式会社 | 電流電圧増幅回路および半導体試験装置 |
| JP5356189B2 (ja) * | 2009-11-25 | 2013-12-04 | 日置電機株式会社 | 増幅回路 |
-
1995
- 1995-05-31 JP JP15562195A patent/JP3636774B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0865103A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396629B1 (ko) | 동조회로 | |
| JP3636774B2 (ja) | 同調増幅器 | |
| KR100396630B1 (ko) | 동조회로 | |
| JP3606948B2 (ja) | 同調増幅器 | |
| JPH0936659A (ja) | 発振器 | |
| JP3628388B2 (ja) | 同調増幅器 | |
| JP3628389B2 (ja) | 同調増幅器 | |
| JPH0865102A (ja) | 同調増幅器 | |
| JP3625526B2 (ja) | 同調増幅器 | |
| JPH0865046A (ja) | 発振器 | |
| JPH0865101A (ja) | 同調増幅器 | |
| JPH08265058A (ja) | 同調増幅器 | |
| JPH08195649A (ja) | 同調増幅器 | |
| JPH08265057A (ja) | 同調増幅器 | |
| WO1996004712A1 (fr) | Amplificateur d'accord | |
| JP3515270B2 (ja) | 同調回路 | |
| JPH0865045A (ja) | 発振器 | |
| JPH0936658A (ja) | 発振器 | |
| JPH0865044A (ja) | 発振器 | |
| JPH08154016A (ja) | 発振器 | |
| JPH08195625A (ja) | 発振器 | |
| JPH08195624A (ja) | 発振器 | |
| JP3628402B2 (ja) | 同調増幅器 | |
| JPH0865100A (ja) | 同調増幅器 | |
| JPH09223934A (ja) | 同調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |