JP3515270B2 - 同調回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積化が容易であ
って、入力信号の中から任意の周波数成分を選択して出
力する同調回路に関する。

【０００２】

【従来の技術】一般に、テレビジョン受像機等において
映像信号を受信するために用いられる同調回路では、比
較的広帯域の信号を選択する必要があり、例えばスタガ
同調増幅回路が用いられている。このスタガ同調増幅回
路は、狭帯域の信号を選択する単一の同調回路を複数段
組み合わせて、全体として広い周波数帯域幅と所定の増
幅度を得るものであり、上述したテレビジョン受像機の
他にレーダの中間周波増幅回路等に用いられている。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来のスタガ同調増幅回路に使用される複数の単一同調増
幅回路は、一般にはインダクタとキャパシタとによる共
振回路を組み合わせて構成しており、この共振周波数を
相互に所定量ずらすことにより全体として広帯域で平坦
な同調特性を持たせている。このようなスタガ同調増幅
回路では、組み合わせるインダクタとキャパシタの各素
子定数によって同調周波数が決まるが、例えば同調周波
数を所定量ずらした２段の単一同調増幅回路を組み合わ
せただけで広い周波数帯域幅を得ようとすると、中間の
周波数領域において不必要な減衰が生じる場合があり平
坦な同調特性が得られない。したがって、広帯域の周波
数特性を得るためには、接続する単一同調増幅回路の段
数を多くする必要がある。ところが、３段以上の段数を
有する同調増幅回路の同調周波数を可変しようとする
と、各単一同調増幅回路が有する共振周波数を連動させ
て変更する必要があり、制御が複雑になるとともに同調
周波数を変更したときの特性変動が大きいという不都合
があり、同調周波数を可変するような使い方はしていな
かった。例えば、ヘテロダイン方式では、中間周波に変
換して処理することにより、同調周波数を一定に保って
いる。

【０００４】本発明は、このような点に鑑みて創作され
たものであり、その目的は、広い同調帯域幅を有してお
り、同調帯域幅あるいは同調周波数を容易に変更するこ
とができ、しかも集積化に適した同調回路を提供するこ
とにある。

【０００５】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の同調回路は、複数の同調増幅
部を縦続接続して構成される。各同調増幅部は、２つの
移相回路と非反転回路とを所定の順序で縦続接続して構
成され、最終段の出力は帰還インピーダンス素子を介し
て前段側に帰還される。複数の同調増幅部を設けること
により、同調帯域幅を広く設定できる。また、非反転回
路の増幅度を調整することにより、帰還ループのオープ
ンループゲインを１以下に設定できる。

【０００６】請求項２に記載の同調回路は、２つの移相
回路全体における位相シフト量が所定の周波数で３６０
°になるようにするため、所定の周波数近傍の信号のみ
を抽出することができる。

【０００７】請求項３、４に記載の同調回路は、２つの
移相回路内の直列回路を構成する抵抗とリアクタンス素
子との接続を変えるだけで、２つの移相回路全体におけ
る位相シフト量が所定の周波数で３６０°になるように
設定できる。

【０００８】請求項５に記載の同調回路は、複数の同調
増幅部を縦続接続して構成される。各同調増幅部は、２
つの移相回路と位相反転回路とを所定の順序で縦続接続
して構成され、最終段の出力は帰還インピーダンス素子
を介して前段側に帰還される。位相反転回路を設けるた
め、同一タイプの移相回路を縦続接続することができ
る。また、位相反転回路の増幅度を調整することによ
り、帰還ループのオープンループゲインを１以下に設定
できる。

【０００９】請求項６に記載の同調回路は、２つの移相
回路全体における位相シフト量が所定の周波数で１８０
°になるようにするため、位相反転回路を合わせた同調
回路全体の位相シフト量は３６０°となり、所定の周波
数近傍の信号のみを抽出することができる。

【００１０】請求項７、８に記載の同調回路は、２つの
移相回路内の直列回路を構成する抵抗とリアクタンス素
子との接続を変えるだけで、２つの移相回路全体におけ
る位相シフト量が所定の周波数で１８０°になるように
設定できる。

【００１１】請求項９に記載の同調回路は、２つの移相
回路内の直列回路を構成する抵抗を可変抵抗により形成
したため、直列回路の時定数を変化させることができ、
同調周波数の変更を簡易に行える。

【００１２】請求項１０に記載の同調回路は、同調周波
数がほぼ同じ値の複数の同調増幅部を縦続接続すること
により、同じ最大減衰量を有する単一の同調増幅部と比
べて、同調帯域幅のみを広くできる。

【００１３】請求項１１に記載の同調回路は、同調周波
数が互いに所定量異なる複数の同調増幅部を縦続接続す
るため、同調帯域幅をより広げることができる。

【００１４】請求項１２に記載の同調回路は、移相回路
内の差動入力増幅器を演算増幅器で構成するため、同調
増幅部の動作の安定度を増すことができる。

【００１５】

【発明の実施の形態】以下、本発明を適用した一実施形
態の同調回路について、図面を参照しながら具体的に説
明する。

【００１６】図１は、本発明を適用した一実施形態の同
調回路の構成を示す原理ブロック図である。同図に示す
同調回路１は、縦続接続された第１の同調増幅部２と第
２の同調増幅部３とにより構成されている。

【００１７】第１の同調増幅部２は、同調周波数がｆ1
に設定されており、入力端子に入力された信号の中から
周波数がｆ1 近傍のものだけを抽出して出力する。ま
た、第２の同調増幅部３は、同調周波数がｆ2 に設定さ
れており、第１の同調増幅部２から出力された信号の中
から周波数がｆ2 近傍のものだけを抽出して出力端子か
ら出力する。なお、上述した第１および第２の同調増幅
部２、３の各同調周波数ｆ1 とｆ2 はほぼ等しく（全く
同じである場合を含む）設定されている。

【００１８】〔同調増幅部の第１の構成例〕図２は、上
述した一方の同調増幅部２の第１の構成例を示す回路図
である。なお、他方の同調増幅部３も同様の構成を有し
ている。

【００１９】同図に示す同調増幅部２は、それぞれが入
力される交流信号の位相を所定量シフトさせることによ
り所定の周波数において合計で３６０°の位相シフトを
行う２つの移相回路１０Ｃ、３０Ｃと、後段の移相回路
３０Ｃの出力を位相を変えることなく所定の増幅度で増
幅する非反転回路５０と、非反転回路５０の出力を前段
側に帰還させる帰還抵抗７０と、この帰還抵抗７０を通
過する帰還信号と入力抵抗７４（入力抵抗７４は帰還抵
抗７０の抵抗値のｎ倍の抵抗値を有しているものとす
る）を通過する入力信号とを所定の割合で加算する加算
回路とを含んで構成される。

【００２０】図３は、図２に示した前段の移相回路１０
Ｃの構成を抜き出して示したものである。同図に示す前
段の移相回路１０Ｃは、差動増幅器の一種であるオペア
ンプ１２と、入力端２２に入力された信号の位相を所定
量シフトさせてオペアンプ１２の非反転入力端子に入力
するキャパシタ１４および可変抵抗１６と、入力端２２
とオペアンプ１２の反転入力端子との間に挿入された抵
抗１８と、オペアンプ１２の出力端子と反転入力端子と
の間に接続された抵抗２０とを含んで構成されている。
このような構成を有する移相回路１０Ｃにおいて、抵抗
１８と抵抗２０の抵抗値は同じに設定されている。

【００２１】図３に示した入力端２２に所定の交流信号
が入力されると、オペアンプ１２の非反転入力端子に
は、可変抵抗１６の両端に現れる電圧ＶR1が印加され
る。また、オペアンプ１２の２つの入力端子間には電位
差が生じないので、オペアンプ１２の反転入力端子の電
位と、キャパシタ１４と可変抵抗１６の接続点の電位と
は等しくなる。したがって、抵抗１８の両端には、キャ
パシタ１４の両端に現れる電圧ＶC1と同じ電圧ＶC1が現
れる。

【００２２】ここで、２つの抵抗１８、２０には同じ電
流Ｉが流れ、しかも、上述したように抵抗１８と抵抗２
０の各抵抗値が等しいので、抵抗２０の両端にも電圧Ｖ
C1が現れる。これら２つの抵抗１８、２０の各両端に現
れる電圧ＶC1はベクトル的に同方向を向いており、オペ
アンプ１２の反転入力端子（電圧ＶR1）を基準にして考
えると、抵抗１８の両端電圧ＶC1をベクトル的に加算し
たものが入力電圧Ｅiに、抵抗２０の両端電圧ＶC1をベ
クトル的に減算したものがオペアンプ１２の出力電圧Ｅ
o となり、この電圧Ｅo が移相回路１０Ｃの出力端２４
から取り出される。

【００２３】図４は、前段の移相回路１０Ｃの入出力電
圧とキャパシタ等に現れる電圧との関係を示すベクトル
図である。

【００２４】同図に示すように、可変抵抗１６の両端電
圧ＶR1とキャパシタ１４の両端電圧ＶC1とは互いに９０
°位相がずれており、これらをベクトル的に加算したも
のが入力電圧Ｅi となる。したがって、入力信号の振幅
が一定で周波数のみが変化した場合には、図４に示す半
円の円周に沿って可変抵抗１６の両端電圧ＶR1とキャパ
シタ１４の両端電圧ＶC1とが変化する。

【００２５】また、上述したように電圧ＶR1から電圧Ｖ
C1をベクトル的に減算したものが移相回路１０Ｃの出力
電圧Ｅo となる。非反転入力端子に印加される電圧ＶR1
を基準に考えると、入力電圧Ｅi と出力電圧Ｅo とは電
圧ＶC1を合成する方向が異なるだけでありその絶対値は
等しくなる。したがって、入力電圧Ｅi と出力電圧Ｅo
の大きさと位相の関係は、入力電圧Ｅi および出力電圧
Ｅo を斜辺とし、電圧ＶC1の２倍を底辺とする二等辺三
角形で表すことができ、出力電圧Ｅo の振幅は周波数に
関係なく入力信号の振幅と同じであって、位相シフト量
は図４に示すφ1 で表されることがわかる。

【００２６】また、図４から明らかなように、電圧ＶR1
と電圧ＶC1とは円周上で直角に交わるため、理論的には
入力電圧Ｅi と電圧ＶR1との位相差は、周波数ωが０か
ら∞まで変化するに従って９０°から０°まで変化す
る。そして、移相回路１０Ｃ全体のシフト量φ1 はその
２倍であり、周波数に応じて１８０°から０°まで変化
する。しかも、可変抵抗１６の抵抗値Ｒを可変すること
により、位相シフト量φ1 を変化させることができる。

【００２７】図５は、図２に示した後段の移相回路３０
Ｃの構成を抜き出して示したものである。同図に示す移
相回路３０Ｃは、差動増幅器の一種であるオペアンプ３
２と、入力端４２に入力された交流信号の位相を所定量
シフトさせてオペアンプ３２の非反転入力端子に入力す
る可変抵抗３６およびキャパシタ３４と、入力端４２と
オペアンプ３２の反転入力端子との間に挿入された抵抗
３８と、オペアンプ３２の出力端子と反転入力端子との
間に接続された抵抗４０とを含んで構成されている。こ
のような構成を有する移相回路３０Ｃにおいて、抵抗３
８と抵抗４０の抵抗値が同じに設定されている。

【００２８】図５に示す入力端４２に所定の交流信号が
入力されると、オペアンプ３２の非反転入力端子には、
キャパシタ３４の両端に現れる電圧ＶC2が印加される。
また、オペアンプ３２の２つの入力端子間には電位差が
生じないので、オペアンプ３２の反転入力端子の電位
と、可変抵抗３６とキャパシタ３４の接続点の電位とは
等しくなる。したがって、抵抗３８の両端には、可変抵
抗３６の両端に現れる電圧ＶR2と同じ電圧ＶR2が現れ
る。

【００２９】ここで、２つの抵抗３８、４０には同じ電
流Ｉが流れ、しかも、上述したように抵抗３８と抵抗４
０の各抵抗値が等しいので、抵抗４０の両端にも電圧Ｖ
R2が現れる。これら２つの抵抗３８、４０の各両端に現
れる電圧ＶR2はベクトル的に同方向を向いており、オペ
アンプ３２の非反転入力端子（電圧ＶC2）を基準にして
考えると、抵抗３８の両端電圧ＶR2をベクトル的に加算
したものが入力電圧Ｅi に、抵抗４０の両端電圧ＶR2を
ベクトル的に減算したものがオペアンプ３２の出力電圧
Ｅo となり、この電圧Ｅo が移相回路３０Ｃの出力端４
４から取り出される。

【００３０】図６は、前段の移相回路３０Ｃの入出力電
圧とキャパシタ等に現れる電圧との関係を示すベクトル
図である。

【００３１】同図に示すように、キャパシタ３４の両端
電圧ＶC2と可変抵抗３６の両端電圧ＶR2とは互いに９０
°位相がずれており、これらをベクトル的に加算したも
のが入力電圧Ｅi となる。したがって、入力信号の振幅
が一定で周波数のみが変化した場合には、図６に示す半
円の円周に沿ってキャパシタ３４の両端電圧ＶC2と可変
抵抗３６の両端電圧ＶR2とが変化する。

【００３２】また、上述したように電圧ＶC2から電圧Ｖ
R2をベクトル的に減算したものが移相回路３０Ｃの出力
電圧Ｅo となる。非反転入力端子に印加される電圧ＶC2
を基準に考えると、入力電圧Ｅi と出力電圧Ｅo とは電
圧ＶR2を合成する方向が異なるだけでありその絶対値は
等しくなる。したがって、入力電圧Ｅi と出力電圧Ｅo
の大きさと位相の関係は、入力電圧Ｅi および出力電圧
Ｅo を斜辺とし、電圧ＶR2の２倍を底辺とする二等辺三
角形で表すことができ、出力電圧Ｅo の振幅は周波数に
関係なく入力信号の振幅と同じであって、位相シフト量
は図６に示すφ2 で表されることがわかる。

【００３３】また、図６から明らかなように、電圧ＶC2
と電圧ＶR2とは円周上で直角に交わるため、理論的には
入力電圧Ｅi と電圧ＶC2との位相差は、周波数ωが０か
ら∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路３０Ｃ全体のシフト量φ2 はその
２倍であり、周波数に応じて０°から１８０°まで変化
する。しかも、可変抵抗３６の抵抗値Ｒを可変すること
により、位相シフト量φ2 を変化させることができる。

【００３４】このようにして、２つの移相回路１０Ｃ、
３０Ｃのそれぞれにおいて位相が所定量シフトされる。
しかも、図４および図６に示すように、各移相回路１０
Ｃ、３０Ｃのそれぞれにおける入出力電圧の相対的な位
相関係は反対方向であって、所定の周波数において２つ
の移相回路１０Ｃ、３０Ｃの全体により位相シフト量の
合計が３６０°となる。

【００３５】また、図２に示すように、後段の移相回路
３０Ｃの出力は非反転回路５０に入力され、位相を変え
ることなく所定の増幅度で増幅される。非反転回路５０
の出力は、出力端子９２から同調増幅部２の出力として
取り出されるとともに、帰還抵抗７０を介して前段の移
相回路１０Ｃの入力側に帰還される。そして、この帰還
された信号と入力抵抗７４を介して入力される信号とが
加算され、この加算された信号が前段の移相回路１０Ｃ
に入力される。

【００３６】このように、２つの移相回路１０Ｃ、３０
Ｃによって所定の周波数における位相シフト量の合計が
３６０°となり、このとき２つの移相回路１０Ｃ、３０
Ｃおよび帰還抵抗７０を含んで形成される帰還ループの
ループゲインを１以下に設定することにより、上述した
所定の周波数成分の信号のみを通過させる同調動作が行
われる。

【００３７】図７は、上述した構成を有する２つの移相
回路１０Ｃ、３０Ｃおよび非反転回路５０の全体を伝達
関数Ｋ1 を有する回路に置き換えたシステム図であり、
伝達関数Ｋ1 を有する回路と並列に抵抗Ｒ0 を有する帰
還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎ
Ｒ0 ）を有する入力抵抗７４が接続されている。図８
は、図７に示すシステムをミラーの定理によって変換し
たシステム図であり、変換後のシステム全体の伝達関数
Ａは、 Ａ＝Ｖo ／Ｖi ＝Ｋ1 ／｛ｎ（１−Ｋ1 ）＋１｝ ・・・(1) で表すことができる。

【００３８】ところで、前段の移相回路１０Ｃの伝達関
数Ｋ2 は、可変抵抗１６とキャパシタ１４からなるＣＲ
回路の時定数をＴ₁ （可変抵抗１６の抵抗値をＲ、キャ
パシタ１４の静電容量をＣとするとＴ₁ ＝ＣＲ）とする
と、 Ｋ2 ＝−（１−Ｔ₁ ｓ）／（１＋Ｔ₁ ｓ） ・・・(2) となる。ここで、ｓ＝ｊωである。

【００３９】また、後段の移相回路３０Ｃの伝達関数Ｋ
3 は、キャパシタ３４と可変抵抗３６からなるＣＲ回路
の時定数をＴ₂ （キャパシタ３４の静電容量をＣ、可変
抵抗３６の抵抗値をＲとするとＴ₂ ＝ＣＲ）とすると、 Ｋ3 ＝（１−Ｔ₂ ｓ）／（１＋Ｔ₂ ｓ） ・・・(3) となる。

【００４０】非反転回路５０の利得を１とすると、２つ
の移相回路１０Ｃ、３０Ｃと非反転回路５０とを縦続接
続した場合の全体の伝達関数Ｋ1 は、 Ｋ1 ＝−｛１＋（Ｔｓ）² −２Ｔｓ｝／｛１＋（Ｔｓ）² ＋２Ｔｓ｝ ・・・(4) となる。なお、上述した（４）式においては、計算を簡
単なものとするために、各移相回路の時定数Ｔ₁ 、Ｔ₂
をともにＴとした。また、実際には、帰還抵抗７０を含
んで形成される閉ループで生じる損失を補うために、非
反転回路５０の利得を１より大きな値に設定する。この
（４）式を上述した（１）式に代入すると、 Ａ＝−｛１＋（Ｔｓ）² −２Ｔｓ｝ ／〔（２ｎ＋１）｛１＋（Ｔｓ）² ｝＋２Ｔｓ〕 ＝−｛１／（２ｎ＋１）｝〔｛１＋（Ｔｓ）² −２Ｔｓ｝ ／｛１＋（Ｔｓ）² ＋２Ｔｓ／（２ｎ＋１）｝〕 ・・・(5) となる。

【００４１】この（５）式によれば、ω＝０（直流の領
域）のときにＡ＝−１／（２ｎ＋１）となって、最大減
衰量を与えることがわかる。また、ω＝∞のときにもＡ
＝−１／（２ｎ＋１）となって、最大減衰量を与えるこ
とがわかる。さらに、ω＝１／Ｔの同調点（各移相回路
の時定数が異なる場合には、ω＝１／√（Ｔ₁ ・Ｔ₂）
の同調点）においてはＡ＝１であって帰還抵抗７０と入
力抵抗７４の抵抗比ｎに無関係であることがわかる。換
言すれば、図９に示すように、ｎの値を変化させても同
調点がずれることなく、かつ同調点の減衰量も変化しな
い。

【００４２】また、最大減衰量は帰還抵抗７０と入力抵
抗７４の抵抗比ｎによって決定され、同調周波数は移相
回路１０Ｃ、３０Ｃ内の可変抵抗１６、３６によって決
定されるため、最大減衰量や同調周波数を互いに干渉さ
せることなく調整することができる。

【００４３】また、移相回路１０Ｃ内の抵抗１８と抵抗
２０の抵抗値を同じ値に設定するとともに移相回路３０
Ｃ内の抵抗３８と抵抗４０の抵抗値を同じ値に設定して
いるため、各同調増幅部において同調周波数を変えた際
の振幅変動を防止してほぼ一定の振幅を有する同調出力
を得ることができる。

【００４４】特に、同調出力の振幅変動を抑えたことに
より、上述した抵抗比ｎを大きくして同調増幅部２のＱ
の値を大きくすることができる。すなわち、オープンル
ープゲインに周波数依存性があると、利得の低い周波数
では抵抗比ｎを大きくしてもＱが上がらず、利得の高い
周波数ではオープンループゲインが１を越えて発振する
ことがある。したがって、振幅変動が大きい場合には、
このような発振を防止するために抵抗比ｎをあまり大き
な値に設定することができず、同調増幅部２のＱの値も
小さくなる。

【００４５】なお、（２）式あるいは（３）から図４、
図６に示したφ1 、φ2 を求めると、 φ1 ＝−ｔａｎ｛２ωＴ₁ ／（１−ω² Ｔ₁ ²）｝ ・・・(6) φ2 ＝ｔａｎ｛２ωＴ₂ ／（１−ω² Ｔ₂ ²）｝ ・・・(7) となる。なお、（６）、（７）式のφ1 およびφ2 は、
図４および図６に示す電圧Ｅi を基準として時計回り方
向を正方向としたものである。

【００４６】例えばＴ₁ ＝Ｔ₂ （＝Ｔ）の場合には、ω
＝１／Ｔのときに２つの移相回路１０Ｃ、３０Ｃによる
位相シフト量の合計が３６０°となって上述した同調動
作が行われ、このときφ1 ＝−９０°（＝２７０°）、
φ2 ＝９０°となる。

【００４７】ところで、図４によれば、前段の移相回路
１０Ｃの出力電圧Ｅo は入力電圧Ｅi よりも位相が進ん
でいるように見えるが、実際には入力信号を基準に考え
ると出力信号は常に遅れ位相の状態にある。すなわち、
前段の移相回路１０Ｃは、入力電圧Ｅi を基準として時
計回り方向に（３６０°＋φ1 ）だけ位相が遅れるのに
対し、後段の移相回路３０Ｃは、入力電圧Ｅi を基準と
して時計回り方向にφ2 だけ位相が遅れる。したがっ
て、２つの移相回路１０Ｃ、３０Ｃを縦続接続すると、
所定の周波数（ω＝１／Ｔ）において、φ1 ＝２７０°
かつφ2 ＝９０°となり、全体として３６０°だけ位相
がシフトする。

【００４８】図１０は、各同調周波数を同じ値に設定し
た同調増幅部２、３を２段縦続接続した同調回路１の特
性を示す図である。同図のａ（点線）は例えば帰還抵抗
７０と入力抵抗７４の抵抗比ｎを「１０」とした場合の
第１および第２の同調増幅部２、３のそれぞれの同調特
性を、同図のｂ（実線）はこれらの各同調増幅部を縦続
接続した本実施形態の同調回路１全体の同調特性をそれ
ぞれ示している。また、同図のｃ（一点鎖線）は比較の
ために本実施形態の同調回路１の最大減衰量と同程度の
減衰量を１つの同調増幅部２（あるいは３）によって実
現した場合の同調特性を示しており、同調帯域幅が本実
施形態の同調回路１のそれに比べると狭いことがわか
る。

【００４９】図９および図１０から明らかなように、帰
還抵抗７０と入力抵抗７４との抵抗比ｎの値を小さく設
定した最大減衰量が少ない２つの同調増幅部２、３を縦
続接続することにより、全体として最大減衰量が大きく
設定され、しかも同調帯域幅を広げることができる。

【００５０】特に、図９に示す同調特性によれば、各同
調増幅部２、３における最大減衰量を約１／２に設定し
た場合の同調帯域幅は２倍よりかなり広いことがわか
る。したがって、本実施形態では最大減衰量を約１／２
に設定した同調増幅部を２つ縦続接続することにより、
最大減衰量は変わらずに同調帯域幅のみを広くした同調
回路１を実現している。なお、各同調増幅部における最
大減衰量は、それぞれを約１／２に設定する場合の他、
それぞれについて異なる減衰量を設定、すなわち異なる
抵抗比ｎを設定して、全体として所定の減衰量となるよ
うにしてもよい。

【００５１】なお、上述した同調回路１においては、２
つの同調増幅部２、３を縦続接続する場合を考えたが、
ほぼ同調周波数が一致した３つ以上の同調増幅部を縦続
接続するようにしてもよい。この場合には、各同調増幅
部の最大減衰量をさらに少なく、すなわちそれぞれの同
調帯域幅を極端に広く設定した特性曲線を重ね合わせる
ことになるため、同調回路全体の同調帯域幅をさらに広
く設定することができる。

【００５２】また、図１０では２つの同調増幅部２、３
の同調周波数を一致させた場合を説明したが、各同調周
波数を所定量ずらして設定するようにしてもよい。この
場合であっても、最大減衰量が少なく同調帯域幅が広い
２つの同調増幅部２、３を縦続接続することにより全体
として最大減衰量が目標値に設定され、しかも同調帯域
幅を広げることができる。特に、従来から存在するスタ
ガ同調増幅回路と違って、各同調増幅部２、３の同調帯
域幅を広げているため、縦続接続する同調増幅部の段数
を少なくすることができる。

【００５３】〔同調増幅部の第２の構成例〕図１に示し
た同調回路１に含まれる同調増幅部２、３は各移相回路
１０Ｃ、３０ＣをＣＲ回路を含んで構成したが、ＣＲ回
路を抵抗とインダクタからなるＬＲ回路に置き換えた移
相回路を用いて同調増幅部を構成することもできる。

【００５４】図１１は、ＬＲ回路を含む移相回路の構成
を示す回路図であり、図３に示した同調増幅部２の前段
の移相回路１０Ｃと置き換え可能な構成が示されてい
る。同図に示す移相回路１０Ｌは、図３に示した移相回
路１０Ｃ内のキャパシタ１４と可変抵抗１６からなるＣ
Ｒ回路を、可変抵抗１６とインダクタ１７からなるＬＲ
回路に置き換えた構成を有しており、抵抗１８と抵抗２
０の各抵抗値は同じ値に設定されている。

【００５５】したがって、上述した移相回路１０Ｌの入
出力電圧等の関係は、図１２のベクトル図に示すよう
に、図４に示した電圧ＶC1を可変抵抗１６の両端電圧Ｖ
R3に、図４に示した電圧ＶR1をインダクタ１７の両端電
圧ＶL1にそれぞれ置き換えて考えることができる。

【００５６】また、図１１に示した移相回路１０Ｌの伝
達関数は、インダクタ１７と可変抵抗１６からなるＬＲ
回路の時定数をＴ₁ （インダクタ１７のインダクタンス
をＬ、可変抵抗１６の抵抗値をＲとするとＴ₁ ＝Ｌ／
Ｒ）とすると、（２）式に示したＫ2 をそのまま適用で
き、図１２に示す位相シフト量φ3 も上述した（６）式
に示したφ1 と同じになる。

【００５７】このように、図１１に示す移相回路１０Ｌ
は、図３に示した移相回路１０Ｃと位相シフト量φ3 お
よび位相のシフト方向が同じであるため、移相回路１０
Ｃを移相回路１０Ｌに置き換えることも可能である。ま
た、図１２に示した抵抗１８と２０の各抵抗値は同じ値
に設定されているため、同調周波数を可変した際の振幅
変動がなく、ほぼ一定の同調出力を得ることができる。

【００５８】図１３は、ＬＲ回路を含む移相回路の他の
構成を示す回路図であり、図５に示した同調増幅部２の
後段の移相回路３０Ｃと置き換え可能な構成が示されて
いる。同図に示す移相回路３０Ｌは、図５に示した後段
の移相回路３０Ｃ内のキャパシタ３４と可変抵抗３６か
らなるＣＲ回路を、可変抵抗３６とインダクタ３７から
なるＬＲ回路に置き換えた構成を有しており、抵抗３８
と抵抗４０の各抵抗値は同じ値に設定されている。

【００５９】したがって、上述した移相回路３０Ｌの入
出力電圧等の関係は、図１４のベクトル図に示すよう
に、図６に示した電圧ＶR2をインダクタ３７の両端電圧
ＶL2に、図６に示した電圧ＶC2を可変抵抗３６の両端電
圧ＶR4にそれぞれ置き換えて考えることができる。

【００６０】また、図１３に示す移相回路３０Ｌの伝達
関数は、可変抵抗３６とインダクタ３７からなるＬＲ回
路の時定数をＴ₂ （可変抵抗３６の抵抗値をＲ、インダ
クタ３７のインダクタンスをＬとするとＴ₂ ＝Ｌ／Ｒ）
とすると、（３）式に示したＫ3 をそのまま適用でき、
図１４に示す位相シフト量φ4 も上述した（７）式に示
したφ2 と同じになる。

【００６１】したがって、図１３に示す移相回路３０Ｌ
は、図５に示した移相回路３０Ｃと基本的に等価であ
り、図５に示した移相回路３０Ｃから図１３に示した移
相回路３０Ｌへの置き換えが可能であることがわかる。
また、図１３に示した抵抗３８と４０の各抵抗値は同じ
値に設定されているため、同調周波数を可変した際の振
幅変動がなく、ほぼ一定の同調出力を得ることができ
る。

【００６２】このように、図２に示した２つの移相回路
１０Ｃおよび３０Ｃのいずれか一方、あるいは両方を図
１１、１３に示した移相回路１０Ｌ、３０Ｌに置き換え
ることができる。２つの移相回路１０Ｃ、３０Ｃの両方
を移相回路１０Ｌ、３０Ｌに置き換えた場合には、同調
増幅部全体を集積化することにより同調周波数の高周波
化が容易となる。

【００６３】また、２つの移相回路１０Ｃ、３０Ｃのい
ずれか一方のみを移相回路１０Ｌあるいは３０Ｌに置き
換えた場合であって、ＬＲ回路を構成するインダクタを
含めて、あるいはこのインダクタを除く同調回路全体を
集積化した場合には、温度変化による同調周波数の変動
を防止する、いわゆる温度補償が可能となる。

【００６４】図１５および図１６は、各同調増幅部内部
の移相回路と非反転回路の接続状態を示す図である。な
お、これらの図に示した帰還インピーダンス素子７０ａ
および入力インピーダンス素子７４ａは、各同調増幅部
の出力信号と入力信号とを所定の割合で合成するための
ものであり、最も一般的には図２に示すように、帰還イ
ンピーダンス素子７０ａとして帰還抵抗７０を、入力イ
ンピーダンス素子７４ａとして入力抵抗７４を使用す
る。但し、帰還インピーダンス素子７０ａおよび入力イ
ンピーダンス素子７４ａをともにキャパシタにより形成
したり、抵抗やキャパシタ等を組み合わせてインピーダ
ンスの実数分と虚数分の比を同時に調整しうるようにし
てもよい。

【００６５】図１５（Ａ）は、移相回路１０Ｃあるいは
１０Ｌ、移相回路３０Ｃあるいは３０Ｌ、非反転回路５
０の順に縦続接続した構成を示しており、図２に示した
構成に対応している。図１５（Ｂ）は、移相回路３０Ｃ
あるいは３０Ｌ、移相回路１０Ｃあるいは１０Ｌ、非反
転回路５０の順に接続した構成を示している。このよう
に、２つの移相回路の後段に非反転回路５０を配置した
場合には、この非反転回路５０に出力バッファの機能を
持たせることにより、大きな出力電流を取り出すことも
できる。

【００６６】また、図１５（Ｃ）は、移相回路１０Ｃあ
るいは１０Ｌ、非反転回路５０、移相回路３０Ｃあるい
は３０Ｌの順に縦続接続した構成を示し、図１５（Ｄ）
は、移相回路３０Ｃあるいは３０Ｌ、非反転回路５０、
移相回路１０Ｃあるいは１０Ｌの順に縦続接続した構成
を示している。このように、中間に非反転回路５０を配
置した場合には、前段の移相回路と後段の移相回路の相
互干渉を完全に防止することができる。

【００６７】また、図１６（Ａ）は、非反転回路５０、
移相回路１０Ｃあるいは１０Ｌ、移相回路３０Ｃあるい
は３０Ｌの順に縦続接続した構成を示し、図１６（Ｂ）
は、非反転回路５０、移相回路３０Ｃあるいは３０Ｌ、
移相回路１０Ｃあるいは１０Ｌの順に縦続接続した構成
を示している。このように、前段に非反転回路５０を配
置した場合には、前段の移相回路に対する帰還インピー
ダンス素子７０ａおよび入力インピーダンス素子７４ａ
の影響を最小限に抑えることができる。

【００６８】〔同調増幅部の第３の構成例〕上述した同
調増幅部２および３は、２つの移相回路による位相シフ
ト量の合計が３６０°となる周波数で所定の同調動作を
行っていたが、基本的に同じ動作を行う２つの移相回路
を組み合わせて同調増幅部を構成することにより、２つ
の移相回路による位相シフト量の合計が１８０°となる
周波数で所定の同調動作を行うようにしてもよい。

【００６９】図１７は同調回路１内部の前段の同調増幅
部の第３の構成例を示す回路図であるが、後段の同調増
幅部も同様の構成を有する。同図に示す同調増幅部２Ａ
は、図２に示した後段の移相回路３０Ｃの代わりに移相
回路１０Ｃを接続し、非反転回路５０の代わりに位相反
転回路８０を接続したものである。

【００７０】位相反転回路８０は、入力される交流信号
が抵抗８４を介して反転入力端子に入力されるとともに
非反転入力端子が接地されたオペアンプ８２と、このオ
ペアンプ８２の反転入力端子と出力端子との間に接続さ
れた抵抗８６とにより構成されている。抵抗８４を介し
てオペアンプ８２の反転入力端子に交流信号が入力され
ると、オペアンプ８２の出力端子からは位相が反転した
逆相の信号が出力され、この逆相の信号が帰還されて前
段の移相回路１０Ｃに入力される。また、この位相反転
回路８０は、２つの抵抗８４、８６の抵抗比によって定
まる所定の増幅度を有しており、抵抗８４の抵抗値より
抵抗８６の抵抗値を大きくすることにより１より大きな
利得が得られる。

【００７１】ところで、上述したように、２つの移相回
路１０Ｃのそれぞれは、入力信号の周波数ωが０から∞
まで変化するに従って、１８０°から０°まで位相がシ
フトする。例えば、２つの移相回路１０Ｃ内のＣＲ回路
の時定数が同じであると仮定し、これをＴとおくと、ω
＝１／Ｔの周波数では２つの移相回路１０Ｃのそれぞれ
における位相シフト量が９０°となる。したがって、２
つの移相回路１０Ｃの全体によって位相が１８０°シフ
トされ、しかも２つの移相回路１０Ｃの後段に接続され
た位相反転回路８０によって位相が反転されるため、全
体として、位相が一巡して位相シフト量が３６０°とな
る信号が位相反転回路８０から出力される。

【００７２】また、上述した同調増幅部２Ａでは、各移
相回路で利得を稼ぐ代わりに、上述した位相反転回路８
０の利得を１より大きな値に設定しており、帰還ループ
で生じる損失を補うことが容易となる。

【００７３】〔同調増幅部の第４の構成例〕図１７に示
した同調増幅部２Ａは、移相回路１０Ｃを縦続接続する
例を示したが、図２に示した後段の移相回路３０Ｃを縦
続接続した場合も同調動作を行わせることができる。

【００７４】図１８は同調回路１内部の前段の同調増幅
部の第４の構成例を示す回路図であるが、後段の同調増
幅部も同様の構成を有する。同図に示す同調増幅部２Ｂ
は、図２に示した前段の移相回路１０Ｃの代わりに移相
回路３０Ｃを接続し、非反転回路５０の代わりに位相反
転回路８０を接続したものである。

【００７５】同図に示す各移相回路３０Ｃは、図６に示
したように、入力信号の周波数ωが０から∞まで変化す
るに従って、０°から１８０°まで位相がシフトする。
例えば、２つの移相回路３０Ｃ内のＣＲ回路の時定数が
同じであると仮定し、これをＴとおくと、ω＝１／Ｔの
周波数では、２つの移相回路３０Ｃのそれぞれにおける
位相シフト量が９０°となる。したがって、２つの移相
回路３０Ｃの全体によって位相が１８０°シフトされ、
しかも２つの移相回路３０Ｃの後段に接続された位相反
転回路８０によって位相が反転されるため、全体とし
て、位相が一巡して位相シフト量が３６０°となる信号
が位相反転回路８０から出力される。

【００７６】また、図１７に示した同調増幅部２Ａと同
様に、上述した同調増幅部２Ｂでは、各移相回路で利得
を稼ぐ代わりに、上述した位相反転回路８０の利得を１
より大きな値に設定しており、帰還ループで生じる損失
を補うことが容易となる。

【００７７】また、図１７、１８に示した同調増幅部２
Ａ、２Ｂは、いずれも２つの移相回路をＣＲ回路を含ん
で構成したが、ＬＲ回路を含んで構成するようにしても
よい。具体的には、図１７に示した同調増幅部２Ａにお
いて、前段および後段の移相回路１０Ｃの少なくとも一
方を図１１に示した移相回路１０Ｌに置き換えてもよ
い。同様に、図１７に示した同調増幅部２Ａにおいて、
前段および後段の移相回路３０Ｃの少なくとも一方を図
１３に示した移相回路３０Ｌに置き換えてもよい。

【００７８】図１９および図２０は、各同調増幅部内部
の２つの移相回路と位相反転回路の接続状態を示す図で
ある。なお、これらの図において、帰還インピーダンス
素子７０ａおよび入力インピーダンス素子７４ａは、各
同調増幅部の出力信号と入力信号とを所定の割合で合成
するためのものであり、最も一般的には図２等に示すよ
うに、帰還インピーダンス素子７０ａとして帰還抵抗７
０を、入力インピーダンス素子７４ａとして入力抵抗７
４を使用する。但し、帰還インピーダンス素子７０ａお
よび入力インピーダンス素子７４ａは、それぞれの素子
に入力された信号の位相関係を変えることなく合成でき
ればよいことから、帰還インピーダンス素子７０ａおよ
び入力インピーダンス素子７４ａをともにキャパシタに
より形成したり、抵抗やキャパシタ等を組み合わせてイ
ンピーダンスの実数分と虚数分の比を同時に調整しうる
ようにしてもよい。

【００７９】図１９（Ａ）は、移相回路１０Ｃあるいは
１０Ｌ、移相回路１０Ｃあるいは１０Ｌ、位相反転回路
８０の順に縦続接続した構成を示し、図１９（Ｂ）は、
移相回路３０Ｃあるいは３０Ｌ、移相回路３０Ｃあるい
は３０Ｌ、位相反転回路８０の順に縦続接続した構成を
示しており、それぞれ図１７、１８に示した構成に対応
している。このように、後段に位相反転回路８０を配置
した場合には、この位相反転回路８０に出力バッファの
機能を持たせることにより、大きな出力電流を取り出す
こともできる。

【００８０】図１９（Ｃ）は、移相回路１０Ｃあるいは
１０Ｌ、位相反転回路８０、移相回路１０Ｃあるいは１
０Ｌの順に縦続接続した構成を示し、図１９（Ｄ）は、
移相回路３０Ｃあるいは３０Ｌ、位相反転回路８０、移
相回路３０Ｃあるいは３０Ｌの順に縦続接続した構成を
示している。このように、中間に位相反転回路８０を配
置した場合には、前段の移相回路と後段の移相回路との
相互干渉を完全に防止することができる。

【００８１】図２０（Ａ）は、位相反転回路８０、移相
回路１０Ｃあるいは１０Ｌ、移相回路１０Ｃあるいは１
０Ｌの順に縦続接続した構成を示し、図２０（Ｂ）は、
位相反転回路８０、移相回路３０Ｃあるいは３０Ｌ、移
相回路３０Ｃあるいは３０Ｌの順に縦続接続した構成を
示している。このように、前段に位相反転回路８０を配
置した場合には、前段の移相回路に対する帰還インピー
ダンス素子７０ａおよび入力インピーダンス素子７４ａ
の影響を最小限に抑えることができる。

【００８２】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【００８３】例えば、上述した同調回路を構成する各種
の同調増幅部に含まれる可変抵抗１６、３６等は、半導
体基板上に集積化するには接合型あるいはＭＯＳ型のＦ
ＥＴのチャネルを抵抗体として用いて実現することがで
きる。このようにＦＥＴによって可変抵抗を形成した場
合には、ゲート電圧を可変することによりソース・ドレ
イン間の抵抗を変化させることができる。

【００８４】また、上述した可変抵抗１６、３６等をｐ
チャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続し
て構成してもよい。このように、２つのＦＥＴを組み合
わせて可変抵抗を構成することにより、ＦＥＴの非線形
領域の改善を行うことができるため、同調出力の歪みを
少なくすることができる。

【００８５】また、上述した各種の同調増幅部において
は、２つの移相回路に可変抵抗を含ませておいたが、ど
ちらか一方の移相回路のみに可変抵抗を含ませておいて
同調周波数を変化させるようにしてもよい。２つの移相
回路に可変抵抗を含ませておいた場合には、これらの抵
抗値を同時に可変することにより同調周波数の可変範囲
を大きく設定できる利点があり、一方の移相回路のみに
可変抵抗を含ませておいた場合には、同調周波数の可変
制御が簡易化するという利点がある。

【００８６】また、ＣＲ回路を有する移相回路において
は、各移相回路内のＣＲ回路を構成する抵抗の抵抗値を
変化させるのではなく、キャパシタの静電容量を変える
ことによりＣＲ回路の時定数を変化させ、これにより移
相回路の位相シフト量、すなわち各同調増幅部の同調周
波数を変化させるようにしてもよい。

【００８７】具体的には、ＣＲ回路を構成するキャパシ
タ（例えば図３に示したキャパシタ１４）を可変容量ダ
イオードと直流電流阻止用のキャパシタに置き換える。
可変容量ダイオードは、印加する逆バイアス電圧を変え
ることによりアノード・カソード間の静電容量が変化す
るものである。このような可変容量ダイオードと抵抗と
を直列接続してＣＲ回路を構成することにより、印加す
る逆バイアス電圧を変えてこのＣＲ回路の時定数を変え
ることができ、移相回路による位相シフト量を変化させ
ることができる。また、この可変容量ダイオードの代わ
りに、ゲートに印加する制御電圧に応じてそのゲート容
量がある範囲で変更可能なＦＥＴを可変容量素子として
用いるようにしてもよい。

【００８８】同様に、ＬＲ回路を有する移相回路におい
ては、各移相回路内のＬＲ回路を構成する抵抗の抵抗値
を変化させるのではなく、インダクタを可変インダクタ
に置き換えて、このインダクタンスを変えることにより
ＬＲ回路の時定数を変化させ、これにより移相回路の位
相シフト量、すなわち各同調増幅部の同調周波数を変化
させるようにしてもよい。

【００８９】図２１は、可変インダクタの具体例を示す
図であり、半導体基板上に形成された平面構造の概略が
示されている。

【００９０】同図に示す可変インダクタ１７ａは、半導
体基板４１０上に形成された渦巻き形状のインダクタ導
体４１２と、その外周を周回するように形成された制御
用導体４１４と、これらインダクタ導体４１２および制
御用導体４１４の両方を覆うように形成された絶縁性磁
性体４１８とを含んで構成されている。

【００９１】上述した制御用導体４１４は、制御用導体
４１４の両端に可変のバイアス電圧を印加するために可
変電圧電源４１６が接続され、この可変電圧電源４１６
によって印加する直流バイアス電圧を可変に制御するこ
とにより、制御用導体４１４に流れるバイアス電流を変
化させることができる。

【００９２】また、半導体基板４１０は、例えばｎ型シ
リコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例
えばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体４１２は、ア
ルミニウムや金等の金属薄膜あるいはポリシリコン等の
半導体材料が渦巻き形状に形成されている。なお、この
半導体基板４１０には、可変インダクタ１７ａの他に図
２等に示した各同調増幅部の他の構成部品が形成されて
いる。

【００９３】図２２は、図２１に示した可変インダクタ
１７ａのインダクタ導体４１２および制御用導体４１４
の形状をさらに詳細に示す図である。

【００９４】同図に示すように、内周側に位置するイン
ダクタ導体４１２は、所定ターン数（例えば約４ター
ン）の渦巻き形状に形成されており、その両端には２つ
の端子電極４２２、４２４が接続されている。同様に、
外周側に位置する制御用導体４１４は、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極４２６、４２８が接続され
ている。

【００９５】図２３は、図２２のＡ−Ａ線拡大断面図で
あり、インダクタ導体４１２と制御用導体４１４を含む
絶縁性磁性体４１８の横断面が示されている。

【００９６】同図に示すように、半導体基板４１０表面
に絶縁性の磁性体膜４１８ａを介してインダクタ導体４
１２および制御用導体４１４が形成されており、さらに
その表面に絶縁性の磁性体膜４１８ｂが被覆形成されて
いる。これら２つの磁性体膜４１８ａ、４１８ｂによっ
て図２１に示した絶縁性磁性体４１８が形成されてい
る。

【００９７】例えば、磁性体膜４１８ａ、４１８ｂとし
ては、ガンマ・フェライトやバリウム・フェライト等の
各種磁性体膜を用いることができる。また、これらの磁
性体膜の材質や形成方法については各種のものが考えら
れ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する
方法や、その他分子線エピタキシー法（ＭＢＥ法）、化
学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性
体膜を形成する方法等がある。

【００９８】なお、絶縁膜４３０は、非磁性体材料によ
って形成されており、インダクタ導体４１２および制御
用導体４１４の各周回部分の間を覆っている。このよう
にして各周回部分間の磁性体膜４１８ａ、４１８ｂを排
除することにより、各周回部分間に生じる漏れ磁束を最
小限に抑えることができるため、インダクタ導体４１２
が発生する磁束を有効に利用して大きなインダクタンス
を有する可変インダクタ１７ａを実現することができ
る。

【００９９】このように、図２１等に示した可変インダ
クタ１７ａは、インダクタ導体４１２と制御用導体４１
４とを覆うように絶縁性磁性体４１８（磁性体膜４１８
ａ、４１８ｂ）が形成されており、制御用導体４１４に
流す直流バイアス電流を可変に制御することにより、上
述した絶縁性磁性体４１８を磁路とするインダクタ導体
４１２の飽和磁化特性が変化し、インダクタ導体４１２
が有するインダクタンスが変化する。

【０１００】したがって、インダクタ導体４１２のイン
ダクタンスそのものを直接変化させることができ、しか
も、半導体基板４１０上に薄膜形成技術や半導体製造技
術を用いて形成することができるため製造が容易とな
る。さらに、半導体基板４１０上には同調増幅部２等の
他の構成部品を形成することも可能であり、同調回路１
の全体を集積化によって一体形成する場合に適してい
る。

【０１０１】なお、図２１等に示した可変インダクタ１
７ａは、インダクタ導体４１２と制御用導体４１４とを
交互に周回させたり、インダクタ導体４１２と制御用導
体４１４とを重ねて形成するようにしてもよい。いずれ
の場合であっても、制御用導体４１４に流す直流バイア
ス電流を変化させることにより絶縁性磁性体４１８の飽
和磁化特性を変えることができ、インダクタ導体４１２
が有するインダクタンスをある範囲で変化させることが
できる。

【０１０２】また、図２１等に示した可変インダクタ１
７ａは、半導体基板４１０上にインダクタ導体４１２等
を形成する場合を例にとり説明したが、セラミックス等
の絶縁性あるいは導電性の各種基板上に形成するように
してもよい。

【０１０３】また、磁性体膜４１８ａ、４１８ｂとして
絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電
性材料を用いるようにしてもよい。但し、このような導
電性の磁性体膜を上述した絶縁性の磁性体膜４１８ａ等
に置き換えて使用すると、インダクタ導体４１２等の各
周回部分が短絡されてインダクタ導体として機能しなく
なるため、各インダクタ導体と導電性の磁性体膜との間
を電気的に絶縁する必要がある。この絶縁方法として
は、インダクタ導体４１２等を酸化して絶縁酸化膜を形
成する方法や、化学気相法等によりシリコン酸化膜ある
いは窒化膜を形成する方法等がある。

【０１０４】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。

【０１０５】また、図２１等に示した可変インダクタ１
７ａは、インダクタ導体４１２と制御用導体４１４の両
方の全体を絶縁性磁性体４１８で覆うようにしたが、一
部のみを覆って磁路を形成するようにしてもよい。この
ように、磁路となる絶縁性磁性体（あるいは導電性磁性
体でもよい）を部分的に形成した場合には、磁路が狭ま
ることによりインダクタ導体４１２および制御用導体４
１４によって生じる磁束が飽和しやすくなる。したがっ
て、制御用導体４１４に少ないバイアス電流を流した場
合であっても磁束が飽和し、少ないバイアス電流を可変
に制御することによりインダクタ導体４１２のインダク
タンスを変えることができる。このため、制御系の構造
を簡略化することができる。

【０１０６】また、図２１等に示した可変インダクタ１
７ａは、インダクタ導体４１２と制御用導体４１４とを
同心状に巻回して形成したが、これら各導体を半導体基
板４１０表面の隣接した位置に形成してそれらの間を絶
縁性あるいは導電性の磁性体によって形成した磁路によ
って磁気結合させてもよい。

【０１０７】図２４は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
１７ｂの概略を示す平面図である。

【０１０８】同図に示す可変インダクタ１７ｂは、半導
体基板４１０上に形成された渦巻き形状のインダクタ導
体４１２ａと、このインダクタ導体４１２ａと隣接した
位置に形成された渦巻き形状の制御用導体４１４ａと、
インダクタ導体４１２ａと制御用導体４１４ａの各渦巻
き中心を覆うように形成された絶縁性磁性体（あるいは
導電性磁性体）４１９とを含んで構成されている。

【０１０９】図２２等に示した可変インダクタ１７ａと
同様に、制御用導体４１４ａにはその両端に可変のバイ
アス電圧を印加するために可変電圧電源４１６が接続さ
れており、この可変電圧電源４１６によって印加するバ
イアス電圧を可変に制御することにより、制御用導体４
１４ａに流れる所定のバイアス電流を変化させることが
できる。

【０１１０】上述した可変インダクタ１７ｂは、インダ
クタ導体４１２ａと制御用導体４１４ａの各渦巻き中心
を通るように環状の絶縁性磁性体４１９（磁性体膜４１
９ａ、４１９ｂ）が形成されている。したがって、制御
用導体４１４ａに流す直流バイアス電流を可変に制御す
ることにより、上述した磁性体４１９を磁路とするイン
ダクタ導体４１２ａの飽和磁化特性が変化し、インダク
タ導体４１２ａが有するインダクタンスも変化する。

【０１１１】また、上述した各種の同調増幅部を半導体
基板上に形成した場合には、キャパシタ１４等としてあ
まり大きな静電容量を設定することができない。したが
って、半導体基板上に実際に形成したキャパシタの小さ
な静電容量を回路を工夫することにより、見かけ上大き
くすることができれば時定数Ｔを大きな値に設定して同
調周波数の低周波数化を図る際に都合がよい。

【０１１２】図２５は、図３に示した移相回路１０Ｃ等
に用いたキャパシタ１４等を素子単体ではなく回路によ
って構成した変形例を示す図であり、実際に半導体基板
上に形成されるキャパシタの静電容量を見かけ上大きく
みせる静電容量変換回路の構成が示されている。なお、
図２５に示した静電容量変換回路の全体が移相回路１０
Ｃ等に含まれるキャパシタ１４等に対応している。

【０１１３】図２５に示す静電容量変換回路１４ａは、
所定の静電容量Ｃ0 を有するキャパシタ５１０と、２つ
のオペアンプ５１２、５１４と、４つの抵抗５１６、５
１８、５２０、５２２とを含んで構成されている。

【０１１４】１段目のオペアンプ５１２は、出力端子と
反転入力端子との間に抵抗５１８（この抵抗値をＲ18と
する）が接続されており、さらにこの反転入力端子が抵
抗５１６（この抵抗値をＲ16とする）を介して接地され
ている。

【０１１５】１段目のオペアンプ５１２の非反転入力端
子に印加される電圧Ｅ1 と出力端子に現れる電圧Ｅ2 と
の間には、 Ｅ2 ＝（１＋Ｒ18／Ｒ16）Ｅ1 ・・・(8) の関係がある。この１段目のオペアンプ５１２は、主に
インピーダンス変換を行うバッファとして機能するもの
であり、利得は１であってもよい。利得１の場合とはＲ
18／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗５１
６を除去すればよい）、あるいはＲ18を０Ω（直結すれ
ばよい）に設定する。

【０１１６】また、２段目のオペアンプ５１４は、出力
端子と反転入力端子との間に抵抗５２２（この抵抗値を
Ｒ22とする）が接続されているとともに反転入力端子と
上述したオペアンプ５１２の出力端子との間に抵抗５２
０（この抵抗値をＲ20とする）が接続されており、さら
に非反転入力端子が接地されている。

【０１１７】２段目のオペアンプ５１４の出力端子に現
れる電圧をＥ3 とすると、この電圧Ｅ3 と１段目のオペ
アンプ５１２の出力端子に現れる電圧Ｅ2 との間には、 Ｅ3 ＝−（Ｒ22／Ｒ20）Ｅ2 ・・・(9) の関係がある。このように２段目のオペアンプ５１４は
反転増幅器として機能するものであり、その入力側を高
インピーダンスに設定するために１段目のオペアンプ５
１２が使用されている。

【０１１８】また、このような接続がなされた１段目の
オペアンプ５１２の非反転入力端子と２段目のオペアン
プ５１４の出力端子との間には、上述したように所定の
静電容量を有するキャパシタ５１０が接続されている。

【０１１９】図２５に示した静電容量変換回路１４ａに
おいて、キャパシタ５１０を除く回路全体の伝達関数を
Ｋ4 とすると、静電容量変換回路１４ａは図２６に示す
システム図で表すことができる。図２７は、これをミラ
ーの定理によって変換したシステム図である。

【０１２０】図２６に示したインピーダンスＺ0 を用い
て図２７に示したインピーダンスＺ1 を表すと、 Ｚ1 ＝Ｚ0 ／（１−Ｋ4 ） ・・・(10) となる。ここで、図２５に示した静電容量変換回路１４
ａの場合には、インピーダンスＺ0 ＝１／（ｊωＣ0 ）
であり、これを（１０）式に代入して、 Ｚ1 ＝（１／（ｊωＣ0 ））／（１−Ｋ4 ） ＝１／（ｊω（（１−Ｋ4 ）Ｃ0 ）） ・・・(11) Ｃ＝（１−Ｋ4 ）Ｃ0 ・・・(12) となる。この（１２）式は、静電容量変換回路１４ａに
おいてキャパシタ５１０が有する静電容量Ｃ0 が見掛け
上は（１−Ｋ4)倍になったことを示している。したがっ
て、増幅器の利得Ｋ4 が負の場合には（１−Ｋ4)は常に
１より大きくなるため、静電容量Ｃ0 を大きいほうに変
化させることができる。

【０１２１】ところで、図２５に示した静電容量変換回
路１４ａにおける増幅器の利得、すなわちオペアンプ５
１２と５１４の全体により構成される増幅器の利得Ｋ4
は、（８）式および（９）式から、 Ｋ4 ＝−（１＋Ｒ18／Ｒ16）Ｒ22／Ｒ20 ・・・(13) となる。この（１３）式を（１２）式に代入すると、 Ｃ＝（１＋（１＋Ｒ18／Ｒ16）Ｒ22／Ｒ20）Ｃ0 ・・・(14) となる。したがって、４つの抵抗５１６、５１８、５２
０、５２２の抵抗値を所定の値に設定することにより、
２つの端子５２４、５２６間の見掛け上の静電容量Ｃを
大きくすることができる。

【０１２２】また、１段目のオペアンプ５１２による増
幅器の利得が１の場合、すなわち上述したようにＲ16を
無限大（抵抗５１６を除去）、あるいはＲ18を０Ωに設
定したときであってＲ18／Ｒ16＝０の場合には、上述し
た（１４）式は簡略化されて、 Ｃ＝（１＋Ｒ22／Ｒ20）Ｃ0 ・・・(15) となる。

【０１２３】このように、上述した静電容量変換回路１
４ａは、抵抗５２０と抵抗５２２との抵抗比Ｒ22／Ｒ20
あるいは抵抗５１６と抵抗５１８との抵抗比Ｒ18／Ｒ16
を変えることにより、実際に半導体基板上に形成するキ
ャパシタ５１０の静電容量Ｃ0 を見掛け上大きい方に変
換することができる。そのため、半導体基板上に図２等
に示した各種の同調増幅部の全体を形成するような場合
には、半導体基板上に小さな静電容量Ｃ0 を有するキャ
パシタ５１０を形成しておいて、図２５に示した回路に
よって大きな静電容量Ｃに変換することができ、集積化
に際して好都合となる。特に、このようにして大きな静
電容量を確保することができれば、各同調増幅部の実装
面積を小型化して、材料コスト等の低減も可能となる。

【０１２４】また、抵抗５１６、５１８、５２０、５２
２の中の少なくとも１つを可変抵抗により形成すること
により、具体的には接合型やＭＯＳ型のＦＥＴあるいは
ｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続し
て可変抵抗を形成することにより、容易に静電容量が可
変のキャパシタを形成することができる。したがって、
このキャパシタを可変容量ダイオードの代わりに使用す
ることにより、位相シフト量をある範囲で任意に変化さ
せることができる。このため、各同調増幅部において一
巡する信号の位相シフト量が０°となる周波数を変える
ことができ、同調周波数を任意に変更することができ
る。

【０１２５】なお、上述したように第１段目のオペアン
プ５１２は入力インピーダンスを高くするためのバッフ
ァとして用いているため、このオペアンプ５１２をエミ
ッタホロワ回路あるいはソースホロワ回路に置き換える
ようにしてもよい。

【０１２６】ところで、上述した図２５では、所定の利
得を有する増幅器とキャパシタとを組み合わせることに
より、見かけ上の静電容量を実際にキャパシタ素子が有
する静電容量より大きくする場合を説明したが、キャパ
シタの代わりにインダクタを用い、このインダクタが有
するインダクタンスを見かけ上大きくすることもでき
る。

【０１２７】すなわち、上述したように図２６に示した
インピーダンスＺ0 を用いて図２７に示したインピーダ
ンスＺ1 を表すと（１０）式のようになる。ここで、イ
ンダクタンスＬ0 を有するインダクタの場合には、イン
ピーダンスＺ0 ＝ｊωＬ0 であり、これを（１０）式に
代入して、 Ｚ1 ＝ｊωＬ0 ／（１−Ｋ4 ） ＝ｊωＬ（Ｌ0 ／（１−Ｋ4 ）） ・・・(16) Ｌ＝Ｌ0 ／（１−Ｋ4 ） ・・・(17) となる。この（１７）式は、実際にインダクタ素子が有
するインダクタンスが見かけ上１／（１−Ｋ4 ）倍にな
ったことを示しており、利得Ｋ4 が０から１の間に設定
されているときには、見かけ上のインダクタンスが大き
くなることがわかる。

【０１２８】図２８は、図１１に示した移相回路１０Ｌ
内のインダクタ１７等を素子単体ではなく回路によって
構成した変形例を示す図であり、実際に半導体基板上に
形成されるインダクタ素子（インダクタ導体）のインダ
クタンスを見かけ上大きくみせるインダクタンス変換回
路の構成が示されている。

【０１２９】図２８に示すインダクタンス変換回路１７
ｃは、所定のインダクタンスＬ0 を有するインダクタ５
６０と、２つのオペアンプ５６２、５６４と、２つの抵
抗５６６、５６８とを含んで構成されている。

【０１３０】１段目のオペアンプ５６２は、出力端子が
反転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ５６４も出力端子が
反転入力端子に接続されており、利得１の非反転増幅器
として機能する。また、これら２つの非反転増幅器の間
には抵抗５６６と５６８による分圧回路が挿入されてい
る。

【０１３１】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。

【０１３２】図２８に示したインダクタンス変換回路１
７ｃにおいて、インダクタ５６０を除く回路（増幅器）
全体の伝達関数をＫ4 とすると、この利得Ｋ4 は抵抗５
６６と５６８によって構成される分圧回路の分圧比によ
って決まり、それぞれの抵抗値をＲ66、Ｒ68とすると、 Ｋ4 ＝Ｒ68／（Ｒ66＋Ｒ68） ・・・(18) となる。この利得Ｋ4 を（１７）式に代入して見かけ上
のインダクタンスＬを計算すると、 Ｌ＝Ｌ0 ／（１−Ｒ68／（Ｒ66＋Ｒ68）） ＝（１＋Ｒ68／Ｒ66）Ｌ0 ・・・(19) となる。したがって、抵抗５６６と５６８の抵抗比Ｒ68
／Ｒ66を大きくすることにより、２つの端子５５４、５
５６間の見かけ上のインダクタンスＬを大きくすること
ができる。例えば、Ｒ68＝Ｒ66の場合には、（１９）式
からインダクタンスＬをＬ0 の２倍にすることができ
る。

【０１３３】このように、上述したインダクタンス変換
回路１７ｃは、２つの非反転増幅器の間に挿入された分
圧回路の分圧比を変えることにより、実際に接続されて
いるインダクタ５６０のインダクタンスＬ0 を見かけ上
大きくすることができる。そのため、半導体基板上に各
同調増幅部の全体を形成するような場合には、半導体基
板上に小さなインダクタンスＬ0 を有するインダクタ５
６０を渦巻き形状の導体等によって形成しておいて、図
２８に示したインダクタンス変換回路によって大きなイ
ンダクタンスＬに変換することができ、集積化に際して
好都合となる。特に、このようにして大きなインダクタ
ンスを確保することができれば、同調増幅部の同調周波
数を比較的低い周波数領域まで下げることが容易とな
る。また、集積化を行うことにより、同調増幅部全体の
実装面積を小型化して、材料コスト等の低減も可能とな
る。

【０１３４】なお、抵抗５６６、５６８による分圧回路
の分圧比を固定した場合の他、これら２つの抵抗５６
６、５６８の少なくとも一方を可変抵抗により形成する
ことにより、具体的には接合型やＭＯＳ型のＦＥＴある
いはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接
続して可変抵抗を形成することにより、この分圧比を連
続的に変化させてもよい。この場合には、図２８に示し
たオペアンプ５６２、５６４を含んで構成される増幅器
全体の利得が変わり、端子５５４、５５６間のインダク
タンスＬも連続的に変化する。したがって、このインダ
クタンス変換回路１７ｃを可変インダクタの代わりに使
用することにより、各移相回路における位相シフト量を
ある範囲で任意に変化させることができる。このため、
同調増幅部において一巡する信号の位相シフト量が０°
となる周波数を変えることができ、同調周波数を任意に
変更することができる。

【０１３５】また、図２８に示したインダクタンス変換
回路１７ｃは、２つのオペアンプ５６２、５６４を含む
増幅器全体の利得が１以下に設定されているため、全体
をエミッタホロワ回路あるいはソースホロワ回路に置き
換えるようにしてもよい。

【０１３６】また、上述した第１および第２の構成例で
示した同調増幅部２等では、オペアンプを用いた移相回
路１０Ｃ等を用いることにより安定度の高い回路を実現
することができるが、上述した実施形態の移相回路１０
Ｃ、３０Ｃ等のような使い方をする場合にはオフセット
電圧や電圧利得はそれほど高性能なものが要求されない
ため所定の増幅度を有する差動増幅器を各移相回路内の
オペアンプの代わりに使用するようにしてもよい。

【０１３７】図２９は、オペアンプの構成の中で移相回
路の動作に必要な部分を抽出した回路図であり、全体が
所定の増幅度を有する差動増幅器として動作する。同図
に示す差動増幅器は、ＦＥＴにより構成された差動入力
段１００と、この差動入力段１００に定電流を与える定
電流回路１０２と、定電流回路１０２に所定のバイアス
電圧を与えるバイアス回路１０４と、差動入力段１００
に接続された出力アンプ１０６とによって構成されてい
る。同図に示すように、実際のオペアンプに含まれてい
る電圧利得を稼ぐための多段増幅回路を省略して、差動
増幅器の構成を簡略化し、広帯域化を図ることができ
る。このように、回路の簡略化を行うことにより、動作
周波数の上限を高くすることができるため、その分この
差動増幅器を用いて構成した同調増幅部の同調周波数の
上限を高くすることができる。

【０１３８】

【発明の効果】以上の実施形態に基づく説明から明らか
なように、同調周波数がほぼ等しいあるいは同調周波数
が所定量異なる複数の同調増幅部を接続して同調回路を
構成し、各同調増幅部を、位相反転回路あるいは非反転
回路と２つの移相回路とを含む構成としており、同調増
幅部を単独で用いる場合に比べて広い同調帯域幅を設定
できる。

【０１３９】また、各同調増幅部内の２つの移相回路を
ＣＲ回路を含んで構成した場合には、同調回路全体を容
易に集積化することができる。同様に、２つの移相回路
をＬＲ回路を含んで構成した場合には、集積化によって
小さなインダクタを形成することにより容易に同調周波
数の高周波化が可能となる。また、一方の移相回路をＣ
Ｒ回路を含んで、他方の移相回路をＬＲ回路を含んで構
成した場合には、温度等による変動を防止して特性の安
定化が可能となる。

【図面の簡単な説明】

【図１】一実施形態の同調回路の構成を示す原理ブロッ
ク図である。

【図２】図１に示す同調増幅部２の第１の構成例を示す
回路図である。

【図３】図２に示す前段の移相回路の構成を抜き出して
示した図である。

【図４】図３に示す移相回路の入出力電圧とキャパシタ
等に現れる電圧との関係を示すベクトル図である。

【図５】図２に示す後段の移相回路の構成を抜き出して
示した図である。

【図６】図５に示す移相回路の入出力電圧とキャパシタ
等に現れる電圧との関係を示すベクトル図である。

【図７】図２に示す２つの移相回路および非反転回路の
全体を伝達関数Ｋ1 を有する回路に置き換えたシステム
図である。

【図８】図７に示すシステムをミラーの定理によって変
換したシステム図である。

【図９】一実施形態の同調増幅部の同調特性を示す図で
ある。

【図１０】一実施形態の同調回路の同調帯域幅を示す図
である。

【図１１】ＬＲ回路を含む移相回路の構成を示す回路図
である。

【図１２】図１１に示す移相回路の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。

【図１３】ＬＲ回路を含む移相回路の他の構成を示す回
路図である。

【図１４】図１３に示す移相回路の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。

【図１５】２つの移相回路と非反転回路の接続状態を示
す図である。

【図１６】図１５に続く図である。

【図１７】同調回路内部の前段の同調増幅部の第３の構
成例を示す回路図である。

【図１８】同調回路内部の前段の同調増幅部の第４の構
成例を示す回路図である。

【図１９】２つの移相回路と位相反転回路の接続状態を
示す図である。

【図２０】図１９に続く図である。

【図２１】可変インダクタの具体例を示す図である。

【図２２】図２１に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図であ
る。

【図２３】図２２のＡ−Ａ線拡大断面図である。

【図２４】インダクタ導体と制御用導体とを隣接した位
置に並べて形成した場合の可変インダクタの概略を示す
平面図である。

【図２５】図３に示した移相回路等に用いたキャパシタ
１４等を素子単体ではなく回路によって構成した変形例
を示す図である。

【図２６】図２５に示す回路全体を伝達関数Ｋ4 を有す
る回路に置き換えた図である。

【図２７】図２６に示すシステムをミラーの定理によっ
て変換したシステム図である。

【図２８】図１１に示した移相回路内のインダクタ等を
素子単体ではなく回路によって構成した変形例を示す図
である。

【図２９】オペアンプの構成の中で移相回路の動作に必
要な部分を抽出した回路図である。

【符号の説明】

１ 同調回路 ２、３ 同調増幅部 １０、３０ 移相回路 １２、３２ オペアンプ １４、３４ キャパシタ １６、３６ 可変抵抗 １７、３７ インダクタ ５０ 非反転回路 ８０ 位相反転回路 ７０ 帰還抵抗 ７４ 入力抵抗 ９０ 入力端子 ９２ 出力端子

フロントページの続き (56)参考文献 特開 昭61−281708（ＪＰ，Ａ) 特開 平５−75384（ＪＰ，Ａ) 特開 昭53−10947（ＪＰ，Ａ) 特開 平３−150811（ＪＰ，Ａ) 特公 昭60−1966（ＪＰ，Ｂ２) 実公 昭59−41629（ＪＰ，Ｙ２) 実公 昭54−17328（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/00 - 3/72 H03H 11/12

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 複数の同調増幅部が縦続接続された同調
   回路であって、 前記同調増幅部のそれぞれは、 前記入力信号が一方端に入力される入力インピーダンス
   素子と、帰還信号が一方端に入力される帰還インピーダ
   ンス素子とを含んでおり、前記入力信号と前記帰還信号
   とを加算する加算回路と、 反転入力端子に第１の抵抗の一方端が接続され前記第１
   の抵抗を介して交流信号が入力される差動入力増幅器
   と、前記差動入力増幅器の反転入力端子および出力端子
   の間に接続された第２の抵抗と、キャパシタあるいはイ
   ンダクタによるリアクタンス素子と第３の抵抗とで構成
   され前記第１の抵抗の他方端に接続された直列回路とを
   含み、前記第３の抵抗および前記リアクタンス素子の接
   続部を前記差動入力増幅器の非反転入力端子に接続した
   ２つの移相回路と、 入力される交流信号の位相を変えずに出力する非反転回
   路と、 を備え、前記２つの移相回路および前記非反転回路を所
   定の順序で縦続接続し、これら縦続接続された複数の回
   路の最終段の出力を前記帰還信号として前記帰還インピ
   ーダンス素子の一方端に入力し、前記加算回路の出力を
   前記縦続接続された複数の回路の初段に入力し、前記移
   相回路のいずれかの出力あるいは前記非反転回路の出力
   を前記同調増幅部のそれぞれから出力することを特徴と
   する同調回路。
2. 【請求項２】 請求項１において、 前記同調増幅部のそれぞれは、前記２つの移相回路の全
   体により位相シフト量の合計が３６０°となる周波数近
   傍の信号のみを通過させることを特徴とする同調回路。
3. 【請求項３】 請求項２において、 前記縦続接続された２つの移相回路内の双方の前記直列
   回路に前記リアクタンス素子として前記キャパシタが含
   まれている場合、あるいは双方の前記直列回路に前記リ
   アクタンス素子として前記インダクタが含まれている場
   合には、前記直列回路を構成する抵抗および前記リアク
   タンス素子の接続の仕方を前記２つの移相回路において
   反対にしたことを特徴とする同調回路。
4. 【請求項４】 請求項２において、 前記縦続接続された２つの移相回路内の一方の前記直列
   回路に前記リアクタンス素子として前記キャパシタが含
   まれ、他方の前記直列回路に前記リアクタンス素子とし
   て前記インダクタが含まれている場合には、前記直列回
   路を構成する抵抗および前記リアクタンス素子の接続の
   仕方を前記２つの移相回路において同じにしたことを特
   徴とする同調回路。
5. 【請求項５】 複数の同調増幅部が縦続接続された同調
   回路であって、 前記同調増幅部のそれぞれは、 前記入力信号が一方端に入力される入力インピーダンス
   素子と、帰還信号が一方端に入力される帰還インピーダ
   ンス素子とを含んでおり、前記入力信号と前記帰還信号
   とを加算する加算回路と、 反転入力端子に第１の抵抗の一方端が接続され前記第１
   の抵抗を介して交流信号が入力される差動入力増幅器
   と、前記差動入力増幅器の反転入力端子および出力端子
   の間に接続された第２の抵抗と、キャパシタあるいはイ
   ンダクタによるリアクタンス素子と第３の抵抗とで構成
   され前記第１の抵抗の他方端に接続された直列回路とを
   含み、前記第３の抵抗および前記リアクタンス素子の接
   続部を前記差動入力増幅器の非反転入力端子に接続した
   ２つの移相回路と、 入力される交流信号の位相を反転して出力する位相反転
   回路と、 を備え、前記２つの移相回路および前記位相反転回路を
   所定の順序で縦続接続し、これら縦続接続された複数の
   回路の最終段の出力を前記帰還信号として前記帰還イン
   ピーダンス素子の一方端に入力し、前記加算回路の出力
   を前記縦続接続された複数の回路の初段に入力し、前記
   移相回路のいずれかの出力あるいは前記位相反転回路の
   出力を前記同調増幅部のそれぞれから出力することを特
   徴とする同調回路。
6. 【請求項６】 請求項５において、 前記同調増幅部のそれぞれは、前記２つの移相回路の全
   体により位相シフト量の合計が１８０°となる周波数近
   傍の信号のみを通過させることを特徴とする同調回路。
7. 【請求項７】 請求項６において、 前記縦続接続された２つの移相回路内の双方の前記直列
   回路に前記リアクタンス素子として前記キャパシタが含
   まれている場合、あるいは双方の前記直列回路に前記リ
   アクタンス素子として前記インダクタが含まれている場
   合には、前記直列回路を構成する抵抗および前記リアク
   タンス素子の接続の仕方を前記２つの移相回路において
   同じにしたことを特徴とする同調回路。
8. 【請求項８】 請求項６において、 前記縦続接続された２つの移相回路内の一方の前記直列
   回路に前記リアクタンス素子として前記キャパシタが含
   まれ、他方の前記直列回路に前記リアクタンス素子とし
   て前記インダクタが含まれている場合には、前記直列回
   路を構成する抵抗および前記リアクタンス素子の接続の
   仕方を前記２つの移相回路において反対にしたことを特
   徴とする同調回路。
9. 【請求項９】 請求項１〜８のいずれかにおいて、 前記縦続接続された２つの移相回路内の前記直列回路を
   構成する抵抗の少なくとも一方を可変抵抗により形成
   し、前記可変抵抗の抵抗値を変えることで同調周波数を
   可変することを特徴とする同調回路。
10. 【請求項１０】 請求項１〜９のいずれかにおいて、 前記複数の同調増幅部の各同調周波数をほぼ同じ値に設
    定することを特徴とする同調回路。
11. 【請求項１１】 請求項１〜９のいずれかにおいて、 前記複数の同調増幅部の各同調周波数を互いに所定量ず
    らして設定することを特徴とする同調回路。
12. 【請求項１２】 請求項１〜１１のいずれかにおいて、 前記差動入力増幅器は演算増幅器であることを特徴とす
    る同調回路。
13. 【請求項１３】 請求項１〜１２のいずれかにおいて、 構成部品を半導体基板上に一体形成したことを特徴とす
    る同調回路。