JPH0865046A - 発振器 - Google Patents
発振器Info
- Publication number
- JPH0865046A JPH0865046A JP15562295A JP15562295A JPH0865046A JP H0865046 A JPH0865046 A JP H0865046A JP 15562295 A JP15562295 A JP 15562295A JP 15562295 A JP15562295 A JP 15562295A JP H0865046 A JPH0865046 A JP H0865046A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase shift
- inductor
- phase
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 集積回路として形成することが容易で、か
つ、発振周波数を大幅に調整することが可能で、安定に
動作する発振器を得ること。 【構成】 非反転回路50と、入力される交流信号の電圧
レベルを約１／２に分圧する２つの抵抗からなる第１の
直列回路と、入力される交流信号の位相を所定量シフト
させるキャパシタあるいはインダクタと可変抵抗からな
る第２の直列回路と、第１および第２の直列回路の各出
力の差分に対して所定の増幅を行う差動増幅器とを含む
２つの移相回路10Ｃ、30Ｌと、後段の移相回路30Ｌから
出力される信号を非反転回路50の入力側に帰還させる帰
還抵抗70とを含んで構成されている。移相回路10Ｃ、30
Ｌ内の第２の直列回路の時定数を変化させて発振周波数
を調整する。
つ、発振周波数を大幅に調整することが可能で、安定に
動作する発振器を得ること。 【構成】 非反転回路50と、入力される交流信号の電圧
レベルを約１／２に分圧する２つの抵抗からなる第１の
直列回路と、入力される交流信号の位相を所定量シフト
させるキャパシタあるいはインダクタと可変抵抗からな
る第２の直列回路と、第１および第２の直列回路の各出
力の差分に対して所定の増幅を行う差動増幅器とを含む
２つの移相回路10Ｃ、30Ｌと、後段の移相回路30Ｌから
出力される信号を非反転回路50の入力側に帰還させる帰
還抵抗70とを含んで構成されている。移相回路10Ｃ、30
Ｌ内の第２の直列回路の時定数を変化させて発振周波数
を調整する。
Description
【０００１】
【産業上の利用分野】この発明は、発振周波数を大幅に
調整することが可能な発振器に関する。
調整することが可能な発振器に関する。
【０００２】
【従来の技術】正弦波発振器として従来より能動素子お
よびリアクタンス素子を使用した各種の発振回路が提案
され実用化されている。
よびリアクタンス素子を使用した各種の発振回路が提案
され実用化されている。
【０００３】
【発明が解決しようとする課題】正弦波発振器として、
図４５に示すウィーン・ブリッジ型発振器、図４６に示
すブリッジＴ型発振器が従来より知られている。
図４５に示すウィーン・ブリッジ型発振器、図４６に示
すブリッジＴ型発振器が従来より知られている。
【０００４】図４５より明らかなように、ウィーン・ブ
リッジ型発振器においては、周波数を変化させるために
キャパシタＣと可変抵抗Ｒsからなる直列回路の可変抵
抗Ｒsの抵抗値と、キャパシタＣと可変抵抗Ｒpからなる
並列回路の可変抵抗Ｒpの抵抗値とを連動して変化させ
なければならないが、直列回路の可変抵抗Ｒsの抵抗値
と並列回路の可変抵抗Ｒpの抵抗値に連動誤差が生じる
と、増幅器Ａに入力される電圧が増減するので、その結
果、発振出力が変動する。そして、発振出力が小さくな
れば発振が停止し、大きくなれば発振出力に著しい歪み
を生じることになる。
リッジ型発振器においては、周波数を変化させるために
キャパシタＣと可変抵抗Ｒsからなる直列回路の可変抵
抗Ｒsの抵抗値と、キャパシタＣと可変抵抗Ｒpからなる
並列回路の可変抵抗Ｒpの抵抗値とを連動して変化させ
なければならないが、直列回路の可変抵抗Ｒsの抵抗値
と並列回路の可変抵抗Ｒpの抵抗値に連動誤差が生じる
と、増幅器Ａに入力される電圧が増減するので、その結
果、発振出力が変動する。そして、発振出力が小さくな
れば発振が停止し、大きくなれば発振出力に著しい歪み
を生じることになる。
【０００５】通常、正弦波発振器の出力変動を少なくす
るように安定化することは難しく、その安定化手段は増
幅器の振幅特性に非線形を付加すること、すなわち、出
力の大きさによってその増幅度が変化するような特性を
付加することになる。
るように安定化することは難しく、その安定化手段は増
幅器の振幅特性に非線形を付加すること、すなわち、出
力の大きさによってその増幅度が変化するような特性を
付加することになる。
【０００６】このような特性を付加することは増幅器の
直線性を悪化させることになるから、出力波形の歪率を
悪化させることになり、出力電圧の安定性と歪率とは二
率背反の関係にある。
直線性を悪化させることになるから、出力波形の歪率を
悪化させることになり、出力電圧の安定性と歪率とは二
率背反の関係にある。
【０００７】直列回路の抵抗Ｒsと並列回路の可変抵抗
Ｒpの比を一定に保って変化させることは、回路を集積
回路化して、外部から電圧制御の手法で可変抵抗を変化
させる場合には特に困難である。
Ｒpの比を一定に保って変化させることは、回路を集積
回路化して、外部から電圧制御の手法で可変抵抗を変化
させる場合には特に困難である。
【０００８】ウィーン・ブリッジ型発振器に限らず、図
４６に示すブリッジＴ型発振器や移相型発振器でも同様
のことがいえる。
４６に示すブリッジＴ型発振器や移相型発振器でも同様
のことがいえる。
【０００９】さらに、発振周波数を大幅に調整し得る可
変周波数発振器を集積回路によって形成することも困難
である。
変周波数発振器を集積回路によって形成することも困難
である。
【００１０】そこで、この発明は、このような課題を解
決するために考えられたものである。
決するために考えられたものである。
【００１１】
【課題を解決するための手段】上述した課題を解決する
ために、この発明の発振器は、入力される交流信号が両
端に印加される抵抗値がほぼ等しい第１および第２の抵
抗により構成された第１の直列回路と、前記交流信号が
両端に印加される第３の抵抗とキャパシタにより構成さ
れた第２の直列回路と、前記第１の直列回路を構成する
前記第１および第２の抵抗の接続点の電位と前記第２の
直列回路を構成する前記第３の抵抗と前記キャパシタの
接続点の電位との差分を所定の増幅度で増幅して出力す
る差動増幅器とを含む第１の移相回路と、入力される交
流信号が両端に印加される抵抗値がほぼ等しい第１およ
び第２の抵抗により構成された第１の直列回路と、前記
交流信号が両端に印加される第３の抵抗とインダクタに
より構成された第２の直列回路と、前記第１の直列回路
を構成する前記第１および第２の抵抗の接続点の電位と
前記第２の直列回路を構成する前記第３の抵抗と前記イ
ンダクタの接続点の電位との差分を所定の増幅度で増幅
して出力する差動増幅器とを含む第２の移相回路と、縦
続接続された前記第１および第２の移相回路の後段の出
力を前段の入力側に帰還させるとともに、前記第１およ
び第２の移相回路のいずれか一方から正弦波発振出力を
取り出すことを特徴とする。
ために、この発明の発振器は、入力される交流信号が両
端に印加される抵抗値がほぼ等しい第１および第２の抵
抗により構成された第１の直列回路と、前記交流信号が
両端に印加される第３の抵抗とキャパシタにより構成さ
れた第２の直列回路と、前記第１の直列回路を構成する
前記第１および第２の抵抗の接続点の電位と前記第２の
直列回路を構成する前記第３の抵抗と前記キャパシタの
接続点の電位との差分を所定の増幅度で増幅して出力す
る差動増幅器とを含む第１の移相回路と、入力される交
流信号が両端に印加される抵抗値がほぼ等しい第１およ
び第２の抵抗により構成された第１の直列回路と、前記
交流信号が両端に印加される第３の抵抗とインダクタに
より構成された第２の直列回路と、前記第１の直列回路
を構成する前記第１および第２の抵抗の接続点の電位と
前記第２の直列回路を構成する前記第３の抵抗と前記イ
ンダクタの接続点の電位との差分を所定の増幅度で増幅
して出力する差動増幅器とを含む第２の移相回路と、縦
続接続された前記第１および第２の移相回路の後段の出
力を前段の入力側に帰還させるとともに、前記第１およ
び第２の移相回路のいずれか一方から正弦波発振出力を
取り出すことを特徴とする。
【００１２】また、この発明の発振器は、入力される交
流信号が両端に印加される抵抗値がほぼ等しい第１およ
び第２の抵抗により構成された第１の直列回路と、前記
交流信号が両端に印加される第３の抵抗とキャパシタに
より構成された第２の直列回路と、前記第１の直列回路
を構成する前記第１および第２の抵抗の接続点の電位と
前記第２の直列回路を構成する前記第３の抵抗と前記キ
ャパシタの接続点の電位との差分を所定の増幅度で増幅
して出力する差動増幅器とを含む第１の移相回路と、入
力される交流信号が両端に印加される抵抗値がほぼ等し
い第１および第２の抵抗により構成された第１の直列回
路と、前記交流信号が両端に印加される第３の抵抗とイ
ンダクタにより構成された第２の直列回路と、前記第１
の直列回路を構成する前記第１および第２の抵抗の接続
点の電位と前記第２の直列回路を構成する前記第３の抵
抗と前記インダクタの接続点の電位との差分を所定の増
幅度で増幅して出力する差動増幅器とを含む第２の移相
回路と、入力される交流信号の位相を変えずに出力する
非反転回路と、を備え、前記第１および第２の移相回路
と前記非反転回路のそれぞれを縦続接続し、これら縦続
接続された複数の回路の中の最終段の出力を初段の入力
側に帰還させるとともに、これら複数の回路のいずれか
から正弦波発振出力を取り出すことを特徴とする。
流信号が両端に印加される抵抗値がほぼ等しい第１およ
び第２の抵抗により構成された第１の直列回路と、前記
交流信号が両端に印加される第３の抵抗とキャパシタに
より構成された第２の直列回路と、前記第１の直列回路
を構成する前記第１および第２の抵抗の接続点の電位と
前記第２の直列回路を構成する前記第３の抵抗と前記キ
ャパシタの接続点の電位との差分を所定の増幅度で増幅
して出力する差動増幅器とを含む第１の移相回路と、入
力される交流信号が両端に印加される抵抗値がほぼ等し
い第１および第２の抵抗により構成された第１の直列回
路と、前記交流信号が両端に印加される第３の抵抗とイ
ンダクタにより構成された第２の直列回路と、前記第１
の直列回路を構成する前記第１および第２の抵抗の接続
点の電位と前記第２の直列回路を構成する前記第３の抵
抗と前記インダクタの接続点の電位との差分を所定の増
幅度で増幅して出力する差動増幅器とを含む第２の移相
回路と、入力される交流信号の位相を変えずに出力する
非反転回路と、を備え、前記第１および第２の移相回路
と前記非反転回路のそれぞれを縦続接続し、これら縦続
接続された複数の回路の中の最終段の出力を初段の入力
側に帰還させるとともに、これら複数の回路のいずれか
から正弦波発振出力を取り出すことを特徴とする。
【００１３】また、この発明の発振器は、入力される交
流信号が両端に印加される抵抗値がほぼ等しい第１およ
び第２の抵抗により構成された第１の直列回路と、前記
交流信号が両端に印加される第３の抵抗とキャパシタに
より構成された第２の直列回路と、前記第１の直列回路
を構成する前記第１および第２の抵抗の接続点の電位と
前記第２の直列回路を構成する前記第３の抵抗と前記キ
ャパシタの接続点の電位との差分を所定の増幅度で増幅
して出力する差動増幅器とを含む第１の移相回路と、入
力される交流信号が両端に印加される抵抗値がほぼ等し
い第１および第２の抵抗により構成された第１の直列回
路と、前記交流信号が両端に印加される第３の抵抗とイ
ンダクタにより構成された第２の直列回路と、前記第１
の直列回路を構成する前記第１および第２の抵抗の接続
点の電位と前記第２の直列回路を構成する前記第３の抵
抗と前記インダクタの接続点の電位との差分を所定の増
幅度で増幅して出力する差動増幅器とを含む第２の移相
回路と、入力される交流信号の位相を反転して出力する
位相反転回路と、を備え、前記第１および第２の移相回
路と前記位相反転回路のそれぞれを縦続接続し、これら
縦続接続された複数の回路の中の最終段の出力を初段の
入力側に帰還させるとともに、これら複数の回路のいず
れかから正弦波発振出力を取り出すことを特徴とする。
流信号が両端に印加される抵抗値がほぼ等しい第１およ
び第２の抵抗により構成された第１の直列回路と、前記
交流信号が両端に印加される第３の抵抗とキャパシタに
より構成された第２の直列回路と、前記第１の直列回路
を構成する前記第１および第２の抵抗の接続点の電位と
前記第２の直列回路を構成する前記第３の抵抗と前記キ
ャパシタの接続点の電位との差分を所定の増幅度で増幅
して出力する差動増幅器とを含む第１の移相回路と、入
力される交流信号が両端に印加される抵抗値がほぼ等し
い第１および第２の抵抗により構成された第１の直列回
路と、前記交流信号が両端に印加される第３の抵抗とイ
ンダクタにより構成された第２の直列回路と、前記第１
の直列回路を構成する前記第１および第２の抵抗の接続
点の電位と前記第２の直列回路を構成する前記第３の抵
抗と前記インダクタの接続点の電位との差分を所定の増
幅度で増幅して出力する差動増幅器とを含む第２の移相
回路と、入力される交流信号の位相を反転して出力する
位相反転回路と、を備え、前記第１および第２の移相回
路と前記位相反転回路のそれぞれを縦続接続し、これら
縦続接続された複数の回路の中の最終段の出力を初段の
入力側に帰還させるとともに、これら複数の回路のいず
れかから正弦波発振出力を取り出すことを特徴とする。
【００１４】また、この発明の発振器は、入力された交
流信号を同相で出力する非反転回路と、２つの抵抗の直
列接続と、キャパシタあるいはインダクタのいずれか一
方と抵抗との直列接続とよりなり、前記非反転回路の出
力が印加される第１のブリッジ回路と、前記第１のブリ
ッジ回路の２つの出力の差を得る第１の差動増幅器とを
有し、前記第１のブリッジ回路に入力された信号を移相
する第１の移相回路と、２つの抵抗の直列接続と、キャ
パシタあるいはインダクタのいずれか他方と抵抗との直
列接続とよりなり、前記第１の移相回路の出力が印加さ
れる第２のブリッジ回路と、前記第２のブリッジ回路の
２つの出力の差を得る第２の差動増幅器とを有し、前記
第２のブリッジ回路に入力された信号を前記第１の移相
回路とは反対方向に移相する第２の移相回路と、前記第
２の移相回路の出力を前記非反転回路の入力へ帰還する
回路と、を備えることを特徴とする。
流信号を同相で出力する非反転回路と、２つの抵抗の直
列接続と、キャパシタあるいはインダクタのいずれか一
方と抵抗との直列接続とよりなり、前記非反転回路の出
力が印加される第１のブリッジ回路と、前記第１のブリ
ッジ回路の２つの出力の差を得る第１の差動増幅器とを
有し、前記第１のブリッジ回路に入力された信号を移相
する第１の移相回路と、２つの抵抗の直列接続と、キャ
パシタあるいはインダクタのいずれか他方と抵抗との直
列接続とよりなり、前記第１の移相回路の出力が印加さ
れる第２のブリッジ回路と、前記第２のブリッジ回路の
２つの出力の差を得る第２の差動増幅器とを有し、前記
第２のブリッジ回路に入力された信号を前記第１の移相
回路とは反対方向に移相する第２の移相回路と、前記第
２の移相回路の出力を前記非反転回路の入力へ帰還する
回路と、を備えることを特徴とする。
【００１５】また、この発明の発振器は、入力された交
流信号を反転して出力する位相反転回路と、２つの抵抗
の直列接続と、キャパシタあるいはインダクタのいずれ
か一方と抵抗との直列接続とよりなり、前記位相反転回
路の出力が印加される第１のブリッジ回路と、前記第１
のブリッジ回路の２つの出力の差を得る第１の差動増幅
器とを有し、前記第１のブリッジ回路に入力された信号
を移相する第１の移相回路と、２つの抵抗の直列接続
と、キャパシタあるいはインダクタのいずれか他方と抵
抗との直列接続とよりなり、前記第１の移相回路の出力
が印加される第２のブリッジ回路と、前記第２のブリッ
ジ回路の２つの出力の差を得る第２の差動増幅器とを有
し、前記第２のブリッジ回路に入力された信号を前記第
１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を前記位相反転回路の入力へ
帰還する回路と、を備えることを特徴とする。
流信号を反転して出力する位相反転回路と、２つの抵抗
の直列接続と、キャパシタあるいはインダクタのいずれ
か一方と抵抗との直列接続とよりなり、前記位相反転回
路の出力が印加される第１のブリッジ回路と、前記第１
のブリッジ回路の２つの出力の差を得る第１の差動増幅
器とを有し、前記第１のブリッジ回路に入力された信号
を移相する第１の移相回路と、２つの抵抗の直列接続
と、キャパシタあるいはインダクタのいずれか他方と抵
抗との直列接続とよりなり、前記第１の移相回路の出力
が印加される第２のブリッジ回路と、前記第２のブリッ
ジ回路の２つの出力の差を得る第２の差動増幅器とを有
し、前記第２のブリッジ回路に入力された信号を前記第
１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を前記位相反転回路の入力へ
帰還する回路と、を備えることを特徴とする。
【００１６】
【実施例】以下、この発明を適用した一実施例の発振器
について、図面を参照しながら具体的に説明する。
について、図面を参照しながら具体的に説明する。
【００１７】（第１実施例）図１は、この発明を適用し
た第１実施例の発振器の構成を示す回路図である。同図
に示す発振器１は、入力信号の位相を変えずに出力する
非反転回路50と、それぞれが入力信号の位相を所定量シ
フトさせることにより所定の周波数において合計で０°
の位相シフトを行う２つの移相回路10Ｃ、30Ｌと、移相
回路30Ｌの出力を非反転回路50の入力側に帰還させる帰
還抵抗70とを含んで構成されている。この帰還抵抗70は
０Ωから有限の抵抗値を有している。なお、非反転回路
50はバッファ回路として機能するものであるが、基本動
作のみに着目した場合には省略してもよい。
た第１実施例の発振器の構成を示す回路図である。同図
に示す発振器１は、入力信号の位相を変えずに出力する
非反転回路50と、それぞれが入力信号の位相を所定量シ
フトさせることにより所定の周波数において合計で０°
の位相シフトを行う２つの移相回路10Ｃ、30Ｌと、移相
回路30Ｌの出力を非反転回路50の入力側に帰還させる帰
還抵抗70とを含んで構成されている。この帰還抵抗70は
０Ωから有限の抵抗値を有している。なお、非反転回路
50はバッファ回路として機能するものであるが、基本動
作のみに着目した場合には省略してもよい。
【００１８】図２は、図１に示した前段の移相回路10Ｃ
の構成を抜き出して示したものである。同図に示す前段
の移相回路10Ｃは、２入力の差分電圧を所定の増幅度
（例えば約２倍）で増幅して出力する差動増幅器12と、
入力端22に入力された信号の位相を所定量シフトさせて
差動増幅器12の非反転入力端子に入力するキャパシタ14
および可変抵抗16と、入力端22に入力された信号の位相
を変えずにその電圧レベルを約１／２に分圧して差動増
幅器12の反転入力端子に入力する抵抗18および20とを含
んで構成されている。なお、可変抵抗16と抵抗20の接続
点が接地されている場合を考えて以下の説明を行うもの
とする。
の構成を抜き出して示したものである。同図に示す前段
の移相回路10Ｃは、２入力の差分電圧を所定の増幅度
（例えば約２倍）で増幅して出力する差動増幅器12と、
入力端22に入力された信号の位相を所定量シフトさせて
差動増幅器12の非反転入力端子に入力するキャパシタ14
および可変抵抗16と、入力端22に入力された信号の位相
を変えずにその電圧レベルを約１／２に分圧して差動増
幅器12の反転入力端子に入力する抵抗18および20とを含
んで構成されている。なお、可変抵抗16と抵抗20の接続
点が接地されている場合を考えて以下の説明を行うもの
とする。
【００１９】このような構成を有する移相回路10Ｃにお
いて、所定の交流信号が入力端22に入力されると、差動
増幅器12の反転入力端子には、入力端22に印加される電
圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧し
た電圧が印加される。抵抗18および20の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗18、20の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器12の反転入力端子に印
加される。
いて、所定の交流信号が入力端22に入力されると、差動
増幅器12の反転入力端子には、入力端22に印加される電
圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧し
た電圧が印加される。抵抗18および20の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗18、20の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器12の反転入力端子に印
加される。
【００２０】一方、入力信号が入力端22に入力される
と、差動増幅器12の非反転入力端子には、キャパシタ14
と可変抵抗16の接続点に現れる信号が入力される。キャ
パシタ14と可変抵抗16により構成されるＣＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＣＲ回路によって所定量シフトした
信号の電圧が差動増幅器12の非反転入力端子には印加さ
れる。
と、差動増幅器12の非反転入力端子には、キャパシタ14
と可変抵抗16の接続点に現れる信号が入力される。キャ
パシタ14と可変抵抗16により構成されるＣＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＣＲ回路によって所定量シフトした
信号の電圧が差動増幅器12の非反転入力端子には印加さ
れる。
【００２１】差動増幅器12は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
【００２２】図３は、移相回路10Ｃの入出力電圧とキャ
パシタ等に現れる電圧との関係を示すベクトル図であ
る。
パシタ等に現れる電圧との関係を示すベクトル図であ
る。
【００２３】同図に示すように、可変抵抗16の両端に現
れる電圧ＶR1とキャパシタ14の両端に現れる電圧ＶC1
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図３に示す半円の円周に沿って可変抵抗16の
両端電圧ＶR1とキャパシタ14の両端電圧ＶC1とが変化す
る。
れる電圧ＶR1とキャパシタ14の両端に現れる電圧ＶC1
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図３に示す半円の円周に沿って可変抵抗16の
両端電圧ＶR1とキャパシタ14の両端電圧ＶC1とが変化す
る。
【００２４】また、差動増幅器12の非反転入力端子に印
加される電圧（可変抵抗16の両端電圧ＶR1）から反転入
力端子に印加される電圧（抵抗20の両端電圧Ｅi／２）
をベクトル的に減算したものが差分電圧Ｅo′となる。
この差分電圧Ｅo′は、図３に示した半円において、そ
の中心点を始点とし、電圧ＶR1と電圧ＶC1とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅi／２に等しくなる。実際に
は、差動増幅器12はこの差分電圧Ｅo′を２倍に増幅し
ており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したが
って、この実施例の移相回路10Ｃにおいて、入力信号の
振幅と出力信号の振幅とは等しく、入出力信号間で信号
の減衰が生じないことがわかる。
加される電圧（可変抵抗16の両端電圧ＶR1）から反転入
力端子に印加される電圧（抵抗20の両端電圧Ｅi／２）
をベクトル的に減算したものが差分電圧Ｅo′となる。
この差分電圧Ｅo′は、図３に示した半円において、そ
の中心点を始点とし、電圧ＶR1と電圧ＶC1とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅi／２に等しくなる。実際に
は、差動増幅器12はこの差分電圧Ｅo′を２倍に増幅し
ており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したが
って、この実施例の移相回路10Ｃにおいて、入力信号の
振幅と出力信号の振幅とは等しく、入出力信号間で信号
の減衰が生じないことがわかる。
【００２５】また、図３から明らかなように、電圧ＶR1
と電圧ＶC1とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶR1との位相差は、周波数ωが０から∞まで変
化するに従って９０°から０°まで変化する。そして、
移相回路10Ｃ全体の位相シフト量φ1はその２倍であ
り、周波数に応じて１８０°から０°まで変化する。
と電圧ＶC1とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶR1との位相差は、周波数ωが０から∞まで変
化するに従って９０°から０°まで変化する。そして、
移相回路10Ｃ全体の位相シフト量φ1はその２倍であ
り、周波数に応じて１８０°から０°まで変化する。
【００２６】次に、上述した入出力電圧間の関係を定量
的に検証する。
的に検証する。
【００２７】図４は、前段の移相回路10Ｃを等価的に表
した図であり、差動増幅器12の入力側に設けられた２つ
の直列回路に対応する構成が示されている。
した図であり、差動増幅器12の入力側に設けられた２つ
の直列回路に対応する構成が示されている。
【００２８】抵抗18および20により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、抵抗18、20
のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、2
8に置き換えて考えることができる。このとき、図４に
示す等価回路の閉ループに流れる電流Ｉは、キャパシタ
14の静電容量をＣ、可変抵抗16の抵抗値をＲとすると、
の両端には入力電圧Ｅiが印加されるため、抵抗18、20
のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、2
8に置き換えて考えることができる。このとき、図４に
示す等価回路の閉ループに流れる電流Ｉは、キャパシタ
14の静電容量をＣ、可変抵抗16の抵抗値をＲとすると、
【数１】 となる。ここで、図４に示す２点間の電位差（差分）Ｅ
o′を求めると、
o′を求めると、
【数２】 となる。上述した(2)式に(1)式を代入して計算すると、
【数３】 となる。また、この実施例の移相回路10Ｃの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、
oは、上述した差分Ｅo′を２倍したものであるから、
【数４】 となる。ここで、キャパシタ14と可変抵抗16からなるＣ
Ｒ回路の時定数をＴ（＝ＣＲ）とした。
Ｒ回路の時定数をＴ（＝ＣＲ）とした。
【００２９】この(4)式においてｓ＝ｊωを代入して変
形すると、
形すると、
【数５】 となる。(5)式から出力電圧Ｅoの絶対値を求めると、
【数６】 となる。すなわち、(6)式は、この実施例の移相回路10
Ｃは入出力間の位相がどのように回転しても、その出力
信号の振幅は入力信号の振幅に等しく一定であることを
表している。
Ｃは入出力間の位相がどのように回転しても、その出力
信号の振幅は入力信号の振幅に等しく一定であることを
表している。
【００３０】また、(5)式から出力電圧Ｅoの入力電圧Ｅ
iに対する位相シフト量φ1を求めると、
iに対する位相シフト量φ1を求めると、
【数７】 となる。この(7)式から、例えばωがほぼ１／Ｔ（＝１
／（ＣＲ））となるような周波数における位相シフト量
φ1はほぼ９０°となり、入力信号の振幅を減衰させる
ことなく位相のみをほぼ９０°シフトさせることができ
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量φ1がほぼ９０°となる周波数ωを変
化させることができる。
／（ＣＲ））となるような周波数における位相シフト量
φ1はほぼ９０°となり、入力信号の振幅を減衰させる
ことなく位相のみをほぼ９０°シフトさせることができ
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量φ1がほぼ９０°となる周波数ωを変
化させることができる。
【００３１】図５は、図１に示した後段の移相回路30Ｌ
の構成を抜き出して示したものである。同図に示す後段
の移相回路30Ｌは、２入力の差分電圧を所定の増幅度
（例えば約２倍）で増幅して出力する差動増幅器32と、
入力端42に入力された信号の位相を所定量シフトさせて
差動増幅器32の非反転入力端子に入力するインダクタ37
および可変抵抗36と、入力端42に入力された信号の位相
を変えずにその電圧レベルを約１／２に分圧して差動増
幅器32の反転入力端子に入力する抵抗38および40とを含
んで構成されている。
の構成を抜き出して示したものである。同図に示す後段
の移相回路30Ｌは、２入力の差分電圧を所定の増幅度
（例えば約２倍）で増幅して出力する差動増幅器32と、
入力端42に入力された信号の位相を所定量シフトさせて
差動増幅器32の非反転入力端子に入力するインダクタ37
および可変抵抗36と、入力端42に入力された信号の位相
を変えずにその電圧レベルを約１／２に分圧して差動増
幅器32の反転入力端子に入力する抵抗38および40とを含
んで構成されている。
【００３２】なお、インダクタ37に直列に挿入されてい
るキャパシタ39は直流電流阻止用であり、そのインピー
ダンスは動作周波数において極めて小さく、すなわち大
きな静電容量を有している。
るキャパシタ39は直流電流阻止用であり、そのインピー
ダンスは動作周波数において極めて小さく、すなわち大
きな静電容量を有している。
【００３３】このような構成を有する移相回路30Ｌにお
いて、所定の交流信号が入力端42に入力されると、差動
増幅器32の反転入力端子には、入力端42に印加される電
圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧し
た電圧が印加される。抵抗38および40の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗38、40の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器32の反転入力端子に印
加される。
いて、所定の交流信号が入力端42に入力されると、差動
増幅器32の反転入力端子には、入力端42に印加される電
圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧し
た電圧が印加される。抵抗38および40の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗38、40の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器32の反転入力端子に印
加される。
【００３４】一方、入力信号が入力端42に入力される
と、差動増幅器32の非反転入力端子には、インダクタ37
と可変抵抗36の接続点に現れる信号が入力される。イン
ダクタ37と可変抵抗36により構成されるＬＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＬＲ回路によって所定量シフトした
信号の電圧が差動増幅器32の非反転入力端子には印加さ
れる。
と、差動増幅器32の非反転入力端子には、インダクタ37
と可変抵抗36の接続点に現れる信号が入力される。イン
ダクタ37と可変抵抗36により構成されるＬＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＬＲ回路によって所定量シフトした
信号の電圧が差動増幅器32の非反転入力端子には印加さ
れる。
【００３５】差動増幅器32は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
【００３６】図６は、移相回路30Ｌの入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。
【００３７】同図に示すように、可変抵抗36の両端に現
れる電圧ＶR2とインダクタ37の両端に現れる電圧ＶL1
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図６に示す半円の円周に沿って可変抵抗36の
両端電圧ＶR2とインダクタ37の両端電圧ＶL1とが変化す
る。
れる電圧ＶR2とインダクタ37の両端に現れる電圧ＶL1
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図６に示す半円の円周に沿って可変抵抗36の
両端電圧ＶR2とインダクタ37の両端電圧ＶL1とが変化す
る。
【００３８】また、差動増幅器32の非反転入力端子に印
加される電圧（可変抵抗36の両端電圧ＶR2）から反転入
力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）
をベクトル的に減算したものが差分電圧Ｅo′となる。
この差分電圧Ｅo′は、図６に示した半円において、そ
の中心点を始点とし、電圧ＶR2と電圧ＶL1とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅi／２に等しくなる。実際に
は、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅し
ており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したが
って、この実施例の移相回路30Ｌにおいて、入力信号の
振幅と出力信号の振幅とは等しく、入出力信号間で信号
の減衰が生じないことがわかる。
加される電圧（可変抵抗36の両端電圧ＶR2）から反転入
力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）
をベクトル的に減算したものが差分電圧Ｅo′となる。
この差分電圧Ｅo′は、図６に示した半円において、そ
の中心点を始点とし、電圧ＶR2と電圧ＶL1とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅi／２に等しくなる。実際に
は、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅し
ており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したが
って、この実施例の移相回路30Ｌにおいて、入力信号の
振幅と出力信号の振幅とは等しく、入出力信号間で信号
の減衰が生じないことがわかる。
【００３９】また、図６から明らかなように、電圧ＶR2
と電圧ＶL1とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶR2との位相差は、周波数ωが０から∞まで変
化するに従って０°から９０°まで変化する。そして、
移相回路30Ｌ全体の位相シフト量φ2はその２倍であ
り、周波数に応じて０°から１８０°まで変化する。
と電圧ＶL1とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶR2との位相差は、周波数ωが０から∞まで変
化するに従って０°から９０°まで変化する。そして、
移相回路30Ｌ全体の位相シフト量φ2はその２倍であ
り、周波数に応じて０°から１８０°まで変化する。
【００４０】次に、上述した入出力電圧間の関係を定量
的に検証する。
的に検証する。
【００４１】図７は、後段の移相回路30Ｌを等価的に表
した図であり、差動増幅器32の入力側に設けられた２つ
の直列回路に対応する構成が示されている。
した図であり、差動増幅器32の入力側に設けられた２つ
の直列回路に対応する構成が示されている。
【００４２】抵抗38および40により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、前段の移相
回路10Ｃの場合と同様に、抵抗38、40のそれぞれは電圧
Ｅi／２を発生する２つの電圧源27、28に置き換えて考
えることができる。このとき、図７に示す等価回路の閉
ループに流れる電流Ｉ′は、インダクタ37のインダクタ
ンスをＬ、可変抵抗36の抵抗値をＲとすると、
の両端には入力電圧Ｅiが印加されるため、前段の移相
回路10Ｃの場合と同様に、抵抗38、40のそれぞれは電圧
Ｅi／２を発生する２つの電圧源27、28に置き換えて考
えることができる。このとき、図７に示す等価回路の閉
ループに流れる電流Ｉ′は、インダクタ37のインダクタ
ンスをＬ、可変抵抗36の抵抗値をＲとすると、
【数８】 となる。ここで、図７に示す２点間の電位差（差分）Ｅ
o′を求めると、
o′を求めると、
【数９】 となる。上述した(9)式に(8)式を代入して計算すると、
【数１０】 となる。また、この実施例の移相回路30Ｌの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、
oは、上述した差分Ｅo′を２倍したものであるから、
【数１１】 となる。ここで、説明を簡単なものとするために、移相
回路10Ｃ内のＣＲ回路の時定数と同様に移相回路30Ｌ内
のＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。
回路10Ｃ内のＣＲ回路の時定数と同様に移相回路30Ｌ内
のＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。
【００４３】(11)式においてｓ＝ｊωを代入して変形す
ると、
ると、
【数１２】 となる。
【００４４】上述した(11)式および(12)式は、前段の移
相回路10Ｃについて示した(4)式および(5)式と符号のみ
異なっている。したがって、出力電圧Ｅoの絶対値は(6)
式をそのまま適用することができ、後段の移相回路30Ｌ
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることがわ
かる。
相回路10Ｃについて示した(4)式および(5)式と符号のみ
異なっている。したがって、出力電圧Ｅoの絶対値は(6)
式をそのまま適用することができ、後段の移相回路30Ｌ
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることがわ
かる。
【００４５】また、(12)式から出力電圧Ｅoの入力電圧
Ｅiに対する位相シフト量φ2を求めると、
Ｅiに対する位相シフト量φ2を求めると、
【数１３】 となる。この(13)式から、例えばωがほぼ１／Ｔ（＝Ｒ
／Ｌ）となるような周波数における位相シフト量φ2は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗36の抵抗値Ｒを可変することにより、位
相シフト量φ2がほぼ９０°となる周波数ωを変化させ
ることができる。
／Ｌ）となるような周波数における位相シフト量φ2は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗36の抵抗値Ｒを可変することにより、位
相シフト量φ2がほぼ９０°となる周波数ωを変化させ
ることができる。
【００４６】このようにして、２つの移相回路10Ｃ、30
Ｌのそれぞれにおいて位相が所定量シフトされる。しか
も、図３および図６に示すように、各移相回路10Ｃ、30
Ｌにおける入出力電圧の相対的な位相関係は反対方向で
あって、ある周波数において２つの移相回路10Ｃ、30Ｌ
の全体により位相シフト量が０°の信号が出力される。
Ｌのそれぞれにおいて位相が所定量シフトされる。しか
も、図３および図６に示すように、各移相回路10Ｃ、30
Ｌにおける入出力電圧の相対的な位相関係は反対方向で
あって、ある周波数において２つの移相回路10Ｃ、30Ｌ
の全体により位相シフト量が０°の信号が出力される。
【００４７】また、後段の移相回路30Ｌの出力は、帰還
抵抗70を介して移相回路10Ｃの前段に設けられた非反転
回路50の入力側に帰還されており、この帰還された信号
がバッファ回路として機能する非反転回路50を介して前
段の移相回路10Ｃの入力端（図２に示した入力端22）に
入力される。
抵抗70を介して移相回路10Ｃの前段に設けられた非反転
回路50の入力側に帰還されており、この帰還された信号
がバッファ回路として機能する非反転回路50を介して前
段の移相回路10Ｃの入力端（図２に示した入力端22）に
入力される。
【００４８】この実施例の発振器１は、このような帰還
ループが形成されており、ループゲインを１以上に設定
することにより、閉ループを一巡したときに位相シフト
量が０°となるような周波数で正弦波発振が行われる。
なお、ループゲインを１以上に設定する方法としては、
２つの移相回路10Ｃ、30Ｌ内の各差動増幅器12、32の増
幅度を調整したり、非反転回路50の増幅度を調整する方
法がある。
ループが形成されており、ループゲインを１以上に設定
することにより、閉ループを一巡したときに位相シフト
量が０°となるような周波数で正弦波発振が行われる。
なお、ループゲインを１以上に設定する方法としては、
２つの移相回路10Ｃ、30Ｌ内の各差動増幅器12、32の増
幅度を調整したり、非反転回路50の増幅度を調整する方
法がある。
【００４９】図８は、上述した構成を有する２つの移相
回路10Ｃ、30Ｌおよび非反転回路50の全体を伝達関数Ｋ
1を有する回路に置き換えたシステム図であり、伝達関
数Ｋ1を有する回路と抵抗値Ｒ0の帰還抵抗70とによって
閉ループが形成されている。図９は、図８に示すシステ
ムをミラーの定理によって変換したシステム図であり、
同図に示すように抵抗値Ｒ0を有する帰還抵抗70を入力
シャント抵抗に変換すると、その抵抗値Ｒsは、
回路10Ｃ、30Ｌおよび非反転回路50の全体を伝達関数Ｋ
1を有する回路に置き換えたシステム図であり、伝達関
数Ｋ1を有する回路と抵抗値Ｒ0の帰還抵抗70とによって
閉ループが形成されている。図９は、図８に示すシステ
ムをミラーの定理によって変換したシステム図であり、
同図に示すように抵抗値Ｒ0を有する帰還抵抗70を入力
シャント抵抗に変換すると、その抵抗値Ｒsは、
【数１４】 で表すことができる。
【００５０】この式において、Ｋ1が１より大きい場合
を考えると、入力シャント抵抗Ｒsは負性抵抗となるこ
とがわかる。
を考えると、入力シャント抵抗Ｒsは負性抵抗となるこ
とがわかる。
【００５１】伝達関数Ｋ1を有する理想的な移相回路
（オール・パス・ネットワーク）で任意の有限な周波数
において位相シフト量が０°である条件を満たすものと
すれば、この周波数において、選択的に負性抵抗を実現
することになり、発振が可能となる。実際には入力シャ
ント抵抗は移相回路の入力インピーダンスと並列接続さ
れた形となり、これらを合成したものが負性抵抗となる
必要があるが、帰還抵抗70の抵抗値Ｒ0を低く設定した
り、移相回路の入力インピーダンスを高く設定すること
は設計上極めて容易であるため、理論上は移相回路の入
力インピーダンスの影響を無視して考えることができ
る。
（オール・パス・ネットワーク）で任意の有限な周波数
において位相シフト量が０°である条件を満たすものと
すれば、この周波数において、選択的に負性抵抗を実現
することになり、発振が可能となる。実際には入力シャ
ント抵抗は移相回路の入力インピーダンスと並列接続さ
れた形となり、これらを合成したものが負性抵抗となる
必要があるが、帰還抵抗70の抵抗値Ｒ0を低く設定した
り、移相回路の入力インピーダンスを高く設定すること
は設計上極めて容易であるため、理論上は移相回路の入
力インピーダンスの影響を無視して考えることができ
る。
【００５２】ところで、(4)式から明らかなように、前
段の移相回路10Ｃの伝達関数Ｋ2は、
段の移相回路10Ｃの伝達関数Ｋ2は、
【数１５】 であり、(11)式から明らかなように、後段の移相回路30
Ｌの伝達関数Ｋ3は、
Ｌの伝達関数Ｋ3は、
【数１６】 である。但し、移相回路10Ｃ内のＣＲ回路の時定数と移
相回路30Ｌ内のＬＲ回路の時定数は異なる場合も想定
し、それぞれをＴ1、Ｔ2とした。
相回路30Ｌ内のＬＲ回路の時定数は異なる場合も想定
し、それぞれをＴ1、Ｔ2とした。
【００５３】したがって、移相回路10Ｃと30Ｌを接続し
た場合の全体の伝達関数Ｋ1は、
た場合の全体の伝達関数Ｋ1は、
【数１７】 となる。ここで、計算を簡単にするために、ｓ＝ｊω、
ｓ2＝−ω2、Ａ＝１＋Ｔ1・Ｔ2・ｓ2＝１−Ｔ1・Ｔ2・
ω2、Ｂ＝Ｔ1＋Ｔ2とおくと、
ｓ2＝−ω2、Ａ＝１＋Ｔ1・Ｔ2・ｓ2＝１−Ｔ1・Ｔ2・
ω2、Ｂ＝Ｔ1＋Ｔ2とおくと、
【数１８】 となる。この(18)式において、移相回路10Ｃ、30Ｌを２
段接続した全体の入出力間の位相差が０°となるには、
(18)式の右辺の虚数項が０にならなければならないの
で、次の式が成立する。
段接続した全体の入出力間の位相差が０°となるには、
(18)式の右辺の虚数項が０にならなければならないの
で、次の式が成立する。
【００５４】 （１−Ｔ1・Ｔ2・ω2）（Ｔ1＋Ｔ2）ω＝０ …(19) したがって、１−Ｔ1・Ｔ2・ω2＝０またはω＝０とな
る。ここで、ω＝０の場合は入力信号が直流の場合であ
って位相差が１８０°となるので、結局他方の条件（１
−Ｔ1・Ｔ2・ω2＝０）を満たすω＝１／√（Ｔ1・Ｔ2)
のときに位相差が０°となる。この周波数において入力
シャント抵抗Ｒsは負性抵抗となって、発振電圧条件と
周波数条件を同時に満たすことになる。
る。ここで、ω＝０の場合は入力信号が直流の場合であ
って位相差が１８０°となるので、結局他方の条件（１
−Ｔ1・Ｔ2・ω2＝０）を満たすω＝１／√（Ｔ1・Ｔ2)
のときに位相差が０°となる。この周波数において入力
シャント抵抗Ｒsは負性抵抗となって、発振電圧条件と
周波数条件を同時に満たすことになる。
【００５５】このように、２つの移相回路10Ｃ、30Ｌを
組み合わせることにより、閉ループを一巡する信号の位
相シフト量をある周波数において０°とすることがで
き、このときのループゲインを１以上に設定することに
より正弦波発振が持続される。また、位相シフト量が０
°となる周波数は、各移相回路10Ｃ、30Ｌ内の可変抵抗
16あるいは36の抵抗値を変えることにより変化させるこ
とができるため、容易に周波数可変型の発振器を実現す
ることができる。
組み合わせることにより、閉ループを一巡する信号の位
相シフト量をある周波数において０°とすることがで
き、このときのループゲインを１以上に設定することに
より正弦波発振が持続される。また、位相シフト量が０
°となる周波数は、各移相回路10Ｃ、30Ｌ内の可変抵抗
16あるいは36の抵抗値を変えることにより変化させるこ
とができるため、容易に周波数可変型の発振器を実現す
ることができる。
【００５６】また、この実施例の発振器１において、イ
ンダクタ37は、写真触刻法等によりスパイラル状の導体
を形成することによって半導体基板上へ形成することが
可能となるが、このようなインダクタ37を用いることに
より、それ以外の構成部品（差動増幅器や抵抗等）とと
もに半導体基板上に形成することができることから、発
振周波数を調整し得る発振器１の全体を半導体基板上に
形成して集積回路とすることも容易である。
ンダクタ37は、写真触刻法等によりスパイラル状の導体
を形成することによって半導体基板上へ形成することが
可能となるが、このようなインダクタ37を用いることに
より、それ以外の構成部品（差動増幅器や抵抗等）とと
もに半導体基板上に形成することができることから、発
振周波数を調整し得る発振器１の全体を半導体基板上に
形成して集積回路とすることも容易である。
【００５７】また、前段の移相回路10ＣのＣＲ回路の時
定数ＴはＣＲであり、後段の移相回路30ＬのＬＲ回路の
時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒ
が分母と分子に分かれるため、例えば半導体基板上に発
振器１の全体を形成するとともに各可変抵抗16、36をＦ
ＥＴで形成したような場合には、この抵抗値の温度変化
に対する発振周波数の変動を抑制する、いわゆる温度補
償が可能となる。この温度補償が可能な点については、
以下に示す各実施例の発振器も同じである。
定数ＴはＣＲであり、後段の移相回路30ＬのＬＲ回路の
時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒ
が分母と分子に分かれるため、例えば半導体基板上に発
振器１の全体を形成するとともに各可変抵抗16、36をＦ
ＥＴで形成したような場合には、この抵抗値の温度変化
に対する発振周波数の変動を抑制する、いわゆる温度補
償が可能となる。この温度補償が可能な点については、
以下に示す各実施例の発振器も同じである。
【００５８】なお、上述した第１実施例の発振器１で
は、前段に移相回路10Ｃを、後段に移相回路30Ｌをそれ
ぞれ配置したが、これらの全体によって入出力信号間の
位相シフト量が０°となればよいことから、これらの前
後を入れ換えて前段に移相回路30Ｌを、後段に移相回路
10Ｃをそれぞれ配置して発振器を構成するようにしても
よい。
は、前段に移相回路10Ｃを、後段に移相回路30Ｌをそれ
ぞれ配置したが、これらの全体によって入出力信号間の
位相シフト量が０°となればよいことから、これらの前
後を入れ換えて前段に移相回路30Ｌを、後段に移相回路
10Ｃをそれぞれ配置して発振器を構成するようにしても
よい。
【００５９】（第２実施例）図１０は、この発明を適用
した第２実施例の発振器の構成を示す回路図である。同
図に示す発振器１ａは、第１実施例の発振器１と同様
に、入力信号の位相を変えずに出力する非反転回路50
と、それぞれが入力信号の位相を所定量シフトさせるこ
とにより所定の周波数において合計で０°の位相シフト
を行う２つの移相回路10Ｌ、30Ｃと、移相回路30Ｃの出
力を非反転回路50の入力側に帰還させる帰還抵抗70とを
含んで構成されている。この帰還抵抗70は０Ωから有限
の抵抗値を有している。なお、非反転回路50はバッファ
回路として機能するものであるが、基本動作のみに着目
した場合には省略してもよい。
した第２実施例の発振器の構成を示す回路図である。同
図に示す発振器１ａは、第１実施例の発振器１と同様
に、入力信号の位相を変えずに出力する非反転回路50
と、それぞれが入力信号の位相を所定量シフトさせるこ
とにより所定の周波数において合計で０°の位相シフト
を行う２つの移相回路10Ｌ、30Ｃと、移相回路30Ｃの出
力を非反転回路50の入力側に帰還させる帰還抵抗70とを
含んで構成されている。この帰還抵抗70は０Ωから有限
の抵抗値を有している。なお、非反転回路50はバッファ
回路として機能するものであるが、基本動作のみに着目
した場合には省略してもよい。
【００６０】図１１は、図１０に示した前段の移相回路
10Ｌの構成を抜き出して示したものである。同図に示す
前段の移相回路10Ｌは、２入力の差分電圧を所定の増幅
度（例えば約２倍）で増幅して出力する差動増幅器12
と、入力端22に入力された信号の位相を所定量シフトさ
せて差動増幅器12の非反転入力端子に入力する可変抵抗
16およびインダクタ17と、入力端22に入力された信号の
位相を変えずにその電圧レベルを約１／２に分圧して差
動増幅器12の反転入力端子に入力する抵抗18および20と
を含んで構成されている。
10Ｌの構成を抜き出して示したものである。同図に示す
前段の移相回路10Ｌは、２入力の差分電圧を所定の増幅
度（例えば約２倍）で増幅して出力する差動増幅器12
と、入力端22に入力された信号の位相を所定量シフトさ
せて差動増幅器12の非反転入力端子に入力する可変抵抗
16およびインダクタ17と、入力端22に入力された信号の
位相を変えずにその電圧レベルを約１／２に分圧して差
動増幅器12の反転入力端子に入力する抵抗18および20と
を含んで構成されている。
【００６１】なお、インダクタ17と可変抵抗16との間に
挿入されているキャパシタ19は直流電流阻止用であり、
そのインピーダンスは動作周波数において極めて小さ
く、すなわち大きな静電容量を有している。また、イン
ダクタ17と抵抗20の接続点が接地されている場合を考え
て以下の説明を行うものとする。
挿入されているキャパシタ19は直流電流阻止用であり、
そのインピーダンスは動作周波数において極めて小さ
く、すなわち大きな静電容量を有している。また、イン
ダクタ17と抵抗20の接続点が接地されている場合を考え
て以下の説明を行うものとする。
【００６２】このような構成を有する移相回路10Ｌにお
いて、所定の交流信号が入力端22に入力されると、差動
増幅器12の反転入力端子には、入力端22に印加される電
圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧し
た電圧が印加される。抵抗18および20の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗18、20の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器12の反転入力端子に印
加される。
いて、所定の交流信号が入力端22に入力されると、差動
増幅器12の反転入力端子には、入力端22に印加される電
圧（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧し
た電圧が印加される。抵抗18および20の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗18、20の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器12の反転入力端子に印
加される。
【００６３】一方、入力信号が入力端22に入力される
と、差動増幅器12の非反転入力端子には、インダクタ17
と可変抵抗16の接続点（正確にはインダクタ17に直列に
接続されたキャパシタ19と可変抵抗16の接続点である
が、上述したようにこのキャパシタ19は直流電流阻止用
であって動作に影響を与えないため基本動作の説明を行
う場合には省略することができる）に現れる信号が入力
される。可変抵抗16とインダクタ17により構成されるＬ
Ｒ回路（直列回路）の一方端には入力信号が入力されて
いるため、入力信号の位相をこのＬＲ回路によって所定
量シフトした信号の電圧が差動増幅器12の非反転入力端
子には印加される。
と、差動増幅器12の非反転入力端子には、インダクタ17
と可変抵抗16の接続点（正確にはインダクタ17に直列に
接続されたキャパシタ19と可変抵抗16の接続点である
が、上述したようにこのキャパシタ19は直流電流阻止用
であって動作に影響を与えないため基本動作の説明を行
う場合には省略することができる）に現れる信号が入力
される。可変抵抗16とインダクタ17により構成されるＬ
Ｒ回路（直列回路）の一方端には入力信号が入力されて
いるため、入力信号の位相をこのＬＲ回路によって所定
量シフトした信号の電圧が差動増幅器12の非反転入力端
子には印加される。
【００６４】差動増幅器12は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
【００６５】図１２は、移相回路10Ｌの入出力電圧とイ
ンダクタ等に現れる電圧との関係を示すベクトル図であ
る。
ンダクタ等に現れる電圧との関係を示すベクトル図であ
る。
【００６６】同図に示すように、インダクタ17の両端に
現れる電圧ＶL2と可変抵抗16の両端に現れる電圧ＶR3
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１２に示す半円の円周に沿ってインダクタ
17の両端電圧ＶL2と可変抵抗16の両端電圧ＶR3とが変化
する。
現れる電圧ＶL2と可変抵抗16の両端に現れる電圧ＶR3
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１２に示す半円の円周に沿ってインダクタ
17の両端電圧ＶL2と可変抵抗16の両端電圧ＶR3とが変化
する。
【００６７】また、差動増幅器12の非反転入力端子に印
加される電圧（インダクタ17の両端電圧ＶL2）から反転
入力端子に印加される電圧（抵抗20の両端電圧Ｅi／
２）をベクトル的に減算したものが差分電圧Ｅo′とな
る。この差分電圧Ｅo′は、図１２に示した半円におい
て、その中心点を始点とし、電圧ＶL2と電圧ＶR3とが交
差する円周上の一点を終点とするベクトルで表すことが
でき、その大きさは半円の半径Ｅi／２に等しくなる。
実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に
増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。
したがって、この実施例の移相回路10Ｌにおいて、入力
信号の振幅と出力信号の振幅とは等しく、入出力信号間
で信号の減衰が生じないことがわかる。
加される電圧（インダクタ17の両端電圧ＶL2）から反転
入力端子に印加される電圧（抵抗20の両端電圧Ｅi／
２）をベクトル的に減算したものが差分電圧Ｅo′とな
る。この差分電圧Ｅo′は、図１２に示した半円におい
て、その中心点を始点とし、電圧ＶL2と電圧ＶR3とが交
差する円周上の一点を終点とするベクトルで表すことが
でき、その大きさは半円の半径Ｅi／２に等しくなる。
実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に
増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。
したがって、この実施例の移相回路10Ｌにおいて、入力
信号の振幅と出力信号の振幅とは等しく、入出力信号間
で信号の減衰が生じないことがわかる。
【００６８】また、図１２から明らかなように、電圧Ｖ
L2と電圧ＶR3とは円周上で直角に交わるため、入力電圧
Ｅiと電圧ＶL2との位相差は、周波数ωが０から∞まで
変化するに従って９０°から０°まで変化する。そし
て、移相回路10Ｌ全体の位相シフト量φ3はその２倍で
あり、周波数に応じて１８０°から０°まで変化する。
L2と電圧ＶR3とは円周上で直角に交わるため、入力電圧
Ｅiと電圧ＶL2との位相差は、周波数ωが０から∞まで
変化するに従って９０°から０°まで変化する。そし
て、移相回路10Ｌ全体の位相シフト量φ3はその２倍で
あり、周波数に応じて１８０°から０°まで変化する。
【００６９】次に、上述した入出力電圧間の関係を定量
的に検証する。
的に検証する。
【００７０】図１３は、前段の移相回路10Ｌを等価的に
表した図であり、差動増幅器12の入力側に設けられた２
つの直列回路に対応する構成が示されている。
表した図であり、差動増幅器12の入力側に設けられた２
つの直列回路に対応する構成が示されている。
【００７１】抵抗18および20により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、第１実施例
の発振器１に含まれる移相回路10Ｃや30Ｌと同様に、抵
抗18、20のそれぞれは電圧Ｅi／２を発生する２つの電
圧源27、28に置き換えて考えることができる。このと
き、図１３に示す等価回路の閉ループに流れる電流Ｉ′
は、インダクタ17のインダクタンスをＬ、可変抵抗16の
抵抗値をＲとすると、上述した(8)式で表すことができ
る。
の両端には入力電圧Ｅiが印加されるため、第１実施例
の発振器１に含まれる移相回路10Ｃや30Ｌと同様に、抵
抗18、20のそれぞれは電圧Ｅi／２を発生する２つの電
圧源27、28に置き換えて考えることができる。このと
き、図１３に示す等価回路の閉ループに流れる電流Ｉ′
は、インダクタ17のインダクタンスをＬ、可変抵抗16の
抵抗値をＲとすると、上述した(8)式で表すことができ
る。
【００７２】ここで、図１３に示す２点間の電位差（差
分）Ｅo′を求めると、
分）Ｅo′を求めると、
【数２０】 となる。上述した(20)式に(8)式を代入して計算する
と、
と、
【数２１】 となる。また、この実施例の移相回路10Ｌの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、
oは、上述した差分Ｅo′を２倍したものであるから、
【数２２】 となる。ここで、移相回路10Ｌ内のＬＲ回路の時定数を
第１実施例で示した２つの移相回路10Ｃ、30Ｌ内のＣＲ
回路あるいはＬＲ回路の各時定数と同じＴとした。
第１実施例で示した２つの移相回路10Ｃ、30Ｌ内のＣＲ
回路あるいはＬＲ回路の各時定数と同じＴとした。
【００７３】この(22)式は第１実施例で示した(4)式と
同じであり、この実施例の移相回路10Ｌは、第１実施例
の移相回路10Ｃと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路10Ｌでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。
同じであり、この実施例の移相回路10Ｌは、第１実施例
の移相回路10Ｃと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路10Ｌでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。
【００７４】また、出力電圧Ｅoの入力電圧に対する位
相シフト量φ3は上述した(7)式で表されたφ1がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となる
ような周波数における位相シフト量はほぼ９０°とな
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量がほぼ９０°となる周波数ωを変化さ
せることができる。
相シフト量φ3は上述した(7)式で表されたφ1がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となる
ような周波数における位相シフト量はほぼ９０°とな
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量がほぼ９０°となる周波数ωを変化さ
せることができる。
【００７５】図１４は、図１０に示した後段の移相回路
30Ｃの構成を抜き出して示したものである。同図に示す
後段の移相回路30Ｃは、２入力の差分電圧を所定の増幅
度（例えば約２倍）で増幅して出力する差動増幅器32
と、入力端42に入力された信号の位相を所定量シフトさ
せて差動増幅器32の非反転入力端子に入力する可変抵抗
36およびキャパシタ34と、入力端42に入力された信号の
位相を変えずにその電圧レベルを約１／２に分圧して差
動増幅器32の反転入力端子に入力する抵抗38および40と
を含んで構成されている。
30Ｃの構成を抜き出して示したものである。同図に示す
後段の移相回路30Ｃは、２入力の差分電圧を所定の増幅
度（例えば約２倍）で増幅して出力する差動増幅器32
と、入力端42に入力された信号の位相を所定量シフトさ
せて差動増幅器32の非反転入力端子に入力する可変抵抗
36およびキャパシタ34と、入力端42に入力された信号の
位相を変えずにその電圧レベルを約１／２に分圧して差
動増幅器32の反転入力端子に入力する抵抗38および40と
を含んで構成されている。
【００７６】このような構成を有する移相回路30Ｃにお
いて、所定の交流信号が入力端42に入力されると、差動
増幅器32の反転入力端子には、入力端42に印加される電
圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧し
た電圧が印加される。抵抗38および40の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗38、40の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器32の反転入力端子に印
加される。
いて、所定の交流信号が入力端42に入力されると、差動
増幅器32の反転入力端子には、入力端42に印加される電
圧（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧し
た電圧が印加される。抵抗38および40の各抵抗値はほぼ
等しく設定されており、これら２つの抵抗38、40の直列
回路により構成される分圧回路によって約１／２に分圧
された電圧Ｅi／２が差動増幅器32の反転入力端子に印
加される。
【００７７】一方、入力信号が入力端42に入力される
と、差動増幅器32の非反転入力端子には、可変抵抗36と
キャパシタ34の接続点に現れる信号が入力される。可変
抵抗36とキャパシタ34により構成されるＣＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＣＲ回路によって所定量シフトした
信号の電圧が差動増幅器32の非反転入力端子には印加さ
れる。
と、差動増幅器32の非反転入力端子には、可変抵抗36と
キャパシタ34の接続点に現れる信号が入力される。可変
抵抗36とキャパシタ34により構成されるＣＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＣＲ回路によって所定量シフトした
信号の電圧が差動増幅器32の非反転入力端子には印加さ
れる。
【００７８】差動増幅器32は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。
【００７９】図１５は、移相回路30Ｃの入出力電圧とキ
ャパシタ等に現れる電圧との関係を示すベクトル図であ
る。
ャパシタ等に現れる電圧との関係を示すベクトル図であ
る。
【００８０】同図に示すように、キャパシタ34の両端に
現れる電圧ＶC2と可変抵抗36の両端に現れる電圧ＶR4
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１５に示す半円の円周に沿ってキャパシタ
34の両端電圧ＶC2と可変抵抗36の両端電圧ＶR4とが変化
する。
現れる電圧ＶC2と可変抵抗36の両端に現れる電圧ＶR4
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１５に示す半円の円周に沿ってキャパシタ
34の両端電圧ＶC2と可変抵抗36の両端電圧ＶR4とが変化
する。
【００８１】また、差動増幅器32の非反転入力端子に印
加される電圧（キャパシタ34の両端電圧ＶC2）から反転
入力端子に印加される電圧（抵抗40の両端電圧Ｅi／
２）をベクトル的に減算したものが差分電圧Ｅo′とな
る。この差分電圧Ｅo′は、図１５に示した半円におい
て、その中心点を始点とし、電圧ＶC2と電圧ＶR4とが交
差する円周上の一点を終点とするベクトルで表すことが
でき、その大きさは半円の半径Ｅi／２に等しくなる。
実際には、差動増幅器32はこの差分電圧Ｅo′を２倍に
増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。
したがって、この実施例の移相回路30Ｃにおいて、入力
信号の振幅と出力信号の振幅とは等しく、入出力信号間
で信号の減衰が生じないことがわかる。
加される電圧（キャパシタ34の両端電圧ＶC2）から反転
入力端子に印加される電圧（抵抗40の両端電圧Ｅi／
２）をベクトル的に減算したものが差分電圧Ｅo′とな
る。この差分電圧Ｅo′は、図１５に示した半円におい
て、その中心点を始点とし、電圧ＶC2と電圧ＶR4とが交
差する円周上の一点を終点とするベクトルで表すことが
でき、その大きさは半円の半径Ｅi／２に等しくなる。
実際には、差動増幅器32はこの差分電圧Ｅo′を２倍に
増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。
したがって、この実施例の移相回路30Ｃにおいて、入力
信号の振幅と出力信号の振幅とは等しく、入出力信号間
で信号の減衰が生じないことがわかる。
【００８２】また、図１５から明らかなように、電圧Ｖ
C2と電圧ＶR4とは円周上で直角に交わるため、入力電圧
Ｅiと電圧ＶC2との位相差は、周波数ωが０から∞まで
変化するに従って０°から９０°まで変化する。そし
て、移相回路30Ｃ全体の位相シフト量φ4はその２倍で
あり、周波数に応じて０°から１８０°まで変化する。
C2と電圧ＶR4とは円周上で直角に交わるため、入力電圧
Ｅiと電圧ＶC2との位相差は、周波数ωが０から∞まで
変化するに従って０°から９０°まで変化する。そし
て、移相回路30Ｃ全体の位相シフト量φ4はその２倍で
あり、周波数に応じて０°から１８０°まで変化する。
【００８３】次に、上述した入出力電圧間の関係を定量
的に検証する。
的に検証する。
【００８４】図１６は、後段の移相回路30Ｃを等価的に
表した図であり、差動増幅器32の入力側に設けられた２
つの直列回路に対応する構成が示されている。
表した図であり、差動増幅器32の入力側に設けられた２
つの直列回路に対応する構成が示されている。
【００８５】抵抗38および40により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、前段の移相
回路10Ｌの場合と同様に、抵抗38、40のそれぞれは電圧
Ｅi／２を発生する２つの電圧源27、28に置き換えて考
えることができる。このとき、図１６に示す等価回路の
閉ループに流れる電流Ｉは、可変抵抗36の抵抗値をＲ、
キャパシタ34の静電容量をＣとすると、第１実施例で示
した(1)式で表すことができる。
の両端には入力電圧Ｅiが印加されるため、前段の移相
回路10Ｌの場合と同様に、抵抗38、40のそれぞれは電圧
Ｅi／２を発生する２つの電圧源27、28に置き換えて考
えることができる。このとき、図１６に示す等価回路の
閉ループに流れる電流Ｉは、可変抵抗36の抵抗値をＲ、
キャパシタ34の静電容量をＣとすると、第１実施例で示
した(1)式で表すことができる。
【００８６】ここで、図１６に示す２点間の電位差（差
分）Ｅo′を求めると、
分）Ｅo′を求めると、
【数２３】 となる。上述した(23)式に(1)式を代入して計算する
と、
と、
【数２４】 となる。また、この実施例の移相回路30Ｃの出力電圧Ｅ
oは、上述した差分Ｅo′を２倍したものであるから、
oは、上述した差分Ｅo′を２倍したものであるから、
【数２５】 となる。ここで、移相回路30Ｃ内のＣＲ回路の時定数を
前段の移相回路10Ｌの場合と同様にＴ（＝ＣＲ）とし
た。
前段の移相回路10Ｌの場合と同様にＴ（＝ＣＲ）とし
た。
【００８７】この(25)式は第１実施例で示した(11)式と
同じであり、この実施例の移相回路30Ｃは、第１実施例
の移相回路30Ｌと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路30Ｃでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。
同じであり、この実施例の移相回路30Ｃは、第１実施例
の移相回路30Ｌと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路30Ｃでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。
【００８８】また、出力電圧Ｅoの入力電圧に対する位
相シフト量φ4は上述した(13)式で表されたφ2がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））
となるような周波数における位相シフト量はほぼ９０°
となる。しかも、可変抵抗16の抵抗値Ｒを可変すること
により、位相シフト量がほぼ９０°となる周波数ωを変
化させることができる。
相シフト量φ4は上述した(13)式で表されたφ2がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））
となるような周波数における位相シフト量はほぼ９０°
となる。しかも、可変抵抗16の抵抗値Ｒを可変すること
により、位相シフト量がほぼ９０°となる周波数ωを変
化させることができる。
【００８９】このようにして、２つの移相回路10Ｌ、30
Ｃのそれぞれにおいて位相が所定量シフトされる。しか
も、図１２および図１５に示すように、各移相回路10
Ｌ、30Ｃにおける入出力電圧の相対的な位相関係は反対
方向であって、ある周波数において２つの移相回路10
Ｌ、30Ｃの全体により位相シフト量が０°の信号が出力
される。
Ｃのそれぞれにおいて位相が所定量シフトされる。しか
も、図１２および図１５に示すように、各移相回路10
Ｌ、30Ｃにおける入出力電圧の相対的な位相関係は反対
方向であって、ある周波数において２つの移相回路10
Ｌ、30Ｃの全体により位相シフト量が０°の信号が出力
される。
【００９０】また、後段の移相回路30Ｃの出力は、帰還
抵抗70を介して移相回路10Ｌの前段に設けられた非反転
回路50の入力側に帰還されており、この帰還された信号
がバッファ回路として機能する非反転回路50を介して前
段の移相回路10Ｌの入力端（図１１に示した入力端22）
に入力される。
抵抗70を介して移相回路10Ｌの前段に設けられた非反転
回路50の入力側に帰還されており、この帰還された信号
がバッファ回路として機能する非反転回路50を介して前
段の移相回路10Ｌの入力端（図１１に示した入力端22）
に入力される。
【００９１】このような帰還ループを形成することによ
り、ある周波数において帰還ループを一巡する信号の位
相シフト量が０°となる。このとき、非反転回路50や２
つの移相回路10Ｌ、30Ｃの各増幅度を調整して、発振器
１ａ全体のループゲインを１以上に設定することによ
り、発振動作が行われる。
り、ある周波数において帰還ループを一巡する信号の位
相シフト量が０°となる。このとき、非反転回路50や２
つの移相回路10Ｌ、30Ｃの各増幅度を調整して、発振器
１ａ全体のループゲインを１以上に設定することによ
り、発振動作が行われる。
【００９２】ところで、上述した２つの移相回路10Ｌ、
30Ｃを含む第２実施例の発振器１ａは、その全体を伝達
関数Ｋ1を有する回路に置き換えると、第１実施例の場
合と同様に、図８に示すシステム図で表すことができ
る。したがって、ミラーの定理によって変換することに
より図９に示すシステム図で表すことができ、変換後の
システムの入力シャント抵抗Ｒsは(14)式で表すことが
できる。
30Ｃを含む第２実施例の発振器１ａは、その全体を伝達
関数Ｋ1を有する回路に置き換えると、第１実施例の場
合と同様に、図８に示すシステム図で表すことができ
る。したがって、ミラーの定理によって変換することに
より図９に示すシステム図で表すことができ、変換後の
システムの入力シャント抵抗Ｒsは(14)式で表すことが
できる。
【００９３】また、(22)式および(25)式から明らかなよ
うに、この実施例の２つの移相回路10Ｌ、30Ｃの各伝達
関数は、第１実施例の２つの移相回路10Ｃ、30Ｌの各伝
達関数と同じであり、２つの移相回路10Ｌ、30Ｃの前段
に非反転回路50を接続した場合の全体の伝達関数Ｋ1は
(18)式に示したものをそのまま適用することができる。
したがって、位相反転回路80と２つの移相回路10Ｌ、30
Ｃを接続した全体の入出力間では、ω＝１／√（Ｔ
1Ｔ2）のときに位相差が０°となって、発振電圧条件と
周波数条件を同時に満たすことになる。
うに、この実施例の２つの移相回路10Ｌ、30Ｃの各伝達
関数は、第１実施例の２つの移相回路10Ｃ、30Ｌの各伝
達関数と同じであり、２つの移相回路10Ｌ、30Ｃの前段
に非反転回路50を接続した場合の全体の伝達関数Ｋ1は
(18)式に示したものをそのまま適用することができる。
したがって、位相反転回路80と２つの移相回路10Ｌ、30
Ｃを接続した全体の入出力間では、ω＝１／√（Ｔ
1Ｔ2）のときに位相差が０°となって、発振電圧条件と
周波数条件を同時に満たすことになる。
【００９４】このように、位相反転回路80と２つの移相
回路10Ｌ、30Ｃとを組み合わせることにより、閉ループ
を一巡する信号の位相シフト量をある周波数において０
°とすることができ、このときのループゲインを１以上
に設定することにより正弦波発振が持続される。また、
位相シフト量が０°となる周波数は、各移相回路10Ｌ、
30Ｃ内の可変抵抗16あるいは36の抵抗値を変えることに
より変化させることができるため、容易に周波数可変型
の発振器を実現することができる。
回路10Ｌ、30Ｃとを組み合わせることにより、閉ループ
を一巡する信号の位相シフト量をある周波数において０
°とすることができ、このときのループゲインを１以上
に設定することにより正弦波発振が持続される。また、
位相シフト量が０°となる周波数は、各移相回路10Ｌ、
30Ｃ内の可変抵抗16あるいは36の抵抗値を変えることに
より変化させることができるため、容易に周波数可変型
の発振器を実現することができる。
【００９５】また、第１実施例等と同様に、インダクタ
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、発振周波数を
調整し得る発振器１ａの全体を半導体基板上に形成して
集積回路とすることも容易である。
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、発振周波数を
調整し得る発振器１ａの全体を半導体基板上に形成して
集積回路とすることも容易である。
【００９６】なお、上述した第２実施例の発振器１ａで
は、前段に移相回路10Ｌを、後段に移相回路30Ｃをそれ
ぞれ配置したが、これらの全体によって入出力信号間の
位相シフト量が０°となればよいことから、これらの前
後を入れ換えて前段に移相回路30Ｃを、後段に移相回路
10Ｌをそれぞれ配置して発振器を構成するようにしても
よい。
は、前段に移相回路10Ｌを、後段に移相回路30Ｃをそれ
ぞれ配置したが、これらの全体によって入出力信号間の
位相シフト量が０°となればよいことから、これらの前
後を入れ換えて前段に移相回路30Ｃを、後段に移相回路
10Ｌをそれぞれ配置して発振器を構成するようにしても
よい。
【００９７】（第３実施例）上述した第１実施例の発振
器１や第２実施例の発振器１ａは、入出力間の相対的な
位相関係が反対となる２つの移相回路を組み合わせて構
成したが、この相対的な位相関係が同じとなる２つの移
相回路を組み合わせて発振器を構成するようにしてもよ
い。
器１や第２実施例の発振器１ａは、入出力間の相対的な
位相関係が反対となる２つの移相回路を組み合わせて構
成したが、この相対的な位相関係が同じとなる２つの移
相回路を組み合わせて発振器を構成するようにしてもよ
い。
【００９８】図１に示す発振器１に含まれる一方の移相
回路10Ｃや図１０に示す発振器１ａに含まれる移相回路
10Ｌのそれぞれの入出力電圧間には(4)式あるいは(22)
式で表される関係が成立する。以下では、図２あるいは
図１１に示す構成を有する移相回路10Ｃあるいは10Ｌを
(4)式中の分数の符号を用いて便宜上「−型の移相回
路」と称して説明を行う。
回路10Ｃや図１０に示す発振器１ａに含まれる移相回路
10Ｌのそれぞれの入出力電圧間には(4)式あるいは(22)
式で表される関係が成立する。以下では、図２あるいは
図１１に示す構成を有する移相回路10Ｃあるいは10Ｌを
(4)式中の分数の符号を用いて便宜上「−型の移相回
路」と称して説明を行う。
【００９９】また、図１に示す発振器１に含まれる移相
回路30Ｌや図１０に示す発振器１ａに含まれる移相回路
30Ｃのそれぞれの入出力電圧間には(11)式あるいは(25)
式で表される関係が成立する。以下では、図５あるいは
図１４に示す構成を有する移相回路30Ｃあるいは30Ｌを
(11)式中の分数の符号を用いて便宜上「＋型の移相回
路」と称して説明を行う。
回路30Ｌや図１０に示す発振器１ａに含まれる移相回路
30Ｃのそれぞれの入出力電圧間には(11)式あるいは(25)
式で表される関係が成立する。以下では、図５あるいは
図１４に示す構成を有する移相回路30Ｃあるいは30Ｌを
(11)式中の分数の符号を用いて便宜上「＋型の移相回
路」と称して説明を行う。
【０１００】このように各移相回路を便宜上２つのタイ
プに分類した場合には、第１実施例の発振器１および第
２実施例の発振器１ａは、タイプが異なる２つの移相回
路を組み合わせることにより、全体としての位相シフト
量が０°となる周波数において発振動作を行うようにな
っている。
プに分類した場合には、第１実施例の発振器１および第
２実施例の発振器１ａは、タイプが異なる２つの移相回
路を組み合わせることにより、全体としての位相シフト
量が０°となる周波数において発振動作を行うようにな
っている。
【０１０１】ところで、１つの−型の移相回路10Ｃ（あ
るいは10Ｌ）の後段に信号の位相を反転させる位相反転
回路を接続した場合のその全体の入出力間の関係に着目
すると、(4)式において分数の符号「−」を反転して
「＋」にすればよく、１つの−型の移相回路10Ｃの後段
に位相反転回路を接続した構成が１つの＋型の移相回路
に等価であるといえる。同様に、１つの＋型の移相回路
30Ｌ（あるいは30Ｃ）の後段に信号の位相を反転させる
位相反転回路を接続した場合のその全体の入出力間の関
係に着目すると、(11)式において分数の符号「＋」を反
転して「−」にすればよく、１つの＋型の移相回路の後
段に位相反転回路を接続した構成が１つの−型の移相回
路に等価であるといえる。
るいは10Ｌ）の後段に信号の位相を反転させる位相反転
回路を接続した場合のその全体の入出力間の関係に着目
すると、(4)式において分数の符号「−」を反転して
「＋」にすればよく、１つの−型の移相回路10Ｃの後段
に位相反転回路を接続した構成が１つの＋型の移相回路
に等価であるといえる。同様に、１つの＋型の移相回路
30Ｌ（あるいは30Ｃ）の後段に信号の位相を反転させる
位相反転回路を接続した場合のその全体の入出力間の関
係に着目すると、(11)式において分数の符号「＋」を反
転して「−」にすればよく、１つの＋型の移相回路の後
段に位相反転回路を接続した構成が１つの−型の移相回
路に等価であるといえる。
【０１０２】したがって、第１実施例においてタイプが
異なる２つの移相回路を用いて発振器を構成する代わり
に、同タイプの２つの移相回路と位相反転回路を組み合
わせて発振器を構成することができる。
異なる２つの移相回路を用いて発振器を構成する代わり
に、同タイプの２つの移相回路と位相反転回路を組み合
わせて発振器を構成することができる。
【０１０３】図１７は、第３実施例の発振器の構成を示
す図である。同図に示す発振器１ｂは、入力信号の位相
を反転する位相反転回路80と、図２あるいは図１１に示
す−型の２つの移相回路10Ｃおよび10Ｌと、後段の移相
回路10Ｌの出力を位相反転回路80の入力側に帰還させる
帰還抵抗70とを含んで構成されている。
す図である。同図に示す発振器１ｂは、入力信号の位相
を反転する位相反転回路80と、図２あるいは図１１に示
す−型の２つの移相回路10Ｃおよび10Ｌと、後段の移相
回路10Ｌの出力を位相反転回路80の入力側に帰還させる
帰還抵抗70とを含んで構成されている。
【０１０４】このような構成を有する発振器１ｂにおい
て、ある周波数において２つの移相回路10Ｃ、10Ｌによ
って位相が１８０°シフトされるとともに、位相反転回
路80によって位相が反転されるため、全体としてある周
波数における信号の位相シフト量が０°となる。例え
ば、移相回路10Ｃ内のＣＲ回路の時定数と移相回路10Ｌ
内のＬＲ回路の時定数が同じであると仮定し、その値を
Ｔとおくと、ω＝１／Ｔの周波数では２つの移相回路10
Ｃ、10Ｌのそれぞれにおける位相シフト量が９０°とな
る。したがって、位相反転回路80によって位相が反転さ
れるとともに、２つの移相回路10Ｃ、10Ｌの全体によっ
て位相が１８０°シフトされ、全体として、位相が一巡
して位相シフト量が０°となる信号が後段の移相回路10
Ｌから出力される。
て、ある周波数において２つの移相回路10Ｃ、10Ｌによ
って位相が１８０°シフトされるとともに、位相反転回
路80によって位相が反転されるため、全体としてある周
波数における信号の位相シフト量が０°となる。例え
ば、移相回路10Ｃ内のＣＲ回路の時定数と移相回路10Ｌ
内のＬＲ回路の時定数が同じであると仮定し、その値を
Ｔとおくと、ω＝１／Ｔの周波数では２つの移相回路10
Ｃ、10Ｌのそれぞれにおける位相シフト量が９０°とな
る。したがって、位相反転回路80によって位相が反転さ
れるとともに、２つの移相回路10Ｃ、10Ｌの全体によっ
て位相が１８０°シフトされ、全体として、位相が一巡
して位相シフト量が０°となる信号が後段の移相回路10
Ｌから出力される。
【０１０５】また、後段の移相回路10Ｌの出力は、帰還
抵抗70を介して位相反転回路80の入力側に帰還されてお
り、ループゲインを１以上に設定することにより、所定
の周波数ωを有する正弦波発振が持続される。
抵抗70を介して位相反転回路80の入力側に帰還されてお
り、ループゲインを１以上に設定することにより、所定
の周波数ωを有する正弦波発振が持続される。
【０１０６】２つの移相回路10Ｃ、10Ｌのそれぞれの伝
達関数Ｋ21は、それぞれの移相回路10Ｃ、10Ｌ内のＣＲ
回路あるいはＬＲ回路の時定数をともにＴすると、(15)
式においてＴ1をＴに置き換えて、
達関数Ｋ21は、それぞれの移相回路10Ｃ、10Ｌ内のＣＲ
回路あるいはＬＲ回路の時定数をともにＴすると、(15)
式においてＴ1をＴに置き換えて、
【数２６】 となる。したがって、これら２つの移相回路10Ｃ、10Ｌ
を縦続接続し、さらにその前段に位相反転回路80を接続
した場合の全体の伝達関数Ｋ11は、
を縦続接続し、さらにその前段に位相反転回路80を接続
した場合の全体の伝達関数Ｋ11は、
【数２７】 となる。この(27)式の右辺は、第１実施例において(17)
式に示した伝達関数Ｋ1のＴ1とＴ2をＴに置き換えたも
のに等しい。すなわち、(27)式は第１実施例において示
した２つの移相回路10Ｃ、30Ｌと非反転回路50とを接続
した場合の全体の伝達関数に等しいものであり、この実
施例において同タイプの２つの移相回路10Ｃ、10Ｌと位
相反転回路80とを接続した構成が、第１実施例において
図１に示した構成に等価であることがわかる。
式に示した伝達関数Ｋ1のＴ1とＴ2をＴに置き換えたも
のに等しい。すなわち、(27)式は第１実施例において示
した２つの移相回路10Ｃ、30Ｌと非反転回路50とを接続
した場合の全体の伝達関数に等しいものであり、この実
施例において同タイプの２つの移相回路10Ｃ、10Ｌと位
相反転回路80とを接続した構成が、第１実施例において
図１に示した構成に等価であることがわかる。
【０１０７】したがって、第３実施例の発振器１ｂにお
いて、２つの移相回路10Ｃ、10Ｌ内の差動増幅器12の増
幅度あるいは位相反転回路80の増幅度を調整して、発振
器１ｂのループゲインを１以上に設定することにより、
一巡したときに位相シフト量が０°となるような周波数
で正弦波発振が持続される。
いて、２つの移相回路10Ｃ、10Ｌ内の差動増幅器12の増
幅度あるいは位相反転回路80の増幅度を調整して、発振
器１ｂのループゲインを１以上に設定することにより、
一巡したときに位相シフト量が０°となるような周波数
で正弦波発振が持続される。
【０１０８】また、各移相回路10Ｃ、10Ｌ内の可変抵抗
16の抵抗値Ｒを可変することにより、各移相回路10Ｃ、
10Ｌにおける位相シフト量を変えることができるため、
２つの移相回路10Ｃ、10Ｌの全体により合計で位相シフ
ト量が１８０°となる周波数を変えることができ、容易
に周波数可変型の発振器１ｂを実現することができる。
16の抵抗値Ｒを可変することにより、各移相回路10Ｃ、
10Ｌにおける位相シフト量を変えることができるため、
２つの移相回路10Ｃ、10Ｌの全体により合計で位相シフ
ト量が１８０°となる周波数を変えることができ、容易
に周波数可変型の発振器１ｂを実現することができる。
【０１０９】また、第１実施例等と同様に、インダクタ
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、発振周波数を
調整し得る発振器１ｂの全体を半導体基板上に形成して
集積回路とすることも容易である。
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、発振周波数を
調整し得る発振器１ｂの全体を半導体基板上に形成して
集積回路とすることも容易である。
【０１１０】なお、この実施例の発振器１ｂでは、前段
に移相回路10Ｃを、後段に移相回路10Ｌをそれぞれ配置
したが、これらの全体によって入出力信号間の位相シフ
ト量が０°となればよいことから、これらの前後を入れ
換えて前段に移相回路10Ｌを、後段に移相回路10Ｃをそ
れぞれ配置して発振器を構成するようにしてもよい。
に移相回路10Ｃを、後段に移相回路10Ｌをそれぞれ配置
したが、これらの全体によって入出力信号間の位相シフ
ト量が０°となればよいことから、これらの前後を入れ
換えて前段に移相回路10Ｌを、後段に移相回路10Ｃをそ
れぞれ配置して発振器を構成するようにしてもよい。
【０１１１】（第４実施例）上述した第３実施例の発振
器１ｂでは−型の２つの移相回路を接続した場合を説明
したが、＋型の移相回路を２段接続することにより発振
器を構成するようにしてもよい。
器１ｂでは−型の２つの移相回路を接続した場合を説明
したが、＋型の移相回路を２段接続することにより発振
器を構成するようにしてもよい。
【０１１２】図１８は、第４実施例の発振器の構成を示
す図である。同図に示す発振器１ｃは、入力信号の位相
を反転する位相反転回路80と、図５あるいは図１４に示
す＋型の２つの移相回路30Ｌ、30Ｃと、後段の移相回路
30Ｃの出力を位相反転回路80の入力側に帰還させる帰還
抵抗70とを含んで構成されている。
す図である。同図に示す発振器１ｃは、入力信号の位相
を反転する位相反転回路80と、図５あるいは図１４に示
す＋型の２つの移相回路30Ｌ、30Ｃと、後段の移相回路
30Ｃの出力を位相反転回路80の入力側に帰還させる帰還
抵抗70とを含んで構成されている。
【０１１３】上述した第１実施例および第２実施例で説
明したように、＋型の２つの移相回路30Ｌ、30Ｃのそれ
ぞれは、入力信号の周波数ωが０から∞まで変化するに
したがって位相シフト量が０°から１８０°まで変化す
る。例えば、移相回路30Ｌ内のＬＲ回路の時定数と移相
回路30Ｃ内のＣＲ回路の時定数が同じであると仮定し、
その値をＴとおくと、ω＝１／Ｔの周波数では２つの移
相回路30Ｌ、30Ｃのそれぞれにおける位相シフト量が９
０°となる。したがって、２つの移相回路30Ｌ、30Ｃの
全体によって位相が１８０°シフトされるとともに、前
段に設けられた位相反転回路80によって位相が反転され
るため、全体として、位相が一巡して位相シフト量が０
°となる信号が後段の移相回路30Ｃから出力される。
明したように、＋型の２つの移相回路30Ｌ、30Ｃのそれ
ぞれは、入力信号の周波数ωが０から∞まで変化するに
したがって位相シフト量が０°から１８０°まで変化す
る。例えば、移相回路30Ｌ内のＬＲ回路の時定数と移相
回路30Ｃ内のＣＲ回路の時定数が同じであると仮定し、
その値をＴとおくと、ω＝１／Ｔの周波数では２つの移
相回路30Ｌ、30Ｃのそれぞれにおける位相シフト量が９
０°となる。したがって、２つの移相回路30Ｌ、30Ｃの
全体によって位相が１８０°シフトされるとともに、前
段に設けられた位相反転回路80によって位相が反転され
るため、全体として、位相が一巡して位相シフト量が０
°となる信号が後段の移相回路30Ｃから出力される。
【０１１４】また、後段の移相回路30Ｃの出力は、帰還
抵抗70を介して位相反転回路80の入力側に帰還されてお
り、このような帰還ループを形成することにより、位相
反転回路80によって信号の位相が反転されるとともに、
ある周波数において２つの移相回路30Ｌ、30Ｃによって
位相が１８０°シフトされ、全体として帰還ループを一
巡する信号の位相シフト量が０°となる。このとき、位
相反転回路80や２つの移相回路30Ｌ、30Ｃの各増幅度を
調整して、発振器１ｃ全体のループゲインを１以上に設
定することにより、発振動作が行われる。
抵抗70を介して位相反転回路80の入力側に帰還されてお
り、このような帰還ループを形成することにより、位相
反転回路80によって信号の位相が反転されるとともに、
ある周波数において２つの移相回路30Ｌ、30Ｃによって
位相が１８０°シフトされ、全体として帰還ループを一
巡する信号の位相シフト量が０°となる。このとき、位
相反転回路80や２つの移相回路30Ｌ、30Ｃの各増幅度を
調整して、発振器１ｃ全体のループゲインを１以上に設
定することにより、発振動作が行われる。
【０１１５】ところで、２つの移相回路30Ｌ、30Ｃのそ
れぞれの伝達関数Ｋ31は、それぞれの移相回路30Ｌ、30
Ｃ内のＬＲ回路あるいはＣＲ回路の時定数をともにＴす
ると、(16)式においてＴ2をＴに置き換えて、
れぞれの伝達関数Ｋ31は、それぞれの移相回路30Ｌ、30
Ｃ内のＬＲ回路あるいはＣＲ回路の時定数をともにＴす
ると、(16)式においてＴ2をＴに置き換えて、
【数２８】 となる。この伝達関数Ｋ31は(26)式に示した移相回路10
Ｃ、10Ｌの伝達関数Ｋ21の符号「−」を「＋」に置き換
えたものであり、２つの移相回路30Ｌ、30Ｃを縦続接続
し、その前段に位相反転回路80を接続した場合の全体の
伝達関数Ｋ12は、
Ｃ、10Ｌの伝達関数Ｋ21の符号「−」を「＋」に置き換
えたものであり、２つの移相回路30Ｌ、30Ｃを縦続接続
し、その前段に位相反転回路80を接続した場合の全体の
伝達関数Ｋ12は、
【数２９】 となって、第３実施例において(27)式に示した伝達関数
Ｋ11と同じとなる。
Ｋ11と同じとなる。
【０１１６】すなわち、この実施例において同タイプの
２つの移相回路30Ｌ、30Ｃと位相反転回路80とを接続し
た構成が、第１実施例においてタイプが異なる２つの移
相回路10Ｃ、30Ｌと非反転回路50とを接続した構成や、
第３実施例において−型の２つの移相回路10Ｃ、10Ｌと
位相反転回路80とを接続した構成等に等価であるといえ
る。
２つの移相回路30Ｌ、30Ｃと位相反転回路80とを接続し
た構成が、第１実施例においてタイプが異なる２つの移
相回路10Ｃ、30Ｌと非反転回路50とを接続した構成や、
第３実施例において−型の２つの移相回路10Ｃ、10Ｌと
位相反転回路80とを接続した構成等に等価であるといえ
る。
【０１１７】したがって、第４実施例の発振器１ｃにお
いて、２つの移相回路30Ｌ、30Ｃ内の差動増幅器32の増
幅度あるいは位相反転回路80の増幅度を調整して、発振
器１ｃのループゲインを１以上に設定することにより、
一巡したときに位相シフト量が０°となるような周波数
で正弦波発振が持続される。
いて、２つの移相回路30Ｌ、30Ｃ内の差動増幅器32の増
幅度あるいは位相反転回路80の増幅度を調整して、発振
器１ｃのループゲインを１以上に設定することにより、
一巡したときに位相シフト量が０°となるような周波数
で正弦波発振が持続される。
【０１１８】また、各移相回路30Ｌ、30Ｃ内の可変抵抗
36の抵抗値Ｒを可変することにより、各移相回路30Ｌ、
30Ｃにおける位相シフト量を変えることができるため、
２つの移相回路30Ｌ、30Ｃの全体により合計で位相シフ
ト量が１８０°となる周波数を変えることができ、容易
に周波数可変型の発振器１ｃを実現することができる。
36の抵抗値Ｒを可変することにより、各移相回路30Ｌ、
30Ｃにおける位相シフト量を変えることができるため、
２つの移相回路30Ｌ、30Ｃの全体により合計で位相シフ
ト量が１８０°となる周波数を変えることができ、容易
に周波数可変型の発振器１ｃを実現することができる。
【０１１９】また、第１実施例等と同様に、インダクタ
37は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ37を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、発振周波数を
調整し得る発振器１ｃの全体を半導体基板上に形成して
集積回路とすることも容易である。
37は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ37を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、発振周波数を
調整し得る発振器１ｃの全体を半導体基板上に形成して
集積回路とすることも容易である。
【０１２０】なお、この実施例の発振器１ｃでは、前段
に移相回路30Ｌを、後段に移相回路30Ｃをそれぞれ配置
したが、これらの全体によって入出力信号間の位相シフ
ト量が０°となればよいことから、これらの前後を入れ
換えて前段に移相回路30Ｃを、後段に移相回路30Ｌをそ
れぞれ配置して発振器を構成するようにしてもよい。
に移相回路30Ｌを、後段に移相回路30Ｃをそれぞれ配置
したが、これらの全体によって入出力信号間の位相シフ
ト量が０°となればよいことから、これらの前後を入れ
換えて前段に移相回路30Ｃを、後段に移相回路30Ｌをそ
れぞれ配置して発振器を構成するようにしてもよい。
【０１２１】（その他の実施例）上述した各実施例の発
振器に含まれる非反転回路50あるいは位相反転回路80
は、トランジスタやオペアンプや抵抗等を組み合わせて
簡単に構成することができる。
振器に含まれる非反転回路50あるいは位相反転回路80
は、トランジスタやオペアンプや抵抗等を組み合わせて
簡単に構成することができる。
【０１２２】図１９は、オペアンプを用いて構成した非
反転回路と位相反転回路の具体例を示す図である。同図
(Ａ)に示す非反転回路50は、反転入力端子が抵抗54を介
して接地されているとともにこの反転入力端子と出力端
子との間に抵抗56が接続されたオペアンプ52を含んで構
成されており、２つの抵抗54、56の抵抗比によって定ま
る所定の増幅度を有するバッファとして機能する。オペ
アンプ52の非反転入力端子に交流信号が入力されると、
オペアンプ52の出力端子からは同相の信号が出力され
る。
反転回路と位相反転回路の具体例を示す図である。同図
(Ａ)に示す非反転回路50は、反転入力端子が抵抗54を介
して接地されているとともにこの反転入力端子と出力端
子との間に抵抗56が接続されたオペアンプ52を含んで構
成されており、２つの抵抗54、56の抵抗比によって定ま
る所定の増幅度を有するバッファとして機能する。オペ
アンプ52の非反転入力端子に交流信号が入力されると、
オペアンプ52の出力端子からは同相の信号が出力され
る。
【０１２３】また、同図(Ｂ)に示す位相反転回路80は、
入力信号が抵抗84を介して反転入力端子に入力されると
ともに非反転入力端子が接地されたオペアンプ82と、こ
のオペアンプ82の反転入力端子と出力端子との間に接続
された抵抗86とを含んで構成されている。この位相反転
回路80は、２つの抵抗84、86の抵抗比によって定まる所
定の増幅度を有しており、抵抗84を介してオペアンプ82
の反転入力端子に交流信号が入力されると、オペアンプ
82の出力端子からは位相が反転した逆相の信号が出力さ
れる。
入力信号が抵抗84を介して反転入力端子に入力されると
ともに非反転入力端子が接地されたオペアンプ82と、こ
のオペアンプ82の反転入力端子と出力端子との間に接続
された抵抗86とを含んで構成されている。この位相反転
回路80は、２つの抵抗84、86の抵抗比によって定まる所
定の増幅度を有しており、抵抗84を介してオペアンプ82
の反転入力端子に交流信号が入力されると、オペアンプ
82の出力端子からは位相が反転した逆相の信号が出力さ
れる。
【０１２４】ところで、上述した各実施例の発振器は、
２つの移相回路と非反転回路あるいは位相反転回路によ
って構成されており、接続された複数の回路の全体によ
って所定の周波数において合計の位相シフト量を０°に
することにより所定の発振動作を行うようになってい
る。したがって、位相シフト量だけに着目すると、移相
回路と非反転回路あるいは位相反転回路とをどのような
順番で接続するかはある程度の自由度があり、必要に応
じて接続順番を決めることができる。
２つの移相回路と非反転回路あるいは位相反転回路によ
って構成されており、接続された複数の回路の全体によ
って所定の周波数において合計の位相シフト量を０°に
することにより所定の発振動作を行うようになってい
る。したがって、位相シフト量だけに着目すると、移相
回路と非反転回路あるいは位相反転回路とをどのような
順番で接続するかはある程度の自由度があり、必要に応
じて接続順番を決めることができる。
【０１２５】図２０は、タイプが異なる２つの移相回路
と非反転回路とを組み合わせて発振器を構成した場合に
おいて、２つの移相回路と非反転回路50の接続状態を示
す図である。なお、これらの図において、帰還側インピ
ーダンス素子70ａは、最も一般的には図１等に示すよう
に帰還抵抗70を使用する。但し、帰還側インピーダンス
素子70ａをキャパシタあるいはインダクタにより形成し
たり、抵抗やキャパシタあるいはインダクタを組み合わ
せて形成してもよい。
と非反転回路とを組み合わせて発振器を構成した場合に
おいて、２つの移相回路と非反転回路50の接続状態を示
す図である。なお、これらの図において、帰還側インピ
ーダンス素子70ａは、最も一般的には図１等に示すよう
に帰還抵抗70を使用する。但し、帰還側インピーダンス
素子70ａをキャパシタあるいはインダクタにより形成し
たり、抵抗やキャパシタあるいはインダクタを組み合わ
せて形成してもよい。
【０１２６】図２０(Ａ)には、タイプが異なる（一方が
−型であって他方が＋型である）２つの移相回路の後段
に非反転回路50を配置した構成が示されている。このよ
うに、後段に非反転回路50を配置した場合には、この非
反転回路50に出力バッファの機能を持たせることによ
り、大きな出力電流を取り出すこともできる。
−型であって他方が＋型である）２つの移相回路の後段
に非反転回路50を配置した構成が示されている。このよ
うに、後段に非反転回路50を配置した場合には、この非
反転回路50に出力バッファの機能を持たせることによ
り、大きな出力電流を取り出すこともできる。
【０１２７】図２０(Ｂ)には、タイプが異なる２つの移
相回路の中間に非反転回路50を配置した構成が示されて
いる。このように、中間に非反転回路50を配置した場合
には、前段の移相回路10Ｃ等と後段の移相回路30Ｌ等の
相互干渉を完全に防止することができる。
相回路の中間に非反転回路50を配置した構成が示されて
いる。このように、中間に非反転回路50を配置した場合
には、前段の移相回路10Ｃ等と後段の移相回路30Ｌ等の
相互干渉を完全に防止することができる。
【０１２８】図２０(Ｃ)には、タイプが異なる２つの移
相回路の前段に非反転回路50を配置した構成が示されて
おり、図１に示した発振器１や図１０に示した発振器１
ａに対応している。このように、前段に非反転回路50を
配置した場合には、前段の移相回路10Ｃ等に対する帰還
側インピーダンス素子70ａの影響を最小限に抑えること
ができる。
相回路の前段に非反転回路50を配置した構成が示されて
おり、図１に示した発振器１や図１０に示した発振器１
ａに対応している。このように、前段に非反転回路50を
配置した場合には、前段の移相回路10Ｃ等に対する帰還
側インピーダンス素子70ａの影響を最小限に抑えること
ができる。
【０１２９】同様に、図２１は、同タイプの２つの移相
回路と位相反転回路を組み合わせて発振器を構成した場
合において、２つの移相回路と位相反転回路80の接続状
態を示す図である。なお、図２０について説明したよう
に、帰還側インピーダンス素子70ａは最も一般的には図
１７等に示すように帰還抵抗70を使用する。但し、帰還
側インピーダンス素子70ａをキャパシタあるいはインダ
クタにより形成したり、抵抗やキャパシタあるいはイン
ダクタを組み合わせて形成してもよい。
回路と位相反転回路を組み合わせて発振器を構成した場
合において、２つの移相回路と位相反転回路80の接続状
態を示す図である。なお、図２０について説明したよう
に、帰還側インピーダンス素子70ａは最も一般的には図
１７等に示すように帰還抵抗70を使用する。但し、帰還
側インピーダンス素子70ａをキャパシタあるいはインダ
クタにより形成したり、抵抗やキャパシタあるいはイン
ダクタを組み合わせて形成してもよい。
【０１３０】図２１(Ａ)には、同タイプの２つの移相回
路の後段に位相反転回路80を配置した構成が示されてい
る。このように、後段に位相反転回路80を配置した場合
には、この位相反転回路80に出力バッファの機能を持た
せることにより、大きな出力電流を取り出すこともでき
る。
路の後段に位相反転回路80を配置した構成が示されてい
る。このように、後段に位相反転回路80を配置した場合
には、この位相反転回路80に出力バッファの機能を持た
せることにより、大きな出力電流を取り出すこともでき
る。
【０１３１】図２１(Ｂ)には、同タイプの２つの移相回
路の間に位相反転回路80を配置した構成が示されてい
る。このように、中間に位相反転回路80を配置した場合
には、２つの移相回路間の相互干渉を完全に防止するこ
とができる。
路の間に位相反転回路80を配置した構成が示されてい
る。このように、中間に位相反転回路80を配置した場合
には、２つの移相回路間の相互干渉を完全に防止するこ
とができる。
【０１３２】図２１(Ｃ)には、２つの移相回路の前段に
位相反転回路80を配置した構成が示されており、図１７
に示した発振器１ｂや図１８に示した発振器１ｃに対応
している。このように、前段に位相反転回路80を配置し
た場合には、前段の移相回路10Ｃ等に対する帰還側イン
ピーダンス素子70ａや入力側インピーダンス素子74ａの
影響を最小限に抑えることができる。
位相反転回路80を配置した構成が示されており、図１７
に示した発振器１ｂや図１８に示した発振器１ｃに対応
している。このように、前段に位相反転回路80を配置し
た場合には、前段の移相回路10Ｃ等に対する帰還側イン
ピーダンス素子70ａや入力側インピーダンス素子74ａの
影響を最小限に抑えることができる。
【０１３３】また、上述した各実施例において示した移
相回路には可変抵抗16あるいは36が含まれている。これ
らの可変抵抗16、36は、具体的には接合型あるいはＭＯ
Ｓ型のＦＥＴを用いて実現することができる。
相回路には可変抵抗16あるいは36が含まれている。これ
らの可変抵抗16、36は、具体的には接合型あるいはＭＯ
Ｓ型のＦＥＴを用いて実現することができる。
【０１３４】図２２は、ＣＲ回路を有する２種類の移相
回路10Ｃあるいは30Ｃ内の可変抵抗16あるいは36をＦＥ
Ｔに置き換えた場合の移相回路の構成を示す図である。
同図(Ａ)には、移相回路10Ｃにおいて可変抵抗16をＦＥ
Ｔに置き換えた構成が示されている。同図(Ｂ)には、移
相回路30Ｃにおいて可変抵抗36をＦＥＴに置き換えた構
成が示されている。
回路10Ｃあるいは30Ｃ内の可変抵抗16あるいは36をＦＥ
Ｔに置き換えた場合の移相回路の構成を示す図である。
同図(Ａ)には、移相回路10Ｃにおいて可変抵抗16をＦＥ
Ｔに置き換えた構成が示されている。同図(Ｂ)には、移
相回路30Ｃにおいて可変抵抗36をＦＥＴに置き換えた構
成が示されている。
【０１３５】同様に、図２３はＬＲ回路を有する２種類
の移相回路10Ｌあるいは30Ｌ内の可変抵抗16あるいは36
をＦＥＴに置き換えた場合の移相回路の構成を示す図で
ある。同図(Ａ)には、移相回路10Ｌにおいて可変抵抗16
をＦＥＴに置き換えた構成が示されている。同図(Ｂ)に
は、移相回路30Ｌにおいて可変抵抗36をＦＥＴに置き換
えた構成が示されている。
の移相回路10Ｌあるいは30Ｌ内の可変抵抗16あるいは36
をＦＥＴに置き換えた場合の移相回路の構成を示す図で
ある。同図(Ａ)には、移相回路10Ｌにおいて可変抵抗16
をＦＥＴに置き換えた構成が示されている。同図(Ｂ)に
は、移相回路30Ｌにおいて可変抵抗36をＦＥＴに置き換
えた構成が示されている。
【０１３６】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができるた
め、発振器の発振周波数を任意に変更することができ
る。
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができるた
め、発振器の発振周波数を任意に変更することができ
る。
【０１３７】なお、図２２あるいは図２３に示した各移
相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネ
ルあるいはｎチャネルのＦＥＴによって構成したが、ｐ
チャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続し
て１つの可変抵抗を構成し、各ＦＥＴのゲートとサブス
トレート間に大きさが等しく極性が異なるゲート電圧を
印加するようにしてもよい。抵抗値を可変する場合には
このゲート電圧の大きさを変えればよい。このように、
２つのＦＥＴを組み合わせて可変抵抗を構成することに
より、ＦＥＴの非線形領域の改善を行うことができるた
め、発振信号の歪みを少なくすることができる。
相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネ
ルあるいはｎチャネルのＦＥＴによって構成したが、ｐ
チャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続し
て１つの可変抵抗を構成し、各ＦＥＴのゲートとサブス
トレート間に大きさが等しく極性が異なるゲート電圧を
印加するようにしてもよい。抵抗値を可変する場合には
このゲート電圧の大きさを変えればよい。このように、
２つのＦＥＴを組み合わせて可変抵抗を構成することに
より、ＦＥＴの非線形領域の改善を行うことができるた
め、発振信号の歪みを少なくすることができる。
【０１３８】また、上述した各実施例において示した移
相回路10Ｃあるいは30Ｃは、キャパシタ14あるいは34と
直列に接続された可変抵抗16あるいは36の抵抗値を変化
させて位相シフト量を変化させることにより全体の発振
周波数を変えるようにしたが、キャパシタ14、34を可変
容量素子によって形成し、その静電容量を変化させるこ
とにより全体の発振周波数を変えるようにしてもよい。
相回路10Ｃあるいは30Ｃは、キャパシタ14あるいは34と
直列に接続された可変抵抗16あるいは36の抵抗値を変化
させて位相シフト量を変化させることにより全体の発振
周波数を変えるようにしたが、キャパシタ14、34を可変
容量素子によって形成し、その静電容量を変化させるこ
とにより全体の発振周波数を変えるようにしてもよい。
【０１３９】図２４は、各実施例において示した移相回
路10Ｃあるいは30Ｃ内のキャパシタ14あるいは34を可変
容量ダイオードに置き換えた場合の移相回路の構成を示
す図である。同図(Ａ)には、図１等に示した移相回路10
Ｃにおいて、可変抵抗16を固定抵抗に置き換えるととも
にキャパシタ14を可変容量ダイオードに置き換えた構成
が示されている。同図(Ｂ)には、図１０等に示した移相
回路30Ｃにおいて、可変抵抗36を固定抵抗に置き換える
とともにキャパシタ34を可変容量ダイオードに置き換え
た構成が示されている。
路10Ｃあるいは30Ｃ内のキャパシタ14あるいは34を可変
容量ダイオードに置き換えた場合の移相回路の構成を示
す図である。同図(Ａ)には、図１等に示した移相回路10
Ｃにおいて、可変抵抗16を固定抵抗に置き換えるととも
にキャパシタ14を可変容量ダイオードに置き換えた構成
が示されている。同図(Ｂ)には、図１０等に示した移相
回路30Ｃにおいて、可変抵抗36を固定抵抗に置き換える
とともにキャパシタ34を可変容量ダイオードに置き換え
た構成が示されている。
【０１４０】なお、図２４(Ａ)、(Ｂ)において、可変容
量ダイオードに直列に接続されたキャパシタは、可変容
量ダイオードのアノード・カソード間に逆バイアス電圧
を印加する際にその直流電流を阻止するためのものであ
り、そのインピーダンスは動作周波数において極めて小
さく、すなわち大きな静電容量を有している。また、図
２４(Ａ)、(Ｂ)に示したキャパシタの両端の電位は直流
成分をみると一定であるため、交流成分の振幅より大き
な逆バイアス電圧をアノード・カソード間に印加するこ
とにより、各可変容量ダイオードを容量可変のキャパシ
タとして機能させることができる。
量ダイオードに直列に接続されたキャパシタは、可変容
量ダイオードのアノード・カソード間に逆バイアス電圧
を印加する際にその直流電流を阻止するためのものであ
り、そのインピーダンスは動作周波数において極めて小
さく、すなわち大きな静電容量を有している。また、図
２４(Ａ)、(Ｂ)に示したキャパシタの両端の電位は直流
成分をみると一定であるため、交流成分の振幅より大き
な逆バイアス電圧をアノード・カソード間に印加するこ
とにより、各可変容量ダイオードを容量可変のキャパシ
タとして機能させることができる。
【０１４１】このように、キャパシタ14あるいは34を可
変容量ダイオードで構成し、そのアノード・カソード間
に印加する逆バイアス電圧の大きさを可変に制御してこ
の可変容量ダイオードの静電容量をある範囲で任意に変
化させて各移相回路における位相シフト量を変えること
ができる。したがって、各発振器において一巡する信号
の位相シフト量が０°となる周波数を変えることがで
き、発振器の発振周波数を任意に変更することができ
る。
変容量ダイオードで構成し、そのアノード・カソード間
に印加する逆バイアス電圧の大きさを可変に制御してこ
の可変容量ダイオードの静電容量をある範囲で任意に変
化させて各移相回路における位相シフト量を変えること
ができる。したがって、各発振器において一巡する信号
の位相シフト量が０°となる周波数を変えることがで
き、発振器の発振周波数を任意に変更することができ
る。
【０１４２】ところで、上述した図２４(Ａ)、(Ｂ)では
可変容量素子として可変容量ダイオードを用いたが、ソ
ースおよびドレインを直流的に固定電位に接続するとと
もにゲートに可変電圧を印加したＦＥＴを用いるように
してもよい。上述したように、図２４(Ａ)、(Ｂ)に示し
た可変容量ダイオードの両端電位は直流的に固定されて
いるため、これらの可変容量ダイオードを上述したＦＥ
Ｔに置き換えるだけでよく、ゲートに印加する電圧を可
変することによりゲート容量、すなわちＦＥＴが有する
静電容量を変えることができる。
可変容量素子として可変容量ダイオードを用いたが、ソ
ースおよびドレインを直流的に固定電位に接続するとと
もにゲートに可変電圧を印加したＦＥＴを用いるように
してもよい。上述したように、図２４(Ａ)、(Ｂ)に示し
た可変容量ダイオードの両端電位は直流的に固定されて
いるため、これらの可変容量ダイオードを上述したＦＥ
Ｔに置き換えるだけでよく、ゲートに印加する電圧を可
変することによりゲート容量、すなわちＦＥＴが有する
静電容量を変えることができる。
【０１４３】また、上述した図２４(Ａ)、(Ｂ)では可変
容量ダイオードの静電容量のみを可変したが、同時に可
変抵抗16あるいは36の抵抗値を可変するようにしてもよ
い。図２４(Ｃ)には、図１等に示した移相回路10Ｃにお
いて、可変抵抗16を用いるとともにキャパシタ14を可変
容量ダイオードに置き換えた構成が示されている。同図
(Ｄ)には、図１０等に示した移相回路30Ｃにおいて、可
変抵抗36を用いるとともにキャパシタ34を可変容量ダイ
オードに置き換えた構成が示されている。これらにおい
て可変容量ダイオードをゲート容量可変のＦＥＴに置き
換えてもよいことは当然である。
容量ダイオードの静電容量のみを可変したが、同時に可
変抵抗16あるいは36の抵抗値を可変するようにしてもよ
い。図２４(Ｃ)には、図１等に示した移相回路10Ｃにお
いて、可変抵抗16を用いるとともにキャパシタ14を可変
容量ダイオードに置き換えた構成が示されている。同図
(Ｄ)には、図１０等に示した移相回路30Ｃにおいて、可
変抵抗36を用いるとともにキャパシタ34を可変容量ダイ
オードに置き換えた構成が示されている。これらにおい
て可変容量ダイオードをゲート容量可変のＦＥＴに置き
換えてもよいことは当然である。
【０１４４】また、図２４(Ｃ)、(Ｄ)に示した可変抵抗
を図２２に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、発振信号の歪みを少なくすることが
できる。
を図２２に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、発振信号の歪みを少なくすることが
できる。
【０１４５】このように、可変抵抗と可変容量素子を組
み合わせて移相回路を構成した場合であっても、可変抵
抗の抵抗値および可変容量素子の静電容量をある範囲で
任意に変化させて各移相回路における位相シフト量を変
えることができる。したがって、各発振器において一巡
する信号の位相シフト量が０°となる周波数を変えるこ
とができ、発振器の発振周波数を任意に変更することが
できる。
み合わせて移相回路を構成した場合であっても、可変抵
抗の抵抗値および可変容量素子の静電容量をある範囲で
任意に変化させて各移相回路における位相シフト量を変
えることができる。したがって、各発振器において一巡
する信号の位相シフト量が０°となる周波数を変えるこ
とができ、発振器の発振周波数を任意に変更することが
できる。
【０１４６】同様に、上述した各実施例において示した
移相回路10Ｌあるいは30Ｌは、インダクタ17あるいは37
と直列に接続された可変抵抗16あるいは36の抵抗値を変
化させて位相シフト量を変化させることにより全体の発
振周波数を変えるようにしたが、インダクタ17、37を可
変インダクタによって形成し、そのインダクタンスを変
化させることにより全体の発振周波数を変えるようにし
てもよい。
移相回路10Ｌあるいは30Ｌは、インダクタ17あるいは37
と直列に接続された可変抵抗16あるいは36の抵抗値を変
化させて位相シフト量を変化させることにより全体の発
振周波数を変えるようにしたが、インダクタ17、37を可
変インダクタによって形成し、そのインダクタンスを変
化させることにより全体の発振周波数を変えるようにし
てもよい。
【０１４７】図２５は、各実施例において示した移相回
路10Ｌあるいは30Ｌ内のインダクタ17あるいは37を可変
インダクタに置き換えた場合の移相回路の構成を示す図
である。
路10Ｌあるいは30Ｌ内のインダクタ17あるいは37を可変
インダクタに置き換えた場合の移相回路の構成を示す図
である。
【０１４８】同図(Ａ)には、図１０等に示した移相回路
10Ｌにおいて、可変抵抗16を固定抵抗に置き換えるとと
もにインダクタ17を可変インダクタ17ａに置き換えた構
成が示されている。同図(Ｂ)には、図１等に示した移相
回路30Ｌにおいて、可変抵抗36を固定抵抗に置き換える
とともにインダクタ37を可変インダクタ37ａに置き換え
た構成が示されている。
10Ｌにおいて、可変抵抗16を固定抵抗に置き換えるとと
もにインダクタ17を可変インダクタ17ａに置き換えた構
成が示されている。同図(Ｂ)には、図１等に示した移相
回路30Ｌにおいて、可変抵抗36を固定抵抗に置き換える
とともにインダクタ37を可変インダクタ37ａに置き換え
た構成が示されている。
【０１４９】このように、インダクタ17あるいは37を可
変インダクタ17ａあるいは37ａに置き換えて、それらが
有するインダクタンスをある範囲で任意に変化させて各
移相回路における位相シフト量を変えることができる。
したがって、各発振器において一巡する信号の位相シフ
ト量が０°となる周波数を変えることができ、発振周波
数を任意に変更することができる。
変インダクタ17ａあるいは37ａに置き換えて、それらが
有するインダクタンスをある範囲で任意に変化させて各
移相回路における位相シフト量を変えることができる。
したがって、各発振器において一巡する信号の位相シフ
ト量が０°となる周波数を変えることができ、発振周波
数を任意に変更することができる。
【０１５０】ところで、上述した図２５(Ａ)、(Ｂ)では
可変インダクタ17ａあるいは37ａのインダクタンスのみ
を可変したが、同時に可変抵抗16あるいは36の抵抗値を
可変するようにしてもよい。図２５(Ｃ)には、図１０等
に示した移相回路10Ｌにおいて、可変抵抗16を用いると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。同図(Ｄ)には、図１等に示した移
相回路30Ｌにおいて、可変抵抗36を用いるとともにイン
ダクタ37を可変インダクタ37ａに置き換えた構成が示さ
れている。
可変インダクタ17ａあるいは37ａのインダクタンスのみ
を可変したが、同時に可変抵抗16あるいは36の抵抗値を
可変するようにしてもよい。図２５(Ｃ)には、図１０等
に示した移相回路10Ｌにおいて、可変抵抗16を用いると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。同図(Ｄ)には、図１等に示した移
相回路30Ｌにおいて、可変抵抗36を用いるとともにイン
ダクタ37を可変インダクタ37ａに置き換えた構成が示さ
れている。
【０１５１】また、図２５(Ｃ)、(Ｄ)に示した可変抵抗
を図２３に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、発振信号の歪みを少なくすることが
できる。
を図２３に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、発振信号の歪みを少なくすることが
できる。
【０１５２】このように、可変抵抗と可変インダクタを
組み合わせて移相回路を構成した場合であっても、可変
抵抗の抵抗値および可変インダクタのインダクタンスを
ある範囲で任意に変化させて各移相回路における位相シ
フト量を変えることができる。したがって、各発振器に
おいて一巡する信号の位相シフト量が０°となる周波数
を変えることができ、発振周波数を任意に変更すること
ができる。
組み合わせて移相回路を構成した場合であっても、可変
抵抗の抵抗値および可変インダクタのインダクタンスを
ある範囲で任意に変化させて各移相回路における位相シ
フト量を変えることができる。したがって、各発振器に
おいて一巡する信号の位相シフト量が０°となる周波数
を変えることができ、発振周波数を任意に変更すること
ができる。
【０１５３】また、上述したように可変抵抗や可変容量
素子あるいは可変インダクタを用いる場合の他、素子定
数が異なる複数の抵抗やキャパシタあるいはインダクタ
を用意しておいて、スイッチを切り換えることにより、
これら複数の素子の中から１つあるいは複数を選ぶよう
にしてもよい。この場合にはスイッチ切り換えにより接
続する素子の個数および接続方法（直列接続、並列接続
あるいはこれらの組み合わせ）によって、素子定数を不
連続に切り換えることができる。
素子あるいは可変インダクタを用いる場合の他、素子定
数が異なる複数の抵抗やキャパシタあるいはインダクタ
を用意しておいて、スイッチを切り換えることにより、
これら複数の素子の中から１つあるいは複数を選ぶよう
にしてもよい。この場合にはスイッチ切り換えにより接
続する素子の個数および接続方法（直列接続、並列接続
あるいはこれらの組み合わせ）によって、素子定数を不
連続に切り換えることができる。
【０１５４】例えば、可変抵抗の代わりに抵抗値がＲ、
２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を
用意しておいて、１つあるいは任意の複数を選択して直
列接続することにより、等間隔の抵抗値の切り換えをよ
り少ない素子で容易に実現することができる。同様に、
キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…と
いった２のｎ乗の系列の複数のキャパシタを用意してお
いて、１つあるいは任意の複数を選択して並列接続する
ことにより、等間隔の静電容量の切り換えをより少ない
素子で容易に実現することができる。
２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を
用意しておいて、１つあるいは任意の複数を選択して直
列接続することにより、等間隔の抵抗値の切り換えをよ
り少ない素子で容易に実現することができる。同様に、
キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…と
いった２のｎ乗の系列の複数のキャパシタを用意してお
いて、１つあるいは任意の複数を選択して並列接続する
ことにより、等間隔の静電容量の切り換えをより少ない
素子で容易に実現することができる。
【０１５５】図２６は、図２５に示した可変インダクタ
17ａの具体例を示す図であり、半導体基板上に形成され
た平面構造の概略が示されている。なお、同図に示す可
変インダクタ17ａの構造は、そのまま可変インダクタ37
ａにも適用することができる。
17ａの具体例を示す図であり、半導体基板上に形成され
た平面構造の概略が示されている。なお、同図に示す可
変インダクタ17ａの構造は、そのまま可変インダクタ37
ａにも適用することができる。
【０１５６】同図に示す可変インダクタ17ａは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
と、その外周を周回するように形成された制御用導体11
4と、これらインダクタ導体112および制御用導体114の
両方を覆うように形成された絶縁性磁性体118とを含ん
で構成されている。
基板110上に形成された渦巻き形状のインダクタ導体112
と、その外周を周回するように形成された制御用導体11
4と、これらインダクタ導体112および制御用導体114の
両方を覆うように形成された絶縁性磁性体118とを含ん
で構成されている。
【０１５７】上述した制御用導体114は、制御用導体114
の両端に可変のバイアス電圧を印加するために可変電圧
電源116が接続され、この可変電圧電源116によって印加
する直流バイアス電圧を可変に制御することにより、制
御用導体114に流れるバイアス電流を変化させることが
できる。
の両端に可変のバイアス電圧を印加するために可変電圧
電源116が接続され、この可変電圧電源116によって印加
する直流バイアス電圧を可変に制御することにより、制
御用導体114に流れるバイアス電流を変化させることが
できる。
【０１５８】また、半導体基板110は、例えばｎ型シリ
コン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例え
ばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体112は、アル
ミニウムや金等の金属薄膜あるいはポリシリコン等の半
導体材料を渦巻き形状に形成されている。
コン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例え
ばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体112は、アル
ミニウムや金等の金属薄膜あるいはポリシリコン等の半
導体材料を渦巻き形状に形成されている。
【０１５９】なお、図２６に示した半導体基板110に
は、可変インダクタ17ａの他に図１０等に示した発振器
の他の構成部品が形成されている。
は、可変インダクタ17ａの他に図１０等に示した発振器
の他の構成部品が形成されている。
【０１６０】図２７は、図２６に示した可変インダクタ
17ａのインダクタ導体112および制御用導体114の形状を
さらに詳細に示す図である。
17ａのインダクタ導体112および制御用導体114の形状を
さらに詳細に示す図である。
【０１６１】同図に示すように、内周側に位置するイン
ダクタ導体112は、所定ターン数（例えば約４ターン）
の渦巻き形状に形成されており、その両端には２つの端
子電極122、124が接続されている。同様に、外周側に位
置する制御用導体114は、所定ターン数（例えば約２タ
ーン）の渦巻き形状に形成されており、その両端には２
つの制御電極126、128が接続されている。
ダクタ導体112は、所定ターン数（例えば約４ターン）
の渦巻き形状に形成されており、その両端には２つの端
子電極122、124が接続されている。同様に、外周側に位
置する制御用導体114は、所定ターン数（例えば約２タ
ーン）の渦巻き形状に形成されており、その両端には２
つの制御電極126、128が接続されている。
【０１６２】図２８は、図２７のＡ−Ａ線拡大断面図で
あり、インダクタ導体112と制御用導体114を含む絶縁性
磁性体118の横断面が示されている。
あり、インダクタ導体112と制御用導体114を含む絶縁性
磁性体118の横断面が示されている。
【０１６３】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜118ａを介してインダクタ導体112およ
び制御用導体114が形成されており、さらにその表面に
絶縁性の磁性体膜118ｂが被覆形成されている。これら
２つの磁性体膜118ａ、118ｂによって図２６に示した絶
縁性磁性体118が形成されている。
絶縁性の磁性体膜118ａを介してインダクタ導体112およ
び制御用導体114が形成されており、さらにその表面に
絶縁性の磁性体膜118ｂが被覆形成されている。これら
２つの磁性体膜118ａ、118ｂによって図２６に示した絶
縁性磁性体118が形成されている。
【０１６４】例えば、磁性体膜118ａ、118ｂとしては、
ガンマ・フェライトやバリウム・フェライト等の各種磁
性体膜を用いることができる。また、これらの磁性体膜
の材質や形成方法については各種のものが考えられ、例
えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法
や、その他分子線エピタキシー法（ＭＢＥ法）、化学気
相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜
を形成する方法等がある。
ガンマ・フェライトやバリウム・フェライト等の各種磁
性体膜を用いることができる。また、これらの磁性体膜
の材質や形成方法については各種のものが考えられ、例
えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法
や、その他分子線エピタキシー法（ＭＢＥ法）、化学気
相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜
を形成する方法等がある。
【０１６５】なお、絶縁膜130は、非磁性体材料によっ
て形成されており、インダクタ導体112および制御用導
体114の各周回部分の間を覆っている。このようにして
各周回部分間の磁性体膜118ａ、118ｂを排除することに
より、各周回部分間に生じる漏れ磁束を最小限に抑える
ことができるため、インダクタ導体112が発生する磁束
を有効に利用して大きなインダクタンスを有する可変イ
ンダクタ17ａを実現することができる。
て形成されており、インダクタ導体112および制御用導
体114の各周回部分の間を覆っている。このようにして
各周回部分間の磁性体膜118ａ、118ｂを排除することに
より、各周回部分間に生じる漏れ磁束を最小限に抑える
ことができるため、インダクタ導体112が発生する磁束
を有効に利用して大きなインダクタンスを有する可変イ
ンダクタ17ａを実現することができる。
【０１６６】このように、図２６等に示した可変インダ
クタ17ａは、インダクタ導体112と制御用導体114とを覆
うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が
形成されており、制御用導体114に流す直流バイアス電
流を可変に制御することにより、上述した絶縁性磁性体
118を磁路とするインダクタ導体112の飽和磁化特性が変
化し、インダクタ導体112が有するインダクタンスが変
化する。
クタ17ａは、インダクタ導体112と制御用導体114とを覆
うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が
形成されており、制御用導体114に流す直流バイアス電
流を可変に制御することにより、上述した絶縁性磁性体
118を磁路とするインダクタ導体112の飽和磁化特性が変
化し、インダクタ導体112が有するインダクタンスが変
化する。
【０１６７】したがって、インダクタ導体112のインダ
クタンスそのものを直接変化させることができ、しか
も、半導体基板110上に薄膜形成技術や半導体製造技術
を用いて形成することができるため製造が容易となる。
さらに、半導体基板110上には発振器１等の他の構成部
品を形成することも可能であるため、各実施例の発振器
の全体を集積化によって一体形成する場合に適してい
る。
クタンスそのものを直接変化させることができ、しか
も、半導体基板110上に薄膜形成技術や半導体製造技術
を用いて形成することができるため製造が容易となる。
さらに、半導体基板110上には発振器１等の他の構成部
品を形成することも可能であるため、各実施例の発振器
の全体を集積化によって一体形成する場合に適してい
る。
【０１６８】なお、図２６等に示した可変インダクタ17
ａは、図２９あるいは図３０に示すように、インダクタ
導体112と制御用導体114とを交互に周回させたり、イン
ダクタ導体112と制御用導体114とを重ねて形成するよう
にしてもよい。いずれの場合であっても、制御用導体11
4に流す直流バイアス電流を変化させることにより絶縁
性磁性体118の飽和磁化特性を変えることができ、イン
ダクタ導体112が有するインダクタンスをある範囲で変
化させることができる。
ａは、図２９あるいは図３０に示すように、インダクタ
導体112と制御用導体114とを交互に周回させたり、イン
ダクタ導体112と制御用導体114とを重ねて形成するよう
にしてもよい。いずれの場合であっても、制御用導体11
4に流す直流バイアス電流を変化させることにより絶縁
性磁性体118の飽和磁化特性を変えることができ、イン
ダクタ導体112が有するインダクタンスをある範囲で変
化させることができる。
【０１６９】また、図２６等に示した可変インダクタ17
ａは、半導体基板110上にインダクタ導体112等を形成す
る場合を例にとり説明したが、セラミックス等の絶縁性
あるいは導電性の各種基板上に形成するようにしてもよ
い。
ａは、半導体基板110上にインダクタ導体112等を形成す
る場合を例にとり説明したが、セラミックス等の絶縁性
あるいは導電性の各種基板上に形成するようにしてもよ
い。
【０１７０】また、磁性体膜118ａ、118ｂとして絶縁性
材料を用いたが、メタル粉（ＭＰ）のような導電性材料
を用いるようにしてもよい。但し、このような導電性の
磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換
えて使用すると、インダクタ導体112等の各周回部分が
短絡されてインダクタ導体として機能しなくなるため、
各インダクタ導体と導電性の磁性体膜との間を電気的に
絶縁する必要がある。この絶縁方法としては、インダク
タ導体112等を酸化して絶縁酸化膜を形成する方法や、
化学気相法等によりシリコン酸化膜あるいは窒化膜を形
成する方法等がある。
材料を用いたが、メタル粉（ＭＰ）のような導電性材料
を用いるようにしてもよい。但し、このような導電性の
磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換
えて使用すると、インダクタ導体112等の各周回部分が
短絡されてインダクタ導体として機能しなくなるため、
各インダクタ導体と導電性の磁性体膜との間を電気的に
絶縁する必要がある。この絶縁方法としては、インダク
タ導体112等を酸化して絶縁酸化膜を形成する方法や、
化学気相法等によりシリコン酸化膜あるいは窒化膜を形
成する方法等がある。
【０１７１】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。
【０１７２】また、図２６等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114の両方の全体
を絶縁性磁性体118で覆うようにしたが、一部のみを覆
って磁路を形成するようにしてもよい。
ａは、インダクタ導体112と制御用導体114の両方の全体
を絶縁性磁性体118で覆うようにしたが、一部のみを覆
って磁路を形成するようにしてもよい。
【０１７３】図３１は、絶縁性磁性体118を部分的に形
成した可変インダクタを示す図である。同図に示すよう
に、絶縁性磁性体118がインダクタ導体112と制御用導体
114の一部を覆うように形成されており、この部分的に
形成された絶縁性磁性体118によって磁路が形成され
る。このように、磁路となる絶縁性磁性体（あるいは導
電性磁性体でもよい）118を部分的に形成した場合に
は、磁路が狭まることによりインダクタ導体112および
制御用導体114によって生じる磁束が飽和しやすくな
る。したがって、制御用導体114に少ないバイアス電流
を流した場合であっても磁束が飽和し、少ないバイアス
電流を可変に制御することによりインダクタ導体112の
インダクタンスを変えることができる。このため、制御
系の構造を簡略化することができる。
成した可変インダクタを示す図である。同図に示すよう
に、絶縁性磁性体118がインダクタ導体112と制御用導体
114の一部を覆うように形成されており、この部分的に
形成された絶縁性磁性体118によって磁路が形成され
る。このように、磁路となる絶縁性磁性体（あるいは導
電性磁性体でもよい）118を部分的に形成した場合に
は、磁路が狭まることによりインダクタ導体112および
制御用導体114によって生じる磁束が飽和しやすくな
る。したがって、制御用導体114に少ないバイアス電流
を流した場合であっても磁束が飽和し、少ないバイアス
電流を可変に制御することによりインダクタ導体112の
インダクタンスを変えることができる。このため、制御
系の構造を簡略化することができる。
【０１７４】また、図２６等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114とを同心状に
巻回して形成したが、これら各導体を半導体基板110表
面の隣接した位置に形成してそれらの間を絶縁性あるい
は導電性の磁性体によって形成した磁路によって磁気結
合させてもよい。
ａは、インダクタ導体112と制御用導体114とを同心状に
巻回して形成したが、これら各導体を半導体基板110表
面の隣接した位置に形成してそれらの間を絶縁性あるい
は導電性の磁性体によって形成した磁路によって磁気結
合させてもよい。
【０１７５】図３２は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
17ｂの概略を示す平面図である。
を隣接した位置に並べて形成した場合の可変インダクタ
17ｂの概略を示す平面図である。
【０１７６】同図に示す可変インダクタ17ｂは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
ａと、このインダクタ導体112ａと隣接した位置に形成
された渦巻き形状の制御用導体114ａと、インダクタ導
体112ａと制御用導体114ａの各渦巻き中心を覆うように
形成された絶縁性磁性体（あるいは導電性磁性体）119
とを含んで構成されている。
基板110上に形成された渦巻き形状のインダクタ導体112
ａと、このインダクタ導体112ａと隣接した位置に形成
された渦巻き形状の制御用導体114ａと、インダクタ導
体112ａと制御用導体114ａの各渦巻き中心を覆うように
形成された絶縁性磁性体（あるいは導電性磁性体）119
とを含んで構成されている。
【０１７７】図２６等に示した可変インダクタ17ａと同
様に、制御用導体114ａにはその両端に可変のバイアス
電圧を印加するために可変電圧電源116が接続されてお
り、この可変電圧電源116によって印加するバイアス電
圧を可変に制御することにより、制御用導体114ａに流
れる所定のバイアス電流を変化させることができる。
様に、制御用導体114ａにはその両端に可変のバイアス
電圧を印加するために可変電圧電源116が接続されてお
り、この可変電圧電源116によって印加するバイアス電
圧を可変に制御することにより、制御用導体114ａに流
れる所定のバイアス電流を変化させることができる。
【０１７８】図３３は、図３２に示した可変インダクタ
17ｂのインダクタ導体112ａおよび制御用導体114ａの形
状をさらに詳細に示した図である。
17ｂのインダクタ導体112ａおよび制御用導体114ａの形
状をさらに詳細に示した図である。
【０１７９】同図に示すように、インダクタ導体112ａ
は、所定ターン数（例えば約４ターン）の渦巻き形状に
形成されており、その両端には２つの端子電極122、124
が接続されている。同様に、インダクタ導体112ａに隣
接して配置された制御用導体114ａは、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極126、128が接続されてい
る。
は、所定ターン数（例えば約４ターン）の渦巻き形状に
形成されており、その両端には２つの端子電極122、124
が接続されている。同様に、インダクタ導体112ａに隣
接して配置された制御用導体114ａは、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極126、128が接続されてい
る。
【０１８０】図３４は、図３３のＢ−Ｂ線拡大断面図で
あり、インダクタ導体112ａと制御用導体114ａを含む絶
縁性磁性体119の横断面が示されている。
あり、インダクタ導体112ａと制御用導体114ａを含む絶
縁性磁性体119の横断面が示されている。
【０１８１】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が
形成されており、その表面にインダクタ導体112ａおよ
び制御用導体114ａがそれぞれ形成されている。そし
て、これらインダクタ導体112ａと制御用導体114ａの各
中心部を貫くようにさらに表面に絶縁性の磁性体膜119
ｂが被覆形成されている。これら２つの磁性体膜119
ａ、119ｂによってインダクタ導体112ａと制御用導体11
4ａの共通の磁路となる環状の磁性体119が形成されてい
る。
絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が
形成されており、その表面にインダクタ導体112ａおよ
び制御用導体114ａがそれぞれ形成されている。そし
て、これらインダクタ導体112ａと制御用導体114ａの各
中心部を貫くようにさらに表面に絶縁性の磁性体膜119
ｂが被覆形成されている。これら２つの磁性体膜119
ａ、119ｂによってインダクタ導体112ａと制御用導体11
4ａの共通の磁路となる環状の磁性体119が形成されてい
る。
【０１８２】なお、図３４に示した絶縁性の非磁性体膜
132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さ
らにそれらの表面においてインダクタ導体112ａと制御
用導体114ａのそれぞれをほぼ同じ高さに形成するため
のものである。したがって、インダクタ導体112ａおよ
び制御用導体114ａに多少の段差が生じてもよい場合に
は、非磁性体膜132を形成せずに、半導体基板110上に直
接インダクタ導体112ａおよび制御用導体114ａの一部を
形成するようにしてもよい。
132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さ
らにそれらの表面においてインダクタ導体112ａと制御
用導体114ａのそれぞれをほぼ同じ高さに形成するため
のものである。したがって、インダクタ導体112ａおよ
び制御用導体114ａに多少の段差が生じてもよい場合に
は、非磁性体膜132を形成せずに、半導体基板110上に直
接インダクタ導体112ａおよび制御用導体114ａの一部を
形成するようにしてもよい。
【０１８３】また、磁性体膜119ａ表面のインダクタ導
体112ａおよび制御用導体114ａの各周回部分の間には、
図２６等に示した可変インダクタ17ａと同様に絶縁膜13
0が形成されている。このように部分的に絶縁膜130を充
填して各周回部分間の磁性体膜119ａ、119ｂを排除する
ことにより、各周回部分間に生じる漏れ磁束を最小限に
抑えることができるため、インダクタ導体112ａによっ
て発生した磁束は、そのほとんどが磁性体膜119ａ、119
ｂを通って制御用導体114ａと交差するようになる。し
たがって、漏れ磁束を少なくすることにより、インダク
タ導体112ａが発生する磁束を有効に利用して大きなイ
ンダクタンスを得ることができる。
体112ａおよび制御用導体114ａの各周回部分の間には、
図２６等に示した可変インダクタ17ａと同様に絶縁膜13
0が形成されている。このように部分的に絶縁膜130を充
填して各周回部分間の磁性体膜119ａ、119ｂを排除する
ことにより、各周回部分間に生じる漏れ磁束を最小限に
抑えることができるため、インダクタ導体112ａによっ
て発生した磁束は、そのほとんどが磁性体膜119ａ、119
ｂを通って制御用導体114ａと交差するようになる。し
たがって、漏れ磁束を少なくすることにより、インダク
タ導体112ａが発生する磁束を有効に利用して大きなイ
ンダクタンスを得ることができる。
【０１８４】このように、上述した可変インダクタ17ｂ
は、インダクタ導体112ａと制御用導体114ａの各渦巻き
中心を通るように環状の絶縁性磁性体119（磁性体膜119
ａ、119ｂ）が形成されている。したがって、制御用導
体114ａに流す直流バイアス電流を可変に制御すること
により、上述した磁性体119を磁路とするインダクタ導
体112ａの飽和磁化特性が変化し、インダクタ導体112ａ
が有するインダクタンスも変化する。
は、インダクタ導体112ａと制御用導体114ａの各渦巻き
中心を通るように環状の絶縁性磁性体119（磁性体膜119
ａ、119ｂ）が形成されている。したがって、制御用導
体114ａに流す直流バイアス電流を可変に制御すること
により、上述した磁性体119を磁路とするインダクタ導
体112ａの飽和磁化特性が変化し、インダクタ導体112ａ
が有するインダクタンスも変化する。
【０１８５】また、上述した各実施例の発振器１等を半
導体基板上に形成した場合には、移相回路10Ｃ、30Ｃ内
のキャパシタ14あるいは34としてあまり大きな静電容量
を設定することができない。したがって、半導体基板上
に実際に形成したキャパシタの小さな静電容量を、回路
を工夫することにより見かけ上大きくすることができれ
ば、時定数Ｔを大きな値に設定して発振周波数の低周波
数化を図る際に都合がよい。
導体基板上に形成した場合には、移相回路10Ｃ、30Ｃ内
のキャパシタ14あるいは34としてあまり大きな静電容量
を設定することができない。したがって、半導体基板上
に実際に形成したキャパシタの小さな静電容量を、回路
を工夫することにより見かけ上大きくすることができれ
ば、時定数Ｔを大きな値に設定して発振周波数の低周波
数化を図る際に都合がよい。
【０１８６】図３５は、図１等に示した移相回路10Ｃ、
30Ｃに用いたキャパシタ14あるいは34を素子単体ではな
く回路によって構成した変形例を示す図であり、実際に
半導体基板上に形成されるキャパシタの静電容量を見か
け上大きくみせる静電容量変換回路として機能する。な
お、図３５に示した回路全体が移相回路10Ｃあるいは30
Ｃに含まれるキャパシタ14あるいは34に対応している。
30Ｃに用いたキャパシタ14あるいは34を素子単体ではな
く回路によって構成した変形例を示す図であり、実際に
半導体基板上に形成されるキャパシタの静電容量を見か
け上大きくみせる静電容量変換回路として機能する。な
お、図３５に示した回路全体が移相回路10Ｃあるいは30
Ｃに含まれるキャパシタ14あるいは34に対応している。
【０１８７】図３５に示す静電容量変換回路14ａは、所
定の静電容量Ｃ0を有するキャパシタ210と、２つのオペ
アンプ212、214と、４つの抵抗216、218、220、222とを
含んで構成されている。
定の静電容量Ｃ0を有するキャパシタ210と、２つのオペ
アンプ212、214と、４つの抵抗216、218、220、222とを
含んで構成されている。
【０１８８】１段目のオペアンプ212は、出力端子と反
転入力端子との間に抵抗218（この抵抗値をＲ18とす
る）が接続されており、さらにこの反転入力端子が抵抗
216（この抵抗値をＲ16とする）を介して接地されてい
る。
転入力端子との間に抵抗218（この抵抗値をＲ18とす
る）が接続されており、さらにこの反転入力端子が抵抗
216（この抵抗値をＲ16とする）を介して接地されてい
る。
【０１８９】１段目のオペアンプ212の非反転入力端子
に印加される電圧Ｅ1と出力端子に現れる電圧Ｅ2との間
には、
に印加される電圧Ｅ1と出力端子に現れる電圧Ｅ2との間
には、
【数３０】 の関係がある。この１段目のオペアンプ212は、主にイ
ンピーダンス変換を行うバッファとして機能するもので
あり、利得は１であってもよい。利得１の場合とはＲ18
／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗216を
除去すればよい）、あるいはＲ18を０Ω（直結すればよ
い）に設定する。
ンピーダンス変換を行うバッファとして機能するもので
あり、利得は１であってもよい。利得１の場合とはＲ18
／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗216を
除去すればよい）、あるいはＲ18を０Ω（直結すればよ
い）に設定する。
【０１９０】また、２段目のオペアンプ214は、出力端
子と反転入力端子との間に抵抗222（この抵抗値をＲ22
とする）が接続されているとともに反転入力端子と上述
したオペアンプ212の出力端子との間に抵抗220（この抵
抗値をＲ20とする）が接続されており、さらに非反転入
力端子が接地されている。
子と反転入力端子との間に抵抗222（この抵抗値をＲ22
とする）が接続されているとともに反転入力端子と上述
したオペアンプ212の出力端子との間に抵抗220（この抵
抗値をＲ20とする）が接続されており、さらに非反転入
力端子が接地されている。
【０１９１】２段目のオペアンプ214の出力端子に現れ
る電圧をＥ3とすると、この電圧Ｅ3と１段目のオペアン
プ212の出力端子に現れる電圧Ｅ2との間には、
る電圧をＥ3とすると、この電圧Ｅ3と１段目のオペアン
プ212の出力端子に現れる電圧Ｅ2との間には、
【数３１】 の関係がある。このように２段目のオペアンプ214は反
転増幅器として機能するものであり、その入力側を高イ
ンピーダンスに設定するために１段目のオペアンプ212
が使用されている。
転増幅器として機能するものであり、その入力側を高イ
ンピーダンスに設定するために１段目のオペアンプ212
が使用されている。
【０１９２】また、このような接続がなされた１段目の
オペアンプ212の非反転入力端子と２段目のオペアンプ2
14の出力端子との間には、上述したように所定の静電容
量を有するキャパシタ210が接続されている。
オペアンプ212の非反転入力端子と２段目のオペアンプ2
14の出力端子との間には、上述したように所定の静電容
量を有するキャパシタ210が接続されている。
【０１９３】図３５に示した静電容量変換回路14ａにお
いて、キャパシタ210を除く回路全体の伝達関数をＫ4と
すると、静電容量変換回路14ａは図３６に示すシステム
図で表すことができる。図３７は、これをミラーの定理
によって変換したシステム図である。
いて、キャパシタ210を除く回路全体の伝達関数をＫ4と
すると、静電容量変換回路14ａは図３６に示すシステム
図で表すことができる。図３７は、これをミラーの定理
によって変換したシステム図である。
【０１９４】図３６に示したインピーダンスＺ0を用い
て図３７に示したインピーダンスＺ1を表すと、
て図３７に示したインピーダンスＺ1を表すと、
【数３２】 となる。ここで、図３５に示した静電容量変換回路14ａ
の場合には、インピーダンスＺ0＝１／（ｊωＣ0）であ
り、これを(32)式に代入して、
の場合には、インピーダンスＺ0＝１／（ｊωＣ0）であ
り、これを(32)式に代入して、
【数３３】 Ｃ＝（１−Ｋ4）ＣO …(34) となる。この(34)式は、静電容量変換回路14ａにおいて
キャパシタ210が有する静電容量Ｃ0が見掛け上は（１−
Ｋ4）倍になったことを示している。
キャパシタ210が有する静電容量Ｃ0が見掛け上は（１−
Ｋ4）倍になったことを示している。
【０１９５】したがって、利得Ｋ4が負の場合には常に
（１−Ｋ4）は１より大きくなるため、静電容量Ｃ0を大
きいほうに変化させることができる。
（１−Ｋ4）は１より大きくなるため、静電容量Ｃ0を大
きいほうに変化させることができる。
【０１９６】ところで、図３５に示した静電容量変換回
路14ａにおける増幅器の利得、すなわちオペアンプ212
と214の全体により構成される増幅器の利得Ｋ4は、(30)
式および(31)式から、
路14ａにおける増幅器の利得、すなわちオペアンプ212
と214の全体により構成される増幅器の利得Ｋ4は、(30)
式および(31)式から、
【数３５】 となる。この(35)式を(34)式に代入すると、
【数３６】 となる。したがって、４つの抵抗216、218、220、222の
抵抗値を所定の値に設定することにより、２つの端子22
4、226間の見掛け上の静電容量Ｃを大きくすることがで
きる。
抵抗値を所定の値に設定することにより、２つの端子22
4、226間の見掛け上の静電容量Ｃを大きくすることがで
きる。
【０１９７】また、１段目のオペアンプ212による増幅
器の利得が１の場合、すなわち上述したようにＲ16を無
限大（抵抗216を除去）、あるいはＲ18を０Ωに設定し
たときであってＲ18／Ｒ16＝０の場合には、上述した(3
6)式は簡略化されて、
器の利得が１の場合、すなわち上述したようにＲ16を無
限大（抵抗216を除去）、あるいはＲ18を０Ωに設定し
たときであってＲ18／Ｒ16＝０の場合には、上述した(3
6)式は簡略化されて、
【数３７】 となる。
【０１９８】図３８は、図３５に示した第１のオペアン
プ212の反転入力端子に接続されている抵抗216を除去し
た静電容量変換回路14ｂの構成を示す図である。この場
合には、端子224、226間に現れる静電容量Ｃは(37)式に
より表されるため、Ｒ22とＲ20の比を変化させるだけで
Ｃ0を大きいほうに変化させることができる。
プ212の反転入力端子に接続されている抵抗216を除去し
た静電容量変換回路14ｂの構成を示す図である。この場
合には、端子224、226間に現れる静電容量Ｃは(37)式に
より表されるため、Ｒ22とＲ20の比を変化させるだけで
Ｃ0を大きいほうに変化させることができる。
【０１９９】このように、上述した静電容量変換回路14
ａあるいは14ｂは、抵抗220と抵抗222との抵抗比Ｒ22／
Ｒ20あるいは抵抗216と抵抗218との抵抗比Ｒ18／Ｒ16を
変えることにより、実際に半導体基板上に形成するキャ
パシタ210の静電容量Ｃ0を見掛け上大きい方に変換する
ことができる。そのため、半導体基板上に図１等に示し
た発振器１等の全体を形成するような場合には、半導体
基板上に小さな静電容量Ｃ0を有するキャパシタ210を形
成しておいて、図３５あるいは図３８に示した回路によ
って大きな静電容量Ｃに変換することができ、集積化に
際して好都合となる。
ａあるいは14ｂは、抵抗220と抵抗222との抵抗比Ｒ22／
Ｒ20あるいは抵抗216と抵抗218との抵抗比Ｒ18／Ｒ16を
変えることにより、実際に半導体基板上に形成するキャ
パシタ210の静電容量Ｃ0を見掛け上大きい方に変換する
ことができる。そのため、半導体基板上に図１等に示し
た発振器１等の全体を形成するような場合には、半導体
基板上に小さな静電容量Ｃ0を有するキャパシタ210を形
成しておいて、図３５あるいは図３８に示した回路によ
って大きな静電容量Ｃに変換することができ、集積化に
際して好都合となる。
【０２００】また、抵抗216、218、220、222の中の少な
くとも１つ（図３８に示した静電容量変換回路14ｂの場
合は抵抗220、222の少なくとも１つ）を可変抵抗により
形成することにより、具体的には接合型やＭＯＳ型のＦ
ＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを
並列に接続して可変抵抗を形成することにより、容易に
静電容量が可変の静電容量変換回路を形成することがで
きる。したがって、この静電容量変換回路を図２４に示
した可変容量ダイオードの代わりに使用することによ
り、位相シフト量をある範囲で任意に変化させることが
できる。このため、発振器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、各実
施例の発振器の発振周波数を任意に変更することができ
る。
くとも１つ（図３８に示した静電容量変換回路14ｂの場
合は抵抗220、222の少なくとも１つ）を可変抵抗により
形成することにより、具体的には接合型やＭＯＳ型のＦ
ＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを
並列に接続して可変抵抗を形成することにより、容易に
静電容量が可変の静電容量変換回路を形成することがで
きる。したがって、この静電容量変換回路を図２４に示
した可変容量ダイオードの代わりに使用することによ
り、位相シフト量をある範囲で任意に変化させることが
できる。このため、発振器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、各実
施例の発振器の発振周波数を任意に変更することができ
る。
【０２０１】なお、上述したように第１段目のオペアン
プ212は入力インピーダンスを高くするためのバッファ
として用いているため、このオペアンプ212をエミッタ
ホロワ回路あるいはソースホロワ回路に置き換えるよう
にしてもよい。
プ212は入力インピーダンスを高くするためのバッファ
として用いているため、このオペアンプ212をエミッタ
ホロワ回路あるいはソースホロワ回路に置き換えるよう
にしてもよい。
【０２０２】図３９は、１段目にエミッタホロワ回路を
用いた静電容量変換回路14ｃの構成を示す図である。同
図に示す静電容量変換回路14ｃは、図３５に示した１段
目のオペアンプ212および２つの抵抗216、218をバイポ
ーラトランジスタと抵抗からなるエミッタホロワ回路22
8に置き換えた構成を有している。
用いた静電容量変換回路14ｃの構成を示す図である。同
図に示す静電容量変換回路14ｃは、図３５に示した１段
目のオペアンプ212および２つの抵抗216、218をバイポ
ーラトランジスタと抵抗からなるエミッタホロワ回路22
8に置き換えた構成を有している。
【０２０３】図４０は、１段目にソースホロワ回路を用
いた静電容量変換回路14ｄの構成を示す図である。同図
に示す静電容量変換回路14ｄは、図３５に示した１段目
のオペアンプ212および２つの抵抗216、218をＦＥＴと
抵抗からなるソースホロワ回路230に置き換えた構成を
有している。
いた静電容量変換回路14ｄの構成を示す図である。同図
に示す静電容量変換回路14ｄは、図３５に示した１段目
のオペアンプ212および２つの抵抗216、218をＦＥＴと
抵抗からなるソースホロワ回路230に置き換えた構成を
有している。
【０２０４】また、上述した静電容量変換回路14ｃ、14
ｄのそれぞれは、オペアンプ214に接続されている抵抗2
20、222の抵抗比を変えることにより端子224、226間の
見掛け上の静電容量Ｃを任意に変化させることができる
点は図３５等に示した静電容量変換回路14ａ等と同じで
ある。したがって、抵抗220、222の少なくとも一方を、
接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴと
ｎチャネルＦＥＴとを並列に接続した可変抵抗に置き換
えることにより、静電容量が可変の静電容量変換回路を
構成することができ、この静電容量変換回路を図２４に
示した可変容量ダイオードの代わりに使用することによ
り、位相シフト量をある範囲で任意に変化させることが
できる。このため、各発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができ、各
実施例の発振器の発振周波数を任意に変更することがで
きる。
ｄのそれぞれは、オペアンプ214に接続されている抵抗2
20、222の抵抗比を変えることにより端子224、226間の
見掛け上の静電容量Ｃを任意に変化させることができる
点は図３５等に示した静電容量変換回路14ａ等と同じで
ある。したがって、抵抗220、222の少なくとも一方を、
接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴと
ｎチャネルＦＥＴとを並列に接続した可変抵抗に置き換
えることにより、静電容量が可変の静電容量変換回路を
構成することができ、この静電容量変換回路を図２４に
示した可変容量ダイオードの代わりに使用することによ
り、位相シフト量をある範囲で任意に変化させることが
できる。このため、各発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができ、各
実施例の発振器の発振周波数を任意に変更することがで
きる。
【０２０５】ところで、上述した図３５〜図４０では、
所定の利得を有する増幅器とキャパシタとを組み合わせ
ることにより、見かけ上の静電容量を実際にキャパシタ
素子が有する静電容量より大きくする場合を説明した
が、キャパシタの代わりにインダクタを用い、このイン
ダクタが有するインダクタンスを見かけ上大きくするこ
ともできる。
所定の利得を有する増幅器とキャパシタとを組み合わせ
ることにより、見かけ上の静電容量を実際にキャパシタ
素子が有する静電容量より大きくする場合を説明した
が、キャパシタの代わりにインダクタを用い、このイン
ダクタが有するインダクタンスを見かけ上大きくするこ
ともできる。
【０２０６】すなわち、上述したように図３６に示した
インピーダンスＺ0を用いて図３７に示したインピーダ
ンスＺ1を表すと(32)式のようになる。ここで、インダ
クタンスＬ0を有するインダクタの場合には、インピー
ダンスＺ0＝ｊωＬ0であり、これを(32)式に代入して、
インピーダンスＺ0を用いて図３７に示したインピーダ
ンスＺ1を表すと(32)式のようになる。ここで、インダ
クタンスＬ0を有するインダクタの場合には、インピー
ダンスＺ0＝ｊωＬ0であり、これを(32)式に代入して、
【数３８】
【数３９】 となる。この(39)式は、実際にインダクタ素子が有する
インダクタンスが見かけ上１／（１−Ｋ4）倍になった
ことを示しており、利得Ｋ4が０から１の間に設定され
ているときには見かけ上のインダクタンスが大きくなる
ことがわかる。
インダクタンスが見かけ上１／（１−Ｋ4）倍になった
ことを示しており、利得Ｋ4が０から１の間に設定され
ているときには見かけ上のインダクタンスが大きくなる
ことがわかる。
【０２０７】図４１は、図１０等に示した移相回路10
Ｌ、30Ｌに用いたインダクタ17あるいは37を素子単体で
はなく回路によって構成した変形例を示す図であり、実
際に半導体基板上に形成されるインダクタ素子（インダ
クタ導体）のインダクタンスを見かけ上大きくみせるイ
ンダクタンス変換回路として機能する。なお、図４１に
示した回路全体が移相回路10Ｌ、30Ｌに含まれるインダ
クタ17あるいは37に対応している。
Ｌ、30Ｌに用いたインダクタ17あるいは37を素子単体で
はなく回路によって構成した変形例を示す図であり、実
際に半導体基板上に形成されるインダクタ素子（インダ
クタ導体）のインダクタンスを見かけ上大きくみせるイ
ンダクタンス変換回路として機能する。なお、図４１に
示した回路全体が移相回路10Ｌ、30Ｌに含まれるインダ
クタ17あるいは37に対応している。
【０２０８】図４１に示すインダクタンス変換回路17ｃ
は、所定のインダクタンスＬ0を有するインダクタ260
と、２つのオペアンプ262、264と、２つの抵抗266、268
とを含んで構成されている。
は、所定のインダクタンスＬ0を有するインダクタ260
と、２つのオペアンプ262、264と、２つの抵抗266、268
とを含んで構成されている。
【０２０９】１段目のオペアンプ262は、出力端子が反
転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ264も出力端子が反
転入力端子に接続されており、利得１の非反転増幅器と
して機能する。また、これら２つの非反転増幅器の間に
は抵抗266と268による分圧回路が挿入されている。
転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ264も出力端子が反
転入力端子に接続されており、利得１の非反転増幅器と
して機能する。また、これら２つの非反転増幅器の間に
は抵抗266と268による分圧回路が挿入されている。
【０２１０】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。
【０２１１】図４１に示したインダクタンス変換回路17
ｃにおいて、インダクタ260を除く回路（増幅器）全体
の伝達関数をＫ4とすると、この利得Ｋ4は抵抗266と268
によって構成される分圧回路の分圧比によって決まり、
それぞれの抵抗値をＲ66、Ｒ68とすると、
ｃにおいて、インダクタ260を除く回路（増幅器）全体
の伝達関数をＫ4とすると、この利得Ｋ4は抵抗266と268
によって構成される分圧回路の分圧比によって決まり、
それぞれの抵抗値をＲ66、Ｒ68とすると、
【数４０】 となる。この利得Ｋ4を(39)式に代入して見かけ上のイ
ンダクタンスＬを計算すると、
ンダクタンスＬを計算すると、
【数４１】 となる。したがって、抵抗266と268の抵抗比Ｒ68／Ｒ66
を大きくすることにより、２つの端子254、256間の見か
け上のインダクタンスＬを大きくすることができる。例
えば、Ｒ68＝Ｒ66の場合には、(41)式からインダクタン
スＬをＬ0の２倍にすることができる。
を大きくすることにより、２つの端子254、256間の見か
け上のインダクタンスＬを大きくすることができる。例
えば、Ｒ68＝Ｒ66の場合には、(41)式からインダクタン
スＬをＬ0の２倍にすることができる。
【０２１２】このように、上述したインダクタンス変換
回路17ｃは、２つの非反転増幅器の間に挿入された分圧
回路の分圧比を変えることにより、実際に接続されてい
るインダクタ260のインダクタンスＬ0を見かけ上大きく
することができる。そのため、半導体基板上に図１等に
示した発振器１等の全体を形成するような場合には、半
導体基板上に小さなインダクタンスＬ0を有するインダ
クタ260をスパイラル状の導体等によって形成しておい
て、図４１に示したインダクタンス変換回路によって大
きなインダクタンスＬに変換することができ、集積化に
際して好都合となる。特に、このようにして大きなイン
ダクタンスを確保することができれば、図１に示した発
振器１等の発振周波数を比較的低い周波数領域まで下げ
ることが容易となる。また、集積化を行うことにより、
発振器全体の実装面積を小型化して、材料コスト等の低
減も可能となる。
回路17ｃは、２つの非反転増幅器の間に挿入された分圧
回路の分圧比を変えることにより、実際に接続されてい
るインダクタ260のインダクタンスＬ0を見かけ上大きく
することができる。そのため、半導体基板上に図１等に
示した発振器１等の全体を形成するような場合には、半
導体基板上に小さなインダクタンスＬ0を有するインダ
クタ260をスパイラル状の導体等によって形成しておい
て、図４１に示したインダクタンス変換回路によって大
きなインダクタンスＬに変換することができ、集積化に
際して好都合となる。特に、このようにして大きなイン
ダクタンスを確保することができれば、図１に示した発
振器１等の発振周波数を比較的低い周波数領域まで下げ
ることが容易となる。また、集積化を行うことにより、
発振器全体の実装面積を小型化して、材料コスト等の低
減も可能となる。
【０２１３】なお、抵抗266、268による分圧回路の分圧
比を固定した場合の他、これら２つの抵抗266、268の少
なくとも一方を可変抵抗により形成することにより、具
体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネル
ＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗
を形成することにより、この分圧比を連続的に変化させ
てもよい。この場合には、図４１に示したオペアンプ26
2、264を含んで構成される増幅器全体の利得が変わり、
端子254、256間のインダクタンスＬも連続的に変化す
る。したがって、このインダクタンス変換回路17ｃを図
２５に示した可変インダクタ17ａ等の代わりに使用する
ことにより、各移相回路における位相シフト量をある範
囲で任意に変化させることができる。このため、発振器
において一巡する信号の位相シフト量が０°となる周波
数を変えることができ、上述した発振器の発振周波数を
任意に変更することができる。
比を固定した場合の他、これら２つの抵抗266、268の少
なくとも一方を可変抵抗により形成することにより、具
体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネル
ＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗
を形成することにより、この分圧比を連続的に変化させ
てもよい。この場合には、図４１に示したオペアンプ26
2、264を含んで構成される増幅器全体の利得が変わり、
端子254、256間のインダクタンスＬも連続的に変化す
る。したがって、このインダクタンス変換回路17ｃを図
２５に示した可変インダクタ17ａ等の代わりに使用する
ことにより、各移相回路における位相シフト量をある範
囲で任意に変化させることができる。このため、発振器
において一巡する信号の位相シフト量が０°となる周波
数を変えることができ、上述した発振器の発振周波数を
任意に変更することができる。
【０２１４】また、図４１に示したインダクタンス変換
回路17ｃは、２つのオペアンプ262、264を含む増幅器全
体の利得が１以下に設定されているため、全体をエミッ
タホロワ回路あるいはソースホロワ回路に置き換えるよ
うにしてもよい。
回路17ｃは、２つのオペアンプ262、264を含む増幅器全
体の利得が１以下に設定されているため、全体をエミッ
タホロワ回路あるいはソースホロワ回路に置き換えるよ
うにしてもよい。
【０２１５】図４２は、オペアンプ262、264を含む増幅
器全体をエミッタホロワ回路に置き換えたインダクタン
ス変換回路の構成を示す図である。同図(Ａ) に示すイ
ンダクタンス変換回路17ｄは、エミッタに２つの抵抗27
4、276が接続されたバイポーラトランジスタ278と、こ
の２つの抵抗274、276による分圧点とトランジスタ278
のベースとの間に接続されたインダクタ260と、直流電
流阻止用のキャパシタ280とを含んで構成されている。
インダクタ260の一方端側に挿入されたキャパシタ280
は、周波数特性に影響を与えないようにそのインピーダ
ンスは動作周波数において極めて小さく、すなわち大き
な静電容量に設定されている。
器全体をエミッタホロワ回路に置き換えたインダクタン
ス変換回路の構成を示す図である。同図(Ａ) に示すイ
ンダクタンス変換回路17ｄは、エミッタに２つの抵抗27
4、276が接続されたバイポーラトランジスタ278と、こ
の２つの抵抗274、276による分圧点とトランジスタ278
のベースとの間に接続されたインダクタ260と、直流電
流阻止用のキャパシタ280とを含んで構成されている。
インダクタ260の一方端側に挿入されたキャパシタ280
は、周波数特性に影響を与えないようにそのインピーダ
ンスは動作周波数において極めて小さく、すなわち大き
な静電容量に設定されている。
【０２１６】上述したエミッタホロワ回路の利得は、主
に２つの抵抗274、276の抵抗比に応じて決まり、しかも
その利得は常に１未満であるため、(39)式からわかるよ
うに、実際にインダクタ260が有するインダクタンスＬ0
を見掛け上大きくすることができる。しかも、１つのエ
ミッタホロワ回路を用いているだけであり、回路構成が
簡略化でき、最高動作周波数も高く設定することができ
る。
に２つの抵抗274、276の抵抗比に応じて決まり、しかも
その利得は常に１未満であるため、(39)式からわかるよ
うに、実際にインダクタ260が有するインダクタンスＬ0
を見掛け上大きくすることができる。しかも、１つのエ
ミッタホロワ回路を用いているだけであり、回路構成が
簡略化でき、最高動作周波数も高く設定することができ
る。
【０２１７】図４２(Ｂ) はその変形例を示す図であ
り、同図(Ａ) の２つの抵抗274、276を可変抵抗282に
置き換えた点が異なっている。このように可変抵抗282
を用いることにより、利得を任意にしかも連続的に変化
させることができるため、見掛け上のインダクタンスＬ
も任意にしかも連続的に変化させることができ、このイ
ンダクタンス変換回路17ｅを図２５に示した可変インダ
クタ17ａの代わりに使用することにより、各移相回路に
おける位相シフト量をある範囲で任意に変化させること
ができる。このため、発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができ、上
述した発振器の発振周波数を任意に変更することができ
る。
り、同図(Ａ) の２つの抵抗274、276を可変抵抗282に
置き換えた点が異なっている。このように可変抵抗282
を用いることにより、利得を任意にしかも連続的に変化
させることができるため、見掛け上のインダクタンスＬ
も任意にしかも連続的に変化させることができ、このイ
ンダクタンス変換回路17ｅを図２５に示した可変インダ
クタ17ａの代わりに使用することにより、各移相回路に
おける位相シフト量をある範囲で任意に変化させること
ができる。このため、発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができ、上
述した発振器の発振周波数を任意に変更することができ
る。
【０２１８】なお、図４２(Ｂ) に示したインダクタン
ス変換回路17ｅは、同図(Ａ) の２つの抵抗274、276を
１つの可変抵抗282に置き換えているが、これら２つの
抵抗274、276の少なくとも一方を可変抵抗によって構成
するようにしてもよい。
ス変換回路17ｅは、同図(Ａ) の２つの抵抗274、276を
１つの可変抵抗282に置き換えているが、これら２つの
抵抗274、276の少なくとも一方を可変抵抗によって構成
するようにしてもよい。
【０２１９】図４３は、図４２(Ａ) および(Ｂ) に示
したインダクタンス変換回路17ｄ、17ｅのそれぞれをソ
ースホロワ回路によって実現したものであり、バイポー
ラトランジスタ278をＦＥＴ284に置き換えたものであ
る。図４３(Ａ) が図４２(Ａ)に、図４３(Ｂ) が図４
２(Ｂ) にそれぞれ対応している。
したインダクタンス変換回路17ｄ、17ｅのそれぞれをソ
ースホロワ回路によって実現したものであり、バイポー
ラトランジスタ278をＦＥＴ284に置き換えたものであ
る。図４３(Ａ) が図４２(Ａ)に、図４３(Ｂ) が図４
２(Ｂ) にそれぞれ対応している。
【０２２０】図４４は、図４１に示したインダクタンス
変換回路17ｃの変形例を示す図である。図４４に示すイ
ンダクタンス変換回路17ｆは、ｎｐｎ型のバイポーラト
ランジスタ286およびそのエミッタに接続された抵抗290
と、ｐｎｐ型のバイポーラトランジスタ288とそのエミ
ッタに接続された抵抗292と、インダクタンスＬ0を有す
るインダクタ260とを含んで構成されている。
変換回路17ｃの変形例を示す図である。図４４に示すイ
ンダクタンス変換回路17ｆは、ｎｐｎ型のバイポーラト
ランジスタ286およびそのエミッタに接続された抵抗290
と、ｐｎｐ型のバイポーラトランジスタ288とそのエミ
ッタに接続された抵抗292と、インダクタンスＬ0を有す
るインダクタ260とを含んで構成されている。
【０２２１】上述した一方のトランジスタ286と抵抗290
により第１のエミッタホロワ回路が、他方のトランジス
タ288と抵抗292により第２のエミッタホロワ回路がそれ
ぞれ形成され、それらが縦続接続されている。しかも、
ｎｐｎ型のトランジスタ286とｐｎｐ型のトランジスタ2
88を用いているため、インダクタ260の一方端であるト
ランジスタ286のベース電位とトランジスタ288のエミッ
タ電位とをほぼ同じに設定することができ、直流電流阻
止用のキャパシタが不要となる。
により第１のエミッタホロワ回路が、他方のトランジス
タ288と抵抗292により第２のエミッタホロワ回路がそれ
ぞれ形成され、それらが縦続接続されている。しかも、
ｎｐｎ型のトランジスタ286とｐｎｐ型のトランジスタ2
88を用いているため、インダクタ260の一方端であるト
ランジスタ286のベース電位とトランジスタ288のエミッ
タ電位とをほぼ同じに設定することができ、直流電流阻
止用のキャパシタが不要となる。
【０２２２】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。
【０２２３】例えば、上述した各実施例の発振器におい
ては、移相回路10Ｃ、10Ｌあるいは移相回路30Ｃ、30Ｌ
内の差動増幅器12、32によって２入力の差分を２倍に増
幅して各移相回路の出力とすることにより、発振器のル
ープゲインをほぼ１に設定するようにしたが、差動増幅
器12、32の増幅度をこれ以外の値に設定してもよい。例
えば、各差動増幅器12、32において２入力の差分を増幅
せずに、あるいは２倍以外の増幅度で増幅して出力する
とともに、非反転回路50あるいは位相反転回路80の増幅
度を調整して発振器のループゲインを１以上に設定する
ようにしてもよい。
ては、移相回路10Ｃ、10Ｌあるいは移相回路30Ｃ、30Ｌ
内の差動増幅器12、32によって２入力の差分を２倍に増
幅して各移相回路の出力とすることにより、発振器のル
ープゲインをほぼ１に設定するようにしたが、差動増幅
器12、32の増幅度をこれ以外の値に設定してもよい。例
えば、各差動増幅器12、32において２入力の差分を増幅
せずに、あるいは２倍以外の増幅度で増幅して出力する
とともに、非反転回路50あるいは位相反転回路80の増幅
度を調整して発振器のループゲインを１以上に設定する
ようにしてもよい。
【０２２４】また、上述した実施例の発振器１等には２
つの移相回路が含まれているが、発振周波数を可変する
場合には、両方の移相回路に含まれるＣＲ回路あるいは
ＬＲ回路を構成する抵抗とキャパシタあるいはインダク
タの少なくとも１つの素子定数を変える場合の他、一方
の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成
する抵抗とキャパシタあるいはインダクタの少なくとも
１つの素子定数を変える場合が考えられる。あるいは、
図１等に示した各移相回路内の可変抵抗16、36等を抵抗
値が固定の抵抗に置き換えて、発振周波数が固定の発振
器を構成するようにしてもよい。
つの移相回路が含まれているが、発振周波数を可変する
場合には、両方の移相回路に含まれるＣＲ回路あるいは
ＬＲ回路を構成する抵抗とキャパシタあるいはインダク
タの少なくとも１つの素子定数を変える場合の他、一方
の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成
する抵抗とキャパシタあるいはインダクタの少なくとも
１つの素子定数を変える場合が考えられる。あるいは、
図１等に示した各移相回路内の可変抵抗16、36等を抵抗
値が固定の抵抗に置き換えて、発振周波数が固定の発振
器を構成するようにしてもよい。
【０２２５】また、上述した各実施例の発振器は、発振
器を構成する２つの移相回路の中の１つの回路から、あ
るいは２つの移相回路と非反転回路50あるいは位相反転
回路80の中の１つの回路から正弦波信号を取り出すよう
にしたが、発振器を構成する２つの回路あるいは３つの
回路から正弦波信号を取り出すようにしてもよい。特
に、発振器を構成する２つの移相回路の各時定数を同じ
に設定した場合には、各移相回路における位相シフト量
が９０°となるため、互いに位相が９０°ずれた２相出
力を取り出すことができる。また、位相反転回路80を挟
む前後の回路からは、互いに位相が反転した２相出力を
取り出すことができる。
器を構成する２つの移相回路の中の１つの回路から、あ
るいは２つの移相回路と非反転回路50あるいは位相反転
回路80の中の１つの回路から正弦波信号を取り出すよう
にしたが、発振器を構成する２つの回路あるいは３つの
回路から正弦波信号を取り出すようにしてもよい。特
に、発振器を構成する２つの移相回路の各時定数を同じ
に設定した場合には、各移相回路における位相シフト量
が９０°となるため、互いに位相が９０°ずれた２相出
力を取り出すことができる。また、位相反転回路80を挟
む前後の回路からは、互いに位相が反転した２相出力を
取り出すことができる。
【０２２６】
【発明の効果】以上の各実施例に基づく説明から明らか
なように、発振周波数が高い場合にはこの発明の発振器
を構成する各素子は集積回路の製法によって形成するこ
とが可能であるから、発振器を半導体ウエハ上に集積回
路として小型に形成でき、大量生産によって安価に作る
ことができる。また、各移相回路内のインダクタのイン
ダクタンスをインダクタンス変換回路を用いて、あるい
はキャパシタの静電容量を静電容量変換回路を用いて大
きいほうに変換することができ、発振周波数を低周波化
することもできる。
なように、発振周波数が高い場合にはこの発明の発振器
を構成する各素子は集積回路の製法によって形成するこ
とが可能であるから、発振器を半導体ウエハ上に集積回
路として小型に形成でき、大量生産によって安価に作る
ことができる。また、各移相回路内のインダクタのイン
ダクタンスをインダクタンス変換回路を用いて、あるい
はキャパシタの静電容量を静電容量変換回路を用いて大
きいほうに変換することができ、発振周波数を低周波化
することもできる。
【０２２７】特に、各移相回路におけるＣＲ回路あるい
はＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン
間のチャネルを使用し、このＦＥＴのゲートに印加する
制御電圧を変化させてチャネルの抵抗を変化させるよう
に構成すると、制御電圧を印加する配線のインダクタン
スや静電容量の影響を回避することができ、ほぼ設計ど
おりの理想的な特性を備えた発振器を得ることができ
る。
はＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン
間のチャネルを使用し、このＦＥＴのゲートに印加する
制御電圧を変化させてチャネルの抵抗を変化させるよう
に構成すると、制御電圧を印加する配線のインダクタン
スや静電容量の影響を回避することができ、ほぼ設計ど
おりの理想的な特性を備えた発振器を得ることができ
る。
【図１】この発明を適用した第１実施例の発振器の構成
を示す回路図、
を示す回路図、
【図２】図１に示した前段の移相回路の構成を抜き出し
て示した図、
て示した図、
【図３】前段の移相回路の入出力電圧とキャパシタ等に
現れる電圧との関係を示すベクトル図、
現れる電圧との関係を示すベクトル図、
【図４】図２に示した移相回路を等価的に表した図、
【図５】図１に示した後段の移相回路の構成を抜き出し
て示した図、
て示した図、
【図６】後段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、
現れる電圧との関係を示すベクトル図、
【図７】図５に示した移相回路を等価的に表した図、
【図８】２つの移相回路および非反転回路の全体を伝達
関数Ｋ1を有する回路に置き換えたシステム図、
関数Ｋ1を有する回路に置き換えたシステム図、
【図９】図８に示すシステムをミラーの定理によって変
換したシステム図、
換したシステム図、
【図１０】この発明を適用した第２実施例の発振器の構
成を示す回路図、
成を示す回路図、
【図１１】図１０に示した前段の移相回路の構成を抜き
出して示した図、
出して示した図、
【図１２】前段の移相回路の入出力電圧とインダクタ等
に現れる電圧との関係を示すベクトル図、
に現れる電圧との関係を示すベクトル図、
【図１３】図１１に示した移相回路を等価的に表した
図、
図、
【図１４】図１０に示した後段の移相回路の構成を抜き
出して示した図、
出して示した図、
【図１５】後段の移相回路の入出力電圧とキャパシタ等
に現れる電圧との関係を示すベクトル図、
に現れる電圧との関係を示すベクトル図、
【図１６】図１４に示した移相回路を等価的に表した
図、
図、
【図１７】第３実施例の発振器の構成を示す回路図、
【図１８】第４実施例の発振器の構成を示す回路図、
【図１９】非反転回路および位相反転回路の具体例を示
す図、
す図、
【図２０】移相回路と非反転回路との接続形態を示す
図、
図、
【図２１】移相回路と位相反転回路との接続形態を示す
図、
図、
【図２２】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、
相回路の構成を示す図、
【図２３】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、
相回路の構成を示す図、
【図２４】移相回路のキャパシタを可変容量ダイオード
に置き換えた移相回路の構成を示す図、
に置き換えた移相回路の構成を示す図、
【図２５】移相回路のインダクタを可変インダクタに置
き換えた移相回路の構成を示す図、
き換えた移相回路の構成を示す図、
【図２６】可変インダクタの一例を示す図、
【図２７】図２６に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、
導体および制御用導体の形状をさらに詳細に示す図、
【図２８】図２７のＡ−Ａ線拡大断面図、
【図２９】図２６に示した可変インダクタの変形例を示
す図、
す図、
【図３０】図２６に示した可変インダクタの変形例を示
す図、
す図、
【図３１】図２６に示した可変インダクタの変形例を示
す図、
す図、
【図３２】可変インダクタの他の例を示す図、
【図３３】図３２に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、
導体および制御用導体の形状をさらに詳細に示す図、
【図３４】図３３のＢ−Ｂ線拡大断面図、
【図３５】キャパシタが実際に有する静電容量を見かけ
上大きくする静電容量変換回路の構成を示す図、
上大きくする静電容量変換回路の構成を示す図、
【図３６】図３５に示した回路を伝達関数を用いて表し
た図、
た図、
【図３７】図３６に示す構成をミラーの定理によって変
換した図、
換した図、
【図３８】図３５の回路を簡略化した静電容量変換回路
の構成を示す図、
の構成を示す図、
【図３９】１段目にエミッタホロワ回路を用いた静電容
量変換回路の構成を示す図、
量変換回路の構成を示す図、
【図４０】１段目にソースホロワ回路を用いた静電容量
変換回路の構成を示す図、
変換回路の構成を示す図、
【図４１】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図、
見かけ上大きくするインダクタンス変換回路の構成を示
す図、
【図４２】図４１に含まれる２つのオペアンプを含む増
幅器全体をエミッタホロワ回路に置き換えたインダクタ
ンス変換回路の構成を示す図、
幅器全体をエミッタホロワ回路に置き換えたインダクタ
ンス変換回路の構成を示す図、
【図４３】図４２の回路をソースホロワ回路によって実
現した構成を示す図、
現した構成を示す図、
【図４４】インダクタンス変換回路の変形例を示す図、
【図４５】従来の正弦波発振器の一例を示す回路図、
【図４６】従来の正弦波発振器の一例を示す回路図であ
る。
る。
１ 発振器 10Ｃ、30Ｌ 移相回路 12、32 差動増幅器 14、39 キャパシタ 16、36 可変抵抗 37 インダクタ 18、20、38、40 抵抗 50 非反転回路 70 帰還抵抗 92 出力端子
Claims (28)
- 【請求項１】 入力される交流信号が両端に印加される
抵抗値がほぼ等しい第１および第２の抵抗により構成さ
れた第１の直列回路と、前記交流信号が両端に印加され
る第３の抵抗とキャパシタにより構成された第２の直列
回路と、前記第１の直列回路を構成する前記第１および
第２の抵抗の接続点の電位と前記第２の直列回路を構成
する前記第３の抵抗と前記キャパシタの接続点の電位と
の差分を所定の増幅度で増幅して出力する差動増幅器と
を含む第１の移相回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
しい第１および第２の抵抗により構成された第１の直列
回路と、前記交流信号が両端に印加される第３の抵抗と
インダクタにより構成された第２の直列回路と、前記第
１の直列回路を構成する前記第１および第２の抵抗の接
続点の電位と前記第２の直列回路を構成する前記第３の
抵抗と前記インダクタの接続点の電位との差分を所定の
増幅度で増幅して出力する差動増幅器とを含む第２の移
相回路と、 縦続接続された前記第１および第２の移相回路の後段の
出力を前段の入力側に帰還させるとともに、前記第１お
よび第２の移相回路のいずれか一方から正弦波発振出力
を取り出すことを特徴とする発振器。 - 【請求項２】 請求項１において、 前記第１および第２の移相回路から２相出力を取り出す
ことを特徴とする発振器。 - 【請求項３】 入力される交流信号が両端に印加される
抵抗値がほぼ等しい第１および第２の抵抗により構成さ
れた第１の直列回路と、前記交流信号が両端に印加され
る第３の抵抗とキャパシタにより構成された第２の直列
回路と、前記第１の直列回路を構成する前記第１および
第２の抵抗の接続点の電位と前記第２の直列回路を構成
する前記第３の抵抗と前記キャパシタの接続点の電位と
の差分を所定の増幅度で増幅して出力する差動増幅器と
を含む第１の移相回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
しい第１および第２の抵抗により構成された第１の直列
回路と、前記交流信号が両端に印加される第３の抵抗と
インダクタにより構成された第２の直列回路と、前記第
１の直列回路を構成する前記第１および第２の抵抗の接
続点の電位と前記第２の直列回路を構成する前記第３の
抵抗と前記インダクタの接続点の電位との差分を所定の
増幅度で増幅して出力する差動増幅器とを含む第２の移
相回路と、 入力される交流信号の位相を変えずに出力する非反転回
路と、 を備え、前記第１および第２の移相回路と前記非反転回
路のそれぞれを縦続接続し、これら縦続接続された複数
の回路の中の最終段の出力を初段の入力側に帰還させる
とともに、これら複数の回路のいずれかから正弦波発振
出力を取り出すことを特徴とする発振器。 - 【請求項４】 請求項３において、 前記第１および第２の移相回路と前記非反転回路から２
相出力を取り出すことを特徴とする発振器。 - 【請求項５】 請求項１〜４のいずれかにおいて、 前記第２の直列回路を構成する前記キャパシタあるいは
前記インダクタからなるリアクタンス素子と前記第３の
抵抗の接続の仕方を、前記２つの移相回路において反対
にしたことを特徴とする発振器。 - 【請求項６】 入力される交流信号が両端に印加される
抵抗値がほぼ等しい第１および第２の抵抗により構成さ
れた第１の直列回路と、前記交流信号が両端に印加され
る第３の抵抗とキャパシタにより構成された第２の直列
回路と、前記第１の直列回路を構成する前記第１および
第２の抵抗の接続点の電位と前記第２の直列回路を構成
する前記第３の抵抗と前記キャパシタの接続点の電位と
の差分を所定の増幅度で増幅して出力する差動増幅器と
を含む第１の移相回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
しい第１および第２の抵抗により構成された第１の直列
回路と、前記交流信号が両端に印加される第３の抵抗と
インダクタにより構成された第２の直列回路と、前記第
１の直列回路を構成する前記第１および第２の抵抗の接
続点の電位と前記第２の直列回路を構成する前記第３の
抵抗と前記インダクタの接続点の電位との差分を所定の
増幅度で増幅して出力する差動増幅器とを含む第２の移
相回路と、 入力される交流信号の位相を反転して出力する位相反転
回路と、 を備え、前記第１および第２の移相回路と前記位相反転
回路のそれぞれを縦続接続し、これら縦続接続された複
数の回路の中の最終段の出力を初段の入力側に帰還させ
るとともに、これら複数の回路のいずれかから正弦波発
振出力を取り出すことを特徴とする発振器。 - 【請求項７】 請求項６において、 前記第１および第２の移相回路と前記位相反転回路から
２相出力を取り出すことを特徴とする発振器。 - 【請求項８】 請求項６または７において、 前記第２の直列回路を構成する前記キャパシタあるいは
前記インダクタからなるリアクタンス素子と前記第３の
抵抗の接続の仕方を、前記２つの移相回路において同じ
にしたことを特徴とする発振器。 - 【請求項９】 請求項１〜８のいずれかにおいて、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記第３の抵抗を可変抵抗により形成し、この抵抗
値を変えることにより、発振周波数を変化させることを
特徴とする発振器。 - 【請求項１０】 請求項９において、 前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
ト電圧を変えてチャネル抵抗を変えることを特徴とする
発振器。 - 【請求項１１】 請求項９において、 前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
ＦＥＴとを並列接続することにより形成し、極性が異な
る各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗
を変えることを特徴とする発振器。 - 【請求項１２】 請求項１〜８のいずれかにおいて、 前記第１および第２の移相回路の一方に含まれる前記キ
ャパシタを可変容量素子により形成し、この静電容量を
変えることにより、発振周波数を変化させることを特徴
とする発振器。 - 【請求項１３】 請求項１２において、 前記可変容量素子を逆バイアス電圧が変更可能な可変容
量ダイオード、あるいはゲート電圧可変によってゲート
容量が変更可能なＦＥＴによって形成することを特徴と
する発振器。 - 【請求項１４】 請求項１〜８のいずれかにおいて、 前記第１および第２の移相回路の一方に含まれる前記イ
ンダクタが有するインダクタンスを変えることにより、
発振周波数を変化させることを特徴とする発振器。 - 【請求項１５】 請求項１４において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
タ導体と、 前記基板上であって前記インダクタ導体とほぼ同心状に
形成されており、所定の直流バイアス電流が流される制
御用導体と、 前記インダクタ導体と前記制御用導体とを覆うように形
成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
て前記インダクタ導体の両端に現れるインダクタンスを
変化させることを特徴とする発振器。 - 【請求項１６】 請求項１４において、 前記合成手段のインダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
タ導体と、 前記基板上であって前記インダクタ導体に隣接する位置
にほぼ平面状で渦巻き形状に形成されており、所定の直
流バイアス電流が流される制御用導体と、 前記インダクタ導体と前記制御用導体の各渦巻き中心を
貫通するように環状に形成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
て前記インダクタ導体の両端に現れるインダクタンスを
変化させることを特徴とする発振器。 - 【請求項１７】 請求項１〜８のいずれかにおいて、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記第３の抵抗として抵抗値が固定の複数の抵抗を
有しており、スイッチ切り換えにより選択的に接続する
ことにより、発振周波数を変化させることを特徴とする
発振器。 - 【請求項１８】 請求項１〜８のいずれかにおいて、 前記第１および第２の移相回路の一方に含まれる前記キ
ャパシタとして静電容量が固定の複数のキャパシタを有
しており、スイッチ切り換えにより選択的に接続するこ
とにより、発振周波数を変化させることを特徴とする発
振器。 - 【請求項１９】 請求項１〜８のいずれかにおいて、 前記第１および第２の移相回路の一方に含まれる前記イ
ンダクタとしてインダクタンスが固定の複数のインダク
タを有しており、スイッチ切り換えにより選択的に接続
することにより、発振周波数を変化させることを特徴と
する発振器。 - 【請求項２０】 請求項１〜８のいずれかにおいて、 前記第１および第２の移相回路の一方に含まれる前記キ
ャパシタを、利得が負の値を有する増幅器と、前記増幅
器の入出力間に並列接続されたキャパシタ素子に置き換
えることにより、前記増幅器の入力側からみた静電容量
を実際に前記キャパシタ素子が有する静電容量よりも大
きくすることを特徴とする発振器。 - 【請求項２１】 請求項２０において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
た静電容量を変えることにより、発振周波数を変化させ
ることを特徴とする発振器。 - 【請求項２２】 入力された交流信号を同相で出力する
非反転回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
タのいずれか一方と抵抗との直列接続とよりなり、前記
非反転回路の出力が印加される第１のブリッジ回路と、
前記第１のブリッジ回路の２つの出力の差を得る第１の
差動増幅器とを有し、前記第１のブリッジ回路に入力さ
れた信号を移相する第１の移相回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
タのいずれか他方と抵抗との直列接続とよりなり、前記
第１の移相回路の出力が印加される第２のブリッジ回路
と、前記第２のブリッジ回路の２つの出力の差を得る第
２の差動増幅器とを有し、前記第２のブリッジ回路に入
力された信号を前記第１の移相回路とは反対方向に移相
する第２の移相回路と、 前記第２の移相回路の出力を前記非反転回路の入力へ帰
還する回路と、 を備えることを特徴とする発振器。 - 【請求項２３】 請求項２２において、 前記第１の移相回路の前記キャパシタあるいはインダク
タのいずれか一方と直列接続された抵抗の抵抗値および
／または前記第２の移相回路の前記キャパシタあるいは
インダクタのいずれか他方と直列接続された前記抵抗の
抵抗値を変化させて発振周波数を変化させることを特徴
とする発振器。 - 【請求項２４】 請求項２２において、 各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗
を変化させることを特徴とする発振器。 - 【請求項２５】 入力された交流信号を反転して出力す
る位相反転回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
タのいずれか一方と抵抗との直列接続とよりなり、前記
位相反転回路の出力が印加される第１のブリッジ回路
と、前記第１のブリッジ回路の２つの出力の差を得る第
１の差動増幅器とを有し、前記第１のブリッジ回路に入
力された信号を移相する第１の移相回路と、 ２つの抵抗の直列接続と、キャパシタあるいはインダク
タのいずれか他方と抵抗との直列接続とよりなり、前記
第１の移相回路の出力が印加される第２のブリッジ回路
と、前記第２のブリッジ回路の２つの出力の差を得る第
２の差動増幅器とを有し、前記第２のブリッジ回路に入
力された信号を前記第１の移相回路と同じ方向に移相す
る第２の移相回路と、 前記第２の移相回路の出力を前記位相反転回路の入力へ
帰還する回路と、 を備えることを特徴とする発振器。 - 【請求項２６】 請求項２５において、 前記第１の移相回路の前記キャパシタあるいはインダク
タのいずれか一方と直列接続された抵抗の抵抗値および
／または前記第２の移相回路の前記キャパシタあるいは
インダクタのいずれか他方と直列接続された抵抗の抵抗
値を変化させて発振周波数を変化させることを特徴とす
る発振器。 - 【請求項２７】 請求項２５において、 各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗
を変化させることを特徴とする発振器。 - 【請求項２８】 請求項１〜２７のいずれかにおいて、 半導体集積回路として形成することを特徴とする発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15562295A JPH0865046A (ja) | 1994-06-13 | 1995-05-31 | 発振器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15310094 | 1994-06-13 | ||
| JP6-153100 | 1994-09-29 | ||
| JP15562295A JPH0865046A (ja) | 1994-06-13 | 1995-05-31 | 発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865046A true JPH0865046A (ja) | 1996-03-08 |
Family
ID=26481818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15562295A Pending JPH0865046A (ja) | 1994-06-13 | 1995-05-31 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0865046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300843B1 (en) | 1998-09-11 | 2001-10-09 | Oki Electric Industry Co., Ltd. | Oscillation circuit using comparator with temperature compensated reference voltages |
-
1995
- 1995-05-31 JP JP15562295A patent/JPH0865046A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300843B1 (en) | 1998-09-11 | 2001-10-09 | Oki Electric Industry Co., Ltd. | Oscillation circuit using comparator with temperature compensated reference voltages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396629B1 (ko) | 동조회로 | |
| EP0768753A1 (en) | Tuned amplifier | |
| JP3636774B2 (ja) | 同調増幅器 | |
| JPH0865046A (ja) | 発振器 | |
| JPH0936659A (ja) | 発振器 | |
| KR100396630B1 (ko) | 동조회로 | |
| JP3606948B2 (ja) | 同調増幅器 | |
| JPH08195625A (ja) | 発振器 | |
| JPH0865044A (ja) | 発振器 | |
| JPH0865045A (ja) | 発振器 | |
| JPH08154016A (ja) | 発振器 | |
| WO1996004712A1 (fr) | Amplificateur d'accord | |
| JPH08195624A (ja) | 発振器 | |
| JPH0865102A (ja) | 同調増幅器 | |
| JPH0936658A (ja) | 発振器 | |
| JP3628388B2 (ja) | 同調増幅器 | |
| JP3628389B2 (ja) | 同調増幅器 | |
| JPH0865101A (ja) | 同調増幅器 | |
| JPH08195649A (ja) | 同調増幅器 | |
| JPH08265058A (ja) | 同調増幅器 | |
| JP3625526B2 (ja) | 同調増幅器 | |
| JPH08265057A (ja) | 同調増幅器 | |
| JPH0865100A (ja) | 同調増幅器 | |
| JP3515270B2 (ja) | 同調回路 | |
| WO1996004709A1 (en) | Oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A02 | Decision of refusal |
Effective date: 20051227 Free format text: JAPANESE INTERMEDIATE CODE: A02 |