JPH08195624A

JPH08195624A - 発振器

Info

Publication number: JPH08195624A
Application number: JP13262395A
Authority: JP
Inventors: Tadataka Oe; 忠孝大江; Tsutomu Nakanishi; 努中西; Takeshi Ikeda; 毅池田
Original assignee: Individual
Current assignee: Individual
Priority date: 1994-11-14
Filing date: 1995-05-08
Publication date: 1996-07-30

Abstract

(57)【要約】【目的】発振周波数を大幅に調整することが可能で、
安定に動作する発振器を得ること。【構成】抵抗を介して入力信号が反転入力端子に入力
されるオペアンプ、入力信号の電圧が両端に印加される
インダクタおよび可変抵抗からなる直列回路、オペアン
プの出力を反転入力端子に帰還させる抵抗からなる２つ
の移相回路10、30と、後段の移相回路30から出力される
信号を前段の移相回路10の入力側に帰還させる帰還抵抗
70とを含んで構成されている。移相回路10、30内のイン
ダクタと抵抗からなる直列回路の時定数を変化させて発
振周波数を調整する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、発振周波数を大幅に
調整することが可能な発振器に関する。

【０００２】

【従来の技術】正弦波発振器として従来より能動素子お
よびリアクタンス素子を使用した各種の発振回路が提案
され実用化されている。

【０００３】

【発明が解決しようとする課題】正弦波発振器として、
図３３に示すウィーン・ブリッジ型発振器、図３４に示
すブリッジＴ型発振器が従来より知られている。

【０００４】図３３より明らかなように、ウィーン・ブ
リッジ型発振器においては、周波数を変化させるために
キャパシタＣと可変抵抗Ｒsからなる直列回路の可変抵
抗Ｒsの抵抗値と、キャパシタＣと可変抵抗Ｒpからなる
並列回路の可変抵抗Ｒpの抵抗値とを連動して変化させ
なければならないが、直列回路の可変抵抗Ｒsの抵抗値
と並列回路の可変抵抗Ｒpの抵抗値に連動誤差が生じる
と、増幅器Ａに入力される電圧が増減するので、その結
果、発振出力が変動する。そして、発振出力が小さくな
れば発振が停止し、大きくなれば発振出力に著しい歪み
を生じることになる。

【０００５】通常、正弦波発振器の出力変動を少なくす
るように安定化することは難しく、その安定化手段は増
幅器の振幅特性に非線形を付加すること、すなわち、出
力の大きさによってその増幅度が変化するような特性を
付加することになる。

【０００６】このように特性を付加することは増幅器の
直線性を悪化させることになるから、出力波形の歪率を
悪化させることになり、出力電圧の安定性と歪率とは二
率背反の関係にある。

【０００７】直列回路の抵抗Ｒsと並列回路の可変抵抗
Ｒpの比を一定に保って変化させることは、回路を集積
回路化して、外部から電圧制御の手法で可変抵抗を変化
させる場合には特に困難である。

【０００８】ウィーン・ブリッジ型発振器に限らず、図
３４に示すブリッジＴ型発振器や移相型発振器でも同様
のことがいえる。

【０００９】さらに、発振周波数を大幅に調整し得る可
変周波数発振器を集積回路によって形成することも困難
である。

【００１０】そこで、この発明は、このような課題を解
決するために考えられたものである。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ために、この発明の発振器は、反転入力端子に第１の抵
抗の一方端が接続されており前記第１の抵抗を介して交
流信号が入力される差動入力増幅器と、前記差動入力増
幅器の反転入力端子と出力端子との間に接続された第２
の抵抗と、前記第１の抵抗の他方端に接続された第３の
抵抗およびインダクタからなる直列回路とを含み、前記
第３の抵抗および前記インダクタの接続部を前記差動入
力増幅器の非反転入力端子に接続した２つの移相回路を
備え、縦続接続された前記２つの移相回路の後段の出力
を前段の入力側に帰還させるとともに、前記２つの移相
回路のいずれか一方から正弦波発振出力を取り出すこと
を特徴とする。

【００１２】また、この発明の発振器は、反転入力端子
に第１の抵抗の一方端が接続されており前記第１の抵抗
を介して交流信号が入力される差動入力増幅器と、前記
差動入力増幅器の反転入力端子と出力端子との間に接続
された第２の抵抗と、前記第１の抵抗の他方端に接続さ
れた第３の抵抗およびインダクタからなる直列回路とを
含み、前記第３の抵抗および前記インダクタの接続部を
前記差動入力増幅器の非反転入力端子に接続した２つの
移相回路と、入力される交流信号の位相を変えずに出力
する非反転回路と、を備え、前記２つの移相回路および
前記非反転回路のそれぞれを縦続接続し、これら縦続接
続された複数の回路の中の最終段の出力を初段の入力側
に帰還させるとともに、これら複数の回路のいずれかか
ら正弦波発振出力を取り出すことを特徴とする。

【００１３】また、この発明の発振器は、反転入力端子
に第１の抵抗の一方端が接続されており前記第１の抵抗
を介して交流信号が入力される差動入力増幅器と、前記
差動入力増幅器の反転入力端子と出力端子との間に接続
された第２の抵抗と、前記第１の抵抗の他方端に接続さ
れた第３の抵抗およびインダクタからなる直列回路とを
含み、前記第３の抵抗および前記インダクタの接続部を
前記差動入力増幅器の非反転入力端子に接続した２つの
移相回路と、入力される交流信号の位相を反転して出力
する位相反転回路と、を備え、前記２つの移相回路およ
び前記移相反転回路のそれぞれを縦続接続し、これら縦
続接続された複数の回路の中の最終段の出力を初段の入
力側に帰還させるとともに、これら複数の回路のいずれ
かから正弦波発振出力を取り出すことを特徴とする。

【００１４】また、この発明の発振器は、演算増幅器
と、入力された交流信号が印加される抵抗およびインダ
クタよりなる時定数回路と、前記時定数回路に発生した
信号を前記演算増幅器の非反転入力端子に入力する回路
と、前記演算増幅器の反転入力端子に接続され、入力信
号が印加される入力抵抗および前記演算増幅器の出力端
子と反転入力端子との間に接続された帰還抵抗とを有
し、入力された交流信号を互いに反対方向に移相する２
段の移相回路と、後段の移相回路の出力を前段の移相回
路の入力へ帰還する帰還側インピーダンス素子と、を備
えることを特徴とする。

【００１５】また、この発明の発振器は、演算増幅器
と、入力された交流信号が印加される抵抗およびインダ
クタよりなる時定数回路と、前記時定数回路に発生した
信号を前記演算増幅器の非反転入力端子に入力する回路
と、前記演算増幅器の反転入力端子に接続され、入力信
号が印加される入力抵抗および前記演算増幅器の出力端
子と反転入力端子との間に接続された帰還抵抗とを有
し、交流信号を同じ方向に移相する２段の移相回路と、
前記２段の移相回路のうち、１段の移相回路の出力の位
相を反転する位相反転回路と、前記２段の移相回路およ
び前記位相反転回路を含む閉回路を形成する帰還側イン
ピーダンス素子と、を備えることを特徴とする。

【００１６】

【実施例】以下、この発明を適用した一実施例の発振器
について、図面を参照しながら具体的に説明する。

【００１７】以下の実施例の発振器の特徴は、交流信号
の位相をシフトさせる前段の移相回路と、前段の移相回
路と入出力電圧間の位相関係が反対となるように交流信
号をシフトさせる後段の移相回路とによって閉回路を形
成して、この閉回路の利得を１より大きく設定し、閉回
路の位相差の総和が０°となる周波数で発振動作をさせ
ることにある。

【００１８】あるいは、以下の実施例の発振器の特徴
は、交流信号の位相をシフトさせる前段の移相回路と、
前段の移相回路と入出力電圧間の位相関係が同じとなる
ように交流信号をシフトさせる後段の移相回路と、後段
の移相回路の出力の位相を反転させる位相反転回路とに
よって閉回路を形成し、この閉回路の利得を１より大き
く設定し、閉回路の位相差の総和が０°となる周波数で
発振動作をさせることにある。

【００１９】（第１実施例）図１は、この発明を適用し
た第１実施例の発振器の構成を示す回路図である。同図
に示す発振器１は、それぞれが入力信号の位相を所定量
シフトさせることにより所定の周波数において合計で０
°の位相シフトを行う２つの移相回路10、30と、後段の
移相回路30の出力を前段の移相回路10の入力側に帰還さ
せる帰還抵抗70とを含んで構成されている。この帰還抵
抗70は０Ωから有限の抵抗値を有している。

【００２０】図２は、図１に示した前段の移相回路10の
構成を抜き出して示したものである。同図に示す前段の
移相回路10は、差動入力増幅器の一種であるオペアンプ
（演算増幅器）12と、入力端22に入力された信号の位相
を所定量シフトさせてオペアンプ12の非反転入力端子に
入力する可変抵抗16およびインダクタ17と、入力端22と
オペアンプ12の反転入力端子との間に挿入された抵抗18
と、オペアンプ12の出力端24と反転入力端子との間に挿
入された抵抗20とを含んで構成されている。

【００２１】なお、この明細書ではオペアンプ12等は理
想的に動作すると仮定し、実際に回路を設計する上で理
想からのずれが問題となる場合にはその都度説明を加え
るものとする。

【００２２】このような構成を有する移相回路10におい
て、所定の交流信号が入力端22に入力されると、オペア
ンプ12の非反転入力端子には、インダクタ17の両端に現
れる電圧ＶL1が印加される。

【００２３】また、図２に示したオペアンプ12の２入力
（反転入力端子と非反転入力端子）間には電位差が生じ
ないので、オペアンプ12の反転入力端子の電位と、可変
抵抗16とインダクタ17の接続点の電位とは等しくなる。
したがって、抵抗18の両端には、可変抵抗16の両端に現
れる電圧ＶR1と同じ電圧ＶR1が現れる。

【００２４】ここで、抵抗18と抵抗20の各抵抗値が等し
い場合には、これら２つの抵抗18、20に同じ電流が流れ
るため、抵抗20の両端にも電圧ＶR1が現れる。しかも、
これら２つの抵抗18、20の各両端に現れる電圧ＶR1はベ
クトル的に同方向を有しており、オペアンプ12の反転入
力端子（電圧ＶL1）を基準にして考えると、抵抗18の両
端電圧ＶR1をベクトル的に加算したものが入力電圧Ｅi
に、抵抗20の電圧ＶR1をベクトル的に減算したものが出
力電圧Ｅoになる。

【００２５】図３は、移相回路10の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。

【００２６】同図に示すように、インダクタ17の両端に
現れる電圧ＶL1と可変抵抗16の両端に現れる電圧ＶR1と
は互いに９０°位相がずれており、これらをベクトル的
に加算したものが入力電圧Ｅiとなる。したがって、入
力信号の振幅が一定で周波数のみが変化した場合には、
図３に示す半円の円周に沿ってインダクタ17の両端電圧
ＶL1と可変抵抗16の両端電圧ＶR1とが変化する。

【００２７】また、電圧ＶL1から電圧ＶR1をベクトル的
に減算したものが出力電圧Ｅoとなる。非反転入力端子
に印加される電圧ＶL1を基準に考えると、入力電圧Ｅi
と出力電圧Ｅoとは電圧ＶR1を合成する方向が異なるだ
けでありその絶対値は等しくなる。したがって、入出力
電圧の大きさと位相の関係は、入力電圧Ｅiおよび出力
電圧Ｅoを斜辺とし、電圧ＶR1の２倍を底辺とする二等
辺三角形で表すことができ、出力信号の振幅は周波数に
関係なく入力信号の振幅と同じであって、位相シフト量
は図３に示すφ1で表されることがわかる。

【００２８】また、図３から明らかなように、電圧ＶL1
と電圧ＶR1とは円周上で直角に交わるため、理論的には
入力電圧Ｅiと電圧ＶL1との位相差は、周波数ωが０か
ら∞まで変化するに従って９０°から０°まで変化す
る。そして、移相回路10全体の位相シフト量φ1はその
２倍であり、周波数に応じて１８０°から０°まで変化
する。

【００２９】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００３０】入力電圧Ｅiを入力端22に印加したときに
抵抗18、20を通って入力端22から出力端24に向かって流
れる電流をＩ、抵抗18と抵抗20の各抵抗値が等しくその
値をｒとすると、抵抗18、20のそれぞれの両端電圧は−
Ｉ・ｒとなる。

【００３１】ところで、上述したように図２に示したオ
ペアンプ12の２入力間には電位差が生じてはならないの
で、オペアンプ12の非反転入力端子に印加されるインダ
クタ17の両端電圧ＶL1と出力電圧Ｅoとの間には、

【数１】の関係がある。

【００３２】また、オペアンプ12の２入力間に電位差が
生じないためには、可変抵抗16の両端電圧ＶR1と抵抗18
の両端電圧−Ｉ・ｒを加算した値が０とならなければな
らないので、

【数２】となる。(1)式および(2)式から、

【数３】となる。

【００３３】また、インダクタ17と可変抵抗16の各両端
電圧ＶL1、ＶR1を加算したものが入力端22に印加される
電圧Ｅiであるから、これらの各電圧の間には、

【数４】の関係がある。(3)式および(4)式から、

【数５】となる。ここで、Ｌはインダクタ17のインダクタンス、
Ｒは可変抵抗16の抵抗値を表し、ＬＲ回路の時定数をＴ
（＝Ｌ／Ｒ）とした。

【００３４】この(5)式においてｓ＝ｊωを代入して変
形すると、

【数６】となる。(6)式から出力電圧Ｅoの絶対値を求めると、

【数７】となる。すなわち、(7)式は、この実施例の移相回路10
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることを表
している。

【００３５】また、(6)式から出力電圧Ｅoの入力電圧Ｅ
iに対する位相シフト量φ1を求めると、

【数８】となる。この(8)式から、例えばωがほぼ１／Ｔ（＝Ｒ
／Ｌ）となるような周波数における位相シフト量φ1は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗16の抵抗値Ｒを可変することにより、位
相シフト量φ1がほぼ９０°となる周波数ωを変化させ
ることができる。

【００３６】図４は、図１に示した後段の移相回路30の
構成を抜き出して示したものである。同図に示す後段の
移相回路30は、差動入力増幅器の一種であるオペアンプ
32と、入力端42に入力された信号の位相を所定量シフト
させてオペアンプ32の非反転入力端子に入力するインダ
クタ37および可変抵抗36と、入力端42とオペアンプ32の
反転入力端子との間に挿入された抵抗38と、オペアンプ
32の出力端44と反転入力端子との間に挿入された抵抗40
とを含んで構成されている。

【００３７】このような構成を有する移相回路30におい
て、所定の交流信号が入力端42に入力されると、オペア
ンプ32の非反転入力端子には、可変抵抗36の両端に現れ
る電圧ＶR2が印加される。

【００３８】また、図４に示したオペアンプ32の２入力
（反転入力端子と非反転入力端子）間には電位差が生じ
ないので、オペアンプ32の反転入力端子の電位と、イン
ダクタ37と可変抵抗36の接続点の電位とは等しくなる。
したがって、抵抗38の両端には、インダクタ37の両端に
現れる電圧ＶL2と同じ電圧ＶL2が現れる。

【００３９】ここで、抵抗38と抵抗40の各抵抗値が等し
い場合には、これら２つの抵抗38、40に同じ電流が流れ
るため、抵抗40の両端にも電圧ＶL2が現れる。しかも、
これら２つの抵抗38、40の各両端に現れる電圧ＶL2はベ
クトル的に同方向を向いており、オペアンプ32の反転入
力端子（電圧ＶR2）を基準にして考えると、抵抗38の両
端電圧ＶL2をベクトル的に加算したものが入力電圧Ｅi
に、抵抗40の両端電圧L2をベクトル的に減算したものが
出力電圧Ｅoになる。

【００４０】図５は、後段の移相回路30の入出力電圧と
インダクタ等に現れる電圧との関係を示すベクトル図で
ある。

【００４１】同図に示すように、可変抵抗36の両端に現
れる電圧ＶR2とインダクタ37の両端に現れる電圧ＶL2と
は互いに９０°位相がずれており、これらをベクトル的
に加算したものが入力電圧Ｅiとなる。したがって、入
力信号の振幅が一定で周波数のみが変化した場合には、
図５に示す半円の円周に沿って可変抵抗36の両端電圧Ｖ
R2とインダクタ37の両端電圧ＶL2とが変化する。

【００４２】また、上述したように電圧ＶR2から電圧Ｖ
L2をベクトル的に減算したものが出力電圧Ｅoとなる。
非反転入力端子に印加される電圧ＶR2を基準に考える
と、入力電圧Ｅiと出力電圧Ｅoとは電圧ＶL2を合成する
方向が異なるだけでありその絶対値は等しくなる。した
がって、入出力電圧の大きさと位相の関係は、入力電圧
Ｅiおよび出力電圧Ｅoを斜辺とし、電圧ＶL2の２倍を底
辺とする二等辺三角形で表すことができ、出力信号の振
幅は周波数に関係なく入力信号の振幅と同じであって、
位相シフト量は図５に示すφ2で表されることがわか
る。

【００４３】また、図５から明らかなように、電圧ＶR2
と電圧ＶL2とは円周上で直角に交わるため、理論的には
入力電圧Ｅiと電圧ＶR2との位相差は、周波数ωが０か
ら∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路30全体のシフト量φ2はその２倍
であり、周波数に応じて０°から１８０°まで変化す
る。

【００４４】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００４５】前段の移相回路10の場合と同様に、電圧Ｅ
iを入力端42に印加したときに抵抗38、40を通って入力
端42から出力端44に向かって流れる電流をＩ、抵抗38と
抵抗40の各抵抗値が等しくその値をｒとすると、抵抗3
8、40のそれぞれの両端電圧は−Ｉ・ｒとなる。

【００４６】図４に示したオペアンプ32の２入力間には
電位差が生じてはならないので、オペアンプ32の非反転
入力端子に印加される可変抵抗36の両端電圧ＶR2と出力
電圧Ｅoとの間には、

【数９】の関係がある。

【００４７】また、オペアンプ32の２入力間に電位差が
生じないためには、インダクタ37の両端電圧ＶL2と抵抗
38の両端電圧−Ｉ・ｒを加算した値が０とならなければ
ならないので、

【数１０】となる。(9)式および(10)式から、

【数１１】となる。

【００４８】また、可変抵抗36とインダクタ37の各両端
電圧ＶR2、ＶL2を加算したものが入力端42に印加される
電圧Ｅiであるから、これらの各電圧の間には、

【数１２】の関係がある。(11)式および(12)式から、

【数１３】となる。ここで、Ｌはインダクタ37のインダクタンス、
Ｒは可変抵抗36の抵抗値を表し、前段の移相回路10の場
合と同様にＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。

【００４９】(13)式においてｓ＝ｊωを代入して変形す
ると、

【数１４】となる。

【００５０】上述した(13)式および(14)式は、前段の移
相回路10について示した(5)式および(6)式と符号のみ異
なっている。したがって、出力電圧Ｅoの絶対値は(7)式
をそのまま適用することができ、後段の移相回路30は入
出力間の位相がどのように回転しても、その出力信号の
振幅は入力信号の振幅に等しく一定であることがわか
る。

【００５１】また、(14)式から出力電圧Ｅoの入力電圧
Ｅiに対する位相シフト量φ2を求めると、

【数１５】となる。この(15)式から、例えばωがほぼ１／Ｔ（＝Ｒ
／Ｌ）となるような周波数における位相シフト量φ2は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗36の抵抗値Ｒを可変することにより、位
相シフト量φ2がほぼ９０°となる周波数ωを変化させ
ることができる。

【００５２】このようにして、２つの移相回路10、30の
それぞれにおいて位相が所定量シフトされる。しかも、
図３および図５に示すように、各移相回路10、30におけ
る入出力電圧の相対的な位相関係は反対方向であって、
ある周波数において２つの移相回路10、30の全体により
位相シフト量が０°となる信号が出力される。

【００５３】また、後段の移相回路30の出力は、帰還抵
抗70を介して前段の移相回路10の入力側に帰還されてお
り、ループゲインを１より大きく設定することにより、
一巡したときに位相シフト量が０°となるような周波数
で正弦波発振が行われる。

【００５４】図６は、上述した構成を有する２つの移相
回路10、30の全体を伝達関数Ｋ1を有する回路に置き換
えたシステム図であり、伝達関数Ｋ1を有する回路と抵
抗値Ｒ0の帰還抵抗70とによって閉ループが形成されて
いる。図７は、図６に示すシステムをミラーの定理によ
って変換したシステム図であり、同図に示すように抵抗
値Ｒ0を有する帰還抵抗70を入力シャント抵抗に変換す
ると、その抵抗値Ｒsは、

【数１６】で表すことができる。

【００５５】この式において、Ｋ1が１より大きい場合
を考えると、入力シャント抵抗Ｒsは負性抵抗となるこ
とがわかる。

【００５６】伝達関数Ｋ1を有する理想的な移相回路
（オール・パス・ネットワーク）で任意の有限な周波数
において位相シフト量が０°である条件を満たすものと
すれば、この周波数において、選択的に負性抵抗を実現
することになり、発振が可能となる。実際には入力シャ
ント抵抗は移相回路の入力インピーダンスと並列接続さ
れた形となり、これらを合成したものが負性抵抗となる
必要があるが、帰還抵抗70の抵抗値Ｒ0を低く設定した
り、移相回路の入力インピーダンスを高く設定すること
は設計上極めて容易であるため、理論上は移相回路の入
力インピーダンスの影響を無視して考えることができ
る。

【００５７】ところで、(5)式から明らかなように、前
段の移相回路10の伝達関数Ｋ2は、

【数１７】であり、(13)式から明らかなように、後段の移相回路30
の伝達関数Ｋ3は、

【数１８】である。但し、移相回路10および30内の各ＣＲ回路の時
定数は異なる場合も想定し、それぞれをＴ₁、Ｔ₂とし
た。

【００５８】したがって、移相回路10と30を２段縦続接
続した場合の全体の伝達関数Ｋ1は、

【数１９】となる。ここで、計算を簡単にするために、ｓ＝ｊω、
ｓ²=−ω²、Ａ＝１＋Ｔ₁・Ｔ₂・ｓ²＝１−Ｔ₁・Ｔ₂・ω
²、Ｂ＝Ｔ₁＋Ｔ₂とおくと、

【数２０】となる。この(20)式において、移相回路10、30を２段接
続した全体の入出力間の位相差が０°となるには、(20)
式の右辺の虚数項が０にならなければならないので、次
の式が成立する。

【数２１】したがって、１−Ｔ₁・Ｔ₂・ω²＝０またはω＝０とな
る。ここで、ω＝０の場合は入力信号が直流の場合であ
って位相差が１８０°となるので、結局他方の条件（１
−Ｔ₁・Ｔ₂・ω²＝０）を満たすω＝１／√（Ｔ₁・Ｔ₂)
のときに位相差が０°となる。この周波数において入力
シャント抵抗Ｒsは負性抵抗となって、発振電圧条件と
周波数条件を同時に満たすことになる。

【００５９】なお、オペアンプ12および32が理想的に動
作する場合には、抵抗18と20の各抵抗値が等しい場合に
この移相回路10の利得が１となり、抵抗38と40の各抵抗
値が等しい場合にこの移相回路30の利得が１となる。し
かし、実際には理想からのずれがあり、各移相回路にお
ける利得は１以下となるため、前段の移相回路10内の抵
抗20の抵抗値を抵抗18の抵抗値より大きく設定すること
により、あるいは、後段の移相回路30内の抵抗40の抵抗
値を抵抗38の抵抗値より大きく設定することにより、全
体のループゲインを１より大きく設定する必要がある。

【００６０】このように、２つの移相回路10、30を組み
合わせることにより、閉ループを一巡する信号の位相シ
フト量をある周波数において０°とすることができ、こ
のときのループゲインを１より大きくすることにより正
弦波発振が持続される。また、位相シフト量が０°とな
る周波数は、各移相回路10、30内の可変抵抗16あるいは
36の抵抗値を変えることにより変化させることができる
ため、容易に周波数可変型の発振器を実現することがで
きる。

【００６１】また、この実施例の発振器１において、イ
ンダクタ17および37は、写真触刻法等によりスパイラル
状の導体を形成することによって半導体基板上へ形成す
ることが可能となるが、このようなインダクタ17および
37を用いることにより、それ以外の構成部品（オペアン
プや抵抗）とともに半導体基板上に形成することができ
ることから、発振周波数を調整し得る発振器１の全体を
半導体基板上に形成して集積回路とすることも容易であ
る。但し、この場合にはインダクタ17および37が有する
インダクタンスは極めて小さくなるため、発振周波数が
高くなる。別の見方をすれば、発振器１の発振周波数は
Ｒ／Ｌに比例し、この中のインダクタンスＬは集積化等
により小さくすることが容易であるため、発振周波数の
高周波化に適している。

【００６２】なお、上述した第１実施例の発振器１にお
いて、前段に移相回路10を、後段に移相回路30をそれぞ
れ配置したが、これらの全体によって入出力信号間の位
相シフト量が０°となればよいことから、これらの前後
を入れ換えて前段に移相回路30を、後段に移相回路10を
それぞれ配置して発振器を構成するようにしてもよい。

【００６３】また、上述した第１実施例の発振器１は、
２つの移相回路10、30の全体により位相シフト量が０°
となって所定の発振動作を行うようになっており、位相
をシフトさせない非反転回路を追加するようにしてもよ
い。

【００６４】図８は、図１に示した発振器１に非反転回
路50を追加した発振器１ａの構成を示す図である。この
非反転回路50は、反転入力端子が抵抗54を介して接地さ
れているとともにこの反転入力端子と出力端子との間に
抵抗56が接続されたオペアンプ52を含んで構成されてお
り、２つの抵抗54、56の抵抗比によって定まる所定の増
幅度を有するバッファとして機能する。このような構成
を有する非反転回路50は、入力信号の位相を変えずに出
力しており、この増幅度を調整してループゲインを１以
上に設定することが容易であり、このようにループゲイ
ンを調整することにより、２つの移相回路10、30による
位相シフト量が０°となる周波数において所定の発振動
作が行われる。

【００６５】（第２実施例）上述した第１実施例の発振
器１および１ａは、構成が異なる２つの移相回路10およ
び30を組み合わせて構成したが、同じ構成を有する２つ
の移相回路を組み合わせて発振器を構成するようにして
もよい。

【００６６】図１に示す発振器１に含まれる一方の移相
回路10は図２に示した基本構成を有しており、移相回路
10の入力と出力との間には(5)式で表される関係が成立
する。以下では、図２に示す構成を有する移相回路10を
(5)式中の分数の符号を用いて便宜上「−型の移相回
路」と称して説明を行う。また、図１に示す発振器１に
含まれる他方の移相回路30は図４に示した基本構成を有
しており、移相回路30の入力と出力との間には(13)式で
表された関係が成立する。以下では、図４に示す構成を
有する移相回路30を(13)式中の分数の符号を用いて便宜
上「＋型の移相回路」と称して説明を行う。

【００６７】このように各移相回路を便宜上２つのタイ
プに分類した場合には、第１実施例の発振器１、１ａ
は、タイプが異なる２つの移相回路10および30を組み合
わせることにより、全体としての位相シフト量が０°と
なる周波数において発振動作を行うようになっている。

【００６８】ところで、１つの−型の移相回路10の後段
に信号の位相を反転させる位相反転回路を接続した場合
のその全体の入出力間の関係に着目すると、(5)式にお
いて分数の符号「−」を反転して「＋」にすればよく、
１つの−型の移相回路の後段に位相反転回路を接続した
構成が１つの＋型の移相回路に等価であるといえる。同
様に、１つの＋型の移相回路30の後段に信号の位相を反
転させる位相反転回路を接続した場合のその全体の入出
力間の関係に着目すると、(13)式において分数の符号
「＋」を反転して「−」にすればよく、１つの＋型の移
相回路の後段に位相反転回路を接続した構成が１つの−
型の移相回路に等価であるといえる。

【００６９】したがって、第１実施例においてタイプが
異なる２つの移相回路10および30を組み合わせて発振器
を構成する代わりに、同タイプの２つの移相回路と位相
反転回路を組み合わせて発振器を構成することができ
る。

【００７０】図９は、第２実施例の発振器の構成を示す
図である。同図に示す発振器１ｂは、図２に示す−型の
２つの移相回路10と、後段の移相回路10の出力信号の位
相をさらに反転する位相反転回路80と、位相反転回路80
の出力を前段の移相回路10の入力側に帰還させる帰還抵
抗70とを含んで構成されている。この帰還抵抗70は０Ω
から有限の抵抗値を有している。

【００７１】位相反転回路80は、入力信号が抵抗84を介
して反転入力端子に入力されるとともに非反転入力端子
が接地されたオペアンプ82と、このオペアンプ82の反転
入力端子と出力端子との間に接続された抵抗86とを含ん
で構成されている。抵抗84を介してオペアンプ82の反転
入力端子に交流信号が入力されると、オペアンプ82の出
力端子からは位相が反転した逆相の信号が出力され、こ
の逆相の信号が図９に示した発振器１ｂの出力端子92か
ら取り出されるようになっている。また、この位相反転
回路80は、２つの抵抗84、86の抵抗比によって定まる所
定の増幅度を有する。

【００７２】このような構成を有する位相反転回路80を
用いることにより、入力信号の位相を反転するととも
に、増幅度を調整して発振器１ｂのループゲインを１以
上に設定することが容易となる。

【００７３】ところで、上述した第１実施例で説明した
ように、−型の２つの移相回路10のそれぞれは、入力信
号の周波数ωが０から∞まで変化するにしたがって位相
シフト量が１８０°から０°まで変化する。例えば、２
つの移相回路10内のＬＲ回路の時定数が同じであると仮
定し、これをＴとおくと、ω＝１／Ｔの周波数では２つ
の移相回路10のそれぞれにおける位相シフト量が９０°
となる。したがって、２つの移相回路10の全体によって
位相が１８０°シフトされ、さらに後段に接続された位
相反転回路80によって位相が反転され、全体として、位
相が一巡して位相シフト量が０°となる信号が位相反転
回路80から出力される。この位相反転回路80の出力を帰
還抵抗70を介して前段の移相回路10の入力側に帰還させ
ることにより、周波数ωを有する正弦波発振が行われ
る。

【００７４】２つの移相回路10のそれぞれの伝達関数Ｋ
21は、それぞれの移相回路10内のＬＲ回路の時定数をＴ
すると、(17)式においてＴ₁をＴに置き換えて、

【数２２】となる。したがって、これら２つの移相回路10を縦続接
続し、さらにその後段に位相反転回路80を接続した場合
の全体の伝達関数Ｋ11は、

【数２３】となる。この(23)式の右辺は、第１実施例において(19)
式に示した伝達関数Ｋ1のＴ₁とＴ₂をＴに置き換えたも
のに等しい。すなわち、(23)式は第１実施例において示
した２つの移相回路10、30と非反転回路50とを接続した
場合の全体の伝達関数に等しいものであり、この実施例
において同タイプの２つの移相回路10と位相反転回路80
とを接続した構成が、第１実施例において図１に示した
構成に等価であることがわかる。

【００７５】したがって、第２実施例の発振器１ｂにお
いて、位相反転回路80の増幅度を適切な値にしてループ
ゲインを１以上に設定することにより、一巡したときに
位相シフト量が０°となるような周波数で正弦波発振が
持続される。

【００７６】また、各移相回路10内の可変抵抗16の抵抗
値Ｒを可変することにより、各移相回路10における位相
シフト量を変えることができるため、２つの移相回路10
の全体により合計で位相シフト量が０°となる周波数を
変えることができ、容易に周波数可変型の発振器１ｂを
実現することができる。

【００７７】また、この実施例の発振器１ｂにおいて、
インダクタ17は、写真触刻法等によりスパイラル状の導
体を形成することによって半導体基板上へ形成すること
が可能となるが、このようなインダクタ17を用いること
により、それ以外の構成部品（オペアンプや抵抗）とと
もに発振器１ｂの全体を半導体基板上に形成して集積回
路とすることも容易である。また、集積化した場合には
容易に発振周波数を高周波化することができる。

【００７８】（第３実施例）上述した第２実施例の発振
器１ｂでは−型の２つの移相回路10を接続した場合を説
明したが、＋型の移相回路30を２段接続することにより
発振器を構成するようにしてもよい。

【００７９】図１０は、第３実施例の発振器の構成を示
す図である。同図に示す発振器１ｃは、図４に示す＋型
の２つの移相回路30と、後段の移相回路30の出力信号の
位相をさらに反転する位相反転回路80と、位相反転回路
80の出力を前段の移相回路30の入力側に帰還させる帰還
抵抗70とを含んで構成されている。

【００８０】位相反転回路80は、第２実施例において図
９に示したものであり、後段の移相回路30から出力され
る信号の位相をさらに反転して発振器１ｃの出力端子92
から出力する。

【００８１】上述した第１実施例で説明したように、＋
型の２つの移相回路30のそれぞれは、入力信号の周波数
ωが０から∞まで変化するにしたがって位相シフト量が
０°から１８０°まで変化する。例えば、２つの移相回
路30内のＬＲ回路の時定数が同じであると仮定し、その
値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回
路30のそれぞれにおける位相シフト量が９０°となる。
したがって、２つの移相回路30の全体によって位相が１
８０°シフトされ、さらに後段に接続された位相反転回
路80によって位相が反転され、全体として、位相が一巡
して位相シフト量が０°となる信号が位相反転回路80か
ら出力される。この位相反転回路80の出力を帰還抵抗70
を介して前段の移相回路30の入力側に帰還させることに
より、周波数ωを有する正弦波発振が行われる。

【００８２】２つの移相回路30の伝達関数Ｋ31は、それ
ぞれの移相回路内のＬＲ回路の時定数をＴとすると、(1
8)式においてＴ₂をＴに置き換えて、

【数２４】となる。この伝達関数Ｋ31は(22)式に示した移相回路10
の伝達関数Ｋ21の符号「−」を「＋」に置き換えたもの
であり、２つの移相回路30を縦続接続し、さらにその後
段に位相反転回路80を接続した場合の全体の伝達関数Ｋ
12は、

【数２５】となって、第２実施例において(23)式に示した伝達関数
Ｋ11と同じとなる。

【００８３】すなわち、この実施例において同タイプの
２つの移相回路30と位相反転回路80とを接続した構成
が、第１実施例においてタイプが異なる２つの移相回路
10、30と非反転回路50とを接続した構成や、第２実施例
において−型の２つの移相回路10と位相反転回路80とを
接続した構成に等価であるといえる。

【００８４】したがって、第３実施例の発振器１ｃにお
いて、位相反転回路80の増幅度を適切な値にしてループ
ゲインを１以上に設定することにより、一巡したときに
位相シフト量が０°となるような周波数で正弦波発振が
持続される。

【００８５】また、各移相回路30内の可変抵抗36の抵抗
値Ｒを可変することにより、各移相回路30における位相
シフト量を変えることができるため、２つの移相回路30
の全体により合計で位相シフト量が０°となる周波数を
変えることができ、容易に周波数可変型の発振器１ｃを
実現することができる。

【００８６】また、この実施例の発振器１ｃにおいて、
インダクタ37は、写真触刻法等によりスパイラル状の導
体を形成することによって半導体基板上へ形成すること
が可能となるが、このようなインダクタ37を用いること
により、それ以外の構成部品（オペアンプや抵抗）とと
もに発振器１ｃの全体を半導体基板上に形成して集積回
路とすることも容易である。また、集積化した場合には
容易に発振周波数を高周波化することができる。

【００８７】（その他の実施例）ところで、上述した各
実施例の発振器は、２つの移相回路または２つの移相回
路と非反転回路あるいは位相反転回路によって構成され
ており、接続された複数の回路の全体によって所定の周
波数において合計の位相シフト量を０°にすることによ
り所定の発振動作を行うようになっている。したがっ
て、位相シフト量だけに着目すると、移相回路と非反転
回路あるいは位相反転回路とをどのような順番で接続す
るかはある程度の自由度があり、必要に応じて接続順番
を決めることができる。

【００８８】図１１および図１２は、タイプが異なる２
つの移相回路を組み合わせて発振器を構成した場合にお
いて、２つの移相回路10、30と非反転回路50の接続状態
を示す図である。なお、これらの図において、帰還側イ
ンピーダンス素子70ａは、最も一般的には図１等に示す
ように帰還抵抗70を使用する。但し、帰還側インピーダ
ンス素子70ａをキャパシタあるいはインダクタにより形
成したり、抵抗やキャパシタあるいはインダクタを組み
合わせて形成してもよい。

【００８９】図１１(Ａ)には２つの移相回路10、30の後
段に非反転回路50を配置した構成が示されており、図８
に示した発振器１ａに対応している。図１１(Ｂ)には２
つの移相回路30、10の後段に非反転回路50を配置した構
成が示されている。このように、後段に非反転回路50を
配置した場合には、この非反転回路50に出力バッファの
機能を持たせることにより、大きな出力電流を取り出す
こともできる。

【００９０】図１１(Ｃ)には２つの移相回路10、30の中
間に非反転回路50を配置した構成が、図１１(Ｄ)には２
つの移相回路30、10の中間に非反転回路50を配置した構
成がそれぞれ示されている。このように、中間に非反転
回路50を配置した場合には、前段の移相回路10あるいは
30と後段の移相回路30あるいは10の相互干渉を完全に防
止することができる。

【００９１】図１２(Ａ)には２つの移相回路10、30の前
段に非反転回路50を配置した構成が、図１２(Ｂ)には２
つの移相回路30、10の前段に非反転回路50を配置した構
成がそれぞれ示されている。このように、前段に非反転
回路50を配置した場合には、前段の移相回路10あるいは
30に対する帰還側インピーダンス素子70ａの影響を最小
限に抑えることができる。

【００９２】同様に、図１３および図１４は、同タイプ
の２つの移相回路を組み合わせて発振器を構成した場合
において、２つの移相回路10あるいは30と位相反転回路
80の接続状態を示す図である。なお、これらの図におい
て、帰還側インピーダンス素子70ａは、最も一般的には
図９等に示すように帰還抵抗70を使用する。但し、帰還
側インピーダンス素子70ａをキャパシタあるいはインダ
クタにより形成したり、抵抗やキャパシタあるいはイン
ダクタを組み合わせて形成してもよい。

【００９３】図１３(Ａ)には２つの移相回路10の後段に
位相反転回路80を配置した構成が示されており、図９に
示した発振器１ｂに対応している。図１３(Ｂ)には２つ
の移相回路30の後段に位相反転回路80を配置した構成が
示されており、図１０に示した発振器１ｃに対応してい
る。このように、後段に位相反転回路80を配置した場合
には、この位相反転回路80に出力バッファの機能を持た
せることにより、大きな出力電流を取り出すこともでき
る。

【００９４】図１３(Ｃ)には２つの移相回路10の間に位
相反転回路80を配置した構成が、図１３(Ｄ)には２つの
移相回路30の間に位相反転回路80を配置した構成がそれ
ぞれ示されている。このように、中間に位相反転回路80
を配置した場合には、２つの移相回路間の相互干渉を完
全に防止することができる。

【００９５】図１４(Ａ)には２つの移相回路10の前段に
位相反転回路80を配置した構成が、図１４(Ｂ)には２つ
の移相回路30の前段に位相反転回路80を配置した構成が
それぞれ示されている。このように、前段に位相反転回
路80を配置した場合には、前段の移相回路10あるいは30
に対する帰還側インピーダンス素子70ａの影響を最小限
に抑えることができる。

【００９６】また、上述した各実施例において示した移
相回路10、30には可変抵抗16あるいは36が含まれてい
る。これらの可変抵抗16、36は、具体的には接合型ある
いはＭＯＳ型のＦＥＴを用いて実現することができる。

【００９７】図１５は、各実施例において示した２種類
の移相回路内の可変抵抗16あるいは36をＦＥＴに置き換
えた場合の移相回路の構成を示す図である。

【００９８】同図(Ａ)には、図１等に示した一方の移相
回路10において、可変抵抗16をＦＥＴに置き換えた構成
が示されている。同図(Ｂ)には、図１等に示した他方の
移相回路30において、可変抵抗36をＦＥＴに置き換えた
構成が示されている。

【００９９】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各発振器において一巡する信号の位
相シフト量が０°となる周波数を変えることができるた
め、発振器の発振周波数を任意に変更することができ
る。

【０１００】なお、図１５に示した各移相回路は、可変
抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチ
ャネルのＦＥＴによって構成したが、ｐチャネルのＦＥ
ＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵
抗を構成し、各ＦＥＴのゲートとサブストレート間に大
きさが等しく極性が異なるゲート電圧を印加するように
してもよい。抵抗値を可変する場合にはこのゲート電圧
の大きさを変えればよい。このように、２つのＦＥＴを
組み合わせて可変抵抗を構成することにより、ＦＥＴの
非線形領域の改善を行うことができるため、発振出力の
歪みを少なくすることができる。

【０１０１】また、上述した各実施例において示した移
相回路10あるいは30は、インダクタ17、37と直列に接続
された可変抵抗16あるいは36の抵抗値を変化させて位相
シフト量を変化させることにより全体の発振周波数を変
えるようにしたが、インダクタ17、37を可変インダクタ
によって形成し、そのインダクタンスを変化させること
により発振周波数を変えるようにしてもよい。

【０１０２】図１６は、各実施例において示した２種類
の移相回路内のインダクタ17あるいは37を可変インダク
タに置き換えた場合の移相回路の構成を示す図である。

【０１０３】同図(Ａ)には、図１等に示した一方の移相
回路10において、可変抵抗16を固定抵抗に置き換えると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。同図(Ｂ)には、図１等に示した他
方の移相回路30において、可変抵抗36を固定抵抗に置き
換えるとともにインダクタ37を可変インダクタ37ａに置
き換えた構成が示されている。

【０１０４】このように、インダクタ17あるいは37を可
変インダクタ17ａあるいは37ａに置き換えて、それらが
有するインダクタンスをある範囲で任意に変化させて各
移相回路における位相シフト量を変えることができる。
したがって、各発振器において一巡する信号の位相シフ
ト量が０°となる周波数を変えることができ、発振周波
数を任意に変更することができる。

【０１０５】ところで、上述した図１６(Ａ)、(Ｂ)では
可変インダクタ17ａあるいは37ａのインダクタンスのみ
を可変したが、同時に可変抵抗16あるいは36の抵抗値を
可変するようにしてもよい。図１６(Ｃ)には、図１等に
示した一方の移相回路10において、可変抵抗16を用いる
とともにインダクタ17を可変インダクタ17ａに置き換え
た構成が示されている。同図(Ｄ)には、図１等に示した
他方の移相回路30において、可変抵抗36を用いるととも
にインダクタ37を可変インダクタ37ａに置き換えた構成
が示されている。

【０１０６】また、図１６(Ｃ)、(Ｄ)に示した可変抵抗
を図１５に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、発振出力の歪みを少なくすることが
できる。

【０１０７】このように、可変抵抗と可変インダクタを
組み合わせて移相回路を構成した場合であっても、可変
抵抗の抵抗値および可変インダクタのインダクタンスを
ある範囲で任意に変化させて各移相回路における位相シ
フト量を変えることができる。したがって、各発振器に
おいて一巡する信号の位相シフト量が０°となる周波数
を変えることができ、発振周波数を任意に変更すること
ができる。

【０１０８】また、上述したように可変抵抗や可変イン
ダクタを用いる場合の他、素子定数が異なる複数の抵抗
あるいはインダクタを用意しておいて、スイッチを切り
換えることにより、これら複数の素子の中から１つある
いは複数を選ぶようにしてもよい。この場合にはスイッ
チ切り換えにより接続する素子の個数および接続方法
（直列接続、並列接続あるいはこれらの組み合わせ）に
よって、素子定数を不連続に切り換えることができる。
例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、
…といった２のｎ乗の系列の複数の抵抗を用意しておい
て、１つあるいは任意の複数を選択して直列接続するこ
とにより、等間隔の抵抗値の切り換えをより少ない素子
で容易に実現することができる。

【０１０９】図１７は、上述した可変インダクタ17ａの
具体例を示す図であり、半導体基板上に形成された平面
構造の概略が示されている。なお、同図に示す可変イン
ダクタ17ａの構造は、そのまま可変インダクタ37ａにも
適用することができる。

【０１１０】同図に示す可変インダクタ17ａは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
と、その外周を周回するように形成された制御用導体11
4と、これらインダクタ導体112および制御用導体114の
両方を覆うように形成された絶縁性磁性体118とを含ん
で構成されている。

【０１１１】上述した制御用導体114は、制御用導体114
の両端に可変のバイアス電圧を印加するために可変電圧
電源116が接続され、この可変電圧電源116によって印加
する直流バイアス電圧を可変に制御することにより、制
御用導体114に流れるバイアス電流を変化させることが
できる。

【０１１２】また、半導体基板110は、例えばｎ型シリ
コン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例え
ばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体112は、アル
ミニウムや金等の金属薄膜あるいはポリシリコン等の半
導体材料を渦巻き形状に形成されている。

【０１１３】なお、図１７に示した半導体基板110に
は、可変インダクタ17ａの他に図１等に示した発振器の
他の構成部品が形成されている。

【０１１４】図１８は、図１７に示した可変インダクタ
17ａのインダクタ導体112および制御用導体114の形状を
さらに詳細に示す図である。

【０１１５】同図に示すように、内周側に位置するイン
ダクタ導体112は、所定ターン数（例えば約４ターン）
の渦巻き形状に形成されており、その両端には２つの端
子電極122、124が接続されている。同様に、外周側に位
置する制御用導体114は、所定ターン数（例えば約２タ
ーン）の渦巻き形状に形成されており、その両端には２
つの制御電極126、128が接続されている。

【０１１６】図１９は、図１８のＡ−Ａ線拡大断面図で
あり、インダクタ導体112と制御用導体114を含む絶縁性
磁性体118の横断面が示されている。

【０１１７】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜118ａを介してインダクタ導体112およ
び制御用導体114が形成されており、さらにその表面に
絶縁性の磁性体膜118ｂが被覆形成されている。これら
２つの磁性体膜118ａ、118ｂによって図１７に示した絶
縁性磁性体118が形成されている。

【０１１８】例えば、磁性体膜118ａ、118ｂとしては、
ガンマ・フェライトやバリウム・フェライト等の各種磁
性体膜を用いることができる。また、これらの磁性体膜
の材質や形成方法については各種のものが考えられ、例
えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法
や、その他分子線エピタキシー法（ＭＢＥ法）、化学気
相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜
を形成する方法等がある。

【０１１９】なお、絶縁膜130は、非磁性体材料によっ
て形成されており、インダクタ導体112および制御用導
体114の各周回部分の間を覆っている。このようにして
各周回部分間の磁性体膜118ａ、118ｂを排除することに
より、各周回部分間に生じる漏れ磁束を最小限に抑える
ことができるため、インダクタ導体112が発生する磁束
を有効に利用して大きなインダクタンスを有する可変イ
ンダクタ17ａを実現することができる。

【０１２０】このように、図１７等に示した可変インダ
クタ17ａは、インダクタ導体112と制御用導体114とを覆
うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が
形成されており、制御用導体114に流す直流バイアス電
流を可変に制御することにより、上述した絶縁性磁性体
118を磁路とするインダクタ導体112の飽和磁化特性が変
化し、インダクタ導体112が有するインダクタンスが変
化する。

【０１２１】したがって、インダクタ導体112のインダ
クタンスそのものを直接変化させることができ、しか
も、半導体基板110上に薄膜形成技術や半導体製造技術
を用いて形成することができるため製造が容易となる。
さらに、半導体基板110上には発振器１等の他の構成部
品を形成することも可能であるため、各実施例の発振器
の全体を集積化によって一体形成する場合に適してい
る。

【０１２２】なお、図１７等に示した可変インダクタ17
ａは、図２０あるいは図２１に示すように、インダクタ
導体112と制御用導体114とを交互に周回させたり、イン
ダクタ導体112と制御用導体114とを重ねて形成するよう
にしてもよい。いずれの場合であっても、制御用導体11
4に流す直流バイアス電流を変化させることにより絶縁
性磁性体118の飽和磁化特性を変えることができ、イン
ダクタ導体112が有するインダクタンスをある範囲で変
化させることができる。

【０１２３】また、図１７等に示した可変インダクタ17
ａは、半導体基板110上にインダクタ導体112等を形成す
る場合を例にとり説明したが、セラミックス等の絶縁性
あるいは導電性の各種基板上に形成するようにしてもよ
い。

【０１２４】また、磁性体膜118ａ、118ｂとして絶縁性
材料を用いたが、メタル粉（ＭＰ）のような導電性材料
を用いるようにしてもよい。但し、このような導電性の
磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換
えて使用すると、インダクタ導体112等の各周回部分が
短絡されてインダクタ導体として機能しなくなるため、
各インダクタ導体と導電性の磁性体膜との間を電気的に
絶縁する必要がある。この絶縁方法としては、インダク
タ導体112等を酸化して絶縁酸化膜を形成する方法や、
化学気相法等によりシリコン酸化膜あるいは窒化膜を形
成する方法等がある。

【０１２５】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。

【０１２６】また、図１７等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114の両方の全体
を絶縁性磁性体118で覆うようにしたが、一部のみを覆
って磁路を形成するようにしてもよい。

【０１２７】図２２は、絶縁性磁性体118を部分的に形
成した可変インダクタを示す図である。同図に示すよう
に、絶縁性磁性体118がインダクタ導体112と制御用導体
114の一部を覆うように形成されており、この部分的に
形成された絶縁性磁性体118によって磁路が形成され
る。このように、磁路となる絶縁性磁性体（あるいは導
電性磁性体でもよい）118を部分的に形成した場合に
は、磁路が狭まることによりインダクタ導体112および
制御用導体114によって生じる磁束が飽和しやすくな
る。したがって、制御用導体114に少ないバイアス電流
を流した場合であっても磁束が飽和し、少ないバイアス
電流を可変に制御することによりインダクタ導体112の
インダクタンスを変えることができる。このため、制御
系の構造を簡略化することができる。

【０１２８】また、図１７等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114とを同心状に
巻回して形成したが、これら各導体を半導体基板110表
面の隣接した位置に形成してそれらの間を絶縁性あるい
は導電性の磁性体によって形成した磁路によって磁気結
合させてもよい。

【０１２９】図２３は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
17ｂの概略を示す平面図である。

【０１３０】同図に示す可変インダクタ17ｂは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
ａと、このインダクタ導体112ａと隣接した位置に形成
された渦巻き形状の制御用導体114ａと、インダクタ導
体112ａと制御用導体114ａの各渦巻き中心を覆うように
形成された絶縁性磁性体（あるいは導電性磁性体）119
とを含んで構成されている。

【０１３１】図１７等に示した可変インダクタ17ａと同
様に、制御用導体114ａにはその両端に可変のバイアス
電圧を印加するために可変電圧電源116が接続されてお
り、この可変電圧電源116によって印加するバイアス電
圧を可変に制御することにより、制御用導体114ａに流
れる所定のバイアス電流を変化させることができる。

【０１３２】図２４は、図２３に示した可変インダクタ
17ｂのインダクタ導体112ａおよび制御用導体114ａの形
状をさらに詳細に示した図である。

【０１３３】同図に示すように、インダクタ導体112ａ
は、所定ターン数（例えば約４ターン）の渦巻き形状に
形成されており、その両端には２つの端子電極122、124
が接続されている。同様に、インダクタ導体112ａに隣
接して配置された制御用導体114ａは、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極126、128が接続されてい
る。

【０１３４】図２５は、図２４のＢ−Ｂ線拡大断面図で
あり、インダクタ導体112ａと制御用導体114ａを含む絶
縁性磁性体119の横断面が示されている。

【０１３５】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が
形成されており、その表面にインダクタ導体112ａおよ
び制御用導体114ａがそれぞれ形成されている。そし
て、これらインダクタ導体112ａと制御用導体114ａの各
中心部を貫くようにさらに表面に絶縁性の磁性体膜119
ｂが被覆形成されている。これら２つの磁性体膜119
ａ、119ｂによってインダクタ導体112ａと制御用導体11
4ａの共通の磁路となる環状の磁性体119が形成されてい
る。

【０１３６】なお、図２５に示した絶縁性の非磁性体膜
132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さ
らにそれらの表面においてインダクタ導体112ａと制御
用導体114ａのそれぞれをほぼ同じ高さに形成するため
のものである。したがって、インダクタ導体112ａおよ
び制御用導体114ａに多少の段差が生じてもよい場合に
は、非磁性体膜132を形成せずに、半導体基板110上に直
接インダクタ導体112ａおよび制御用導体114ａの一部を
形成するようにしてもよい。

【０１３７】また、磁性体膜119ａ表面のインダクタ導
体112ａおよび制御用導体114ａの各周回部分の間には、
図１７等に示した可変インダクタ17ａと同様に絶縁膜13
0が形成されている。このように部分的に絶縁膜130を充
填して各周回部分間の磁性体膜119ａ、119ｂを排除する
ことにより、各周回部分間に生じる漏れ磁束を最小限に
抑えることができるため、インダクタ導体112ａによっ
て発生した磁束は、そのほとんどが磁性体膜119ａ、119
ｂを通って制御用導体114ａと交差するようになる。し
たがって、漏れ磁束を少なくすることにより、インダク
タ導体112ａが発生する磁束を有効に利用して大きなイ
ンダクタンスを得ることができる。

【０１３８】このように、上述した可変インダクタ17ｂ
は、インダクタ導体112ａと制御用導体114ａの各渦巻き
中心を通るように環状の絶縁性磁性体119（磁性体膜119
ａ、119ｂ）が形成されている。したがって、制御用導
体114ａに流す直流バイアス電流を可変に制御すること
により、上述した磁性体119を磁路とするインダクタ導
体112ａの飽和磁化特性が変化し、インダクタ導体112ａ
が有するインダクタンスも変化する。

【０１３９】また、上述したように各実施例の発振器１
等を半導体基板上に形成した場合には、インダクタ17あ
るいは37としてあまり大きなインダクタンスを確保する
ことができない。したがって、半導体基板上に実際に形
成したインダクタ17等の小さなインダクタンスを、回路
を工夫することにより見かけ上大きくすることができれ
ば、時定数Ｔを大きな値に設定して発振周波数の低周波
数化を図る際に都合がよい。

【０１４０】図２６は、図１等に示した移相回路10、30
に用いたインダクタ17あるいは37を素子単体ではなく回
路によって構成した変形例を示す図であり、実際に半導
体基板上に形成されるインダクタ素子（インダクタ導
体）のインダクタンスを見かけ上大きくみせるインダク
タンス変換回路として機能する。なお、図２６に示した
回路全体が移相回路10、30に含まれるインダクタ17ある
いは37に対応している。

【０１４１】図２６に示すインダクタンス変換回路17ｃ
は、所定のインダクタンスＬ0を有するインダクタ210
と、２つのオペアンプ212、214と、２つの抵抗216、218
とを含んで構成されている。

【０１４２】１段目のオペアンプ212は、出力端子が反
転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ214も出力端子が反
転入力端子に接続されており、利得１の非反転増幅器と
して機能する。また、これら２つの非反転増幅器の間に
は抵抗216と218による分圧回路が挿入されている。

【０１４３】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。

【０１４４】図２６に示したインダクタンス変換回路17
ｃにおいて、インダクタ210を除く回路全体の伝達関数
をＫ4とすると、インダクタンス変換回路17ｃは図２７
に示すシステム図で表すことができる。図２８は、これ
をミラーの定理によって変換したシステム図である。

【０１４５】図２７に示したインピーダンスＺ0を用い
て図２８に示したインピーダンスＺ1を表すと、

【数２６】となる。ここで、図２６に示したインダクタンス変換回
路17ｃの場合には、インピーダンスＺ0＝ｊωＬ0であ
り、これを(26)式に代入して、

【数２７】

【数２８】となる。この(28)式は、インダクタンス変換回路17ｃに
おいてインダクタ210が有するインダクタンスＬ0が見掛
け上は１／（１−Ｋ4）倍になったことを示している。

【０１４６】したがって、利得Ｋ4が正であって０から
１の間にある場合には、１／（１−Ｋ4）は常に１より
大きくなるため、インダクタンスＬ0を大きいほうに変
化させることができる。

【０１４７】ところで、図２６に示したインダクタンス
変換回路17ｃにおける増幅器の利得、すなわちオペアン
プ212と214の全体により構成される増幅器の利得Ｋ4
は、抵抗216と218によって構成される分圧回路の分圧比
によって決まり、それぞれの抵抗値をＲ16、Ｒ18とする
と、

【数２９】となる。この利得Ｋ4を(28)式に代入して見かけ上のイ
ンダクタンスＬを計算すると、

【数３０】となる。したがって、抵抗216と218の抵抗比Ｒ18／Ｒ16
を大きくすることにより、２つの端子204、206間の見か
け上のインダクタンスＬを大きくすることができる。例
えば、Ｒ18＝Ｒ16の場合には、(30)式からインダクタン
スＬをＬ0の２倍にすることができる。

【０１４８】このように、上述したインダクタンス変換
回路17ｃは、２つの非反転増幅器の間に挿入された分圧
回路の分圧比を変えることにより、実際に接続されてい
るインダクタ210のインダクタンスＬ0を見かけ上大きく
することができる。そのため、半導体基板上に図１等に
示した発振器１等の全体を形成するような場合には、半
導体基板上に小さなインダクタンスＬ0を有するインダ
クタ210をスパイラル状の導体等によって形成しておい
て、図２６に示したインダクタンス変換回路によって大
きなインダクタンスＬに変換することができ、集積化に
際して好都合となる。特に、このようにして大きなイン
ダクタンスを確保することができれば、図１に示した発
振器１等の発振周波数を比較的低い周波数領域まで下げ
ることが容易となる。また、集積化を行うことにより、
発振器全体の実装面積を小型化して、材料コスト等の低
減も可能となる。

【０１４９】なお、抵抗216、218による分圧回路の分圧
比を固定した場合の他、これら２つの抵抗216、218の少
なくとも一方を可変抵抗により形成することにより、具
体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネル
ＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗
を形成することにより、この分圧比を連続的に変化させ
てもよい。この場合には、図２６に示したオペアンプ21
2、214を含んで構成される増幅器全体の利得が変わり、
端子204、206間のインダクタンスＬも連続的に変化す
る。したがって、このインダクタンス変換回路17ｃを図
１６に示した可変インダクタ17ａの代わりに使用するこ
とにより、各移相回路における位相シフト量をある範囲
で任意に変化させることができる。このため、発振器に
おいて一巡する信号の位相シフト量が０°となる周波数
を変えることができ、上述した発振器の発振周波数を任
意に変更することができる。

【０１５０】また、図２６に示したインダクタンス変換
回路17ｃは、２つのオペアンプ212、214を含む増幅器全
体の利得が１以下に設定されているため、全体をエミッ
タホロワ回路あるいはソースホロワ回路に置き換えるよ
うにしてもよい。

【０１５１】図２９は、オペアンプ212、214を含む増幅
器全体をエミッタホロワ回路に置き換えたインダクタン
ス変換回路の構成を示す図である。同図(Ａ)に示すイン
ダクタンス変換回路17ｄは、エミッタに２つの抵抗22
4、226が接続されたバイポーラトランジスタ228と、こ
の２つの抵抗224、226による分圧点とトランジスタ228
のベースとの間に接続されたインダクタ210と、直流電
流阻止用のキャパシタ230とを含んで構成されている。
インダクタ210の一方端側に挿入されたキャパシタ230
は、周波数特性に影響を与えないようにそのインピーダ
ンスは動作周波数において極めて小さく、すなわち大き
な静電容量に設定されている。

【０１５２】上述したエミッタホロワ回路の利得は、主
に２つの抵抗224、226の抵抗比に応じて決まり、しかも
その利得は常に１未満であるため、(28)式からわかるよ
うに、実際にインダクタ210が有するインダクタンスＬ0
を見掛け上大きくすることができる。しかも、１つのエ
ミッタホロワ回路を用いているだけであり、回路構成が
簡略化でき、最高動作周波数も高く設定することができ
る。

【０１５３】図２９(Ｂ)はその変形例を示す図であり、
同図(Ａ)の２つの抵抗224、226を可変抵抗232に置き換
えた点が異なっている。このように可変抵抗232を用い
ることにより、利得を任意にしかも連続的に変化させる
ことができるため、見掛け上のインダクタンスＬも任意
にしかも連続的に変化させることができ、このインダク
タンス変換回路17ｅを図１６に示した可変インダクタ17
ａの代わりに使用することにより、各移相回路における
位相シフト量をある範囲で任意に変化させることができ
る。このため、発振器において一巡する信号の位相シフ
ト量が０°となる周波数を変えることができ、上述した
発振器の発振周波数を任意に変更することができる。

【０１５４】なお、図２９(Ｂ)に示したインダクタンス
変換回路17ｅは、同図(Ａ)の２つの抵抗224、226を１つ
の可変抵抗232に置き換えているが、これら２つの抵抗2
24、226の少なくとも一方を可変抵抗によって構成する
ようにしてもよい。

【０１５５】図３０は、図２９(Ａ)および(Ｂ)に示した
インダクタンス変換回路17ｄ、17ｅのそれぞれをソース
ホロワ回路によって実現したものであり、バイポーラト
ランジスタ228をＦＥＴ234に置き換えたものである。図
３０(Ａ)が図２９(Ａ)に、図３０(Ｂ)が図２９(Ｂ)にそ
れぞれ対応している。

【０１５６】図３１は、図２６に示したインダクタンス
変換回路17ｃの変形例を示す図である。図３１に示すイ
ンダクタンス変換回路17ｆは、ｎｐｎ型のバイポーラト
ランジスタ236およびそのエミッタに接続された抵抗240
と、ｐｎｐ型のバイポーラトランジスタ238とそのエミ
ッタに接続された抵抗242と、インダクタンスＬ0を有す
るインダクタ210とを含んで構成されている。

【０１５７】上述した一方のトランジスタ236と抵抗240
により第１のエミッタホロワ回路が、他方のトランジス
タ238と抵抗242により第２のエミッタホロワ回路がそれ
ぞれ形成され、それらが縦続接続されている。しかも、
ｎｐｎ型のトランジスタ236とｐｎｐ型のトランジスタ2
38を用いているため、インダクタ210の一方端であるト
ランジスタ236のベース電位とトランジスタ238のエミッ
タ電位とをほぼ同じに設定することができ、直流電流阻
止用のキャパシタが不要となる。

【０１５８】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。

【０１５９】例えば、上述した実施例の発振器１等には
２つの移相回路が含まれているが、発振周波数を可変す
る場合には、両方の移相回路に含まれるＬＲ回路を構成
する抵抗とインダクタの少なくとも一方の素子定数を変
える場合の他、一方の移相回路に含まれるＬＲ回路を構
成する抵抗とインダクタの少なくとも一方の素子定数を
変える場合が考えられる。この場合には、いずれか一方
の移相回路において、一方端が接地されている素子の素
子定数を変えるほうが容易である。また、全ての抵抗や
インダクタの各素子定数を固定して、発振周波数が固定
の発振器を構成することもできる。

【０１６０】また、上述した実施例においては、オペア
ンプを用いて移相回路10、30を構成することにより安定
度の高い回路を構成することができるが、この実施例の
ような使い方をする場合にはオフセット電圧や電圧利得
はそれほど高性能なものが要求されないため、所定の増
幅度を有する差動入力増幅器を各移相回路内のオペアン
プの代わりに使用するようにしてもよい。

【０１６１】図３２は、オペアンプの構成の中で各実施
例の移相回路の動作に必要な部分を抽出した回路図であ
り、全体が所定の増幅度を有する差動入力増幅器として
動作する。同図に示す差動入力増幅器は、ＦＥＴにより
構成された差動入力段100と、この差動入力段100に定電
流を与える定電流回路102と、定電流回路102に所定のバ
イアス電圧を与えるバイアス回路104と、差動入力段100
に接続された出力アンプ106とによって構成されてい
る。同図に示すように、実際のオペアンプに含まれるオ
フセット調整回路等を省略して、差動入力増幅器の構成
を簡略化することができる。このように、回路の簡略化
を行うことにより、動作周波数の上限を高くすることが
できるため、その分この差動入力増幅器を用いて構成し
た発振器１等の動作周波数の上限を高くすることができ
る。

【０１６２】また、上述した各実施例の発振器は、発振
器を構成する２つの移相回路の中の１つの回路から、あ
るいは２つの移相回路と非反転回路50あるいは位相反転
回路80の中の１つの回路から正弦波信号を取り出すよう
にしたが、発振器を構成する２つの回路あるいは３つの
回路から正弦波信号を取り出すようにしてもよい。特
に、発振器を構成する２つの移相回路10あるいは30の各
時定数を同じに設定した場合には、各移相回路における
位相シフト量が９０°となるため、互いに位相が９０°
ずれた２相出力を取り出すことができる。また、位相反
転回路80とその前段の移相回路からは、互いに位相が反
転した２相出力を取り出すことができる。

【０１６３】

【発明の効果】以上の各実施例に基づく説明から明らか
なように、発振周波数が高い場合にはこの発明の発振器
を構成する各素子は集積回路の製法によって形成するこ
とが可能であるから、発振器を半導体ウエハ上に集積回
路として小型に形成でき、大量生産によって安価に作る
ことができる。また、各移相回路内のインダクタをイン
ダクタンス変換回路を用いて大きいほうに変換すること
ができ、発振周波数を低周波化することもできる。

【０１６４】特に、各移相回路におけるＬＲ回路の可変
抵抗としてＦＥＴのソース・ドレイン間のチャネルを使
用し、このＦＥＴのゲートに印加する制御電圧を変化さ
せてチャネルの抵抗を変化させるように構成すると、制
御電圧を印加する配線のインダクタンスや静電容量の影
響を回避することができ、ほぼ設計どおりの理想的な特
性を備えた発振器を得ることができる。

【０１６５】また、従来のＬＣ共振を利用した発振器に
おいては、発振周波数ωが１／√ＬＣであるから、発振
周波数を調整するために静電容量Ｃまたはインダクタン
スＬを変化させると、発振周波数はその変化量の平方根
に比例して変化するが、この発明の発振器では発振周波
数ωが例えばＲ／Ｌであって、発振周波数は抵抗値Ｒに
比例して変化させることができるので、発振周波数の大
幅な変更および調整が可能となる。また、インダクタン
スＬは小さくすることが容易であるため、発振周波数の
高周波化を図ることが容易であり、高い発振周波数を有
する発振器を実現することができる。

【図面の簡単な説明】

【図１】この発明を適用した第１実施例の発振器の構成
を示す回路図、

【図２】図１に示した前段の移相回路の構成を抜き出し
て示した図、

【図３】前段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図４】図１に示した後段の移相回路の構成を抜き出し
て示した図、

【図５】後段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図６】２つの移相回路の全体を伝達関数Ｋ1を有する
回路に置き換えたシステム図、

【図７】図６に示すシステムをミラーの定理によって変
換したシステム図、

【図８】第１実施例の発振器の変形例を示す図、

【図９】第２実施例の発振器の構成を示す回路図、

【図１０】第３実施例の発振器の構成を示す回路図、

【図１１】移相回路と非反転回路との接続形態を示す
図、

【図１２】移相回路と非反転回路との接続形態を示す
図、

【図１３】移相回路と位相反転回路との接続形態を示す
図、

【図１４】移相回路と位相反転回路との接続形態を示す
図、

【図１５】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図１６】移相回路のインダクタを可変インダクタに置
き換えた移相回路の構成を示す図、

【図１７】可変インダクタの一例を示す図、

【図１８】図１７に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図１９】図１８のＡ−Ａ線拡大断面図、

【図２０】図１７に示した可変インダクタの変形例を示
す図、

【図２１】図１７に示した可変インダクタの変形例を示
す図、

【図２２】図１７に示した可変インダクタの変形例を示
す図、

【図２３】可変インダクタの他の例を示す図、

【図２４】図２３に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図２５】図２４のＢ−Ｂ線拡大断面図、

【図２６】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図、

【図２７】図２６に示した回路を伝達関数を用いて表し
た図、

【図２８】図２７に示す構成をミラーの定理によって変
換した図、

【図２９】図２６に含まれる２つのオペアンプを含む増
幅器全体をエミッタホロワ回路に置き換えたインダクタ
ンス変換回路の構成を示す図、

【図３０】図２９の回路をソースホロワ回路によって実
現した構成を示す図、

【図３１】インダクタンス変換回路の変形例を示す図、

【図３２】オペアンプの構成の中でこの発明の移相回路
の動作に必要な部分を抽出した回路図、

【図３３】従来の正弦波発振器の一例を示す回路図、

【図３４】従来の正弦波発振器の一例を示す回路図であ
る。

【符号の説明】

１発振器 10、30 移相回路 12、32 オペアンプ（演算増幅器） 16、36 可変抵抗 17、37 インダクタ 18、20、38、40 抵抗 50 非反転回路 70 帰還抵抗 92 出力端子

Claims

【特許請求の範囲】

【請求項１】反転入力端子に第１の抵抗の一方端が接
続されており前記第１の抵抗を介して交流信号が入力さ
れる差動入力増幅器と、前記差動入力増幅器の反転入力
端子と出力端子との間に接続された第２の抵抗と、前記
第１の抵抗の他方端に接続された第３の抵抗およびイン
ダクタからなる直列回路とを含み、前記第３の抵抗およ
び前記インダクタの接続部を前記差動入力増幅器の非反
転入力端子に接続した２つの移相回路を備え、縦続接続された前記２つの移相回路の後段の出力を前段
の入力側に帰還させるとともに、前記２つの移相回路の
いずれか一方から正弦波発振出力を取り出すことを特徴
とする発振器。
【請求項２】請求項１において、前記２つの移相回路から２相出力を取り出すことを特徴
とする発振器。
【請求項３】反転入力端子に第１の抵抗の一方端が接
続されており前記第１の抵抗を介して交流信号が入力さ
れる差動入力増幅器と、前記差動入力増幅器の反転入力
端子と出力端子との間に接続された第２の抵抗と、前記
第１の抵抗の他方端に接続された第３の抵抗およびイン
ダクタからなる直列回路とを含み、前記第３の抵抗およ
び前記インダクタの接続部を前記差動入力増幅器の非反
転入力端子に接続した２つの移相回路と、入力される交流信号の位相を変えずに出力する非反転回
路と、を備え、前記２つの移相回路および前記非反転回路のそ
れぞれを縦続接続し、これら縦続接続された複数の回路
の中の最終段の出力を初段の入力側に帰還させるととも
に、これら複数の回路のいずれかから正弦波発振出力を
取り出すことを特徴とする発振器。
【請求項４】請求項３において、前記２つの移相回路および前記非反転回路から２相出力
を取り出すことを特徴とする発振器。
【請求項５】請求項１〜４のいずれかにおいて、前記直列回路を構成する前記第３の抵抗および前記イン
ダクタの接続の仕方を、前記２つの移相回路において反
対にしたことを特徴とする発振器。
【請求項６】反転入力端子に第１の抵抗の一方端が接
続されており前記第１の抵抗を介して交流信号が入力さ
れる差動入力増幅器と、前記差動入力増幅器の反転入力
端子と出力端子との間に接続された第２の抵抗と、前記
第１の抵抗の他方端に接続された第３の抵抗およびイン
ダクタからなる直列回路とを含み、前記第３の抵抗およ
び前記インダクタの接続部を前記差動入力増幅器の非反
転入力端子に接続した２つの移相回路と、入力される交流信号の位相を反転して出力する位相反転
回路と、を備え、前記２つの移相回路および前記移相反転回路の
それぞれを縦続接続し、これら縦続接続された複数の回
路の中の最終段の出力を初段の入力側に帰還させるとと
もに、これら複数の回路のいずれかから正弦波発振出力
を取り出すことを特徴とする発振器。
【請求項７】請求項６において、前記２つの移相回路および前記位相反転回路から２相出
力を取り出すことを特徴とする発振器。
【請求項８】請求項６または７において、前記直列回路を構成する前記第３の抵抗および前記イン
ダクタの接続の仕方を、前記２つの移相回路において同
じにしたことを特徴とする発振器。
【請求項９】請求項１〜８のいずれかにおいて、前記差動入力増幅器は演算増幅器であることを特徴とす
る発振器。
【請求項１０】請求項１〜９のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記第
３の抵抗を可変抵抗により形成し、この抵抗値を変える
ことにより、発振周波数を変化させることを特徴とする
発振器。
【請求項１１】請求項１０において、前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
ト電圧を変えてチャネル抵抗を変えることを特徴とする
発振器。
【請求項１２】請求項１０において、前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
ＦＥＴとを並列接続することにより形成し、極性が異な
る各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗
を変えることを特徴とする発振器。
【請求項１３】請求項１〜９のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記イ
ンダクタが有するインダクタンスを変えることにより、
発振周波数を変化させることを特徴とする発振器。
【請求項１４】請求項１３において、前記インダクタは、基板上にほぼ平面状に渦巻き形状に形成されたインダク
タ導体と、前記基板上であって前記インダクタ導体とほぼ同心状に
形成されており、所定の直流バイアス電流が流される制
御用導体と、前記インダクタ導体と前記制御用導体とを覆うように形
成された磁性体と、を備え、前記制御用導体に流す直流バイアス電流を変え
て前記インダクタ導体の両端に現れるインダクタンスを
変化させることを特徴とする発振器。
【請求項１５】請求項１３において、前記インダクタは、基板上にほぼ平面状に渦巻き形状に形成されたインダク
タ導体と、前記基板上であって前記インダクタ導体に隣接する位置
にほぼ平面状で渦巻き形状に形成されており、所定の直
流バイアス電流が流される制御用導体と、前記インダクタ導体と前記制御用導体の各渦巻き中心を
貫通するように環状に形成された磁性体と、を備え、前記制御用導体に流す直流バイアス電流を変え
て前記インダクタ導体の両端に現れるインダクタンスを
変化させることを特徴とする発振器。
【請求項１６】請求項１〜９のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記第
３の抵抗として抵抗値が固定の複数の抵抗を有してお
り、スイッチ切り換えにより選択的に接続することによ
り、発振周波数を変化させることを特徴とする発振器。
【請求項１７】請求項１〜９のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記イ
ンダクタとしてインダクタンスが固定の複数のインダク
タを有しており、スイッチ切り換えにより選択的に接続
することにより、発振周波数を変化させることを特徴と
する発振器。
【請求項１８】請求項１〜９のいずれかにおいて、前記２つの移相回路の少なくとも一方に含まれる前記イ
ンダクタを、利得を０から１の間に設定した増幅器と、
前記増幅器の入出力間に並列接続されたインダクタ素子
に置き換えることにより、前記増幅器の入力側からみた
インダクタンスを実際に前記インダクタ素子が有するイ
ンダクタンスよりも大きくすることを特徴とする発振
器。
【請求項１９】請求項１８において、前記増幅器の利得を可変して前記増幅器の入力側からみ
たインダクタンスを変えることにより、発振周波数を変
化させることを特徴とする発振器。
【請求項２０】演算増幅器と、入力された交流信号が
印加される抵抗およびインダクタよりなる時定数回路
と、前記時定数回路に発生した信号を前記演算増幅器の
非反転入力端子に入力する回路と、前記演算増幅器の反
転入力端子に接続され、入力信号が印加される入力抵抗
および前記演算増幅器の出力端子と反転入力端子との間
に接続された帰還抵抗とを有し、入力された交流信号を
互いに反対方向に移相する２段の移相回路と、後段の移相回路の出力を前段の移相回路の入力へ帰還す
る帰還側インピーダンス素子と、を備えることを特徴とする発振器。
【請求項２１】演算増幅器と、入力された交流信号が
印加される抵抗およびインダクタよりなる時定数回路
と、前記時定数回路に発生した信号を前記演算増幅器の
非反転入力端子に入力する回路と、前記演算増幅器の反
転入力端子に接続され、入力信号が印加される入力抵抗
および前記演算増幅器の出力端子と反転入力端子との間
に接続された帰還抵抗とを有し、交流信号を同じ方向に
移相する２段の移相回路と、前記２段の移相回路のうち、１段の移相回路の出力の位
相を反転する位相反転回路と、前記２段の移相回路および前記位相反転回路を含む閉回
路を形成する帰還側インピーダンス素子と、を備えることを特徴とする発振器。
【請求項２２】請求項２０または２１において、前段の移相回路の時定数回路の抵抗および／または後段
の移相回路の時定数回路の抵抗を変化させて発振周波数
を調整することを特徴とする発振器。
【請求項２３】請求項２０または２１において、発振周波数の調整を行う抵抗をＦＥＴのチャネルで形成
することを特徴とする発振器。
【請求項２４】請求項１〜２３のいずれかにおいて、半導体集積回路として形成することを特徴とする発振
器。