JPH0865101A - 同調増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 同調周波数と最大減衰量とを互いに干渉する
ことなく、任意に調整し得る同調増幅器を得ること。 【構成】 ＦＥＴのソースおよびドレインに発生する同
相および逆相の信号をキャパシタあるいは抵抗を介して
合成することにより所定の位相シフトを行う２つの移相
回路10、30と、後段の移相回路30の出力信号の位相を変
えずに増幅する非反転回路50と、帰還抵抗70および入力
抵抗74のそれぞれを介することにより非反転回路50から
出力される信号と入力端子90に入力される入力信号とを
所定の割合で加算する加算回路とを含んで構成されてい
る。移相回路10、30内のインダクタと抵抗からなる直列
回路の時定数を変化させて同調周波数を調整し、入力抵
抗74と帰還抵抗70の抵抗比を変化させて最大減衰量を調
整する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、同調周波数と最大減
衰量とを互いに干渉することなく、任意に調整し得る同
調増幅器に関する。

【０００２】

【従来の技術】同調増幅器として従来より能動素子およ
びリアクタンス素子を使用した各種の増幅回路が提案さ
れ実用化されている。

【０００３】

【発明が解決しようとする課題】従来の同調増幅器にお
いては、同調周波数を調整すると、ＬＣ回路に依存する
Ｑと利得が変化し、最大減衰量を調整すると同調周波数
が変化したり、また、図３８の特性曲線ＡおよびＢに示
すように、最大減衰量を調整すると同調周波数における
利得が変化するので、同調周波数、同調周波数における
利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことな
く調整することは極めて困難であった。

【０００４】さらに、同調周波数および最大減衰量を調
整し得る同調増幅器を集積回路によって形成することも
困難であった。

【０００５】そこで、この発明は、このような課題を解
決するために考えられたものである。

【０００６】

【課題を解決するための手段】上述した課題を解決する
ために、この発明の同調増幅器は、入力信号が一方端に
入力される入力側インピーダンス素子と、帰還信号が一
方端に入力される帰還側インピーダンス素子とを含んで
おり、前記入力信号と前記帰還信号とを加算する加算回
路と、入力された交流信号を同相および逆相の交流信号
に変換して出力する変換手段と、前記変換手段によって
変換された一方の交流信号をインダクタを介して他方の
交流信号を抵抗を介して合成する合成手段とを含む２つ
の移相回路と、入力される交流信号の位相を変えずに所
定の増幅度で増幅して出力する非反転回路と、を備え、
前記２つの移相回路および前記非反転回路のそれぞれを
縦続接続し、これら縦続接続された複数の回路の中の初
段の回路に対して前記加算回路によって加算された信号
を入力するとともに、最終段の回路から出力される信号
を前記帰還信号として前記帰還側インピーダンス素子の
一方端に入力し、これら複数の回路のいずれかの出力を
同調信号として出力することを特徴とする。

【０００７】また、この発明の同調増幅器は、入力信号
が一方端に入力される入力側インピーダンス素子と、帰
還信号が一方端に入力される帰還側インピーダンス素子
とを含んでおり、前記入力信号と前記帰還信号とを加算
する加算回路と、入力された交流信号を同相および逆相
の交流信号に変換して出力する変換手段と、前記変換手
段によって変換された一方の交流信号をインダクタを介
して他方の交流信号を抵抗を介して合成する合成手段と
を含む２つの移相回路と、入力される交流信号の位相を
反転するとともに所定の増幅度で増幅して出力する位相
反転回路と、を備え、前記２つの移相回路および前記位
相反転回路のそれぞれを縦続接続し、これら縦続接続さ
れた複数の回路の中の初段の回路に対して前記加算回路
によって加算された信号を入力するとともに、最終段の
回路から出力される信号を前記帰還信号として前記帰還
側インピーダンス素子の一方端に入力し、これら複数の
回路のいずれかの出力を同調信号として出力することを
特徴とする。

【０００８】また、この発明の同調増幅器は、入力側イ
ンピーダンス素子を介して入力された交流信号を同相お
よび逆相の交流信号に変換して出力する変換手段と、変
換された前記２つの交流信号を第１のインダクタおよび
第１の抵抗を介して合成して移相する手段とよりなる第
１の移相回路と、前記第１の移相回路で移相された交流
信号を同相および逆相の交流信号に変換して出力する変
換手段と、変換された前記２つの交流信号を第２の抵抗
および第２のインダクタを介して合成して、前記第１の
移相回路とは反対方向に移相する手段とよりなる第２の
移相回路と、前記第２の移相回路の出力を帰還側インピ
ーダンス素子を介して前記第１の移相回路の変換手段の
入力へ帰還する回路と、を備えることを特徴とする。

【０００９】また、この発明の同調増幅器は、入力抵抗
を介して入力された交流信号を同相および逆相の交流信
号に変換して出力する変換手段と、変換された前記２つ
の交流信号を第１のインダクタおよび第１の抵抗を介し
て合成して移相する手段とよりなる第１の移相回路と、
前記第１の移相回路で移相された交流信号を同相および
逆相の交流信号に変換して出力する変換手段と、変換さ
れた前記２つの交流信号を第２の抵抗および第２のイン
ダクタを介して合成して、前記第１の移相回路と同じ方
向に移相する第２の移相回路と、前記第２の移相回路の
出力の位相を反転して出力する位相反転回路と、前記位
相反転回路の出力を帰還抵抗を介して前記第１の移相回
路の変換手段の入力へ帰還する回路と、を備えることを
特徴とする。

【００１０】

【実施例】以下、この発明を適用した一実施例の同調増
幅器について、図面を参照しながら具体的に説明する。

【００１１】以下の実施例の同調増幅器の特徴は、入力
側インピーダンス素子（例えば入力抵抗）を介して入力
された交流信号の位相をシフトさせる前段の移相回路
と、前段の移相回路とは入出力電圧間の位相関係が反対
となるように交流信号の位相をシフトさせる後段の移相
回路と、後段の移相回路の出力を位相を変えずに所定の
増幅度で増幅して出力する非反転回路と、非反転回路の
出力を前段の移相回路の入力に帰還させる帰還側インピ
ーダンス素子（例えば帰還抵抗）とを備え、システム全
体の利得をほぼ１に設定し、閉回路の位相差の総和が０
°となる周波数で同調増幅動作をさせることにある。

【００１２】あるいは、以下の実施例の同調増幅器の特
徴は、入力側インピーダンス素子を介して入力された交
流信号の位相をシフトさせる前段の移相回路と、前段の
移相回路と入出力電圧間の位相関係が同じになるように
交流信号の位相をシフトさせる後段の移相回路と、後段
の移相回路の出力の位相を反転するとともに所定の増幅
度で増幅して出力する位相反転回路と、位相反転回路の
出力を前段の移相回路の入力に帰還させる帰還側インピ
ーダンス素子とを備え、システム全体の利得をほぼ１に
設定し、閉回路の位相差の総和が０°となる周波数で同
調増幅動作をさせることにある。

【００１３】（第１実施例）図１は、この発明を適用し
た第１実施例の同調増幅器の構成を示す回路図である。
同図に示す同調増幅器１は、それぞれが入力信号の位相
を所定量シフトさせることにより所定の周波数において
合計で０°の位相シフトを行う２つの移相回路10、30
と、移相回路30の出力信号の位相を変えずに所定の増幅
度で増幅して出力する非反転回路50と、帰還抵抗70およ
び入力抵抗74（入力抵抗74は帰還抵抗70のｎ倍の抵抗値
を有しているものとする）のそれぞれを介することによ
り非反転回路50から出力される信号（帰還信号）と入力
端子90に入力される信号（入力信号）とを所定の割合で
加算する加算回路とを含んで構成されている。

【００１４】図２は、図１に示した前段の移相回路10の
構成を抜き出して示したものである。同図に示す前段の
移相回路10は、ゲートが入力端22に接続されたＦＥＴ12
と、このＦＥＴ12のソース・ドレイン間に直列に接続さ
れた可変抵抗14およびインダクタ17と、ＦＥＴ12のドレ
インと正電源との間に接続された抵抗18と、ＦＥＴ12の
ソースと負電源との間に接続された抵抗20とを含んで構
成されている。

【００１５】なお、インダクタ17とＦＥＴ12のドレイン
との間に挿入されているキャパシタ19は直流電流阻止用
であり、そのインピーダンスは動作周波数において極め
て小さく、すなわち大きな静電容量を有している。ま
た、図１に示した移相回路10の前段に設けられたキャパ
シタ72も直流電流阻止用であり、そのインピーダンスは
動作周波数において極めて小さく、すなわち大きな静電
容量を有している。さらに、直列接続された２つの抵抗
25、26は、電源電圧を分圧してＦＥＴ12に適切なバイア
ス電圧を印加するためのものである。

【００１６】ここで、上述したＦＥＴ12のソースおよび
ドレインに接続された２つの抵抗20、18の抵抗値はほぼ
等しく設定されており、入力端22に印加される入力電圧
の交流成分に着目すると、位相が一致した信号がＦＥＴ
12のソースから、位相が反転した信号がＦＥＴ12のドレ
インからそれぞれ出力されるようになっている。

【００１７】この実施例では、正電源と負電源によって
電源電圧を印加しているが、負電源側をアースに置き換
えて単一電源で動作させてもよい。さらに、ＦＥＴ12は
セルフバイアスとすることができることから、抵抗25を
省略して抵抗26のみによってＦＥＴ12のバイアス電圧を
印加するようにしてもよい。

【００１８】このような構成を有する移相回路10におい
て、所定の交流信号が入力端22に入力されると、すなわ
ちＦＥＴ12のゲートに所定の交流電圧（入力電圧）が印
加されると、ＦＥＴ12のソースにはこの入力電圧と同相
の交流電圧が現れ、反対にＦＥＴ12のドレインにはこの
入力電圧と逆相であってソースに現れる電圧と振幅が等
しい交流電圧が現れる。このソースおよびドレインに現
れる交流電圧の振幅をともにＥiとする。

【００１９】このＦＥＴ12のソース・ドレイン間には可
変抵抗14とインダクタ17とにより構成される直列回路が
接続されている。したがって、ＦＥＴ12のソースおよび
ドレインに現れる電圧のそれぞれを可変抵抗14あるいは
インダクタ17を介して合成した信号が出力端24から出力
される。

【００２０】図３は、移相回路10の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。

【００２１】ＦＥＴ12のソースとドレインにはそれぞれ
入力電圧と同相および逆相であって電圧振幅がＥiの交
流電圧が現れるため、ソース・ドレイン間の電位差（交
流成分）は２Ｅiとなる。また、インダクタ17の両端に
現れるＶL1と可変抵抗14の両端に現れる電圧ＶR1とは互
いに９０°位相がずれており、これらをベクトル的に合
成（加算）したものが、ＦＥＴ12のソース・ドレイン間
の電位差２Ｅiに等しくなる。

【００２２】したがって、図３に示すように、電圧Ｅi
の２倍を斜辺とし、インダクタ17の両端電圧ＶL1と可変
抵抗14の両端電圧ＶR1とが直交する２辺を構成する直角
三角形を形成することになる。このため、入力信号の振
幅が一定で周波数のみが変化した場合には、図３に示す
半円の円周に沿ってインダクタ17の両端電圧ＶL1と可変
抵抗14の両端電圧ＶR1とが変化する。

【００２３】ところで、インダクタ17と可変抵抗14の接
続点と負電源との電位差を出力電圧Ｅoとして取り出す
ものとすると、この出力電圧Ｅoは、図３に示した半円
においてその中心点を始点とし、電圧ＶL1と電圧ＶR1と
が交差する円周上の一点を終点とするベクトルで表すこ
とができ、その大きさは半円の半径Ｅiに等しくなる。
しかも、入力信号の周波数が変化しても、このベクトル
の終点は円周上を移動するだけであるため、周波数に応
じて出力振幅が変化しない安定した出力を得ることがで
きる。

【００２４】また、図３から明らかなように、電圧ＶL1
と電圧ＶR1とは円周上で直角に交わるため、理論的には
ＦＥＴ12のゲートに印加される入力電圧と電圧ＶL1との
位相差は、周波数ωが０から∞まで変化するに従って９
０°から０°まで変化する。そして、移相回路10全体の
位相シフト量φ1はその２倍であり、周波数に応じて１
８０°から０°まで変化する。

【００２５】次に、上述した入出力電圧間の関係を定量
的に検証する。図４は、上述した移相回路10を等価的に
表した図である。

【００２６】ＦＥＴ12のソースおよびドレインには、Ｆ
ＥＴ12のゲートに印加される入力電圧と同相あるいは逆
相の電圧がそれぞれ発生するため、これら２つの電圧を
発生する２つの電圧源27、28に置き換えて考えることが
できる。このとき、図４に示す等価回路の閉ループに流
れる電流Ｉは、インダクタ17のインダクタンスをＬ、可
変抵抗14の抵抗値をＲとすると、

【数１】 となる。また、図４に示す出力端24と負電源との電位差
を出力電圧Ｅoとして取り出すものとすると、電圧Ｅiと
出力電圧Ｅoを加算した電圧がインダクタ17の両端電圧
に等しいことから、

【数２】 の関係が成立する。上述した(2)式に(1)式を代入して計
算すると、

【数３】 となる。ここで、ＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）と
した。

【００２７】この(3)式においてｓ＝ｊωを代入して変
形すると、

【数４】 となる。(4)式から出力電圧Ｅoの絶対値を求めると、

【数５】 となる。すなわち、(5)式は、この実施例の移相回路10
は入出力間の位相がどのように回転しても、その出力信
号の振幅は一定であることを表している。

【００２８】また、(4)式から出力電圧Ｅoの入力電圧に
対する位相シフト量φ1を求めると、

【数６】 となる。この(6)式から、例えば、ωがほぼ１／Ｔ（＝
Ｒ／Ｌ）となるような周波数における位相シフト量φ1
はほぼ９０°となる。しかも、可変抵抗14の抵抗値Ｒを
可変することにより、位相シフト量φ1がほぼ９０°と
なる周波数ωを変化させることができる。

【００２９】図５は、図１に示した後段の移相回路30の
構成を抜き出して示したものである。同図に示す後段の
移相回路30は、ゲートが入力端42に接続されたＦＥＴ32
と、このＦＥＴ32のソース・ドレイン間に直列に接続さ
れたインダクタ37および可変抵抗34と、ＦＥＴ32のドレ
インと正電源との間に接続された抵抗38と、ＦＥＴ32の
ソースと負電源との間に接続された抵抗40とを含んで構
成されている。

【００３０】移相回路10と同様に、図５に示したＦＥＴ
32のソースおよびドレインに接続された２つの抵抗40、
38の抵抗値はほぼ等しく設定されており、入力端42に印
加される入力電圧の交流成分に着目すると、位相が一致
した信号がＦＥＴ32のソースから、位相が反転した信号
がＦＥＴ32のドレインからそれぞれ出力されるようにな
っている。

【００３１】また、インダクタ37とＦＥＴ32のソースと
の間に挿入されているキャパシタ39は直流電流阻止用で
あり、そのインピーダンスは動作周波数において極めて
小さく、すなわち大きな静電容量を有している。図１に
示した移相回路30の前段に設けられたキャパシタ48も直
流電流阻止用であり、交流成分のみが移相回路30に入力
される。また、抵抗46はＦＥＴ32に適切なバイアス電圧
を印加するためのものである。

【００３２】このような構成を有する移相回路30におい
て、所定の交流信号が入力端42に入力されると、すなわ
ちＦＥＴ32のゲートに所定の交流電圧（入力電圧）が印
加されると、ＦＥＴ32のソースにはこの入力電圧と同相
の交流電圧が現れ、反対にＦＥＴ32のドレインにはこの
入力電圧と逆相であってソースに現れる電圧と振幅が等
しい交流電圧が現れる。このソースおよびドレインに現
れる交流電圧の振幅をともにＥiとする。

【００３３】このＦＥＴ32のソース・ドレイン間にはイ
ンダクタ37と可変抵抗34とにより構成される直列回路が
接続されている。したがって、ＦＥＴ32のソースおよび
ドレインに現れる電圧のそれぞれをインダクタ37あるい
は可変抵抗34を介して合成した信号が出力端44から出力
される。

【００３４】ＦＥＴ32のソースとドレインにはそれぞれ
入力電圧と同相および逆相であって電圧振幅がＥiの交
流電圧が現れるため、ソース・ドレイン間の電位差は２
Ｅiとなる。また、可変抵抗34の両端に現れる電圧ＶR2
とインダクタ37の両端に現れる電圧ＶL2とは互いに９０
°位相がずれており、これらをベクトル的に加算したも
のが、ＦＥＴ32のソース・ドレイン間の電位差２Ｅiに
等しくなる。

【００３５】したがって、図６に示すように、電圧Ｅi
の２倍を斜辺とし、可変抵抗34の両端電圧ＶR2とインダ
クタ37の両端電圧ＶL2とが直交する２辺を構成する直角
三角形を形成することになる。このため、入力信号の振
幅が一定で周波数のみが変化した場合には、図６に示す
半円の円周に沿って可変抵抗34の両端電圧ＶR2とインダ
クタ37の両端電圧ＶL2とが変化する。

【００３６】インダクタ37と可変抵抗34の接続点と負電
源との電位差を出力電圧Ｅoとして取り出すものとする
と、この出力電圧Ｅoは、図６に示した半円においてそ
の中心点を始点とし、電圧ＶR2と電圧ＶL2とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅiに等しくなる。しかも、入
力信号の周波数が変化しても、このベクトルの終点は円
周上を移動するだけであるため、周波数に応じて出力振
幅が変化しない安定した出力を得ることができる。

【００３７】また、図６から明らかなように、電圧ＶR2
と電圧ＶL2とは円周上で直角に交わるため、理論的には
ＦＥＴ32のゲートに印加される入力電圧と電圧ＶR2との
位相差は、周波数ωが０から∞まで変化するに従って０
°から９０°まで変化する。そして、移相回路30全体の
位相シフト量φ2はその２倍であり、周波数に応じて０
°から１８０°まで変化する。

【００３８】次に、上述した入出力電圧間の関係を定量
的に検証する。図７は、上述した移相回路30を等価的に
表した図である。

【００３９】ＦＥＴ32のソースおよびドレインには、ゲ
ートに印加される入力電圧と同相あるいは逆相の電圧が
それぞれ発生するため、上述した移相回路10の場合と同
様に、これら２つの電圧を発生する２つの電圧源27、28
に置き換えて考えることができる。このとき、図７に示
す等価回路の閉ループに流れる電流Ｉは、可変抵抗34の
抵抗値をＲ、インダクタ37のインダクタンスをＬとする
と、上述した(1)式で表すことができる。したがって、
図７に示す出力端44と負電源との電位差を出力電圧Ｅo
として取り出すものとすると、電圧Ｅiと出力電圧Ｅoを
加算した電圧が可変抵抗34の両端電圧に等しいことか
ら、

【数７】 の関係が成立する。上述した(7)式に(1)式を代入して計
算すると、

【数８】 となる。ここで、移相回路10の場合と同様にＬＲ回路の
時定数をＴとした。

【００４０】この(8)式においてｓ＝ｊωを代入して変
形すると、

【数９】 となる。

【００４１】上述した(8)式および(9)式は、移相回路10
について計算した(3)式および(4)式と符号のみ異なって
いる。したがって、出力電圧Ｅoの絶対値は(5)式をその
まま適用することができ、移相回路30は、入出力間の位
相がどのように回転しても、その出力信号の振幅は一定
であることを表している。

【００４２】また、(9)式から出力電圧Ｅoの入力電圧に
対する位相シフト量φ2を求めると、

【数１０】 となる。この(10)式から、例えば、ωがほぼ１／Ｔ（＝
Ｒ／Ｌ）となるような周波数における位相シフト量φ2
はほぼ９０°となる。しかも、可変抵抗34の抵抗値Ｒを
可変することにより、位相シフト量φ2がほぼ９０°と
なる周波数ωを変化させることができる。

【００４３】このようにして、２つの移相回路10、30の
それぞれにおいて位相が所定量シフトされる。しかも、
図３および図６に示すように、各移相回路10、30におけ
る入出力電圧の相対的な位相関係は反対方向であって、
ある周波数において２つの移相回路10、30の全体により
位相シフト量が０°の信号が出力される。

【００４４】また、図１に示した非反転回路50は、ドレ
インと正電源との間に抵抗54が、ソースと負電源との間
に抵抗56がそれぞれ接続されたＦＥＴ52と、ベースがＦ
ＥＴ52のドレインに接続されているとともにコレクタが
抵抗60を介してソースに接続されたトランジスタ58とを
含んで構成されている。なお、非反転回路50の前段に設
けられた抵抗62はＦＥＴ52に適切なバイアス電圧を印加
するためのものであり、キャパシタ64は移相回路30の出
力から直流成分を取り除く直流電流阻止用であって交流
成分のみが非反転回路50に入力される。

【００４５】ＦＥＴ52は、ゲートに交流信号が入力され
ると、逆相の信号をドレインから出力する。また、トラ
ンジスタ58は、ベースにこの逆相の信号が入力される
と、さらに位相を反転した信号、すなわちＦＥＴ52のゲ
ートに入力された信号の位相を基準に考えると同相の信
号をコレクタから出力し、この同相の信号が非反転回路
50から出力される。

【００４６】この非反転回路50の出力は、出力端子92か
ら同調増幅器１の出力として取り出されるとともに、帰
還抵抗70を介して前段の移相回路10の入力側に帰還され
ており、この帰還された信号と入力抵抗74を介して入力
される信号とが加算され、この加算された電圧が移相回
路10の入力端（図２に示した入力端22）に印加されてい
る。

【００４７】また、上述した非反転回路50の増幅度は、
上述した抵抗54、56、60の各抵抗値によって決まり、こ
れら各抵抗の抵抗値を調整することにより、図１に構成
を示す同調増幅器１のループゲインがほぼ１に設定され
ている。すなわち、実際には信号振幅の減衰が生じてル
ープゲインが１よりかなり小さくなるため、この減衰分
を非反転回路50による増幅で補うことにより、ループゲ
インをほぼ１に設定することが可能となる。

【００４８】図８は、上述した構成を有する２つの移相
回路10、30および非反転回路50の全体を伝達関数Ｋ1を
有する回路に置き換えたシステム図であり、伝達関数Ｋ
1を有する回路と並列に抵抗Ｒ0を有する帰還抵抗70が、
直列に帰還抵抗70のｎ倍の抵抗値（ｎＲ0）を有する入
力抵抗74が接続されている。図９は、図８に示すシステ
ムをミラーの定理によって変換したシステム図であり、
変換後のシステム全体の伝達関数Ａは、

【数１１】 で表すことができる。

【００４９】ところで、(3)式から明らかなように、前
段の移相回路10の伝達関数Ｋ2は、

【数１２】 であり、(8)式から明らかなように、後段の移相回路30
の伝達関数Ｋ3は、

【数１３】 である。したがって、移相回路10、30を２段縦続接続し
た場合の全体の伝達関数Ｋ1は、

【数１４】 となる。なお、上述したように実際には２つの移相回路
10、30の後段に非反転回路50を接続してループゲインを
ほぼ１に設定しているが、(12)式および(13)式によって
表される伝達関数Ｋ2、Ｋ3は各移相回路において信号振
幅の減衰が生じないものとして求めたものであり、(14)
式により求めた伝達関数Ｋ1は、２つの移相回路10、30
に非反転回路50を接続した全体の伝達関数と同じとな
る。この(14)式を上述した(11)式に代入すると、

【数１５】 となる。

【００５０】この(15)式によれば、ω＝０（直流の領
域）のときにＡ＝−１／（２ｎ＋１）となって、最大減
衰量を与えることがわかる。また、ω＝∞のときにも最
大減衰量を与えることがわかる。さらに、ω＝１／Ｔの
同調点（２つの移相回路10の各時定数が異なる場合であ
ってそれぞれをＴ₁、Ｔ₂とした場合には、ω＝１／√
（Ｔ₁・Ｔ₂)の同調点）においてはＡ＝１であって帰還
抵抗70と入力抵抗74の抵抗比ｎに無関係であることがわ
かる。換言すれば、図１０に示すように、ｎの値を変化
させても同調点がずれることなく、かつ同調点の減衰量
も変化しない。

【００５１】このように、この実施例の同調増幅器１に
よれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても
同調周波数および同調時の利得が一定であり、最大減衰
量のみを変化させることができる。反対に、最大減衰量
は上述した抵抗比ｎによって決定されるため、各移相回
路10、30内の可変抵抗14あるいは34の抵抗値を変えて同
調周波数を変えた場合であっても、この最大減衰量に影
響を与えることはなく、同調周波数、同調周波数におけ
る利得、最大減衰量を互いに干渉しあうことなく調整す
ることができる。

【００５２】また、この実施例の同調増幅器１におい
て、インダクタ17および37は、写真触刻法等によりスパ
イラル状の導体を形成することによって半導体基板上へ
形成することが可能となるが、このようなインダクタ17
および37を用いることにより、それ以外の構成部品（Ｆ
ＥＴや抵抗あるいはキャパシタ）とともに半導体基板上
に形成することができることから、同調周波数および最
大減衰量を調整し得る同調増幅器１の全体を半導体基板
上に形成して集積回路とすることも容易である。但し、
この場合にはインダクタ17および37が有するインダクタ
ンスは極めて小さくなるため、同調周波数が高くなる。
別の見方をすれば、同調増幅器１の同調周波数はＲ／Ｌ
に比例し、この中のインダクタンスＬは集積化等により
小さくすることが容易であるため、同調周波数の高周波
化に適している。

【００５３】なお、図１に示した第１実施例の同調増幅
器１は、移相回路10、30および非反転回路50のそれぞれ
の間に直流電流阻止用のキャパシタを設けるとともにＦ
ＥＴのゲートにバイアス印加用の抵抗を接続して最適な
動作点で各回路が動作するようにしたが、図１１に示す
ように直流電流阻止用のキャパシタ等を省略した状態で
適切な動作点となるように各素子の素子定数を調整する
ようにしてもよい。

【００５４】また、第１実施例の同調増幅器１では、前
段に移相回路10を、後段に移相回路30をそれぞれ配置し
たが、これらの全体によって入出力信号間の位相シフト
量が０°となればよいことから、図１２に示すようにこ
れらの前後を入れ換えて前段に移相回路30を、後段に移
相回路10をそれぞれ配置して同調増幅器１ａを構成する
ようにしてもよい。

【００５５】また、上述したこの実施例の同調増幅器１
等に含まれる非反転回路50は、バイポーラトランジスタ
58を含んで構成したが、これをＦＥＴに置き換えて、２
段のソース接地回路によって構成するようにしてもよ
い。この場合には、同調増幅器１等に使用されるトラン
ジスタの全てがＦＥＴで統一されるため、製造プロセス
の簡略化が可能となる。

【００５６】（第２実施例）上述した第１実施例の同調
増幅器１は、構成が異なる２つの移相回路10および30を
組み合わせて構成したが、同じ構成を有する２つの移相
回路を組み合わせて同調増幅器を構成するようにしても
よい。

【００５７】図１に示す同調増幅器１に含まれる一方の
移相回路10は図２に示した基本構成を有しており、移相
回路10の入力と出力との間には(3)式で表される関係が
成立する。以下では、図２に示す構成を有する移相回路
10を(3)式中の分数の符号を用いて便宜上「−型の移相
回路」と称して説明を行う。また、図１に示す同調増幅
器１に含まれる他方の移相回路30は図５に示した基本構
成を有しており、移相回路30の入力と出力との間には
(8)式で表された関係が成立する。以下では、図５に示
す構成を有する移相回路30を(8)式中の分数の符号を用
いて便宜上「＋型の移相回路」と称して説明を行う。

【００５８】このように各移相回路を便宜上２つのタイ
プに分類した場合には、第１実施例の同調増幅器１は、
タイプが異なる２つの移相回路10および30を組み合わせ
ることにより、全体としての位相シフト量が０°となる
周波数において同調動作を行うようになっている。

【００５９】ところで、１つの−型の移相回路10の後段
に信号の位相を反転させる位相反転回路を接続した場合
のその全体の入出力間の関係に着目すると、(3)式にお
いて分数の符号「−」を反転して「＋」にすればよく、
１つの−型の移相回路の後段に位相反転回路を接続した
構成が１つの＋型の移相回路に等価であるといえる。同
様に、１つの＋型の移相回路30の後段に信号の位相を反
転させる位相反転回路を接続した場合のその全体の入出
力間の関係に着目すると、(8)式において分数の符号
「＋」を反転して「−」にすればよく、１つの＋型の移
相回路の後段に位相反転回路を接続した構成が１つの−
型の移相回路に等価であるといえる。

【００６０】したがって、第１実施例においてタイプが
異なる２つの移相回路10および30を組み合わせて同調増
幅器を構成する代わりに、同タイプの２つの移相回路と
位相反転回路を組み合わせて同調増幅器を構成すること
ができる。

【００６１】図１３は、第２実施例の同調増幅器の構成
を示す図である。同図に示す同調増幅器１ｂは、図２に
示す−型の２つの移相回路10と、後段の移相回路10の出
力信号の位相をさらに反転する位相反転回路80と、帰還
抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵
抗値のｎ倍の抵抗値を有しているものとする）のそれぞ
れを介することにより位相反転回路80から出力される信
号（帰還信号）と入力端子90に入力される信号（入力信
号）とを所定の割合で加算する加算回路とを含んで構成
されている。

【００６２】位相反転回路80は、ドレインと正電源との
間に抵抗84が、ソースと負電源との間に抵抗86がそれぞ
れ接続されたＦＥＴ82を含んで構成されている。ＦＥＴ
82のゲートに交流信号が入力されると、ＦＥＴ82のドレ
インからは位相が反転した逆相の信号が出力され、この
逆相の信号が同調増幅器１ｂの出力端子92から取り出さ
れる。この位相反転回路80は、２つの抵抗84、86の抵抗
比によって定まる所定の増幅度を有する。

【００６３】また、この位相反転回路80の出力は、帰還
抵抗70を介して前段の移相回路10の入力側に帰還されて
おり、この帰還された信号と入力抵抗74を介して入力さ
れる信号とが加算され、この加算された電圧が前段の移
相回路10の入力端（図２に示した入力端22）に印加され
る。

【００６４】このような帰還ループを形成することによ
り、ある周波数において２つの移相回路10によって位相
が１８０°シフトされ、さらに位相反転回路80によって
位相が反転され、全体として帰還ループを一巡する信号
の位相シフト量が０°となる。このとき、位相反転回路
80の増幅度を所定の値にして、同調増幅器１ｂ全体のル
ープゲインをほぼ１に設定することにより、同調動作が
行われる。

【００６５】ところで、上述した２つの移相回路10およ
び位相反転回路80を含む第２実施例の同調増幅器１ｂ
は、その全体を伝達関数Ｋ1を有する回路に置き換える
と、第１実施例の場合と同様に、図８に示すシステム図
で表すことができる。したがって、ミラーの定理によっ
て変換することにより図９に示すシステム図で表すこと
ができ、変換後のシステム全体の伝達関数Ａは(11)式で
表すことができる。

【００６６】また、移相回路10の伝達関数Ｋ2は(12)式
で表されるため、移相回路10を２段接続し、さらにその
後段に位相反転回路80を接続した場合の全体の伝達関数
Ｋ1は、

【数１６】 となる。この(16)式で求めた伝達関数Ｋ1は、(14)式で
求めた第１実施例の同調増幅器１の２つの移相回路10、
30および非反転回路50の全体の伝達関数Ｋ1と同じであ
り、同調増幅器１ｂの全体の伝達関数は(15)式に示した
Ａをそのまま適用することができる。

【００６７】したがって、第２実施例の同調増幅器１ｂ
は、第１実施例の同調増幅器１と同様の特性を有してお
り、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋
１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（２つの移相回路10の
各時定数が異なる場合であってそれぞれをＴ₁、Ｔ₂とし
た場合には、ω＝１／√（Ｔ₁・Ｔ₂)の同調点）におい
てはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎ
に無関係であって、図１０に示すようにｎの値を変化さ
せても同調点がずれることなく、かつ同調点の減衰量も
変化しない。

【００６８】このように、この実施例の同調増幅器１ｂ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路10内の可変抵抗14の抵抗値を変えて同調周波数を変
えた場合であっても、この最大減衰量に影響を与えるこ
とはなく、同調周波数、同調周波数における利得、最大
減衰量を互いに干渉しあうことなく調整することができ
る。

【００６９】また、第１実施例と同様に、インダクタ17
は写真触刻法等によりスパイラル状の導体を形成するこ
とによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（ＦＥＴや抵抗あるいはキャパシタ）と
ともに半導体基板上に形成することができることから、
同調周波数および最大減衰量を調整し得る同調増幅器１
ｂの全体を半導体基板上に形成して集積回路とすること
も容易である。また、集積化した場合には容易に同調周
波数を高周波化することができる。

【００７０】なお、図１３に示した第２実施例の同調増
幅器１ｂは、２つの移相回路10および位相反転回路80の
それぞれの間に直流電流阻止用のキャパシタを設けると
ともにＦＥＴのゲートにバイアス印加用の抵抗を接続し
て最適な動作点で各回路が動作するようにしたが、図１
４に示すように直流電流阻止用のキャパシタ等を省略し
た状態で適切な動作点となるように各素子の素子定数を
調整するようにしてもよい。

【００７１】（第３実施例）上述した第２実施例の同調
増幅器１ｂでは−型の２つの移相回路10を接続した場合
を説明したが、＋型の移相回路30を２段接続することに
より同調増幅器を構成するようにしてもよい。

【００７２】図１５は、第３実施例の同調増幅器の構成
を示す図である。同図に示す同調増幅器１ｃは、図５に
示す＋型の２つの移相回路30と、後段の移相回路30の出
力信号の位相をさらに反転する位相反転回路80と、帰還
抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵
抗値のｎ倍の抵抗値を有しているものとする）のそれぞ
れを介することにより位相反転回路80から出力される信
号（帰還信号）と入力端子90に入力される信号（入力信
号）とを所定の割合で加算する加算回路とを含んで構成
されている。

【００７３】位相反転回路80は、第２実施例において図
１３に示したものであり、ＦＥＴ82のゲートに交流信号
が入力されると、このＦＥＴ82のドレインからは位相が
反転した逆相の信号が出力される。

【００７４】上述した第１実施例で説明したように、＋
型の２つの移相回路30のそれぞれは、入力信号の周波数
ωが０から∞まで変化するにしたがって位相シフト量が
０°から１８０°まで変化する。例えば、２つの移相回
路30内のＬＲ回路の時定数が同じであると仮定し、その
値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回
路30のそれぞれにおける位相シフト量が９０°となる。
したがって、２つの移相回路30の全体によって位相が１
８０°シフトされ、さらに後段に接続された位相反転回
路80によって位相が反転され、全体として、位相が一巡
して位相シフト量が０°となる信号が位相反転回路80か
ら出力される。また、この位相反転回路80の出力は、帰
還抵抗70を介して前段の移相回路30の入力側に帰還され
ており、この帰還された信号と入力抵抗74を介して入力
される信号とが加算され、この加算された電圧が前段の
移相回路30の入力端（図５に示した入力端42）に印加さ
れている。

【００７５】このような帰還ループを形成することによ
り、ある周波数において２つの移相回路30によって位相
が１８０°シフトされ、さらに位相反転回路80によって
位相が反転され、全体として帰還ループを一巡する信号
の位相シフト量が０°となる。このとき、位相反転回路
80の増幅度を所定の値にして、同調増幅器１ｃ全体のル
ープゲインをほぼ１に設定することにより、同調動作が
行われる。

【００７６】ところで、上述した２つの移相回路30およ
び位相反転回路80を含む第３実施例の同調増幅器１ｃ
は、その全体を伝達関数Ｋ1を有する回路に置き換える
と、第１実施例の場合と同様に、図８に示すシステム図
で表すことができる。したがって、ミラーの定理によっ
て変換することにより図９に示すシステム図で表すこと
ができ、変換後のシステム全体の伝達関数Ａは(11)式で
表すことができる。

【００７７】また、(13)式から明らかなように、２つの
移相回路30のそれぞれの伝達関数Ｋ3は、(12)式で表さ
れる移相回路10の伝達関数Ｋ2と符号のみ異なっている
ことから、移相回路30を２段接続した後にさらに位相反
転回路80を接続した場合の全体の伝達関数Ｋ1は(16)式
に示したものをそのまま適用することができる。したが
って、第２実施例の同調増幅器１ｂと同様に、同調増幅
器１ｃの全体の伝達関数は(15)式に示したＡをそのまま
適用することができる。

【００７８】したがって、第３実施例の同調増幅器１ｃ
は、第１実施例の同調増幅器１等と同様の特性を有して
おり、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ
＋１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（２つの移相回路30の
各時定数が異なる場合であってそれぞれをＴ₁、Ｔ₂とし
た場合には、ω＝１／√（Ｔ₁・Ｔ₂)の同調点）におい
てはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎ
に無関係であって、図１０に示すようにｎの値を変化さ
せても同調点がずれることなく、かつ同調点の減衰量も
変化しない。

【００７９】このように、この実施例の同調増幅器１ｃ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路30内の可変抵抗34の抵抗値を変えて同調周波数を変
えた場合であっても、この最大減衰量に影響を与えるこ
とはなく、同調周波数、同調周波数における利得、最大
減衰量を互いに干渉しあうことなく調整することができ
る。

【００８０】また、第１実施例等と同様に、インダクタ
37は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ37を用いることにより、それ
以外の構成部品（ＦＥＴや抵抗あるいはキャパシタ）と
ともに半導体基板上に形成することができることから、
同調周波数および最大減衰量を調整し得る同調増幅器１
ｃの全体を半導体基板上に形成して集積回路とすること
も容易である。また、集積化した場合には容易に同調周
波数を高周波化することができる。

【００８１】なお、図１５に示した第２実施例の同調増
幅器１ｃは、２つの移相回路30および位相反転回路80の
それぞれの間に直流電流阻止用のキャパシタを設けると
ともにＦＥＴのゲートにバイアス印加用の抵抗を接続し
て最適な動作点で各回路が動作するようにしたが、図１
６に示すように直流電流阻止用のキャパシタ等を省略し
た状態で適切な動作点となるように各素子の素子定数を
調整するようにしてもよい。

【００８２】（その他の実施例）ところで、上述した各
実施例の同調増幅器は、２つの移相回路と非反転回路あ
るいは２つの移相回路と位相反転回路によって構成され
ており、接続された３つの回路の全体によって所定の周
波数において合計の位相シフト量を０°にすることによ
り所定の同調動作を行うようになっている。したがっ
て、位相シフト量だけに着目すると、３つの回路をどの
ような順番で接続するかはある程度の自由度があり、必
要に応じて接続順番を決めることができる。

【００８３】図１７および図１８は、タイプが異なる２
つの移相回路を組み合わせて同調増幅器を構成した場合
において、２つの移相回路10、30と非反転回路50の接続
状態を示す図である。なお、これらの図において、帰還
側インピーダンス素子70ａおよび入力側インピーダンス
素子74ａは、各同調増幅器の出力信号と入力信号とを所
定の割合で加算するためのものであり、最も一般的には
図１等に示すように、帰還側インピーダンス素子70ａと
して帰還抵抗70を、入力側インピーダンス素子74ａとし
て入力抵抗74を使用する。

【００８４】但し、帰還側インピーダンス素子70ａおよ
び入力側インピーダンス素子74ａは、それぞれの素子に
入力された信号の位相関係を変えることなく加算できれ
ばよいことから、帰還側インピーダンス素子70ａおよび
入力側インピーダンス素子74ａをともにキャパシタによ
り、あるいは帰還側インピーダンス素子70ａおよび入力
側インピーダンス素子74ａをともにインダクタにより形
成するようにしてもよい。または、抵抗やキャパシタあ
るいはインダクタを組み合わせることにより、インピー
ダンスの実数分および虚数分の比を同時に調整しうるよ
うにして各インピーダンス素子を形成してもよい。

【００８５】図１７(Ａ)には２つの移相回路10、30の後
段に非反転回路50を配置した構成が示されており、図１
に示した同調増幅器１に対応している。図１７(Ｂ)には
２つの移相回路30、10の後段に非反転回路50を配置した
構成が示されており、図１２に示した同調増幅器１ａに
対応している。このように、後段に非反転回路50を配置
した場合には、この非反転回路50に出力バッファの機能
を持たせることにより、大きな出力電流を取り出すこと
もできる。

【００８６】図１７(Ｃ)には２つの移相回路10、30の中
間に非反転回路50を配置した構成が、図１７(Ｄ)には２
つの移相回路30、10の中間に非反転回路50を配置した構
成がそれぞれ示されている。このように、中間に非反転
回路50を配置した場合には、前段の移相回路10あるいは
30と後段の移相回路30あるいは10の相互干渉を完全に防
止することができる。

【００８７】図１８(Ａ)には２つの移相回路10、30の前
段に非反転回路50を配置した構成が、図１８(Ｂ)には２
つの移相回路30、10の前段に非反転回路50を配置した構
成がそれぞれ示されている。このように、前段に非反転
回路50を配置した場合には、前段の移相回路10あるいは
30に対する帰還側インピーダンス素子70ａの影響を最小
限に抑えることができる。

【００８８】同様に、図１９および図２０は、同タイプ
の２つの移相回路を組み合わせて同調増幅器を構成した
場合において、２つの移相回路10あるいは30と位相反転
回路80の接続状態を示す図である。なお、図１７につい
て説明したように、帰還側インピーダンス素子70ａおよ
び入力側インピーダンス素子74ａは、各同調増幅器の出
力信号と入力信号とを所定の割合で加算するためのもの
であり、最も一般的には図１等に示すように、帰還側イ
ンピーダンス素子70ａとして帰還抵抗70を、入力側イン
ピーダンス素子74ａとして入力抵抗74を使用する。但
し、帰還側インピーダンス素子70ａおよび入力側インピ
ーダンス素子74ａは、それぞれの素子に入力された信号
の位相関係を変えることなく加算できればよいことか
ら、キャパシタ等によって形成するようにしてもよい。

【００８９】図１９(Ａ)には２つの移相回路10の後段に
位相反転回路80を配置した構成が示されており、図１３
に示した同調増幅器１ｂに対応している。図１９(Ｂ)に
は２つの移相回路30の後段に位相反転回路80を配置した
構成が示されており、図１５に示した同調増幅器１ｃに
対応している。このように、後段に位相反転回路80を配
置した場合には、この位相反転回路80に出力バッファの
機能を持たせることにより、大きな出力電流を取り出す
こともできる。

【００９０】図１９(Ｃ)には２つの移相回路10の間に位
相反転回路80を配置した構成が、図１９(Ｄ)には２つの
移相回路30の間に位相反転回路80を配置した構成がそれ
ぞれ示されている。このように、中間に位相反転回路80
を配置した場合には、２つの移相回路間の相互干渉を完
全に防止することができる。

【００９１】図２０(Ａ)には２つの移相回路10の前段に
位相反転回路80を配置した構成が、図２０(Ｂ)には２つ
の移相回路30の前段に位相反転回路80を配置した構成が
それぞれ示されている。このように、前段に位相反転回
路80を配置した場合には、前段の移相回路10あるいは30
に対する帰還側インピーダンス素子70ａの影響を最小限
に抑えることができる。

【００９２】また、上述した各実施例において示した移
相回路10、30には可変抵抗14あるいは34が含まれてい
る。これらの可変抵抗14、34は、具体的には接合型ある
いはＭＯＳ型のＦＥＴを用いて実現することができる。

【００９３】図２１は、各実施例において示した２種類
の移相回路内の可変抵抗14あるいは34をＦＥＴに置き換
えた場合の移相回路の構成を示す図である。

【００９４】同図(Ａ)には、図１等に示した一方の移相
回路10において、可変抵抗14をＦＥＴに置き換えた構成
が示されている。同図(Ｂ)には、図１等に示した他方の
移相回路30において、可変抵抗34をＦＥＴに置き換えた
構成が示されている。

【００９５】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
14あるいは34の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各同調増幅器において一巡する信号
の位相シフト量が０°となる周波数を変えることができ
るため、同調増幅器の同調周波数を任意に変更すること
ができる。

【００９６】なお、図２１に示した各移相回路は、可変
抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチ
ャネルのＦＥＴによって構成したが、ｐチャネルのＦＥ
ＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵
抗を構成し、各ＦＥＴのゲートとサブストレート間に大
きさが等しく極性が異なるゲート電圧を印加するように
してもよい。抵抗値を可変する場合にはこのゲート電圧
の大きさを変えればよい。このように、２つのＦＥＴを
組み合わせて可変抵抗を構成することにより、ＦＥＴの
非線形領域の改善を行うことができるため、同調信号の
歪みを少なくすることができる。

【００９７】また、上述した各実施例において示した移
相回路10あるいは30は、インダクタ17、37と直列に接続
された可変抵抗14あるいは34の抵抗値を変化させて位相
シフト量を変化させることにより全体の同調周波数を変
えるようにしたが、インダクタ17、37を可変インダクタ
によって形成し、そのインダクタンスを変化させること
により同調周波数を変えるようにしてもよい。

【００９８】図２２は、各実施例において示した２種類
の移相回路内のインダクタ17あるいは37を可変インダク
タに置き換えた場合の移相回路の構成を示す図である。

【００９９】同図(Ａ)には、図１等に示した一方の移相
回路10において、可変抵抗14を固定抵抗に置き換えると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。同図(Ｂ)には、図１等に示した他
方の移相回路30において、可変抵抗34を固定抵抗に置き
換えるとともにインダクタ37を可変インダクタ37ａに置
き換えた構成が示されている。

【０１００】このように、インダクタ17あるいは37を可
変インダクタ17ａあるいは37ａに置き換えて、それらが
有するインダクタンスをある範囲で任意に変化させて各
移相回路における位相シフト量を変えることができる。
したがって、各同調増幅器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、同調
周波数を任意に変更することができる。

【０１０１】ところで、上述した図２２(Ａ)、(Ｂ)では
可変インダクタ17ａあるいは37ａのインダクタンスのみ
を可変したが、同時に可変抵抗14あるいは34の抵抗値を
可変するようにしてもよい。図２２(Ｃ)には、図１等に
示した一方の移相回路10において、可変抵抗14を用いる
とともにインダクタ17を可変インダクタ17ａに置き換え
た構成が示されている。同図(Ｄ)には、図１等に示した
他方の移相回路30において、可変抵抗34を用いるととも
にインダクタ37を可変インダクタ37ａに置き換えた構成
が示されている。

【０１０２】また、図２２(Ｃ)、(Ｄ)に示した可変抵抗
を図２１に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、同調信号の歪みを少なくすることが
できる。

【０１０３】このように、可変抵抗と可変インダクタを
組み合わせて移相回路を構成した場合であっても、可変
抵抗の抵抗値および可変インダクタのインダクタンスを
ある範囲で任意に変化させて各移相回路における位相シ
フト量を変えることができる。したがって、各同調増幅
器において一巡する信号の位相シフト量が０°となる周
波数を変えることができ、同調周波数を任意に変更する
ことができる。

【０１０４】また、上述したように可変抵抗や可変イン
ダクタを用いる場合の他、素子定数が異なる複数の抵抗
あるいはインダクタを用意しておいて、スイッチを切り
換えることにより、これら複数の素子の中から１つある
いは複数を選ぶようにしてもよい。この場合にはスイッ
チ切り換えにより接続する素子の個数および接続方法
（直列接続、並列接続あるいはこれらの組み合わせ）に
よって、素子定数を不連続に切り換えることができる。
例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、
…といった２のｎ乗の系列の複数の抵抗を用意しておい
て、１つあるいは任意の複数を選択して直列接続するこ
とにより、等間隔の抵抗値の切り換えをより少ない素子
で容易に実現することができる。このため、同調周波数
が複数ある回路、例えばＡＭラジオに各実施例の同調増
幅器を適用して、複数の放送局から１局を選局して受信
するような用途に適している。

【０１０５】図２３は、上述した可変インダクタ17ａの
具体例を示す図であり、半導体基板上に形成された平面
構造の概略が示されている。なお、同図に示す可変イン
ダクタ17ａの構造は、そのまま可変インダクタ37ａにも
適用することができる。

【０１０６】同図に示す可変インダクタ17ａは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
と、その外周を周回するように形成された制御用導体11
4と、これらインダクタ導体112および制御用導体114の
両方を覆うように形成された絶縁性磁性体118とを含ん
で構成されている。

【０１０７】上述した制御用導体114は、制御用導体114
の両端に可変のバイアス電圧を印加するために可変電圧
電源116が接続され、この可変電圧電源116によって印加
する直流バイアス電圧を可変に制御することにより、制
御用導体114に流れるバイアス電流を変化させることが
できる。

【０１０８】また、半導体基板110は、例えばｎ型シリ
コン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例え
ばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体112は、アル
ミニウムや金等の金属薄膜あるいはポリシリコン等の半
導体材料を渦巻き形状に形成されている。

【０１０９】なお、図２３に示した半導体基板110に
は、可変インダクタ17ａの他に図１等に示した同調増幅
器の他の構成部品が形成されている。

【０１１０】図２４は、図２３に示した可変インダクタ
17ａのインダクタ導体112および制御用導体114の形状を
さらに詳細に示す図である。

【０１１１】同図に示すように、内周側に位置するイン
ダクタ導体112は、所定ターン数（例えば約４ターン）
の渦巻き形状に形成されており、その両端には２つの端
子電極122、124が接続されている。同様に、外周側に位
置する制御用導体114は、所定ターン数（例えば約２タ
ーン）の渦巻き形状に形成されており、その両端には２
つの制御電極126、128が接続されている。

【０１１２】図２５は、図２４のＡ−Ａ線拡大断面図で
あり、インダクタ導体112と制御用導体114を含む絶縁性
磁性体118の横断面が示されている。

【０１１３】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜118ａを介してインダクタ導体112およ
び制御用導体114が形成されており、さらにその表面に
絶縁性の磁性体膜118ｂが被覆形成されている。これら
２つの磁性体膜118ａ、118ｂによって図２３に示した絶
縁性磁性体118が形成されている。

【０１１４】例えば、磁性体膜118ａ、118ｂとしては、
ガンマ・フェライトやバリウム・フェライト等の各種磁
性体膜を用いることができる。また、これらの磁性体膜
の材質や形成方法については各種のものが考えられ、例
えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法
や、その他分子線エピタキシー法（ＭＢＥ法）、化学気
相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜
を形成する方法等がある。

【０１１５】なお、絶縁膜130は、非磁性体材料によっ
て形成されており、インダクタ導体112および制御用導
体114の各周回部分の間を覆っている。このようにして
各周回部分間の磁性体膜118ａ、118ｂを排除することに
より、各周回部分間に生じる漏れ磁束を最小限に抑える
ことができるため、インダクタ導体112が発生する磁束
を有効に利用して大きなインダクタンスを有する可変イ
ンダクタ17ａを実現することができる。

【０１１６】このように、図２３等に示した可変インダ
クタ17ａは、インダクタ導体112と制御用導体114とを覆
うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が
形成されており、制御用導体114に流す直流バイアス電
流を可変に制御することにより、上述した絶縁性磁性体
118を磁路とするインダクタ導体112の飽和磁化特性が変
化し、インダクタ導体112が有するインダクタンスが変
化する。

【０１１７】したがって、インダクタ導体112のインダ
クタンスそのものを直接変化させることができ、しか
も、半導体基板110上に薄膜形成技術や半導体製造技術
を用いて形成することができるため製造が容易となる。
さらに、半導体基板110上には同調増幅器１等の他の構
成部品を形成することも可能であるため、各実施例の同
調増幅器の全体を集積化によって一体形成する場合に適
している。

【０１１８】なお、図２３等に示した可変インダクタ17
ａは、図２６あるいは図２７に示すように、インダクタ
導体112と制御用導体114とを交互に周回させたり、イン
ダクタ導体112と制御用導体114とを重ねて形成するよう
にしてもよい。いずれの場合であっても、制御用導体11
4に流す直流バイアス電流を変化させることにより絶縁
性磁性体118の飽和磁化特性を変えることができ、イン
ダクタ導体112が有するインダクタンスをある範囲で変
化させることができる。

【０１１９】また、図２３等に示した可変インダクタ17
ａは、半導体基板110上にインダクタ導体112等を形成す
る場合を例にとり説明したが、セラミックス等の絶縁性
あるいは導電性の各種基板上に形成するようにしてもよ
い。

【０１２０】また、磁性体膜118ａ、118ｂとして絶縁性
材料を用いたが、メタル粉（ＭＰ）のような導電性材料
を用いるようにしてもよい。但し、このような導電性の
磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換
えて使用すると、インダクタ導体112等の各周回部分が
短絡されてインダクタ導体として機能しなくなるため、
各インダクタ導体と導電性の磁性体膜との間を電気的に
絶縁する必要がある。この絶縁方法としては、インダク
タ導体112等を酸化して絶縁酸化膜を形成する方法や、
化学気相法等によりシリコン酸化膜あるいは窒化膜を形
成する方法等がある。

【０１２１】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。

【０１２２】また、図２３等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114の両方の全体
を絶縁性磁性体118で覆うようにしたが、一部のみを覆
って磁路を形成するようにしてもよい。

【０１２３】図２８は、絶縁性磁性体118を部分的に形
成した可変インダクタを示す図である。同図に示すよう
に、絶縁性磁性体118がインダクタ導体112と制御用導体
114の一部を覆うように形成されており、この部分的に
形成された絶縁性磁性体118によって磁路が形成され
る。このように、磁路となる絶縁性磁性体（あるいは導
電性磁性体でもよい）118を部分的に形成した場合に
は、磁路が狭まることによりインダクタ導体112および
制御用導体114によって生じる磁束が飽和しやすくな
る。したがって、制御用導体114に少ないバイアス電流
を流した場合であっても磁束が飽和し、少ないバイアス
電流を可変に制御することによりインダクタ導体112の
インダクタンスを変えることができる。このため、制御
系の構造を簡略化することができる。

【０１２４】また、図２３等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114とを同心状に
巻回して形成したが、これら各導体を半導体基板110表
面の隣接した位置に形成してそれらの間を絶縁性あるい
は導電性の磁性体によって形成した磁路によって磁気結
合させてもよい。

【０１２５】図２９は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
17ｂの概略を示す平面図である。

【０１２６】同図に示す可変インダクタ17ｂは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
ａと、このインダクタ導体112ａと隣接した位置に形成
された渦巻き形状の制御用導体114ａと、インダクタ導
体112ａと制御用導体114ａの各渦巻き中心を覆うように
形成された絶縁性磁性体（あるいは導電性磁性体）119
とを含んで構成されている。

【０１２７】図２３等に示した可変インダクタ17ａと同
様に、制御用導体114ａにはその両端に可変のバイアス
電圧を印加するために可変電圧電源116が接続されてお
り、この可変電圧電源116によって印加するバイアス電
圧を可変に制御することにより、制御用導体114ａに流
れる所定のバイアス電流を変化させることができる。

【０１２８】図３０は、図２９に示した可変インダクタ
17ｂのインダクタ導体112ａおよび制御用導体114ａの形
状をさらに詳細に示した図である。

【０１２９】同図に示すように、インダクタ導体112ａ
は、所定ターン数（例えば約４ターン）の渦巻き形状に
形成されており、その両端には２つの端子電極122、124
が接続されている。同様に、インダクタ導体112ａに隣
接して配置された制御用導体114ａは、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極126、128が接続されてい
る。

【０１３０】図３１は、図３０のＢ−Ｂ線拡大断面図で
あり、インダクタ導体112ａと制御用導体114ａを含む絶
縁性磁性体119の横断面が示されている。

【０１３１】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が
形成されており、その表面にインダクタ導体112ａおよ
び制御用導体114ａがそれぞれ形成されている。そし
て、これらインダクタ導体112ａと制御用導体114ａの各
中心部を貫くようにさらに表面に絶縁性の磁性体膜119
ｂが被覆形成されている。これら２つの磁性体膜119
ａ、119ｂによってインダクタ導体112ａと制御用導体11
4ａの共通の磁路となる環状の磁性体119が形成されてい
る。

【０１３２】なお、図３１に示した絶縁性の非磁性体膜
132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さ
らにそれらの表面においてインダクタ導体112ａと制御
用導体114ａのそれぞれをほぼ同じ高さに形成するため
のものである。したがって、インダクタ導体112ａおよ
び制御用導体114ａに多少の段差が生じてもよい場合に
は、非磁性体膜132を形成せずに、半導体基板110上に直
接インダクタ導体112ａおよび制御用導体114ａの一部を
形成するようにしてもよい。

【０１３３】また、磁性体膜119ａ表面のインダクタ導
体112ａおよび制御用導体114ａの各周回部分の間には、
図２３等に示した可変インダクタ17ａと同様に絶縁膜13
0が形成されている。このように部分的に絶縁膜130を充
填して各周回部分間の磁性体膜119ａ、119ｂを排除する
ことにより、各周回部分間に生じる漏れ磁束を最小限に
抑えることができるため、インダクタ導体112ａによっ
て発生した磁束は、そのほとんどが磁性体膜119ａ、119
ｂを通って制御用導体114ａと交差するようになる。し
たがって、漏れ磁束を少なくすることにより、インダク
タ導体112ａが発生する磁束を有効に利用して大きなイ
ンダクタンスを得ることができる。

【０１３４】このように、上述した可変インダクタ17ｂ
は、インダクタ導体112ａと制御用導体114ａの各渦巻き
中心を通るように環状の絶縁性磁性体119（磁性体膜119
ａ、119ｂ）が形成されている。したがって、制御用導
体114ａに流す直流バイアス電流を可変に制御すするこ
とにより、上述した磁性体119を磁路とするインダクタ
導体112ａの飽和磁化特性が変化し、インダクタ導体112
ａが有するインダクタンスも変化する。

【０１３５】また、上述したように各実施例の同調増幅
器１等を半導体基板上に形成した場合には、インダクタ
17あるいは37としてあまり大きなインダクタンスを確保
することができない。したがって、半導体基板上に実際
に形成したインダクタ17等の小さなインダクタンスを回
路を工夫することにより、見かけ上大きくすることがで
きれば時定数Ｔを大きな値に設定して同調周波数の低周
波数化を図る際に都合がよい。

【０１３６】図３２は、図１等に示した移相回路10、30
に用いたインダクタ17あるいは37を素子単体ではなく回
路によって構成した変形例を示す図であり、実際に半導
体基板上に形成されるインダクタ素子（インダクタ導
体）のインダクタンスを見かけ上大きくみせるインダク
タンス変換回路として機能する。なお、図３２に示した
回路全体が移相回路10、30に含まれるインダクタ17ある
いは37に対応している。

【０１３７】図３２に示すインダクタンス変換回路17ｃ
は、所定のインダクタンスＬ0を有するインダクタ210
と、２つのオペアンプ212、214と、２つの抵抗216、218
とを含んで構成されている。

【０１３８】１段目のオペアンプ212は、出力端子が反
転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ214も出力端子が反
転入力端子に接続されており、利得１の非反転増幅器と
して機能する。また、これら２つの非反転増幅器の間に
は抵抗216と218による分圧回路が挿入されている。

【０１３９】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。

【０１４０】図３２に示したインダクタンス変換回路17
ｃにおいて、インダクタ210を除く回路全体の伝達関数
をＫ4とすると、インダクタンス変換回路17ｃは図３３
に示すシステム図で表すことができる。図３４は、これ
をミラーの定理によって変換したシステム図である。

【０１４１】図３３に示したインピーダンスＺ0を用い
て図３４に示したインピーダンスＺ1を表すと、

【数１７】 となる。ここで、図３２に示したインダクタンス変換回
路17ｃの場合には、インピーダンスＺ0＝ｊωＬ0であ
り、これを(17)式に代入して、

【数１８】

【数１９】 となる。この(19)式は、インダクタンス変換回路17ｃに
おいてインダクタ210が有するインダクタンスＬ0が見掛
け上は１／（１−Ｋ4）倍になったことを示している。

【０１４２】したがって、利得Ｋ4が正であって０から
１の間にある場合には、１／（１−Ｋ4）は常に１より
大きくなるため、インダクタンスＬ0を大きいほうに変
化させることができる。

【０１４３】ところで、図３２に示したインダクタンス
変換回路17ｃにおける増幅器の利得、すなわちオペアン
プ212と214の全体により構成される増幅器の利得Ｋ4
は、抵抗216と218によって構成される分圧回路の分圧比
によって決まり、それぞれの抵抗値をＲ16、Ｒ18とする
と、

【数２０】 となる。この利得Ｋ4を(19)式に代入して見かけ上のイ
ンダクタンスＬを計算すると、

【数２１】 となる。したがって、抵抗216と218の抵抗比Ｒ18／Ｒ16
を大きくすることにより、２つの端子204、206間の見か
け上のインダクタンスＬを大きくすることができる。例
えば、Ｒ18＝Ｒ16の場合には、(21)式からインダクタン
スＬをＬ0の２倍にすることができる。

【０１４４】このように、上述したインダクタンス変換
回路17ｃは、２つの非反転増幅器の間に挿入された分圧
回路の分圧比を変えることにより、実際に接続されてい
るインダクタ210のインダクタンスＬ0を見かけ上大きく
することができる。そのため、半導体基板上に図１等に
示した同調増幅器１等の全体を形成するような場合に
は、半導体基板上に小さなインダクタンスＬ0を有する
インダクタ210をスパイラル状の導体等によって形成し
ておいて、図３２に示したインダクタンス変換回路によ
って大きなインダクタンスＬに変換することができ、集
積化に際して好都合となる。特に、このようにして大き
なインダクタンスを確保することができれば、図１に示
した同調増幅器１等の同調周波数を比較的低い周波数領
域まで下げることが容易となる。また、集積化を行うこ
とにより、同調増幅器全体の実装面積を小型化して、材
料コスト等の低減も可能となる。

【０１４５】なお、抵抗216、218による分圧回路の分圧
比を固定した場合の他、これら２つの抵抗216、218の少
なくとも一方を可変抵抗により形成することにより、具
体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネル
ＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗
を形成することにより、この分圧比を連続的に変化させ
てもよい。この場合には、図３２に示したオペアンプ21
2、214を含んで構成される増幅器全体の利得が変わり、
端子204、206間のインダクタンスＬも連続的に変化す
る。したがって、このインダクタンス変換回路17ｃを図
２２に示した可変インダクタ17ａの代わりに使用するこ
とにより、各移相回路における位相シフト量をある範囲
で任意に変化させることができる。このため、同調増幅
器において一巡する信号の位相シフト量が０°となる周
波数を変えることができ、上述した同調増幅器の同調周
波数を任意に変更することができる。

【０１４６】また、図３２に示したインダクタンス変換
回路17ｃは、２つのオペアンプ212、214を含む増幅器全
体の利得が１以下に設定されているため、全体をエミッ
タホロワ回路あるいはソースホロワ回路に置き換えるよ
うにしてもよい。

【０１４７】図３５は、オペアンプ212、214を含む増幅
器全体をエミッタホロワ回路に置き換えたインダクタン
ス変換回路の構成を示す図である。同図(Ａ)に示すイン
ダクタンス変換回路17ｄは、エミッタに２つの抵抗22
4、226が接続されたバイポーラトランジスタ228と、こ
の２つの抵抗224、226による分圧点とトランジスタ228
のベースとの間に接続されたインダクタ210と、直流電
流阻止用のキャパシタ230とを含んで構成されている。
インダクタ210の一方端側に挿入されたキャパシタ230
は、周波数特性に影響を与えないようにそのインピーダ
ンスは動作周波数において極めて小さく、すなわち大き
な静電容量に設定されている。

【０１４８】上述したエミッタホロワ回路の利得は、主
に２つの抵抗224、226の抵抗比に応じて決まり、しかも
その利得は常に１未満であるため、(19)式からわかるよ
うに、実際にインダクタ210が有するインダクタンスＬ0
を見掛け上大きくすることができる。しかも、１つのエ
ミッタホロワ回路を用いているだけであり、回路構成が
簡略化でき、最高動作周波数も高く設定することができ
る。

【０１４９】図３５(Ｂ)はその変形例を示す図であり、
同図(Ａ)の２つの抵抗224、226を可変抵抗232に置き換
えた点が異なっている。このように可変抵抗232を用い
ることにより、利得を任意にしかも連続的に変化させる
ことができるため、見掛け上のインダクタンスＬも任意
にしかも連続的に変化させることができ、このインダク
タンス変換回路17ｅを図２２に示した可変インダクタ17
ａの代わりに使用することにより、各移相回路における
位相シフト量をある範囲で任意に変化させることができ
る。このため、同調増幅器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、上述
した同調増幅器の同調周波数を任意に変更することがで
きる。

【０１５０】なお、図３５(Ｂ)に示したインダクタンス
変換回路17ｅは、同図(Ａ)の２つの抵抗224、116を１つ
の可変抵抗232に置き換えているが、これら２つの抵抗2
24、226の少なくとも一方を可変抵抗によって構成する
ようにしてもよい。

【０１５１】図３６は、図３５(Ａ)および(Ｂ)に示した
インダクタンス変換回路17ｄ、17ｅのそれぞれをソース
ホロワ回路によって実現したものであり、バイポーラト
ランジスタ228をＦＥＴ234に置き換えたものである。図
３６(Ａ)が図３５(Ａ)に、図３６(Ｂ)が図３５(Ｂ)にそ
れぞれ対応している。

【０１５２】図３７は、図３２に示したインダクタンス
変換回路17ｃの変形例を示す図であり、直流電流阻止用
のキャパシタ230を使用しないインダクタンス変換回路1
7ｆの構成が示されている。図３７に示すインダクタン
ス変換回路17ｆは、ｎｐｎ型のバイポーラトランジスタ
236およびそのエミッタに接続された抵抗240と、ｐｎｐ
型のバイポーラトランジスタ238とそのエミッタに接続
された抵抗242と、インダクタンスＬ0を有するインダク
タ210とを含んで構成されている。

【０１５３】上述した一方のトランジスタ236と抵抗240
により第１のエミッタホロワ回路が、他方のトランジス
タ238と抵抗242により第２のエミッタホロワ回路がそれ
ぞれ形成され、それらが縦続接続されている。しかも、
ｎｐｎ型のトランジスタ236とｐｎｐ型のトランジスタ2
38を用いているため、インダクタ210の一方端であるト
ランジスタ236のベース電位とトランジスタ238のエミッ
タ電位とをほぼ同じに設定することができ、直流電流阻
止用のキャパシタ230が不要となる。

【０１５４】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。

【０１５５】例えば、図１等に示した各同調増幅器にお
いては、帰還側インピーダンス素子として抵抗値が固定
の帰還抵抗70を用い、入力側インピーダンス素子として
抵抗値可変の入力抵抗74を用いるようにしたが、反対に
帰還側インピーダンス素子を可変抵抗によって形成する
ようにしてもよい。あるいは、帰還側インピーダンス素
子および入力側インピーダンス素子の両方を抵抗値が固
定の抵抗によって形成するようにしてもよい。

【０１５６】また、帰還抵抗あるいは入力抵抗のいずれ
か一方を可変抵抗によって形成する場合には、この可変
抵抗を図２１に示したようにＦＥＴのチャネル抵抗を利
用して形成することができることはいうまでもない。特
に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列
接続して１つの可変抵抗を構成し、各ＦＥＴのベースと
サブストレート間に大きさが等しく極性が異なるゲート
電圧を印加した場合には、ＦＥＴの非線形領域の改善を
行うことができるため、同調信号の歪みを少なくするこ
とができる。

【０１５７】また、帰還側インピーダンス素子および入
力側インピーダンス素子をキャパシタとした場合には少
なくとも一方を可変容量ダイオードやゲート容量可変の
ＦＥＴにより構成して最大減衰量を任意に変更可能に形
成してもよい。

【０１５８】また、上述した実施例の同調増幅器１等に
は２つの移相回路が含まれているが、同調周波数を可変
する場合には、両方の移相回路に含まれるＬＲ回路を構
成する抵抗とインダクタの少なくとも一方の素子定数を
変える場合の他、一方の移相回路に含まれるＬＲ回路を
構成する抵抗とインダクタの少なくとも一方の素子定数
を変える場合が考えられる。あるいは、図１等に示した
各移相回路内の可変抵抗14、34を抵抗値が固定の抵抗に
置き換えて、同調周波数が固定の同調増幅器を構成する
ようにしてもよい。

【０１５９】また、上述した図１等においては、接合型
のＦＥＴ12あるいはＦＥＴ32を用いて移相回路10等を構
成する場合を図示したが、ＭＯＳ型のＦＥＴにより、あ
るいはバイポーラトランジスタによって移相回路を構成
するようにしてもよい。

【０１６０】ＦＥＴをバイポーラトランジスタに置き換
えた移相回路においては、入力信号がベースに入力され
たときにベース・エミッタ間で電流が流れるため、エミ
ッタに現れる電圧（交流電圧）とコレクタに現れる電圧
（交流電圧）とは正確には同じにはならない。但し、電
流増幅度が数十倍から百倍程度である場合には、その差
は１％から数％であり、事実上無視することができる。
あるいは、エミッタ抵抗よりコレクタ抵抗を若干大きく
設定することにより、この差を補正するようにしてもよ
い。

【０１６１】特に、バイポーラトランジスタを用いて移
相回路を構成した場合には、動作周波数の上限を高くす
ることができ、また、ベース・エミッタ間の電位差がＦ
ＥＴのゲート・ソース間の電位差よりも小さいため移相
回路に入出力される信号振幅の減衰を少なくすることが
できる。したがって、少なくとも１段目の移相回路10あ
るいは30をバイポーラトランジスタを用いて構成するこ
とが好ましい。但し、２段目の移相回路は高入力インピ
ーダンスにする必要があるため、ＦＥＴを用いて構成す
ることが好ましい。

【０１６２】

【発明の効果】以上の各実施例に基づく説明から明らか
なように、同調周波数が高い場合にはこの発明の同調増
幅器を構成する各素子は集積回路の製法によって形成す
ることが可能であるから、同調増幅器を半導体ウエハ上
に集積回路として小型に形成でき、大量生産によって安
価に作ることができる。また、各移相回路内のインダク
タをインダクタンス変換回路を用いて大きいほうに変換
することができ、同調周波数を低周波化することもでき
る。

【０１６３】特に、各移相回路におけるＬＲ回路の可変
抵抗としてＦＥＴのソース・ドレイン間のチャネルを使
用し、このＦＥＴのゲートに印加する制御電圧を変化さ
せてチャネルの抵抗を変化させるように構成すると、制
御電圧を印加する配線のインダクタンスや静電容量の影
響を回避することができ、ほぼ設計どおりの理想的な特
性を備えた同調増幅器を得ることができる。

【０１６４】また、従来のＬＣ共振を利用した同調増幅
器においては、同調周波数ωが１／√ＬＣであるから、
同調周波数を調整するために静電容量Ｃまたはインダク
タンスＬを変化させると、同調周波数はその変化量の平
方根に比例して変化するが、この発明の同調増幅器では
同調周波数ωが例えばＲ／Ｌであって、同調周波数は抵
抗値Ｒに比例して変化させることができるので、同調周
波数の大幅な変更および調整が可能となる。また、イン
ダクタンスＬは小さくすることが容易であるため、同調
周波数の高周波化を図ることが容易であり、高い同調周
波数を有する同調増幅器を実現することができる。

【図面の簡単な説明】

【図１】この発明を適用した第１実施例の同調増幅器の
構成を示す回路図、

【図２】図１に示した前段の移相回路の構成を抜き出し
て示した図、

【図３】前段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図４】図２に示した移相回路を等価的に表した図、

【図５】図１に示した後段の移相回路の構成を抜き出し
て示した図、

【図６】後段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図７】図５に示した移相回路を等価的に表した図、

【図８】２つの移相回路の全体を伝達関数Ｋ1を有する
回路に置き換えたシステム図、

【図９】図８に示すシステムをミラーの定理によって変
換したシステム図、

【図１０】この実施例の同調増幅器の同調特性を示す
図、

【図１１】第１実施例の同調増幅器の変形例を示す図、

【図１２】第１実施例の同調増幅器の他の変形例を示す
図、

【図１３】第２実施例の同調増幅器の構成を示す回路
図、

【図１４】第２実施例の同調増幅器の変形例を示す図、

【図１５】第３実施例の同調増幅器の構成を示す回路
図、

【図１６】第３実施例の同調増幅器の変形例を示す図、

【図１７】移相回路と非反転回路との接続形態を示す
図、

【図１８】移相回路と非反転回路との接続形態を示す
図、

【図１９】移相回路と位相反転回路との接続形態を示す
図、

【図２０】移相回路と位相反転回路との接続形態を示す
図、

【図２１】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図２２】移相回路のインダクタを可変インダクタに置
き換えた移相回路の構成を示す図、

【図２３】可変インダクタの一例を示す図、

【図２４】図２３に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図２５】図２４のＡ−Ａ線拡大断面図、

【図２６】図２３に示した可変インダクタの変形例を示
す図、

【図２７】図２３に示した可変インダクタの変形例を示
す図、

【図２８】図２３に示した可変インダクタの変形例を示
す図、

【図２９】可変インダクタの他の例を示す図、

【図３０】図２９に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図３１】図３０のＢ−Ｂ線拡大断面図、

【図３２】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図、

【図３３】図３２に示した回路を伝達関数を用いて表し
た図、

【図３４】図３３に示す構成をミラーの定理によって変
換した図、

【図３５】図３２に含まれる２つのオペアンプを含む増
幅器全体をエミッタホロワ回路に置き換えたインダクタ
ンス変換回路の構成を示す図、

【図３６】図３５の回路をソースホロワ回路によって実
現した構成を示す図、

【図３７】インダクタンス変換回路の変形例を示す図、

【図３８】従来の同調増幅器における同調周波数、同調
周波数における利得、最大減衰量の関係の一例を示す特
性曲線図である。

【符号の説明】

１ 調増幅器 10、30 移相回路 12、32 界効果トランジスタ（ＦＥＴ） 14、34 変抵抗 17、37 インダクタ 18、20、38、40 抵抗 19、39 キャパシタ 50 非反転回路 70 帰還抵抗 74 入力抵抗 90 入力端子 92 出力端子

Claims (21)

【特許請求の範囲】
1. 【請求項１】 入力信号が一方端に入力される入力側イ
   ンピーダンス素子と、帰還信号が一方端に入力される帰
   還側インピーダンス素子とを含んでおり、前記入力信号
   と前記帰還信号とを加算する加算回路と、 入力された交流信号を同相および逆相の交流信号に変換
   して出力する変換手段と、前記変換手段によって変換さ
   れた一方の交流信号はインダクタを介して他方の交流信
   号は抵抗を介して合成する合成手段とを含む２つの移相
   回路と、 入力される交流信号の位相を変えずに所定の増幅度で増
   幅して出力する非反転回路と、 を備え、前記２つの移相回路および前記非反転回路のそ
   れぞれを縦続接続し、これら縦続接続された複数の回路
   の中の初段の回路に対して前記加算回路によって加算さ
   れた信号を入力するとともに、最終段の回路から出力さ
   れる信号を前記帰還信号として前記帰還側インピーダン
   ス素子の一方端に入力し、これら複数の回路のいずれか
   の出力を同調信号として出力することを特徴とする同調
   増幅器。
2. 【請求項２】 請求項１において、 前記移相回路に含まれる前記変換手段は、ソースおよび
   ドレインのそれぞれにあるいはエミッタおよびコレクタ
   のそれぞれに抵抗値がほぼ等しい抵抗が接続されている
   とともに、ゲートあるいはベースに入力信号が入力され
   るトランジスタによって構成されており、前記トランジ
   スタのソース・ドレイン間あるいはエミッタ・コレクタ
   間に前記合成手段を構成する前記インダクタおよび前記
   抵抗からなる直列回路を接続し、これらの前記インダク
   タおよび前記抵抗の接続の仕方を前記２つの移相回路に
   おいて反対にしたことを特徴とする同調増幅器。
3. 【請求項３】 入力信号が一方端に入力される入力側イ
   ンピーダンス素子と、帰還信号が一方端に入力される帰
   還側インピーダンス素子とを含んでおり、前記入力信号
   と前記帰還信号とを加算する加算回路と、 入力された交流信号を同相および逆相の交流信号に変換
   して出力する変換手段と、前記変換手段によって変換さ
   れた一方の交流信号をインダクタを介して他方の交流信
   号を抵抗を介して合成する合成手段とを含む２つの移相
   回路と、 入力される交流信号の位相を反転するとともに所定の増
   幅度で増幅して出力する位相反転回路と、 を備え、前記２つの移相回路および前記位相反転回路の
   それぞれを縦続接続し、これら縦続接続された複数の回
   路の中の初段の回路に対して前記加算回路によって加算
   された信号を入力するとともに、最終段の回路から出力
   される信号を前記帰還信号として前記帰還側インピーダ
   ンス素子の一方端に入力し、これら複数の回路のいずれ
   かの出力を同調信号として出力することを特徴とする同
   調増幅器。
4. 【請求項４】 請求項３において、 前記移相回路に含まれる前記変換手段は、ソースおよび
   ドレインのそれぞれにあるいはエミッタおよびコレクタ
   のそれぞれに抵抗値がほぼ等しい抵抗が接続されている
   とともに、ゲートあるいはベースに入力信号が入力され
   るトランジスタによって構成されており、前記トランジ
   スタのソース・ドレイン間あるいはエミッタ・コレクタ
   間に前記合成手段を構成する前記インダクタおよび前記
   抵抗からなる直列回路を接続し、これらの前記インダク
   タおよび前記抵抗の接続の仕方を前記２つの移相回路に
   おいて同じにしたことを特徴とする同調増幅器。
5. 【請求項５】 請求項１〜４のいずれかにおいて、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子のそれぞれは抵抗であることを特徴とする
   同調増幅器。
6. 【請求項６】 請求項５において、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子の少なくとも一方を可変抵抗により形成
   し、前記入力側インピーダンス素子および前記帰還側イ
   ンピーダンス素子の抵抗比を変えることにより、最大減
   衰量を変化させることを特徴とする同調増幅器。
7. 【請求項７】 請求項１〜４のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記合
   成手段の抵抗を可変抵抗により形成し、この抵抗値を変
   えることにより、同調周波数を変化させることを特徴と
   する同調増幅器。
8. 【請求項８】 請求項６または７において、 前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
   ト電圧を変えてチャネル抵抗を変えることを特徴とする
   同調増幅器。
9. 【請求項９】 請求項６または７において、 前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
   ＦＥＴとを並列接続することにより形成し、極性が異な
   る各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗
   を変えることを特徴とする同調増幅器。
10. 【請求項１０】 請求項１〜４のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記合
    成手段のインダクタが有するインダクタンスを変えるこ
    とにより、同調周波数を変化させることを特徴とする同
    調増幅器。
11. 【請求項１１】 請求項１０において、 前記合成手段のインダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体とほぼ同心状に
    形成されており、所定の直流バイアス電流が流される制
    御用導体と、 前記インダクタ導体と前記制御用導体とを覆うように形
    成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させること特徴とする同調増幅器。
12. 【請求項１２】 請求項１０において、 前記合成手段のインダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体に隣接する位置
    にほぼ平面状で渦巻き形状に形成されており、所定の直
    流バイアス電流が流される制御用導体と、 前記インダクタ導体と前記制御用導体の各渦巻き中心を
    貫通するように環状に形成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させることを特徴とする同調増幅器。
13. 【請求項１３】 請求項１〜４のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記合
    成手段の抵抗として抵抗値が固定の複数の抵抗を有して
    おり、スイッチ切り換えにより選択的に接続することに
    より、同調周波数を変化させることを特徴とする同調増
    幅器。
14. 【請求項１４】 請求項１〜４のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記合
    成手段のインダクタとしてインダクタンスが固定の複数
    のインダクタを有しており、スイッチ切り換えにより選
    択的に接続することにより、同調周波数を変化させるこ
    とを特徴とする同調増幅器。
15. 【請求項１５】 請求項１〜４のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記合
    成手段のインダクタを、利得を０から１の間に設定した
    増幅器と、前記増幅器の入出力間に並列接続されたイン
    ダクタ素子に置き換えることにより、前記増幅器の入力
    側からみたインダクタンスを実際に前記インダクタ素子
    が有するインダクタンスよりも大きくすることを特徴と
    する同調増幅器。
16. 【請求項１６】 請求項１５において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
    たインダクタンスを変えることにより、同調周波数を変
    化させることを特徴とする同調増幅器。
17. 【請求項１７】 入力側インピーダンス素子を介して入
    力された交流信号を同相および逆相の交流信号に変換し
    て出力する変換手段と、変換された前記２つの交流信号
    を第１のインダクタおよび第１の抵抗を介して合成して
    移相する手段とよりなる第１の移相回路と、 前記第１の移相回路で移相された交流信号を同相および
    逆相の交流信号に変換して出力する変換手段と、変換さ
    れた前記２つの交流信号を第２の抵抗および第２のイン
    ダクタを介して合成して、前記第１の移相回路とは反対
    方向に移相する手段とよりなる第２の移相回路と、 前記第２の移相回路の出力を帰還側インピーダンス素子
    を介して前記第１の移相回路の変換手段の入力へ帰還す
    る回路と、 を備えることを特徴とする同調増幅器。
18. 【請求項１８】 入力抵抗を介して入力された交流信号
    を同相および逆相の交流信号に変換して出力する変換手
    段と、変換された前記２つの交流信号を第１のインダク
    タおよび第１の抵抗を介して合成して移相する手段とよ
    りなる第１の移相回路と、 前記第１の移相回路で移相された交流信号を同相および
    逆相の交流信号に変換して出力する変換手段と、変換さ
    れた前記２つの交流信号を第２の抵抗および第２のイン
    ダクタを介して合成して、前記第１の移相回路と同じ方
    向に移相する第２の移相回路と、 前記第２の移相回路の出力の位相を反転して出力する位
    相反転回路と、 前記位相反転回路の出力を帰還抵抗を介して前記第１の
    移相回路の変換手段の入力へ帰還する回路と、 を備えることを特徴とする同調増幅器。
19. 【請求項１９】 請求項１７または１８において、 前記第１の移相回路の第１の抵抗および／または第２の
    移相回路の第２の抵抗を変化させて同調周波数を変化さ
    せることを特徴とする同調増幅器。
20. 【請求項２０】 請求項１７または１８において、 前記第１および第２の移相回路の各抵抗をＦＥＴのチャ
    ネルで形成することを特徴とする同調増幅器。
21. 【請求項２１】 請求項１〜２０において、 半導体集積回路として形成することを特徴とする同調増
    幅器。