JPH08265058A - 同調増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 同調周波数と最大減衰量とを互いに干渉する
ことなく、任意に調整し得る同調増幅器を得ること。 【構成】 抵抗を介して入力信号が反転入力端子に入力
されるオペアンプ、入力信号の電圧が両端に印加される
キャパシタおよび可変抵抗からなる直列回路あるいはイ
ンダクタおよび可変抵抗からなる直列回路、オペアンプ
の出力を反転入力端子に帰還させる抵抗からなる２つの
移相回路10Ｃおよび30Ｌと、帰還抵抗70および入力抵抗
74のそれぞれを介することにより後段の移相回路30Ｌか
ら出力される信号と入力端子90に入力される入力信号と
を所定の割合で加算する加算回路とを含んで構成されて
いる。移相回路10Ｃ、30Ｌ内のキャパシタと抵抗からな
る直列回路あるいはインダクタと抵抗からなる直列回路
の時定数を変化させて同調周波数を調整し、入力抵抗74
と帰還抵抗70の抵抗比を変化させて最大減衰量を調整す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、同調周波数と最大減
衰量とを互いに干渉することなく、任意に調整し得る同
調増幅器に関する。

【０００２】

【従来の技術】同調増幅器として従来より能動素子およ
びリアクタンス素子を使用した各種の増幅回路が提案さ
れ実用化されている。

【０００３】

【発明が解決しようとする課題】従来の同調増幅器にお
いては、同調周波数を調整すると、ＬＣ回路に依存する
Ｑと利得が変化し、最大減衰量を調整すると同調周波数
が変化したり、また、図４４の特性曲線ＡおよびＢに示
すように、最大減衰量を調整すると同調周波数における
利得が変化するので、同調周波数、同調周波数における
利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことな
く調整することは極めて困難であった。

【０００４】さらに、同調周波数および最大減衰量を調
整し得る同調増幅器を集積回路によって形成することも
困難であった。

【０００５】そこで、この発明は、このような課題を解
決するために考えられたものである。

【０００６】

【課題を解決するための手段】上述した課題を解決する
ために、この発明の同調増幅器は、入力信号が一方端に
入力される入力側インピーダンス素子と、帰還信号が一
方端に入力される帰還側インピーダンス素子とを含んで
おり、前記入力信号と前記帰還信号とを加算する加算回
路と、反転入力端子に第１の抵抗の一方端が接続されて
おり前記第１の抵抗を介して交流信号が入力される差動
入力増幅器と、前記差動入力増幅器の反転入力端子と出
力端子との間に接続された第２の抵抗と、前記第１の抵
抗の他方端に接続された第３の抵抗およびキャパシタか
らなる直列回路とを含み、前記第３の抵抗および前記キ
ャパシタの接続部を前記差動入力増幅器の非反転入力端
子に接続した第１の移相回路と、反転入力端子に第１の
抵抗の一方端が接続されており前記第１の抵抗を介して
交流信号が入力される差動入力増幅器と、前記差動入力
増幅器の反転入力端子と出力端子との間に接続された第
２の抵抗と、前記第１の抵抗の他方端に接続された第３
の抵抗およびインダクタからなる直列回路とを含み、前
記第３の抵抗および前記インダクタの接続部を前記差動
入力増幅器の非反転入力端子に接続した第２の移相回路
と、を備え、前記第１および第２の移相回路を縦続接続
し、これら縦続接続された２つの移相回路の中の前段の
移相回路に対して前記加算回路によって加算された信号
を入力するとともに、後段の移相回路から出力される信
号を前記帰還信号として前記帰還側インピーダンス素子
の一方端に入力し、前記第１および第２の移相回路のい
ずれかの出力を同調信号として取り出すことを特徴とす
る。

【０００７】また、この発明の同調増幅器は、入力端子
に入力される交流信号が一方端に入力される入力側イン
ピーダンス素子と、帰還信号が一方端に入力される帰還
側インピーダンス素子とを含んでおり、前記入力端子に
入力される交流信号と前記帰還信号とを加算する加算回
路と、反転入力端子に第１の抵抗の一方端が接続されて
おり前記第１の抵抗を介して交流信号が入力される差動
入力増幅器と、前記差動入力増幅器の反転入力端子と出
力端子との間に接続された第２の抵抗と、前記第１の抵
抗の他方端に接続された第３の抵抗およびキャパシタか
らなる直列回路とを含み、前記第３の抵抗および前記キ
ャパシタの接続部を前記差動入力増幅器の非反転入力端
子に接続した第１の移相回路と、反転入力端子に第１の
抵抗の一方端が接続されており前記第１の抵抗を介して
交流信号が入力される差動入力増幅器と、前記差動入力
増幅器の反転入力端子と出力端子との間に接続された第
２の抵抗と、前記第１の抵抗の他方端に接続された第３
の抵抗およびインダクタからなる直列回路とを含み、前
記第３の抵抗および前記インダクタの接続部を前記差動
入力増幅器の非反転入力端子に接続した第２の移相回路
と、入力される交流信号の位相を変えずに出力する非反
転回路と、を備え、前記第１および第２の移相回路と前
記非反転回路のそれぞれを縦続接続し、これら縦続接続
された複数の回路の中の初段の回路に対して前記加算回
路によって加算された信号を入力するとともに、最終段
の回路から出力される信号を前記帰還信号として前記帰
還側インピーダンス素子の一方端に入力し、これら複数
の回路のいずれかの出力を同調信号として取り出すこと
を特徴とする。

【０００８】また、この発明の同調増幅器は、入力端子
に入力される交流信号が一方端に入力される入力側イン
ピーダンス素子と、帰還信号が一方端に入力される帰還
側インピーダンス素子とを含んでおり、前記入力端子に
入力される交流信号と前記帰還信号とを加算する加算回
路と、反転入力端子に第１の抵抗の一方端が接続されて
おり前記第１の抵抗を介して交流信号が入力される差動
入力増幅器と、前記差動入力増幅器の反転入力端子と出
力端子との間に接続された第２の抵抗と、前記第１の抵
抗の他方端に接続された第３の抵抗およびキャパシタか
らなる直列回路とを含み、前記第３の抵抗および前記キ
ャパシタの接続部を前記差動入力増幅器の非反転入力端
子に接続した第１の移相回路と、反転入力端子に第１の
抵抗の一方端が接続されており前記第１の抵抗を介して
交流信号が入力される差動入力増幅器と、前記差動入力
増幅器の反転入力端子と出力端子との間に接続された第
２の抵抗と、前記第１の抵抗の他方端に接続された第３
の抵抗およびインダクタからなる直列回路とを含み、前
記第３の抵抗および前記インダクタの接続部を前記差動
入力増幅器の非反転入力端子に接続した第２の移相回路
と、入力される交流信号の位相を反転して出力する位相
反転回路と、を備え、前記第１および第２の移相回路と
前記位相反転回路のそれぞれを縦続接続し、これら縦続
接続された複数の回路の中の初段の回路に対して前記加
算回路によって加算された信号を入力するとともに、最
終段の回路から出力される信号を前記帰還信号として前
記帰還側インピーダンス素子の一方端に入力し、これら
複数の回路のいずれかの出力を同調信号として取り出す
ことを特徴とする。

【０００９】また、この発明の同調増幅器は、演算増幅
器と、入力された交流信号が印加される抵抗およびキャ
パシタあるいはインダクタのいずれか一方からなる時定
数回路と、前記時定数回路に発生した信号を前記演算増
幅器の非反転入力端子に入力する回路と、前記演算増幅
器の反転入力端子に接続され、入力信号が印加される入
力抵抗および前記演算増幅器の出力端子と反転入力端子
との間に接続された帰還抵抗とを有する１段目の移相回
路と、演算増幅器と、入力された交流信号が印加される
抵抗およびキャパシタあるいはインダクタのいずれか他
方からなる時定数回路と、前記時定数回路に発生した信
号を前記演算増幅器の非反転入力端子に入力する回路
と、前記演算増幅器の反転入力端子に接続され、入力信
号が印加される入力抵抗および前記演算増幅器の出力端
子と反転入力端子との間に接続された帰還抵抗とを有
し、入力された交流信号を前記１段目の移相回路とは反
対方向に移相する２段目の移相回路と、前記１段目の移
相回路に交流信号を入力する入力側インピーダンス素子
と、前記２段目の移相回路の出力を帰還側インピーダン
ス素子を介して前記１段目の移相回路の入力へ帰還する
回路と、を備えることを特徴とする。

【００１０】また、この発明の同調増幅器は、入力され
た交流信号の位相を反転して出力する位相反転回路と、
演算増幅器と、入力された交流信号が印加される抵抗お
よびキャパシタあるいはインダクタのいずれか一方から
なる時定数回路と、前記時定数回路に発生した信号を前
記演算増幅器の非反転入力端子に入力する回路と、前記
演算増幅器の反転入力端子に接続され、入力信号が印加
される入力抵抗および前記演算増幅器の出力端子と反転
入力端子との間に接続された帰還抵抗とを有する１段目
の移相回路と、演算増幅器と、入力された交流信号が印
加される抵抗およびキャパシタあるいはインダクタのい
ずれか他方からなる時定数回路と、前記時定数回路に発
生した信号を前記演算増幅器の非反転入力端子に入力す
る回路と、前記演算増幅器の反転入力端子に接続され、
入力信号が印加される入力抵抗および前記演算増幅器の
出力端子と反転入力端子との間に接続された帰還抵抗と
を有し、入力された交流信号を前記１段目の移相回路と
同じ方向に移相する２段目の移相回路と、前記位相反転
回路と前記２段の移相回路よりなる縦続接続と、前記縦
続接続の出力と入力との間に接続された帰還側インピー
ダンス素子と、前記縦続接続へ交流信号を入力側インピ
ーダンス素子を介して入力する入力回路と、を備えるこ
とを特徴とする。

【００１１】また、この発明の同調増幅器は、入力され
た交流信号の位相を反転して出力する位相反転回路と、
演算増幅器と、入力された交流信号が印加される抵抗お
よびキャパシタあるいはインダクタのいずれか一方から
なる時定数回路と、前記時定数回路に発生した信号を前
記演算増幅器の非反転入力端子に入力する回路と、前記
演算増幅器の反転入力端子に接続され、入力信号が印加
される入力抵抗および前記演算増幅器の出力端子と反転
入力端子との間に接続された帰還抵抗とを有する１段目
の移相回路と、演算増幅器と、入力された交流信号が印
加される抵抗およびキャパシタあるいはインダクタのい
ずれか他方からなる時定数回路と、前記時定数回路に発
生した信号を前記演算増幅器の非反転入力端子に入力す
る回路と、前記演算増幅器の反転入力端子に接続され、
入力信号が印加される入力抵抗および前記演算増幅器の
出力端子と反転入力端子との間に接続された帰還抵抗と
を有し、入力された交流信号を前記１段目の移相回路と
反対方向に移相する２段目の移相回路と、前記１段目の
移相回路に交流信号を入力する入力側インピーダンス素
子と、前記２段目の移相回路の出力を帰還側インピーダ
ンス素子を介して前記１段目の移相回路の入力へ帰還す
る回路と、前記キャパシタの静電容量および前記インダ
クタのインダクタンスを変換する定数変換回路と、を備
えることを特徴とする。

【００１２】

【実施例】以下、この発明を適用した一実施例の同調増
幅器について、図面を参照しながら具体的に説明する。

【００１３】以下の実施例の同調増幅器の特徴は、入力
側インピーダンス素子（例えば入力抵抗）を介して入力
された交流信号の位相をシフトさせる前段の移相回路
と、前段の移相回路とは入出力電圧間の位相関係が反対
となるように交流信号の位相をシフトさせる後段の移相
回路と、後段の移相回路の出力を前段の移相回路の入力
に帰還させる帰還側インピーダンス素子（例えば帰還抵
抗）とを備え、システム全体の利得をほぼ１に設定し、
閉回路の位相差の総和が０°となる周波数で同調増幅動
作をさせることにある。

【００１４】あるいは、以下の実施例の同調増幅器の特
徴は、入力側インピーダンス素子を介して入力された交
流信号の位相をシフトさせる前段の移相回路と、前段の
移相回路と入出力電圧間の位相関係が同じになるように
交流信号の位相をシフトさせる後段の移相回路と、後段
の移相回路の出力の位相を反転して出力する位相反転回
路と、位相反転回路の出力を前段の移相回路の入力に帰
還させる帰還側インピーダンス素子とを備え、システム
全体の利得をほぼ１に設定し、閉回路の位相差の総和が
０°となる周波数で同調増幅動作をさせることにある。

【００１５】（第１実施例）図１は、この発明を適用し
た第１実施例の同調増幅器の構成を示す回路図であっ
て、同調増幅器１は、それぞれが入力信号の位相を所定
量シフトさせることにより所定の周波数において合計で
０°の位相シフトを行なう２つの移相回路10Ｃおよび30
Ｌと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還
抵抗70の抵抗値のｎ倍の抵抗値を有しているものとす
る）のそれぞれを介することにより後段の移相回路30Ｌ
から出力される信号（帰還信号）と入力端子90に入力さ
れる信号（入力信号）とを所定の割合で加算する加算回
路とを含んで構成されている。

【００１６】図２は、図１に示した前段の移相回路10Ｃ
の構成を抜き出して示したものであって、前段の移相回
路10Ｃは、差動入力増幅器の一種であるオペアンプ（演
算増幅器）12と、入力端子22に入力された信号の位相を
所定量シフトさせてオペアンプ12の非反転入力端子に入
力するキャパシタ14および可変抵抗16と、入力端子22と
オペアンプ12の反転入力端子との間に挿入された抵抗18
と、オペアンプ12の出力端子24と反転入力端子との間に
挿入された抵抗20とを含んで構成されている。

【００１７】なお、この明細書ではオペアンプ12等は理
想的に動作すると仮定し、実際に回路を設計する上で理
想からのずれが問題となる場合にはその都度説明を加え
るものとする。

【００１８】このような構成を有する移相回路10Ｃにお
いて、所定の交流信号が入力端子22に入力されると、オ
ペアンプ12の非反転入力端子には、可変抵抗16の両端に
現れる電圧ＶR1が印加される。

【００１９】また、図２に示したオペアンプ12の２入力
（反転入力端子と非反転入力端子）間には電位差が生じ
ないので、オペアンプ12の反転入力端子の電位と、キャ
パシタ14と可変抵抗16の接続点の電位とは等しくなる。
したがって、抵抗18の両端には、キャパシタ14の両端に
現れる電圧ＶC1と同じ電圧ＶC1が現れる。

【００２０】ここで、抵抗18と抵抗20の各抵抗値が等し
い場合には、これら２つの抵抗18、20に同じ電流が流れ
るため、抵抗20の両端にも電圧ＶC1が現れる。しかも、
これら２つの抵抗18、20の各両端に現れる電圧ＶC1はベ
クトル的に同方向を有しており、オペアンプ12の反転入
力端子（電圧ＶR1）を基準にして考えると、抵抗18の両
端電圧ＶC1をベクトル的に加算したものが入力電圧Ｅi
に、抵抗20の電圧ＶC1をベクトル的に減算したものが出
力電圧Ｅoになる。

【００２１】図３は、移相回路10Ｃの入出力電圧とキャ
パシタ等に現れる電圧との関係を示すベクトル図であっ
て、可変抵抗16の両端に現れる電圧ＶR1とキャパシタ14
の両端に現れる電圧ＶC1とは互いに９０°位相がずれて
おり、これらをベクトル的に加算したものが入力電圧Ｅ
iとなる。したがって、入力信号の振幅が一定で周波数
のみが変化した場合には、図３に示す半円の円周に沿っ
て可変抵抗16の両端電圧ＶR1とキャパシタ14の両端電圧
ＶC1とが変化する。

【００２２】また、電圧ＶR1から電圧ＶC1をベクトル的
に減算したものが出力電圧Ｅoとなる。非反転入力端子
に印加される電圧ＶR1を基準に考えると、入力電圧Ｅi
と出力電圧Ｅoとは電圧ＶC1を合成する方向が異なるだ
けでありその絶対値は等しくなる。したがって、入出力
電圧の大きさと位相の関係は、入力電圧Ｅiおよび出力
電圧Ｅoを斜辺とし、電圧ＶC1の２倍を底辺とする二等
辺三角形で表すことができ、出力信号の振幅は周波数に
関係なく入力信号の振幅と同じであって、位相シフト量
は図３に示すφ1で表されることがわかる。

【００２３】また、図３から明らかなように、電圧ＶR1
と電圧ＶC1とは円周上で直角に交わるため、理論的には
入力電圧Ｅiと電圧ＶR1との位相差は、周波数ωが０か
ら∞まで変化するに従って９０°から０°まで変化す
る。そして、移相回路10Ｃ全体の位相シフト量φ1はそ
の２倍であり、周波数に応じて１８０°から０°まで変
化する。

【００２４】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００２５】入力電圧Ｅiを入力端子22に印加したとき
に抵抗18、20を通って入力端子22から出力端子24に向か
って流れる電流をＩ、抵抗18と抵抗20の各抵抗値が等し
くその値をｒとすると、抵抗18、20のそれぞれの両端電
圧は−Ｉ・ｒとなる。

【００２６】ところで、上述したように図２に示したオ
ペアンプ12の２入力間には電位差が生じてはならないの
で、オペアンプ12の非反転入力端子に印加される可変抵
抗16の両端電圧ＶR1と出力電圧Ｅoとの間には、 ＶR1＝Ｅo−（−Ｉ・ｒ） ＝Ｅo＋Ｉ・ｒ ∴Ｅo＝ＶR1−Ｉ・ｒ …(1) の関係がある。

【００２７】また、オペアンプ12の２入力間に電位差が
生じないためには、キャパシタ14の両端電圧ＶC1と抵抗
18の両端電圧−Ｉ・ｒを加算した値が０とならなければ
ならないので、 ＶC1＋（−Ｉ・ｒ）＝０ ∴ＶC1＝Ｉ・ｒ …(2) となる。(1)式および(2)式から、 Ｅo＝ＶR1−ＶC1 …(3) となる。

【００２８】また、可変抵抗16とキャパシタ14の各両端
電圧ＶR1、ＶC1を加算したものが入力端子22に印加され
る電圧Ｅiであるから、これらの各電圧の間には、 Ｅi＝ＶR1＋ＶC1 …(4) の関係がある。(3)式および(4)式から、

【数５】 となる。ここで、Ｃはキャパシタ14の静電容量、Ｒは可
変抵抗16の抵抗値を表し、ＣＲ回路の時定数をＴ（＝Ｃ
Ｒ）とした。

【００２９】この(5)式においてｓ＝ｊωを代入して変
形すると、

【数６】 となる。(6)式から出力電圧Ｅoの絶対値を求めると、

【数７】 となる。すなわち、(7)式は、この実施例の移相回路10
Ｃは入出力間の位相がどのように回転しても、その出力
信号の振幅は入力信号の振幅に等しく一定であることを
表している。

【００３０】また、(6)式から出力電圧Ｅoの入力電圧Ｅ
iに対する位相シフト量φ1を求めると、

【数８】 となる。この(8)式から、例えばωがほぼ１／Ｔ（＝１
／（ＣＲ））となるような周波数における位相シフト量
φ1はほぼ９０°となり、入力信号の振幅を減衰させる
ことなく位相のみをほぼ９０°シフトさせることができ
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量φ1がほぼ９０°となる周波数ωを変
化させることができる。

【００３１】図４は、図１に示した後段の移相回路30Ｌ
の構成を抜き出して示したものであり、移相回路30Ｌ
は、差動入力増幅器の一種であるオペアンプ32と、入力
端子42に入力された信号の位相を所定量シフトさせてオ
ペアンプ32の非反転入力端子に入力するインダクタ37お
よび可変抵抗36と、入力端子42とオペアンプ32の反転入
力端子との間に挿入された抵抗38と、オペアンプ32の出
力端子44と反転入力端子との間に挿入された抵抗40とを
含んで構成されている。

【００３２】このような構成を有する移相回路30Ｌにお
いて、所定の交流信号が入力端子42に入力されると、オ
ペアンプ32の非反転入力端子には、可変抵抗36の両端に
現れる電圧ＶR2が印加される。

【００３３】また、図４に示したオペアンプ32の２入力
（反転入力端子と非反転入力端子）間には電位差が生じ
ないので、オペアンプ32の反転入力端子の電位と、イン
ダクタ37と可変抵抗36の接続点の電位とは等しくなる。
したがって、抵抗38の両端には、インダクタ37の両端に
現れる電圧ＶL1と同じ電圧ＶL1が現れる。

【００３４】ここで、抵抗38と抵抗40の各抵抗値が等し
い場合には、これら２つの抵抗38、40に同じ電流が流れ
るため、抵抗40の両端にも電圧ＶL1が現れる。しかも、
これら２つの抵抗38、40の各両端に現れる電圧ＶL1はベ
クトル的に同方向を向いており、オペアンプ32の反転入
力端子（電圧ＶR2）を基準にして考えると、抵抗38の両
端電圧ＶL1をベクトル的に加算したものが入力電圧Ｅi
に、抵抗40の両端電圧L1をベクトル的に減算したものが
出力電圧Ｅoになる。

【００３５】図５は、後段の移相回路30Ｌの入出力電圧
とインダクタ等に現れる電圧との関係を示すベクトル図
であって、可変抵抗36の両端に現れる電圧ＶR2とインダ
クタ37の両端に現れる電圧ＶL1とは互いに９０°位相が
ずれており、これらをベクトル的に加算したものが入力
電圧Ｅiとなる。したがって、入力信号の振幅が一定で
周波数のみが変化した場合には、図５に示す半円の円周
に沿って可変抵抗36の両端電圧ＶR2とインダクタ37の両
端電圧ＶL1とが変化する。

【００３６】また、上述したように電圧ＶR2から電圧Ｖ
L1をベクトル的に減算したものが出力電圧Ｅoとなる。
非反転入力端子に印加される電圧ＶR2を基準に考える
と、入力電圧Ｅiと出力電圧Ｅoとは電圧ＶL1を合成する
方向が異なるだけでありその絶対値は等しくなる。した
がって、入出力電圧の大きさと位相の関係は、入力電圧
Ｅiおよび出力電圧Ｅoを斜辺とし、電圧ＶL1の２倍を底
辺とする二等辺三角形で表すことができ、出力信号の振
幅は周波数に関係なく入力信号の振幅と同じであって、
位相シフト量は図５に示すφ2で表されることがわか
る。

【００３７】また、図５から明らかなように、電圧ＶR2
と電圧ＶL1とは円周上で直角に交わるため、理論的には
入力電圧Ｅiと電圧ＶR2との位相差は、周波数ωが０か
ら∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路30Ｌ全体のシフト量φ2はその２
倍であり、周波数に応じて０°から１８０°まで変化す
る。

【００３８】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００３９】前段の移相回路10Ｃの場合と同様に、電圧
Ｅiを入力端子42に印加したときに抵抗38、40を通って
入力端子42から出力端子44に向かって流れる電流をＩ、
抵抗38と抵抗40の各抵抗値が等しくその値をｒとする
と、抵抗38、40のそれぞれの両端電圧は−Ｉ・ｒとな
る。

【００４０】図４に示したオペアンプ32の２入力間には
電位差が生じてはならないので、オペアンプ32の非反転
入力端子に印加される可変抵抗36の両端電圧ＶR2と出力
電圧Ｅoとの間には、 ＶR2＝Ｅo−（−Ｉ・ｒ） ＝Ｅo＋Ｉ・ｒ ∴Ｅo＝ＶR2−Ｉ・ｒ …(9) の関係がある。

【００４１】また、オペアンプ32の２入力間に電位差が
生じないためには、インダクタ37の両端電圧ＶL1と抵抗
38の両端電圧−Ｉ・ｒを加算した値が０とならなければ
ならないので、 ＶL1＋（−Ｉ・ｒ）＝０ ∴ＶL1＝Ｉ・ｒ …(10) となる。(9)式および(10)式から、 Ｅo＝ＶR2−ＶL1 …(11) となる。

【００４２】また、可変抵抗36とインダクタ37の各両端
電圧ＶR2、ＶL1を加算したものが入力端子42に印加され
る電圧Ｅiであるから、これらの各電圧の間には、 Ｅi＝ＶR2＋ＶL1 …(12) の関係がある。(11)式および(12)式から、

【数１３】 となる。ここで、説明を簡単なものとするために、移相
回路10Ｃ内のＣＲ回路の時定数と同様に移相回路30Ｌ内
のＬＲ回路の時定数をＴとした。

【００４３】この(13)式においてｓ＝ｊωを代入して変
形すると、

【数１４】 となる。

【００４４】上述した(13)式および(14)式は、前段の移
相回路10Ｃについて示した(5)式および(6)式と符号のみ
異なっている。したがって、出力電圧Ｅoの絶対値は(7)
式をそのまま適用することができ、後段の移相回路30Ｌ
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることがわ
かる。

【００４５】また、(14)式から出力電圧Ｅoの入力電圧
Ｅiに対する位相シフト量φ2を求めると、

【数１５】 となる。この(15)式から、例えばωがほぼ１／Ｔ（＝Ｒ
／Ｌ）となるような周波数における位相シフト量φ2は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗36の抵抗値Ｒを可変することにより、位
相シフト量φ2がほぼ９０°となる周波数ωを変化させ
ることができる。

【００４６】このようにして、２つの移相回路10Ｃ、30
Ｌのそれぞれにおいて位相が所定量シフトされる。しか
も、図３および図５に示すように、各移相回路10Ｃ、30
Ｌにおける入出力電圧の相対的な位相関係は反対方向で
あって、ある周波数において２つの移相回路10Ｃ、30Ｌ
の全体により位相シフト量が０°である信号が出力され
る。

【００４７】また、後段の移相回路30Ｌの出力は、帰還
抵抗70を介して前段の移相回路10Ｃの入力側に帰還され
ており、この帰還された信号と入力抵抗74を介して入力
される信号とが加算され、この加算された電圧が移相回
路10Ｃの入力端子（図２に示した入力端子22）に印加さ
れている。

【００４８】図６は、上述した構成を有する２つの移相
回路10Ｃ、30Ｌの全体を伝達関数Ｋ1を有する回路に置
き換えたシステム図であり、伝達関数Ｋ1を有する回路
と並列に抵抗Ｒ0を有する帰還抵抗70が、直列に帰還抵
抗70のｎ倍の抵抗値（ｎＲ0）を有する入力抵抗74が接
続されている。図７は、図６に示すシステムをミラーの
定理によって変換したシステム図であり、変換後のシス
テム全体の伝達関数Ａは、

【数１６】 で表すことができる。

【００４９】ところで、(5)式から明らかなように、前
段の移相回路10Ｃの伝達関数Ｋ2は、

【数１７】 であり、(13)式から明らかなように、後段の移相回路30
Ｌの伝達関数Ｋ3は、

【数１８】 である。したがって、移相回路10Ｃ、30Ｌを２段縦続接
続した場合の全体の伝達関数Ｋ1は、

【数１９】 となる。この(19)式を上述した(16)式に代入すると、

【数２０】 となる。

【００５０】この(20)式によれば、ω＝０（直流の領
域）のときにＡ＝−１／（２ｎ＋１）となって、最大減
衰量を与えることがわかる。また、ω＝∞のときにも最
大減衰量を与えることがわかる。さらに、ω＝１／Ｔの
同調点（２つの移相回路10Ｃ、30Ｌの各時定数が異なる
場合であってそれぞれをＴ₁、Ｔ₂とした場合には、ω＝
１／√（Ｔ₁・Ｔ₂)の同調点）においてはＡ＝１であっ
て帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であるこ
とがわかる。換言すれば、図８に示すように、ｎの値を
変化させても同調点がずれることなく、かつ同調点の減
衰量も変化しない。

【００５１】なお、実際のオペアンプ12、32は理想から
のずれがあるため抵抗12と20あるいは抵抗38と40を同じ
抵抗値に設定しても信号振幅の減衰が若干生じる。した
がって、閉ループ全体の利得をほぼ１に設定するため
に、抵抗20の抵抗値を抵抗18の抵抗値よりも若干大き
く、あるいは抵抗40の抵抗値を抵抗38の抵抗値よりも若
干大きくする必要がある。

【００５２】このように、この実施例の同調増幅器１に
よれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても
同調周波数および同調時の利得が一定であり、最大減衰
量のみを変化させることができる。反対に、最大減衰量
は上述した抵抗比ｎによって決定されるため、各移相回
路10Ｃ、30Ｌ内の可変抵抗16あるいは36の抵抗値を変え
て同調周波数を変えた場合であっても、この最大減衰量
に影響を与えることはなく、同調周波数、同調周波数に
おける利得、最大減衰量を互いに干渉しあうことなく調
整することができる。

【００５３】また、この実施例の同調増幅器１におい
て、インダクタ37は、写真触刻法等によりスパイラル状
の導体を形成することによって半導体基板上へ形成する
ことが可能となるが、このようなインダクタ37を用いる
ことにより、それ以外の構成部品（オペアンプや抵抗）
とともに半導体基板上に形成することができることか
ら、同調周波数および最大減衰量を調整し得る同調増幅
器１の全体を半導体基板上に形成して集積回路とするこ
とも容易である。

【００５４】また、前段の移相回路10ＣのＣＲ回路の時
定数ＴはＣＲであり、後段の移相回路30ＬのＬＲ回路の
時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒ
が分母と分子に分かれるため、例えば半導体基板上に同
調増幅器１の全体を形成するとともに各可変抵抗16、36
をＦＥＴで形成したような場合には、この抵抗値の温度
変化に対する同調周波数の変動を抑制する、いわゆる温
度補償が可能となる。この温度補償が可能な点について
は、以下に示す各実施例の同調増幅器も同じである。

【００５５】なお、上述した第１実施例の同調増幅器１
では、前段に移相回路10Ｃを、後段に移相回路30Ｌをそ
れぞれ配置したが、これらの全体によって入出力信号間
の位相シフト量が０°となればよいことから、これらの
前後を入れ換えて前段に移相回路30Ｌを、後段に移相回
路10Ｃをそれぞれ配置して同調増幅器を構成するように
してもよい。

【００５６】また、上述した第１実施例の同調増幅器１
は、２つの移相回路10Ｃ、30Ｌの全体により位相シフト
量が０°となって所定の同調動作を行なうようになって
おり、位相をシフトさせない非反転回路を追加するよう
にしてもよい。

【００５７】図９は、図１に示した同調増幅器１に非反
転回路50を追加した同調増幅器１ａの構成を示す図であ
る。この非反転回路50は、反転入力端子が抵抗54を介し
て接地されているとともにこの反転入力端子と出力端子
との間に抵抗56が接続されたオペアンプ52を含んで構成
されており、２つの抵抗54、56の抵抗比によって定まる
所定の増幅度を有するバッファとして機能する。このよ
うな構成を有する非反転回路50は、入力信号の位相を変
えずに出力しており、この増幅度を調整してループゲイ
ンをほぼ１に設定することが容易であり、このようにル
ープゲインを調整することにより、２つの移相回路10
Ｃ、30Ｌによる位相シフト量が０°となる周波数におい
て所定の同調動作が行なわれる。

【００５８】（第２実施例）図１０は、この発明を適用
した第２実施例の同調増幅器の構成を示す回路図であっ
て、同調増幅器１ｂは、第１実施例の同調増幅器１と同
様に、それぞれが入力信号の位相を所定量シフトさせる
ことにより所定の周波数において合計で０°の位相シフ
トを行なう２つの移相回路10Ｌ、30Ｃと、帰還抵抗70お
よび入力抵抗74（入力抵抗74は帰還抵抗70のｎ倍の抵抗
値を有しているものとする）のそれぞれを介することに
より移相回路30から出力される信号（帰還信号）と入力
端子90に入力される信号（入力信号）とを所定の割合で
加算する加算回路とを含んで構成されている。

【００５９】図１１は、図１０に示した前段の移相回路
10Ｌの構成を抜き出して示したものであって、前段の移
相回路10Ｌは、差動入力増幅器の一種であるオペアンプ
12と、入力端子22に入力された信号の位相を所定量シフ
トさせてオペアンプ12の非反転入力端子に入力する可変
抵抗16およびインダクタ17と、入力端子22とオペアンプ
12の反転入力端子との間に挿入された抵抗18と、オペア
ンプ12の出力端子24と反転入力端子との間に挿入された
抵抗20とを含んで構成されている。

【００６０】このような構成を有する移相回路10Ｌにお
いて、所定の交流信号が入力端子22に入力されると、オ
ペアンプ12の非反転入力端子には、インダクタ17の両端
に現れる電圧ＶL2が印加される。

【００６１】また、図１１に示したオペアンプ12の２入
力（反転入力端子と非反転入力端子）間には電位差が生
じないので、オペアンプ12の反転入力端子の電位と、可
変抵抗16とインダクタ17の接続点の電位とは等しくな
る。したがって、抵抗18の両端には、可変抵抗16の両端
に現れる電圧ＶR3と同じ電圧ＶR3が現れる。

【００６２】ここで、抵抗18と抵抗20の各抵抗値が等し
い場合には、これら２つの抵抗18、20に同じ電流が流れ
るため、抵抗20の両端にも電圧ＶR3が現れる。しかも、
これら２つの抵抗18、20の各両端に現れる電圧ＶR3はベ
クトル的に同方向を有しており、オペアンプ12の反転入
力端子（電圧ＶL2）を基準にして考えると、抵抗18の両
端電圧ＶR3をベクトル的に加算したものが入力電圧Ｅi
に、抵抗20の電圧ＶR3をベクトル的に減算したものが出
力電圧Ｅoになる。

【００６３】図１２は、移相回路10Ｌの入出力電圧とイ
ンダクタ等に現れる電圧との関係を示すベクトル図であ
って、インダクタ17の両端に現れる電圧ＶL2と可変抵抗
16の両端に現れる電圧ＶR3とは互いに９０°位相がずれ
ており、これらをベクトル的に加算したものが入力電圧
Ｅiとなる。したがって、入力信号の振幅が一定で周波
数のみが変化した場合には、図１２に示す半円の円周に
沿ってインダクタ17の両端電圧ＶL2と可変抵抗16の両端
電圧ＶR3とが変化する。

【００６４】また、電圧ＶL2から電圧ＶR3をベクトル的
に減算したものが出力電圧Ｅoとなる。非反転入力端子
に印加される電圧ＶL2を基準に考えると、入力電圧Ｅi
と出力電圧Ｅoとは電圧ＶR3を合成する方向が異なるだ
けでありその絶対値は等しくなる。したがって、入出力
電圧の大きさと位相の関係は、入力電圧Ｅiおよび出力
電圧Ｅoを斜辺とし、電圧ＶR3の２倍を底辺とする二等
辺三角形で表すことができ、出力信号の振幅は周波数に
関係なく入力信号の振幅と同じであって、位相シフト量
は図１２に示すφ3で表されることがわかる。

【００６５】また、図１２から明らかなように、電圧Ｖ
L2と電圧ＶR3とは円周上で直角に交わるため、理論的に
は入力電圧Ｅiと電圧ＶL2との位相差は、周波数ωが０
から∞まで変化するに従って９０°から０°まで変化す
る。そして、移相回路10Ｌ全体の位相シフト量φ3はそ
の２倍であり、周波数に応じて１８０°から０°まで変
化する。

【００６６】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００６７】入力電圧Ｅiを入力端子22に印加したとき
に抵抗18、20を通って入力端子22から出力端子24に向か
って流れる電流をＩ、抵抗18と抵抗20の各抵抗値が等し
くその値をｒとすると、抵抗18、20のそれぞれの両端電
圧は−Ｉ・ｒとなる。

【００６８】ところで、上述したように図１１に示した
オペアンプ12の２入力間には電位差が生じてはならない
ので、オペアンプ12の非反転入力端子に印加されるイン
ダクタ17の両端電圧ＶL2と出力電圧Ｅoとの間には、 ＶL2＝Ｅo−（−Ｉ・ｒ） ＝Ｅo＋Ｉ・ｒ ∴Ｅo＝−Ｉ・ｒ＋ＶL2 …(21) の関係がある。

【００６９】また、オペアンプ12の２入力間に電位差が
生じないためには、可変抵抗16の両端電圧ＶR3と抵抗18
の両端電圧−Ｉ・ｒを加算した値が０とならなければな
らないので、 ＶR3＋（−Ｉ・ｒ）＝０ ∴ＶR3＝Ｉ・ｒ …(22) となる。(21)式および(22)式から、 Ｅo＝−ＶR3＋ＶL2 ＝−（ＶR3−ＶL2） …(23) となる。

【００７０】また、インダクタ17と可変抵抗16の各両端
電圧ＶL2、ＶR3を加算したものが入力端子22に印加され
る電圧Ｅiであるから、これらの各電圧の間には、 Ｅi＝ＶR3＋ＶL2 …(24) の関係がある。(23)式および(24)式から、

【数２５】 となる。ここで、Ｌはインダクタ17のインダクタンス、
Ｒは可変抵抗16の抵抗値を表し、移相回路10Ｌ内のＬＲ
回路の時定数を第１実施例で示した２つの移相回路10
Ｃ、30Ｌ内のＣＲ回路あるいはＬＲ回路の各時定数と同
じＴとした。

【００７１】この(25)式は第１実施例で示した(5)式と
同じであり、この実施例の移相回路10Ｌは、第１実施例
の移相回路10Ｃと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路10Ｌでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。

【００７２】また、出力電圧Ｅoの入力電圧に対する位
相シフト量φ3は上述した(8)式で表されたφ1がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となる
ような周波数における位相シフト量はほぼ９０°とな
る。しかも、可変抵抗16の抵抗値Ｒを可変することによ
り、位相シフト量がほぼ９０°となる周波数ωを変化さ
せることができる。

【００７３】図１３は、図１０に示した後段の移相回路
30Ｃの構成を抜き出して示したものであって、後段の移
相回路30Ｃは、差動入力増幅器の一種であるオペアンプ
32と、入力端子42に入力された信号の位相を所定量シフ
トさせてオペアンプ32の非反転入力端子に入力する可変
抵抗36およびキャパシタ34と、入力端子42とオペアンプ
32の反転入力端子との間に挿入された抵抗38と、オペア
ンプ32の出力端子44と反転入力端子との間に挿入された
抵抗40とを含んで構成されている。

【００７４】このような構成を有する移相回路30Ｃにお
いて、所定の交流信号が入力端子42に入力されると、オ
ペアンプ32の非反転入力端子には、キャパシタ34の両端
に現れる電圧ＶC2が印加される。

【００７５】また、図１３に示したオペアンプ32の２入
力（反転入力端子と非反転入力端子）間には電位差が生
じないので、オペアンプ32の反転入力端子の電位と、可
変抵抗36とキャパシタ34の接続点の電位とは等しくな
る。したがって、抵抗38の両端には、可変抵抗36の両端
に現れる電圧ＶR4と同じ電圧ＶR4が現れる。

【００７６】ここで、抵抗38と抵抗40の各抵抗値が等し
い場合には、これら２つの抵抗38、40に同じ電流が流れ
るため、抵抗40の両端にも電圧ＶR4が現れる。しかも、
これら２つの抵抗38、40の各両端に現れる電圧ＶR4はベ
クトル的に同方向を向いており、オペアンプ32の反転入
力端子（電圧ＶC2）を基準にして考えると、抵抗38の両
端電圧ＶR4をベクトル的に加算したものが入力電圧Ｅi
に、抵抗40の両端電圧R4をベクトル的に減算したものが
出力電圧Ｅoになる。

【００７７】図１４は、後段の移相回路30Ｃの入出力電
圧とキャパシタ等に現れる電圧との関係を示すベクトル
図であって、キャパシタ34の両端に現れる電圧ＶC2と可
変抵抗36の両端に現れる電圧ＶR4とは互いに９０°位相
がずれており、これらをベクトル的に加算したものが入
力電圧Ｅiとなる。したがって、入力信号の振幅が一定
で周波数のみが変化した場合には、図１４に示す半円の
円周に沿ってキャパシタ34の両端電圧ＶC2と可変抵抗36
の両端電圧ＶR4とが変化する。

【００７８】また、上述したように電圧ＶC2から電圧Ｖ
R4をベクトル的に減算したものが出力電圧Ｅoとなる。
非反転入力端子に印加される電圧ＶC2を基準に考える
と、入力電圧Ｅiと出力電圧Ｅoとは電圧ＶR4を合成する
方向が異なるだけでありその絶対値は等しくなる。した
がって、入出力電圧の大きさと位相の関係は、入力電圧
Ｅiおよび出力電圧Ｅoを斜辺とし、電圧ＶR4の２倍を底
辺とする二等辺三角形で表すことができ、出力信号の振
幅は周波数に関係なく入力信号の振幅と同じであって、
位相シフト量は図１４に示すφ4で表されることがわか
る。

【００７９】また、図１４から明らかなように、電圧Ｖ
C2と電圧ＶR4とは円周上で直角に交わるため、理論的に
は入力電圧Ｅiと電圧ＶC2との位相差は、周波数ωが０
から∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路30Ｃ全体のシフト量φ4はその２
倍であり、周波数に応じて０°から１８０°まで変化す
る。

【００８０】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００８１】前段の移相回路10Ｌの場合と同様に、電圧
Ｅiを入力端子42に印加したときに抵抗38、40を通って
入力端子42から出力端子44に向かって流れる電流をＩ、
抵抗38と抵抗40の各抵抗値が等しくその値をｒとする
と、抵抗38、40のそれぞれの両端電圧は−Ｉ・ｒとな
る。

【００８２】図１３に示したオペアンプ32の２入力間に
は電位差が生じてはならないので、オペアンプ32の非反
転入力端子に印加されるキャパシタ34の両端電圧ＶC2と
出力電圧Ｅoとの間には、 ＶC2＝Ｅo−（−Ｉ・ｒ） ＝Ｅo＋Ｉ・ｒ ∴Ｅo＝−Ｉ・ｒ＋ＶC2 …(26) の関係がある。

【００８３】また、オペアンプ32の２入力間に電位差が
生じないためには、可変抵抗36の両端電圧ＶR4と抵抗38
の両端電圧−Ｉ・ｒを加算した値が０とならなければな
らないので、 ＶR4＋（−Ｉ・ｒ）＝０ ∴ＶR4＝Ｉ・ｒ …(27) となる。(26)式および(27)式から、 Ｅo＝−ＶR4＋ＶC2 ＝−（ＶR4−ＶC2） …(28) となる。

【００８４】また、キャパシタ34と可変抵抗36の各両端
電圧ＶC2、ＶR4を加算したものが入力端子42に印加され
る電圧Ｅiであるから、これらの各電圧の間には、 Ｅi＝ＶR4＋ＶC2 …(29) の関係がある。(28)式および(29)式から、

【数３０】 となる。ここで、Ｃはキャパシタ34の静電容量、Ｒは可
変抵抗36の抵抗値を表し、移相回路30Ｃ内のＣＲ回路の
時定数を前段の移相回路10Ｌの場合と同様にＴとした。

【００８５】この(30)式は第１実施例で示した(13)式と
同じであり、この実施例の移相回路30Ｃは、第１実施例
の移相回路30Ｌと同じ入出力電圧間の関係を有している
ことがわかる。したがって、移相回路30Ｃでは、入出力
間の位相がどのように回転しても、その出力信号の振幅
は一定となる。

【００８６】また、出力電圧Ｅoの入力電圧に対する位
相シフト量φ4は上述した(15)式で表されたφ2がそのま
ま適用され、例えばωがほぼ１／Ｔ（＝１／（ＣＲ））
となるような周波数における位相シフト量はほぼ９０°
となる。しかも、可変抵抗16の抵抗値Ｒを可変すること
により、位相シフト量がほぼ９０°となる周波数ωを変
化させることができる。

【００８７】このようにして、２つの移相回路10Ｌ、30
Ｃのそれぞれにおいて位相が所定量シフトされる。しか
も、図１２および図１４に示すように、各移相回路10
Ｌ、30Ｃにおける入出力電圧の相対的な位相関係は反対
方向であって、ある周波数において２つの移相回路10
Ｌ、30Ｃの全体により位相シフト量が０°の信号が出力
される。

【００８８】また、後段の移相回路30Ｃの出力は、帰還
抵抗70を介して前段の移相回路10Ｌの入力側に帰還され
ており、この帰還された信号と入力抵抗74を介して入力
される信号とが加算され、この加算された電圧が移相回
路10Ｌの入力端子（図１１に示した入力端子22）印加さ
れている。

【００８９】このような帰還ループを形成することによ
り、ある周波数において２つの移相回路10Ｌ、30Ｃの全
体による位相シフト量が０°となり、このとき同調増幅
器１ｂ全体のループゲインをほぼ１に設定することによ
り、同調動作が行なわれる。

【００９０】なお、第１実施例で説明したように、実際
のオペアンプ12、32は理想からのずれがあるため抵抗18
と20あるいは抵抗38と40を同じ抵抗値に設定しても信号
振幅の減衰が若干生じる。したがって、閉ループ全体の
利得をほぼ１に設定するために、抵抗20の抵抗値を抵抗
18の抵抗値よりも若干大きく、あるいは抵抗40の抵抗値
を抵抗38の抵抗値よりも若干大きくする必要がある。

【００９１】ところで、上述した２つの移相回路10Ｌ、
30Ｃを含む第２実施例の同調増幅器１ｂは、その全体を
伝達関数Ｋ1を有する回路に置き換えると、第１実施例
の場合と同様に、図６に示すシステム図で表すことがで
きる。したがって、ミラーの定理によって変換すること
により図７に示すシステム図で表すことができ、変換後
のシステム全体の伝達関数Ａは(16)式で表すことができ
る。

【００９２】また、(25)式および(30)式から明らかなよ
うに、この実施例の２つの移相回路10Ｌ、30Ｃの各伝達
関数は、第１実施例の２つの移相回路10Ｃ、30Ｌの各伝
達関数と同じであり、２つの移相回路10Ｌ、30Ｃを接続
した全体の伝達関数Ｋ1は(19)式に示したものをそのま
ま適用することができる。このため、第２実施例の同調
増幅器１ｂの全体の伝達関数も(20)式に示したＡをその
まま適用することができる。

【００９３】したがって、第２実施例の同調増幅器１ｂ
は、第１実施例の同調増幅器１と同様の特性を有してお
り、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋
１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（２つの移相回路10
Ｌ、30Ｃの各時定数が異なる場合であってそれぞれをＴ
₁、Ｔ₂とした場合には、ω＝１／√（Ｔ₁・Ｔ₂)の同調
点）においてはＡ＝１であって帰還抵抗70と入力抵抗74
の抵抗比ｎに無関係であって、図８に示すようにｎの値
を変化させても同調点がずれることなく、かつ同調点の
減衰量も変化しない。

【００９４】このように、この実施例の同調増幅器１ｂ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路10Ｌ、30Ｃ内の可変抵抗16あるいは36の抵抗値を変
えて同調周波数を変えた場合であっても、この最大減衰
量に影響を与えることはなく、同調周波数、同調周波数
における利得、最大減衰量を互いに干渉しあうことなく
調整することができる。

【００９５】また、第１実施例等と同様に、インダクタ
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（オペアンプや抵抗）とともに半導体基
板上に形成することができることから、同調周波数およ
び最大減衰量を調整し得る同調増幅器１ｂの全体を半導
体基板上に形成して集積回路とすることも容易である。

【００９６】なお、上述した第２実施例の同調増幅器１
ｂでは、前段に移相回路10Ｌを、後段に移相回路30Ｃを
それぞれ配置したが、これらの全体によって入出力信号
間の位相シフト量が０°となればよいことから、これら
の前後を入れ換えて前段に移相回路30Ｃを、後段に移相
回路10Ｌをそれぞれ配置して同調増幅器を構成するよう
にしてもよい。

【００９７】また、上述した第２実施例の同調増幅器１
ｂは、２つの移相回路10Ｌ、30Ｃの全体により位相シフ
ト量が０°となって所定の同調動作を行なうようになっ
ており、位相をシフトさせない非反転回路を追加するよ
うにしてもよい。

【００９８】図１５は、図１０に示した同調増幅器１ｂ
に非反転回路50を追加した同調増幅器１ｃの構成を示す
図である。この非反転回路50は、図９に示したものであ
り、反転入力端子が抵抗54を介して接地されているとと
もにこの反転入力端子と出力端子との間に抵抗56が接続
されたオペアンプ52を含んで構成されており、２つの抵
抗54、56の抵抗比によって定まる所定の増幅度を有する
バッファとして機能する。このような構成を有する非反
転回路50を用いることにより、この増幅度を調整してル
ープゲインをほぼ１に設定することが容易であり、この
ようにループゲインを調整することにより、２つの移相
回路10Ｌ、30Ｃによる位相シフト量が０°となる周波数
において所定の同調動作が行なわれる。

【００９９】（第３実施例）上述した第１実施例の同調
増幅器１および１ａは、入出力間の相対的な位相関係が
反対となる２つの移相回路を組み合わせて構成したが、
この相対的な位相関係が同じとなる２つの移相回路を組
み合わせて同調増幅器を構成するようにしてもよい。

【０１００】図１に示す同調増幅器１に含まれる一方の
移相回路10Ｃや図１０に示す同調増幅器１ｂに含まれる
移相回路10Ｌのそれぞれの入出力電圧間には(5)式ある
いは(25)式で表される関係が成立する。以下では、図２
あるいは図１１に示す構成を有する移相回路10Ｃあるい
は10Ｌを(5)式中の分数の符号を用いて便宜上「−型の
移相回路」と称して説明を行なう。

【０１０１】また、図１に示す同調増幅器１に含まれる
移相回路30Ｌや図１０に示す同調増幅器１ｂに含まれる
移相回路30Ｃのそれぞれの入出力電圧間には(13)式ある
いは(30)式で表される関係が成立する。以下では、図４
あるいは図１３に示す構成を有する移相回路30Ｃあるい
は30Ｌを(13)式中の分数の符号を用いて便宜上「＋型の
移相回路」と称して説明を行なう。

【０１０２】このように各移相回路を便宜上２つのタイ
プに分類した場合には、第１実施例の同調増幅器１、１
ａおよび第２実施例の同調増幅器１ｂ、１ｃは、タイプ
が異なる２つの移相回路を組み合わせることにより、全
体としての位相シフト量が０°となる周波数において同
調動作を行なうようになっている。

【０１０３】ところで、１つの−型の移相回路10Ｃ（あ
るいは10Ｌ）の後段に信号の位相を反転させる位相反転
回路を接続した場合のその全体の入出力間の関係に着目
すると、(5)式において分数の符号「−」を反転して
「＋」にすればよく、１つの−型の移相回路10Ｃの後段
に位相反転回路を接続した構成が１つの＋型の移相回路
に等価であるといえる。同様に、１つの＋型の移相回路
30Ｌ（あるいは30Ｃ）の後段に信号の位相を反転させる
位相反転回路を接続した場合のその全体の入出力間の関
係に着目すると、(13)式において分数の符号「＋」を反
転して「−」にすればよく、１つの＋型の移相回路の後
段に位相反転回路を接続した構成が１つの−型の移相回
路に等価であるといえる。

【０１０４】したがって、第１実施例においてタイプが
異なる２つの移相回路を組み合わせて同調増幅器を構成
する代わりに、同タイプの２つの移相回路と位相反転回
路を組み合わせて同調増幅器を構成することができる。

【０１０５】図１６は、第３実施例の同調増幅器の構成
を示す図であって、同調増幅器１ｄは、図２あるいは図
１１に示す−型の２つの移相回路10Ｃおよび10Ｌと、後
段の移相回路10Ｌの出力信号の位相をさらに反転する位
相反転回路80と、帰還抵抗70および入力抵抗74（入力抵
抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有している
ものとする）のそれぞれを介することにより位相反転回
路80から出力される信号（帰還信号）と入力端子90に入
力される信号（入力信号）とを所定の割合で加算する加
算回路とを含んで構成されている。

【０１０６】位相反転回路80は、入力信号が抵抗84を介
して反転入力端子に入力されるとともに非反転入力端子
が接地されたオペアンプ82と、このオペアンプ82の反転
入力端子と出力端子との間に接続された抵抗86とを含ん
で構成されている。抵抗84を介してオペアンプ82の反転
入力端子に交流信号が入力されると、オペアンプ82の出
力端子からは位相が反転した逆相の信号が出力され、こ
の逆相の信号が図１６に示した同調増幅器１ｄの出力端
子92から取り出される。また、この位相反転回路80は、
２つの抵抗84、86の抵抗比によって定まる所定の増幅度
を有する。

【０１０７】上述した第１実施例や第２実施例で説明し
たように、−型の２つの移相回路10Ｃ、10Ｌのそれぞれ
は、入力信号の周波数ωが０から∞まで変化するにした
がって位相シフト量が１８０°から０°まで変化する。
例えば、移相回路10Ｃ内のＣＲ回路の時定数と移相回路
10Ｌ内のＬＲ回路の時定数が同じであると仮定し、その
値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回
路10Ｃ、10Ｌのそれぞれにおける位相シフト量が９０°
となる。したがって、２つの移相回路10Ｃ、10Ｌの全体
によって位相が１８０°シフトされ、さらに後段に接続
された位相反転回路80によって位相が反転され、全体と
して、位相が一巡して位相シフト量が０°となる信号が
位相反転回路80から出力される。また、この位相反転回
路80の出力は、帰還抵抗70を介して前段の移相回路10Ｃ
の入力側に帰還されており、この帰還された信号と入力
抵抗74を介して入力される信号とが加算され、この加算
された電圧が前段の移相回路10Ｃの入力端子（図２に示
した入力端子22）に印加される。

【０１０８】このような帰還ループを形成することによ
り、ある周波数において２つの移相回路10Ｃ、10Ｌによ
って位相が１８０°シフトされ、さらに位相反転回路80
によって位相が反転され、全体として帰還ループを一巡
する信号の位相シフト量が０°となる。このとき、位相
反転回路80の増幅度を所定の値にして、同調増幅器１ｄ
全体のループゲインをほぼ１に設定することにより、同
調動作が行なわれる。

【０１０９】ところで、上述した２つの移相回路10Ｃ、
10Ｌおよび位相反転回路80は、その全体を伝達関数Ｋ1
を有する回路に置き換えると、第１実施例や第２実施例
の場合と同様に、図６に示すシステム図で表すことがで
きる。したがって、ミラーの定理によって変換すること
により図７に示すシステム図で表すことができ、変換後
のシステム全体の伝達関数Ａは(16)式で表すことができ
る。

【０１１０】また、移相回路10Ｃおよび10Ｌの各伝達関
数をともにＫ2とすると、このＫ2は(17)式で表されるた
め、移相回路10Ｃ、10Ｌを２段接続し、さらにその後段
に位相反転回路80を接続した場合の全体の伝達関数Ｋ1
は、

【数３１】 となる。この(31)式で求めた伝達関数Ｋ1は、(19)式で
求めた第１実施例の同調増幅器１の２つの移相回路10
Ｃ、30Ｌの全体の伝達関数Ｋ1と同じであり、同調増幅
器１ｄの全体の伝達関数は(20)式に示したＡをそのまま
適用することができる。

【０１１１】したがって、第３実施例の同調増幅器１ｄ
は、第１実施例の同調増幅器１等と同様の特性を有して
おり、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ
＋１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（移相回路10Ｃおよび
10Ｌの各時定数が異なる場合であってそれぞれをＴ₁、
Ｔ₂とした場合には、ω＝１／√（Ｔ₁・Ｔ₂)の同調点）
においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵
抗比ｎに無関係であって、図８に示すようにｎの値を変
化させても同調点がずれることなく、かつ同調点の減衰
量も変化しない。

【０１１２】このように、この実施例の同調増幅器１ｄ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路10Ｃ、10Ｌ内の可変抵抗16の抵抗値を変えて同調周
波数を変えた場合であっても、この最大減衰量に影響を
与えることはなく、同調周波数、同調周波数における利
得、最大減衰量を互いに干渉しあうことなく調整するこ
とができる。

【０１１３】また、第１実施例等と同様に、インダクタ
17は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（オペアンプや抵抗）とともに半導体基
板上に形成することができることから、同調周波数およ
び最大減衰量を調整し得る同調増幅器１ｄの全体を半導
体基板上に形成して集積回路とすることも容易である。

【０１１４】なお、この実施例の同調増幅器１ｄでは、
前段に移相回路10Ｃを、後段に移相回路10Ｌをそれぞれ
配置したが、これらの全体によって入出力信号間の位相
シフト量が０°となればよいことから、これらの前後を
入れ換えて前段に移相回路10Ｌを、後段に移相回路10Ｃ
をそれぞれ配置して同調増幅器を構成するようにしても
よい。

【０１１５】（第４実施例）上述した第３実施例の同調
増幅器１ｄでは−型の２つの移相回路を接続した場合を
説明したが、＋型の移相回路を２段接続することにより
同調増幅器を構成するようにしてもよい。

【０１１６】図１７は、第４実施例の同調増幅器の構成
を示す図であって、同調増幅器１ｅは、図４あるいは図
１３に示す＋型の２つの移相回路30Ｌ、30Ｃと、後段の
移相回路30Ｃの出力信号の位相をさらに反転する位相反
転回路80と、帰還抵抗70および入力抵抗74（入力抵抗74
は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているもの
とする）のそれぞれを介することにより位相反転回路80
から出力される信号（帰還信号）と入力端子90に入力さ
れる信号（入力信号）とを所定の割合で加算する加算回
路とを含んで構成されている。

【０１１７】位相反転回路80は、第３実施例において図
１６に示したものと同じであり、後段の移相回路30Ｃか
ら出力される信号の位相をさらに反転して同調増幅器１
ｅの出力端子92から出力する。

【０１１８】上述した第１実施例や第２実施例で説明し
たように、＋型の２つの移相回路30Ｌ、30Ｃのそれぞれ
は、入力信号の周波数ωが０から∞まで変化するにした
がって位相シフト量が０°から１８０°まで変化する。
例えば、移相回路30Ｌ内のＬＲ回路の時定数と移相回路
30Ｃ内のＣＲ回路の時定数が同じであると仮定し、その
値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回
路30Ｌ、30Ｃのそれぞれにおける位相シフト量が９０°
となる。したがって、２つの移相回路30Ｌ、30Ｃの全体
によって位相が１８０°シフトされ、さらに後段に接続
された位相反転回路80によって位相が反転され、全体と
して、位相が一巡して位相シフト量が０°となる信号が
位相反転回路80から出力される。また、この位相反転回
路80の出力は、帰還抵抗70を介して前段の移相回路30Ｌ
の入力側に帰還されており、この帰還された信号と入力
抵抗74を介して入力される信号とが加算され、この加算
された電圧が前段の移相回路30Ｌの入力端子（図１３に
示した入力端子42）に印加されている。

【０１１９】このような帰還ループを形成することによ
り、ある周波数において２つの移相回路30Ｌ、30Ｃによ
って位相が１８０°シフトされ、さらに位相反転回路80
によって位相が反転され、全体として帰還ループを一巡
する信号の位相シフト量が０°となる。このとき、位相
反転回路80の増幅度を所定の値にして、同調増幅器１ｅ
全体のループゲインをほぼ１に設定することにより、同
調動作が行なわれる。

【０１２０】ところで、上述した２つの移相回路30Ｌ、
30Ｃおよび位相反転回路80は、その全体を伝達関数Ｋ1
を有する回路に置き換えると、第１実施例の場合と同様
に、図６に示すシステム図で表すことができる。したが
って、ミラーの定理によって変換することにより図７に
示すシステム図で表すことができ、変換後のシステム全
体の伝達関数Ａは(16)式で表すことができる。

【０１２１】また、移相回路30Ｌおよび30Ｃの各伝達関
数をともにＫ3とすると、このＫ3は(18)式で表される。
この伝達関数Ｋ3は、(17)式に示す移相回路10Ｃ、10Ｌ
の伝達関数Ｋ2の符号「−」を「＋」に変えただけであ
るため、移相回路30Ｌ、30Ｃを２段接続し、さらにその
後段に位相反転回路80を接続した場合の全体の伝達関数
Ｋ1は、第３実施例と同様に(19)式に示したものをその
まま適用することができる。このため、同調増幅器１ｅ
の全体の伝達関数も(20)式に示したＡをそのまま適用す
ることができる。

【０１２２】したがって、第４実施例の同調増幅器１ｅ
は、第１実施例の同調増幅器１等と同様の特性を有して
おり、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ
＋１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（移相回路30Ｌおよび
30Ｃの各時定数が異なる場合であってそれぞれをＴ₁、
Ｔ₂とした場合には、ω＝１／√（Ｔ₁・Ｔ₂)の同調点）
においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵
抗比ｎに無関係であって、図８に示すようにｎの値を変
化させても同調点がずれることなく、かつ同調点の減衰
量も変化しない。

【０１２３】このように、この実施例の同調増幅器１ｅ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路30Ｌ、30Ｃ内の可変抵抗36の抵抗値を変えて同調周
波数を変えた場合であっても、この最大減衰量に影響を
与えることはなく、同調周波数、同調周波数における利
得、最大減衰量を互いに干渉しあうことなく調整するこ
とができる。

【０１２４】また、第１実施例等と同様に、インダクタ
37は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ37を用いることにより、それ
以外の構成部品（オペアンプや抵抗）とともに半導体基
板上に形成することができることから、同調周波数およ
び最大減衰量を調整し得る同調増幅器１ｅの全体を半導
体基板上に形成して集積回路とすることも容易である。

【０１２５】なお、この実施例の同調増幅器１ｅでは、
前段に移相回路30Ｌを、後段に移相回路30Ｃをそれぞれ
配置したが、これらの全体によって入出力信号間の位相
シフト量が０°となればよいことから、これらの前後を
入れ換えて前段に移相回路30Ｃを、後段に移相回路30Ｌ
をそれぞれ配置して同調増幅器を構成するようにしても
よい。

【０１２６】（その他の実施例）ところで、上述した各
実施例の同調増幅器は、２つの移相回路または２つの移
相回路と非反転回路あるいは位相反転回路によって構成
されており、接続された３つの回路の全体によって所定
の周波数において合計の位相シフト量を０°にすること
により所定の同調動作を行なうようになっている。した
がって、位相シフト量だけに着目すると、移相回路と非
反転回路あるいは移相反転回路をどのような順番で接続
するかはある程度の自由度があり、必要に応じて接続順
番を決めることができる。

【０１２７】図１８は、２つの移相回路と非反転回路を
組み合わせて同調増幅器を構成した場合において、その
接続状態を示す図である。なお、これらの図において、
帰還側インピーダンス素子70ａおよび入力側インピーダ
ンス素子74ａは、各同調増幅器の出力信号と入力信号と
を所定の割合で加算するためのものであり、最も一般的
には図１等に示すように、帰還側インピーダンス素子70
ａとして帰還抵抗70を、入力側インピーダンス素子74ａ
として入力抵抗74を使用する。

【０１２８】但し、帰還側インピーダンス素子70ａおよ
び入力側インピーダンス素子74ａは、それぞれの素子に
入力された信号の位相関係を変えることなく加算できれ
ばよいことから、帰還側インピーダンス素子70ａおよび
入力側インピーダンス素子74ａをともにキャパシタによ
り、あるいは帰還側インピーダンス素子70ａおよび入力
側インピーダンス素子74ａをともにインダクタにより形
成するようにしてもよい。または、抵抗やキャパシタあ
るいはインダクタを組み合わせることにより、インピー
ダンスの実数分および虚数分の比を同時に調整しうるよ
うにして各インピーダンス素子を形成してもよい。

【０１２９】図１８(Ａ)には２つの移相回路の後段に非
反転回路50を配置した構成が示されており、図９に示し
た同調増幅器１ａあるいは図１５に示した同調増幅器１
ｃに対応している。このように、後段に非反転回路50を
配置した場合には、この非反転回路50に出力バッファの
機能を持たせることにより、大きな出力電流を取り出す
こともできる。

【０１３０】図１８(Ｂ)には２つの移相回路10Ｃと30Ｌ
の間、あるいは２つの移相回路10Ｌと30Ｃの間に非反転
回路50を配置した構成が示されている。このように、中
間に非反転回路50を配置した場合には、前段の移相回路
と後段の移相回路の相互干渉を完全に防止することがで
きる。

【０１３１】図１８(Ｃ)には２つの移相回路10Ｃと30Ｌ
の前段、あるいは２つの移相回路10Ｌと30Ｃの前段に非
反転回路50を配置した構成が示されている。このよう
に、前段に非反転回路50を配置した場合には、前段の移
相回路に対する帰還側インピーダンス素子70ａや入力側
インピーダンス素子74ａの影響を最小限に抑えることが
できる。

【０１３２】同様に、図１９は、２つの移相回路と位相
反転回路を組み合わせて同調増幅器を構成した場合にお
いて、その接続状態を示す図である。なお、図１８につ
いて説明したように、帰還側インピーダンス素子70ａお
よび入力側インピーダンス素子74ａは、各同調増幅器の
出力信号と入力信号とを所定の割合で加算するためのも
のであり、最も一般的には図１６等に示すように、帰還
側インピーダンス素子70ａとして帰還抵抗70を、入力側
インピーダンス素子74ａとして入力抵抗74を使用する。
但し、帰還側インピーダンス素子70ａおよび入力側イン
ピーダンス素子74ａは、それぞれの素子に入力された信
号の位相関係を変えることなく加算できればよいことか
ら、キャパシタ等によって形成するようにしてもよい。

【０１３３】図１９(Ａ)には２つの移相回路の後段に位
相反転回路80を配置した構成が示されており、図１６に
示した同調増幅器１ｄあるいは図１７に示した同調増幅
器１ｅに対応している。このように、後段に位相反転回
路80を配置した場合には、この位相反転回路80に出力バ
ッファの機能を持たせることにより、大きな出力電流を
取り出すこともできる。

【０１３４】図１９(Ｂ)には２つの移相回路10Ｃと10Ｌ
の間、あるいは２つの移相回路30Ｌと30Ｃの間に位相反
転回路80を配置した構成が示されている。このように、
中間に位相反転回路80を配置した場合には、２つの移相
回路間の相互干渉を完全に防止することができる。

【０１３５】図１９(Ｃ)には２つの移相回路10Ｃと10Ｌ
の前段、あるいは２つの移相回路30Ｌと30Ｃの前段に位
相反転回路80を配置した構成が示されている。このよう
に、前段に位相反転回路80を配置した場合には、前段の
移相回路に対する帰還側インピーダンス素子70ａや入力
側インピーダンス素子74ａの影響を最小限に抑えること
ができる。

【０１３６】また、上述した各実施例において示した移
相回路には可変抵抗16あるいは36が含まれている。これ
らの可変抵抗16、36は、具体的には接合型あるいはＭＯ
Ｓ型のＦＥＴを用いて実現することができる。

【０１３７】図２０は、ＣＲ回路を有する２種類の移相
回路10Ｃあるいは30Ｃ内の可変抵抗16あるいは36をＦＥ
Ｔに置き換えた場合の移相回路の構成を示す図である。
図２０(Ａ)には、移相回路10Ｃにおいて可変抵抗16をＦ
ＥＴに置き換えた構成が示されている。図２０(Ｂ)に
は、移相回路30Ｃにおいて可変抵抗36をＦＥＴに置き換
えた構成が示されている。

【０１３８】同様に、図２１はＬＲ回路を有する２種類
の移相回路10Ｌあるいは30Ｌ内の可変抵抗16あるいは36
をＦＥＴに置き換えた場合の移相回路の構成を示す図で
ある。図２１(Ａ)には、移相回路10Ｌにおいて可変抵抗
16をＦＥＴに置き換えた構成が示されている。図２１
(Ｂ)には、移相回路30Ｌにおいて可変抵抗36をＦＥＴに
置き換えた構成が示されている。

【０１３９】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各同調増幅器において一巡する信号
の位相シフト量が０°となる周波数を変えることができ
るため、同調増幅器の同調周波数を任意に変更すること
ができる。

【０１４０】なお、図２０あるいは図２１に示した各移
相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネ
ルあるいはｎチャネルのＦＥＴによって構成したが、ｐ
チャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続し
て１つの可変抵抗を構成し、各ＦＥＴのゲートとサブス
トレート間に大きさが等しく極性が異なるゲート電圧を
印加するようにしてもよい。抵抗値を可変する場合には
このゲート電圧の大きさを変えればよい。このように、
２つのＦＥＴを組み合わせて可変抵抗を構成することに
より、ＦＥＴの非線形領域の改善を行なうことができる
ため、同調信号の歪みを少なくすることができる。

【０１４１】また、上述した各実施例において示した移
相回路10Ｃあるいは30Ｃは、キャパシタ14あるいは34と
直列に接続された可変抵抗16あるいは36の抵抗値を変化
させて位相シフト量を変化させることにより全体の同調
周波数を変えるようにしたが、キャパシタ14、34を可変
容量素子によって形成し、その静電容量を変化させるこ
とにより全体の同調周波数を変えるようにしてもよい。

【０１４２】図２２は、各実施例において示した移相回
路10Ｃあるいは30Ｃ内のキャパシタ14あるいは34を可変
容量ダイオードに置き換えた場合の移相回路の構成を示
す図である。図２２(Ａ)には、図１等に示した移相回路
10Ｃにおいて、可変抵抗16を固定抵抗に置き換えるとと
もにキャパシタ14を可変容量ダイオードに置き換えた構
成が示されている。図２２(Ｂ)には、図１０等に示した
移相回路30Ｃにおいて、可変抵抗36を固定抵抗に置き換
えるとともにキャパシタ34を可変容量ダイオードに置き
換えた構成が示されている。

【０１４３】なお、図２２(Ａ)、(Ｂ)において、可変容
量ダイオードに直列に接続されたキャパシタは、可変容
量ダイオードのアノード・カソード間に逆バイアス電圧
を印加する際にその直流電流を阻止するためのものであ
り、そのインピーダンスは動作周波数において極めて小
さく、すなわち大きな静電容量を有している。また、図
２２(Ａ)、(Ｂ)に示したキャパシタの両端の電位は直流
成分をみると一定であるため、交流成分の振幅より大き
な逆バイアス電圧をアノード・カソード間に印加するこ
とにより、各可変容量ダイオードを容量可変のキャパシ
タとして機能させることができる。

【０１４４】このように、キャパシタ14あるいは34を可
変容量ダイオードで構成し、そのアノード・カソード間
に印加する逆バイアス電圧の大きさを可変に制御してこ
の可変容量ダイオードの静電容量をある範囲で任意に変
化させて各移相回路における位相シフト量を変えること
ができる。したがって、各同調増幅器において一巡する
信号の位相シフト量が０°となる周波数を変えることが
でき、同調増幅器の同調周波数を任意に変更することが
できる。

【０１４５】ところで、上述した図２２(Ａ)、(Ｂ)では
可変容量素子として可変容量ダイオードを用いたが、ソ
ースおよびドレインを直流的に固定電位に接続するとと
もにゲートに可変電圧を印加したＦＥＴを用いるように
してもよい。上述したように、図２２(Ａ)、(Ｂ)に示し
た可変容量ダイオードの両端電位は直流的に固定されて
いるため、これらの可変容量ダイオードを上述したＦＥ
Ｔに置き換えるだけでよく、ゲートに印加する電圧を可
変することによりゲート容量、すなわちＦＥＴが有する
静電容量を変えることができる。

【０１４６】また、上述した図２２(Ａ)、(Ｂ)では可変
容量ダイオードの静電容量のみを可変したが、同時に可
変抵抗16あるいは36の抵抗値を可変するようにしてもよ
い。図２２(Ｃ)には、図１等に示した移相回路10Ｃにお
いて、可変抵抗16を用いるとともにキャパシタ14を可変
容量ダイオードに置き換えた構成が示されている。図２
２(Ｄ)には、図１０等に示した移相回路30Ｃにおいて、
可変抵抗36を用いるとともにキャパシタ34を可変容量ダ
イオードに置き換えた構成が示されている。これらにお
いて可変容量ダイオードをゲート容量可変のＦＥＴに置
き換えてもよいことは当然である。

【０１４７】また、図２２(Ｃ)、(Ｄ)に示した可変抵抗
を図２０に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行な
うことができるため、同調信号の歪みを少なくすること
ができる。

【０１４８】このように、可変抵抗と可変容量素子を組
み合わせて移相回路を構成した場合であっても、可変抵
抗の抵抗値および可変容量素子の静電容量をある範囲で
任意に変化させて各移相回路における位相シフト量を変
えることができる。したがって、各同調増幅器において
一巡する信号の位相シフト量が０°となる周波数を変え
ることができ、同調増幅器の同調周波数を任意に変更す
ることができる。

【０１４９】同様に、上述した各実施例において示した
移相回路10Ｌあるいは30Ｌは、インダクタ17あるいは37
と直列に接続された可変抵抗16あるいは36の抵抗値を変
化させて位相シフト量を変化させることにより全体の同
調周波数を変えるようにしたが、インダクタ17、37を可
変インダクタによって形成し、そのインダクタンスを変
化させることにより全体の同調周波数を変えるようにし
てもよい。

【０１５０】図２３は、各実施例において示した移相回
路10Ｌあるいは30Ｌ内のインダクタ17あるいは37を可変
インダクタに置き換えた場合の移相回路の構成を示す図
である。

【０１５１】図２３(Ａ)には、図１０等に示した移相回
路10Ｌにおいて、可変抵抗16を固定抵抗に置き換えると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。図２３(Ｂ)には、図１等に示した
移相回路30Ｌにおいて、可変抵抗36を固定抵抗に置き換
えるとともにインダクタ37を可変インダクタ37ａに置き
換えた構成が示されている。

【０１５２】このように、インダクタ17あるいは37を可
変インダクタ17ａあるいは37ａに置き換えて、それらが
有するインダクタンスをある範囲で任意に変化させて各
移相回路における位相シフト量を変えることができる。
したがって、各同調増幅器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、同調
周波数を任意に変更することができる。

【０１５３】ところで、上述した図２３(Ａ)、(Ｂ)では
可変インダクタ17ａあるいは37ａのインダクタンスのみ
を可変したが、同時に可変抵抗16あるいは36の抵抗値を
可変するようにしてもよい。図２３(Ｃ)には、図１０等
に示した移相回路10Ｌにおいて、可変抵抗16を用いると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。図２３(Ｄ)には、図１等に示した
移相回路30Ｌにおいて、可変抵抗36を用いるとともにイ
ンダクタ37を可変インダクタ37ａに置き換えた構成が示
されている。

【０１５４】また、図２３(Ｃ)、(Ｄ)に示した可変抵抗
を図２１に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行な
うことができるため、同調信号の歪みを少なくすること
ができる。

【０１５５】このように、可変抵抗と可変インダクタを
組み合わせて移相回路を構成した場合であっても、可変
抵抗の抵抗値および可変インダクタのインダクタンスを
ある範囲で任意に変化させて各移相回路における位相シ
フト量を変えることができる。したがって、各同調増幅
器において一巡する信号の位相シフト量が０°となる周
波数を変えることができ、同調周波数を任意に変更する
ことができる。

【０１５６】また、上述したように可変抵抗や可変容量
素子あるいは可変インダクタを用いる場合の他、素子定
数が異なる複数の抵抗やキャパシタあるいはインダクタ
を用意しておいて、スイッチを切り換えることにより、
これら複数の素子の中から１つあるいは複数を選ぶよう
にしてもよい。この場合にはスイッチ切り換えにより接
続する素子の個数および接続方法（直列接続、並列接続
あるいはこれらの組み合わせ）によって、素子定数を不
連続に切り換えることができる。

【０１５７】例えば、可変抵抗の代わりに抵抗値がＲ、
２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を
用意しておいて、１つあるいは任意の複数を選択して直
列接続することにより、等間隔の抵抗値の切り換えをよ
り少ない素子で容易に実現することができる。同様に、
キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…と
いった２のｎ乗の系列の複数のキャパシタを用意してお
いて、１つあるいは任意の複数を選択して並列接続する
ことにより、等間隔の静電容量の切り換えをより少ない
素子で容易に実現することができる。このため、同調周
波数が複数ある回路、例えば、ＡＭラジオに各実施例の
同調増幅器を適用して、複数の放送局から１局を選局し
て受信するような用途に適している。

【０１５８】図２４は、図２３に示した可変インダクタ
17ａの具体例を示す図であり、半導体基板上に形成され
た平面構造の概略が示されている。なお、図２４に示す
可変インダクタ17ａの構造は、そのまま可変インダクタ
37ａにも適用することができる。

【０１５９】図２４に示す可変インダクタ17ａは、半導
体基板110上に形成された渦巻き形状のインダクタ導体1
12と、その外周を周回するように形成された制御用導体
114と、これらインダクタ導体112および制御用導体114
の両方を覆うように形成された絶縁性磁性体118とを含
んで構成されている。

【０１６０】上述した制御用導体114は、制御用導体114
の両端に可変のバイアス電圧を印加するために可変電圧
電源116が接続され、この可変電圧電源116によって印加
する直流バイアス電圧を可変に制御することにより、制
御用導体114に流れるバイアス電流を変化させることが
できる。

【０１６１】また、半導体基板110は、例えば、ｎ型シ
リコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例
えばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体112は、アル
ミニウムや金等の金属薄膜あるいはポリシリコン等の半
導体材料を渦巻き形状に形成されている。

【０１６２】なお、図２４に示した半導体基板110に
は、可変インダクタ17ａの他に図１０等に示した同調増
幅器の他の構成部品が形成されている。

【０１６３】図２５は、図２４に示した可変インダクタ
17ａのインダクタ導体112および制御用導体114の形状を
さらに詳細に示す図であり、内周側に位置するインダク
タ導体112は、所定ターン数（例えば、約４ターン）の
渦巻き形状に形成されており、その両端には２つの端子
電極122、124が接続されている。同様に、外周側に位置
する制御用導体114は、所定ターン数（例えば、約２タ
ーン）の渦巻き形状に形成されており、その両端には２
つの制御電極126、128が接続されている。

【０１６４】図２６は、図２５のＡ−Ａ線拡大断面図で
あり、インダクタ導体112と制御用導体114を含む絶縁性
磁性体118の横断面が示されている。

【０１６５】図２６に示すように、半導体基板110表面
に絶縁性の磁性体膜118ａを介してインダクタ導体112お
よび制御用導体114が形成されており、さらにその表面
に絶縁性の磁性体膜118ｂが被覆形成されている。これ
ら２つの磁性体膜118ａ、118ｂによって図２４に示した
絶縁性磁性体118が形成されている。

【０１６６】例えば、磁性体膜118ａ、118ｂとしては、
ガンマ・フェライトやバリウム・フェライト等の各種磁
性体膜を用いることができる。また、これらの磁性体膜
の材質や形成方法については各種のものが考えられ、例
えば、ＦｅＯ等を真空蒸着して磁性体膜を形成する方法
や、その他分子線エピタキシー法（ＭＢＥ法）、化学気
相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜
を形成する方法等がある。

【０１６７】なお、絶縁膜130は、非磁性体材料によっ
て形成されており、インダクタ導体112および制御用導
体114の各周回部分の間を覆っている。このようにして
各周回部分間の磁性体膜118ａ、118ｂを排除することに
より、各周回部分間に生じる漏れ磁束を最小限に抑える
ことができるため、インダクタ導体112が発生する磁束
を有効に利用して大きなインダクタンスを有する可変イ
ンダクタ17ａを実現することができる。

【０１６８】このように、図２４等に示した可変インダ
クタ17ａは、インダクタ導体112と制御用導体114とを覆
うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が
形成されており、制御用導体114に流す直流バイアス電
流を可変に制御することにより、上述した絶縁性磁性体
118を磁路とするインダクタ導体112の飽和磁化特性が変
化し、インダクタ導体112が有するインダクタンスが変
化する。

【０１６９】したがって、インダクタ導体112のインダ
クタンスそのものを直接変化させることができ、しか
も、半導体基板110上に薄膜形成技術や半導体製造技術
を用いて形成することができるため製造が容易となる。
さらに、半導体基板110上には同調増幅器１等の他の構
成部品を形成することも可能であるため、各実施例の同
調増幅器の全体を集積化によって一体形成する場合に適
している。

【０１７０】なお、図２４等に示した可変インダクタ17
ａは、図２７あるいは図２８に示すように、インダクタ
導体112と制御用導体114とを交互に周回させたり、イン
ダクタ導体112と制御用導体114とを重ねて形成するよう
にしてもよい。いずれの場合であっても、制御用導体11
4に流す直流バイアス電流を変化させることにより絶縁
性磁性体118の飽和磁化特性を変えることができ、イン
ダクタ導体112が有するインダクタンスをある範囲で変
化させることができる。

【０１７１】また、図２４等に示した可変インダクタ17
ａは、半導体基板110上にインダクタ導体112等を形成す
る場合を例にとり説明したが、セラミックス等の絶縁性
あるいは導電性の各種基板上に形成するようにしてもよ
い。

【０１７２】また、磁性体膜118ａ、118ｂとして絶縁性
材料を用いたが、メタル粉（ＭＰ）のような導電性材料
を用いるようにしてもよい。但し、このような導電性の
磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換
えて使用すると、インダクタ導体112等の各周回部分が
短絡されてインダクタ導体として機能しなくなるため、
各インダクタ導体と導電性の磁性体膜との間を電気的に
絶縁する必要がある。この絶縁方法としては、インダク
タ導体112等を酸化して絶縁酸化膜を形成する方法や、
化学気相法等によりシリコン酸化膜あるいは窒化膜を形
成する方法等がある。

【０１７３】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。

【０１７４】また、図２４等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114の両方の全体
を絶縁性磁性体118で覆うようにしたが、一部のみを覆
って磁路を形成するようにしてもよい。

【０１７５】図２９は、絶縁性磁性体118を部分的に形
成した可変インダクタを示す図であって、絶縁性磁性体
118がインダクタ導体112と制御用導体114の一部を覆う
ように形成されており、この部分的に形成された絶縁性
磁性体118によって磁路が形成される。このように、磁
路となる絶縁性磁性体（あるいは導電性磁性体でもよ
い）118を部分的に形成した場合には、磁路が狭まるこ
とによりインダクタ導体112および制御用導体114によっ
て生じる磁束が飽和しやすくなる。したがって、制御用
導体114に少ないバイアス電流を流した場合であっても
磁束が飽和し、少ないバイアス電流を可変に制御するこ
とによりインダクタ導体112のインダクタンスを変える
ことができる。このため、制御系の構造を簡略化するこ
とができる。

【０１７６】また、図２４等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114とを同心状に
巻回して形成したが、これら各導体を半導体基板110表
面の隣接した位置に形成してそれらの間を絶縁性あるい
は導電性の磁性体によって形成した磁路によって磁気結
合させてもよい。

【０１７７】図３０は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
17ｂの概略を示す平面図であり、可変インダクタ17ｂ
は、半導体基板110上に形成された渦巻き形状のインダ
クタ導体112ａと、このインダクタ導体112ａと隣接した
位置に形成された渦巻き形状の制御用導体114ａと、イ
ンダクタ導体112ａと制御用導体114ａの各渦巻き中心を
覆うように形成された絶縁性磁性体（あるいは導電性磁
性体）119とを含んで構成されている。

【０１７８】図２４等に示した可変インダクタ17ａと同
様に、制御用導体114ａにはその両端に可変のバイアス
電圧を印加するために可変電圧電源116が接続されてお
り、この可変電圧電源116によって印加するバイアス電
圧を可変に制御することにより、制御用導体114ａに流
れる所定のバイアス電流を変化させることができる。

【０１７９】図３１は、図３０に示した可変インダクタ
17ｂのインダクタ導体112ａおよび制御用導体114ａの形
状をさらに詳細に示した図であり、インダクタ導体112
ａは、所定ターン数（例えば約４ターン）の渦巻き形状
に形成されており、その両端には２つの端子電極122、1
24が接続されている。同様に、インダクタ導体112ａに
隣接して配置された制御用導体114ａは、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極126、128が接続されてい
る。

【０１８０】図３２は、図３１のＢ−Ｂ線拡大断面図で
あって、インダクタ導体112ａと制御用導体114ａを含む
絶縁性磁性体119の横断面が示されており、半導体基板1
10表面に絶縁性の磁性体膜119ａおよび絶縁性の非磁性
体膜132が形成されており、その表面にインダクタ導体1
12ａおよび制御用導体114ａがそれぞれ形成されてい
る。そして、これらインダクタ導体112ａと制御用導体1
14ａの各中心部を貫くようにさらに表面に絶縁性の磁性
体膜119ｂが被覆形成されている。これら２つの磁性体
膜119ａ、119ｂによってインダクタ導体112ａと制御用
導体114ａの共通の磁路となる環状の磁性体119が形成さ
れている。

【０１８１】なお、図３２に示した絶縁性の非磁性体膜
132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さ
らにそれらの表面においてインダクタ導体112ａと制御
用導体114ａのそれぞれをほぼ同じ高さに形成するため
のものである。したがって、インダクタ導体112ａおよ
び制御用導体114ａに多少の段差が生じてもよい場合に
は、非磁性体膜132を形成せずに、半導体基板110上に直
接インダクタ導体112ａおよび制御用導体114ａの一部を
形成するようにしてもよい。

【０１８２】また、磁性体膜119ａ表面のインダクタ導
体112ａおよび制御用導体114ａの各周回部分の間には、
図２４等に示した可変インダクタ17ａと同様に絶縁膜13
0が形成されている。このように部分的に絶縁膜130を充
填して各周回部分間の磁性体膜119ａ、119ｂを排除する
ことにより、各周回部分間に生じる漏れ磁束を最小限に
抑えることができるため、インダクタ導体112ａによっ
て発生した磁束は、そのほとんどが磁性体膜119ａ、119
ｂを通って制御用導体114ａと交差するようになる。し
たがって、漏れ磁束を少なくすることにより、インダク
タ導体112ａが発生する磁束を有効に利用して大きなイ
ンダクタンスを得ることができる。

【０１８３】このように、上述した可変インダクタ17ｂ
は、インダクタ導体112ａと制御用導体114ａの各渦巻き
中心を通るように環状の絶縁性磁性体119（磁性体膜119
ａ、119ｂ）が形成されている。したがって、制御用導
体114ａに流す直流バイアス電流を可変に制御すること
により、上述した磁性体119を磁路とするインダクタ導
体112ａの飽和磁化特性が変化し、インダクタ導体112ａ
が有するインダクタンスも変化する。

【０１８４】また、上述した各実施例の同調増幅器１等
を半導体基板上に形成した場合には、移相回路10Ｃ、30
Ｃ内のキャパシタ14あるいは34としてあまり大きな静電
容量を設定することができない。したがって、半導体基
板上に実際に形成したキャパシタの小さな静電容量を、
回路を工夫することにより見かけ上大きくすることがで
きれば、時定数Ｔを大きな値に設定して同調周波数の低
周波数化を図る際に都合がよい。

【０１８５】図３３は、図１等に示した移相回路10Ｃ、
30Ｃに用いたキャパシタ14あるいは34を素子単体ではな
く回路によって構成した変形例を示す図であり、実際に
半導体基板上に形成されるキャパシタの静電容量を見か
け上大きくみせる静電容量変換回路として機能する。な
お、図３３に示した回路全体が移相回路10Ｃあるいは30
Ｃに含まれるキャパシタ14あるいは34に対応している。

【０１８６】図３３に示す静電容量変換回路14ａは、所
定の静電容量Ｃ0を有するキャパシタ210と、２つのオペ
アンプ212、214と、４つの抵抗216、218、220、222とを
含んで構成されている。

【０１８７】１段目のオペアンプ212は、出力端子と反
転入力端子との間に抵抗218（この抵抗値をＲ18とす
る）が接続されており、さらにこの反転入力端子が抵抗
216（この抵抗値をＲ16とする）を介して接地されてい
る。

【０１８８】１段目のオペアンプ212の非反転入力端子
に印加される電圧Ｅ1と出力端子に現れる電圧Ｅ2との間
には、

【数３２】 の関係がある。この１段目のオペアンプ212は、主にイ
ンピーダンス変換を行なうバッファとして機能するもの
であり、利得は１であってもよい。利得１の場合とはＲ
18／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗216
を除去すればよい）、あるいはＲ18を０Ω（直結すれば
よい）に設定する。

【０１８９】また、２段目のオペアンプ214は、出力端
子と反転入力端子との間に抵抗222（この抵抗値をＲ22
とする）が接続されているとともに反転入力端子と上述
したオペアンプ212の出力端子との間に抵抗220（この抵
抗値をＲ20とする）が接続されており、さらに非反転入
力端子が接地されている。

【０１９０】２段目のオペアンプ214の出力端子に現れ
る電圧をＥ3とすると、この電圧Ｅ3と１段目のオペアン
プ212の出力端子に現れる電圧Ｅ2との間には、

【数３３】 の関係がある。このように２段目のオペアンプ214は反
転増幅器として機能するものであり、その入力側を高イ
ンピーダンスに設定するために１段目のオペアンプ212
が使用されている。

【０１９１】また、このような接続がなされた１段目の
オペアンプ212の非反転入力端子と２段目のオペアンプ2
14の出力端子との間には、上述したように所定の静電容
量を有するキャパシタ210が接続されている。

【０１９２】図３３に示した静電容量変換回路14ａにお
いて、キャパシタ210を除く回路全体の伝達関数をＫ4と
すると、静電容量変換回路14ａは図３４に示すシステム
図で表すことができる。図３５は、これをミラーの定理
によって変換したシステム図である。

【０１９３】図３４に示したインピーダンスＺ0を用い
て図３５に示したインピーダンスＺ1を表すと、

【数３４】 となる。ここで、図３３に示した静電容量変換回路14ａ
の場合には、インピーダンスＺ0＝１／（ｊωＣ0）であ
り、これを(34)式に代入して、

【数３５】 Ｃ＝（１−Ｋ4）Ｃ0 …(36) となる。この(36)式は、静電容量変換回路14ａにおいて
キャパシタ210が有する静電容量Ｃ0が見掛け上は（１−
Ｋ4）倍になったことを示している。

【０１９４】したがって、利得Ｋ4が負の場合には常に
（１−Ｋ4）は１より大きくなるため、静電容量Ｃ0を大
きいほうに変化させることができる。

【０１９５】ところで、図３３に示した静電容量変換回
路14ａにおける増幅器の利得、すなわちオペアンプ212
と214の全体により構成される増幅器の利得Ｋ4は、(32)
式および(33)式から、

【数３７】 となる。この(37)式を(36)式に代入すると、

【数３８】 となる。したがって、４つの抵抗216、218、220、222の
抵抗値を所定の値に設定することにより、２つの端子22
4、226間の見掛け上の静電容量Ｃを大きくすることがで
きる。

【０１９６】また、１段目のオペアンプ212による増幅
器の利得が１の場合、すなわち上述したようにＲ16を無
限大（抵抗216を除去）、あるいはＲ18を０Ωに設定し
たときであってＲ18／Ｒ16＝０の場合には、上述した(3
8)式は簡略化されて、

【数３９】 となる。

【０１９７】図３６は、図３３に示した第１のオペアン
プ212の反転入力端子に接続されている抵抗216を除去し
た静電容量変換回路14ｂの構成を示す図である。この場
合には、端子224、226間に現れる静電容量Ｃは(39)式に
より表されるため、Ｒ22とＲ20の比を変化させるだけで
Ｃ0を大きいほうに変化させることができる。

【０１９８】このように、上述した静電容量変換回路14
ａあるいは14ｂは、抵抗220と抵抗222との抵抗比Ｒ22／
Ｒ20あるいは抵抗216と抵抗218との抵抗比Ｒ18／Ｒ16を
変えることにより、実際に半導体基板上に形成するキャ
パシタ210の静電容量Ｃ0を見掛け上大きい方に変換する
ことができる。そのため、半導体基板上に図１等に示し
た同調増幅器１等の全体を形成するような場合には、半
導体基板上に小さな静電容量Ｃ0を有するキャパシタ210
を形成しておいて、図３３あるいは図３６に示した回路
によって大きな静電容量Ｃに変換することができ、集積
化に際して好都合となる。

【０１９９】また、抵抗216、218、220、222の中の少な
くとも１つ（図３６に示した静電容量変換回路14ｂの場
合は抵抗220、222の少なくとも１つ）を可変抵抗により
形成することにより、具体的には接合型やＭＯＳ型のＦ
ＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを
並列に接続して可変抵抗を形成することにより、容易に
静電容量が可変のキャパシタを形成することができる。
したがって、この静電容量変換回路を図２２に示した可
変容量ダイオードの代わりに使用することにより、位相
シフト量をある範囲で任意に変化させることができる。
このため、同調増幅器において一巡する信号の位相シフ
ト量が０°となる周波数を変えることができ、各実施例
の同調増幅器の同調周波数を任意に変更することができ
る。

【０２００】なお、上述したように第１段目のオペアン
プ212は入力インピーダンスを高くするためのバッファ
として用いているため、このオペアンプ212をエミッタ
ホロワ回路あるいはソースホロワ回路に置き換えるよう
にしてもよい。

【０２０１】図３７は、１段目にエミッタホロワ回路を
用いた静電容量変換回路14ｃの構成を示す図である。図
３７に示す静電容量変換回路14ｃは、図３３に示した１
段目のオペアンプ212および２つの抵抗216、218をバイ
ポーラトランジスタと抵抗からなるエミッタホロワ回路
228に置き換えた構成を有している。

【０２０２】図３８は、１段目にソースホロワ回路を用
いた静電容量変換回路14ｄの構成を示す図であり、静電
容量変換回路14ｄは、図３３に示した１段目のオペアン
プ212および２つの抵抗216、218をＦＥＴと抵抗からな
るソースホロワ回路230に置き換えた構成を有してい
る。

【０２０３】また、上述した静電容量変換回路14ｃ、14
ｄのそれぞれは、オペアンプ214に接続されている抵抗2
20、222の抵抗比を変えることにより端子224、226間の
見掛け上の静電容量Ｃを任意に変化させることができる
点は図３３等に示した静電容量変換回路14ａ等と同じで
ある。したがって、抵抗220、222の少なくとも一方を、
接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴと
ｎチャネルＦＥＴとを並列に接続した可変抵抗に置き換
えることにより、静電容量可変のキャパシタを構成する
ことができ、この静電容量変換回路を図２２に示した可
変容量ダイオードの代わりに使用することにより、位相
シフト量をある範囲で任意に変化させることができる。
このため、各同調増幅器において一巡する信号の位相シ
フト量が０°となる周波数を変えることができ、各実施
例の同調増幅器の同調周波数を任意に変更することがで
きる。

【０２０４】ところで、上述した図３３〜図３８では、
所定の利得を有する増幅器とキャパシタとを組み合わせ
ることにより、見かけ上の静電容量を実際にキャパシタ
素子が有する静電容量より大きくする場合を説明した
が、キャパシタの代わりにインダクタを用い、このイン
ダクタが有するインダクタンスを見かけ上大きくするこ
ともできる。

【０２０５】すなわち、上述したように図３４に示した
インピーダンスＺ0を用いて図３５に示したインピーダ
ンスＺ1を表すと(34)式のようになる。ここで、インダ
クタンスＬ0を有するインダクタの場合には、インピー
ダンスＺ0＝ｊωＬ0であり、これを(34)式に代入して、

【数４０】

【数４１】 となる。この(41)式は、実際にインダクタ素子が有する
インダクタンスが見かけ上１／（１−Ｋ4）倍になった
ことを示しており、利得Ｋ4が０から１の間に設定され
ているときには見かけ上のインダクタンスが大きくなる
ことがわかる。

【０２０６】図３９は、図１０等に示した移相回路10
Ｌ、30Ｌに用いたインダクタ17あるいは37を素子単体で
はなく回路によって構成した変形例を示す図であり、実
際に半導体基板上に形成されるインダクタ素子（インダ
クタ導体）のインダクタンスを見かけ上大きくみせるイ
ンダクタンス変換回路として機能する。なお、図３９に
示した回路全体が移相回路10Ｌ、30Ｌに含まれるインダ
クタ17あるいは37に対応している。

【０２０７】図３９に示すインダクタンス変換回路17ｃ
は、所定のインダクタンスＬ0を有するインダクタ260
と、２つのオペアンプ262、264と、２つの抵抗266、268
とを含んで構成されている。

【０２０８】１段目のオペアンプ262は、出力端子が反
転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行なうバッファとして機
能する。同様に、２段目のオペアンプ264も出力端子が
反転入力端子に接続されており、利得１の非反転増幅器
として機能する。また、これら２つの非反転増幅器の間
には抵抗266と268による分圧回路が挿入されている。

【０２０９】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。

【０２１０】図３９に示したインダクタンス変換回路17
ｃにおいて、インダクタ260を除く回路（増幅器）全体
の伝達関数をＫ4とすると、この利得Ｋ4は抵抗266と268
によって構成される分圧回路の分圧比によって決まり、
それぞれの抵抗値をＲ66、Ｒ68とすると、

【数４２】 となる。この利得Ｋ4を(41)式に代入して見かけ上のイ
ンダクタンスＬを計算すると、

【数４３】 となる。したがって、抵抗266と268の抵抗比Ｒ68／Ｒ66
を大きくすることにより、２つの端子254、256間の見か
け上のインダクタンスＬを大きくすることができる。例
えば、Ｒ68＝Ｒ66の場合には、(43)式からインダクタン
スＬをＬ0の２倍にすることができる。

【０２１１】このように、上述したインダクタンス変換
回路17ｃは、２つの非反転増幅器の間に挿入された分圧
回路の分圧比を変えることにより、実際に接続されてい
るインダクタ260のインダクタンスＬ0を見かけ上大きく
することができる。そのため、半導体基板上に図１等に
示した同調増幅器１等の全体を形成するような場合に
は、半導体基板上に小さなインダクタンスＬ0を有する
インダクタ260をスパイラル状の導体等によって形成し
ておいて、図３９に示したインダクタンス変換回路によ
って大きなインダクタンスＬに変換することができ、集
積化に際して好都合となる。特に、このようにして大き
なインダクタンスを確保することができれば、図１に示
した同調増幅器１等の同調周波数を比較的低い周波数領
域まで下げることが容易となる。また、集積化を行なう
ことにより、同調増幅器全体の実装面積を小型化して、
材料コスト等の低減も可能となる。

【０２１２】なお、抵抗266、268による分圧回路の分圧
比を固定した場合の他、これら２つの抵抗266、268の少
なくとも一方を可変抵抗により形成することにより、具
体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネル
ＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗
を形成することにより、この分圧比を連続的に変化させ
てもよい。この場合には、図３９に示したオペアンプ26
2、264を含んで構成される増幅器全体の利得が変わり、
端子254、256間のインダクタンスＬも連続的に変化す
る。したがって、このインダクタンス変換回路17ｃを図
２３に示した可変インダクタ17ａ等の代わりに使用する
ことにより、各移相回路における位相シフト量をある範
囲で任意に変化させることができる。このため、同調増
幅器において一巡する信号の位相シフト量が０°となる
周波数を変えることができ、上述した同調増幅器の同調
周波数を任意に変更することができる。

【０２１３】また、図３９に示したインダクタンス変換
回路17ｃは、２つのオペアンプ262、264を含む増幅器全
体の利得が１以下に設定されているため、全体をエミッ
タホロワ回路あるいはソースホロワ回路に置き換えるよ
うにしてもよい。

【０２１４】図４０は、オペアンプ262、264を含む増幅
器全体をエミッタホロワ回路に置き換えたインダクタン
ス変換回路の構成を示す図である。図４０(Ａ)に示すイ
ンダクタンス変換回路17ｄは、エミッタに２つの抵抗27
4、276が接続されたバイポーラトランジスタ278と、こ
の２つの抵抗274、276による分圧点とトランジスタ278
のベースとの間に接続されたインダクタ260と、直流電
流阻止用のキャパシタ280とを含んで構成されている。
インダクタ260の一方端側に挿入されたキャパシタ280
は、周波数特性に影響を与えないようにそのインピーダ
ンスは動作周波数において極めて小さく、すなわち大き
な静電容量に設定されている。

【０２１５】上述したエミッタホロワ回路の利得は、主
に２つの抵抗274、276の抵抗比に応じて決まり、しかも
その利得は常に１未満であるため、(41)式からわかるよ
うに、実際にインダクタ260が有するインダクタンスＬ0
を見掛け上大きくすることができる。しかも、１つのエ
ミッタホロワ回路を用いているだけであり、回路構成が
簡略化でき、最高動作周波数も高く設定することができ
る。

【０２１６】図４０(Ｂ)はその変形例を示す図であり、
図４０(Ａ)の２つの抵抗274、276を可変抵抗282に置き
換えた点が異なっている。このように可変抵抗282を用
いることにより、利得を任意にしかも連続的に変化させ
ることができるため、見掛け上のインダクタンスＬも任
意にしかも連続的に変化させることができ、このインダ
クタンス変換回路17ｅを図２３に示した可変インダクタ
17ａの代わりに使用することにより、各移相回路におけ
る位相シフト量をある範囲で任意に変化させることがで
きる。このため、同調増幅器において一巡する信号の位
相シフト量が０°となる周波数を変えることができ、上
述した同調増幅器の同調周波数を任意に変更することが
できる。

【０２１７】なお、図４０(Ｂ)に示したインダクタンス
変換回路17ｅは、図４０(Ａ)の２つの抵抗274、276を１
つの可変抵抗282に置き換えているが、これら２つの抵
抗274、276の少なくとも一方を可変抵抗によって構成す
るようにしてもよい。

【０２１８】図４１は、図４０(Ａ)および(Ｂ)に示した
インダクタンス変換回路17ｄ、17ｅのそれぞれをソース
ホロワ回路によって実現したものであり、バイポーラト
ランジスタ278をＦＥＴ284に置き換えたものである。図
４１(Ａ)が図４０(Ａ)に、図４１(Ｂ)が図４０(Ｂ)にそ
れぞれ対応している。

【０２１９】図４２は、図３９に示したインダクタンス
変換回路17ｃの変形例を示す図であり、インダクタンス
変換回路17ｆは、ｎｐｎ型のバイポーラトランジスタ28
6およびそのエミッタに接続された抵抗290と、ｐｎｐ型
のバイポーラトランジスタ288とそのエミッタに接続さ
れた抵抗292と、インダクタンスＬ0を有するインダクタ
260とを含んで構成されている。

【０２２０】上述した一方のトランジスタ286と抵抗290
により第１のエミッタホロワ回路が、他方のトランジス
タ288と抵抗292により第２のエミッタホロワ回路がそれ
ぞれ形成され、それらが縦続接続されている。しかも、
ｎｐｎ型のトランジスタ286とｐｎｐ型のトランジスタ2
88を用いているため、インダクタ260の一方端であるト
ランジスタ286のベース電位とトランジスタ288のエミッ
タ電位とをほぼ同じに設定することができ、直流電流阻
止用のキャパシタが不要となる。

【０２２１】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。

【０２２２】例えば、図１等に示した各同調増幅器にお
いては、帰還側インピーダンス素子として抵抗値が固定
の帰還抵抗70を用い、入力側インピーダンス素子として
抵抗値が固定の入力抵抗74を用いるようにしたが、少な
くとも一方の抵抗を可変抵抗により構成して最大減衰量
を任意に変更可能に形成してもよい。この場合に、可変
抵抗を図２０に示したようにＦＥＴのチャネル抵抗を利
用して形成することができることはいうまでもない。特
に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列
接続して１つの可変抵抗を構成し、各ＦＥＴのベースと
サブストレート間に大きさが等しく極性が異なるゲート
電圧を印加した場合には、ＦＥＴの非線形領域の改善を
行なうことができるため、同調信号の歪みを少なくする
ことができる。

【０２２３】同様に、帰還側インピーダンス素子および
入力側インピーダンス素子をキャパシタとした場合には
少なくとも一方を可変容量ダイオードやゲート容量可変
のＦＥＴにより構成して最大減衰量を任意に変更可能に
形成してもよい。

【０２２４】また、上述した実施例の同調増幅器１等に
は２つの移相回路が含まれているが、同調周波数を可変
する場合には、両方の移相回路に含まれるＣＲ回路ある
いはＬＲ回路を構成する抵抗とキャパシタあるいはイン
ダクタの少なくとも１つの素子定数を変える場合の他、
一方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を
構成する抵抗とキャパシタあるいはインダクタの少なく
とも１つの素子定数を変える場合が考えられる。あるい
は、図１等に示した各移相回路内の可変抵抗16、36等を
抵抗値が固定の抵抗に置き換えて、同調周波数が固定の
同調増幅器を構成するようにしてもよい。

【０２２５】また、上述した実施例においては、オペア
ンプを用いて移相回路10Ｃ、10Ｌ、30Ｃ、30Ｌを構成す
ることにより安定度の高い回路を構成することができる
が、この実施例のような使い方をする場合にはオフセッ
ト電圧や電圧利得はそれほど高性能なものが要求されな
いため、所定の増幅度を有する差動入力増幅器を各移相
回路内のオペアンプの代わりに使用するようにしてもよ
い。

【０２２６】図４３は、オペアンプの構成の中で各実施
例の移相回路の動作に必要な部分を抽出した回路図であ
り、全体が所定の増幅度を有する差動入力増幅器として
動作する。図４３に示す差動入力増幅器は、ＦＥＴによ
り構成された差動入力段100と、この差動入力段100に定
電流を与える定電流回路102と、定電流回路102に所定の
バイアス電圧を与えるバイアス回路104と、差動入力段1
00に接続された出力アンプ106とによって構成されてい
る。図４３に示すように、実際のオペアンプに含まれる
オフセット調整回路等を省略して、差動入力増幅器の構
成を簡略化することができる。このように、回路の簡略
化を行なうことにより、動作周波数の上限を高くするこ
とができるため、その分この差動入力増幅器を用いて構
成した同調増幅器１等の動作周波数の上限を高くするこ
とができる。

【０２２７】

【発明の効果】以上の各実施例に基づく説明から明らか
なように、同調周波数が高い場合にはこの発明の同調増
幅器を構成する各素子は集積回路の製法によって形成す
ることが可能であるから、同調増幅器を半導体ウエハ上
に集積回路として小型に形成でき、大量生産によって安
価に作ることができる。また、各移相回路内のインダク
タのインダクタンスをインダクタンス変換回路を用い
て、あるいはキャパシタの静電容量を静電容量変換回路
を用いて大きいほうに変換することができ、同調周波数
を低周波化することもできる。

【０２２８】特に、各移相回路におけるＣＲ回路あるい
はＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン
間のチャネルを使用し、このＦＥＴのゲートに印加する
制御電圧を変化させてチャネルの抵抗を変化させるよう
に構成すると、制御電圧を印加する配線のインダクタン
スや静電容量の影響を回避することができ、ほぼ設計ど
おりの理想的な特性を備えた同調増幅器を得ることがで
きる。

【０２２９】また、この発明の同調増幅器は、最大減衰
量が入力側インピーダンス素子と帰還側インピーダンス
素子の抵抗比によって決まるとともに、同調周波数が各
移相回路におけるＣＲ回路あるいはＬＲ回路の時定数に
よって決まるため、最大減衰量や同調周波数および同調
周波数における利得を互いに干渉しあうことなく設定す
ることができる。

【図面の簡単な説明】

【図１】この発明を適用した第１実施例の同調増幅器の
構成を示す回路図、

【図２】図１に示した前段の移相回路の構成を抜き出し
て示した図、

【図３】前段の移相回路の入出力電圧とキャパシタ等に
現れる電圧との関係を示すベクトル図、

【図４】図１に示した後段の移相回路の構成を抜き出し
て示した図、

【図５】後段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図６】２つの移相回路の全体を伝達関数Ｋ1を有する
回路に置き換えたシステム図、

【図７】図６に示すシステムをミラーの定理によって変
換したシステム図、

【図８】この実施例の同調増幅器の同調特性を示す図、

【図９】第１実施例の同調増幅器の変形例を示す図、

【図１０】この発明を適用した第２実施例の同調増幅器
の構成を示す回路図、

【図１１】図１０に示した前段の移相回路の構成を抜き
出して示した図、

【図１２】前段の移相回路の入出力電圧とインダクタ等
に現れる電圧との関係を示すベクトル図、

【図１３】図１０に示した後段の移相回路の構成を抜き
出して示した図、

【図１４】後段の移相回路の入出力電圧とキャパシタ等
に現れる電圧との関係を示すベクトル図、

【図１５】第２実施例の同調増幅器の変形例を示す図、

【図１６】第３実施例の同調増幅器の構成を示す回路
図、

【図１７】第４実施例の同調増幅器の構成を示す回路
図、

【図１８】移相回路と非反転回路との接続形態を示す
図、

【図１９】移相回路と位相反転回路との接続形態を示す
図、

【図２０】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図２１】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図２２】移相回路のキャパシタを可変容量ダイオード
に置き換えた移相回路の構成を示す図、

【図２３】移相回路のインダクタを可変インダクタに置
き換えた移相回路の構成を示す図、

【図２４】可変インダクタの一例を示す図、

【図２５】図２４に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図２６】図２５のＡ−Ａ線拡大断面図、

【図２７】図２４に示した可変インダクタの変形例を示
す図、

【図２８】図２４に示した可変インダクタの変形例を示
す図、

【図２９】図２４に示した可変インダクタの変形例を示
す図、

【図３０】可変インダクタの他の例を示す図、

【図３１】図３０に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図３２】図３１のＢ−Ｂ線拡大断面図、

【図３３】キャパシタが実際に有する静電容量を見かけ
上大きくする静電容量変換回路の構成を示す図、

【図３４】図３３に示した回路を伝達関数を用いて表し
た図、

【図３５】図３４に示す構成をミラーの定理によって変
換した図、

【図３６】図３３の回路を簡略化した静電容量変換回路
の構成を示す図、

【図３７】１段目にエミッタホロワ回路を用いた静電容
量変換回路の構成を示す図、

【図３８】１段目にソースホロワ回路を用いた静電容量
変換回路の構成を示す図、

【図３９】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図、

【図４０】図３９に含まれる２つのオペアンプを含む増
幅器全体をエミッタホロワ回路に置き換えたインダクタ
ンス変換回路の構成を示す図、

【図４１】図４０の回路をソースホロワ回路によって実
現した構成を示す図、

【図４２】インダクタンス変換回路の変形例を示す図、

【図４３】オペアンプの構成の中でこの発明の移相回路
の動作に必要な部分を抽出した回路図、

【図４４】従来の同調増幅器における同調周波数、同調
周波数における利得、最大減衰量の関係の一例を示す特
性曲線図である。

【符号の説明】

１ 同調増幅器 10Ｃ、30Ｌ 移相回路 12、32 オペアンプ（演算増幅器） 14 キャパシタ 16、36 可変抵抗 37 インダクタ 18、20、38、40 抵抗 50 非反転回路 70 帰還抵抗 74 入力抵抗 90 入力端子 92 出力端子

Claims (33)

【特許請求の範囲】
1. 【請求項１】 入力信号が一方端に入力される入力側イ
   ンピーダンス素子と、帰還信号が一方端に入力される帰
   還側インピーダンス素子とを含んでおり、前記入力信号
   と前記帰還信号とを加算する加算回路と、 反転入力端子に第１の抵抗の一方端が接続されており前
   記第１の抵抗を介して交流信号が入力される差動入力増
   幅器と、前記差動入力増幅器の反転入力端子と出力端子
   との間に接続された第２の抵抗と、前記第１の抵抗の他
   方端に接続された第３の抵抗およびキャパシタからなる
   直列回路とを含み、前記第３の抵抗および前記キャパシ
   タの接続部を前記差動入力増幅器の非反転入力端子に接
   続した第１の移相回路と、 反転入力端子に第１の抵抗の一方端が接続されており前
   記第１の抵抗を介して交流信号が入力される差動入力増
   幅器と、前記差動入力増幅器の反転入力端子と出力端子
   との間に接続された第２の抵抗と、前記第１の抵抗の他
   方端に接続された第３の抵抗およびインダクタからなる
   直列回路とを含み、前記第３の抵抗および前記インダク
   タの接続部を前記差動入力増幅器の非反転入力端子に接
   続した第２の移相回路と、 を備え、前記第１および第２の移相回路を縦続接続し、
   これら縦続接続された２つの移相回路の中の前段の移相
   回路に対して前記加算回路によって加算された信号を入
   力するとともに、後段の移相回路から出力される信号を
   前記帰還信号として前記帰還側インピーダンス素子の一
   方端に入力し、前記第１および第２の移相回路のいずれ
   かの出力を同調信号として取り出すことを特徴とする同
   調増幅器。
2. 【請求項２】 入力端子に入力される交流信号が一方端
   に入力される入力側インピーダンス素子と、帰還信号が
   一方端に入力される帰還側インピーダンス素子とを含ん
   でおり、前記入力端子に入力される交流信号と前記帰還
   信号とを加算する加算回路と、 反転入力端子に第１の抵抗の一方端が接続されており前
   記第１の抵抗を介して交流信号が入力される差動入力増
   幅器と、前記差動入力増幅器の反転入力端子と出力端子
   との間に接続された第２の抵抗と、前記第１の抵抗の他
   方端に接続された第３の抵抗およびキャパシタからなる
   直列回路とを含み、前記第３の抵抗および前記キャパシ
   タの接続部を前記差動入力増幅器の非反転入力端子に接
   続した第１の移相回路と、 反転入力端子に第１の抵抗の一方端が接続されており前
   記第１の抵抗を介して交流信号が入力される差動入力増
   幅器と、前記差動入力増幅器の反転入力端子と出力端子
   との間に接続された第２の抵抗と、前記第１の抵抗の他
   方端に接続された第３の抵抗およびインダクタからなる
   直列回路とを含み、前記第３の抵抗および前記インダク
   タの接続部を前記差動入力増幅器の非反転入力端子に接
   続した第２の移相回路と、 入力される交流信号の位相を変えずに出力する非反転回
   路と、 を備え、前記第１および第２の移相回路と前記非反転回
   路のそれぞれを縦続接続し、これら縦続接続された複数
   の回路の中の初段の回路に対して前記加算回路によって
   加算された信号を入力するとともに、最終段の回路から
   出力される信号を前記帰還信号として前記帰還側インピ
   ーダンス素子の一方端に入力し、これら複数の回路のい
   ずれかの出力を同調信号として取り出すことを特徴とす
   る同調増幅器。
3. 【請求項３】 請求項１または２において、 前記直列回路を構成する前記キャパシタあるいは前記イ
   ンダクタからなるリアクタンス素子と前記第３の抵抗の
   接続の仕方を、前記２つの移相回路において反対にした
   ことを特徴とする同調増幅器。
4. 【請求項４】 入力端子に入力される交流信号が一方端
   に入力される入力側インピーダンス素子と、帰還信号が
   一方端に入力される帰還側インピーダンス素子とを含ん
   でおり、前記入力端子に入力される交流信号と前記帰還
   信号とを加算する加算回路と、 反転入力端子に第１の抵抗の一方端が接続されており前
   記第１の抵抗を介して交流信号が入力される差動入力増
   幅器と、前記差動入力増幅器の反転入力端子と出力端子
   との間に接続された第２の抵抗と、前記第１の抵抗の他
   方端に接続された第３の抵抗およびキャパシタからなる
   直列回路とを含み、前記第３の抵抗および前記キャパシ
   タの接続部を前記差動入力増幅器の非反転入力端子に接
   続した第１の移相回路と、 反転入力端子に第１の抵抗の一方端が接続されており前
   記第１の抵抗を介して交流信号が入力される差動入力増
   幅器と、前記差動入力増幅器の反転入力端子と出力端子
   との間に接続された第２の抵抗と、前記第１の抵抗の他
   方端に接続された第３の抵抗およびインダクタからなる
   直列回路とを含み、前記第３の抵抗および前記インダク
   タの接続部を前記差動入力増幅器の非反転入力端子に接
   続した第２の移相回路と、 入力される交流信号の位相を反転して出力する位相反転
   回路と、 を備え、前記第１および第２の移相回路と前記位相反転
   回路のそれぞれを縦続接続し、これら縦続接続された複
   数の回路の中の初段の回路に対して前記加算回路によっ
   て加算された信号を入力するとともに、最終段の回路か
   ら出力される信号を前記帰還信号として前記帰還側イン
   ピーダンス素子の一方端に入力し、これら複数の回路の
   いずれかの出力を同調信号として取り出すことを特徴と
   する同調増幅器。
5. 【請求項５】 請求項４において、 前記直列回路を構成する前記キャパシタあるいは前記イ
   ンダクタからなるリアクタンス素子と前記第３の抵抗の
   接続の仕方を、前記２つの移相回路において同じにした
   ことを特徴とする同調増幅器。
6. 【請求項６】 請求項１〜５のいずれかにおいて、 前記差動入力増幅器は演算増幅器であることを特徴とす
   る同調増幅器。
7. 【請求項７】 請求項１〜６のいずれかにおいて、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子のそれぞれは抵抗であることを特徴とする
   同調増幅器。
8. 【請求項８】 請求項７において、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子の少なくとも一方を可変抵抗により形成
   し、前記入力側インピーダンス素子および前記帰還側イ
   ンピーダンス素子の抵抗比を変えることにより、最大減
   衰量を変化させることを特徴とする同調増幅器。
9. 【請求項９】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記第
   ３の抵抗を可変抵抗により形成し、この抵抗値を変える
   ことにより、同調周波数を変化させることを特徴とする
   同調増幅器。
10. 【請求項１０】 請求項８または９において、 前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
    ト電圧を変えてチャネル抵抗を変えることを特徴とする
    同調増幅器。
11. 【請求項１１】 請求項８または９において、 前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
    ＦＥＴとを並列接続することにより形成し、極性が異な
    る各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗
    を変えることを特徴とする同調増幅器。
12. 【請求項１２】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記キャパシタを
    可変容量素子により形成し、この静電容量を変えること
    により、同調周波数を変化させることを特徴とする同調
    増幅器。
13. 【請求項１３】 請求項１２において、 前記可変容量素子を逆バイアス電圧が変更可能な可変容
    量ダイオード、あるいはゲート電圧可変によってゲート
    容量が変更可能なＦＥＴによって形成することを特徴と
    する同調増幅器。
14. 【請求項１４】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記インダクタが
    有するインダクタンスを変えることにより、同調周波数
    を変化させることを特徴とする同調増幅器。
15. 【請求項１５】 請求項１４において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体とほぼ同心状に
    形成されており、所定の直流バイアス電流が流される制
    御用導体と、 前記インダクタ導体と前記制御用導体とを覆うように形
    成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させることを特徴とする同調増幅器。
16. 【請求項１６】 請求項１４において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体に隣接する位置
    にほぼ平面状で渦巻き形状に形成されており、所定の直
    流バイアス電流が流される制御用導体と、 前記インダクタ導体と前記制御用導体の各渦巻き中心を
    貫通するように環状に形成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させることを特徴とする同調増幅器。
17. 【請求項１７】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記第
    ３の抵抗として抵抗値が固定の複数の抵抗を有してお
    り、スイッチ切り換えにより選択的に接続することによ
    り、同調周波数を変化させることを特徴とする同調増幅
    器。
18. 【請求項１８】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記キャパシタと
    して静電容量が固定の複数のキャパシタを有しており、
    スイッチ切り換えにより選択的に接続することにより、
    同調周波数を変化させることを特徴とする同調増幅器。
19. 【請求項１９】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記インダクタと
    してインダクタンスが固定の複数のインダクタを有して
    おり、スイッチ切り換えにより選択的に接続することに
    より、同調周波数を変化させることを特徴とする同調増
    幅器。
20. 【請求項２０】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記キャパシタ
    を、利得が負の値を有する増幅器と、前記増幅器の入出
    力間に並列接続されたキャパシタ素子に置き換えること
    により、前記増幅器の入力側からみた静電容量を実際に
    前記キャパシタ素子が有する静電容量よりも大きくする
    ことを特徴とする同調増幅器。
21. 【請求項２１】 請求項２０において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
    た静電容量を変えることにより、同調周波数を変化させ
    ることを特徴とする同調増幅器。
22. 【請求項２２】 請求項１〜６のいずれかにおいて、 前記２つの移相回路の一方に含まれる前記インダクタ
    を、利得を０から１の間に設定した増幅器と、前記増幅
    器の入出力間に並列接続されたインダクタ素子に置き換
    えることにより、前記増幅器の入力側からみたインダク
    タンスを実際に前記インダクタ素子が有するインダクタ
    ンスよりも大きくすることを特徴とする同調増幅器。
23. 【請求項２３】 請求項２２において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
    たインダクタンスを変えることにより、同調周波数を変
    化させることを特徴とする同調増幅器。
24. 【請求項２４】 演算増幅器と、入力された交流信号が
    印加される抵抗およびキャパシタあるいはインダクタの
    いずれか一方からなる時定数回路と、前記時定数回路に
    発生した信号を前記演算増幅器の非反転入力端子に入力
    する回路と、前記演算増幅器の反転入力端子に接続さ
    れ、入力信号が印加される入力抵抗および前記演算増幅
    器の出力端子と反転入力端子との間に接続された帰還抵
    抗とを有する１段目の移相回路と、 演算増幅器と、入力された交流信号が印加される抵抗お
    よびキャパシタあるいはインダクタのいずれか他方から
    なる時定数回路と、前記時定数回路に発生した信号を前
    記演算増幅器の非反転入力端子に入力する回路と、前記
    演算増幅器の反転入力端子に接続され、入力信号が印加
    される入力抵抗および前記演算増幅器の出力端子と反転
    入力端子との間に接続された帰還抵抗とを有し、入力さ
    れた交流信号を前記１段目の移相回路とは反対方向に移
    相する２段目の移相回路と、 前記１段目の移相回路に交流信号を入力する入力側イン
    ピーダンス素子と、 前記２段目の移相回路の出力を帰還側インピーダンス素
    子を介して前記１段目の移相回路の入力へ帰還する回路
    と、 を備えることを特徴とする同調増幅器。
25. 【請求項２５】 入力された交流信号の位相を反転して
    出力する位相反転回路と、 演算増幅器と、入力された交流信号が印加される抵抗お
    よびキャパシタあるいはインダクタのいずれか一方から
    なる時定数回路と、前記時定数回路に発生した信号を前
    記演算増幅器の非反転入力端子に入力する回路と、前記
    演算増幅器の反転入力端子に接続され、入力信号が印加
    される入力抵抗および前記演算増幅器の出力端子と反転
    入力端子との間に接続された帰還抵抗とを有する１段目
    の移相回路と、 演算増幅器と、入力された交流信号が印加される抵抗お
    よびキャパシタあるいはインダクタのいずれか他方から
    なる時定数回路と、前記時定数回路に発生した信号を前
    記演算増幅器の非反転入力端子に入力する回路と、前記
    演算増幅器の反転入力端子に接続され、入力信号が印加
    される入力抵抗および前記演算増幅器の出力端子と反転
    入力端子との間に接続された帰還抵抗とを有し、入力さ
    れた交流信号を前記１段目の移相回路と同じ方向に移相
    する２段目の移相回路と、 前記位相反転回路と前記２段の移相回路よりなる縦続接
    続と、 前記縦続接続の出力と入力との間に接続された帰還側イ
    ンピーダンス素子と、 前記縦続接続へ交流信号を入力側インピーダンス素子を
    介して入力する入力回路と、 を備えることを特徴とする同調増幅器。
26. 【請求項２６】 請求項２４または２５において、 前記１段目の移相回路の時定数回路の抵抗および／また
    は前記２段目の移相回路の時定数回路の抵抗を変化させ
    て同調周波数を変化させることを特徴とする同調増幅
    器。
27. 【請求項２７】 請求項２４または２５において、 入力側インピーダンス素子と帰還側インピーダンス素子
    の素子定数の比を変化させて最大減衰量を調整すること
    を特徴とする同調増幅器。
28. 【請求項２８】 請求項２４または２５において、 前記２段の移相回路の各時定数回路の抵抗をＦＥＴのチ
    ャネルで形成することを特徴とする同調増幅器。
29. 【請求項２９】 入力された交流信号の位相を反転して
    出力する位相反転回路と、 演算増幅器と、入力された交流信号が印加される抵抗お
    よびキャパシタあるいはインダクタのいずれか一方から
    なる時定数回路と、前記時定数回路に発生した信号を前
    記演算増幅器の非反転入力端子に入力する回路と、前記
    演算増幅器の反転入力端子に接続され、入力信号が印加
    される入力抵抗および前記演算増幅器の出力端子と反転
    入力端子との間に接続された帰還抵抗とを有する１段目
    の移相回路と、 演算増幅器と、入力された交流信号が印加される抵抗お
    よびキャパシタあるいはインダクタのいずれか他方から
    なる時定数回路と、前記時定数回路に発生した信号を前
    記演算増幅器の非反転入力端子に入力する回路と、前記
    演算増幅器の反転入力端子に接続され、入力信号が印加
    される入力抵抗および前記演算増幅器の出力端子と反転
    入力端子との間に接続された帰還抵抗とを有し、入力さ
    れた交流信号を前記１段目の移相回路と反対方向に移相
    する２段目の移相回路と、 前記１段目の移相回路に交流信号を入力する入力側イン
    ピーダンス素子と、 前記２段目の移相回路の出力を帰還側インピーダンス素
    子を介して前記１段目の移相回路の入力へ帰還する回路
    と、 前記キャパシタの静電容量および前記インダクタのイン
    ダクタンスを変換する定数変換回路と、を備えることを
    特徴とする同調増幅器。
30. 【請求項３０】 請求項２９において、 １段目および／または２段目の移相回路の定数変換回路
    において静電容量あるいはインダクタンスを変化させて
    同調周波数を変化させることを特徴とする同調増幅器。
31. 【請求項３１】 請求項２９において、 入力側インピーダンスと帰還側インピーダンスの素子定
    数の比を変化させて最大減衰量を変化させることを特徴
    とする同調増幅器。
32. 【請求項３２】 請求項２９において、 前記定数変換回路において静電容量あるいはインダクタ
    ンスを変化させる抵抗をＦＥＴのチャネルで形成するこ
    とを特徴とする同調増幅器。
33. 【請求項３３】 請求項１〜３２のいずれかにおいて、 半導体集積回路として形成することを特徴とする同調増
    幅器。