JPH09223934A

JPH09223934A - 同調回路

Info

Publication number: JPH09223934A
Application number: JP1944196A
Authority: JP
Inventors: Tadataka Oe; 忠孝大江; Tsutomu Nakanishi; 努中西; Takeshi Ikeda; 毅池田; Akira Okamoto; 明岡本
Original assignee: Individual
Current assignee: Individual
Priority date: 1995-01-12
Filing date: 1996-01-10
Publication date: 1997-08-26

Abstract

(57)【要約】【課題】広い同調帯域幅を有しており、同調帯域幅あ
るいは同調周波数を容易に変更することができる同調増
幅器を提供すること。【解決手段】同調増幅器は縦続接続された２つの同調
増幅部によって構成されている。各同調増幅部は、縦続
接続された移相回路１０Ｃ、３０Ｃ、非反転回路５０お
よび分圧回路１６０と、帰還抵抗７０および入力抵抗７
４からなる加算回路とを含んで構成されており、２つの
移相回路１０Ｃ、３０Ｃの全体によって所定の周波数に
おいて３６０°の位相シフトが行われ、分圧回路１６０
の出力を帰還させたときの帰還ループのオープンループ
ゲインを１以下に設定することにより所定の同調動作が
行われる。各同調増幅部の帰還抵抗７０と入力抵抗７４
の抵抗比を調整することにより、各同調増幅部の最大減
衰量が少なく、かつ同調帯域幅が広くなり、このような
２つの同調増幅部を縦続接続することにより、全体の最
大減衰量が大きく、かつ同調帯域幅を広く設定すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積化が容易であ
って、入力信号の中から任意の周波数成分を選択して出
力する同調回路に関する。

【０００２】

【従来の技術】一般に、テレビジョン受像機等において
映像信号を受信するために用いられる同調回路では、比
較的広帯域の信号を選択する必要があり、例えばスタガ
同調増幅回路が用いられている。このスタガ同調増幅回
路は、狭帯域の信号を選択する単一の同調回路を複数段
組み合わせて、全体として広い周波数帯域幅と所定の増
幅度が得られるようになっており、上述したテレビジョ
ン受像機の他にレーダの中間周波増幅回路等に用いられ
ている。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来のスタガ同調増幅回路に使用される複数の単一同調増
幅回路は、一般にはインダクタとキャパシタとによる共
振回路を組み合わせて構成しており、この共振周波数を
相互に所定量ずらすことにより全体として広帯域で平坦
な同調特性を持たせている。このようなスタガ同調増幅
回路では、組み合わせるインダクタとキャパシタの各素
子定数によって同調周波数が決まるが、例えば同調周波
数を所定量ずらした２段の単一同調増幅回路を組み合わ
せただけで広い周波数帯域幅を得ようとすると、中間の
周波数領域において不必要な減衰が生じる場合があり平
坦な同調特性が得られない。したがって、広帯域の周波
数特性を得るためには、接続する単一同調増幅回路の段
数を多くする必要がある。ところが、３段以上によって
構成された同調増幅回路の同調周波数を可変しようとす
ると、各単一同調増幅回路が有する共振周波数を連動さ
せて変更する必要があり、制御が複雑になるとともに同
調周波数を変更したときの特性変動が大きいという不都
合があり、同調周波数を可変するような使い方はしてい
なかった。例えば、ヘテロダイン方式では、中間周波に
変換して処理することにより、同調周波数を一定に保っ
ている。

【０００４】本発明は、このような点に鑑みて創作され
たものであり、その目的は、広い同調帯域幅を有してお
り、同調帯域幅あるいは同調周波数を容易に変更するこ
とができ、しかも集積化に適した同調回路を提供するこ
とにある。

【０００５】

【課題を解決するための手段】上述した課題を解決する
ために、本発明の同調回路は、同調周波数がほぼ等しい
あるいは所定量ずらした複数の同調増幅部を縦続接続し
ており、各同調増幅部は、全域通過型の２つの移相回路
と、帰還信号および入力信号を加算する加算回路とを含
んで構成されている。各同調増幅部では、全域通過型の
２つの移相回路全体による位相シフト量の合計が３６０
°（あるいは１８０°）となる周波数の信号のみが選択
されて、所定の同調動作が行われる。

【０００６】このような同調増幅部を複数縦続接続する
ことにより、所定の最大減衰量を確保するとともに、同
調増幅部を単独で用いる場合に比べて広い同調帯域幅を
設定することができる。

【０００７】

【発明の実施の形態】以下、本発明を適用した一の実施
形態の同調回路について、図面を参照しながら具体的に
説明する。

【０００８】図１は、本発明を適用した一の実施形態の
同調回路の構成を示す原理ブロック図である。同図に示
す同調回路１は、縦続接続された第１の同調増幅部２と
第２の同調増幅部３とにより構成されている。

【０００９】第１の同調増幅部２は、同調周波数がｆ1
に設定されており、入力端子に入力された信号の中から
周波数がｆ1 近傍のものだけを抽出して出力する。ま
た、第２の同調増幅部３は、同調周波数がｆ2 に設定さ
れており、第１の同調増幅部２から出力された信号の中
から周波数がｆ2 近傍のものだけを抽出して出力端子か
ら出力する。なお、上述した第１および第２の同調増幅
部２、３の各同調周波数ｆ1 とｆ2 はほぼ等しく（全く
同じである場合を含む）設定されている。

【００１０】（同調増幅部の第１の構成例）図２は、上
述した一方の同調増幅部２の第１の構成例を示す回路図
である。なお、他方の同調増幅部３も同様の構成を有し
ている。

【００１１】図２に示す同調増幅部２は、それぞれが入
力される交流信号の位相を所定量シフトさせることによ
り所定の周波数において合計で３６０°の位相シフトを
行う２つの移相回路１０Ｃ、３０Ｃと、後段の移相回路
３０Ｃの出力側に設けられた抵抗１６２および１６４か
らなる分圧回路１６０と、帰還抵抗７０および入力抵抗
７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵
抗値を有しているものとする）のそれぞれを介すること
により分圧回路１６０の分圧出力（帰還信号）と入力端
子９０に入力される信号（入力信号）とを所定の割合で
加算する加算回路とを含んで構成されている。

【００１２】図３は、図２に示した前段の移相回路１０
Ｃの構成を抜き出して示したものである。同図に示す前
段の移相回路１０Ｃは、差動増幅器の一種であるオペア
ンプ１２と、入力端２４に入力された交流信号の位相を
所定量シフトさせてオペアンプ１２の非反転入力端子に
入力する可変抵抗１６およびキャパシタ１４と、入力端
２４とオペアンプ１２の反転入力端子との間に挿入され
た抵抗１８と、オペアンプ１２の出力端子に接続されて
分圧回路を構成する抵抗２１および２３と、この分圧回
路とオペアンプ１２の反転入力端子との間に接続された
抵抗２０とを含んで構成されている。

【００１３】このような構成を有する移相回路１０Ｃに
おいて、抵抗１８と抵抗２０の抵抗値が同じに設定され
ている。

【００１４】図３に示す入力端２４に所定の交流信号が
入力されると、オペアンプ１２の非反転入力端子には、
キャパシタ１４の両端に現れる電圧ＶC1が印加される。
また、オペアンプ１２の２つの入力端子間には電位差が
生じないので、オペアンプ１２の反転入力端子の電位
と、可変抵抗１６とキャパシタ１４の接続点の電位とは
等しくなる。したがって、抵抗１８の両端には、可変抵
抗１６の両端に現れる電圧ＶR1と同じ電圧ＶR1が現れ
る。

【００１５】ここで、２つの抵抗１８、２０には同じ電
流Ｉが流れ、しかも、上述したように抵抗１８と抵抗２
０の各抵抗値が等しいので、抵抗２０の両端にも電圧Ｖ
R1が現れる。これら２つの抵抗１８、２０の各両端に現
れる電圧ＶR1はベクトル的に同方向を向いており、オペ
アンプ１２の反転入力端子（電圧ＶC1）を基準にして考
えると、抵抗１８の両端電圧ＶR1をベクトル的に加算し
たものが入力電圧Ｅiに、抵抗２０の両端電圧ＶR1をベ
クトル的に減算したものが抵抗２１と抵抗２３の接続点
の電圧（分圧出力）Ｅo ′になる。

【００１６】また、移相回路１０Ｃの出力端２６から
は、上述した抵抗２１と抵抗２３からなる分圧回路を介
さずに、オペアンプ１２の出力端子に現れる電圧がその
まま出力電圧Ｅo として取り出される。

【００１７】図４は、前段の移相回路１０Ｃの入出力電
圧とキャパシタ等に現れる電圧との関係を示すベクトル
図である。

【００１８】同図に示すように、キャパシタ１４の両端
電圧ＶC1と可変抵抗１６の両端電圧ＶR1とは互いに９０
°位相がずれており、これらをベクトル的に加算したも
のが入力電圧Ｅi となる。したがって、入力信号の振幅
が一定で周波数のみが変化した場合には、図４に示す半
円の円周に沿ってキャパシタ１４の両端電圧ＶC1と可変
抵抗１６の両端電圧ＶR1とが変化する。

【００１９】また、上述したように電圧ＶC1から電圧Ｖ
R1をベクトル的に減算したものが分圧出力Ｅo ′とな
る。非反転入力端子に印加される電圧ＶC1を基準に考え
ると、入力電圧Ｅi と分圧電圧Ｅo ′とは電圧ＶR1を合
成する方向が異なるだけでありその絶対値は等しくな
る。したがって、入力電圧Ｅi と分圧出力Ｅo ′の大き
さと位相の関係は、入力電圧Ｅi および分圧出力Ｅo ′
を斜辺とし、電圧ＶR1の２倍を底辺とする二等辺角形で
表すことができ、分圧出力Ｅo ′の振幅は周波数に関係
なく入力信号の振幅と同じであって、位相シフト量は図
４に示すφ1 で表されることがわかる。

【００２０】また、図４から明らかなように、電圧ＶC1
と電圧ＶR1とは円周上で直角に交わるため、理論的には
入力電圧Ｅi と電圧ＶC1との位相差は、周波数ωが０か
ら∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路１０Ｃ全体のシフト量φ1 はその
２倍であり、周波数に応じて０°から１８０°まで変化
する。しかも、可変抵抗１６の抵抗値Ｒを可変すること
により、位相シフト量φ1 を変化させることができる。

【００２１】また、移相回路１０Ｃの出力端２６はオペ
アンプ１２の出力端子に接続されているため、抵抗２１
の抵抗値をＲ21、抵抗２３の抵抗値をＲ23とすると、出
力電圧Ｅo と上述した分圧出力Ｅo ′との間には、抵抗
２０の抵抗値に対してＲ21、Ｒ23が十分小さいときはＥ
o ＝（１＋Ｒ21／Ｒ23）Ｅo ′の関係がある。したがっ
て、Ｒ21およびＲ23の値を調整することにより１より大
きなゲインが得られ、しかも図４に示すように周波数が
変化しても出力電圧Ｅo の振幅が一定であり、位相のみ
を所定量シフトすることができる。

【００２２】図５は、図２に示した後段の移相回路３０
Ｃの構成を抜き出して示したものである。同図に示す後
段の移相回路３０Ｃは、差動増幅器の一種であるオペア
ンプ３２と、入力端４４に入力された信号の位相を所定
量シフトさせてオペアンプ３２の非反転入力端子に入力
するキャパシタ３４および可変抵抗３６と、入力端４４
とオペアンプ３２の反転入力端子との間に挿入された抵
抗３８と、オペアンプ３２の出力端子に接続されて分圧
回路を構成する抵抗４１および４３と、この分圧回路と
オペアンプ３２の反転入力端子との間に接続された抵抗
４０とを含んで構成されている。

【００２３】このような構成を有する移相回路３０Ｃに
おいて、抵抗３８と抵抗４０の抵抗値が同じに設定され
ている。

【００２４】図５に示した入力端４４に所定の交流信号
が入力されると、オペアンプ３２の非反転入力端子に
は、可変抵抗３６の両端に現れる電圧ＶR2が印加され
る。また、オペアンプ３２の２つの入力端子間には電位
差が生じないので、オペアンプ３２の反転入力端子の電
位と、キャパシタ３４と可変抵抗３６の接続点の電位と
は等しくなる。したがって、抵抗３８の両端には、キャ
パシタ３４の両端に現れる電圧ＶC2と同じ電圧ＶC2が現
れる。

【００２５】ここで、２つの抵抗３８、４０には同じ電
流Ｉが流れ、しかも、上述したように抵抗３８と抵抗４
０の各抵抗値が等しいので、抵抗４０の両端にも電圧Ｖ
C2が現れる。これら２つの抵抗３８、４０の各両端に現
れる電圧ＶC2はベクトル的に同方向を向いており、オペ
アンプ３２の反転入力端子（電圧ＶR2）を基準にして考
えると、抵抗３８の両端電圧ＶC2をベクトル的に加算し
たものが入力電圧Ｅiに、抵抗４０の両端電圧C2をベク
トル的に減算したものが抵抗４１と抵抗４３の接続点の
電圧（分圧出力）Ｅo ′になる。

【００２６】また、移相回路３０Ｃの出力端４６から
は、上述した抵抗４１と抵抗４３からなる分圧回路を介
さずに、オペアンプ３２の出力端子に現れる電圧がその
まま出力電圧Ｅo として取り出される。

【００２７】図６は、後段の移相回路３０Ｃの入出力電
圧とキャパシタ等に現れる電圧との関係を示すベクトル
図である。

【００２８】同図に示すように、可変抵抗３６の両端電
圧ＶR2とキャパシタ３４の両端電圧ＶC2とは互いに９０
°位相がずれており、これらをベクトル的に加算したも
のが入力電圧Ｅi となる。したがって、入力信号の振幅
が一定で周波数のみが変化した場合には、図６に示す半
円の円周に沿って可変抵抗３６の両端電圧ＶR2とキャパ
シタ３４の両端電圧ＶC2とが変化する。

【００２９】また、上述したように電圧ＶR2から電圧Ｖ
C2をベクトル的に減算したものが分圧出力Ｅo ′とな
る。非反転入力端子に印加される電圧ＶR2を基準に考え
ると、入力電圧Ｅi と分圧出力Ｅo ′とは電圧ＶC2を合
成する方向が異なるだけでありその絶対値は等しくな
る。したがって、入力電圧Ｅi と分圧出力Ｅo ′の大き
さと位相の関係は、入力電圧Ｅi および分圧出力Ｅo ′
を斜辺とし、電圧ＶC2の２倍を底辺とする二等辺角形で
表すことができ、分圧出力Ｅo ′の振幅は周波数に関係
なく入力信号の振幅と同じであって、位相シフト量は図
６に示すφ2 で表されることがわかる。

【００３０】また、図６から明らかなように、電圧ＶR2
と電圧ＶC2とは円周上で直角に交わるため、理論的には
入力電圧Ｅi と電圧ＶR2との位相差は、周波数ωが０か
ら∞まで変化するに従って９０°から０°まで変化す
る。そして、移相回路３０Ｃ全体のシフト量φ2 はその
２倍であり、周波数に応じて１８０°から０°まで変化
する。しかも、可変抵抗３６の抵抗値Ｒを可変すること
により、位相シフト量φ2 を変化させることができる。

【００３１】また、移相回路３０Ｃの出力端４６はオペ
アンプ３２の出力端子に接続されているため、抵抗４１
の抵抗値をＲ41、抵抗４３の抵抗値をＲ43とすると、出
力電圧Ｅo と上述した分圧出力Ｅo ′との間には、抵抗
４０の抵抗値に対してＲ41、Ｒ43が十分小さいときはＥ
o ＝（１＋Ｒ41／Ｒ43）Ｅo ′の関係がある。したがっ
て、Ｒ41およびＲ43の値を調整することにより１より大
きなゲインが得られ、しかも図６に示すように周波数が
変化しても出力電圧Ｅo の振幅が一定であり、位相のみ
を所定量シフトすることができる。

【００３２】このようにして、２つの移相回路１０Ｃ、
３０Ｃのそれぞれにおいて位相が所定量シフトされる。
しかも、図４および図６に示すように、各移相回路１０
Ｃ、３０Ｃのそれぞれにおける入出力電圧の相対的な位
相関係は反対方向であって、所定の周波数において２つ
の移相回路１０Ｃ、３０Ｃの全体により位相シフト量の
合計が３６０°となる。

【００３３】また、後段の移相回路３０Ｃの出力は、出
力端子９２から同調増幅部２の出力として取り出される
とともに、この移相回路３０Ｃの出力を分圧回路１６０
を通した信号が帰還抵抗７０を介して前段の移相回路１
０Ｃの入力側に帰還されている。そして、この帰還され
た信号と入力抵抗７４を介して入力される信号とが加算
され、この加算された信号が前段の移相回路１０Ｃに入
力される。

【００３４】このように、２つの移相回路１０Ｃ、３０
Ｃによって所定の周波数における位相シフト量の合計が
３６０°となり、このとき２つの移相回路１０Ｃ、３０
Ｃと分圧回路１６０および帰還抵抗７０によるオープン
ループゲインを１以下に設定することにより、上述した
所定の周波数成分の信号のみを通過させる同調動作が行
われる。

【００３５】また、同調増幅部２の出力端子９２から
は、分圧回路１６０に入力される前の移相回路３０Ｃの
出力が取り出されているため、同調増幅部２自体に利得
を持たせることができ、同調動作と同時に信号振幅の増
幅が可能となる。

【００３６】なお、各移相回路１０Ｃ、３０Ｃ内のＣＲ
回路の時定数をＴ₁、Ｔ₂として、図４、図６に示した
φ1 、φ2 を求めると、 φ1 ＝ｔａｎ｛２ωＴ₁／（１−ω²Ｔ₁ ²）｝・・・(1) φ2 ＝−ｔａｎ｛２ωＴ₂／（１−ω²Ｔ₂ ²）｝・・・(2) となる。なお、ここでは図４に示したφ1 を基準に考え
て、図６に示したφ2 の符号を「−」として表した。

【００３７】例えばＴ₁＝Ｔ₂（＝Ｔ）の場合には、ω
＝１／Ｔのときに２つの移相回路１０Ｃ、３０Ｃによる
位相シフト量の合計が３６０°となって上述した同調動
作が行われ、このときφ1 ＝９０°、φ2 ＝−９０°と
なる。

【００３８】ところで、図６では後段の移相回路３０Ｃ
の入力電圧Ｅi よりも出力電圧Ｅoの方が位相が進んで
いるように図示したが、実際には入力信号を基準に考え
ると出力信号は常に遅れ位相の状態にある。

【００３９】図７は、２つの移相回路１０Ｃ、３０Ｃに
入出力される信号間の位相関係を示す図であり、前段の
移相回路１０Ｃに同調周波数と等しい周波数の信号が入
力された場合であって、一例として各移相回路１０Ｃ、
３０Ｃの時定数Ｔ₁、Ｔ₂が等しい場合が示されてい
る。

【００４０】前段の移相回路１０Ｃは、図７（Ａ）に示
すように、入力信号Ｓ１に対してφ1 （＝９０°）の位
相シフトを行って、出力信号Ｓ２を出力している。

【００４１】また、後段の移相回路３０Ｃは、図７
（Ｂ）に示すように、入力信号Ｓ２（前段の移相回路１
０Ｃの出力信号と共通）に対してφ2 の位相シフトを行
って、出力信号Ｓ３を出力している。ここで、出力信号
Ｓ３は入力信号Ｓ２に対して、一見９０°位相が進んで
いるように見えるが、実際には信号が反転してさらに９
０°の位相遅れになるので、位相遅れ方向にφ2 ′＝２
７０°の位相シフトが行われる。

【００４２】したがって、２つの移相回路１０Ｃ、３０
Ｃを縦続接続した場合には、図７（Ｃ）に示すように、
上述したφ1 ＝９０°とφ2 ′＝２７０°が足し合わさ
れて、全体として３６０°の位相シフトが行われる。

【００４３】図８は、上述した構成を有する２つの移相
回路１０Ｃ、３０Ｃおよび分圧回路１６０の全体を伝達
関数Ｋ1 を有する回路に置き換えたシステム図であり、
伝達関数Ｋ1 を有する回路と並列に抵抗Ｒ0 を有する帰
還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎ
Ｒ0 ）を有する入力抵抗７４が接続されている。図９
は、図８に示すシステムをミラーの定理によって変換し
たシステム図であり、変換後のシステム全体の伝達関数
Ａは、Ａ＝Ｖo ／Ｖi ＝Ｋ1 ／｛ｎ（１−Ｋ1 ）＋１｝・・・(3) で表すことができる。

【００４４】ところで、前段の移相回路１０Ｃの伝達関
数Ｋ2 は、可変抵抗１６とキャパシタ１４からなるＣＲ
回路の時定数をＴ₁（可変抵抗１６の抵抗値をＲ、キャ
パシタ１４の静電容量をＣとするとＴ₁＝ＣＲ）とする
と、Ｋ2 ＝ａ₁（１−Ｔ₁ｓ）／（１＋Ｔ₁ｓ）・・・(4) となる。ここで、ｓ＝ｊωであり、ａ₁は移相回路１０
Ｃのゲインであってａ₁＝（１＋Ｒ21／Ｒ23）＞１であ
る。

【００４５】また、後段の移相回路３０Ｃの伝達関数Ｋ
3 は、キャパシタ３４と可変抵抗３６からなるＣＲ回路
の時定数をＴ₂（キャパシタ３４の静電容量をＣ、可変
抵抗３６の抵抗値をＲとするとＴ₂＝ＣＲ）とすると、Ｋ3 ＝−ａ₂（１−Ｔ₂ｓ）／（１＋Ｔ₂ｓ）・・・(5) となる。ここで、ａ₂は移相回路３０Ｃのゲインであっ
てａ₂＝（１＋Ｒ41／Ｒ43）＞１である。

【００４６】分圧回路１６０を介することによって信号
振幅が１／ａ₁ａ₂に減衰するものとすると、２つの移
相回路１０Ｃ、３０Ｃと分圧回路１６０を縦続接続した
場合の全体の伝達関数Ｋ1 は、Ｋ1 ＝−｛１＋（Ｔｓ）²−２Ｔｓ｝／｛１＋（Ｔｓ）²＋２Ｔｓ｝・・・(6) となる。なお、上述した（６）式においては、計算を簡
単なものとするために、各移相回路の時定数Ｔ₁、Ｔ₂
をともにＴとした。この（６）式を上述した（３）式に
代入すると、Ａ＝−｛１＋（Ｔｓ）²−２Ｔｓ｝／〔（２ｎ＋１）｛１＋（Ｔｓ）²｝＋２Ｔｓ〕＝−｛１／（２ｎ＋１）｝〔｛１＋（Ｔｓ）²−２Ｔｓ｝／｛１＋（Ｔｓ）²＋２Ｔｓ／（２ｎ＋１）｝〕・・・(7) となる。

【００４７】この（７）式によれば、ω＝０（直流の領
域）のときにＡ＝−１／（２ｎ＋１）となって、最大減
衰量を与えることがわかる。また、ω＝∞のときにもＡ
＝−１／（２ｎ＋１）となって、最大減衰量を与えるこ
とがわかる。さらに、ω＝１／Ｔの同調点（各移相回路
の時定数が異なる場合には、ω＝１／√（Ｔ₁・Ｔ₂）
の同調点）においてはＡ＝１であって帰還抵抗７０と入
力抵抗７４の抵抗比ｎに無関係であることがわかる。換
言すれば、図１０に示すように、ｎの値を変化させても
同調点がずれることなく、かつ同調点の減衰量も変化し
ない。

【００４８】また、最大減衰量は、帰還抵抗７０と入力
抵抗７４の抵抗比ｎによって決定されるため、移相回路
１０Ｃ、３０Ｃ内の可変抵抗１６、３６の抵抗値を変え
て同調周波数を変えた場合であっても、この最大減衰量
に影響を与えることはなく、同調周波数や最大減衰量を
互いに干渉しあうことなく調整することができる。

【００４９】また、移相回路１０Ｃ内の抵抗１８と抵抗
２０の抵抗値を同じ値に設定するとともに移相回路３０
Ｃ内の抵抗３８と抵抗４０の抵抗値を同じ値に設定して
いるため、各同調増幅部において同調周波数を変えた際
の振幅変動を防止してほぼ一定の振幅を有する同調出力
を得ることができる。

【００５０】特に、同調出力の振幅変動を抑えたことに
より、上述した抵抗比ｎを大きくして同調増幅部２のＱ
の値を大きくすることができる。すなわち、オープンル
ープゲインに周波数依存性があると、利得の低い周波数
では抵抗比ｎを大きくしてもＱが上がらず、利得の高い
周波数ではオープンループゲインが１を越えて発振する
ことがある。したがって、振幅変動が大きい場合には、
このような発振を防止するために抵抗比ｎをあまり大き
な値に設定することができず、同調増幅部２のＱの値も
小さくなる。反対に、移相回路１０Ｃ、３０Ｃ内に分圧
回路を接続して同調増幅部２の同調出力の振幅変動を抑
えることにより、抵抗比ｎを大きく設定することができ
るため、同調増幅部２のＱの値を大きくすることができ
る。

【００５１】図１に示した同調回路１は、上述した構成
を有する２つの同調増幅部２、３を縦続接続しており、
しかも各同調増幅部の同調周波数はほぼ等しく、あるい
は所定量ずらして設定されている。

【００５２】図１１は、各同調周波数を同じ値に設定し
た同調増幅部を２段縦続接続した同調回路１の特性を示
す図である。同図のａ（点線）は例えば抵抗比ｎを「１
０」とした場合の第１および第２の同調増幅部２、３の
それぞれの同調特性を、同図のｂ（実線）はこれらの各
同調増幅部を縦続接続した本実施例の同調回路１全体の
同調特性をそれぞれ示している。また、同図のｃ（一点
鎖線）は比較のために本実施例の同調回路１の最大減衰
量と同程度の減衰量を１つの同調増幅部２（あるいは
３）によって実現した場合の同調特性を示しており、同
調帯域幅が本実施例の同調回路１のそれに比べると狭い
ことがわかる。

【００５３】図１０および図１１から明らかなように、
帰還抵抗７０と入力抵抗７４との抵抗比ｎの値を小さく
設定した最大減衰量が少ない２つの同調増幅部２、３を
縦続接続することにより、全体として最大減衰量が大き
く設定され、しかも同調帯域幅を広げることができる。

【００５４】特に、図１１に示す同調特性によれば、各
同調増幅部２、３における最大減衰量を約１／２に設定
した場合の同調帯域幅は２倍よりかなり広いことがわか
る。したがって、本実施形態では最大減衰量を約１／２
に設定した同調増幅部を２つ縦続接続することにより、
最大減衰量は変わらずに同調帯域幅のみを広くした同調
回路１を実現している。なお、各同調増幅部における最
大減衰量は、それぞれを約１／２に設定する場合の他、
それぞれについて異なる減衰量を設定、すなわち異なる
抵抗比ｎを設定して、全体として所定の減衰量となるよ
うにしてもよい。

【００５５】なお、上述した同調回路１においては、２
つの同調増幅部２、３を縦続接続する場合を考えたが、
ほぼ同調周波数が一致した３つ以上の同調増幅部を縦続
接続するようにしてもよい。この場合には、各同調増幅
部の最大減衰量をさらに少なく、すなわちそれぞれの同
調帯域幅を極端に広く設定した特性曲線を重ね合わせる
ことになるため、同調回路全体の同調帯域幅をさらに広
く設定することができる。

【００５６】また、図１１では２つの同調増幅部２、３
の同調周波数を一致させた場合を説明したが、各同調周
波数を所定量ずらして設定するようにしてもよい。この
場合であっても、最大減衰量が少なく同調帯域幅が広い
２つの同調増幅部２、３を縦続接続することにより全体
として最大減衰量が目標値に設定され、しかも同調帯域
幅を広げることができる。特に、従来から存在するスタ
ガ同調増幅回路と違って、各同調増幅部２、３の同調帯
域幅を広げているため、縦続接続する同調増幅部の段数
を少なくすることができる。

【００５７】図１２は、各同調周波数を所定量ずらした
同調増幅部を２段縦続接続した同調回路１の特性を示す
図である。一例として、４５０ｋＨｚを中心に一方の同
調増幅部２の同調周波数を４５０ｋＨｚより低い方に所
定量ずらすとともに、他方の同調増幅部３の同調周波数
を４５０ｋＨｚより高い方に所定量ずらした場合が示さ
れている。同図において、縦軸は減衰量（ｄＢ単位）
を、横軸は入力信号の周波数をそれぞれ示しており、各
特性曲線に対応したＢの値は中心周波数（４５０ｋＨ
ｚ）からの周波数の偏差を表している。例えば、Ｂ＝０
は２つの同調増幅部２、３の各同調周波数がいずれも中
心周波数に一致している場合を、Ｂ＝０．０２は同調増
幅部２の同調周波数を４５０ｋＨｚより２％低くすると
ともに同調増幅部３の同調周波数を４５０ｋＨｚより２
％高くする場合を表している。

【００５８】図１２に示すように、２つの同調増幅部
２、３の同調周波数を所定量ずらした場合には同調点近
傍の減衰特性が平坦になり、しかもずらす量を調整する
ことによりこの平坦部分を増減させることができるた
め、任意の帯域幅を確保することができる。なお、２つ
の同調増幅部２、３の同調周波数をずらした場合には、
同調点近傍における減衰量が増加して信号振幅の減衰が
生じるが、この場合には同調回路１の後段に増幅器を接
続して、この減衰分に相当する信号振幅の増幅を行えば
よい。

【００５９】図１３は、３つの同調増幅部を縦続接続し
て同調回路を構成した場合の特性を示す図である。一例
として、３段目の同調増幅部の同調周波数を４５０ｋＨ
ｚに設定するとともに、１段目の同調増幅部の同調周波
数を４５０ｋＨｚより低い方に所定量ずらし、２段目の
同調増幅部の同調周波数を４５０ｋＨｚより高い方に所
定量ずらした場合が示されている。

【００６０】図１２から明らかなように、同調増幅部を
２段縦続接続した場合には、２つの同調増幅部の同調周
波数の差が大きくなるにしたがって、中心周波数近傍で
大きな減衰が生じる。これに対し、同調増幅部を３段縦
続接続した場合には、図１３から明らかなように、中心
周波数近傍における減衰が生じないため、より広い帯域
幅を確保したい場合には、同調増幅部を３段あるいはそ
れ以上縦続接続する。

【００６１】このように、２つあるいはそれ以上の同調
増幅部を縦続接続するとともに、各同調周波数を一致さ
せて、あるいは所定量ずらすことにより、帯域幅を広く
設定することができるた、ＴＶチューナ等を容易に実現
することができる。なお、ＴＶチューナ等を実現する場
合には、必要に応じて同調回路１にトラップ回路を接続
してもよい。

【００６２】また、上述した同調回路１は、２つの同調
増幅部２、３内（あるいは３段以上の各同調増幅部）の
各移相回路１０Ｃ、３０Ｃに含まれる可変抵抗１６ある
いは３６の抵抗値を可変することにより、同調周波数を
簡単に変えることができることから、同調周波数可変の
同調回路１を容易に実現することができる。

【００６３】また、上述した同調回路１を構成する同調
増幅部２、３のそれぞれは、差動増幅器、キャパシタお
よび抵抗を組み合わせて構成されており、どの構成素子
も半導体基板上に形成することができることから、同調
回路１の全体を半導体基板上に形成して集積回路とする
ことも容易である。

【００６４】なお、上述した本実施形態の説明では、２
つあるいはそれ以上の同調増幅部を直接接続したが、相
互の干渉を防止するために各同調増幅部の間にバッファ
を挿入してもよい。あるいは、各同調増幅部の間に増幅
器を挿入してもよい。増幅器を挿入することにより、例
えば図１３に示した特性において、同調点近傍をさらに
平坦にすることもできる。

【００６５】ところで、図２に示した同調増幅部２（あ
るいは３）は、各移相回路１０Ｃ、３０ＣをＣＲ回路を
含んで構成したが、ＣＲ回路を抵抗とインダクタからな
るＬＲ回路に置き換えた移相回路を用いて同調増幅部を
構成することもできる。

【００６６】図１４は、ＬＲ回路を含む移相回路の構成
を示す回路図であり、図２に示した同調増幅部２の前段
の移相回路１０Ｃと置き換え可能な構成が示されてい
る。同図に示す移相回路１０Ｌは、図３に示した移相回
路１０Ｃ内のキャパシタ１４と可変抵抗１６からなるＣ
Ｒ回路を、可変抵抗１６とインダクタ１７からなるＬＲ
回路に置き換えた構成を有している。

【００６７】図１５は、移相回路１０Ｌの入出力電圧と
インダクタ等に現れる電圧との関係を示すベクトル図で
ある。同図に示すように、可変抵抗１６の両端電圧ＶR3
とインダクタ１７の両端電圧ＶL1とは互いに９０°位相
がずれており、これらをベクトル的に加算したものが入
力電圧Ｅi となる。したがって、入力信号の振幅が一定
で周波数のみが変化した場合には、図１５に示す半円の
円周に沿って可変抵抗１６の両端電圧ＶR3とインダクタ
１７の両端電圧ＶL1とが変化する。

【００６８】また、電圧ＶR3から電圧ＶL1をベクトル的
に減算したものが分圧出力Ｅo ′となる。非反転入力端
子に印加される電圧ＶR3を基準に考えると、入力電圧Ｅ
i と分圧出力Ｅo ′とは電圧ＶL1を合成する方向が異な
るだけでありその絶対値は等しくなる。したがって、入
力電圧Ｅi と分圧出力Ｅo ′の大きさと位相の関係は、
入力電圧Ｅi および分圧出力Ｅo ′を斜辺とし、電圧Ｖ
L1の２倍を底辺とする二等辺角形で表すことができ、分
圧出力Ｅo ′の振幅は周波数に関係なく入力信号の振幅
と同じであって、位相シフト量は図１５に示すφ3 で表
されることがわかる。

【００６９】また、図１５から明らかなように、電圧Ｖ
R3と電圧ＶL1とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi と電圧ＶR3との位相差は、周波数ωが０
から∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路１０Ｌ全体のシフト量φ3 はその
２倍であり、周波数に応じて０°から１８０°まで変化
する。

【００７０】また、移相回路１０Ｌの出力端２６はオペ
アンプ１２の出力端子に接続されているため、抵抗２１
の抵抗値をＲ21、抵抗２３の抵抗値をＲ23とすると、出
力電圧Ｅo と上述した分圧出力Ｅo ′との間には、Ｅo
＝（１＋Ｒ21／Ｒ23）Ｅo ′の関係がある。したがっ
て、Ｒ21およびＲ23の値を調整することにより１より大
きなゲインが得られ、しかも図１５に示すように周波数
が変化しても出力電圧Ｅo の振幅が一定であり、位相の
みを所定量シフトすることができる。

【００７１】ところで、図１４に示した移相回路１０Ｌ
の伝達関数は、インダクタ１７と可変抵抗１６からなる
ＬＲ回路の時定数をＴ₁（インダクタ１７のインダクタ
ンスをＬ、可変抵抗１６の抵抗値をＲとするとＴ₁＝Ｌ
／Ｒ）とすると、（４）式に示したＫ2 をそのまま適用
することができる。したがって、位相シフト量φ3 も時
定数Ｔ₁を用いて表現すると、上述した（１）式に示し
たφ1 と同じとなる。

【００７２】図１６は、ＬＲ回路を含む移相回路の他の
構成を示す回路図であり、図２に示した同調増幅部２の
後段の移相回路３０Ｃと置き換え可能な構成が示されて
いる。同図に示す移相回路３０Ｌは、図５に示した移相
回路３０Ｃ内の可変抵抗３６とキャパシタ３４からなる
ＣＲ回路を、インダクタ３７と可変抵抗３６からなるＬ
Ｒ回路に置き換えた構成を有している。

【００７３】図１７は、移相回路３０Ｌの入出力電圧と
インダクタ等に現れる電圧との関係を示すベクトル図で
ある。インダクタ３７の両端に現れる電圧ＶL2と可変抵
抗３６の両端に現れる電圧ＶR4とは互いに９０°位相が
ずれており、これらをベクトル的に加算したものが入力
電圧Ｅi となる。したがって、入力信号の振幅が一定で
周波数のみが変化した場合には、第１７に示す半円の円
周に沿ってインダクタ３７の両端電圧ＶL2と可変抵抗３
６の両端電圧ＶR4とが変化する。

【００７４】また、電圧ＶL2から電圧ＶR4をベクトル的
に減算したものが分圧出力Ｅo ′となる。非反転入力端
子に印加される電圧ＶL2を基準に考えると、入力電圧Ｅ
i と分圧出力Ｅo ′とは電圧ＶR4を合成する方向が異な
るだけでありその絶対値は等しくなる。したがって、入
力電圧Ｅi および分圧出力Ｅo ′の大きさと位相の関係
は、入力電圧Ｅi および分圧出力Ｅo ′を斜辺とし、電
圧ＶR4の２倍を底辺とする二等辺角形で表すことがで
き、分圧出力Ｅo ′の振幅は周波数に関係なく入力信号
の振幅と同じであって、位相シフト量は図１７に示すφ
4 で表されることがわかる。

【００７５】また、図１７から明らかなように、電圧Ｖ
L2と電圧ＶR4とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi と電圧ＶL2との位相差は、周波数ωが０
から∞まで変化するに従って９０°から０°まで変化す
る。そして、移相回路３０Ｌ全体のシフト量φ4 はその
２倍であり、周波数に応じて１８０°から０°まで変化
する。

【００７６】また、移相回路３０Ｌの出力端４６はオペ
アンプ３２の出力端子に接続されているため、抵抗４１
の抵抗値をＲ41、抵抗４３の抵抗値をＲ43とすると、出
力電圧Ｅo と上述した分圧出力Ｅo ′との間には、Ｅo
＝（１＋Ｒ41／Ｒ43）Ｅo ′の関係がある。したがっ
て、Ｒ41およびＲ43の値を調整することにより１より大
きなゲインが得られ、しかも図１７に示すように周波数
が変化しても出力電圧Ｅo の振幅が一定であり、位相の
みを所定量シフトすることができる。

【００７７】ところで、図１６に示した移相回路３０Ｌ
の伝達関数は、可変抵抗３６とインダクタ３７からなる
ＬＲ回路の時定数をＴ₂（可変抵抗３６の抵抗値をＲ、
インダクタ３７のインダクタンスをＬとするとＴ₂＝Ｌ
／Ｒ）とすると、（５）式に示したＫ3 をそのまま適用
することができる。したがって、位相シフト量φ4 も時
定数Ｔ₂を用いて表現すると、上述した（２）式に示し
たφ2 と同じとなる。

【００７８】このように、図１４に示した移相回路１０
Ｌおよび図１６に示した移相回路３０Ｌのそれぞれは、
図３あるいは図５に示した移相回路１０Ｃ、３０Ｃと等
価であり、図２に示した同調増幅部２において、前段の
移相回路１０Ｃを図１４に示した移相回路１０Ｌに、後
段の移相回路３０Ｃを図１６に示した移相回路３０Ｌに
それぞれ置き換えることが可能である。

【００７９】また、上述した２つの移相回路１０Ｌ、３
０Ｌのそれぞれは、各移相回路１０Ｌ、３０Ｌに含まれ
るＬＲ回路の時定数によって同調周波数が決まることに
なるが、各時定数Ｔは例えばＬ／Ｒであって、これら２
つの移相回路１０Ｌ、３０Ｌを含んで同調増幅部を構成
した場合の同調周波数ωは１／Ｔ＝Ｒ／Ｌに比例する。
ここで、ＬＲ回路を構成するインダクタは、写真触刻法
等により渦巻き形状の導体を半導体基板上に形成するこ
とにより実現できるが、このようにして形成したインダ
クタを用いることにより、各同調増幅部の全体を半導体
基板上に集積化することができる。

【００８０】但し、この場合にはインダクタが有するイ
ンダクタンスが極めて小さくなるため、同調周波数が高
くなる。別の見方をすれば、同調増幅部の同調周波数は
例えば各移相回路１０Ｌ、３０Ｌ内のＬＲ回路の時定数
の逆数Ｒ／Ｌに比例し、この中でインダクタンスＬは集
積化等により小さくすることが容易であるため、２つの
移相回路１０Ｌ、３０Ｌを含んで構成した同調増幅部全
体を集積化することにより同調周波数の高周波化が容易
となる。

【００８１】また、図２に示した同調増幅部２におい
て、移相回路１０Ｃ、３０Ｃのいずれか一方を図１４あ
るいは図１６に示した移相回路１０Ｌ、３０Ｌに置き換
えるようにしてもよい。特に、このような同調増幅部全
体を集積化した場合には、温度変化による同調周波数の
変動を防止する、いわゆる温度補償が可能となる。すな
わち、ＣＲ回路の時定数ＴはＣＲであり、ＬＲ回路の時
定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒが
分子と分母に分かれるため、集積化によってＣＲ回路お
よびＬＲ回路を構成する抵抗を半導体材料により形成す
るような場合には、これら各抵抗の温度変化に対する同
調周波数の変動を抑制する効果がある。

【００８２】ところで、図２に示した同調増幅部は、２
つの移相回路１０Ｃ、３０Ｃのさらに後段に分圧回路１
６０を接続し、この分圧回路１６０の出力を帰還抵抗７
０を介して帰還させることにより、同調増幅部全体の利
得を１以上に設定している。したがって、この分圧回路
１６０の分圧比を１に設定することにより、あるいはこ
の分圧回路１６０自体を取り除くことにより、同調増幅
部全体の利得を１に設定することができる。

【００８３】図１８は、後段の移相回路と出力端子９２
の間に挿入した分圧回路を取り除いた同調増幅部の構成
を示す回路図である。同図に示す同調増幅部２Ａは、図
２に示した同調増幅部２の分圧回路１６０の分圧比を１
に設定したものであり、図２に示した分圧回路１６０内
の２つの分圧抵抗を図１８に示す抵抗７８に置き換えた
構成を有している。

【００８４】このような構成を有する同調増幅部２Ａ
は、図２に示した分圧回路１６０が接続されていないた
め、移相回路１０Ｃ、３０Ｃを含むオープンループゲイ
ンの損失分のみを補うように各移相回路１０Ｃ、３０Ｃ
の利得が１以上に設定されている。

【００８５】なお、図２あるいは図１８に示した同調増
幅部２、２Ａにおいては、２つの移相回路１０Ｃ、３０
Ｃのそれぞれに抵抗２１、２３による分圧回路あるいは
抵抗４１、４３による分圧回路を接続することにより、
各移相回路１０Ｃ、３０Ｃのゲインを１より大きな値に
設定し、これによりオープンループゲインの損失分を補
うようにしたが、２つの移相回路１０Ｃ、３０Ｃのいず
れか一方のゲインのみを１より大きな値に設定し、他方
のゲインを１に設定してもよい。移相回路１０Ｃのゲイ
ンを１に設定するには抵抗２１、２３によって構成され
る分圧回路を取り除いて、オペアンプ１２の出力を抵抗
２０を介して直接帰還させればよい。また、移相回路３
０Ｃのゲインを１に設定するには抵抗４１、４３によっ
て構成される分圧回路を取り除いて、オペアンプ３２の
出力を抵抗４０を介して直接帰還させればよい。

【００８６】また、移相回路１０Ｃ、３０Ｃと帰還抵抗
７０を含む帰還ループのオープンループゲインの損失
は、前段の移相回路１０Ｃの入力インピーダンスに起因
するものであるから、この入力インピーダンスに起因す
る損失の発生を抑えるために、前段の移相回路１０Ｃの
さらに前段にトランジスタによるホロワ回路を挿入し、
帰還される信号をこのホロワ回路を介して前段の移相回
路１０Ｃに入力する方法も考えられる。

【００８７】但し、このようにしてオープンループゲイ
ンの損失を防止したとしても、ホロワ回路自体によって
利得損失を生じるので、このホロワ回路による損失を補
償するためには、移相回路１０Ｃ、３０Ｃにおいて１以
上の利得をもつようにしなければならない。

【００８８】図１９は、トランジスタによるホロワ回路
を追加した同調増幅部２Ｂの構成を示す回路図である。

【００８９】前段の移相回路１０Ｃの入力側に挿入され
たホロワ回路５０は、ドレインが正電源Ｖddに、ソース
が抵抗５４を介して負電源Ｖssにそれぞれ接続されたＦ
ＥＴ５２を含んで構成されている。これらＦＥＴ５２と
抵抗５４によりソースホロワ回路が形成されており、こ
のソースホロワ回路の出力が前段の移相回路１０Ｃに入
力されている。なお、ソースホロワ回路の代わりにエミ
ッタホロワ回路を用いるようにしてもよい。

【００９０】（同調増幅部の第２の構成例）図２０は、
同調増幅部の第２の構成例を示す回路図である。同図に
示す同調増幅部２Ｃは、それぞれが入力される交流信号
の位相を所定量シフトさせることにより所定の周波数に
おいて合計で３６０°の位相シフトを行う２つの移相回
路１１０Ｃ、１３０Ｃと、帰還抵抗７０および入力抵抗
７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵
抗値を有しているものとする）のそれぞれを介すること
により後段の移相回路１３０Ｃから出力される信号（帰
還信号）と入力端子９０に入力される信号（入力信号）
とを所定の割合で加算する加算回路とを含んで構成され
ている。

【００９１】図２等に示した同調増幅部２、２Ａ、２Ｂ
においては、前段の移相回路１０Ｃ内の抵抗１８と抵抗
２０の各抵抗値を同じに設定しており、これにより入力
される交流信号の周波数が変わったときの振幅変化を抑
えている。また、オペアンプ１２の出力側に抵抗２１と
２３による分圧回路を接続することにより、移相回路１
０Ｃの利得を１より大きな値に設定している。これに対
し、図２０に示す同調増幅部２Ｃに含まれる前段の移相
回路１１０Ｃは、上述した抵抗２１、２３による分圧回
路を用いずに、抵抗１８′の抵抗値よりも抵抗２０′の
抵抗値を大きく設定することにより、移相回路１１０Ｃ
の利得を１より大きな値に設定している。

【００９２】後段の移相回路１３０Ｃについても同様で
あり、抵抗３８′の抵抗値よりも抵抗４０′の抵抗値を
大きく設定することにより、移相回路１３０Ｃの利得を
１より大きな値に設定している。

【００９３】このように、図２０に示した２つの移相回
路１１０Ｃ、１３０Ｃの各利得を１以上に設定すること
により、同調増幅部２Ｃの帰還ループのオープンループ
ゲインの損失分を補うことができ、図２に示した同調増
幅部２等と同様の同調動作が行われる。

【００９４】ところで、各移相回路の利得を１より大き
な値に設定した場合には、入力される信号の周波数に応
じて利得変動が生じる。例えば、前段の移相回路１１０
Ｃについて考えると、入力信号の周波数が低い場合には
移相回路１１０Ｃはボルテージホロワ回路となるためこ
のときの利得は１倍となるのに対し、周波数が高い場合
には移相回路１１０Ｃは反転増幅器となるためこのとき
の利得は−ｍ倍（ｍは抵抗２０′と抵抗１８′の抵抗
比）となるため、入力信号の周波数が変化したときに移
相回路１１０Ｃの利得も変化して出力信号の振幅変動が
生じる。

【００９５】このような振幅変動は、オペアンプ１２の
反転入力端子に抵抗２２を接続して、入力信号の周波数
が低い場合と高い場合の利得を一致させることにより抑
えることができる。移相回路１３０Ｃについても同様で
あり、オペアンプ３２の反転入力端子に所定の抵抗値を
有する抵抗４２を接続することにより、出力信号の振幅
変動を抑えることができる。

【００９６】次に、この抵抗２２（あるいは抵抗４２）
の抵抗値をどのような値に設定すればよいかを検討す
る。図２１は、上述した移相回路１１０Ｃおよび１３０
Ｃを一般化した図であり、各移相回路に含まれるＣＲ回
路をインピーダンスｚ1 、ｚ2を有する素子に置き換え
た構成が示されている。同図に示すように、オペアンプ
の入力抵抗の抵抗値をｒ、帰還抵抗の抵抗値をｍｒ、オ
ペアンプの反転入力端子に接続された抵抗（抵抗２２あ
るいは４２）の抵抗値をＲ、オペアンプの反転入力端子
の電位をＶとする。

【００９７】入力電圧Ｅi と電圧Ｖとの間には、ｒ（Ｉa ＋Ｉb ）＋Ｖ＝Ｅi ・・・(8) の関係がある。また、電圧Ｖを図２１に示した各種の定
数を用いて表すと、Ｖ＝Ｉb Ｒ・・・(9) Ｖ＝Ｅo ＋ｍｒ・Ｉa ・・・(10) Ｖ＝｛ｚ2 ／（ｚ1 ＋ｚ2 ）｝Ｅi ＝ｋＥi ・・・(11) となる。（１１）式において、インピーダンスｚ1 、ｚ
2 を有する２つの素子による分圧比をｋとした。

【００９８】（１０）式からＩa を、（９）式からＩb
をそれぞれ求め、これらを（８）式に代入し、さらにそ
の代入した結果に（１１）式を代入してＶを消去する
と、Ｅo ＝（Ｒｋ＋Ｒｍｋ＋ｍｒｋ−Ｒｍ）Ｅi ／Ｒ・・・(12) となる。

【００９９】ところで、図２１に示した移相回路が反転
増幅器として動作する場合とは、インピーダンスｚ2 が
０Ωであってｋ＝０の場合であり、このとき（１２）式
から、Ｅo ＝−ｍＥi ・・・(13) となる。また、図２１に示した移相回路がホロワ回路と
して動作する場合とは、インピーダンスｚ1 が０Ωであ
ってｋ＝１の場合であり、このとき（１２）式から、Ｅo ＝（Ｒ＋ｍｒ）Ｅi ／Ｒ・・・(14) となる。移相回路１１０Ｃあるいは１３０Ｃが反転増幅
器およびホロワ回路として動作するときの利得変動がな
い場合とは、（１３）式で求めたＥo の絶対値と（１
４）式で求めたＥo の絶対値が等しい場合であり、ｍ＝（Ｒ＋ｍｒ）／Ｒ・・・(15) となる。Ｒについて解くと、Ｒ＝ｍｒ／（ｍ−１）・・・(16) となる。したがって、移相回路１１０Ｃ内の抵抗２２の
抵抗値Ｒ、あるいは移相回路１３０Ｃ内の抵抗４２の抵
抗値Ｒを（１６）にしたがって設定することにより、同
調周波数を低周波から高周波まで変化させたときに生じ
る利得変動を抑えることができる。

【０１００】ところで、図２０に示した同調増幅部２Ｃ
は、各移相回路１１０Ｃ、１３０ＣをＣＲ回路を含んで
構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ
回路に置き換えた移相回路を用いて同調増幅部を構成す
ることもできる。

【０１０１】図２２は、ＬＲ回路を含む移相回路の構成
を示す回路図であり、図２０に示した同調増幅部２Ｃの
前段の移相回路１１０Ｃと置き換え可能な構成が示され
ている。同図に示す移相回路１１０Ｌは、図２０に示し
た前段の移相回路１１０Ｃ内のキャパシタ１４と可変抵
抗１６からなるＣＲ回路を、可変抵抗１６とインダクタ
１７からなるＬＲ回路に置き換えた構成を有している。

【０１０２】上述した移相回路１１０Ｌの伝達関数は、
インダクタ１７と可変抵抗１６からなるＬＲ回路の時定
数をＴ₁（インダクタのインダクタンスをＬ、可変抵抗
１６の抵抗値をＲとするとＴ₁＝Ｌ／Ｒ）とすると、上
述した移相回路１１０Ｃと同じであって（４）式に示し
たＫ2 をそのまま適用することができる。したがって、
位相シフト量も時定数Ｔ₁を用いて表現すると、上述し
た（１）式に示したφ1 と同じとなる。

【０１０３】また、図２３はＬＲ回路を含む移相回路の
他の構成を示す回路図であり、図２０に示した同調増幅
部２Ｃの後段の移相回路１３０Ｃと置き換え可能な構成
が示されている。同図に示す移相回路１３０Ｌは、図２
０に示した後段の移相回路１３０Ｃ内の可変抵抗３６と
キャパシタ３４からなるＣＲ回路を、インダクタ３７と
可変抵抗３６からなるＬＲ回路に置き換えた構成を有し
ている。

【０１０４】上述した移相回路１３０Ｌの伝達関数は、
可変抵抗３６とインダクタ３７からなるＬＲ回路の時定
数をＴ₂（可変抵抗３６の抵抗値をＲ、インダクタ３７
のインダクタンスをＬとするとＴ₂＝Ｌ／Ｒ）とする
と、上述した移相回路１３０Ｃと同じであって（５）式
に示したＫ3 をそのまま適用することができる。したが
って、位相シフト量も時定数Ｔ₂を用いて表現すると、
上述した（２）式に示したφ2 と同じとなる。

【０１０５】このように、図２２に示した移相回路１１
０Ｌおよび図２３に示した移相回路１３０Ｌのそれぞれ
は、図２０に示した移相回路１１０Ｃあるいは１３０Ｃ
と等価であり、図２０に示した同調増幅部２Ｃにおい
て、前段の移相回路１１０Ｃを図２２に示した移相回路
１１０Ｌに、後段の移相回路１３０Ｃを図２３に示した
移相回路１３０Ｌにそれぞれ置き換えることが可能であ
る。２つの移相回路１１０Ｃ、１３０Ｃのそれぞれを移
相回路１１０Ｌ、１３０Ｌに置き換えた場合には、同調
増幅部全体を集積化することにより同調周波数の高周波
化が容易となる。

【０１０６】また、２つの移相回路１１０Ｃ、１３０Ｃ
のいずれか一方を移相回路１１０Ｌあるいは１３０Ｌに
置き換えるようにしてもよい。この場合には、温度変化
に対する同調周波数の変動を抑制する効果がある。

【０１０７】ところで、図２０に示した同調増幅部２Ｃ
は、２つの移相回路１１０Ｃ、１３０Ｃのそれぞれに抵
抗２２あるいは４２を接続することにより、同調周波数
を可変したときの振幅変動を防止したが、この可変範囲
が狭い場合には振幅変動も少なくなるため上述した抵抗
２２、４２を取り除いて同調増幅部を構成することもで
きる。あるいは、一方の抵抗２２あるいは４２のみを取
り除いて同調増幅部を構成することもできる。

【０１０８】図２４は、同調増幅部の他の構成を示す回
路図であり、図２０に示した同調増幅部２Ｃにおいて各
移相回路１１０Ｃ、１３０Ｃに含まれる抵抗２２、４２
を取り除いた構成が示されている。

【０１０９】（同調増幅部の第３の構成例）図２５は、
同調増幅部の第３の構成例を示す回路図である。同図に
示す同調増幅部２Ｅは、それぞれが入力される交流信号
の位相を所定量シフトさせることにより所定の周波数に
おいて合計で３６０°の位相シフトを行う２つの移相回
路２１０Ｃ、２３０Ｃと、移相回路２３０Ｃの出力信号
の位相を変えずに所定の増幅度で増幅して出力する非反
転回路２５０と、非反転回路２５０の後段に設けられた
抵抗１６２および１６４からなる分圧回路１６０と、帰
還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵
抗７０のｎ倍の抵抗値を有しているものとする）のそれ
ぞれを介することにより分圧回路１６０の分圧出力（帰
還信号）と入力端子９０に入力される信号（入力信号）
とを所定の割合で加算する加算回路とを含んで構成され
ている。

【０１１０】帰還抵抗７０と直列に接続されたキャパシ
タ７１、および入力抵抗７４と入力端子９０との間に挿
入されたキャパシタ７５はともに直流電流を阻止するた
めのものであり、そのインピーダンスは動作周波数にお
いて極めて小さく、すなわち大きな静電容量を有してい
る。

【０１１１】図２６は、図２５に示した前段の移相回路
２１０Ｃの構成を抜き出して示したものである。同図に
示す前段の移相回路２１０Ｃは、ゲートが入力端２２２
に接続されたトランジスタ２１２と、このトランジスタ
２１２のソース・ドレイン間に直列に接続された可変抵
抗２１６およびキャパシタ２１４と、トランジスタ２１
２のドレインと正電源との間に接続された抵抗２１８
と、トランジスタ２１２のソースとアースとの間に接続
された抵抗２２０とを含んで構成されている。

【０１１２】ここで、上述したトランジスタ２１２のソ
ースおよびドレインに接続された２つの抵抗２２０、２
１８の抵抗値はほぼ等しく設定されており、入力端２２
２に印加される入力電圧の交流成分に着目すると、位相
が一致した信号がトランジスタ２１２のソースから、位
相が反転した（位相が１８０°シフトした）信号がトラ
ンジスタ２１２のドレインからそれぞれ出力されるよう
になっている。

【０１１３】なお、図２５に示した移相回路２１０Ｃ内
の抵抗２２６は、トランジスタ２１２に適切なバイアス
電圧を印加するためのものである。

【０１１４】このような構成を有する移相回路２１０Ｃ
において、所定の交流信号が入力端２２２に入力される
と、すなわちトランジスタ２１２のゲートに所定の交流
電圧（入力電圧）が印加されると、トランジスタ２１２
のソースにはこの入力電圧と同相の交流電圧が現れ、反
対にトランジスタ２１２のドレインにはこの入力電圧と
逆相であってソースに現れる電圧と振幅が等しい交流電
圧が現れる。このソースおよびドレインに現れる交流電
圧の振幅をともにＥi とする。

【０１１５】このトランジスタ２１２のソース・ドレイ
ン間には可変抵抗２１６とキャパシタ２１４とにより構
成される直列回路（ＣＲ回路）が接続されている。した
がって、トランジスタ２１２のソースおよびドレインに
現れる電圧のそれぞれを可変抵抗２１６あるいはキャパ
シタ２１４を介して合成した信号が出力端２２４から出
力される。

【０１１６】図２７は、前段の移相回路２１０Ｃの入出
力電圧とキャパシタ等に現れる電圧との関係を示すベク
トル図である。

【０１１７】トランジスタ２１２のソースとドレインに
はそれぞれ入力電圧と同相および逆相であって電圧振幅
がＥi の交流電圧が現れるため、ソース・ドレイン間の
電位差（交流成分）は２Ｅi となる。また、キャパシタ
２１４の両端に現れる電圧ＶC11 と可変抵抗２１６の両
端に現れる電圧ＶR11 とは互いに９０°位相がずれてお
り、これらをベクトル的に合成したものが、トランジス
タ２１２のソース・ドレイン間の電圧２Ｅi に等しくな
る。

【０１１８】したがって、図２７に示すように、電圧Ｅ
i の２倍を斜辺とし、キャパシタ２１４の両端電圧ＶC1
1 と可変抵抗２１６の両端電圧ＶR11 とが直交する２辺
を構成する直角三角形を形成することになる。このた
め、入力信号の振幅が一定で周波数のみが変化した場合
には、図２７に示す半円の円周に沿ってキャパシタ２１
４の両端電圧ＶC11 と可変抵抗２１６の両端電圧ＶR11
とが変化する。

【０１１９】ところで、キャパシタ２１４と可変抵抗２
１６の接続点とグランドレベルとの電位差を出力電圧Ｅ
o として取り出すものとすると、この出力電圧Ｅo は、
図２７に示した半円においてその中心点を始点とし、電
圧ＶC11 と電圧ＶR11 とが交差する円周上の一点を終点
とするベクトルで表すことができ、その大きさは半円の
半径Ｅi に等しくなる。しかも、入力信号の周波数が変
化しても、このベクトルの終点は円周上を移動するだけ
であるため、周波数に応じて出力振幅が変化しない安定
した出力を得ることができる。

【０１２０】また、図２７から明らかなように、電圧Ｖ
C11 と電圧ＶR11 とは円周上で直角に交わるため、理論
的にはトランジスタ２１２のゲートに印加される入力電
圧と電圧ＶC11 との位相差は、周波数ωが０から∞まで
変化するに従って０°から９０°まで変化する。そし
て、移相回路２１０Ｃ全体の位相シフト量φ1 はその２
倍であり、周波数に応じて０°から１８０°まで変化す
る。

【０１２１】同様に、図２８は図２５に示した後段の移
相回路２３０Ｃの構成を抜き出して示したものである。
同図に示す後段の移相回路２３０Ｃは、ゲートが入力端
２４２に接続されたトランジスタ２３２と、このトラン
ジスタ２３２のソース・ドレイン間に直列に接続された
キャパシタ２３４および可変抵抗２３６と、トランジス
タ２３２のドレインと正電源との間に接続された抵抗２
３８と、トランジスタ２３２のソースとアースとの間に
接続された抵抗２４０とを含んで構成されている。

【０１２２】移相回路２１０Ｃと同様に、図２８に示し
たトランジスタ２３２のソースおよびドレインに接続さ
れた２つの抵抗２４０、２３８の抵抗値はほぼ等しく設
定されており、入力端２４２に印加される入力電圧の交
流成分に着目すると、位相が一致した信号がトランジス
タ２３２のソースから、位相が反転した信号がトランジ
スタ２３２のドレインからそれぞれ出力されるようにな
っている。

【０１２３】なお、図２５に示した移相回路２３０Ｃ内
の抵抗２４６はトランジスタ２３２に適切なバイアス電
圧を印加するためのものであり、移相回路２３０Ｃと２
１０Ｃとの間に設けられたキャパシタ２４８は、移相回
路２１０Ｃの出力から直流成分を取り除く直流電流阻止
用であり、交流成分のみが移相回路２３０Ｃに入力され
る。

【０１２４】このような構成を有する移相回路２３０Ｃ
において、所定の交流信号が入力端２４２に入力される
と、すなわちトランジスタ２３２のゲートに所定の交流
電圧（入力電圧）が印加されると、トランジスタ２３２
のソースにはこの入力電圧と同相の交流電圧が現れ、反
対にトランジスタ２３２のドレインにはこの入力電圧と
逆相であってソースに現れる電圧と振幅が等しい交流電
圧が現れる。このソースおよびドレインに現れる交流電
圧の振幅をともにＥi とする。

【０１２５】このトランジスタ２３２のソース・ドレイ
ン間にはキャパシタ２３４と可変抵抗２３６とにより構
成される直列回路（ＣＲ回路）が接続されている。した
がって、トランジスタ２３２のソースおよびドレインに
現れる電圧のそれぞれをキャパシタ２３４あるいは可変
抵抗２３６を介して合成した信号が出力端２４４から出
力される。

【０１２６】図２９は、後段の移相回路２３０Ｃのキャ
パシタ等に現れる電圧との関係を示すベクトル図であ
る。

【０１２７】トランジスタ２３２のソースとドレインに
はそれぞれ入力電圧と同相および逆相であって電圧振幅
がＥi の交流電圧が現れるため、ソース・ドレイン間の
電位差は２Ｅi となる。また、可変抵抗２３６の両端に
現れる電圧ＶR12 とキャパシタ２３４の両端に現れる電
圧ＶC12 とは互いに９０°位相がずれており、これらを
ベクトル的に加算したものが、トランジスタ２３２のソ
ース・ドレイン間の電位差２Ｅi に等しくなる。

【０１２８】したがって、図２９に示すように、電圧Ｅ
i の２倍を斜辺とし、可変抵抗２３６の両端電圧ＶR12
とキャパシタ２３４の両端電圧ＶC12 とが直交する２辺
を構成する直角三角形を形成することになる。このた
め、入力信号の振幅が一定で周波数のみが変化した場合
には、図２９に示す半円の円周に沿って可変抵抗２３６
の両端電圧ＶR12 とキャパシタ２３４の両端電圧ＶC12
とが変化する。

【０１２９】可変抵抗２３６とキャパシタ２３４の接続
点とグランドレベルとの電位差を出力電圧Ｅo として取
り出すものとすると、この出力電圧Ｅo は、図２９に示
した半円においてその中心点を始点とし、電圧ＶR12 と
電圧ＶC12 とが交差する円周上の一点を終点とするベク
トルで表すことができ、その大きさは半円の半径Ｅiに
等しくなる。しかも、入力信号の周波数が変化しても、
このベクトルの終点は円周上を移動するだけであるた
め、周波数に応じて出力振幅が変化しない安定した出力
を得ることができる。

【０１３０】また、図２９から明らかなように、電圧Ｖ
R12 と電圧ＶC12 とは円周上で直角に交わるため、理論
的にはトランジスタ２３２のゲートに印加される入力電
圧と電圧ＶR12 との位相差は、周波数ωが０から∞まで
変化するに従って９０°から０°まで変化する。そし
て、移相回路３０Ｃ全体の位相シフト量φ2 はその２倍
であり、周波数に応じて１８０°から０°まで変化す
る。

【０１３１】このようにして、２つの移相回路２１０
Ｃ、２３０Ｃのそれぞれにおいて位相が所定量シフトさ
れる。しかも、図２７および図２９に示すように、各移
相回路２１０Ｃ、２３０Ｃのそれぞれにおける入出力電
圧の相対的な位相関係は反対方向であって、所定の周波
数において２つの移相回路２１０Ｃ、２３０Ｃの全体に
より位相シフト量の合計が３６０°となる信号が出力さ
れる。

【０１３２】また、図２５に示した非反転回路２５０
は、ドレインと正電源との間に抵抗２５４が、ソースと
アースとの間に抵抗２５６がそれぞれ接続されたトラン
ジスタ２５２と、ベースがトランジスタ２５２のドレイ
ンに接続されているとともにコレクタが抵抗２６０を介
してソースに接続されたトランジスタ２５８と、トラン
ジスタ２５２に適切なバイアス電圧を印加するための抵
抗２６２とを含んで構成されている。なお、図２５に示
した非反転回路２５０の前段に設けられたキャパシタ２
６４は、後段の移相回路２３０Ｃの出力から直流成分を
取り除く直流電流阻止用であり、交流成分のみが非反転
回路２５０に入力される。

【０１３３】トランジスタ２５２は、ゲートに交流信号
が入力されると、逆相の信号をドレインから出力する。
また、トランジスタ２５８は、ベースにこの逆相の信号
が入力されると、さらに位相を反転した信号、すなわち
トランジスタ２５２のゲートに入力された信号の位相を
基準に考えると同相の信号をコレクタから出力し、この
同相の信号が非反転回路２５０から出力される。

【０１３４】この非反転回路２５０の出力は、出力端子
９２から同調増幅部２Ｅの出力として取り出されるとと
もに、この非反転回路２５０の出力を分圧回路１６０を
通した信号が帰還抵抗７０を介して前段の移相回路２１
０Ｃの入力側に帰還されている。そして、この帰還され
た信号と入力抵抗７４を介して入力される信号とが加算
され、この加算された信号の電圧が前段の移相回路２１
０Ｃの入力端（図２６に示した入力端２２２）に印加さ
れている。

【０１３５】また、上述した非反転回路２５０の増幅度
は、上述した抵抗２５４、２５６、２６０の各抵抗値に
よって決まり、これら各抵抗の抵抗値を調整することに
より、図２５に示した２つの移相回路２１０Ｃ、２３０
Ｃ、分圧回路１６０および帰還抵抗７０を含んで形成さ
れる帰還ループのオープンループゲインが１以下になる
ように設定されている。すなわち、２つの移相回路２１
０Ｃ、２３０Ｃおよび分圧回路１６０を通すことにより
信号振幅の減衰が生じるが、この減衰分を非反転回路２
５０による増幅で補うことにより、同調増幅部全体の帰
還ループのオープンループゲインが１以下になるように
設定している。

【０１３６】また、同調増幅部２Ｅの出力端子９２から
は、分圧回路１６０に入力される前の非反転回路２５０
の出力信号が取り出されているため、同調増幅部２Ｅ自
体に利得を持たせることができ、同調動作と同時に信号
振幅の増幅が可能となる。

【０１３７】なお、各移相回路２１０Ｃ、２３０Ｃ内の
ＣＲ回路の時定数をＴ₁、Ｔ₂として、図２７、図２９
に示したφ1 、φ2 を求めると、上述した（１）式およ
び（２）式をそのまま適用することができる。

【０１３８】また、前段の移相回路２１０Ｃの伝達関数
Ｋ21は、可変抵抗２１６とキャパシタ２１４からなるＣ
Ｒ回路の時定数をＴ₁（可変抵抗２１６の抵抗値をＲ、
キャパシタ２１４の静電容量をＣとするとＴ₁＝ＣＲ）
とすると、Ｋ21＝ａ₃（１−Ｔ₂ｓ）／（１＋Ｔ₂ｓ）・・・(17) となる。ここで、ａ₃は移相回路２１０Ｃの利得であっ
て１未満の値となる。

【０１３９】また、後段の移相回路２３０Ｃの伝達関数
Ｋ31は、キャパシタ２３４と可変抵抗２３６からなるＣ
Ｒ回路の時定数をＴ₂（可変抵抗２３６の抵抗値をＲ、
キャパシタ２３４の静電容量をＣとするとＴ₂＝ＣＲ）
とすると、Ｋ3 ＝−ａ₄（１−Ｔ₂ｓ）／（１＋Ｔ₂ｓ）・・・(18) となる。ここで、ａ₄は移相回路２３０Ｃの利得であっ
て１未満の値となる。

【０１４０】また、分圧回路１６０の利得をａ₅（≦
１）とするとともに、これら移相回路２１０Ｃ、２３０
Ｃおよび分圧回路１６０による信号振幅の減衰分を補う
ために、非反転回路２５０の利得を１／ａ₃ａ₄ａ₅と
すると、移相回路２１０Ｃ、２３０Ｃ、非反転回路２５
０および分圧回路１６０を縦続接続した場合の全体の伝
達関数Ｋ11は、Ｋ11＝−｛１＋（Ｔｓ）²−２Ｔｓ｝／｛１＋（Ｔｓ）²＋２Ｔｓ｝・・・(19) となる。なお、計算を簡単なものとするために、各移相
回路の時定数Ｔ₁、Ｔ₂をともにＴとした。

【０１４１】（１９）式に示したＫ11は、上述した
（６）式に示したＫ1 と全く同じであり、（１９）式を
上述した（３）式に代入することにより、Ａについて示
した（７）式をそのまま適用することができる。したが
って、上述した同調増幅部２Ｅは、図２に示した同調増
幅部２等と同様の同調動作を行うことがわかる。

【０１４２】また、上述した同調増幅部２Ｅは、トラン
ジスタ、キャパシタおよび抵抗を組み合わせて構成され
ており、どの構成素子も半導体基板上に形成することが
できることから、同調回路１の全体を半導体基板上に形
成して集積回路とすることも容易である。

【０１４３】ところで、図２５に示した同調増幅部２Ｅ
は、各移相回路２１０Ｃ、２３０ＣをＣＲ回路を含んで
構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ
回路に置き換えた移相回路を用いて同調増幅部を構成す
ることもできる。

【０１４４】図３０は、ＬＲ回路を含む移相回路の構成
を示す回路図であり、図２５に示した同調増幅部２Ｅの
前段の移相回路２１０Ｃと置き換え可能な構成が示され
ている。同図に示す移相回路２１０Ｌは、図２６に示し
た移相回路２１０Ｃ内のキャパシタ２１４と可変抵抗２
１６からなるＣＲ回路を、可変抵抗２１６とインダクタ
２１７からなるＬＲ回路に置き換えた構成を有してい
る。なお、可変抵抗２１６とトランジスタ２１２のドレ
インとの間に挿入されたキャパシタ２１９は直流電流阻
止用であり、そのインピーダンスは動作周波数において
極めて小さく設定され、すなわち大きな静電容量を有し
ている。

【０１４５】図３１は、移相回路２１０Ｌの入出力電圧
とインダクタ等に現れる電圧との関係を示すベクトル図
である。可変抵抗２１６の両端に現れる電圧ＶR13 とイ
ンダクタ２１７の両端に現れる電圧ＶL11 とは互いに９
０°位相がずれており、これらをベクトル的に合成した
ものがトランジスタ２１２のソース・ドレイン間の電圧
２Ｅi に等しくなる。したがって、図３１に示すよう
に、電圧Ｅi の２倍を斜辺とし、可変抵抗２１６の両端
電圧ＶR13 とインダクタ２１７の両端電圧ＶL11とが直
交する２辺を構成する直角三角形を形成することにな
る。このため、入力信号の振幅が一定で周波数のみが変
化した場合には、図３１に示す半円の円周に沿って可変
抵抗２１６の両端電圧ＶR13 とインダクタ２１７の両端
電圧ＶL11 とが変化する。

【０１４６】可変抵抗２１６とインダクタ２１７の接続
点とグランドレベルとの電位差を出力電圧Ｅo として取
り出すものとすると、この出力電圧Ｅo は、図３１に示
した半円においてその中心点を始点とし、電圧ＶR13 と
電圧ＶL11 とが交差する円周上の一点を終点とするベク
トルで表すことができ、その大きさは半円の半径Ｅiに
等しくなる。しかも、入力信号の周波数が変化しても、
このベクトルの終点は円周上を移動するだけであるた
め、周波数に応じて出力振幅が変化しない安定した出力
を得ることができる。

【０１４７】また、図３１から明らかなように、電圧Ｖ
R13 と電圧ＶL11 とは円周上で直角に交わるため、理論
的にはトランジスタ２１２のゲートに印加される入力電
圧と電圧ＶR13 との位相差は、周波数ωが０から∞まで
変化するに従って０°から９０°まで変化する。そし
て、移相回路２１０Ｌ全体の位相シフト量φ3 はその２
倍であり、周波数に応じて０°から１８０°まで変化す
る。

【０１４８】また、この位相シフト量φ3 は、可変抵抗
２１６とインダクタ２１７により構成されるＬＲ回路の
時定数をＴ₁（可変抵抗２１６の抵抗値をＲ、インダク
タ２１７のインダクタンスをＬとするとＴ₁＝Ｌ／Ｒ）
とすると、上述した移相回路２１０Ｃと同様に（１）式
に示したφ1 と同じとなる。

【０１４９】図３２は、ＬＲ回路を含む移相回路の他の
構成を示す回路図であり、図２５に示した同調増幅部２
Ｅの後段の移相回路２３０Ｃと置き換え可能な構成が示
されている。同図に示す移相回路２３０Ｌは、図２８に
示した移相回路２３０Ｃ内の可変抵抗２３６とキャパシ
タ２３４からなるＣＲ回路を、インダクタ２３７と可変
抵抗２３６からなるＬＲ回路に置き換えた構成を有して
いる。なお、インダクタ２３７とトランジスタ２３２の
ドレインとの間に挿入されたキャパシタ２３９は直流電
流阻止用であり、そのインピーダンスは動作周波数にお
いて極めて小さく設定され、すなわち大きな静電容量を
有している。

【０１５０】図３３は、移相回路２３０Ｌの入出力電圧
とインダクタ等に現れる電圧との関係を示すベクトル図
である。インダクタ２３７の両端に現れる電圧ＶL12 と
可変抵抗２３６の両端に現れる電圧ＶR14 とは互いに９
０°位相がずれており、これらをベクトル的に合成した
ものがトランジスタ２３２のソース・ドレイン間の電圧
２Ｅi に等しくなる。したがって、図３３に示すよう
に、電圧Ｅi の２倍を斜辺とし、インダクタ２３７の両
端電圧ＶL12 と可変抵抗２３６の両端電圧ＶR14とが直
交する２辺を構成する直角三角形を形成することにな
る。このため、入力信号の振幅が一定で周波数のみが変
化した場合には、図３３に示す半円の円周に沿ってイン
ダクタ２３７の両端電圧ＶL12 と可変抵抗２３６の両端
電圧ＶR14 とが変化する。

【０１５１】インダクタ２３７と可変抵抗２３６の接続
点とグランドレベルとの電位差を出力電圧Ｅo として取
り出すものとすると、この出力電圧Ｅo は、図３３に示
した半円においてその中心点を始点とし、電圧ＶL12 と
電圧ＶR14 とが交差する円周上の一点を終点とするベク
トルで表すことができ、その大きさは半円の半径Ｅiに
等しくなる。しかも、入力信号の周波数が変化しても、
このベクトルの終点は円周上を移動するだけであるた
め、周波数に応じて出力振幅が変化しない安定した出力
を得ることができる。

【０１５２】また、図３３から明らかなように、電圧Ｖ
L12 と電圧ＶR14 とは円周上で直角に交わるため、理論
的にはトランジスタ２３２のゲートに印加される入力電
圧と電圧ＶL12 との位相差は、周波数ωが０から∞まで
変化するに従って９０°から０°まで変化する。そし
て、移相回路２３０Ｌ全体の位相シフト量φ4 はその２
倍であり、周波数に応じて１８０°から０°まで変化す
る。

【０１５３】また、この位相シフト量φ4 は、インダク
タ２３７と可変抵抗２３６により構成されるＬＲ回路の
時定数をＴ₂（インダクタ２３７のインダクタンスを
Ｌ、可変抵抗２３６の抵抗値をＲとするとＴ₂＝Ｌ／
Ｒ）とすると、上述した移相回路２３０Ｃと同様に
（２）式に示したφ2 と同じとなる。

【０１５４】このように、図３０に示した移相回路２１
０Ｌおよび図３２に示した移相回路２３０Ｌのそれぞれ
は、図２６あるいは図２８に示した移相回路２１０Ｃ、
２３０Ｃと等価であり、図２５に示した同調増幅部２Ｅ
において、前段の移相回路２１０Ｃを図３０に示した移
相回路２１０Ｌに、後段の移相回路２３０Ｃを図３２に
示した移相回路２３０Ｌにそれぞれ置き換えることが可
能である。

【０１５５】また、上述した２つの移相回路２１０Ｌ、
２３０Ｌのそれぞれは、各移相回路２１０Ｌ、２３０Ｌ
に含まれるＬＲ回路の時定数によって同調周波数が決ま
ることになるが、同調増幅部の全体を半導体基板上に集
積化した場合には、同調周波数の高周波化が容易とな
る。

【０１５６】また、図２５に示した同調増幅部２Ｅにお
いて、移相回路２１０Ｃ、２３０Ｃのいずれか一方を図
３０あるいは図３２に示した移相回路２１０Ｌ、２３０
Ｌに置き換えるようにしてもよい。このような同調増幅
部全体を集積化した場合には、温度変化による同調周波
数の変動を防止する、いわゆる温度補償が可能となる。

【０１５７】（同調増幅部の第４の構成例）上述した同
調増幅部２Ｅは、互いに移相方向が異なる２つの移相回
路を含んで構成したが、基本的に同じ構成を有する２つ
の移相回路を組み合わせて各同調増幅部を構成すること
もできる。

【０１５８】図３４は、同調増幅部の他の構成を示す回
路図である。同図に示す同調増幅部２Ｆは、それぞれが
入力される交流信号の位相を所定量シフトさせることに
より所定の周波数において合計で１８０°の位相シフト
を行う２つの移相回路２１０Ｃと、後段の移相回路２１
０Ｃの出力信号の位相をさらに反転する位相反転回路２
８０と、位相反転回路２８０の後段に設けられた抵抗１
６２および１６４からなる分圧回路１６０と、帰還抵抗
７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０
の抵抗値のｎ倍の抵抗値を有しているものとする）のそ
れぞれを介することにより分圧回路１６０の分圧出力
（帰還信号）と入力端子９０に入力される信号（入力信
号）とを所定の割合で加算する加算回路とを含んで構成
されている。

【０１５９】前段および後段の移相回路２１０Ｃは、そ
の詳細構成および入出力信号の位相関係は図２６および
図２７を用いて説明した通りであり、例えば可変抵抗２
１６とキャパシタ２１４からなるＣＲ回路の時定数をＴ
₁とすると、ω＝１／Ｔ₁の周波数において位相シフト
量φ1 が遅れ位相方向に９０°となり、２つの移相回路
２１０Ｃの全体による位相シフト量の合計が１８０°と
なる。

【０１６０】また、位相反転回路２８０は、ドレインと
正電源との間に抵抗２８４が、ソースとアースとの間に
抵抗２８６がそれぞれ接続されたトランジスタ２８２
と、トランジスタ２８２のゲートに所定のバイアス電圧
を印加する抵抗２８８とを含んで構成されている。トラ
ンジスタ２８２のゲートに交流信号が入力されると、ト
ランジスタ２８２のドレインからは位相を反転した逆相
の信号が出力される。また、この位相反転回路２８０
は、２つの抵抗２８４、２８６の抵抗比によって定まる
所定の増幅度を有する。

【０１６１】このように、所定の周波数において、２つ
の移相回路２１０Ｃによって位相が１８０°シフトさ
れ、さらに後段に接続された位相反転回路２８０によっ
て位相が反転され、これら３つの回路の全体による位相
シフト量の合計が３６０°となる。

【０１６２】また、位相反転回路２８０の出力は出力端
子９２から同調増幅部２Ｆの出力として取り出されると
ともに、位相反転回路２８０の出力を分圧回路１６０を
通した信号が帰還抵抗７０を介して前段の移相回路２１
０Ｃの入力側に帰還されている。そして、この帰還され
る信号と入力抵抗７４を介して入力される信号とが加算
され、この加算された信号の電圧が前段の移相回路２１
０Ｃの入力端に印加されている。

【０１６３】このように、分圧回路１６０の出力を帰還
抵抗７０を介して前段の移相回路１０Ｃの入力側に帰還
させ、この帰還信号に入力抵抗７４を介して入力した信
号を加算するとともに、位相反転回路２８０の利得と分
圧回路１６０の分圧比を調整して帰還ループのオープン
ループゲインを１以下に設定することにより、図２５に
示した同調増幅部２Ｅと同様の同調動作および増幅動作
を行うことができる。

【０１６４】図３５は、同調増幅部の他の構成を示す回
路図である。同図に示す同調増幅部２Ｇは、それぞれが
入力される交流信号の位相を所定量シフトさせることに
より所定の周波数において合計で１８０°の位相シフト
を行う２つの移相回路２３０Ｃと、後段の移相回路２３
０Ｃの出力信号の位相をさらに反転する位相反転回路２
８０と、位相反転回路２８０の後段に設けられた抵抗１
６２および１６４からなる分圧回路１６０と、帰還抵抗
７０および入力抵抗７４のそれぞれを介することにより
分圧回路１６０の分圧出力（帰還信号）と入力端子９０
に入力される信号（入力信号）とを所定の割合で加算す
る加算回路とを含んで構成されている。

【０１６５】前段および後段の移相回路２３０Ｃは、そ
の詳細構成および入出力信号の位相関係は図２８および
図２９を用いて説明した通りであり、例えば可変抵抗２
３６とキャパシタ２３４からなるＣＲ回路の時定数をＴ
₂とすると、ω＝１／Ｔ₂の周波数における位相シフト
量φ2 が２７０°（位相を反転してさらに位相遅れ方向
に９０°）となり、２つの移相回路３０Ｃの全体による
位相シフト量の合計が１８０°となる。

【０１６６】このように、２つの移相回路２３０Ｃを用
いた場合であっても、所定の周波数において２つの移相
回路２３０Ｃによって位相が１８０°シフトされ、さら
にその後段に接続された位相反転回路２８０によって位
相が反転され、これら３つの回路の全体による位相シフ
ト量の合計が３６０°となる。

【０１６７】したがって、上述した同調増幅部２Ｇは、
分圧回路１６０の出力を帰還抵抗７０を介して前段の移
相回路２３０Ｃの入力側に帰還させ、この帰還信号に入
力抵抗７４を介して入力した信号を加算するとともに、
位相反転回路２８０の利得と分圧回路１６０の分圧比を
調整して帰還ループのオープンループゲインを１以下に
設定することにより、図３４に示した同調増幅部２Ｆと
同様の同調動作および増幅動作を行うことができる。

【０１６８】なお、図３４、図３５に示した同調増幅部
２Ｆ、２Ｇは、いずれも２つの移相回路をＣＲ回路を含
んで構成したが、少なくとも一方をＬＲ回路を含んで構
成するようにしてもよい。

【０１６９】具体的には、図３４に示した同調増幅部２
Ｆにおいて、前段あるいは後段の移相回路２１０Ｃを図
３０に示した移相回路２１０Ｌに置き換える。または、
２つの移相回路２１０Ｃの両方を上述した移相回路２１
０Ｌに置き換える。

【０１７０】また、図３５に示した同調増幅部２Ｇにお
いて、前段あるいは後段の移相回路２３０Ｃを図３２に
示した移相回路２３０Ｌに置き換える。または、２つの
移相回路２３０Ｃの両方を上述した移相回路２３０Ｌに
置き換える。

【０１７１】特に、両方の移相回路をＬＲ回路を有する
移相回路に置き換えた場合には、各同調増幅部全体を集
積化することにより同調周波数の高周波化が容易とな
り、一方の移相回路をＬＲ回路を有する移相回路に置き
換えた場合には、温度変化による同調周波数の変動を防
止する、いわゆる温度補償が可能となる。

【０１７２】（同調増幅部の第５の構成例）図３６は、
同調増幅部の第５の構成例を示す回路図である。同図に
示す同調増幅部２Ｈは、入力される交流信号の位相を変
えずに出力する非反転回路３５０と、それぞれが入力信
号の位相を所定量シフトさせることにより所定の周波数
において合計で３６０°の位相シフトを行う２つの移相
回路３１０Ｃ、３３０Ｃと、後段の移相回路３３０Ｃの
さらに後段に設けられた抵抗１６２および１６４からな
る分圧回路１６０と、帰還抵抗７０および入力抵抗７４
（入力抵抗７４は帰還抵抗７０のｎ倍の抵抗値を有して
いるものとする）のそれぞれを介することにより分圧回
路１６０の分圧出力（帰還信号）と入力端子９０に入力
される信号（入力信号）とを所定の割合で加算する加算
回路とを含んで構成されている。

【０１７３】なお、非反転回路３５０はバッファ回路と
して機能するものであり、前段の移相回路３１０Ｃと上
述した加算回路とを直接接続した場合に生じる信号の損
失等を防止するために設けられている。例えば、エミッ
タホロワ回路やソースホロワ回路等により構成されてい
る。直接接続した場合の損失等を最小限に抑えるように
帰還抵抗７０等の各素子の素子定数を選定した場合に
は、この非反転回路３５０を省略して同調回路を構成し
てもよい。

【０１７４】図３７は、図３６に示した前段の移相回路
３１０Ｃの構成を抜き出して示したものである。同図に
示す前段の移相回路３１０Ｃは、２入力の差分電圧を所
定の増幅度で増幅して出力する差動増幅器３１２と、入
力端３２２に入力された信号の位相を所定量シフトさせ
て差動増幅器３１２の非反転入力端子に入力する可変抵
抗３１６およびキャパシタ３１４（これらの可変抵抗３
１６、キャパシタ３１４により第１の直列回路が構成さ
れる）と、入力端３２２に入力された信号の位相を変え
ずにその電圧レベルを約１／２に分圧して差動増幅器３
１２の反転入力端子に入力する抵抗３１８および３２０
（これら２つの抵抗３１８、３２０により第２の直列回
路が構成される）とを含んで構成されている。

【０１７５】このような構成を有する移相回路３１０Ｃ
において、所定の交流信号が入力端３２２に入力される
と、差動増幅器３１２の反転入力端子には、入力端３２
２に印加される電圧Ｅi を抵抗３１８と抵抗３２０とに
よって約１／２に分圧した電圧が印加される。

【０１７６】一方、入力信号が入力端３２２に入力され
ると、差動増幅器３１２の非反転入力端子には、可変抵
抗３１６とキャパシタ３１４の接続点に現れる信号が入
力される。可変抵抗３１６とキャパシタ３１４により構
成されるＣＲ回路の一方端には入力信号が入力されてい
るため、入力信号の位相をこのＣＲ回路によって所定量
シフトした信号の電圧が差動増幅器３１２の非反転入力
端子に印加される。差動増幅器３１２は、このようにし
て２つの入力端子に印加される電圧の差分を所定の増幅
度で増幅した信号を出力する。

【０１７７】図３８は、移相回路３１０Ｃの入出力電圧
とキャパシタ等に現れる電圧との関係を示すベクトル図
である。

【０１７８】同図に示すように、キャパシタ３１４の両
端に現れる電圧ＶC21 と可変抵抗３１６の両端に現れる
電圧ＶR21 は、互いに位相が９０°ずれており、これら
をベクトル的に加算したものが入力電圧Ｅi となる。し
たがって、入力信号の振幅が一定で周波数のみが変化し
た場合には、図３８に示す半円の円周に沿ってキャパシ
タ３１４の両端電圧ＶC21 と可変抵抗３１６の両端電圧
ＶR21 とが変化する。

【０１７９】また、差動増幅器３１２の非反転入力端子
に印加される電圧（キャパシタ３１４の両端電圧ＶC21
）から反転入力端子に印加される電圧（抵抗３２０の
両端電圧Ｅi ／２）をベクトル的に減算したものが差分
電圧Ｅo ′となる。この差分電圧Ｅo ′は、図３８に示
した半円において、その中心点を始点とし、電圧ＶC21
と電圧ＶR21 とが交差する円周上の一点を終点とするベ
クトルで表すことができ、その大きさは半円の半径Ｅi
／２に等しくなる。

【０１８０】差動増幅器３１２の出力電圧Ｅo はこの差
分電圧Ｅo ′を所定の増幅度で増幅したものとなる。し
たがって、上述した移相回路３１０Ｃにおいて、出力電
圧Ｅo は入力信号の周波数によらず一定であって、全域
通過回路として動作する。

【０１８１】また、図３８から明らかなように、電圧Ｖ
C21 と電圧ＶR21 とは円周上で直角に交わるため、入力
電圧Ｅi と電圧ＶC21 の位相差は、周波数ωが０から∞
まで変化するに従って０°から９０°まで変化する。そ
して、移相回路３１０Ｃ全体の位相シフト量φ1 はその
２倍であり、周波数に応じて０°から１８０°まで変化
する。

【０１８２】同様に、図３９は図３６に示した後段の移
相回路３３０Ｃの構成を抜き出して示したものである。
同図に示す後段の移相回路３３０Ｃは、２入力の差分電
圧を所定の増幅度で増幅して出力する差動増幅器３３２
と、入力端３４２に入力された信号の位相を所定量シフ
トさせて差動増幅器３３２の非反転入力端子に入力する
キャパシタ３３４および可変抵抗３３６（これらのキャ
パシタ３３４、可変抵抗３３６により第１の直列回路が
構成される）と、入力端３４２に入力された信号の位相
を変えずにその電圧レベルを約１／２に分圧して差動増
幅器３３２の反転入力端子に入力する抵抗３３８および
３４０（これら２つの抵抗３３８、３４０により第２の
直列回路が構成される）とを含んで構成されている。

【０１８３】このような構成を有する移相回路３３０Ｃ
において、所定の交流信号が入力端３４２に入力される
と、差動増幅器３３２の反転入力端子には、入力端３４
２に印加される電圧Ｅi を抵抗３３８と抵抗３４０とに
よって約１／２に分圧した電圧が印加される。

【０１８４】一方、入力信号が入力端３４２に入力され
ると、差動増幅器３３２の非反転入力端子には、キャパ
シタ３３４と可変抵抗３３６の接続点に現れる信号が入
力される。キャパシタ３３４と可変抵抗３３６により構
成されるＣＲ回路の一方端には入力信号が入力されてい
るため、入力信号の位相をこのＣＲ回路によって所定量
シフトした信号の電圧が差動増幅器３３２の非反転入力
端子に印加される。差動増幅器３３２は、このようにし
て２つの入力端子に印加される電圧の差分を所定の増幅
度で増幅した信号を出力する。

【０１８５】図４０は、移相回路３３０Ｃの入出力電圧
とキャパシタ等に現れる電圧との関係を示すベクトル図
である。

【０１８６】同図に示すように、可変抵抗３３６の両端
に現れる電圧ＶR22 とキャパシタ３３４の両端に現れる
電圧ＶC22 は、互いに位相が９０°ずれており、これら
をベクトル的に加算したものが入力電圧Ｅi となる。し
たがって、入力信号の振幅が一定で周波数のみが変化し
た場合には、図４０に示す半円の円周に沿って可変抵抗
３３６の両端電圧ＶR22 とキャパシタ３３４の両端電圧
ＶC22 とが変化する。

【０１８７】また、差動増幅器３３２の非反転入力端子
に印加される電圧（可変抵抗３３６の両端電圧ＶR22 ）
から反転入力端子に印加される電圧（抵抗３４０の両端
電圧Ｅi ／２）をベクトル的に減算したものが差分電圧
Ｅo ′となる。この差分電圧Ｅo ′は、図４０に示した
半円において、その中心点を始点とし、電圧ＶR22 と電
圧ＶC22 とが交差する円周上の一点を終点とするベクト
ルで表すことができ、その大きさは半円の半径Ｅi ／２
に等しくなる。

【０１８８】差動増幅器３３２の出力電圧Ｅo はこの差
分電圧Ｅo ′を所定の増幅度で増幅したものとなる。し
たがって、上述した移相回路３３０Ｃにおいて、出力電
圧Ｅo は入力信号の周波数によらず一定であって、全域
通過回路として動作する。

【０１８９】また、図４０から明らかなように、電圧Ｖ
R22 と電圧ＶC22 とは円周上で直角に交わるため、入力
電圧Ｅi と電圧ＶR22 の位相差は、周波数ωが０から∞
まで変化するに従って９０°から０°まで変化する。そ
して、移相回路３３０Ｃ全体の位相シフト量φ2 はその
２倍であり、周波数に応じて１８０°から０°まで変化
する。

【０１９０】このようにして、２つの移相回路３１０
Ｃ、３３０Ｃのそれぞれにおいて位相が所定量シフトさ
れる。しかも、図３８および図４０に示すように、各移
相回路３１０Ｃ、３３０Ｃのそれぞれにおける入出力電
圧の相対的な位相関係は反対方向であって、所定の周波
数において２つの移相回路３１０Ｃ、３３０Ｃの全体に
より位相シフト量の合計が３６０°となる信号が出力さ
れる。

【０１９１】また、後段の移相回路３３０Ｃの出力は、
出力端子９２から同調増幅部２Ｈの出力として取り出さ
れるとともに、この移相回路３３０Ｃの出力を分圧回路
１６０を通した信号が帰還抵抗７０を介して非反転回路
３５０の入力側に帰還されている。そして、この帰還さ
れた信号と入力抵抗７４を介して入力される信号とが加
算され、この加算された信号が非反転回路３５０を介し
て前段の移相回路３１０Ｃに入力されている。

【０１９２】また、上述した２つの移相回路３１０Ｃ、
３３０Ｃの各利得を調整することにより、図３６に示し
た２つの移相回路３１０Ｃ、３３０Ｃ、分圧回路１６０
および帰還抵抗７０を含んで形成される帰還ループのオ
ープンループゲインが１以下になるように設定されてい
る。すなわち、分圧回路１６０や帰還抵抗７０を通すこ
とにより信号振幅の減衰が生じるが、この減衰分を移相
回路３１０Ｃ、３３０Ｃによる増幅で補うことにより、
同調増幅部全体の帰還ループのオープンループゲインが
１以下になるように設定されている。なお、移相回路３
１０Ｃ、３３０Ｃの各利得を調整する代わりに、非反転
回路３５０に１以上の利得を持たせ、この値を調整して
もよい。

【０１９３】また、同調増幅部２Ｈの出力端子９２から
は、分圧回路１６０に入力される前の移相回路３３０Ｃ
の出力信号が取り出されているため、同調増幅部２Ｈ自
体に利得を持たせることができ、後述する同調動作と同
時に信号振幅の増幅が可能となる。

【０１９４】なお、各移相回路３１０Ｃ、３３０Ｃ内の
ＣＲ回路の時定数をＴ₁、Ｔ₂として、図３８、図４０
に示したφ1 、φ2 を求めると、上述した（１）式およ
び（２）式をそのまま適用することができる。

【０１９５】また、前段の移相回路３１０Ｃの伝達関数
Ｋ22は、可変抵抗３１６とキャパシタ３１４からなるＣ
Ｒ回路の時定数をＴ₁（可変抵抗３１６の抵抗値をＲ、
キャパシタ３１４の静電容量をＣとするとＴ₁＝ＣＲ）
とすると、Ｋ22＝ａ₆（１−Ｔ₁ｓ）／（１＋Ｔ₁ｓ）・・・(20) となる。ここで、ａ₆は移相回路３１０Ｃの利得であっ
て１以上の値となる。

【０１９６】また、後段の移相回路３３０Ｃの伝達関数
Ｋ32は、キャパシタ３３４と可変抵抗３３６からなるＣ
Ｒ回路の時定数をＴ₂（可変抵抗３３６の抵抗値をＲ、
キャパシタ３３４の静電容量をＣとするとＴ₂＝ＣＲ）
とすると、Ｋ32＝−ａ₇（１−Ｔ₂ｓ）／（１＋Ｔ₂ｓ）・・・(21) となる。ここで、ａ₇は移相回路３０Ｃの利得であって
１以上の値となる。

【０１９７】また、分圧回路１６０の利得をａ₈（≦
１）、非反転回路３５０の利得をａ₉とするとともに、
これら分圧回路１６０および非反転回路３５０による信
号の減衰等を補うために２つの移相回路３１０Ｃ、３３
０Ｃの利得ａ₆、ａ₇を設定すると、非反転回路３５
０、移相回路３１０Ｃ、３３０Ｃおよび分圧回路１６０
を縦続接続した場合の全体の伝達関数Ｋ12は、Ｋ12＝−｛１＋（Ｔｓ）²−２Ｔｓ｝／｛１＋（Ｔｓ）²＋２Ｔｓ｝・・・(22) となる。なお、計算を簡単なものとするために、各移相
回路の時定数Ｔ₁、Ｔ₂をともにＴとした。

【０１９８】（２２）式に示したＫ12は、上述した
（６）式に示したＫ1 や（１９）式に示したＫ11と全く
同じであり、（２２）式を上述した（３）式に代入する
ことにより、Ａについて示した（７）式をそのまま適用
することができる。したがって、上述した同調増幅部２
Ｈは、図２に示した同調増幅部２等と同様の同調動作を
行うことがわかる。

【０１９９】また、上述した同調増幅部２Ｈは、差動増
幅器、キャパシタおよび抵抗を組み合わせて構成されて
おり、どの構成素子も半導体基板上に形成することがで
きることから、同調回路１の全体を半導体基板上に形成
して集積回路とすることも容易である。

【０２００】ところで、図３６に示した同調増幅部２Ｈ
は、各移相回路３１０Ｃ、３３０ＣをＣＲ回路を含んで
構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ
回路に置き換えた移相回路を用いて同調増幅部を構成す
ることもできる。

【０２０１】図４１は、ＬＲ回路を含む移相回路の構成
を示す回路図であり、図３６に示した同調増幅部２Ｈの
前段の移相回路３１０Ｃと置き換え可能な構成が示され
ている。同図に示す移相回路３１０Ｌは、図３７に示し
た移相回路３１０Ｃ内のキャパシタ３１４と可変抵抗３
１６からなるＣＲ回路を、可変抵抗３１６とインダクタ
３１７からなるＬＲ回路に置き換えた構成を有してい
る。おな、インダクタ３１７に直列に接続されたキャパ
シタ３１９は直流電流阻止用であり、そのインピーダン
スは動作周波数において極めて小さく設定され、すなわ
ち大きな静電容量を有している。

【０２０２】図４２は、移相回路３１０Ｌの入出力電圧
とインダクタ等に現れる電圧との関係を示すベクトル図
である。図３７に示した移相回路３１０Ｃと同様に、差
動増幅器３１２の非反転入力端子に印加される電圧（可
変抵抗３１６の両端電圧ＶR23 ）から反転入力端子に印
加される電圧（抵抗３２０の両端電圧Ｅi ／２）をベク
トル的に減算したものが差分電圧Ｅo ′となる。この差
分電圧Ｅo ′は、図４２に示した半円において、その中
心点を始点とし、電圧ＶR23 とインダクタ３１７の両端
電圧ＶL21 とが交差する円周上の一点を終点とするベク
トルで表すことができ、その大きさは半円の半径Ｅi ／
２に等しくなる。差動増幅器３１２の出力電圧Ｅo はこ
の差分電圧Ｅo ′を所定の増幅度で増幅したものであ
り、移相回路３１０Ｌは、出力電圧Ｅo が入力信号の周
波数によらず一定であって全域通過回路として動作す
る。

【０２０３】また、図４２に示した移相回路３１０Ｌの
位相シフト量φ3 は、インダクタ３１７と可変抵抗３１
６により構成されるＬＲ回路の時定数をＴ₁（インダク
タ３１７のインダクタンスをＬ、可変抵抗３１６の抵抗
値をＲとするとＴ₁＝Ｌ／Ｒ）とすると、上述した移相
回路３１０Ｃと同様に（１）式に示したφ1 と同じとな
る。

【０２０４】図４３は、ＬＲ回路を含む移相回路の他の
構成を示す回路図であり、図３６に示した同調増幅部２
Ｈの後段の移相回路３３０Ｃと置き換え可能な構成が示
されている。同図に示す移相回路３３０Ｌは、図３９に
示した移相回路３３０Ｃ内の可変抵抗３３６とキャパシ
タ３３４からなるＣＲ回路を、インダクタ３３７と可変
抵抗３３６からなるＬＲ回路に置き換えた構成を有して
いる。なお、インダクタ３３７と直列に接続されている
キャパシタ３３９は直流電流阻止用であり、そのインピ
ーダンスは動作周波数において極めて小さく設定され、
すなわち大きな静電容量を有している。

【０２０５】図４４は、移相回路３３０Ｌの入出力電圧
とインダクタ等に現れる電圧との関係を示すベクトル図
である。図３９に示した移相回路３３０Ｃと同様に、差
動増幅器３３２の非反転入力端子に印加される電圧（イ
ンダクタ３３７の両端電圧ＶL22 ）から反転入力端子に
印加される電圧（抵抗３４０の両端電圧Ｅi ／２）をベ
クトル的に減算したものが差分電圧Ｅo ′となる。この
差分電圧Ｅo ′は、図４４に示した半円において、その
中心点を始点とし、電圧ＶL22 と可変抵抗３３６の両端
電圧ＶR24 とが交差する円周上の一点を終点とするベク
トルで表すことができ、その大きさは半円の半径Ｅi ／
２に等しくなる。差動増幅器３３２の出力電圧Ｅo はこ
の差分電圧Ｅo ′を所定の増幅度で増幅したものであ
り、移相回路３３０Ｌは、出力電圧Ｅo が入力信号の周
波数によらず一定であって全域通過回路として動作す
る。

【０２０６】また、図４４に示した移相回路３３０Ｌの
位相シフト量φ4 は、可変抵抗３３６とインダクタ３３
７により構成されるＬＲ回路の時定数をＴ₂（可変抵抗
３３６の抵抗値をＲ、インダクタ３３７のインダクタン
スをＬとするとＴ₂＝Ｌ／Ｒ）とすると、上述した移相
回路３３０Ｃと同様に（２）式に示したφ2 と同じとな
る。

【０２０７】このように、図４１に示した移相回路３１
０Ｌおよび図４３に示した移相回路３３０Ｌのそれぞれ
は、図３７あるいは図３９に示した移相回路３１０Ｃ、
３３０Ｃと等価であり、図３６に示した同調増幅部２Ｈ
において、前段の移相回路３１０Ｃを図４１に示した移
相回路３１０Ｌに、後段の移相回路３３０Ｃを図４３に
示した移相回路３３０Ｌにそれぞれ置き換えることが可
能である。

【０２０８】また、上述した２つの移相回路３１０Ｌ、
３３０Ｌのそれぞれは、各移相回路３１０Ｌ、３３０Ｌ
に含まれるＬＲ回路の時定数によって同調周波数が決ま
ることになるが、同調増幅部の全体を半導体基板上に集
積化した場合には、同調周波数の高周波化が容易とな
る。

【０２０９】また、図３６に示した同調増幅部２Ｈにお
いて、移相回路３１０Ｃ、３３０Ｃのいずれか一方を図
４１あるいは図４３に示した移相回路３１０Ｌ、３３０
Ｌに置き換えるようにしてもよい。このような同調増幅
部全体を集積化した場合には、温度変化による同調周波
数の変動を防止する、いわゆる温度補償が可能となる。

【０２１０】（同調増幅部の第６の構成例）上述した同
調増幅部２Ｈは、互いに移相方向が異なる２つの移相回
路を含んで構成したが、基本的に同じ構成を有する２つ
の移相回路を組み合わせて各同調増幅部を構成すること
もできる。

【０２１１】図４５は、同調増幅部の他の構成を示す回
路図である。同図に示す同調増幅部２Ｊは、入力される
交流信号の位相を反転して出力する位相反転回路３８０
と、それぞれが入力される交流信号の位相を所定量シフ
トさせることにより所定の周波数において合計で１８０
°の位相シフトを行う２つの移相回路３１０Ｃと、後段
の移相回路３１０Ｃのさらに後段に設けられた抵抗１６
２および１６４からなる分圧回路１６０と、帰還抵抗７
０および入力抵抗７４のそれぞれを介することにより分
圧回路１６０の分圧出力（帰還信号）と入力端子９０に
入力される信号（入力信号）とを所定の割合で加算する
加算回路とを含んで構成されている。

【０２１２】前段および後段の移相回路３１０Ｃは、そ
の詳細構成および入出力信号の位相関係は図３７および
図３８を用いて説明した通りであり、例えば可変抵抗３
１６とキャパシタ３１４からなるＣＲ回路の時定数をＴ
₁とすると、ω＝１／Ｔ₁の周波数において位相シフト
量φ1 が遅れ位相方向に９０°となり、２つの移相回路
３１０Ｃの全体による位相シフト量の合計が１８０°と
なる。

【０２１３】また、２つの移相回路３１０Ｃの前段に接
続された位相反転回路３８０は、入力される交流信号の
位相を反転するものであり、例えば、エミッタ接地回路
やソース接地回路あるいはオペアンプと抵抗を組み合わ
せた回路によって実現される。

【０２１４】このように、所定の周波数において、２つ
の移相回路３１０Ｃによって位相が１８０°シフトさ
れ、さらにその前段に接続された位相反転回路３８０に
よって位相が反転され、これら３つの回路の全体による
位相シフト量の合計が３６０°となる。

【０２１５】また、後段の移相回路３１０Ｃの出力は出
力端子９２から同調増幅部２Ｊの出力として取り出され
るとともに、後段の移相回路３１０Ｃの出力を分圧回路
１６０を通した信号が帰還抵抗７０を介して位相反転回
路３８０の入力側に帰還されている。そして、この帰還
される信号と入力抵抗７４を介して入力される信号とが
加算され、この加算された信号が位相反転回路８０に入
力されている。

【０２１６】このように、分圧回路１６０の出力を帰還
抵抗７０を介して位相反転回路３８０の入力側に帰還さ
せ、この帰還信号に入力抵抗７４を介して入力した信号
を加算するとともに、２つの移相回路３１０Ｃの利得を
調整して分圧回路１６０や帰還抵抗７０と入力抵抗７４
の接続部において生じる損失等を補って帰還ループのオ
ープンループゲインを１以下に設定することにより、図
３６に示した同調増幅部２Ｈと同様の同調動作および増
幅動作を行うことができる。なお、移相回路３１０Ｃの
各利得を調整する代わりに、位相反転回路３８０の利得
を調整してもよい。

【０２１７】図４６は、同調増幅部の他の構成を示す回
路図である。同図に示す同調増幅部２Ｋは、入力される
交流信号の位相を反転して出力する位相反転回路３８０
と、それぞれが入力される交流信号の位相を所定量シフ
トさせることにより所定の周波数において合計で１８０
°の位相シフトを行う２つの移相回路３３０Ｃと、後段
の移相回路３３０Ｃのさらに後段に設けられた抵抗１６
２および１６４からなる分圧回路１６０と、帰還抵抗７
０および入力抵抗７４のそれぞれを介することにより分
圧回路１６０の分圧出力（帰還信号）と入力端子９０に
入力される信号（入力信号）とを所定の割合で加算する
加算回路とを含んで構成されている。

【０２１８】前段および後段の移相回路３３０Ｃは、そ
の詳細構成および入出力信号の位相関係は図３９および
図４０を用いて説明した通りであり、例えばキャパシタ
３３４と可変抵抗３３６からなるＣＲ回路の時定数をＴ
₂とすると、ω＝１／Ｔ₂の周波数において位相シフト
量φ2 が進み位相方向に９０°となり、２つの移相回路
３３０Ｃの全体による位相シフト量の合計が１８０°と
なる。

【０２１９】このように、上述した２つの移相回路３３
０Ｃを用いた場合であっても、所定の周波数において２
つの移相回路３３０Ｃによって位相が１８０°シフトさ
れ、さらにその前段に接続された位相反転回路３８０に
よって位相が反転され、これら３つの回路の全体による
位相シフト量の合計が３６０°となる。

【０２２０】したがって、上述した同調増幅部２Ｋは、
分圧回路１６０の出力を帰還抵抗７０を介して位相反転
回路３８０の入力側に帰還させ、この帰還信号に入力抵
抗７４を介して入力した信号を加算するとともに、２つ
の移相回路３３０Ｃの利得を調整して分圧回路１６０や
帰還抵抗７０と入力抵抗７４の接続部において生じる損
失等を補って帰還ループのオープンループゲインを１以
下に設定することにより、図４５に示した同調増幅部２
Ｊ等と同様の同調動作および増幅動作を行うことができ
る。

【０２２１】なお、図４５、図４６に示した同調増幅部
２Ｊ、２Ｋは、いずれも２つの移相回路をＣＲ回路を含
んで構成したが、少なくとも一方をＬＲ回路を含んで構
成するようにしてもよい。

【０２２２】具体的には、図４５に示した同調増幅部２
Ｊにおいて、前段あるいは後段の移相回路３１０Ｃを図
４１に示した移相回路３１０Ｌに置き換える。または、
２つの移相回路３１０Ｃの両方を上述した移相回路３１
０Ｌに置き換える。

【０２２３】また、図４６に示した同調増幅部２Ｋにお
いて、前段あるいは後段の移相回路３３０Ｃを図４３に
示した移相回路３３０Ｌに置き換える。または、２つの
移相回路３３０Ｃの両方を上述した移相回路３３０Ｌに
置き換える。

【０２２４】特に、両方の移相回路をＬＲ回路を有する
移相回路に置き換えた場合には、各同調増幅部全体を集
積化することにより同調周波数の高周波化が容易とな
り、一方の移相回路をＬＲ回路を有する移相回路に置き
換えた場合には、温度変化による同調周波数の変動を防
止する、いわゆる温度補償が可能となる。

【０２２５】ところで、上述した第３の構成例から第６
の構成例で示した各種の同調増幅部は、２つの移相回路
と非反転回路あるいは２つの移相回路と位相反転回路を
含んで構成されており、接続された３つの回路の全体に
よって所定の周波数において合計の位相シフト量を３６
０°にすることにより所定の同調動作を行うようになっ
ている。したがって、位相シフト量だけに着目すると、
２つの移相回路のどちらを前段に用いるか、あるいは上
述した３つの回路をどのような順番で接続するかはある
程度の自由度があり、必要に応じて接続順番を決めるこ
とができる。

【０２２６】図４７は、２つの移相回路と非反転回路を
組み合わせて各同調増幅部を構成した場合において、そ
の接続状態を示す図である。なお、これらの図におい
て、帰還インピーダンス素子７０ａおよび入力インピー
ダンス素子７４ａは、各同調増幅部の出力信号と入力信
号とを所定の割合で加算するためのものであり、最も一
般的には図２５等に示すように、帰還インピーダンス素
子７０ａとして帰還抵抗７０を、入力インピーダンス素
子７４ａとして入力抵抗７４を使用する。

【０２２７】但し、帰還インピーダンス素子７０ａおよ
び入力インピーダンス素子７４ａは、それぞれの素子に
入力された信号の位相関係を変えることなく加算できれ
ばよいことから、帰還インピーダンス素子７０ａおよび
入力インピーダンス素子７４ａをともにキャパシタによ
り形成したり、抵抗やキャパシタ等を組み合わせてイン
ピーダンスの実数分と虚数分の比を同時に調整しうるよ
うにしてもよい。

【０２２８】また、図４７および後述する図４８に示し
た同調増幅部の構成には分圧回路１６０を除いた構成を
示したが、最終段の回路のさらに後段にこの分圧回路１
６０を接続する場合には、分圧後の信号を帰還信号とし
て用いるとともに分圧前の信号を出力として取り出せば
よい。

【０２２９】図４７（Ａ）には２つの移相回路の後段に
非反転回路２５０（あるいは３５０）を配置した構成が
示されている。このように、後段に非反転回路２５０を
配置した場合には、この非反転回路２５０に出力バッフ
ァの機能を持たせることにより、大きな出力電流を取り
出すこともできる。

【０２３０】図４７（Ｂ）には２つの移相回路の間に非
反転回路２５０を配置した構成が示されている。このよ
うに、中間に非反転回路２５０を配置した場合には、前
段の移相回路と後段の移相回路の相互干渉を完全に防止
することができる。

【０２３１】図４７（Ｃ）には２つの移相回路のさらに
前段に非反転回路２５０を配置した構成が示されいる。
このように、初段に非反転回路２５０を配置した場合に
は、帰還インピーダンス素子７０ａや入力インピーダン
ス素子７４ａと非反転回路２５０の接続部において生じ
る損失等を防止することができる。

【０２３２】同様に、図４８は、２つの移相回路と位相
反転回路を組み合わせて各同調増幅部を構成した場合に
おいて、その接続状態を示す図である。

【０２３３】図４８（Ａ）には２つの移相回路の後段に
位相反転回路２８０（あるいは３８０）を配置した構成
が示されている。このように、後段に位相反転回路２８
０を配置した場合には、この位相反転回路２８０に出力
バッファの機能を持たせることにより、大きな出力電流
を取り出すこともできる。

【０２３４】図４８（Ｂ）には２つの移相回路の間に位
相反転回路２８０を配置した構成が示されており、この
場合には２つの移相回路間の相互干渉を完全に防止する
ことができる。図４８（Ｃ）には２つの移相回路のさら
に前段に位相反転回路２８０を配置した構成が示されて
いる。この場合には帰還インピーダンス素子７０ａや入
力インピーダンス素子７４ａと位相反転回路２８０の接
続部において生じる損失等を防止することができる。

【０２３５】なお、上述した第３〜第６の構成例で示し
た各種の同調増幅部２Ｅ等は、後段の移相回路と出力端
子９２との間に分圧回路１６０を挿入し、この分圧回路
１６０によって分圧された信号を帰還信号としたが、こ
の分圧回路１６０を省略してもよい。この場合には、後
段の移相回路２３０Ｃ等の出力がそのまま帰還信号とし
て用いられるが、分圧回路１６０を省略するということ
は分圧回路１６０の分圧比を１に設定することであり、
このように考えると分圧回路１６０を省略した同調増幅
部も図２５等に示した各種の同調増幅部に含まれると考
えることができる。

【０２３６】（その他の変形例）本発明は上述した各種
の実施形態に限定されるものではなく、この発明の要旨
の範囲内で種々の変形実施が可能である。

【０２３７】例えば、上述した同調回路を構成する各種
の同調増幅部に含まれる可変抵抗１６、３６等は、半導
体基板上に集積化するには接合型あるいはＭＯＳ型のＦ
ＥＴのチャネルを抵抗体として用いて実現することがで
きる。このようにＦＥＴによって可変抵抗を形成した場
合には、ゲート電圧を可変することによりソース・ドレ
イン間の抵抗を変化させることができる。

【０２３８】また、上述した可変抵抗１６、３６等をｐ
チャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続し
て構成してもよい。このように、２つのＦＥＴを組み合
わせて可変抵抗を構成することにより、ＦＥＴの非線形
領域の改善を行うことができるため、同調出力の歪みを
少なくすることができる。

【０２３９】また、上述した各種の同調増幅部において
は、２つの移相回路に可変抵抗を含ませておいたが、ど
ちらか一方の移相回路に可変抵抗を含ませておいて同調
周波数を変化させるようにしてもよい。２つの移相回路
に可変抵抗を含ませておいた場合には、これらの抵抗値
を同時に可変することにより同調周波数の可変範囲を大
きく設定できる利点がある。一方の移相回路のみに可変
抵抗を含ませておいた場合には、同調周波数の可変制御
が容易に行えるという利点がある。

【０２４０】また、上述した可変抵抗をＰＩＮダイオー
ドによって構成し、このＰＩＮダイオードに流す電流値
を変化させて、両端に現れる抵抗を変化させるようにし
てもよい。

【０２４１】また、ＣＲ回路を有する移相回路において
は、各移相回路内のＣＲ回路を構成する抵抗の抵抗値を
変化させるのではなく、キャパシタの静電容量を変える
ことによりＣＲ回路の時定数を変化させ、これにより移
相回路の位相シフト量、すなわち各同調増幅部の同調周
波数を変化させるようにしてもよい。

【０２４２】具体的には、ＣＲ回路を構成するキャパシ
タ（例えば図３に示したキャパシタ１４）を可変容量ダ
イオードと直流電流阻止用のキャパシタに置き換える。
可変容量ダイオードは、印加する逆バイアス電圧を変え
ることによりアノード・カソード間の静電容量が変化す
るものである。このような可変容量ダイオードと抵抗と
を直列接続してＣＲ回路を構成することにより、印加す
る逆バイアス電圧を変えてこのＣＲ回路の時定数を変え
ることができ、移相回路による位相シフト量を変化させ
ることができる。また、この可変容量ダイオードの代わ
りに、ゲートに印加する制御電圧に応じてそのゲート容
量がある範囲で変更可能なＦＥＴを可変容量素子として
用いるようにしてもよい。

【０２４３】同様に、ＬＲ回路を有する移相回路におい
ては、各移相回路内のＬＲ回路を構成する抵抗の抵抗値
を変化させるのではなく、インダクタを可変インダクタ
に置き換えて、このインダクタンスを変えることにより
ＬＲ回路の時定数を変化させ、これにより移相回路の位
相シフト量、すなわち各同調増幅部の同調周波数を変化
させるようにしてもよい。

【０２４４】図４９は、可変インダクタの具体例を示す
図であり、半導体基板上に形成された平面構造の概略が
示されている。

【０２４５】同図に示す可変インダクタ１７ａは、半導
体基板４１０上に形成された渦巻き形状のインダクタ導
体４１２と、その外周を周回するように形成された制御
用導体４１４と、これらインダクタ導体４１２および制
御用導体４１４の両方を覆うように形成された絶縁性磁
性体４１８とを含んで構成されている。

【０２４６】上述した制御用導体４１４は、制御用導体
４１４の両端に可変のバイアス電圧を印加するために可
変電圧電源４１６が接続され、この可変電圧電源４１６
によって印加する直流バイアス電圧を可変に制御するこ
とにより、制御用導体４１４に流れるバイアス電流を変
化させることができる。

【０２４７】また、半導体基板４１０は、例えばｎ型シ
リコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例
えばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体４１２は、ア
ルミニウムや金等の金属薄膜あるいはポリシリコン等の
半導体材料が渦巻き形状に形成されている。なお、この
半導体基板４１０には、可変インダクタ１７ａの他に図
２等に示した各同調増幅部の他の構成部品が形成されて
いる。

【０２４８】図５０は、図４９に示した可変インダクタ
１７ａのインダクタ導体４１２および制御用導体４１４
の形状をさらに詳細に示す図である。

【０２４９】同図に示すように、内周側に位置するイン
ダクタ導体４１２は、所定ターン数（例えば約４ター
ン）の渦巻き形状に形成されており、その両端には２つ
の端子電極４２２、４２４が接続されている。同様に、
外周側に位置する制御用導体４１４は、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極４２６、４２８が接続され
ている。

【０２５０】図５１は、図５０のＡ−Ａ線拡大断面図で
あり、インダクタ導体４１２と制御用導体４１４を含む
絶縁性磁性体４１８の横断面が示されている。

【０２５１】同図に示すように、半導体基板４１０表面
に絶縁性の磁性体膜４１８ａを介してインダクタ導体４
１２および制御用導体４１４が形成されており、さらに
その表面に絶縁性の磁性体膜４１８ｂが被覆形成されて
いる。これら２つの磁性体膜４１８ａ、４１８ｂによっ
て図４９に示した絶縁性磁性体４１８が形成されてい
る。

【０２５２】例えば、磁性体膜４１８ａ、４１８ｂとし
ては、ガンマ・フェライトやバリウム・フェライト等の
各種磁性体膜を用いることができる。また、これらの磁
性体膜の材質や形成方法については各種のものが考えら
れ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する
方法や、その他分子線エピタキシー法（ＭＢＥ法）、化
学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性
体膜を形成する方法等がある。

【０２５３】なお、絶縁膜４３０は、非磁性体材料によ
って形成されており、インダクタ導体４１２および制御
用導体４１４の各周回部分の間を覆っている。このよう
にして各周回部分間の磁性体膜４１８ａ、４１８ｂを排
除することにより、各周回部分間に生じる漏れ磁束を最
小限に抑えることができるため、インダクタ導体４１２
が発生する磁束を有効に利用して大きなインダクタンス
を有する可変インダクタ１７ａを実現することができ
る。

【０２５４】このように、図４９等に示した可変インダ
クタ１７ａは、インダクタ導体４１２と制御用導体４１
４とを覆うように絶縁性磁性体４１８（磁性体膜４１８
ａ、４１８ｂ）が形成されており、制御用導体４１４に
流す直流バイアス電流を可変に制御することにより、上
述した絶縁性磁性体４１８を磁路とするインダクタ導体
４１２の飽和磁化特性が変化し、インダクタ導体４１２
が有するインダクタンスが変化する。

【０２５５】したがって、インダクタ導体４１２のイン
ダクタンスそのものを直接変化させることができ、しか
も、半導体基板４１０上に薄膜形成技術や半導体製造技
術を用いて形成することができるため製造が容易とな
る。さらに、半導体基板４１０上には同調増幅部２等の
他の構成部品を形成することも可能であり、同調回路１
の全体を集積化によって一体形成する場合に適してい
る。

【０２５６】なお、図４９等に示した可変インダクタ１
７ａは、インダクタ導体４１２と制御用導体４１４とを
交互に周回させたり、インダクタ導体４１２と制御用導
体４１４とを重ねて形成するようにしてもよい。いずれ
の場合であっても、制御用導体４１４に流す直流バイア
ス電流を変化させることにより絶縁性磁性体４１８の飽
和磁化特性を変えることができ、インダクタ導体４１２
が有するインダクタンスをある範囲で変化させることが
できる。

【０２５７】また、図４９等に示した可変インダクタ１
７ａは、半導体基板４１０上にインダクタ導体４１２等
を形成する場合を例にとり説明したが、セラミックス等
の絶縁性あるいは導電性の各種基板上に形成するように
してもよい。

【０２５８】また、磁性体膜４１８ａ、４１８ｂとして
絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電
性材料を用いるようにしてもよい。但し、このような導
電性の磁性体膜を上述した絶縁性の磁性体膜４１８ａ等
に置き換えて使用すると、インダクタ導体４１２等の各
周回部分が短絡されてインダクタ導体として機能しなく
なるため、各インダクタ導体と導電性の磁性体膜との間
を電気的に絶縁する必要がある。この絶縁方法として
は、インダクタ導体４１２等を酸化して絶縁酸化膜を形
成する方法や、化学気相法等によりシリコン酸化膜ある
いは窒化膜を形成する方法等がある。

【０２５９】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。

【０２６０】また、図４９等に示した可変インダクタ１
７ａは、インダクタ導体４１２と制御用導体４１４の両
方の全体を絶縁性磁性体４１８で覆うようにしたが、一
部のみを覆って磁路を形成するようにしてもよい。この
ように、磁路となる絶縁性磁性体（あるいは導電性磁性
体でもよい）を部分的に形成した場合には、磁路が狭ま
ることによりインダクタ導体４１２および制御用導体４
１４によって生じる磁束が飽和しやすくなる。したがっ
て、制御用導体４１４に少ないバイアス電流を流した場
合であっても磁束が飽和し、少ないバイアス電流を可変
に制御することによりインダクタ導体４１２のインダク
タンスを変えることができる。このため、制御系の構造
を簡略化することができる。

【０２６１】また、図４９等に示した可変インダクタ１
７ａは、インダクタ導体４１２と制御用導体４１４とを
同心状に巻回して形成したが、これら各導体を半導体基
板４１０表面の隣接した位置に形成してそれらの間を絶
縁性あるいは導電性の磁性体によって形成した磁路によ
って磁気結合させてもよい。

【０２６２】図５２は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
１７ｂの概略を示す平面図である。

【０２６３】同図に示す可変インダクタ１７ｂは、半導
体基板４１０上に形成された渦巻き形状のインダクタ導
体４１２ａと、このインダクタ導体４１２ａと隣接した
位置に形成された渦巻き形状の制御用導体４１４ａと、
インダクタ導体４１２ａと制御用導体４１４ａの各渦巻
き中心を覆うように形成された絶縁性磁性体（あるいは
導電性磁性体）４１９とを含んで構成されている。

【０２６４】図４９等に示した可変インダクタ１７ａと
同様に、制御用導体４１４ａにはその両端に可変のバイ
アス電圧を印加するために可変電圧電源４１６が接続さ
れており、この可変電圧電源４１６によって印加するバ
イアス電圧を可変に制御することにより、制御用導体４
１４ａに流れる所定のバイアス電流を変化させることが
できる。

【０２６５】上述した可変インダクタ１７ｂは、インダ
クタ導体４１２ａと制御用導体４１４ａの各渦巻き中心
を通るように環状の絶縁性磁性体４１９（磁性体膜４１
９ａ、４１９ｂ）が形成されている。したがって、制御
用導体４１４ａに流す直流バイアス電流を可変に制御す
ることにより、上述した磁性体４１９を磁路とするイン
ダクタ導体４１２ａの飽和磁化特性が変化し、インダク
タ導体４１２ａが有するインダクタンスも変化する。

【０２６６】また、上述した各種の同調増幅部を半導体
基板上に形成した場合には、キャパシタ１４等としてあ
まり大きな静電容量を設定することができない。したが
って、半導体基板上に実際に形成したキャパシタの小さ
な静電容量を回路を工夫することにより、見かけ上大き
くすることができれば時定数Ｔを大きな値に設定して同
調周波数の低周波数化を図る際に都合がよい。

【０２６７】図５３は、図３に示した移相回路１０Ｃ等
に用いたキャパシタ１４等を素子単体ではなく回路によ
って構成した変形例を示す図であり、実際に半導体基板
上に形成されるキャパシタの静電容量を見かけ上大きく
みせる静電容量変換回路の構成が示されている。なお、
図５３に示した静電容量変換回路の全体が移相回路１０
Ｃ等に含まれるキャパシタ１４等に対応している。

【０２６８】図５３に示す静電容量変換回路１４ａは、
所定の静電容量Ｃ0 を有するキャパシタ５１０と、２つ
のオペアンプ５１２、５１４と、４つの抵抗５１６、５
１８、５２０、５２２とを含んで構成されている。

【０２６９】１段目のオペアンプ５１２は、出力端子と
反転入力端子との間に抵抗５１８（この抵抗値をＲ18と
する）が接続されており、さらにこの反転入力端子が抵
抗５１６（この抵抗値をＲ16とする）を介して接地され
ている。

【０２７０】１段目のオペアンプ５１２の非反転入力端
子に印加される電圧Ｅ1 と出力端子に現れる電圧Ｅ2 と
の間には、Ｅ2 ＝（１＋Ｒ18／Ｒ16）Ｅ1 ・・・(23) の関係がある。この１段目のオペアンプ５１２は、主に
インピーダンス変換を行うバッファとして機能するもの
であり、利得は１であってもよい。利得１の場合とはＲ
18／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗５１
６を除去すればよい）、あるいはＲ18を０Ω（直結すれ
ばよい）に設定する。

【０２７１】また、２段目のオペアンプ５１４は、出力
端子と反転入力端子との間に抵抗５２２（この抵抗値を
Ｒ22とする）が接続されているとともに反転入力端子と
上述したオペアンプ５１２の出力端子との間に抵抗５２
０（この抵抗値をＲ20とする）が接続されており、さら
に非反転入力端子が接地されている。

【０２７２】２段目のオペアンプ５１４の出力端子に現
れる電圧をＥ3 とすると、この電圧Ｅ3 と１段目のオペ
アンプ５１２の出力端子に現れる電圧Ｅ2 との間には、Ｅ3 ＝−（Ｒ22／Ｒ20）Ｅ2 ・・・(24) の関係がある。このように２段目のオペアンプ５１４は
反転増幅器として機能するものであり、その入力側を高
インピーダンスに設定するために１段目のオペアンプ５
１２が使用されている。

【０２７３】また、このような接続がなされた１段目の
オペアンプ５１２の非反転入力端子と２段目のオペアン
プ５１４の出力端子との間には、上述したように所定の
静電容量を有するキャパシタ５１０が接続されている。

【０２７４】図５３に示した静電容量変換回路１４ａに
おいて、キャパシタ５１０を除く回路全体の伝達関数を
Ｋ4 とすると、静電容量変換回路１４ａは図５４に示す
システム図で表すことができる。図５５は、これをミラ
ーの定理によって変換したシステム図である。

【０２７５】図５４に示したインピーダンスＺ0 を用い
て図５５に示したインピーダンスＺ1 を表すと、Ｚ1 ＝Ｚ0 ／（１−Ｋ4 ）・・・(25) となる。ここで、図５３に示した静電容量変換回路１４
ａの場合には、インピーダンスＺ0 ＝１／（ｊωＣ0 ）
であり、これを（２５）式に代入して、Ｚ1 ＝（１／（ｊωＣ0 ））／（１−Ｋ4 ）＝１／（ｊω（（１−Ｋ4 ）Ｃ0 ））・・・(26) Ｃ＝（１−Ｋ4 ）Ｃ0 ・・・(27) となる。この（２７）式は、静電容量変換回路１４ａに
おいてキャパシタ５１０が有する静電容量Ｃ0 が見掛け
上は（１−Ｋ4)倍になったことを示している。したがっ
て、増幅器の利得Ｋ4 が負の場合には（１−Ｋ4)は常に
１より大きくなるため、静電容量Ｃ0 を大きいほうに変
化させることができる。

【０２７６】ところで、図５３に示した静電容量変換回
路１４ａにおける増幅器の利得、すなわちオペアンプ５
１２と５１４の全体により構成される増幅器の利得Ｋ4
は、（２３）式および（２４）式から、Ｋ4 ＝−（１＋Ｒ18／Ｒ16）Ｒ22／Ｒ20 ・・・(28) となる。この（２８）式を（２７）式に代入すると、Ｃ＝（１＋（１＋Ｒ18／Ｒ16）Ｒ22／Ｒ20）Ｃ0 ・・・(29) となる。したがって、４つの抵抗５１６、５１８、５２
０、５２２の抵抗値を所定の値に設定することにより、
２つの端子５２４、５２６間の見掛け上の静電容量Ｃを
大きくすることができる。

【０２７７】また、１段目のオペアンプ５１２による増
幅器の利得が１の場合、すなわち上述したようにＲ16を
無限大（抵抗５１６を除去）、あるいはＲ18を０Ωに設
定したときであってＲ18／Ｒ16＝０の場合には、上述し
た（２９）式は簡略化されて、Ｃ＝（１＋Ｒ22／Ｒ20）Ｃ0 ・・・(30) となる。

【０２７８】このように、上述した静電容量変換回路１
４ａは、抵抗５２０と抵抗５２２との抵抗比Ｒ22／Ｒ20
あるいは抵抗５１６と抵抗５１８との抵抗比Ｒ18／Ｒ16
を変えることにより、実際に半導体基板上に形成するキ
ャパシタ５１０の静電容量Ｃ0 を見掛け上大きい方に変
換することができる。そのため、半導体基板上に図２等
に示した各種の同調増幅部の全体を形成するような場合
には、半導体基板上に小さな静電容量Ｃ0 を有するキャ
パシタ５１０を形成しておいて、図５３に示した回路に
よって大きな静電容量Ｃに変換することができ、集積化
に際して好都合となる。特に、このようにして大きな静
電容量を確保することができれば、各同調増幅部の実装
面積を小型化して、材料コスト等の低減も可能となる。

【０２７９】また、抵抗５１６、５１８、５２０、５２
２の中の少なくとも１つを可変抵抗により形成すること
により、具体的には接合型やＭＯＳ型のＦＥＴあるいは
ｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続し
て可変抵抗を形成することにより、容易に静電容量が可
変のキャパシタを形成することができる。したがって、
このキャパシタを可変容量ダイオードの代わりに使用す
ることにより、位相シフト量をある範囲で任意に変化さ
せることができる。このため、各同調増幅部において一
巡する信号の位相シフト量が０°となる周波数を変える
ことができ、同調周波数を任意に変更することができ
る。

【０２８０】なお、上述したように第１段目のオペアン
プ５１２は入力インピーダンスを高くするためのバッフ
ァとして用いているため、このオペアンプ５１２をエミ
ッタホロワ回路あるいはソースホロワ回路に置き換える
ようにしてもよい。

【０２８１】ところで、上述した図５３では、所定の利
得を有する増幅器とキャパシタとを組み合わせることに
より、見かけ上の静電容量を実際にキャパシタ素子が有
する静電容量より大きくする場合を説明したが、キャパ
シタの代わりにインダクタを用い、このインダクタが有
するインダクタンスを見かけ上大きくすることもでき
る。

【０２８２】すなわち、上述したように図５４に示した
インピーダンスＺ0 を用いて図５５に示したインピーダ
ンスＺ1 を表すと（２５）式のようになる。ここで、イ
ンダクタンスＬ0 を有するインダクタの場合には、イン
ピーダンスＺ0 ＝ｊωＬ0 であり、これを（２５）式に
代入して、Ｚ1 ＝ｊωＬ0 ／（１−Ｋ4 ）＝ｊωＬ（Ｌ0 ／（１−Ｋ4 ））・・・(31) Ｌ＝Ｌ0 ／（１−Ｋ4 ）・・・(32) となる。この（３２）式は、実際にインダクタ素子が有
するインダクタンスが見かけ上１／（１−Ｋ4 ）倍にな
ったことを示しており、利得Ｋ4 が０から１の間に設定
されているときには、見かけ上のインダクタンスが大き
くなることがわかる。

【０２８３】図５６は、図１４に示した移相回路１０Ｌ
内のインダクタ１７等を素子単体ではなく回路によって
構成した変形例を示す図であり、実際に半導体基板上に
形成されるインダクタ素子（インダクタ導体）のインダ
クタンスを見かけ上大きくみせるインダクタンス変換回
路の構成が示されている。

【０２８４】図５６に示すインダクタンス変換回路１７
ｃは、所定のインダクタンスＬ0 を有するインダクタ５
６０と、２つのオペアンプ５６２、５６４と、２つの抵
抗５６６、５６８とを含んで構成されている。

【０２８５】１段目のオペアンプ５６２は、出力端子が
反転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ５６４も出力端子が
反転入力端子に接続されており、利得１の非反転増幅器
として機能する。また、これら２つの非反転増幅器の間
には抵抗５６６と５６８による分圧回路が挿入されてい
る。

【０２８６】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。

【０２８７】図５６に示したインダクタンス変換回路１
７ｃにおいて、インダクタ５６０を除く回路（増幅器）
全体の伝達関数をＫ4 とすると、この利得Ｋ4 は抵抗５
６６と５６８によって構成される分圧回路の分圧比によ
って決まり、それぞれの抵抗値をＲ66、Ｒ68とすると、Ｋ4 ＝Ｒ68／（Ｒ66＋Ｒ68）・・・(33) となる。この利得Ｋ4 を（３３）式に代入して見かけ上
のインダクタンスＬを計算すると、Ｌ＝Ｌ0 ／（１−Ｒ68／（Ｒ66＋Ｒ68））＝（１＋Ｒ68／Ｒ66）Ｌ0 ・・・(34) となる。したがって、抵抗５６６と５６８の抵抗比Ｒ68
／Ｒ66を大きくすることにより、２つの端子５５４、５
５６間の見かけ上のインダクタンスＬを大きくすること
ができる。例えば、Ｒ68＝Ｒ66の場合には、（３４）式
からインダクタンスＬをＬ0 の２倍にすることができ
る。

【０２８８】このように、上述したインダクタンス変換
回路１７ｃは、２つの非反転増幅器の間に挿入された分
圧回路の分圧比を変えることにより、実際に接続されて
いるインダクタ５６０のインダクタンスＬ0 を見かけ上
大きくすることができる。そのため、半導体基板上に各
同調増幅部の全体を形成するような場合には、半導体基
板上に小さなインダクタンスＬ0 を有するインダクタ５
６０を渦巻き形状の導体等によって形成しておいて、図
５６に示したインダクタンス変換回路によって大きなイ
ンダクタンスＬに変換することができ、集積化に際して
好都合となる。特に、このようにして大きなインダクタ
ンスを確保することができれば、同調増幅器の同調周波
数を比較的低い周波数領域まで下げることが容易とな
る。また、集積化を行うことにより、同調増幅器全体の
実装面積を小型化して、材料コスト等の低減も可能とな
る。

【０２８９】なお、抵抗５６６、５６８による分圧回路
の分圧比を固定した場合の他、これら２つの抵抗５６
６、５６８の少なくとも一方を可変抵抗により形成する
ことにより、具体的には接合型やＭＯＳ型のＦＥＴある
いはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接
続して可変抵抗を形成することにより、この分圧比を連
続的に変化させてもよい。この場合には、図５６に示し
たオペアンプ５６２、５６４を含んで構成される増幅器
全体の利得が変わり、端子５５４、５５６間のインダク
タンスＬも連続的に変化する。したがって、このインダ
クタンス変換回路１７ｃを可変インダクタの代わりに使
用することにより、各移相回路における位相シフト量を
ある範囲で任意に変化させることができる。このため、
同調増幅器において一巡する信号の位相シフト量が０°
となる周波数を変えることができ、同調周波数を任意に
変更することができる。

【０２９０】また、図５６に示したインダクタンス変換
回路１７ｃは、２つのオペアンプ５６２、５６４を含む
増幅器全体の利得が１以下に設定されているため、全体
をエミッタホロワ回路あるいはソースホロワ回路に置き
換えるようにしてもよい。

【０２９１】また、上述した第１および第２の構成例で
示した同調増幅部２等では、オペアンプを用いた移相回
路１０Ｃ等を用いることにより安定度の高い回路を実現
することができるが、上述した実施形態の移相回路１０
Ｃ、３０Ｃ等のような使い方をする場合にはオフセット
電圧や電圧利得はそれほど高性能なものが要求されない
ため所定の増幅度を有する差動増幅器を各移相回路内の
オペアンプの代わりに使用するようにしてもよい。

【０２９２】図５７は、オペアンプの構成の中で移相回
路の動作に必要な部分を抽出した回路図であり、全体が
所定の増幅度を有する差動増幅器として動作する。同図
に示す差動増幅器は、ＦＥＴにより構成された差動入力
段１００と、この差動入力段１００に定電流を与える定
電流回路１０２と、定電流回路１０２に所定のバイアス
電圧を与えるバイアス回路１０４と、差動入力段１００
に接続された出力アンプ１０６とによって構成されてい
る。同図に示すように、実際のオペアンプに含まれてい
る電圧利得を稼ぐための多段増幅回路を省略して、差動
増幅器の構成を簡略化し、広帯域化を図ることができ
る。このように、回路の簡略化を行うことにより、動作
周波数の上限を高くすることができるため、その分この
差動増幅器を用いて構成した同調増幅部の同調周波数の
上限を高くすることができる。

【０２９３】また、上述した同調回路を構成する２つあ
るいは３つ以上の各同調増幅部は、同一の構成を有する
ものとして説明したが、各構成例で示した各種の同調増
幅部は原理的には同じ特性を有しているため、構成が異
なる同調増幅部を組み合わせて縦続接続するようにして
もよい。例えば、第１の構成例で示した同調増幅部２と
第３の構成例で示した同調増幅部２５Ｅを縦続接続する
等の各種の変形が考えられる。また、当然ながら構成が
異なる２つあるいはそれ以上の同調増幅部の接続順序は
自由に設定することができる。

【０２９４】また、各種の同調増幅部に含まれる２つの
移相回路はいずれも全域通過回路として動作するもので
あるため、位相シフト量が同じに設定された各移相回路
を相互に入れ換えて各同調増幅部を構成するようにして
もよい。例えば、図２に示した同調増幅部２内の後段の
移相回路３０Ｃを図２０に示した後段の移相回路１３０
Ｃに置き換えたり、図２に示した同調増幅部２内の後段
の移相回路３０Ｃを図２５に示した後段の移相回路２３
０Ｃに置き換える等の各種の変形が可能である。

【０２９５】

【発明の効果】以上の実施形態に基づく説明から明らか
なように、同調周波数がほぼ等しいあるいは所定量ずら
した複数の同調増幅部を縦続接続し、各同調増幅部を全
域通過型の２つの移相回路と、帰還信号および入力信号
を加算する加算回路とを含んで構成することにより、所
定の最大減衰量を確保するとともに、同調増幅部を単独
で用いる場合に比べて広い同調帯域幅を設定することが
できる。

【０２９６】また、各同調増幅部内の２つの移相回路を
ＣＲ回路を含んで構成した場合には、同調回路全体を容
易に集積化することができる。同様に、２つの移相回路
をＬＲ回路を含んで構成した場合には、集積化によって
小さなインダクタを形成することにより容易に同調周波
数の高周波化が可能となる。一方の移相回路をＣＲ回路
を含んで、他方の移相回路をＬＲ回路を含んで構成した
場合には、温度等による特性の変動を防止して特性の安
定化が可能となる。

【図面の簡単な説明】

【図１】本発明を適用した同調回路の構成を示す原理ブ
ロック図である。

【図２】同調増幅部の第１の構成例を示す回路図であ
る。

【図３】図２に示した前段の移相回路の構成を示す回路
図である。

【図４】図３に示した移相回路の入出力電圧とキャパシ
タ等に現れる電圧との関係を示すベクトル図である。

【図５】図２に示した後段の移相回路の構成を示す回路
図である。

【図６】図５に示した移相回路の入出力電圧とキャパシ
タ等に現れる電圧との関係を示すベクトル図である。

【図７】同調増幅部に含まれる２つの移相回路に入出力
される信号間の位相関係を示す図である。

【図８】同調増幅部に含まれる２つの移相回路と分圧回
路の全体を所定の伝達関数を有する回路に置き換えた回
路図である。

【図９】図８に示す構成をミラーの定理によって変換し
た回路図である。

【図１０】同調増幅部の特性図である。

【図１１】互いの同調周波数を一致させた２つの同調増
幅部により構成された同調回路の特性図である。

【図１２】互いの同調周波数を所定量ずらした２つの同
調増幅部により構成された同調回路の特性図である。

【図１３】互いの同調周波数を所定量ずらした３つの同
調増幅部により構成された同調回路の特性図である。

【図１４】図３に示した移相回路と置き換え可能な移相
回路の構成を示す回路図である。

【図１５】図１４に示した移相回路の入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【図１６】図５に示した移相回路と置き換え可能な移相
回路の構成を示す回路図である。

【図１７】図１６に示した移相回路の入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【図１８】同調増幅部の他の構成を示す回路図である。

【図１９】同調増幅部の他の構成を示す回路図である。

【図２０】同調増幅部の第２の構成例を示す回路図であ
る。

【図２１】図２０に示した同調増幅部に含まれる移相回
路を一般化した回路図である。

【図２２】図２０に示した前段の移相回路と置き換え可
能な移相回路の構成を示す回路図である。

【図２３】図２０に示した後段の移相回路と置き換え可
能な移相回路の構成を示す回路図である。

【図２４】同調増幅部の他の構成を示す回路図である。

【図２５】同調増幅部の第３の構成例を示す回路図であ
る。

【図２６】図２５に示した前段の移相回路の構成を示す
回路図である。

【図２７】図２６に示した移相回路の入出力電圧とキャ
パシタ等に現れる電圧との関係を示すベクトル図であ
る。

【図２８】図２５に示した後段の移相回路の構成を示す
回路図である。

【図２９】図２８に示した移相回路の入出力電圧とキャ
パシタ等に現れる電圧との関係を示すベクトル図であ
る。

【図３０】図２６に示した移相回路と置き換え可能な移
相回路の構成を示す回路図である。

【図３１】図３０に示した移相回路の入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【図３２】図２８に示した移相回路と置き換え可能な移
相回路の構成を示す回路図である。

【図３３】図３２に示した移相回路の入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【図３４】同調増幅部の第４の構成例を示す回路図であ
る。

【図３５】同調増幅部の他の構成を示す回路図である。

【図３６】同調増幅部の第５の構成例を示す回路図であ
る。

【図３７】図３６に示した前段の移相回路の構成を示す
回路図である。

【図３８】図３７に示した移相回路の入出力電圧とキャ
パシタ等に現れる電圧との関係を示すベクトル図であ
る。

【図３９】図３６に示した後段の移相回路の構成を示す
回路図である。

【図４０】図３９に示した移相回路の入出力電圧とキャ
パシタ等に現れる電圧との関係を示すベクトル図であ
る。

【図４１】図３７に示した移相回路と置き換え可能な移
相回路の構成を示す回路図である。

【図４２】図４１に示した移相回路の入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【図４３】図３９に示した移相回路と置き換え可能な移
相回路の構成を示す回路図である。

【図４４】図４３に示した移相回路の入出力電圧とイン
ダクタ等に現れる電圧との関係を示すベクトル図であ
る。

【図４５】同調増幅部の第６の構成例を示す回路図であ
る。

【図４６】同調増幅部の他の構成を示す回路図である。

【図４７】同調増幅部に含まれる２つの移相回路と非反
転回路の接続形態を示す図である。

【図４８】同調増幅部に含まれるる２つの移相回路と位
相反転回路の接続形態を示す図である。

【図４９】可変インダクタの一例を示す図である。

【図５０】図４９に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図であ
る。

【図５１】図５０のＡ−Ａ線拡大断面図である。

【図５２】可変インダクタの他の例を示す図である。

【図５３】キャパシタが実際に有する静電容量を見かけ
上大きくする静電容量変換回路の構成を示す回路図であ
る。

【図５４】図５３に示した回路を伝達関数を用いて表し
た図である。

【図５５】図５３に示す構成をミラーの定理によって変
換した図である。

【図５６】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図である。

【図５７】オペアンプの構成の中で移相回路の動作に必
要な部分を抽出した回路図である。

【符号の説明】

１同調回路２、３同調増幅部１０Ｃ、３０Ｃ移相回路１２、３２オペアンプ１４、３４キャパシタ１６、３６可変抵抗１８、２０、３８、４０抵抗７０帰還抵抗７４入力抵抗９０入力端子９２出力端子１６０分圧回路

Claims

【特許請求の範囲】

【請求項１】複数の同調増幅部が縦続接続された同調
回路であって、前記同調増幅部のそれぞれは、縦続接続された全域通過型の２つの移相回路と、後段の
前記移相回路の出力を前段の前記移相回路の入力側に帰
還させるとともにこの帰還信号と入力信号とを加算して
前段の前記移相回路に入力する加算回路と、を備え、前記２つの移相回路の全体により位相シフト量
の合計が３６０°となる周波数近傍の信号のみを通過さ
せることを特徴とする同調回路。
【請求項２】請求項１において、前記２つの移相回路は、キャパシタあるいはインダクタ
と第１の抵抗からなる第１の直列回路と、差動増幅器と
を含んでおり、互いに移相方向が反対となることを特徴
とする同調回路。
【請求項３】請求項２において、前記移相回路は、反転入力端子に第２の抵抗が接続されており、前記第２
の抵抗を介して交流信号が入力される前記差動増幅器
と、前記差動増幅器の出力端子と前記差動増幅器の反転
入力端子との間に接続された第３の抵抗と、前記第１の
直列回路とを含み、前記第１の直列回路を構成する前記キャパシタあるいは
前記インダクタと前記第１の抵抗の接続部を前記差動増
幅器の非反転入力端子に接続することを特徴とする同調
回路。
【請求項４】請求項２において、前記移相回路は、反転入力端子に第２の抵抗が接続されており、前記第２
の抵抗を介して交流信号が入力される前記差動増幅器
と、前記差動増幅器の出力端子に接続された分圧回路
と、前記分圧回路の出力端と前記差動増幅器の反転入力
端子との間に接続された第３の抵抗と、前記第１の直列
回路とを含み、前記第１の直列回路を構成する前記キャパシタあるいは
前記インダクタと前記第１の抵抗の接続部を前記差動増
幅器の非反転入力端子に接続することを特徴とする同調
回路。
【請求項５】請求項４において、前記第２の抵抗と前記第３の抵抗の抵抗値を同じ値に設
定することを特徴とする同調回路。
【請求項６】請求項２において、前記移相回路は、反転入力端子に第２の抵抗が接続されており、前記第２
の抵抗を介して交流信号が入力される前記差動増幅器
と、前記差動増幅器の反転入力端子と出力端子との間に
接続された第３の抵抗と、一方端が前記差動増幅器の反
転入力端子に接続され他方端が接地された第４の抵抗
と、前記第１の直列回路とを含み、前記第１の直列回路を構成する前記キャパシタあるいは
前記インダクタと前記第１の抵抗の接続部を前記差動増
幅器の非反転入力端子に接続することを特徴とする同調
回路。
【請求項７】請求項６において、前記第３の抵抗の抵抗値を前記第２の抵抗の抵抗値より
高く設定することを特徴とする同調回路。
【請求項８】請求項２〜７のいずれかにおいて、前記差動増幅器は演算増幅器であることを特徴とする同
調回路。
【請求項９】請求項１において、前記２つの移相回路は、キャパシタあるいはインダクタと第１の抵抗により構成
されており、入力される交流信号が両端に印加される第
１の直列回路と、抵抗値がほぼ等しい第２および第３の
抵抗により構成されており、前記交流信号が両端に印加
される第２の直列回路と、前記第１の直列回路を構成す
る前記キャパシタあるいは前記インダクタと前記第１の
抵抗の接続点の電位と前記第２の直列回路を構成する前
記第２および第３の抵抗の接続点の電位との差分を所定
の増幅度で増幅して出力する差動増幅器とを含み、互いに移相方向が反対となることを特徴とする同調回
路。
【請求項１０】請求項２〜９のいずれかにおいて、前記２つの移相回路と前記加算回路との間にトランジス
タによるホロワ回路を挿入することを特徴とする同調回
路。
【請求項１１】複数の同調増幅部が縦続接続された同
調回路であって、前記同調増幅部のそれぞれは、縦続接続された全域通過型の２つの移相回路および非反
転回路と、これら縦続接続された複数の回路の中の最終
段の出力を初段の入力側に帰還させるとともにこの帰還
信号と入力信号とを加算して前段の前記移相回路に入力
する加算回路と、を備え、前記縦続接続された複数の回路の全体により位
相シフト量の合計が３６０°となる周波数近傍の信号の
みを通過させることを特徴とする同調回路。
【請求項１２】複数の同調増幅部が縦続接続された同
調回路であって、前記同調増幅部のそれぞれは、縦続接続された全域通過型の２つの移相回路および位相
反転回路と、これら縦続接続された複数の回路の中の最
終段の出力を初段の入力側に帰還させるとともにこの帰
還信号と入力信号とを加算して前段の前記移相回路に入
力する加算回路と、を備え、前記縦続接続された複数の回路の全体により位
相シフト量の合計が３６０°となる周波数近傍の信号の
みを通過させることを特徴とする同調回路。
【請求項１３】請求項１１または１２において、前記２つの移相回路は、入力される交流信号を同相およ
び逆相の交流信号に変換して出力する変換手段と、前記
変換手段によって変換された一方の交流信号をキャパシ
タあるいはインダクタを介して、他方の交流信号を抵抗
を介して合成する合成手段とを含むことを特徴とする同
調回路。
【請求項１４】請求項１３において、前記移相回路に含まれる前記変換手段は、ソースおよび
ドレインのそれぞれにあるいはエミッタおよびコレクタ
のそれぞれに抵抗値がほぼ等しい抵抗が接続されている
とともに、ゲートあるいはベースに交流信号が入力され
るトランジスタによって構成されており、前記トランジ
スタのソース・ドレイン間あるいはエミッタ・コレクタ
間に前記合成手段を構成する前記キャパシタあるいは前
記インダクタと前記抵抗からなる第１の直列回路を接続
することを特徴とする同調回路。
【請求項１５】請求項１１または１２において、前記２つの移相回路は、キャパシタあるいはインダクタと第１の抵抗により構成
されており、入力される交流信号が両端に印加される第
１の直列回路と、抵抗値がほぼ等しい第２および第３の
抵抗により構成されており、前記交流信号が両端に印加
される第２の直列回路と、前記第１の直列回路を構成す
る前記キャパシタあるいは前記インダクタと前記第１の
抵抗の接続点の電位と前記第２の直列回路を構成する前
記第２および第３の抵抗の接続点の電位との差分を所定
の増幅度で増幅して出力する差動増幅器とを含むことを
特徴とする同調回路。
【請求項１６】請求項１、１１、１２のいずれかにお
いて、請求項２〜８のいずれかに記載された前記移相回路を含
む第１の同調増幅部と、請求項９に記載された前記前記
移相回路を含む第２の同調増幅部と、請求項１３または
１４に記載された前記移相回路を含む第３の同調増幅部
の中のいずれか２つあるいは３つを組み合わせることを
特徴とする同調回路。
【請求項１７】請求項１〜１５のいずれかにおいて、前記２つの移相回路を含んで形成される帰還ループの一
部に分圧回路を挿入し、この分圧回路に入力前の信号を
前記同調増幅部の出力として取り出すことを特徴とする
同調回路。
【請求項１８】請求項１〜１７のいずれかにおいて、前記複数の同調増幅部の各同調周波数をほぼ同じ値に設
定することを特徴とする同調回路。
【請求項１９】請求項１〜１７のいずれかにおいて、前記複数の同調増幅部の各同調周波数を互いに所定量ず
らして設定することを特徴とする同調回路。
【請求項２０】請求項１〜１９のいずれかにおいて、前記加算回路は、前記入力信号が一方端に入力される入
力インピーダンス素子と、帰還信号が一方端に入力され
る帰還インピーダンス素子とを含んでおり、前記入力イ
ンピーダンス素子と前記帰還インピーダンス素子の素子
定数の比に応じて信号の加算を行うことを特徴とする同
調回路。
【請求項２１】請求項２０において、前記入力インピーダンス素子および前記帰還インピーダ
ンス素子のそれぞれは抵抗であり、これらの抵抗比を変
えることにより、前記同調増幅部の同調帯域幅を可変す
ることを特徴とする同調回路。
【請求項２２】請求項２〜１０、１４、１５のいずれ
かにおいて、前記第１の直列回路の時定数を変化させることにより、
同調特性を可変することを特徴とする同調回路。
【請求項２３】請求項２２において、前記第１の直列回路に含まれる抵抗を可変抵抗によって
形成し、この可変抵抗の抵抗値を変化させることによ
り、同調特性を可変することを特徴とする同調回路。
【請求項２４】請求項２３において、前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
ＦＥＴとを並列接続することにより形成し、ゲート電圧
の大きさを変えてチャネル抵抗を変えることを特徴とす
る同調回路。
【請求項２５】請求項２〜１０、１４、１５のいずれ
かにおいて、前記インダクタは、半導体基板上に形成されており、磁
性体を介して相互に磁気結合した２本の渦巻き形状の電
極を有しており、一方の電極に流す直流バイアス電流の
大きさを変えることにより、他方の電極が有するインダ
クタンスを変化させることを特徴とする同調回路。
【請求項２６】請求項２〜１０、１４、１５のいずれ
かにおいて、前記キャパシタを、利得が負の値を有する増幅器と、前
記増幅器の入出力間に並列接続されたキャパシタ素子と
からなる静電容量変換回路によって形成することを特徴
とする同調回路。
【請求項２７】請求項２〜１０、１４、１５のいずれ
かにおいて、前記インダクタを、利得を０から１の間に設定した増幅
器と、前記増幅器の入出力間に並列接続されたインダク
タ素子とからなるインダクタンス変換回路によって形成
することを特徴とする同調回路。
【請求項２８】請求項１〜２７のいずれかにおいて、構成部品を半導体基板上に一体形成したことを特徴とす
る同調回路。