KR100396629B1

KR100396629B1 - 동조회로

Info

Publication number: KR100396629B1
Application number: KR1019970704378A
Authority: KR
Inventors: 타케시 이케다; 타다타카 오헤; 츄토무 나카니시
Original assignee: 타케시 이케다
Priority date: 1995-01-12
Filing date: 1996-01-11
Publication date: 2003-12-01
Also published as: CN1075289C; AU4399996A; US6081157A; EP0803981A4; EP0803981A1; DE69620579D1; HK1008275A1; WO1996021970A1; CN1172559A; EP0803981B1

Abstract

넓은 동조대역폭을 가지며, 동조대역폭 또는 동조주파수를 용이하게 변경할 수 있는 동조회로를 제공하는 것을 목적으로 한다. 동조회로(1)는 캐스케이드 접속된 한쌍의 동조증폭부(2, 3)로 구성되어 있다. 각 동조증폭부(2, 3)는 캐스케이드 접속된 이상회로(10C, 30C) 및 분압회로(60)와 귀환저항(70)및 입력저항(74)으로 이루어진 가산회로를 포함하여 구성되며, 한쌍의 이상회로(10C, 30C)의 전체에 의해서 소정의 주파수에 있어서 360°의 위상쉬프트가 행하여지며, 분압회로(60)의 출력을 귀환시켰을 때의 귀환 루프의 오픈 루프 이득을 1이하로 설정함으로써 소정의 동조동작이 행하여진다. 각 동조증폭부의 귀환저항(70)과 입력저항(74)의 저항비를 조정함으로써, 각 동조증폭부의 최대감쇠량이 적고, 또한 동조대역폭이 넓어지며, 이와 같은 한쌍의 동조증폭부를 종속 접속함으로써, 전체의 최대감쇠량이 크고, 또한 동조대역폭을 넓게 설정할 수가 있다.

Description

동조회로{Tuning Circuit}

일반적으로, 텔레비젼 수상기 등에 있어서, 영상신호를 수신하기 위해서 사용되는 동조회로에서는 비교적 광대역의 신호를 선택할 필요가 있으며, 예를 들어 스태거 동조증폭회로가 사용된다. 이 스태거 동조증폭회로는 협대역의 신호를 선택하는 단일 동조회로를 복수단 조합해서 전체로서 넓은 주파수 대역폭과 소정의 증폭도를 얻을 수 있게 되어 있으며, 상술한 텔레비젼 수상기 외에도 레이더의 중간 주파 증폭회로 등에 사용되고 있다.

그러나, 상술한 종래의 스태거 동조증폭회로에 사용되는 복수의 단일 동조증폭회로는 일반적으로 인덕터와 캐패시터에 의해 공진 회로를 조합해서 구성하고 있으며, 이 공진주파수를 상호 소정량 벗어나게 함으로써 전체로서는 광대역이고 평탄한 동조특성을 갖게 하고 있다. 이와 같은 스태거(stagger) 동조증폭회로에서는, 조합하는 인덕터와 캐패시터의 각 소자 정수에 의해 동조주파수가 결정되는데, 예를 들어 동조주파수를 소정량 벗어난 2단의 단일 동조증폭회로를 조합한 것만으로도 넓은 주파수 대역폭을 얻고자 하면 중간의 주파수 영역에 있어서 불필요한 감소가 발생하는 경우가 있어서 평탄한 동조 특성을 얻을 수 없다. 따라서 광대역의 주파수 특성을 얻기 위해서는 접속하는 단일동조 증폭회로의 단수를 많게 할 필요가 있다. 그러나 3단 이상으로 구성된 동조증폭회로의 동조주파수를 가변하고자 하면 각 당일 동조증폭회로가 갖고 있는 공진주파수를 연동시켜 변경할 필요가 있어 제어가 복잡하게 되며 동조주파수를 변경하였을 때의 특성변동이 크게 된다는 불편이 있으며, 동조주파수를 가변하는 사용법은 써오지 않았다. 예를 들어, 헤테로다인 (heterodyne) 방식에서는 중간 주파수로 변환하여 처리함으로써, 동조주파수를 일정하게 유지하고 있다.

본 발명은 집적화가 용이하며, 입력신호중에서 임의의 주파수성분을 선택해서 출력하는 동조회로에 관한 것이다.

제1도는 본 발명을 적용한 동조회로를 나타내는 원리도,

제2도는 제1도에 도시한 각 동조증폭부의 구성을 나타내는 회로도,

제3도는 제2도에 도시한 전단의 이상회로의 구성을 나타내는 회로도,

제4도는 제3도에 도시한 이상회로의 입출력 전압과 캐패시터 등에 나타나는 전압과의 관계 등을 표시하는 벡터도,

제5도는 제2도에 도시한 후단의 이상회로의 구성을 나타내는 회로도,

제6도는 제5도에 도시한 이상회로의 입출력전압과 캐패시터 등에 나타나는 전압과의 관계를 표시하는 벡터도,

제7도는 동조증폭부에 포함되는 2개의 이상회로에 입출력되는 신호간의 위상 관계를 표시하는 도,

제8도는 동조증폭부에 포함되는 2개의 이상회로와 분압회로의 전체를 소정의 전달 함수를 갖는 회로로 치환한 회로도,

제9도는 제8도에 도시하는 구성을 미라의 정리에 의해 변환한 회로도,

제10도는 동조증폭부의 특성도,

제11도는 서로의 동조주파수를 일치시킨 2개의 동조증폭부로 구성된 동조회로의 특성도,

제12도는 서로의 동조주파수를 소정량 벗어난 2개의 동조증폭부로 구성된 동조회로의 특성도,

제13도는 서로의 동조주파수를 소정량 벗어난 3개의 동조증폭부로 구성된 동조회로의 특성도,

제14도는 제3도에 도시한 이상회로와 치환 가능한 이상회로의 구성을 도시하는 회로도,

제15도는 제14도에 도시한 이상회로의 입출력 전압과 인덕터 등에 나타나는 전압과의 관계를 나타내는 벡터도,

제16도는 제5도에 도시한 이상회로와 치환가능한 이상회로의 구성을 나타내는 회로도,

제17도는 제16도에 도시한 이상회로의 입출력전압과 인덕터 등에 나타나는 전압과의 관계를 도시한 벡터도,

제18도는 동조증폭부의 다른 구성을 나타내는 회로도,

제19도는 동조증폭부의 다른 구성을 나타내는 회로도,

제20도는 동조증폭부의 다른 구성을 나타내는 회로도,

제21도는 제20도에 도시한 동조증폭부에 포함되어 있는 이상회로를 일반화한 회로도,

제22도는 제20도에 도시한 전단의 이상회로와 치환 가능한 이상회로의 구성을 나타내는 회로도,

제23도는 제20도에 도시한 후단의 이상회로와 치환 가능한 이상회로의 구성을 나타내는 회로도,

제24도는 동조증폭부의 다른 구성을 나타내는 회로도,

제25도는 가변인덕터의 일 예를 나타내는 도면,

제26도는 제25도에 도시한 가변 인덕터의 인덕터 도체 및 제어용 도체의 형상을 보다 상세하게 나타낸 도면,

제27도는 제26도의 A-A선 확대 단면도,

제28도는 가변 인덕터의 다른 예를 나타내는 도면,

제29도는 캐패시터가 실제로 갖고 있는 정전 용량을 외견상 크게 하는 정전 용량 변환회로의 구성을 나타내는 회로도,

제30도는 제29도에 도시한 회로를 전달함수를 사용해서 나타낸 도면,

제31도는 제30도에 도시한 구성을 미라의 정리에 의해서 변환한 도면,

제32도는 인덕터가 실제로 갖고 있는 인덕턴스를 외견상 크게 하는 인덕턴스 변환회로의 구성을 나타내는 도면,

제33도는 오피앰프의 구성 중에서 이상회로의 동작에 필요한 부분을 추출한 회로도이다.

본 발명은 이와 같은 과제를 해결하기 위해 고안된 것이며, 넒은 동조대역폭을 갖고 있으며, 동조대역폭 혹은 동조주파수를 용이하게 변경할 수가 있으며, 또한 집적화에 적합한 동조회로를 제공하는 것을 목적으로 하고 있다.

본 발명의 동조회로는 동조주파수가 실질적으로 동일한 복수의 동조증폭부가 캐스케이드 접속된 동조회로이며, 상기 동조증폭부의 각각에는, 상기 입력신호가 한쪽에 입력되는 입력 임피던스 소자와 귀환 신호가 한쪽에 입력되는 귀환 임피던스 소자를 구비하며 상기 입력신호와 상기 입력귀환 신호를 가산하는 가산회로와, 캐패시터 혹은 인덕터와 제 1 저항으로 이루어진 직렬회로와 차동입력증폭기를 구비하며 서로 이상방향이 반대가 되는 한쌍의 이상회로와, 입력되는 교류신호를 소정의 분압하는 제 1 분압회로를 포함하고 있으며, 상기 한쌍의 이상회로 및 상기 제 1의 분압회로의 각각을 접속하고, 이들 캐스케이드 접속된 복수의 회로중의 초단 회로에 상기 가산회로에 의해 가산된 신호를 입력함과 동시에 최종단의 회로로부터 출력되는 신호를 상기 귀환 신호로써 상기 귀환 임피던스 소자의 한쪽에 입력하고 상기 분압회로에 입력전의 신호를 출력하고 있다. 또, 본 발명의 동조회로는 동조주파수를 서로 소정량 벗어난 복수의 동조증폭부가 캐스케이드 접속된 동조회로이며, 상기 동조증폭부의 각각은, 상기 입력신호가 한쪽에 입력되는 입력 임피던스 소자와 귀환 신호가 한쪽에 입력되는 귀환 임피던스 소자를 구비하며 상기 입력신호와 상기 귀환 신호를 가산하는 가산회로와, 캐패시터 혹은 인덕터와 제 1 저항으로 이루어진 직렬회로와 차동입력증폭기를 구비하며 서로 이상방향이 반대가 되는 한쌍의 이상회로와, 입력된 교류신호를 소정의 분압비로 분압하는 제 1 분압회로를 포함하고 있으며, 상기 한쌍의 이상회로 및 상기 제 1 분압회로의 각각을 종속 접속하고, 이들 캐스케이드 접속된 복수의 회로중에서 초단 회로에 상기 가산회로에 의해 가산된 신호를 입력함과 동시에 최종단 회로로부터 출력되는 신호를 상기 귀환 신호로써 상기 귀환 임피던스 소자의 한쪽에 입력하고 상기 분압회로에 입력 전의 신호를 출력하고 있다.

도 1은 본 발명을 적용한 하나의 실시형태의 동조회로의 구성을 나타내는 원리 블록도이다. 동도에서 표시하는 동조회로(1)는 캐스케이드 접속된 제 1 동조증폭부(2)와 제 2 동조증폭부(3)로 구성되어 있다. 제 1 동조증폭부(2)는, 동조주파수가 f1에 설정되어 있으며, 입력단자에 입력된 신호 중에서 주파수가 f1근방의 것만을 추출해서 출력한다. 그리고 제 2 동조증폭부(3)는, 동조주파수가 f2에 설정되어 있으며, 제 1 동조증폭부(2)로부터 출력된 신호 중에서 주파수가 f2 근방의 것만을 추출해서 출력단자에서 출력한다. 그리고, 상술한 제 1 및 제 2 동조증폭부(2, 3)의 각 동조주파수(f1과 f2)는 거의 동일(꼭 같은 경우도 포함)하게 설정되어있다.

도 2는 상술한 한쪽의 동조증폭부(2)의 상세 구성을 나타내는 회로도이다. 또, 다른 쪽의 동조증폭부(3)도 동일한 구성을 갖고 있다. 도 2에 도시한 동조증폭부(2)는 각각이 입력되는 교류신호의 위상을 소정량 쉬프트시킴으로써 소정의 주파수에 있어서 합계로 360°의 위상 쉬프트를 행하는 2개의 이상회로(10C, 30C)와 후단의 이상회로(30C)의 출력 측에 설치된 저항(62 및 64)으로 이루어진 분압회로(60)와, 귀환저항(70) 및 입력저항(74 : 입력저항 (74)은 귀환저항(72)의 저항 측에 n배의 저항치를 갖고 있는 것으로 함)의 각각을 통합하는 것으로 분압회로(60)의 분압출력(귀환신호)과 입력단자(90)에 입력된 신호(입력신호)를 소정의 비율로 가산하는 가산회로를 포함해서 구성되어 있다.

도 3은 도 2에 도시한 전단의 이상회로(10C)의 구성을 빼내서 도시한 것이다. 동도에 도시한 전단의 이상회로(10C)는 차동입력증폭부의 일종인 오피앰프(12)와 입력단(24)에 입력된 교류신호의 위상을 소정량 쉬프트시켜 오피앰프(12)의 비반전 입력단자에 입력하는 가변 저항(16) 및 캐패시터(14)와, 입력단(24)과 오피앰프(12)의 반전입력단자와의 사이에 삽입된 저항(18)과, 오피앰프(12)의 출력단자에 접속된 분압회로를 구성하는 저항(21 및 23)과, 이 분압회로와 오피앰프(12)의 반전입력단자와의 사이에 접속된 저항(20)을 포함하여 구성되어 있다.

이와 같은 구성을 갖는 이상회로(10C)에 있어서 저항(20)의 저항치는 동일하게 설정되어 있다.

도 3에 도시하는 입력단(24)에 소정의 교류신호가 입력되면, 오피앰프(12)의 비반전 입력단자에는, 캐패시터(14)의 양단에 나타나는 전압(VC1)이 인가된다. 또, 오피앰프(12)의 두개의 입력단자 간에는 전위 차가 생기지 않으므로, 오피앰프(12)의 반전입력단자의 전위와, 가변저항(16)과 캐패시터(14)의 접속점의 전위와 동일하게 된다. 따라서, 저항(18)의 양단에는 가변저항(16)의 양단에 나타나는전압(VR1)과 같은 전압(VR1)이 나타난다.

여기에서, 두개의 저항(18, 20)에는 같은 전류(1)가 흐르며, 상술한 바와 같이 저항(18)과 저항(20)이 각 저항치가 같기 때문에, 저항(20)의 양단에도 전압(VR1)이 나타난다. 이들 두 개의 저항(18, 20)의 각 양단에 나타나는 전압(VR1)은 벡터적으로 동일 방향을 향하고 있으며, 오피앰프(12)의 반전입력단자(전압VC1)를 기준으로 생각하면, 저항(18)의 양단전압(VR1)을 벡터적으로 가산한 것이 입력전압(Ei)에, 저항(20)의 양단전압(VR1)을 벡터적으로 감산한 것이 저항(21)과 저항(23)의 접속점의 전압(분압출력: Eo')으로 된다.

또 이상회로(10C)의 출력단(26)으로부터는 상술한 저항(21)과 저항(23)으로 이루어진 분압회로를 통하지 않고 오피앰프(12)의 출력 단자에 나타나는 전압이 그대로 출력전압(Eo)으로 나타난다.

도 4는 전단의 이상회로(10C)의 입출력전압과 캐패시터 등에 나타나는 전압과의 관계를 나타내는 벡터도이다.

동도에서 보는 바와 같이 캐패시터(14)의 양단전압(VC1)과 가변저항(16)의 양단전압(VR1)은 서로 90도 위상차이가 나며, 이들을 벡터적으로 가산한 것이 입력전압(Ei)으로 된다. 따라서, 입력신호진폭이 일정하고 주파수만이 변화하는 경우에는, 도4에 도시된 반원의 원주에 따라서 캐패시터(14)의 양단전압(VC1)과 가변저항(16)의 양단전압(VR1)과 가변저항(16)의 양단전압(VR1)이 변화한다.

또, 상술한 바와 같이 전압(VC1)으로부터 벡터적으로 감산한 것이 분압출력(Eo)으로 된다. 비반전 입력단자에 인가되는 전압(VC1)을 기준으로 생각하면, 입력전압(Ei)과 분압출력(Eo)은 전압(VR1)을 합성하는 방향이 다를 뿐이며 그 절대치는 같게 된다. 따라서 입력전압(Ei)과 분압출력(Eo')의 크기와 위상과의 관계는 입력전압(Ei) 및 분압출력(Eo')을 사변으로 하고 전압(VR1)의 2배를 저변으로 하는 이등변 삼각형으로 표시할 수 있으며, 분압출력(Eo')의 진폭은 주파수에 관계없이 입력신호의 진폭과 같으며, 위상 쉬프트양은 도 4에 도시된 Φ1으로 표시되는 것을 알 수가 있다.

그리고, 도 4에서 나타난 바와 마찬가지로, 전압(VC1)과 전압(VR1)과는 원주상에서 직각으로 교차되기 때문에 이론적으로는 입력전압(Ei)과 전압(VC1)과의 위상 차는 주파수(ω)가 0으로부터 ∞까지 변화함에 따라서 0 에서 90도 까지 변화한다. 그리고 이상회로(10C) 전체의 쉬프트량(Φ1)은 그의 2배가 되며 주파수에 따라서 0 에서 180도 까지 변화한다. 그리고 가변저항(16)의 저항치(R)를 가변함으로써 위상쉬프트량(Φ1)을 변화시킬 수 있다.

또한, 이상회로(10C)의 출력단(26)은 오피앰프(12)의 출력단자에 접속되어 있기 때문에 저항(21)의 저항치를 R21, 저항(23)의 저항치를 R23으로 하면 출력전압(E0)과 상술한 분압출력(Eo')과의 사이에는 저항(20)의 저항치에 대해서 R21, R23이 충분히 적을 때에는 Eo = (1+R21/R23)Eo'의 관계가 있다. 따라서 R21 및 R23의 값을 조정함으로써 1보다 큰 이득을 얻을 수 있으며, 더욱이 도 4에 도시하는 바와 같이 주파수가 변화해도 출력전압(Eo)의 진폭이 일정하며, 위상만을 소정량 쉬프트 할 수가 있다.

도 5는 도 2에 도시한 후단의 이상회로(30C)의 구성을 빼내서 도시한 것이다. 동도에 도시하는 후단의 이상회로(30C)는 차동입력증폭기의 일종인 오피앰프(32)와 입력단(44)에 입력된 신호의 위상을 소정량 쉬프트 시켜 오피앰프(32)의 비반전입력 단자에 입력하는 캐패시터(34) 및 가변저항(36)과 입력단(44)과 오피앰프(32)의 반전 입력단자와의 사이에 삽입된 저항(38)과 오피앰프(32)의 출력단자에 접속된 분압회로를 구성하는 저항(41 및 43)과 이 분압회로와 오피앰프(32)의 반전 입력 단자와의 사이에 접속된 저항(40)을 포함하여 구성되어 있다.

이와 같은 구성을 갖는 이상회로(30C)에 있어서, 저항(38)과 저항(40)의 저항치가 동일하게 설정되어 있다.

도 5에 도시한 입력단(44)에 소정의 교류신호가 입력되면 오피앰프(32)의 비반전 입력단자에는 가변저항(36)의 양단에 나타나는 전압(VR2)이 인가된다. 그리고 오피앰프(32)의 두개의 입력단자간에는 전위차가 생기지 않으므로 오피앰프(32)의 반전 입력 단자의 전위와 캐패시터(34)와 가변저항(36)의 접속점의 전위는 같아지게 된다. 따라서 저항(38)의 양단에는 캐패시터(34)의 양단에 나타나는 전압(VC2)과 같은 전압(VC2)이 나타난다.

여기에서 2개의 저항(38, 40)에는 같은 전류(I)가 흐르며 더욱이 상술한 바와 같이 저항(38)과 저항(40)의 각 저항치가 같기 때문에 저항(40)의 양단에도 전압(VC2)이 나타난다. 이들 2개의 저항(38, 40)의 각 양단에 나타나는 전압(VC2)은 벡터적으로 같은 방향을 향하고 있으며, 오피앰프(32)의 반전입력단자(전압VC2)를 기준으로 생각하면 저항(38)의 양단 전압(VC2)을 벡터적으로 가산한 것이입력전압(Ei)에 저항(40)의 양단전압(VC2)을 벡터적으로 감산한 것이 저항(41)과 저항(43)의 접속점의 전압(Eo': 분압출력)이 된다.

그리고, 이상회로(30C)의 출력단(46)으로부터는 상술한 저항(41)과 저항(43)으로 이루어진 분압회로를 통하지 않고 오피앰프(32)의 출력단자에 나타나는 전압이 그대로 출력전압(Eo)으로 나타나게 된다.

도 6은 후단의 이상회로(30C)의 입출력전압과 캐패시터 등에 나타나는 전압과의 관계를 나타내는 벡터도이다. 동도에 도시하는 바와 같이, 가변저항(36)의 양단저항(VR2)과 캐패시터(34)의 양단전압(VC2)은 서로 90도 위상이 떨어져 있으며, 이들을 벡터적으로 가산한 것이 입력전압(Ei)으로 된다. 따라서 입력신호의 진폭이 일정하고 주파수만이 변화하는 경우에는 도 6에 도시하는 반원의 원주에 따라서 가변저항(36)의 양단전압(VR2)과 캐패시터(34)의 양단전압(VC2)이 변화한다.

또, 상술한 바와 같이 전압(VR2)으로부터 전압(VC2)을 벡터적으로 감산한 것이 분압출력(Eo')으로 된다. 비반전 입력 단자에 인가되는 전압(VR2)을 기준으로 생각하면 입력전압(Ei)과 분압출력(Eo')과는 전압(VC2)을 합성하는 방향이 다를 뿐이며 그 절대치는 동일하게 된다. 따라서 입력전압(Ei)과 분압출력(Eo')의 크기와 위상의 관계는 입력전압(Ei) 및 분압출력(Eo')을 사변으로 하고, 전압(VC2)의 2배를 저변으로 하는 이등변삼각형으로 표시할 수가 있으며, 분압출력 (Eo')의 진폭은 주파수에 관계없이 입력 신호의 진폭과 동일하며, 이상 쉬프트량은 도 6에 도시하는 Φ2로 표시되는 것을 알 수가 있다.

그리고, 도 6에 나타난 바와 마찬가지로, 전압(VR2)과 전압(VC2)과는 원주상에서 직각으로 교차되기 때문에 이론적으로는 입력전압(Ei)과 전압(VR2)과의 위상 차는 주파수(ω)가 0에서 90 도 까지 변화함에 따라 90도 에서 0도 까지 변화한다. 그리고 이상회로(30C) 전체의 쉬프트량(Φ2)은 그의 2배이며, 주파수에 따라서 180도 에서 0도 까지 변화한다. 더욱이 가변저항(36)의 저항치(R)를 가변함으로써 위상 쉬프트량(Φ2)을 변화시킬 수 있다.

또, 이상회로(30C)의 출력단(46)은 오피앰프(32)의 출력단자에 접속되어 있기 때문에 저항(41)의 저항치를 R41, 저항(43)의 저항치를 R43으로 하면, 출력전압(E0)과 상술한 분압출력(Eo')와의 사이에는 저항(40)의 저항치에 대해서 R41, R43이 충분히 적을 때에는 Eo = (1+R41/R43)Eo'의 관계가 된다. 따라서 R41 및 R43의 값을 조정함으로써 1보다 큰 이득을 얻게 되며 더욱이 도 6에 도시하는 바와 같이 주파수가 변화해도 출력전압(E0)의 진폭이 일정하며, 위상만을 소정량 쉬프트 할 수 있다.

이와 같이, 2개의 이상회로(10C, 30C)의 각각에 있어서 위상이 소정량 쉬프트 된다. 그리고 도 4 및 도 6에 도시하는 바와 같이, 각 이상회로(10C, 30C)의 각각에 있어서 입출력전압의 상대적인 위상관계는 반대 방향이며 소정의 주파수에 있어서 2개의 이상회로(10C, 30C)의 전체에 의해서 위상 쉬프트 량의 합계가 360도가 된다.

그리고 동조증폭부(2)의 출력단자(92)로부터는 분압회로(60)에 입력되기 전의 이상회로(30C)의 출력을 빼내게 되므로 동조증폭부(2) 자체에 이득을 갖도록 할 수 있으며, 동조 동작과 동시에 신호 진폭이 가능하게 된다.

그리고 각 이상회로(10C, 30C)내의 CR회로의 시정수를 T1,T2로 하고, 도 4, 도 6도에 표시한 Φ1, Φ2를 구하면,

[수학식 1]

[수학식 2]

가 된다. 또한 여기에서 도 4에 표시한 Φ1을 기준으로 볼 때, 도 6에 표시한 Φ1의 부호를 (-)로 표시하였다.

예를 들면, T₁=T₂(=T)의 경우에는 =1/T 때에 두 개의 이상회로 (10C, 30C)에 의한 위상 쉬프트 량의 합계가 360도가 되어 상술한 동조동작이 행해지며, 이때 Φ1= 90도, Φ2= -90도가 된다.

그러나, 도 6에서는 후단의 이상회로(30C)의 입력전압(Ei)보다도 출력전압(E0)의 위상이 앞서있는 것 같이 도시되었으나, 실제로는 입력신호를 기준으로 볼 때, 출력신호는 항상 늦은 위상의 상태에 있다.

도 7은 2개의 이상회로 (10C, 30C)에 입출력된 신호간의 위상관계를 나타내는 도면이며, 전단의 이상회로(10C)에 동조주파수와 같은 주파수의 신호가 입력된 경우이며, 일 예로서 각 이상회로(10C, 30C)의 시정수(T₁, T₂)가 동일한 경우가 표시되어 있다.

전단의 이상회로(10C)는 도 7(a)에서 도시하는 바와 같이 입력신호(S1)에 대해서 Φ1(=90도)의 위상 쉬프트를 행하여 출력신호(S2)를 출력하고 있다.

또, 후단의 이상회로(30C)는 도 7(b)에서 도시하는 바와 같이 입력신호(S2 : 전단의 이상회로(10C)의 출력신호와 공통)에 대해서 Φ2의 위상 쉬프트를 행하여 출력신호(S3)를 출력하고 있다. 여기에서, 출력신호(S3)는 입력신호(S2)에 대해서 일견 90도 위상이 앞서있는 것 같이 보이나, 실제로는 신호가 반전되어, 90도의 위상이 늦어지게 됨으로써 위상의 늦은 방향에 Φ2 = 270도의 위상 쉬프트가 행하여진다.

따라서 두개의 이상회로(10C, 30C)를 종속 접속한 경우에는 도 7(c)에 표시하는 바와 같이 상술한 Φ1=90도와 Φ2 =270도가 합산되어 전체로서 360도의 위상 쉬프트가 행하여진다.

도 8은 상술한 구성을 갖는 두개의 이상회로(10C, 30C) 및 분압회로(60)의 전체를 전달함수(K1)를 갖는 회로로 치환한 시스템도이며, 전달함수(K1)를 갖는 회로와 병렬로 저항(R0)을 갖는 귀환저항(70)이, 직렬로 귀환저항(70)의 n배의 저항치(nR0)를 갖는 입력저항(74)이 접속되어 있다. 도 9는 도 8에 도시한 시스템을 미라의 정리에 의해서 변환한 시스템 도이며 변환후의 시스템 전체의 전달함수 A는

[수학식 3]

로 표시할 수가 있다.

그러나, 전단의 이상회로(10C)의 전달함수(K2)는, 가변저항(16)과캐패시터(14)로 이루어지는 CR회로의 시정수를 T₁(가변저항(16)의 저항치를 R, 캐패시터(14)의 정전용량을 C로 하는 T₁=CR)으로 하면,

[수학식 4]

가 된다. 여기에서 s=jω이며, a₁은 이상회로(10C)의 이득이며, a₁= (1+R21/R23) > 1 이다.

또, 후단의 이상회로(30C)의 전달함수(K3)는 캐패시터(34)와 가변저항(36)으로 이루어지는 CR회로의 시정수를 T₂(캐패시터(34)의 정전용량을 C, 가변저항 (36)을 저항치를 R로 하면 T₂=CR)로 하면,

[수학식 5]

이 된다. 여기에서 a₂는 이상회로(30C)의 이득이며 a₂= (1+R41/R43) > 1이다.

분압회로(60)를 통함으로써 신호진폭이 1/a₁a₂로 감쇠하는 것으로 하면, 두 개의 이상회로(10C, 30C)와 분압회로(60)를 종속 접속한 경우의 전체의 전달함수(K1)는,

[수학식 6]

가 된다. 그리고 상술한 수학식 6에 있어서는 계산을 간단한 것으로 하기 위해, 각 이상회로의 시정수 T₁, T₂를 동일하게 T로 하였다. 이 수학식 6을 상술한 수학식 3에 대입하면,

[수학식 7]

이 된다.

수학식 7에 의하면 ω = 0(직류의 영역)일 때에 A=-1/(2n+1)이 되어 최대감쇠량을 주는 것을 알 수가 있다. 그리고 ω = ∞ 일 때에도 A=-1/(2n+1)로 되어 최대감쇠량을 주는 것을 알 수가 있다. 그리고 ω=1/T의 동조점(각 이상회로의 시정수가 상이할 경우에는 ω=1/√(T₁·T₂)의 동조점)에 있어서는 A=1이며, 귀환저항(70)과 입력저항(74)의 저항비 n에 무관함을 알 수가 있다. 환언하면, 도 10에 표시하는 바와 같이, n의 값을 변환시켜도 동조점이 틀어지지 않고 또한 동조점의 감쇠량도 변화하지 않는다.

그리고 최대 감쇠량은 귀환저항(70)과 입력저항(74)의 저항비 n에 의해서 결정되기 때문에 이상회로(10C, 30C)내의 가변저항(16, 36)의 저항치를 바꾸어서 동조주파수를 변화시킨 경우라 해도 이 최대 감쇠량에 영향을 주지 않고, 동조주파수나 최대감쇠량을 서로 간섭하지 않고 조정할 수가 있다.

이상회로(10C)내의 저항(18과 20)의 저항치를 동일한 값으로 설정함과 동시에 이상회로(30C)내의 저항(38과 40)의 저항치를 같은 값으로 설정하고 있기 때문에 각 동조증폭부에 있어서 동조주파수를 바꾼 경우에도 진폭 변동을 방지하여 거의 일정한 진폭의 동조출력을 얻을 수 있다.

특히, 동조출력의 진폭변동을 억제함으로써, 상술한 저항비 n을 크게 하여 동조 증폭부(2)의 Q를 값을 크게 할 수가 있다. 즉, 오픈 루프 이득에 주파수 의존성이 있으면 이득이 낮은 주파수에서는 저항비 n을 크게 하여도 Q가 올라가지 않으며, 이득이 높은 주파수에서는 오픈 루프 이득이 1을 넘어서 발진할 수도 있다. 따라서 진폭변동이 큰 경우에는 이와 같은 발진을 방지하기 위해서 저항비 n을 너무 큰 값으로 설정할 수가 없으며, 동조증폭부(2)의 Q의 값도 적게 된다. 반대로 이상회로(10C, 30C)내에 분압회로를 접속해서 동조증폭부(2)의 동조출력의 진폭 변동을 억제함으로써 저항비 n을 크게 설정할 수 있기 때문에 동조증폭부(2)의 Q의 값을 크게 할 수 있다.

도 1에 도시한 동조회로(1)는 상술한 구성을 갖는 두 개의 동조증폭부(2, 3)를 종속 접속하고 있으며, 각 동조증폭부의 동조주파수는 거의 동일하며, 혹은 소정량 벗어나게 설정된다.

도 11은 각 동조주파수를 거의 동일한 값으로 설정한 동조증폭부를 2단 종속 접속한 동조회로(1)의 특성을 나타내는 도면이다. 동도의 a(점선)는 예를 들어 저항비 n을 「10」으로 한 경우 제 1 및 제 2 동조증폭부(2, 3)의 각각의 동조특성을, 동도의 b(실선)는 이들의 각 동조증폭부를 종속 접속한 본 실시예의 동조회로(1) 전체의 동조특성을 각각 나타내고 있다. 그리고 동도의 c(일점쇄선)는 비교를 위해서 본 실시예의 동조회로(1)의 최대 감쇠량과 같은 정도의 감쇠량을 하나의 동조증폭부(2 혹은 3)에 의해서 실현한 경우의 동조특성을 표시하고 있으며, 동조대역폭이 본 실시예의 동조회로(1)의 그것에 비해 좁은 것을 알 수 있다.

도 10 및 도 11에 나타난 것처럼, 귀환저항(70)과 입력저항(74)과의 저항비 n의 값을 작게 설정한 최대 감쇠량이 적은 2개의 동조증폭부(2, 3)를 종속 접속함으로써 전체로써 최대 감쇠량이 크게 설정되며, 동조대역폭을 넓게 할 수 있다.

특히, 도 11에 도시한 동조특성에 의하면 각 동조증폭부(2, 3)에 있어서 최대 감쇠량을 약 1/2로 설정한 경우의 동조대역폭은 2배보다 넓은 것을 알 수 있다. 따라서, 본 실시형태에서는 최대 감쇠량을 1/2로 설정한 동조증폭부를 2개 종속 접속함으로써 최대 감쇠량은 변하지 않고 동조대역폭만을 넓게 한 동조회로(1)를 실현하고 있다. 그리고 각 동조증폭부에 있어서 최대 감쇠량은 각기 약 1/2로 설정한 경우 외에 각각에 대해서 상이한 감쇠량을 설정, 즉 상이한 저항비 n을 설정해서 전체로써 소정의 감쇠량이 되도록 하여도 된다.

그리고 상술한 동조회로(1)에 있어서는 2개의 동조증폭부(2, 3)를 종속 접속하는 경우를 생각하였으나, 거의 동조주파수가 일치한 3개 이상의 동조증폭부를 종속 접속하도록 해도 된다. 이 경우에는 각 동조증폭부의 최대 감쇠량을 더욱더 작게 즉, 각각의 동조대역폭을 극단적으로 넓게 설정한 특성곡선이 겹치게 되기 때문에 동조회로 전체의 동조대역폭을 더욱더 넓게 설정할 수가 있다.

그리고, 도 11에서는 2개의 동조증폭부(2, 3)의 동조주파수를 일치시킨 경우를 설명하였으나 각 동조주파수를 소정량 벗어나게 설정하여도 좋다. 이 경우에도 최대 감쇠량이 적고 동조대역폭이 넓은 2개의 동조증폭부(2 ,3)를 종속 접속함으로써 전체로써 최대 감쇠량이 목표치로 설정되어, 더욱더 동조대역폭을 넓힐 수 있다. 특히, 종래부터 존재하는 스태커동조증폭회로와 달라서 각 동조증폭부(2, 3)의 동조대역폭을 넓히고 있기 때문에 종속 접속하는 동조증폭부의 단수를 적게할 수가 있다.

도 12는 각 동조주파수를 소정량 벗어나게 동조증폭부를 2단 종속 접속한 동조회로(1)의 특성을 나타내는 도면이다. 일 예로써 450KHz를 중심으로 한쪽의 동조증폭부(2)의 동조주파수를 450KHz보다 낮은 쪽으로 소정량 벗어나게 함과 동시에 다른 쪽의 동조증폭부(3)의 동조주파수를 450KHz보다 높은 방향으로 소정량 벗어나게 하는 경우가 나타나 있다. 동도에 있어서, 종축은 감쇠량(dB)단위를, 횡축은 입력신호의 주파수를 각각 표시하고 있으며, 각 특성곡선에 대응한 B값은 중심 주파수(450KHz)로부터의 주파수의 편차를 표시하고 있다. 예를 들어, B=0는 2개의 동조증폭부(2, 3)의 각 동조주파수가 둘다 중심주파수에 일치하고 있는 경우를, B=0.02는 동조증폭부(2)의 동조주파수를 450KHz보다 2% 낮게 함과 동시에 동조증폭부(3)의 동조주파수를 450KHz보다 2% 높게 한 경우를 나타내고 있다.

도 12에서 도시하는 바와 같이, 2개의 동조증폭부(2, 3)의 동조주파수를 소정량 벗어나게 하는 경우에는 동조점 근방의 감쇠 특성이 평탄하게 되고 또한 틀어지는 량을 조정함으로써 이 평탄부분을 증감시킬 수가 있기 때문에 임의의 대역 폭을 확보할 수가 있다. 더욱이 두 개의 동조증폭부(2, 3)의 동조주파수를 벗어난 경우에는 동조점 근방에 있어서는 감쇠량이 증가해서 신호진폭의 감쇠가 생기지만 이 경우에는 동조회로(1)의 후단에 증폭기를 접속해서 이 감쇠분에 상당하는 신호진폭의 증폭을 행하면 된다.

도 13은 3개의 동조증폭부를 종속 접속하여 동조회로를 구성한 경우의 특성을 나타내는 도면이다. 일 예로써, 3단째의 동조증폭부의 동조주파수를 450KHz에 설정함과 동시에 1단의 동조증폭부의 동조주파수를 450KHz보다 낮은 쪽으로 소정량 벗어나게 하고 2단째의 동조증폭부의 동조주파수를 450KHz보다 높은 쪽으로 소정량 벗어나게 하는 경우가 나타나 있다.

도 12도에 나타난 바와 같이, 동조증폭부를 2단 종속 접속한 경우에는 2개의 동조증폭부의 동조주파수의 차가 커짐에 따라서 중심 주파수 근방에서 커다란 감쇠가 생긴다. 이에 대해서, 동조증폭부를 3단 종속 접속한 경우에는 도 13에서 명백하듯이 중심 주파수 근방에 있어서 감쇠가 생기지 않으므로 보다 넓은 대역 폭을 확보하고 싶은 경우에는 동조증폭부를 3단 혹은 그 이상 종속 접속하면 된다.

이와 같이 2개 혹은 그 이상의 동조증폭부를 종속 접속함과 동시에 각 동조주파수를 일치시켜 혹은 소정량 벗어나게 함으로서 대역 폭을 넓게 설정할 수 있기 때문에 TV 튜너 등을 용이하게 실현할 수 있다. 그리고, TV 튜너 등을 실현하는 경우에는 필요에 따라서 동조회로(1)에 트랩 회로를 접속해도 된다.

또, 상술한 동조회로(1)는 2개의 동조증폭부(2, 3)내 (혹은 3단 이상의 각동조증폭부)의 각 이상회로(10C, 30C)에 포함되는 가변저항(16 혹은 36)의 저항치를 가변함으로써 동조주파수를 간단하게 바꿀 수가 있기 때문에 동조주파수가변 동조회로(1)를 용이하게 실현할 수가 있다.

그리고, 상술한 동조회로(1)를 구성하는 동조증폭부(2, 3)의 각각은 차동입력증폭기 캐패시터 및 저항을 조합해서 구성되어 있으며, 어느 구성 소자도 반도체 기판상에 형성할 수가 있으므로 동조회로(1)의 전체를 반도체 기판상에 형성해서 집적회로로 하는 것도 용이하다.

그리고, 상술한 본 실시형태의 설명에서는 2개 혹은 그 이상의 동조증폭부를 직접 접속하였으나 상호의 간섭을 방지하기 위하여 각 동조증폭부의 사이에 버퍼를 삽입해도 된다. 혹은, 각 동조증폭부의 사이에 증폭기를 삽입해도 된다. 증폭기를 삽입함으로써, 예를 들어 도 13에 도시한 특성에 있어서 동조점 근방을 더욱더 평탄하게 할 수도 있다.

그런데, 도 2에 도시한 동조증폭부(2 혹은 3)는 각 이상회로(10C, 30C)를 CR회로를 포함해서 구성하였으나, CR회로를 저항과 인덕터로 이루어진 LR회로로 바꾸어 놓은 이상회로를 사용해서 동조증폭부를 구성할 수도 있다.

도 14는 LR회로를 포함하는 이상회로의 구성을 표시하는 회로도로써, 도 2에 도시한 동조증폭부(2)의 전단의 이상회로(10C)와 치환 가능한 구성이 도시되어 있다. 동도에 도시하는 이상회로(10L)는 도 3에 도시하는 이상회로(10C)내의 캐패시터(14)와 가변저항(16)으로 이루어진 CR회로를, 가변저항(16)과 인덕터(17)로 이루어진 LR회로로 바꾸어 놓은 구성을 갖추고 있다.

도 15는 이상회로(10L)의 입출력 전압과 인덕터 등에 나타나는 전압과의 관계를 표시하는 벡터도이다. 동도에 도시되는 바와 같이, 가변저항(16)의 양단 전압(VR3)과 인덕터(17)의 양단전압(VL1)은 서로 90°위상이 벗어나 있으며 이들을 벡터적으로 가산한 것이 입력전압(Ei)이 된다. 따라서 입력신호의 진폭이 일정하고 주파수만이 변화된 경우는 도 15에 도시하는 반원의 원주에 따라서 가변저항(16)의 양단전압(VR3)과 인덕터(17)의 양단전압(VL3)이 변화한다.

또, 전압(VR3)으로부터 전압(VL1)을 벡터적으로 감산한 것이 분압출력(E0')이 된다. 비반전 입력단자에 인가되는 전압(VR3)을 기준으로 생각하면, 입력전압(Ei)과 분압출력(E0')과는 전압(VL1)을 합성하는 방향이 다를 뿐이며, 그의 절대치는 동일하게 된다. 따라서, 입력전압(Ei)과 분압출력(Eo')의 크기와 위상의 관계는 입력전압(Ei) 및 분압출력(Eo')을 사변으로 하고, 전압(VL1)의 2배를 저변으로 하는 이등변삼각형으로 나타낼 수 있으며, 분압출력(Eo')의 진폭은 주파수에 관계없이 입력신호의 진폭과 동일하며, 위상쉬프트량은 도 15에 도시하는 Φ3으로 나타낼 수 있음을 알 수가 있다.

그리고, 도 15에서 명백하듯이, 전압(VR3)과 전압(VL1)은 원주 상에서 직각으로 교차함으로 이론적으로는 입력전압(Ei)과 전압(VR3)과의 위상차는 주파수(ω)가 0에서 ∞까지 변화함에 따라서 0 에서 90도까지 변화한다. 그리고 이상회로(10L)전체의 쉬프트량(Φ3)은 그의 2배이며, 주파수에 따라서 0 에서 180도까지 변화한다.

그리고, 이상회로(10L)의 출력단(26)은 오피앰프(22)의 출력단자에 접속되어있기 때문에 저항(21)의 저항치를 R21, 저항(23)의 저항치를 R23으로 하면 출력전압(Eo)과 상술한 분압출력(E0') 사이에는 E=(1+R21/R23)Eo'의 관계가 있다. 따라서 R21 및 R23의 값을 조정함으로써 1보다 큰 이득을 얻을 수가 있으며 도 15에 도시된 바와 같이 주파수가 변화해도 출력전압(Eo)이 일정하며 위상만을 소정량 쉬프트할 수가 있다.

그런데, 도 14에 도시한 이상회로(10L)의 전달함수는 인덕터(17)와 가변저항(16)으로 이루어진 LR회로의 시정수를 T₁(인덕터(17)의 인덕턴스를 L, 가변저항(16)의 저항치를 R이라 하면 T₁=L/R)으로 하면, 수학식 4에 표시한 K2를 그대로 적용할 수가 있다. 따라서 위상쉬프트량(Φ3)도 시정수 T₁을 사용해서 수학식 1에 표시한 Φ1과 동일하게 된다.

도 16은 LR회로를 포함한 이상회로의 다른 구성을 나타내는 회로도이며, 도 2에 도시한 동조증폭부(2)의 후단의 이상회로(30C)와 치환 가능한 구성이 도시되어 있다. 동도에서 도시하는 이상회로(30L)는 도 5에 도시한 이상회로(30C) 내의 가변저항(36)과 캐패시터(34)로 이루어진 CR회로를, 인덕터(37)와 가변저항 (36)으로 이루어진 LR회로로 바꾸어 놓은 구성을 갖고 있다.

도 17은 이상회로(30L)의 입출력전압과 인덕터 등에 나타나는 전압과의 관계를 나타내는 벡터도이다. 인덕터(37) 양단에 나타나는 전압(VL2)과 가변저항(36)의 양단에 나타나는 전압(VR4)과는 서로 90도이상이 벗어나 있으며 이들을 벡터적으로 가산한 것이 입력전압(Ei)이 된다. 따라서 입력신호의 진폭이 일정하고 주파수만이변화하는 경우에는 도 17에 도시하는 반원의 원주에 따라 인덕터 (37)의 양단전압(VL2)과 가변저항(36)의 양단전압(VR4)이 변화하게 된다.

그리고, 전압(VL2)으로 부터 전압(VR4)을 벡터적으로 감산한 것이 분압출력(Eo')으로 된다. 비반전 입력단자에 인가되는 전압(VL2)을 기준으로 생각하면, 입력전압(Ei)과 분압출력(Eo')과는 전압(VR4)을 합성하는 방향이 다를 뿐이므로 그의 절대치는 동일하게 된다. 따라서 입력전압(Ei) 및 분압출력(Eo') 크기와 위상의 관계는 입력전압(Ei) 및 분압출력(Eo')을 사변으로 하고, 전압(VR4)의 2배를 저변으로 하는 이등변삼각형으로 표시할 수가 있으며, 분압출력(Eo')의 진폭은 주파수에 관계없이 입력신호의 진폭과 동일하며, 위상쉬프트량은 도 17에 도시하는 Φ4로 표시됨을 알 수가 있다.

그리고, 도 17에 나타나 있는 것처럼, 전압(EL2)과 전압(VR4)과는 원주 상에서 직각으로 교차되기 때문에 이론적으로는 입력전압(Ei)과 전압(VL2)과의 위상 차는 주파수(ω)가 0으로부터 ∞까지 변화함에 따라서 90°에서 0°까지 변화한다. 그리고 이상회로(30L) 전체의 쉬프트량(Φ4)은 그에 2배이며, 주파수에 따라 180°에서 0°까지 변화한다.

또, 이상회로(30L)의 출력단(46)은 오피앰프(32)의 출력단자에 접속되어 있으므로 저항(41)의 저항치를 R41, 저항(43)의 저항치를 R43으로 하면, 출력전압(Eo)과 상술한 분압출력(Eo') 사이에는 Eo=(1+R41/R43)Eo'의 관계가 있다. 따라서 R41 및 R43의 값을 조정함으로써 1보다 큰 이득을 얻을 수가 있으며, 도 17에 도시하는 바와 같이 주파수가 변화해도 출력전압(Eo)의 진폭이 일정하고 위상만을 소정량 쉬프트 할 수가 있다.

그런데, 도 16에 도시한 이상회로(30L)의 전달함수는, 가변저항(36)과 인덕터(37)로 이루어진 회로의 시정수를 T₂(가변저항(36)의 저항치를 R, 인덕터(37)의 인덕턴스를 L로 하면 T₂= L/R)라고 하면, 수학식 5에 표시한 K3을 그대로 적용할 수가 있다. 따라서 위상 쉬프트량(Φ4)도 시정수 T₂를 사용해서 표현하면, 상술한 수학식 2로 표시한 Φ2와 동일하게 된다.

이와 같이 도 14에 도시한 이상회로(10L) 및 도 16에 도시한 이상회로(30C)의 각각은 도 3 혹은 도 5에 도시한 이상회로(10C, 30C)와 등가이며, 도 2에 도시한 동조증폭부(12)에 있어서 전단의 이상회로(30C)를 도 14에 도시한 이상회로(10L)로, 후단의 이상회로(30C)를 도 16에 도시한 이상회로(30L)로 각각 바꾸어 놓는 것이 가능하다.

그리고, 상술한 2개의 이상회로(10L, 30L)의 각각은, 각 이상회로(10L, 30L)에 포함되는 LR회로의 시정수에 의해서 동조 주파수가 결정되지만, 각 시정수(T)는 예를 들어 L/R이며, 이들 2개의 이상회로(10L, 30L)를 포함하여 동조증폭부를 구성하는 경우의 동조주파수(ω)는 1/T=R/L에 비례한다. 여기에서, LR회로를 구성하는 인덕터는, 사진식각법 등에 의해서 나선 형상의 도체를 반도체 기판상에 형성하므로서 실현할 수가 있으나, 이와 같이 해서 형성한 인덕터 등을 사용함으로써 각 동조증폭부의 전체를 반도체 기판상에 집적화 할 수가 있다.

단, 이 경우에는 인덕터가 갖는 인덕턴스가 극히 적게 되기 때문에 동조주파수가 높아지게 된다. 다른 각도에서 보면, 동조증폭부의 동조주파수는 예를 들어 각 이상회로(10L, 30L) 내의 LR회로의 시정수의 역수 R/L에 비례하며, 이중에서 인덕턴스(L)는 집적화 등에 의해서 작게 하는 것이 용이하므로 2개의 이상회로(10L, 30L)를 포함해서 구성한 동조증폭부 전체를 집적화 함으로써 동조주파수의 고주파화가 용이하게 된다.

그리고 도 2에 도시한 동조증폭부(2)에 있어서, 이상회로(10C, 30C)의 어느 한쪽을 도 14 또는 도 16에 도시한 이상회로(10L, 30L)로 치환해도 된다. 특히, 이와 같은 동조증폭부 전체를 집적화한 경우에는 온도변화에 의한 동조주파수의 변동을 방지하는 소위 온도보상이 가능하게 된다. 즉, CR회로의 시정수(T)는 CR이며, LR회로의 시정수(T)는 L/R이므로 각각에 있어서 저항치(R)가 분자와 분모로 나뉘어지기 때문에 집적화에 의해서 CR회로 및 LR회로를 구성하는 저항을 반도체 재료로서 형성하는 경우에는, 이들 각 저항의 온도변화에 대한 동조주파수의 변동을 억제하는 효과가 있다.

그러나, 도 2에 도시한 동조증폭부는 2개의 이상회로(10C, 30C)보다는 후단에 분압회로(60)를 접속하고, 이 분압회로(60)의 출력을 귀환저항(70)을 통해서 귀환시킴으로 해서, 동조증폭부 전체의 이득을 1이상으로 설정하고 있다. 따라서 이 분합회로(60)의 분압비를 1로 설정함으로서, 혹은 이 분압회로(60) 자체를 떼내는 것으로서 동조증폭부 전체의 이득을 1로 설정할 수가 있다.

도 18은 후단의 이상회로와 출력단자(92)의 사이에 삽입한 분압회로를 떼낸 동조증폭부의 구성을 도시한 회로도이다. 동도에 도시한 동조증폭부(2A)는, 도 2에도시한 동조증폭부(2)의 분압회로(60) 분압비를 1로 설정한 것이며, 도 2에 도시한 분압회로(60)내의 2개의 분압저항을 도 18에 도시한 저항(78)과 바꾸어 놓은 구성을 가지고 있다.

이와 같은 구성을 갖는 동조증폭부(2A)는 도 2에 도시한 분압회로(60)가 접속되어 있지 않기 때문에 이상회로(10C, 30C)를 포함하는 오픈 루프 이득의 손실분만을 보상하도록 각 이상회로(10C, 30C)의 이득이 1 이상으로 설정되어 있다.

그리고, 도 2 혹은 도 18에 도시한 동조증폭부(2, 2A)에 있어서는 2개의 이상회로(10C, 30C)의 각각에 저항(21, 23)에 의한 분압회로 혹은 저항(41, 43)에 분압회로를 접속함으로서, 각 이상회로(10C, 30C)의 이득을 1보다 더 큰 값으로 설정하고, 이에 의해서 오픈 루프 이득의 손실분을 보상하도록 하였으나, 2개의 이상회로(10C, 30C)의 어느 한쪽의 이득만을 1보다 더 큰 값으로 설정하고, 다른 쪽 이득을 1로 설정해도 된다. 이상회로(10C)의 이득을 1로 설정하기 위해서는 저항(21, 23)으로 구성되는 분압회로를 떼내고, 오피앰프(12)의 출력을 저항 (20)을 통해서 직접 귀환시키면 된다. 그리고 이상회로(30C)의 이득을 1로 설정하기 위해서는 저항(41, 43)으로 구성되는 분압회로를 떼어내고 오피앰프(32)의 출력을 저항(40)을 통해서 직접 귀환시키면 된다.

그리고 이상회로(10C, 30C)와 귀환저항(70)을 포함하는 귀환 루프의 오픈루프 이득의 손실은 전단의 이상회로(10C)의 입력 임피던스에 기인하므로 이 입력 임피던스에 기인하는 손실의 발생을 억제하기 위해서 전단의 이상회로(10C) 보다 더 앞의 전단에 트랜지스터에 의한 플러워 회로를 삽입하고 귀환되는 신호를 이 플러워 회로를 통해서 전단의 이상회로(10C)에 입력하는 방법도 고려될 수 있다.

그러나, 이와 같이 해서 오픈 루프 이득의 손실을 방지하였다 해도 플러워 회로 자체에 의해서 이득 손실이 발생함으로 이 플로워 회로에 의한 손실을 보상하기 위해서는 상술한 제 1 및 제 2 실시 형태와 같이 이상회로(10C, 30C)에 있어서 1이상의 이득을 갖도록 하지 않으면 안된다.

도 19는 트랜지스터에 의한 플러워 회로를 추가한 동조증폭부(2B)의 구성을 나타내는 회로도이다.

전단의 이상회로(10C)의 입력측에 삽입된 플로워 회로(50)는 드래인이 정전원(Vdd)에, 소스가 저항(54)을 통해서 부전원(Vss)에 각각 접속된 FET(52)를 포함하여 구성되어 있다. 이들 FET(52)와 저항(54)에 의한 소스 플로워 회로가 형성되어 있으며 이 소스 플로워 회로의 출력이 전단의 이상회로(10C)에 입력되어 있다. 그리고 소스 플로워 회로 대신에 에미터 플로워 회로를 사용해도 된다.

(동조증폭부의 제 2 구성예)

도 20은 동조증폭부의 다른 구성예를 나타내는 회로도이다. 동도에 도시된 동조증폭부(2C)는 각각이 입력되는 교류신호의 위상을 소정량 쉬프트 시킴으로서 소정의 주파수에 있어서 합계가 360도의 위상 쉬프트를 행하는 2개의 이상회로 (110C, 130C)와, 귀환저항(70) 및 입력저항(74)(입력저항(74)은 귀환저항(70)의 저항치의 n배의 저항치를 갖고 있는 것으로 함)의 각각을 통함으로써 후단의 이상회로(130C)로부터 출력되는 신호(귀환신호)와 입력단자(90)에 입력된 신호(입력신호)를 소정의 비율로 가산하는 가산회로를 포함하여 구성되어 있다.

도 2에 도시한 동조증폭부(2, 2A, 2B)에 있어서는 전단의 이상회로 (10C)내의 저항(18과 20)의 각 저항치를 동일하게 설정하고 있으며, 이로 인해서 입력되는 교류 신호의 주파수가 변했을 때의 진폭변화를 억제하고 있다. 그리고 오피앰프(12)의 출력측에 저항(21과 23)에 의한 분압회로를 접속함으로써 이상회로(10C)의 이득을 1보다 더 큰 값으로 설정하고 있다. 이에 대해서 도 20에 도시한 동조증폭부(2C)에 포함되는 전단의 이상회로(110C)는 상술한 저항(21, 23)에 의한 분압회로를 사용하지 않고, 저항(18')의 저항치 보다 저항(20')의 저항치를 크게 설정함으로서 이상회로(110C)의 이득을 1보다 더 큰 값으로 설정하고 있다.

후단의 이상회로(130C)에 대해서도 동일하며, 저항(38')의 저항치 보다 저항(40')의 저항치를 크게 설정함으로써, 이상회로(130C)의 이득을 1보다 더 큰 값으로 설정하고 있다.

이와 같이, 도 20에 도시한 2개의 이상회로(110C , 130C)의 각 이득을 1이상으로 설정함으로서, 동조증폭부(2C)의 귀환루프의 오픈 루프 이득의 손실분을 보상할 수가 있으며, 도 2 등에 도시한 동조증폭부(2) 등과 동일한 동조 동작이 행하여진다.

그러나, 각 이상회로의 이득을 1보다 더 큰값으로 설정한 경우에는 입력되는 신호의 주파수에 따라서 이득변동이 생기게 된다. 예를 들면 전단의 이상회로(110C)에 대해서 생각해 보면, 입력신호의 주파수가 낮은 경우에는 이상회로(110C)는 볼테이지 플로워 회로가 되기 때문에 이때의 이득은 1배가 되는데에 대해서 주파수가 높은 경우에는 이상회로(110C)는 반전증폭기가 되기 때문에 이때의 이득은 -m배 (m은 저항(20')과 저항(18')의 저항비)가 되기 때문에 입력신호의 주파수가 변화하였을 때 이상회로(110C)의 이득도 변화해서 출력신호의 진폭변동이 생긴다.

이와 같은 진폭변동은 오피앰프(12)의 반전입력단자의 저항(21)을 접속해서 입력신호의 주파수가 낮은 경우와 높은 경우의 이득을 일치시킴으로써 억제할 수 있다. 이상회로(130C)에 대해서도 동일하며, 오피앰프(32)의 반전입력단자에 소정의 저항치를 갖는 저항(41)을 접속함으로써 출력신호의 진폭변동을 억제할 수 있다.

다음, 저항(22)(혹은 저항(42))의 저항치를 어떠한 값으로 설정하면 될 것인가를 검토한다. 도 21은 상술한 이상회로(110C 및 130C)를 일반화한 도면이며, 각 이상회로에 포함되는 CR회로를 임피던스(z1, z2)를 갖는 소자로 바꾸어 놓은 구성이 도시되어 있다. 동도에서 도시한 바와 같이 오피앰프의 입력저항의 저항치를 r, 귀환저항의 저항치를 mr, 오피앰프의 반전입력단자에 접속된 저항(저항 22 혹은 저항 42)의 저항치를 R, 오피앰프의 반전입력단자의 전위를 V라고 한다.

입력전압(Ei)과 전압(V)과의 사이에는

[수학식 8]

의 관계가 있다. 그리고 전압(V)을 도 21에 나타낸 각종의 정수를 사용해서 표시하면,

[수학식 9]

[수학식 10]

[수학식 11]

이 된다. 수학식 11에 있어서 임피던스(z1, z2)를 갖는 소자에 의한 분압비를 k로 하였다.

수학식 10으로부터 Ia를, 수학식 9로부터 Ib를 각각 구하고 이들을 수학식 8에 대입하고, 그 대입한 결과에 수학식 11을 대입해서 V를 소거하면,

[수학식 12]

가 된다.

그러나 도 21에 도시한 이상회로가 반전증폭기로써 동작하는 경우라 함은 임피던스(Z2)가 0Ω이고 K = 0의 경우이며, 이때 수학식 12로부터

[수학식 13]

Eo = -mEi

가 된다. 그리고 도 21에 도시한 이상회로가 플로워 회로로써 동작하는 경우라 함은 임피던스(z1)가 0Ω이고 K = 1의 경우이며, 이때 수학식 12로부터

[수학식 14]

가 된다. 이상회로(110C 혹은 130C)가 반전증폭기 및 플로워회로로써 동작할 때의 이득 변동이 없는 경우는 수학식 13으로 구한 Eo의 절대치와 수학식 14식에서 구한 Eo의 절대치가 같은 경우이며

[수학식 15]

가 된다. R에 대해서 풀어보면,

[수학식 16]

가 된다. 따라서 이상회로(110C) 내의 저항(22)의 저항치 R, 혹은 이상회로(130C)내의 저항(42)의 저항치 R을 수학식 16에 따라서 설정함으로써 동조주파수를 저주파로부터 고주파까지 변화시켰을 때 생기는 이득 변동을 억제할 수가 있다.

그러나, 도 20에 도시한 동조증폭부(2C)는 각 이상회로(110C, 130C)의 CR회로를 포함해서 구성하였으나, CR회로를 저항과 인덕터로 구성되는 LR회로로 바꾸어놓은 이상회로를 사용해서 동조증폭부를 구성할 수도 있다.

도 22는 LR회로를 포함하는 이상회로의 구성을 도시하는 회로도이며, 도 20에 도시한 동조증폭부(2C)의 전단의 이상회로(110C)와 치환 가능한 구성이 도시되어 있다. 동도에 도시한 이상회로(110L)는 도 20에 도시한 전단의 이상회로 (110C)내의 캐패시터(14)와 가변저항(16)으로 이루어진 CR회로를 가변저항(16)과 인덕터(17)로 이루어진 LR회로로 치환한 구성을 갖고 있다.

상술한 이상회로(110L)의 전달함수는 인덕터(17)와 가변저항(16)으로 이루어진 LR회로의 시정수를 T₁(인덕터의 인덕턴스를 L, 가변저항(16)의 저항치를 R로 하면 T₁=L/R)이라고 하면, 수학식 4에 표시한 K2를 그대로 적용할 수가 있다. 따라서 위상쉬프트 량도 시정수 T₁을 사용해서 표현하면 상술한 수학식 1에 표시한 Φ1과 동일하게 된다.

그리고 도 23은 LR회로를 포함하는 이상회로의 다른 구성을 도시한 회로도이며, 도 20에 도시한 동조증폭부(2C)의 후단 이상회로(130C)와 치환 가능한 구성이 도시되어있다. 동도에서 도시한 이상회로(130L)는 도 20에 도시한 후단의 이상회로(130C) 내의 가변저항(36)과 캐패시터(34)로 이루어진 CR회로를 인덕터 (37)와 가변저항(36)으로 되는 LR회로로 바꾸어놓은 구성을 갖고 있다.

상술한 이상회로(130L)의 전달함수는 가변저항(36)과 인덕터(37)로 구성되는 LR회로의 시정수를 T₂(가변저항(36)의 저항치를 R, 인덕터(37)의 인덕턴스를 L로 하면 T₂=L/R)라고 하면, 수학식 5에 표시한 K3을 그대로 적용할 수가 있다. 따라서 위상쉬프트 량도 시정수 T₂를 사용해서 표현하면 상술한 수학식 2에 표시한 Φ2와 같게 된다.

이와 같이 도 22에 도시한 이상회로(110L) 및 도 23에 도시한 이상회로(130L) 각각은 도 20에 도시한 이상회로(110C 혹은 130C)와 등가이며, 도 20에 도시한 동조증폭부(2C)에 있어서, 전단의 이상회로(110C)를 도 22에 도시한 이상회로(110L)로, 후단의 이상회로(130C)를 도 23에 도시한 이상회로(130L)로 각각 치환 가능하다. 2개의 이상회로(110C, 130C)의 각각을 이상회로(110L, 130L)로 바꾸어 놓은 경우 동조증폭부 전체를 집적화 함으로써 동조주파수의 고주파화가 용이하게 된다.

그리고, 2개의 이상회로(110C, 130C)의 어느 한쪽을 이상회로(110L 혹은 130L)로 바꾸어 놓아도 된다. 이 경우에는 온도변화에 대한 동조주파수의 변동을 억제하는 효과가 있다.

그러나, 도 20에 도시한 동조증폭부(2C)는 2개의 이상회로(110C, 130C)의 각각에 저항(22 혹은 42)을 접속함으로써 동조주파수를 가변하였을 때의 진폭변동을 방지하였으나, 이 가변 범위가 좁은 경우에는 진폭 변동도 적게 되기 때문에 상술한 저항(22, 42)을 제거하고 동조증폭부를 구성할 수도 있다. 혹은, 한쪽 저항(22혹은 42)만을 제거하고 동조증폭부를 구성할 수도 있다.

도 24는 동조증폭부의 다른 구성을 도시하는 회로도이며, 도 20에 도시한 동조증폭부(2C)에 있어서 각 이상회로(110C, 130C)에 포함되는 저항(22, 42)을 제거한 구성이 도시되어 있다.

그리고 본 발명은 상술한 각종의 실시 형태에 한정되는 것이 아니며, 본 발명의 요지범위 내에서 여러 가지의 변형실시가 가능하다.

예를 들어 상술한 동조회로를 구성하는 각종의 동조증폭부에 포함되는 가변저항(16, 36)이 반도체 기판상에 집적화하기에는 접합형 혹은 MOS형의 FET채널을 저항체로 사용해서 실현할 수도 있다. 이와 같이 FET에 의해서 가변저항을 형성한 경우에는 게이트 전압을 가변시킴으로써 소스-드레인간의 저항을 변화시킬 수가 있다.

그리고 상술한 가변저항(16, 36)을 P 채널 FET와 N 채널 FET를 병렬 접속해서 구성해도 된다. 이와 같이, 2개의 FET를 조합해서 가변저항을 구성함으로써 FET의 비선형 영역의 개선을 이룩할 수 있기 때문에 동조출력의 왜곡을 적게 할 수가 있다.

상술한 각종 동조증폭부에 있어서, 2개의 이상회로에 가변저항을 포함하였으나 어느 한쪽의 이상회로에 가변저항을 포함해 두고 동조주파수를 변화시켜도 된다. 2개의 이상회로에 가변저항을 포함시킬 경우에는 이들의 저항치를 동시에 가변함으로써 동조주파수의 가변 범위를 크게 설정할 수 있는 이점이 있다. 한쪽의 이상 회로에만 가변저항을 포함시킨 경우에는 동조주파수의 가변제어가 용이하게 행하여지는 이점이 있다.

그리고 상술한 가변저항을 PIN 다이오드에 의해서 구성하고, 이 PIN 다이오드에 흐르는 전류치를 변화시켜 양단에 나타나는 저항을 변화시켜도 된다.

그리고 CR회로를 갖는 이상회로에 있어서는 각 이상회로내의 CR회로를 구성하는 저항의 저항치를 변화시키는 것이 아니고 캐패시터의 정전용량을 변화시킴으로써 CR회로의 시정수를 변화시켜 이에 의해서 이상회로의 위상 쉬프트 량 즉, 각 동조증폭부의 동조 주파수를 변화시키도록 해도 된다.

구체적으로는 CR회로를 구성하는 캐패시터(예를 들어 도 3에 도시한 캐패시터(14))를 가변용량 다이오드와 직류전류 저지용의 캐패시터로 바꾸어 놓는다. 가변용량 다이오드는 인가하는 역 바이어스 전압을 바꿈으로써 애노드-캐소드간의 정전용량이 변화하는 것이다. 이와 같은 가변용량 다이오드와 저항을 직렬 접속해서 CR회로를 구성함으로써 인가하는 역 바이어스 전압을 변화시켜서 이 CR회로의 시정수를 바꿀 수가 있으며, 이상회로에 의한 위상 쉬프트 량을 변화시킬 수가 있다. 그리고, 이 가변용량 다이오드 대신에 게이트에 인가하는 제어 전압에 따라서 그의 게이트 용량이 어느 범위에서 변경가능한 FET를 가변용량소자로서 사용해도 된다.

마찬가지로, LR회로를 갖는 이상회로에 있어서는 각 이상회로내의 LR회로를 구성하는 저항의 저항치를 변화시키는 것이 아니고, 인덕터를 가변인덕터로 바꾸어 놓고 이 인덕턴스를 변화시킴으로써 LR회로의 시정수를 변화시켜 이에 의해서 이상회로의 위상 쉬프트 량 즉, 각 동조증폭부의 동조주파수를 변화시켜도 된다.

도 25는 가변 인덕터의 구체적인 예를 표시하는 도면이며, 반도체 기판상에 형성된 평면구조의 개략이 도시되어 있다. 동도에 도시하는 가변 인덕터(17a)는 반도체 기판(310)상에 형성된 나선형상의 인덕터 도체(312)와 그 외주를 주회하도록 형성된 제어용 도체(314)와, 이들 인덕터 도체(312) 및 제어용 도체(314)의 양쪽을 덮도록 형성된 절연성 자성체(318)를 포함하여 구성되어 있다.

상술한 제어용 도체(314)는 제어용 도체(314)의 양단에 가변의 바이어스 전압을 인가하기 위해서 가변전압전원(316)이 접속되며, 이 가변전압전원(316)에 의해서 인가된 직류 바이어스 전압을 가변으로 제어함으로써 제어용 도체(314)에 흐르는 바이어스 전류를 변화시킬 수가 있다.

그리고 반도체 기판(310)은 예를 들어서 n형 실리콘 기판(n-Si 기판)이나 기타의 반도체 재료(예를 들어 게르마늄이나 아몰포스 실리콘 등의 비정질 재료)가 사용된다. 또 인덕터 도체(312)는 알루미늄이나 금 등의 금속박막, 혹은 폴리실리콘 등의 반도체 재료가 나선 형상으로 형성되어 있다. 그리고 이 반도체 기판 (310)에는 가변 인덕터(17a) 외에 도 2 등에 도시한 각 동조증폭부의 다른 구성부품이 형성되어 있다.

도 26은 도 25에 도시한 가변 인덕터(17a)의 인덕터 도체(312) 및 제어용도체(314)의 형상을 보다 더 상세하게 도시하는 도면이다.

동도에 도시하는 바와 같이, 내주측에 위치하는 인덕터 도체(312)는 소정 턴수(예를 들어 약 4턴)의 나선 형상으로 형성되어 있으며, 그 양단에는 2개의 단자전극(322, 324)이 접속되어 있다. 마찬가지로, 외주측에 위치한 제어용 도체(314)는 소정 턴수(예를 들어 약 2턴)의 나선 형상으로 형성되어 있으며 그 양단에는 2개의 제어전극(326, 328)이 접속되어 있다.

도 27은 도 26의 A-A선 확대 단면도이며, 인덕터 도체(312)와 제어용 도체(314)를 포함하는 절연성 자성체(318)의 횡단면이 도시되어 있다.

동도에서 도시하는 바와 같이, 반도체 기판(310)표면에 절연성의 자성체막 (318a)을 통해서 인덕터 도체(312) 및 제어용 도체(314)가 형성되어 있으며, 또한 그의 표면에 절연성 자성체막(318b)이 피복 형성되어 있다. 이들 2개의 자성체막 (318a, 318b)에 의해서 도 25에 도시된 절연성 자성체(318)가 형성되어 있다.

예를 들어 자성체막(318a, 318b)으로서는 감마·훼라이트 또는 바튬·훼라이트 등의 각종 자성체막을 사용할 수가 있다. 그리고 이들의 자성체막의 재질이나 형성방법에 대해서는 각종의 것이 고려될 수 있으며, 예를 들어 FeO 등을 진공 증착해서 자성체막을 재질이나 형성하는 방법이나, 기타 분자선에 에피텍시법(MBE법), 화학기상성장법(CVD법), 스퍼터법 등을 사용해서 자성체막을 형성하는 방법이 있다.

그리고 절연막(330)은 비자성체 재료로 형성되어 있으며, 인덕터 도체(312) 및 제어용 도체(314)의 각 주회부분의 사이를 덮고 있다. 이와 같이 해서 각 주회부분간의 자성체막(318a, 318b)을 배제함으로써, 각 주회부분간에서 발생하는 누설자속을 최소한으로 억제할 수가 있기 때문에 인덕터 도체(312)가 발생하는 자속을 유효하게 이용해서 큰 인덕턴스를 갖는 가변 인덕터(17a)를 실현할 수가 있다.

이와 같이, 도 25 등에 도시한 가변 인덕터(17a)는 인덕터 도체(312)와 제어용 도체(314)를 덮도록 절연성자성체(318 : 자성체막(318a, 318b))가 형성되어 있으며, 제어용 도체(314)에 흐르는 직류 바이어스 전류를 가변으로 제어함으로써 상술한 절연성 자성체(318)를 자로(磁路)로 하는 인덕터 도체(312)의 포화 자화 특성이 변화하여, 인덕터 도체(312)가 갖는 인덕턴스가 변화한다.

따라서 인덕터 도체(312)의 인덕턴스 그 자체를 직접 변화시킬 수가 있으며, 더욱이 반도체 기판(310)상에 박막 형성기술이나 반도체 제조기술을 사용해서 형성할 수가 있기 때문에 제조가 용이하게 된다. 그리고 반도체 기판(310)상에는 동조증폭부(2)등의 다른 구성부품을 형성하는 것도 가능하며, 동조회로(1)의 전체를 직접화함으로써 일체 형성하는 경우에 적합하다.

그리고 도 25 등에 도시한 가변 인덕터(17a)는 인덕터 도체(312)와 제어용도체(314)를 번갈아 주회시키든가 인덕터 도체(312)와 제어용 도체(314)를 겹쳐서 형성해도 된다. 어느 경우에도 제어용 도체(314)에 흐르는 직류 바이어스 전류를 변화시킴으로서 절연성 자성체(318)의 포화 자화 특성을 바꿀 수가 있으며, 인덕터 도체(312)가 갖는 인덕턴스를 어느 범위에서 변화시킬 수가 있다.

그리고, 도 25 등에 도시하는 가변 인덕터(17a)는 반도체 기판(313)상에 인덕터 도체(312) 등을 형성하는 경우를 예로 설명하였으나, 세라믹스 등의 절연성 혹은 도전성의 각종 기판 상에 형성하는 것과 같이 해도 된다.

자성체막(318a, 318b)으로써 절연성 재료를 사용했으나, 메탈분(MP)과 같은 도전성 재료를 사용해도 된다. 단, 이와 같은 도전성의 자성체막을 상술한 절연성의 자성체막(318a) 등으로 바꾸어 놓고 사용하면 인덕터 도체(312) 등의 각 주회부분이 단락되어 인덕터 도체로써 기능하지 않기 때문에 각 인덕터 도체와 도전성의 자성체막과의 사이를 전기적으로 절연할 필요가 있다. 이 절연방법으로써는 인덕터 도체(312) 등을 산화해서 절연 산화막을 형성하는 방법이나 화학기상법 등에 의해 실리콘 산화막 질화막을 형성하는 방법 등이 있다.

특히, 메탈분 등의 도전성 재료는 감마·훼라이트 등의 절연성 재료에 비하면 투자율이 크기 때문에 큰 인덕턴스를 확보할 수 있는 이점이 있다.

도 25 등에 도시한 가변 인덕터(17a)는 인덕터 도체(312)와 제어용 도체 (314)의 양방의 전체를 절연성 자성체(318)로 덮도록 하였으나, 일부만을 덮어서자로를 형성해도 된다. 이와 같이 자로가 되는 절연성 자성체(혹은 도전성 자성체도 된다)를 부분적으로 형성하는 경우에는 자로가 좁아지므로 해서 인덕터 도체 (312) 및 제어용 도체(314)에 의해서 발생하는 자속이 포화하기 쉽게 된다. 따라서 제어용 도체(314)에 적은 바이어스 전류를 흘린 경우라 해도 자속이 포화되어 적은 바이어스 전류를 가변으로 제어함으로써 인덕터 도체(312)의 인덕턴스를 변환시킬 수가 있다. 이 때문에 제어계의 구조를 간략화 할 수가 있다.

도 25 등에 도시한 가변인덕터(17a)는 인덕터 도체(312)와 제어용 도체 (314)를 동심상으로 돌려서 형성하였으나, 이들 각 도체를 반도체 기반(310) 표면과 인접한 위치에 형성해서 이들의 사이를 절연성 혹은 도전성의 자성체에 의해서 형성한자로서 자기(磁氣)결합시켜도 된다.

도 28은 인덕터 도체와 제어용 도체를 인접한 위치에 줄지어 형성한 경우의 가변 인덕터(17b)의 개략을 도시하는 평면도이다.

동도에 도시하는 가변 인덕터(17b)는 반도체 기판(310)상에 형성된 나선 형상의 인덕터 도체(312a)와, 이 인덕터 도체(312a)와 인접한 위치에 형성된 나선형상의 제어용 도체(314a)와, 인덕터 도체(312a)와 제어용 도체(314a)의 각 나선형의 중심을 덮도록 형성된 절연성 자성체(혹은 도전성 자성체)(319)를 포함해서 구성되어 있다.

도 25 등에 도시한 가변 인덕터(17a)와 같이 제어용 도체(314a)에는 그 양단에 가변 바이어스 전압을 인가하기 때문에 가변전압전원(316)이 접속되며, 이 가변전압전원(316)에 의해서 인가하는 바이어스 전압을 가변으로 제어함으로써, 제어용도체(314a)에 흐르는 소정의 바이어스 전류를 변화시킬 수가 있다.

상술한 가변 인덕터(17b)는 인덕터 도체(312a)와 제어용 도체(314a)의 각 나선형 중심을 통하도록 환상의 절연성 자성체(319 : 자성체막(319a, 319b))가 형성되어 있다. 따라서 제어용 도체(314a)에 흐르는 직류 바이어스 전류를 가변으로 제어함으로써 상술한 자성체(319)를 자로로 하는 인덕터 도체(312a)의 포화 자화특성이 변화해서 인덕터 도체(312a)가 갖는 인덕턴스도 변화하게 된다.

또, 상술한 각종의 동조증폭부를 반도체 기판상에 형성한 경우에는 캐패시터(14) 등으로써 그다지 큰 정전용량을 설정할 수가 없다. 따라서 반도체 기판 상에 실제로 형성한 캐패시터의 작은 정전용량의 회로를 연구함으로써 외견상 크게 할 수가 있으면 시정수(T)를 큰 값으로 설정해서 동조주파수의 저주파수화를 꾀하기가 좋다.

도 29는 도 3에 도시한 이상회로(10C) 등에 사용한 캐패시터(14) 등을 소자 단체(單體)가 아니고 회로에 의해서 구성한 변형 예를 도시한 도면이며, 실제로 반도체 기판 상에 형성되는 캐패시터의 정전용량을 외견상 크게 보이는 정전용량변환회로의 구성이 나타나 있다. 그리고, 도 29에 도시한 정전용량 변환 회로의 전체가 이상회로(10C)등에 포함되는 캐패시터(14) 등에 대응하고 있다.

도 29에 도시하는 정전용량 변환회로(14a)는 소정의 정전용량(C0)을 갖는 캐패시터(210)와 2개의 오피앰프(217, 214)와 4개의 저항(216, 218, 220, 222)을 포함하여 구성되어 있다.

1단째의 오피앰프(212)는 출력단자와 반전입력단자와의 사이에 저항(218 :이 저항치를 R18이라고 함)이 접속되어 있으며 또한 이 반전입력단자가 저항 (216 : 이 저항치를 R16이라고 함)을 통해서 접지되어 있다.

1단째의 오피앰프(212)의 비반전입력단자에 인가되는 전압(E1)과 출력단자에 나타나는 전압(E2)과의 사이에는

[수학식 17]

의 관계가 있다. 이 일단째의 오피앰프(212)는 주로 임피던스 변환을 행하는 버퍼로써 기능하는 것이며, 이득은 1이라도 된다. 이득 1의 경우라 함은 R18/R16=0일 때, 즉 R16을 무한대(저항(216)을 제거하면 된다.) 혹은 R18을 0Ω(직결하면 된다)에 설정하면 된다.

2단째의 오피앰프(214)는 출력단자와 반전입력단자와의 사이에 저항(222 : 이 저항치를 R22로 한다.)이 접속되있을 뿐만 아니라 반전입력단자가 상술한 오피앰프(212)의 출력단자와의 사이에 저항(220 : 이 저항치를 R20이라고함)이 접속되어 있으며, 또한 비반전 입력단자가 접지되어 있다.

2단째의 오피앰프(214)의 출력단자에 나타나는 전압을 E3라고 하면, 이 전압(E3)과 1단째의 오피앰프(212)의 출력단자에 나타나는 전압 E2와의 사이에는

[수학식 18]

의 관계가 있다. 이와 같이 2단째의 오피앰프(214)는 반전증폭기로써 기능하며, 그 입력측을 고임피던스로 설정하기 위해서 1단째의 오피앰프(212)를 사용하고있다.

또, 이와 같이 접속된 1단째의 오피앰프(212)의 비반전 입력단자와 2단째의 오피앰프(214)의 출력단자와의 사이에는 상술한 바와 같이 소정의 정전용량을 갖는 캐패시터(210)가 접속되어 있다.

도 29에 도시한 정전용량변환회로(14a)에 있어서 캐패시터(210)를 제외한 회로 전체의 전달함수를 K4라고 하면 정전용량변환회로(14a)는 도 30에 도시하는 시스템도로써 표시할 수가 있다. 도 31은 이것을 미라의 정리에 의해서 변환한 시스템도이다.

도 30에 도시한 임피던스 (Z0)를 사용해서 도 31에 도시한 임피던스(Z1)를 표시하면,

[수학식 19]

가 된다. 여기서 도 29에 도시한 정전용량변환회로(14a)의 경우에는 임피던스 Z0 = 1/(jωC0)이며, 이것을 수학식 19에 대입해서,

[수학식 20]

[수학식 21]

가 된다. 이 수학식 21은 정전용량변환회로(14a)에 있어서 캐패시터(210)가갖는 정전용량(C0)이 외견상은 (1-K4)배가 된 것을 표시하고 있다. 따라서 증폭기의 이득(K4)이 마이너스인 경우에는 (1-K4)는 항상 1보다 크기 때문에 정전용량(C0)을 큰 쪽으로 변화시킬 수가 있다.

그러나, 도 29에 도시한 정전용량변환회로(14a)에 있어서의 증폭기의 이득, 즉 오피앰프(212와 214)의 전체에 의해서 구성되는 증폭기의 이득(K4)은 수학식 17 및 수학식 18로부터

[수학식 22]

가 된다. 이 수학식 22를 수학식 21식에 대입하면

[수학식 23]

가 된다. 따라서 4개의 저항(216, 218, 220, 222)의 저항치를 소정의 값으로 설정함으로써 2개의 단자(224, 226)간의 외견상의 정전용량(C)을 크게 할 수가 있다.

또, 1단째의 오피앰프(212)에 의한 증폭기의 이득이 1인 경우 즉, 상술한 바와 같이 R16은 무한대(저항(216)을 제거) 혹은 R18을 0Ω설정한 때에 있어서 R18/R16 = 0의 경우에는 상술한 수학식 23은 간략화 되어서,

[수학식 24]

가 된다.

이와 같이 상술한 정전용량 변환회로(14a)는 저항(220)과 저항(222)과의 저항비 R22/R20 혹은 저항(216)과 저항(218)과의 저항비 R18/R16을 변화시킴으로써 실제로 반도체 기판상에 형성되는 캐패시터(210)의 정전용량(C0)을 외견상 큰 쪽으로 변환할 수가 있다. 그래서 반도체 기판상에 도 2 등에 도시한 각종의 동조증폭부의 전체를 형성하는 경우에는 반도체 기판상에 적은 정전용량(C0)을 갖는 캐패시터(210)를 형성해 두고, 도 29에 도시한 회로에 의해서 큰 정전용량(C)으로 변환할 수가 있으므로 집적화의 경우 도움이 된다. 특히 이와 같이 해서 큰 정전용량을 확보할 수 있으면 각 동조증폭부의 실장 면적을 소형화해서 재료 코스트 등의 저감도 가능하게 된다.

저항(216, 218, 220, 222) 중에 적어도 하나를 가변저항으로 형성함으로써 구체적으로는 접합형이나 MOS형의 FET 혹은 P채널 FET와 N채널 FET와를 병렬로 접속해서 가변저항을 형성함으로써 용이하게 정전용량이 가변의 캐패시터를 형성할 수가 있다. 따라서 이 캐패시터를 가변용량 다이오드 대신에 사용함으로써, 위상 쉬프트 량을 어느 범위에서 임의로 변환시킬 수가 있다. 이런 이유로 각 동조증폭부의 있어서 일순하는 신호의 위상 쉬프트 량이 0도가 되는 주파수를 변화시킬 수가 있어 동조주파수를 임의로 변경할 수가 있다.

상술한 바와 같이 제 1단계의 오피앰프(212)는 입력 임피던스를 높이기 위한 버퍼로써 사용되고 있으므로 이 오피앰프(212)를 에미터 플로워 회로 혹은 소스 플로워 회로로 바꾸어 놓아도 된다.

그러나 상술한 도 29에서는 소정의 이득을 갖는 증폭기와 캐패시터를 조합함으로써 외견상의 정전용량을 실제로 캐패시터소자가 갖는 정전용량보다 크게 하는 경우를 설명하였으나 캐패시터 대신에 인덕터를 사용하여 이 인덕터가 갖는 인덕턴스를 외견상 크게 할 수도 있다.

즉, 상술한 바와 같이 도 30에 도시한 임피던스(Z0)를 사용해서 도 31에 도시한 임피던스(Z0)를 표시하면 수학식 19와 같이 된다. 여기서 인덕턴스(L0)를 갖는 인덕터의 경우에는 임피던스 Z0=j ωL0이며 이것을 수학식 19에 대입해서

[수학식 25]

[수학식 26]

가 된다. 이 수학식 26은 실제로 인덕터 소자가 갖는 인덕턴스가 외견상 1/(1- K4)배가 된 것을 표시하고 있으며, 이득(K4)이 0에서 1사이에 설정되어 있을 때는 외견상의 인덕턴스가 커지는 것을 알 수가 있다.

도 32는 도 14에 도시한 이상회로(10L)내의 인덕터(17) 등을 소자 단체가 아니고 회로에 의해서 구성한 변형 예를 도시한 도면이며, 실제로 반도체 기판상에 형성된 인덕터 소자(인덕터 도체)의 인덕턴스를 보기상 크게 보이는 인덕턴스 변환회로의 구성이 표시되어 있다.

도 32에 도시한 인덕턴스 변환회로(17C)는 소정의 인덕턴스(L0)를 갖는 인덕터(260)와, 2개의 오피앰프(262, 264)와 2개의 저항(266, 268)을 포함해서 구성되어 있다.

1단째의 오피앰프(262)는 출력단자가 반전입력 단자에 접속된 이득 1의 비반전 증폭기로써 주로 임피던스 변환을 행하는 버퍼로써 기능한다. 마찬가지로 2단째의 오피앰프(264)도 출력단자가 반전입력단자에 접속되어 있으며, 이득 1의 비반전증폭기로써 기능한다. 그리고 이들 2개의 비반전 증폭기 사이에는 저항(266과 268)에 의한 분압회로가 삽입되어 있다.

이와 같이, 이들 사이에 분압회로를 삽입함으로써, 2개의 비반전 증폭기를 포함하는 증폭기 전체의 이득을 0에서 1사이에 자유로이 설정할 수가 있다.

도 32에 도시한 인덕턴스 변환회로(17c)에 있어서 인덕터(260)를 제외한 회로(증폭기)전체의 전달함수를 K4로 하면, 이 이득(K4)은 저항(266과 268)에 의해서 구성되는 분압회로의 분압비에 따라 결정되며 각기의 저항치를 R66, R68로 하면,

[수학식 27]

가 된다. 이 이득(K4)을 수학식 26에 대입해서 외견상의 인덕턴스(L)를 계산하면,

[수학식 28]

가 된다.

따라서, 저항(226과 268)의 저항비(R68/R66)를 크게 함으로써, 2개의단자(254, 256)간의 외견상의 인덕턴스(L)를 크게 할 수가 있다. 예를 들어 R68 = R66의 경우에는 수학식 28로부터 인덕턴스(L)를 L0의 2배로 할 수가 있다.

이와 같이 상술한 인덕턴스 변환회로(17c)는 2개의 비반전 증폭기 사이에 삽입된 분압회로의 분압비를 변화시킴으로써, 실제로 접속되어 있는 인덕터(260)의 인덕턴스(L0)를 외견상 크게 할 수가 있다. 그 때문에 반도체 기판상의 각 동조증폭부의 전체를 형성하는 경우에는 반도체 기판상에 적은 인덕턴스(L0)를 갖는 인덕터(260)를 나선상의 도체 등에 의해서 형성하고, 도 32에 도시한 인덕턴스변환회로에 의해서 큰 인덕턴스(L)로 변환시킬 수가 있으며, 집적화시에 유리하다. 특히, 이와 같이 큰 인덕턴스를 확보할 수가 있으면 동조증폭기의 동조주파수를 비교적 낮은 주파수 영역까지 낮추는 것이 용이하게 된다. 또, 집적화를 행함으로써, 동조증폭기 전체의 실장면적을 소형화해서 재료 코스트 등의 저감도 가능하게 된다.

또, 저항(266, 268)에 의한 분압회로의 분압비를 고정한 경우를 제외하고 이들 2개의 저항(266, 268)의 적어도 한쪽을 가변저항에 의해서 형성함으로써 구체적으로는 접합형이나 MOS형의 FET 혹은 P채널 FET와 N채널 FET를 병렬로 접속해서 가변저항을 형성함으로써, 이 분압비를 연속적으로 변화시켜도 된다. 이 경우에는 도 32에 도시한 오피앰프(262, 264)를 포함해서 구성되는 증폭기 전체의 이득이 변화되어, 단자(254, 256)간의 인덕턴스(L)도 연속적으로 변화한다. 따라서 이 인덕턴스 변환회로(17c)를 가변 인덕터 대신에 사용함으로써 각 이상회로에 있어서 위상 쉬프트 량을 어떤 범위에서 임의로 변화시킬 수가 있다. 그래서 동조증폭기에 있어서는 일순하는 신호에 위상쉬프트 량이 360도가 되는 주파수를 변화시킬 수가 있어서 동조주파수를 임의로 변경할 수가 있다.

또, 도 32에 도시한 인덕턴스 변환회로(17c)는 2개의 오피앰프(262, 264)를 포함하는 증폭기 전체의 이득이 1이하로 설정되어 있으므로 전체를 에미터 플로워 회로, 혹은 소스 플로워 회로로 바꾸어 놓아도 된다.

또, 상술한 각 동조증폭부에서는 오피앰프를 사용한 이상회로(10C) 등을 사용함으로서 안전도가 높은 회로를 실현할 수가 있으나, 상술한 실시 형태의 이상회로(10C, 30C) 등과 같이 사용하는 경우에는 오프셋트 전압이나 전압 이득은 그다지 고성능의 것이 요구되지 않으므로 소정의 증폭도를 갖는 차동입력증폭기를 각 이상회로내의 오피앰프 대신에 사용해도 된다.

도 33은 오피앰프의 구성 중에서 이상회로의 동작에 필요한 부분을 추출한 회로도이며, 전체가 소정의 증폭도를 갖는 차동입력증폭기로써 동작한다. 동도에서 도시한 차동입력기는, FET에 의해 구성된 차동입력단(100)과 이 차동입력단(100)에 정전류를 제공하는 정전류회로(102)에 소정의 바이어스 전압을 제공하는 바이어스 회로(104)와, 차동입력단(100)에 접속된 출력 앰프(106)로 구성되어 있다. 동도에서 도시한 바와 같이 실제의 오피앰프에 포함되어 있는 전압이득을 얻기 위해서 다단 증폭회로를 생략하고, 차동입력증폭기의 구성을 간략화하므로써 광대역화를 꾀할 수 있다. 이와 같이 회로의 간략화를 행함으로써, 동작 주파수의 상한을 높일 수가 있기때문에, 그만큼 이 차동입력증폭기를 사용해서 구성한 동조증폭부의 동조주파수의 상한을 높일 수가 있다.

또, 상술한 동조회로를 구성하는 2개의 동조증폭부(2, 3)는 동일한 구성을갖는 것으로 설명하였으나, 구성이 상이한 2종류의 동조증폭부를 조합해서 종속접속해도 된다. 예를 들어, 도 2에 도시한 동조증폭부(2)와 도 20에 도시한 동조증폭부를 조합해서 종속접속해도 된다. 그리고 당연히 구성이 상이한 2개 혹은 그 이상의 동조증폭부의 접속순서는 자유로이 설정할 수가 있다.

또, 도 2에 도시한 동조증폭부(2)에 포함되는 이상회로(10C) 등과 도 20에 도시한 동조증폭부에 있어서 이상방향이 동일한 이상회로끼리(예를 들어 이상회로(110C 와 110C)끼리나 이상회로(30L)와 이상회로(130L)끼리)를 상호 바꾸어 놓고 동조증폭부를 구성해도 된다.

이상의 발명을 실시하기 위해서 가장 최량의 형태에 기초를 둔 설명에서 분명하듯이, 동조주파수가 거의 같거나 혹은 소정량 벗어난 복수의 동조증폭부를 종속 접속하며, 각 동조증폭부를 전역통과형의 2개의 이상회로와, 귀환신호 및 입력신호를 가산하는 가산회로를 포함해서 구성함으로써, 소정의 최대 감쇠량을 확보할 수가 있으며, 동조증폭부를 단독으로 사용하는 경우에 비해 넓은 동조대역폭을 설정할 수가 있다.

또, 각 동조증폭부내의 2개의 이상회로를 CR회로를 포함해서 구성한 경우에는 동조회로 전체를 용이하게 집적화할 수가 있다. 마찬가지로 2개의 이상회로를 LR회로를 포함해서 구성한 경우에는 집적화에 의해서 적은 인덕터를 형성함으로써, 용이하게 동조주파수의 고주파화가 가능하게 된다. 한쪽의 이상회로를 CR회로를 포함해서, 다른 쪽의 이상회로를 LR회로를 포함해서 구성하는 경우에는 온도 등에 의한 특성의 변동을 방지해서 특성의 안전화가 가능하게 된다.

Claims

동조주파수가 실질적으로 동일하며 어느 일측에 마련된 입력단자와 상기 입력단자를 통해 입력되는 입력신호를 출력하는 출력단자를 구비하는 복수의 동조증폭부가 캐스케이드 접속된 동조회로에 있어서,

상기 동조증폭부의 각각은,

상기 입력신호가 한쪽 단에 입력되는 입력 임피던스 소자와 귀환신호가 한쪽 단에 입력되는 귀환 임피던스 소자를 구비하며 상기 입력신호와 상기 귀환신호를 가산하는 가산회로와,

캐패시터 혹은 인덕터와 제1 저항으로 이루어진 직렬회로와 차동입력회로증폭기를 구비하여 서로 이상방향이 반대가 되는 한쌍의 이상회로와,

입력되는 교류신호를 소정의 분압비로 분압하는 제1의 분압회로를 포함하며,

상기 한쌍의 이상회로 및 상기 제1 분압회로의 각각을 종속 접속하고, 이들 캐스케이드 접속된 복수의 회로 중 초단(初段) 회로에 상기 가산회로에 의해서 가산된 신호를 입력함과 동시에 최종단(最終段) 회로로부터 출력되는 신호를 상기 귀환신호로서 상기 귀환 임피던스 소자의 한쪽 단에 입력하여, 상기 분압회로에 입력전의 신호를 출력하는 것을 특징으로 하는 동조회로.
제1항에 있어서,

상기 제1 분압회로의 분압비를 1로 설정하는 것을 특징으로 하는 동조회로.
제1항에 있어서, 상기 한쌍의 이상회로의 적어도 한쪽은,

반전입력단자에 제2 저항이 접속되어 있으며 상기 제2 저항을 통해서 교류신호가 입력되는 상기 차동입력증폭기와,

상기 차동입력증폭기의 출력단자에 접속된 제2의 분압회로와,

상기 제2 분압회로의 출력단과 상기 차동입력증폭기의 반전입력단자와의 사이에 접속된 제3 저항과, 상기 직렬회로를 포함하며,

상기 직렬회로를 구성하는 상기 캐패시터 혹은 상기 인덕터와 상기 제 1의 저항의 접속부를 상기 차동입력증폭기의 비반전입력단자에 접속하는 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 차동입력증폭기는 연산증폭기인 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 제2 저항과 상기 제3 저항의 저항값을 같은 값으로 설정하는 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 입력 임피던스 소자 및 상기 귀환 임피던스 소자의 각각은 저항이며,이들의 저항비를 변화시켜 상기 동조증폭부의 동조대역폭을 가변하는 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 직렬회로의 시정수를 변화시켜 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제7항에 있어서,

상기 직렬회로에 포함되는 상기 제1 저항을 가변저항에 의해 형성하고, 상기 가변저항의 저항치를 변화시킴에 따라 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제8항에 있어서,

상기 가변저항을 P 채널의 FET와 N 채널형의 FET를 병렬 접속하여 형성하고, 게이트 전압의 크기를 변화시켜 채널저항을 변화시키는 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 한쌍의 이상회로와 상기 가산회로 사이에 트랜지스터에 의한 플로워 회로를 삽입하는 것을 특징으로 청구항 3 기재의 동조회로.
제3항에 있어서,

상기 제2 분압회로의 분압비를 1로 설정하는 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 직렬회로에 포함되는 상기 인덕터는 반도체 기판 상에 형성되어 있으며, 자성체를 통해 서로 자기 결합한 한쌍의 나선형상의 전극을 갖고 있으며, 한쪽의 전극에 흐르는 직류 바이어스 전류의 크기를 변화시켜 다른 쪽의 전극이 갖는 인덕턴스를 변화시키는 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 직렬회로에 포함되는 상기 캐패시터를, 이득이 음(負)의 값을 갖는 증폭기와, 상기 증폭기의 입출력간에 병렬 접속된 캐패시터 소자로 이루어진 정전용량변환회로에 의해 형성하는 것을 특징으로 하는 동조회로.
제3항에 있어서,

상기 직렬회로에 포함되는 상기 인덕터를, 이득을 0에서 1 사이에 설정한 증폭기와 상기 증폭기 입출력간에 병렬 접속된 인덕터 소자로 이루어진 인덕턴스변환회로에 의해서 형성하는 것을 특징으로 하는 동조회로.
제1항에 있어서, 상기 한쌍의 이상회로의 적어도 한쪽은,

반전입력단자에 제2 저항이 접속되어 있으며 상기 제2 저항을 통해 교류신호가 입력되는 상기 차동입력증폭기와,

상기 차동입력증폭기의 반전입력단자와 출력단자의 사이에 접속된 제3 저항과,

한쪽 단이 상기 차동입력증폭기의 반전입력단자에 접속되며 다른 단이 접지된 제4 저항과,

상기 직렬회로를 포함하며,

상기 직렬회로를 구성하는 상기 캐패시터 혹은 상기 인덕터와 상기 제1 저항의 접속부를 상기 차동입력증폭기의 비반전입력단자에 접속하는 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 차동입력증폭기는 연산증폭기인 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 제3 저항 저항치를 상기 제2 저항의 저항치 보다 높게 설정하는 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 입력 임피던스 소자 및 상기 귀환 임피던스 소자의 각각은 저항이며, 이들의 저항비를 변화시켜 상기 동조증폭부의 동조대역폭을 가변하는 것을 특징으로하는 동조회로.
제15항에 있어서,

상기 직렬회로의 시정수를 변화시켜 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제19항에 있어서,

상기 직렬회로에 포함되는 상기 제1 저항을 가변저항으로 형성하고, 상기 가변저항의 저항치를 변화시켜 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제20항에 있어서,

상기 가변저항을 P채널형의 FET와 N채널형의 FET를 병렬 접속하여 형성하고, 게이트 전압의 크기를 변화시켜 채널 저항을 변화시키는 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 한쌍의 이상회로와 상기 가산회로의 사이에 트랜지스터에 의한 플로워 회로를 삽입하는 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 제4 저항을 제거하는 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 직렬회로에 포함되는 상기 인덕터는 반도체 기판 상에 형성되며, 자성체를 통해 서로 자기 결합한 한쌍의 나선형상의 전극을 갖고 있으며, 한쪽의 전극에 흐르는 직류 바이어스 전류의 크기를 변화시켜 다른 쪽의 전극이 갖는 인덕턴스를 변화시키는 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 직렬회로에 포함되는 상기 캐패시터를, 이득이 음의 값을 갖는 증폭기와, 상기 증폭기의 입출력간에 병렬 접속된 캐패시터 소자로 이루어진 정전용량변환회로에 의해 형성하는 것을 특징으로 하는 동조회로.
제15항에 있어서,

상기 직렬회로에 포함되는 상기 인덕터를, 이득을 0에서 1 사이에 설정한 증폭기와, 상기 증폭기의 입출력간에 병렬 접속된 인덕터 소자로 이루어진 인덕턴스 변환회로로 형성하는 것을 특징으로 하는 동조회로.
동조주파수가 상호 선정된 거리 벗어나게 하고 어느 일측에 마련된 입력단자와 상기 입력단자를 통해 입력되는 입력신호를 출력하는 출력단자를 구비하는 복수의 동조증폭부가 캐스케이드 접속된 동조회로에 있어서,

상기 동조증폭부의 각각은,

상기 입력신호가 한쪽 단에 입력되는 입력 임피던스 소자와 귀환신호가 한쪽 단에 입력되는 귀환 임피던스소자를 구비하며 상기 입력신호와 상기 귀환신호를 합산하는 가산회로와,

캐패시터 혹은 인덕터와 제1 저항으로 이루어진 직렬회로와 차동입력증폭기를 구비하며 서로 이상방향이 반대가 되는 한쌍의 이상회로와,

입력되는 교류신호를 소정의 분압비로 분압하는 제1 분압회로를 포함하며,

상기 한쌍의 이상회로 및 상기 제1 분압회로의 각각을 종속 접속하여, 이들 캐스케이드 접속된 복수의 회로 중에 초단(初段) 회로에 상기 가산회로에 의해 가산된 신호를 입력함과 동시에 최종단(最終段) 회로로부터 출력되는 신호를 상기 귀환신호로 하여 상기 귀환 임피던스 소자의 한쪽 단에 입력하고, 상기 분압회로의 입력전의 신호를 출력하는 것을 특징으로 하는 동조회로.
제27항에 있어서,

상기 제1 분압회로의 분압비를 1로 설정하는 것을 특징으로 하는 동조회로.
제27항에 있어서,

상기 한쌍의 이상회로의 적어도 한쪽은,

반전입력단자에 제2 저항이 접속되었으며 상기 제2 저항을 통해 교류신호가 입력되는 상기 차동입력증폭기와, 상기 차동입력증폭기의 출력단자에 접속된 제2 분압회로와, 상기 제2 분압회로의 출력단과 상기 차동입력증폭기의 출력단자에 접속된 제 3의 저항과, 상기 직렬회로를 포함하며,

상기 직렬회로를 구성하는 상기 캐패시터 혹은 상기 인덕터와 상기 제1 저항의 접속부를 상기 차동입력증폭기의 비반전입력단자에 접속하는 것을 특성으로 하는 동조회로.
제29항에 있어서,

상기 차동입력증폭기는 연산증폭기인 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 제2 저항과 상기 제3 저항의 저항치를 같은 값으로 설정하는 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 입력 임피던스 소자 및 상기 귀환 임피던스 소자의 각각은 저항이며, 이들의 저항비를 변화시켜 상기 동조증폭부의 동조대역폭을 가변하는 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 직렬회로의 시정수를 변화시켜 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제33항에 있어서,

상기 직렬회로에 포함되는 상기 제1 저항을 가변저항에 의해 형성하며, 이 가변저항의 저항치를 변화시켜 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제34항에 있어서,

상기 가변저항을 P 채널형의 FET와 N 채널형의 FET를 병렬접속해서 형성하고, 게이트 전압의 크기를 변화시켜 채널 저항을 변화시키는 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 한쌍의 이상회로와 상기 가산회로의 사이에 트랜지스터에 의한 플로워 회로를 삽입하는 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 제2 분압회로의 분압비를 1로 설정하는 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 직렬회로에 포함되는 상기 인덕터는 반도체 기판 상에 형성되며, 자성체를 통해 서로 자기 결합한 한쌍의 나선형상의 전극을 갖고 있으며, 한쪽의 전극에 흐르는 직류 바이어스 전류의 크기를 변화시켜 다른 쪽의 전극이 갖는 인덕턴스를 변환시키는 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 직렬회로에 포함되는 상기 캐패시터를 이득이 음의 값을 갖는 증폭기와, 상기 증폭기의 입출력간에 병렬 접속된 캐패시터 소자로 이루어진 정전용량변환회로에 의해 형성하는 것을 특징으로 하는 동조회로.
제29항에 있어서,

상기 직렬회로에 포함되는 상기 인덕터를 이득을 0에서 1 사이에 설정한 증폭기와 상기 증폭기의 입출력간에 병렬 접속된 인덕터 소자로 이루어진 인덕턴스 변환회로에 의해 형성하는 것을 특징으로 하는 동조회로.
제27항에 있어서,

상기 한쌍의 이상회로의 적어도 한쪽은,

반전입력단자에 제2 저항이 접속되며 상기 제2 저항을 통해 교류신호가 입력되는 상기 차동입력증폭기와, 상기 차동입력증폭기의 반전입력단자와 출력단자의 사이에 접속된 제3 저항과, 한쪽 단이 상기 차동입력증폭기의 반전입력단자에 접속된 다른 쪽단의 접지되는 제4 저항과, 상기 직렬회로를 포함하며,

상기 직렬회로를 구성하는 상기 캐패시터 혹은 상기 인덕터와 상기 제1 저항의 접속부를 상기 차동입력증폭기의 비반전입력단자에 접속하는 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 차동입력증폭기는 연산증폭기인 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 제3 저항의 저항치를 상기 제2 저항의 저항치 보다 높게 설정하는 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 입력 임피던스 소자 및 상기 귀환 임피던스 소자의 각각은 저항이며, 이들의 저항비를 변화시켜 상기 동조증폭부의 동조대역폭을 가변하는 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 직렬회로의 시정수를 변화시켜 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제45항에 있어서,

상기 직렬회로에 포함되는 상기 제1 저항을 가변저항에 의해서 형성하며, 상기 가변저항의 저항치를 변화시켜 동조특성을 가변하는 것을 특징으로 하는 동조회로.
제46항에 있어서,

상기 가변저항을 P채널형의 FET와 N채널형의 FET를 병렬접속해서 형성하며, 게이트 전압의 크기를 변화시켜 채널 저항을 변화시키는 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 한쌍의 이상회로와 상기 가산회로의 사이에 트랜지스터에 의한 플러워 회로를 삽입하는 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 제4 저항을 제거한 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 직렬회로에 포함되어 있는 상기 인덕터는 반도체 기판 상에 형성되며, 자성체를 통해서 상호 자기결합한 한쌍의 나선형상의 전극을 갖고 있으며, 한쪽의 전극에 흐르는 직류 바이어스 전류의 크기를 변화시켜 다른 쪽의 전극이 갖는 인덕턴스를 변화시키는 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 직렬회로에 포함되는 상기 캐패시터를 이득이 음의 값을 갖는 증폭기와, 상기 증폭기의 입출력간에 병렬 접속된 캐패시터 소자로 이루어진 정전용량변환회로에 의해서 형성하는 것을 특징으로 하는 동조회로.
제41항에 있어서,

상기 직렬회로에 포함되는 상기 인덕터를 이득을 0에서 1사이로 설정한 증폭기와, 상기 증폭기의 입출력간에 병렬 접속된 인덕터 소자로 이루어지는 인덕턴스 변환회로에 의해서 형성하는 것을 특징으로 하는 동조회로.
제1항 내지 제52항 중 어느 한 항에 있어서,

구성부품을 반도체 기판 상에 일체 형성한 것을 특징으로 하는 동조회로.