JPS6173411A - アクテイブフイルタ回路 - Google Patents
アクテイブフイルタ回路Info
- Publication number
- JPS6173411A JPS6173411A JP19754684A JP19754684A JPS6173411A JP S6173411 A JPS6173411 A JP S6173411A JP 19754684 A JP19754684 A JP 19754684A JP 19754684 A JP19754684 A JP 19754684A JP S6173411 A JPS6173411 A JP S6173411A
- Authority
- JP
- Japan
- Prior art keywords
- impedance element
- active filter
- impedance
- filter circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアクティブフィルタ回路に関するものである。
従来例の構成とその間照点
近年、テープレコーダの発展には目ざましいものがあり
、扱う周波数も２０〜：１０ｔＧ（ｚまでと高帯域にな
ってきている。また各種ノイズリダクションも多く利用
されるようになり、不必要な周波数によるノイズリダク
ションの誤動作を防ぐため、アクティブフィルタ回路の
使用が非常辺多くなってきている。しかし、従来のアク
ティブフィルタ回路では、高利得をもたせ、急峻な遮断
周波数特性を得ることはできず、利得回路とアクティブ
フィルタ回路とを別々に構成するため１部品点数の増大
、コストが高い等の問題があった。
、扱う周波数も２０〜：１０ｔＧ（ｚまでと高帯域にな
ってきている。また各種ノイズリダクションも多く利用
されるようになり、不必要な周波数によるノイズリダク
ションの誤動作を防ぐため、アクティブフィルタ回路の
使用が非常辺多くなってきている。しかし、従来のアク
ティブフィルタ回路では、高利得をもたせ、急峻な遮断
周波数特性を得ることはできず、利得回路とアクティブ
フィルタ回路とを別々に構成するため１部品点数の増大
、コストが高い等の問題があった。
以下に従来のアクティブフィルタ回路について第６図及
び第７図を用いて説明する。第６図は従来のアクティブ
フィルタ回路の一押である低域周波数遮断形アクティブ
フィルタ回路の回路図テ、入力端子（υと演算増幅器（
２）の正の入力端子（３ンとの間に、コンデンサ（４）
とコンデンサ（５）とが亡列に接続されている。また演
算増幅器＋２１の正の入力端子（３）とアースとの間に
抵抗（６）が接続されており、演算増幅器（２）の出力
端子（７）と負の入力端子（８）との間には、抵抗（９
）が接続され、また負の入力端子（８）とアースとの間
に抵抗ａ０が接続されている。さらにコンデンサ（４；
とコンデンサ（５）との接続点（ａ）と演算増幅器（２
１の出力端子（７）との間に抵抗０が接続され。
び第７図を用いて説明する。第６図は従来のアクティブ
フィルタ回路の一押である低域周波数遮断形アクティブ
フィルタ回路の回路図テ、入力端子（υと演算増幅器（
２）の正の入力端子（３ンとの間に、コンデンサ（４）
とコンデンサ（５）とが亡列に接続されている。また演
算増幅器＋２１の正の入力端子（３）とアースとの間に
抵抗（６）が接続されており、演算増幅器（２）の出力
端子（７）と負の入力端子（８）との間には、抵抗（９
）が接続され、また負の入力端子（８）とアースとの間
に抵抗ａ０が接続されている。さらにコンデンサ（４；
とコンデンサ（５）との接続点（ａ）と演算増幅器（２
１の出力端子（７）との間に抵抗０が接続され。
演算増幅器（２：の出力端子（ア）は出力端子口に接続
されている。
されている。
コンデンサ（４１の容量値をＣ１，コンデンサ（５）の
容量値をＣＩ、抵抗（６）の抵抗値をＲ＋、抵抗１９）
の抵抗値をＲ２ｈ抵抗叫の抵抗値をＲ３１抵抗（ロ）の
抵抗値をＲ４とし、入力端子（１）に印加されろ入力電
圧をＷｉｎ出力端子口に出力される出力電圧をＶ、とし
て、このアクティブフィルタ回路の伝達特性を求める。
容量値をＣＩ、抵抗（６）の抵抗値をＲ＋、抵抗１９）
の抵抗値をＲ２ｈ抵抗叫の抵抗値をＲ３１抵抗（ロ）の
抵抗値をＲ４とし、入力端子（１）に印加されろ入力電
圧をＷｉｎ出力端子口に出力される出力電圧をＶ、とし
て、このアクティブフィルタ回路の伝達特性を求める。
ｖＱＡ＋５２
７、 ５・＋２ｏ。、ζ＋耐 °−（１１こ
こで、Ｓはラプラス変換子、Ａは利得、ω０は遮断周波
数、ζは遮断周波数近辺の周波数特性で、Ａ＝１＋− である。
こで、Ｓはラプラス変換子、Ａは利得、ω０は遮断周波
数、ζは遮断周波数近辺の周波数特性で、Ａ＝１＋− である。
第７図はこの値による周波数特性の説明図で。
この図かられかるように、ζが小さすぎると、鋭いピー
キング特性を生じ、また大きすぎろと１周波数特性がｔ
ごらｔごら落ちてしまうウ ζ＝Ｑ、７（１７＝ｉ
。
キング特性を生じ、また大きすぎろと１周波数特性がｔ
ごらｔごら落ちてしまうウ ζ＝Ｑ、７（１７＝ｉ
。
−に設定した時が一番平坦な特性を示す。
いま、遮断周波数ｆｎ＝ ２０Ｈｚ 、ζ＝０．７０７
とすると、 〕２連方程式より解を導きださねばならない。この２連
方程式に未知数が４つあるため、一般解を求めることは
不可能である。そのため２つの未知数を仮定して解を求
める必要がある。一般にはＣ１＝Ｃｘ−Ｃとして解を求
めろ。
とすると、 〕２連方程式より解を導きださねばならない。この２連
方程式に未知数が４つあるため、一般解を求めることは
不可能である。そのため２つの未知数を仮定して解を求
める必要がある。一般にはＣ１＝Ｃｘ−Ｃとして解を求
めろ。
そこでＣＩ”Ｃ２−Ｃとして解を求めると、上記（２１
式を解くと１両辺を２乗して（２Ｒｉ”Ｒ＋ＣＩ Ａ）
＋２＝ ２ Ｒ＋ ’ Ｒ１４Ｒ：＋ＲＩＣ２−Ａ）Ｒ
４＋Ｒ１”（１−Ａ）！−０２次号程式０根の解より ・・・ （３） が得られる。上記（３）式の平万根内は実数でなければ
いけないので Ｒ１’ （（２−Ａ）’ −１６（１−Ａ）” ｌ ＞
０すなわち （２−Ａ、）”−１６（１−Ａ）’ ＞ Ｏ・・・（４
）になり、このアクティブフィルタ回路の利得は２以上
には設定できない。
式を解くと１両辺を２乗して（２Ｒｉ”Ｒ＋ＣＩ Ａ）
＋２＝ ２ Ｒ＋ ’ Ｒ１４Ｒ：＋ＲＩＣ２−Ａ）Ｒ
４＋Ｒ１”（１−Ａ）！−０２次号程式０根の解より ・・・ （３） が得られる。上記（３）式の平万根内は実数でなければ
いけないので Ｒ１’ （（２−Ａ）’ −１６（１−Ａ）” ｌ ＞
０すなわち （２−Ａ、）”−１６（１−Ａ）’ ＞ Ｏ・・・（４
）になり、このアクティブフィルタ回路の利得は２以上
には設定できない。
以上説明したように従来のアクティブフィルタ回路では
、利得を２以上得ることは非常に難かしく、高い利得を
得ろためには、アクティブフィルタ回路と利得回路とを
別々に構成する必要があった。
、利得を２以上得ることは非常に難かしく、高い利得を
得ろためには、アクティブフィルタ回路と利得回路とを
別々に構成する必要があった。
発明の目的
本発明は上記従来の欠点を解消するもので、高利得でか
つ急峻な遮断周波数特性を得ろことのできるアクティブ
フィルタ回路を提供することを目的とする。
つ急峻な遮断周波数特性を得ろことのできるアクティブ
フィルタ回路を提供することを目的とする。
発明の構成
上記目的を達成するため１本発明のアクティブフィルタ
回路は１入力端子と正及び負の入力端子を有する演算増
幅器と、一端が前記入力端子に接続された第１のインピ
ーダンス素子と、この＠１のインピーダンス素子の他端
と前記演算増幅器の正の入力端子との間に接続された第
２のインピーダンス素子と、前記第１のインピーダンス
素子と第２のインピーダンス素子との接続点と前記演算
増幅器の負の入力端子との間に接続された第３のインピ
ーダンス素子と、前記第２のインピーダンス素子と演算
増幅器の正の入力端子との接続点とアースとの間に接続
された第４のインピーダンス素子と、前記第３のインピ
ーダンス素子と演算増幅器の負の入力端子との接続点と
前記演算増幅器の出力端子との間に接続された＠５のイ
ンピーダンス素子と、前記第３のインピーダンス素子と
第５のインピーダンス素子と演算増幅器の負の入力端子
との接続点とアースとの間に接続された第６のインピー
ダンス素子とを備えた構成としたものである。
回路は１入力端子と正及び負の入力端子を有する演算増
幅器と、一端が前記入力端子に接続された第１のインピ
ーダンス素子と、この＠１のインピーダンス素子の他端
と前記演算増幅器の正の入力端子との間に接続された第
２のインピーダンス素子と、前記第１のインピーダンス
素子と第２のインピーダンス素子との接続点と前記演算
増幅器の負の入力端子との間に接続された第３のインピ
ーダンス素子と、前記第２のインピーダンス素子と演算
増幅器の正の入力端子との接続点とアースとの間に接続
された第４のインピーダンス素子と、前記第３のインピ
ーダンス素子と演算増幅器の負の入力端子との接続点と
前記演算増幅器の出力端子との間に接続された＠５のイ
ンピーダンス素子と、前記第３のインピーダンス素子と
第５のインピーダンス素子と演算増幅器の負の入力端子
との接続点とアースとの間に接続された第６のインピー
ダンス素子とを備えた構成としたものである。
実施例の説明
以下１本発明の一実施例について１図面に基づいて説明
する。
する。
第１図は本発明の一実施例におけるアクティブフィルタ
回路の基本的な構成図で、第６図に示す構成要素と同一
の構成要素には同一の符号を付してその説明を省略する
。入力端子（υと演算増幅器（２）の正の入力端子（３
）との間には、インピーダンスＺ、のインピーダンス素
子μｓと、インピーダンスＺ２のイノビーダンス素子製
とが直列に接続されており、演算増幅器（２）の正の入
力端子（３）とアースとの間には、インピーダンスＺ４
のインピーダンス素子αｅが接続されている。演ｉｒ増
幅器（２）の出力端子（７）と負の入力端子（８）との
間には、インピーダンスｚ５のインピーダンス素子０η
が、また演算増幅器（２）の負の入力端子（８）とアー
スとの間には、インピーダンスＺ６のインピーダンス素
子（至）が接続されている。
回路の基本的な構成図で、第６図に示す構成要素と同一
の構成要素には同一の符号を付してその説明を省略する
。入力端子（υと演算増幅器（２）の正の入力端子（３
）との間には、インピーダンスＺ、のインピーダンス素
子μｓと、インピーダンスＺ２のイノビーダンス素子製
とが直列に接続されており、演算増幅器（２）の正の入
力端子（３）とアースとの間には、インピーダンスＺ４
のインピーダンス素子αｅが接続されている。演ｉｒ増
幅器（２）の出力端子（７）と負の入力端子（８）との
間には、インピーダンスｚ５のインピーダンス素子０η
が、また演算増幅器（２）の負の入力端子（８）とアー
スとの間には、インピーダンスＺ６のインピーダンス素
子（至）が接続されている。
さらに、インピーダンス素子Ｑ３とインピーダンス素子
ａ＜との接続点（ａ）と演算増幅器（２）の負の入力端
子（８）との間には、インピーダンスＺ３のインピーダ
ンス素子α９が接続され、演算増幅！ ＋２１の出力端
子（７）と出力端子ｊ潤とが接続されている。
ａ＜との接続点（ａ）と演算増幅器（２）の負の入力端
子（８）との間には、インピーダンスＺ３のインピーダ
ンス素子α９が接続され、演算増幅！ ＋２１の出力端
子（７）と出力端子ｊ潤とが接続されている。
入力端子（υに入力電圧ｖｉの信号を加え、インピーダ
ンス素子０３ Ｇ４１ Ｍ Ｍ ニ流れろ′ｉＩＬ流を
＋ｌ、 ’２＋ １３＋ｉ４とし、接続点（ａ）の電圧
をＶｇ、演に増幅器（２）の負の入力端子（８）の電圧
をｖ、出力端子（２）の出力電圧をｖ、）とすると次式
が成立する。
ンス素子０３ Ｇ４１ Ｍ Ｍ ニ流れろ′ｉＩＬ流を
＋ｌ、 ’２＋ １３＋ｉ４とし、接続点（ａ）の電圧
をＶｇ、演に増幅器（２）の負の入力端子（８）の電圧
をｖ、出力端子（２）の出力電圧をｖ、）とすると次式
が成立する。
上記（５）式に示す述立万程式より、伝達関数は、とな
る。
る。
第２図は低域周波数８断形として構成したアクテイブフ
ィルタ回路の回路図で、この実施例では。
ィルタ回路の回路図で、この実施例では。
インピーダンス素子Ｑ３としてコンデンサ（Ｃ３）を。
インピーダンス素子０畳としてコンデンサ（Ｃ４）を。
インピーダンス素子四として抵抗（Ｒ５）を、インピー
ダンス素子ＯＱとして抵抗（Ｒ６）を、インピーダンス
素子Ｏηとして抵抗（Ｒ７）を、インピーダンス素子ル
として抵抗（Ｒｓ）をそれぞれ用いている。伝達特性を
求めろと となり、この項に利得関数が入ってこないため。
ダンス素子ＯＱとして抵抗（Ｒ６）を、インピーダンス
素子Ｏηとして抵抗（Ｒ７）を、インピーダンス素子ル
として抵抗（Ｒｓ）をそれぞれ用いている。伝達特性を
求めろと となり、この項に利得関数が入ってこないため。
こと利得とが独立して設定することができる。すなわち
、遮断周波数とζ特性と利得へは別々に設定でき、高利
得で急峻な斜断周波数特性のアクティブフィルタ回路を
容易に部品点数も少なく提供することができる。
、遮断周波数とζ特性と利得へは別々に設定でき、高利
得で急峻な斜断周波数特性のアクティブフィルタ回路を
容易に部品点数も少なく提供することができる。
第３図は高域周波数遮断形として構成したアクティブフ
ィルタ回路の回路図で、この実施例では。
ィルタ回路の回路図で、この実施例では。
インピーダンス素子０３Ｑ４）α乃（至）として抵抗（
Ｒ９）（Ｒ＋ｎ ）（Ｒ＋＋）（Ｒ宣２）を、またイン
ピーダンス素子０５ ＱＱとｉノでコンデンサ（Ｃｓ）
（Ｃ６）をそれぞれ用いている。この回路においても、
第２図の回路について説明したと同じように、ζ特性と
利得とを別々に設定できる。
Ｒ９）（Ｒ＋ｎ ）（Ｒ＋＋）（Ｒ宣２）を、またイン
ピーダンス素子０５ ＱＱとｉノでコンデンサ（Ｃｓ）
（Ｃ６）をそれぞれ用いている。この回路においても、
第２図の回路について説明したと同じように、ζ特性と
利得とを別々に設定できる。
第４図は低域周波数遮断形として構成した別のアクティ
ブフィルタの回路図で、この実施例ではインピーダンス
素子ａ３ａ＜としてコンデンサ（Ｃ３）〔Ｃ４）を、イ
ンピーダンス素子（至）σθαηとして抵抗（Ｒｓ ）
（Ｒｓ ） （Ｒ７）をそれぞれ用い、またインピー
ダンス素子（至）としてコンデンサ（Ｃ７）と抵抗（Ｒ
１３）との直列回路を用いている。このように、インピ
ーダンス素子α乃としてコンデンサ（Ｃ７）と抵抗（Ｒ
１３）との直列回路を用い、演算増幅０（２；の利得の
低域遮断等しくすることにより、第２図のアクティブフ
ィルタ回路のＪ ＹＪ’ｒ特性１２ｄＢ／（＋ｃｔを１
８ｄＢ’ｏｃｔに改善することができろ。動作は第２図
のアクティブフィルタ回路と同様である。
ブフィルタの回路図で、この実施例ではインピーダンス
素子ａ３ａ＜としてコンデンサ（Ｃ３）〔Ｃ４）を、イ
ンピーダンス素子（至）σθαηとして抵抗（Ｒｓ ）
（Ｒｓ ） （Ｒ７）をそれぞれ用い、またインピー
ダンス素子（至）としてコンデンサ（Ｃ７）と抵抗（Ｒ
１３）との直列回路を用いている。このように、インピ
ーダンス素子α乃としてコンデンサ（Ｃ７）と抵抗（Ｒ
１３）との直列回路を用い、演算増幅０（２；の利得の
低域遮断等しくすることにより、第２図のアクティブフ
ィルタ回路のＪ ＹＪ’ｒ特性１２ｄＢ／（＋ｃｔを１
８ｄＢ’ｏｃｔに改善することができろ。動作は第２図
のアクティブフィルタ回路と同様である。
第５図は高び周波数遮断形として構成した別のアクティ
ブフィルタ回路の回路図で、この実施例では、インピー
ダンス素子Ｑ３０・Ｑ（至）として抵抗（Ｒ９）（Ｒ＋
ｎ ）（Ｒ１２）を、インピーダンス素子α５Ｑθとし
てコンデンサ（Ｃ！、）（Ｃ６）をそれぞれ用い、また
インピーダンス素子印として抵抗（Ｒ１４）とコンデン
サ（Ｃ８）との並列回路を用いている。このように、イ
ンピーダンス素子〇７）としてコンデンサ（Ｃｓ）と抵
抗（ＲＩ４）との並列回路を用い、演算増幅器（２）の
利得の高域等しくすることにより、 １２ｄＢ１０ｃ
ｊ の遮断特性を１８ｄＢ１０ｃｔ にすることが
できる。動作は第３図のアクティブフィルタ回路と同様
である。
ブフィルタ回路の回路図で、この実施例では、インピー
ダンス素子Ｑ３０・Ｑ（至）として抵抗（Ｒ９）（Ｒ＋
ｎ ）（Ｒ１２）を、インピーダンス素子α５Ｑθとし
てコンデンサ（Ｃ！、）（Ｃ６）をそれぞれ用い、また
インピーダンス素子印として抵抗（Ｒ１４）とコンデン
サ（Ｃ８）との並列回路を用いている。このように、イ
ンピーダンス素子〇７）としてコンデンサ（Ｃｓ）と抵
抗（ＲＩ４）との並列回路を用い、演算増幅器（２）の
利得の高域等しくすることにより、 １２ｄＢ１０ｃ
ｊ の遮断特性を１８ｄＢ１０ｃｔ にすることが
できる。動作は第３図のアクティブフィルタ回路と同様
である。
このように、第４図及び第５図の回路構成をとれば、コ
ンデンサ１つの追加により、 １２ｄＢ／。ｃｔの遮
断特性を１８ｄＢ１０ｃｔ に改善することができ。
ンデンサ１つの追加により、 １２ｄＢ／。ｃｔの遮
断特性を１８ｄＢ１０ｃｔ に改善することができ。
その効果は大きい。
発明の詳細
な説明したように本発明（こよれば、＠算増幅器の角の
入力端子より、第１のインピーダンス素子と第２のイン
ピーダンス素子との接続点に、第３のインピーダンス素
子を通じて帰還をかけ、演算増幅器の利得を、第５及び
第６のインピーダンス素子で独立して設定できるように
したので、高利得で急峻な周波数特性を得ることができ
る。
入力端子より、第１のインピーダンス素子と第２のイン
ピーダンス素子との接続点に、第３のインピーダンス素
子を通じて帰還をかけ、演算増幅器の利得を、第５及び
第６のインピーダンス素子で独立して設定できるように
したので、高利得で急峻な周波数特性を得ることができ
る。
第１図は本発明の一実施例におけるアクティブフィルタ
回路の基本的な構成図、第２図は低域周波数遮断形とし
て構成したアクティブフィルタ回路の回路図、第３図は
高域周波数遮断形として構成したアクティブフィルタ回
路の回路図、第４図は低域周波数遮断形として構成した
別のアクティブフィルタ回路の回路図、第５図はに城周
波数遮断形として構成した別のアクティブフィルタ回路
の回路図、第６図は従来の低域周波数遮断形アクテイブ
フィルタ回路の回１修図、第７図は同低域周波孜、１断
形ア々テイブフィルタ回路のζによる周波数特性の説明
図である。 （１）・・入力端子、（２）・・・演算増幅器、Ｃ３１
・・・正の入力端子、（７）・・・出力端子、（８）・
・・負の入力端子、 Ｃ１３・・・第１のインピーダン
ス素子＋ ０７１＋ ”・第２のインピーダンス素子、
０９・・・第３のインピーダンス素子、 ａｅ −・・
第４のインピーダンス素子、 ０７）・・・第５のイン
ピーダンス素子、クウ・・第６のインピーダンス素子。
回路の基本的な構成図、第２図は低域周波数遮断形とし
て構成したアクティブフィルタ回路の回路図、第３図は
高域周波数遮断形として構成したアクティブフィルタ回
路の回路図、第４図は低域周波数遮断形として構成した
別のアクティブフィルタ回路の回路図、第５図はに城周
波数遮断形として構成した別のアクティブフィルタ回路
の回路図、第６図は従来の低域周波数遮断形アクテイブ
フィルタ回路の回１修図、第７図は同低域周波孜、１断
形ア々テイブフィルタ回路のζによる周波数特性の説明
図である。 （１）・・入力端子、（２）・・・演算増幅器、Ｃ３１
・・・正の入力端子、（７）・・・出力端子、（８）・
・・負の入力端子、 Ｃ１３・・・第１のインピーダン
ス素子＋ ０７１＋ ”・第２のインピーダンス素子、
０９・・・第３のインピーダンス素子、 ａｅ −・・
第４のインピーダンス素子、 ０７）・・・第５のイン
ピーダンス素子、クウ・・第６のインピーダンス素子。
Claims (1)
- 【特許請求の範囲】 １、入力端子と、正及び負の入力端子を有する演算増幅
器と、一端が前記入力端子に接続された第１のインピー
ダンス素子と、この第１のインピーダンス素子の他端と
前記演算増幅器の正の入力端子との間に接続された第２
のインピーダンス素子と、前記第１のインピーダンス素
子と第２のインピーダンス素子との接続点と前記演算増
幅器の負の入力端子との間に接続された第３のインピー
ダンス素子と、前記第２のインピーダンス素子と演算増
幅器の正の入力端子との接続点とアースとの間に接続さ
れた第４のインピーダンス素子と、前記第３のインピー
ダンス素子と演算増幅器の負の入力端子との接続点と前
記演算増幅器の出力端子との間に接続された第５のイン
ピーダンス素子と、前記第３のインピーダンス素子と第
５のインピーダンス素子と演算増幅器の負の入力端子と
の接続点とアースとの間に接続された第６のインピーダ
ンス素子とを備えたアクティブフィルタ回路。 ２、第１及び第２のインピーダンス素子としてコンデン
サを用い、第３〜第６のインピーダンス素子として抵抗
を用いた特許請求の範囲第１項記載のアクティブフィル
タ回路。 ３、第１及び第２及び第５及び第６のインピーダンス素
子として抵抗を用い、第３及び第４のインピーダンス素
子としてコンデンサを用いた特許請求の範囲第１項記載
のアクティブフィルタ回路。 ４、第１及び第２のインピーダンス素子としてコンデン
サを用い、第３〜第５のインピーダンス素子として抵抗
を用い、第６のインピーダンス素子としてコンデンサと
抵抗との直列回路を用いた特許請求の範囲第１項記載の
アクティブフィルタ回路。 ５、第１及び第２及び第６のインピーダンス素子として
抵抗を用い、第３及び第４のインピーダンス素子として
コンデンサを用い、第５のインピーダンス素子として抵
抗とコンデンサとの並列回路を用いた特許請求の範囲第
１項記載のアクティブフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19754684A JPS6173411A (ja) | 1984-09-19 | 1984-09-19 | アクテイブフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19754684A JPS6173411A (ja) | 1984-09-19 | 1984-09-19 | アクテイブフイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6173411A true JPS6173411A (ja) | 1986-04-15 |
Family
ID=16376277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19754684A Pending JPS6173411A (ja) | 1984-09-19 | 1984-09-19 | アクテイブフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01246912A (ja) * | 1988-03-29 | 1989-10-02 | Mitsuba Electric Mfg Co Ltd | ローパスフィルタ |
| WO1996021970A1 (fr) * | 1995-01-12 | 1996-07-18 | Takeshi Ikeda | Circuit d'accord |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753129A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Active filter |
-
1984
- 1984-09-19 JP JP19754684A patent/JPS6173411A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753129A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Active filter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01246912A (ja) * | 1988-03-29 | 1989-10-02 | Mitsuba Electric Mfg Co Ltd | ローパスフィルタ |
| WO1996021970A1 (fr) * | 1995-01-12 | 1996-07-18 | Takeshi Ikeda | Circuit d'accord |
| US6081157A (en) * | 1995-01-12 | 2000-06-27 | Takeshi Ikeda | Tuning circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344773B1 (en) | Flexible monolithic continuous-time analog low-pass filter with minimal circuitry | |
| JPS6236404B2 (ja) | ||
| JPS626722Y2 (ja) | ||
| JPS6134288B2 (ja) | ||
| JP2009290856A (ja) | パッシブイコライザ | |
| JPS6173411A (ja) | アクテイブフイルタ回路 | |
| JPS62278813A (ja) | 移相器 | |
| JP2007019908A (ja) | フィルタ回路 | |
| US4303889A (en) | Filter circuit | |
| JPS6362133B2 (ja) | ||
| US8952749B1 (en) | Filter with combined resonator and integrator | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JPS6117369B2 (ja) | ||
| US3716680A (en) | Negative impedance converters suitable for bilateral gain repeaters | |
| JPS6029233Y2 (ja) | フイルタ回路 | |
| JPH0766657A (ja) | 遅延等価回路 | |
| JPS6052107A (ja) | 双方向アクテイブ・フイルタ回路 | |
| JPS6053482B2 (ja) | 可変等化器 | |
| JPH0369210B2 (ja) | ||
| JPH0246107Y2 (ja) | ||
| JPS6211112Y2 (ja) | ||
| JP4761851B2 (ja) | 帰還形信号処理回路 | |
| JPS5846567Y2 (ja) | 高周波トランジスタｃ級増幅器のバイアス回路 | |
| JPS6253963B2 (ja) |