JPWO2007026572A1 - 低雑音増幅回路、および受信システム - Google Patents
低雑音増幅回路、および受信システム Download PDFInfo
- Publication number
- JPWO2007026572A1 JPWO2007026572A1 JP2007533188A JP2007533188A JPWO2007026572A1 JP WO2007026572 A1 JPWO2007026572 A1 JP WO2007026572A1 JP 2007533188 A JP2007533188 A JP 2007533188A JP 2007533188 A JP2007533188 A JP 2007533188A JP WO2007026572 A1 JPWO2007026572 A1 JP WO2007026572A1
- Authority
- JP
- Japan
- Prior art keywords
- noise amplifier
- amplifier circuit
- low noise
- signal
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/399—A parallel resonance being added in shunt in the output circuit, e.g. base, gate, of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
多チャンネルの受信システムに用いられる、広帯域の低雑音増幅回路において、可変容量（９）とインダクタ（１０）で構成される負荷部（２）の共振周波数を、希望のＲＦ信号周波数と一致するように、可変容量（９）の容量値を共振周波数制御回路（４）によりコントロールするようにしたので、消費電力を増大させることなく、高利得と広帯域化を同時に実現することができ、その結果、全チャンネルに対して、低消費電力で高感度な受信システムを実現することができる。
Description
本発明は、デジタルテレビチューナ等の多チャンネルの無線通信装置に関し、特に、高利得・広帯域が同時に求められる低雑音増幅回路に関するものである。
２０００年以降、ＢＳデジタル、地上波デジタル放送が順次開始され、デジタルテレビチューナの需要が年々高くなってきており、その開発は各メーカーや研究機関で盛んに行われている。
一方、近年、プラズマテレビや液晶テレビなどの薄型テレビが、従来のブラウン管テレビに代わり主流になりつつある。そのため、チューナをはじめとする各種部品の低コスト化、小型化が強く求められるようになってきている。
しかしながら、現状のチューナは、多くの場合、受信部には受信感度特性、すなわち、雑音特性に優れたバイポーラのチップ、デジタル信号処理部には低コスト・小型化に優れたＣＭＯＳのチップで構成されている。従って、システムが２チップで構成されており、ユーザの低コスト・小型化に対する要望を満たせなくなりつつある。
そのユーザ要望を満足させる手段の一つに、バイポーラで実現されていた受信部をＣＭＯＳ化し、チューナシステムをワンチップで実現することが知られている。
しかしながら、一般にＣＭＯＳデバイスの特性はバイポーラに比べ悪く、回路をそのままＣＭＯＳに置き換えただけでは、通常十分な性能を得ることができない。なかでも、受信感度特性はバイポーラに比べ不利になることが多い。
従って、ＣＭＯＳチューナシステムの設計では、受信部の設計、なかでも受信感度特性をほぼ決定するといわれる低雑音増幅回路の設計が重要であり、受信部の雑音特性を向上させるために、低雑音増幅回路には大きな利得を持つことが求められる。
このことを、具体的に示すために、図２９に示すようなチューナシステムの雑音特性について説明する。
図２９は、チューナシステムのブロック図である。
図２９において、受信方式はダイレクト・コンバージョン方式であり、１４はアンテナ、１５は低雑音増幅回路（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、１６ａ，１６ｂはミキサ、１７ａ，１７ｂはＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、１８ａ，１８ｂはＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）、１９は９０°位相器、２０はＰＬＬ、２１はデジタル回路である。
図２９において、受信方式はダイレクト・コンバージョン方式であり、１４はアンテナ、１５は低雑音増幅回路（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、１６ａ，１６ｂはミキサ、１７ａ，１７ｂはＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、１８ａ，１８ｂはＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）、１９は９０°位相器、２０はＰＬＬ、２１はデジタル回路である。
受信部、すなわちアンテナ１４からＶＧＡ１８までの雑音指数Fを算出するために、低雑音増幅回路１５、ミキサ１６ａ，１６ｂ、ＬＰＦ１７ａ，１７ｂ、ＶＧＡ１８ａ，１８ｂの利得をそれぞれＧ１５，Ｇ１６，Ｇ１７，Ｇ１８とし、雑音指数をそれぞれＦ１５，Ｆ１６，Ｆ１７，Ｆ１８とする。この時、フリスの式から雑音指数Ｆは次式で与えられることが知られている。
（数１）より、低雑音増幅回路１５の利得Ｇ１５は右辺第二項以降に全て含まれている。従って、雑音指数ＦはＧ１５に強く依存し、Ｇ１５を大きくすることにより、雑音指数Ｆを小さくすることができる。その結果、受信部の雑音特性を向上させることができる。（例えば、非特許文献１）
一方、デジタルテレビチューナのように、広帯域の信号を扱う受信システムにおいて、低雑音増幅回路には１ＧＨｚ以上の広い入力信号帯域も要求される。
図２８は、ＢＳ／ＣＳデジタルテレビチューナシステムに入力されるＲＦ信号のイメージ図である。
例えば、ＢＳ／ＣＳデジタルテレビチューナシステムにおいては、図２８に示すように０．９５ＧＨｚから２．１５ＧＨｚ帯に存在する約２０チャンネルの信号を受信する必要がある。つまり、全チャンネルに対して同等の受信感度特性を実現させる必要があり、低雑音増幅回路にはその周波数帯域においてフラットな利得特性であることが求められる。
しかしながら、一般に、利得と帯域幅はトレードオフの関係にあり、両者を高いレベルで実現することは困難である。特にＣＭＯＳの場合は、デバイスの雑音特性がバイポーラよりも劣るため、低雑音増幅回路への高利得化の要求はより厳しいものとなる。
以上のことをより具体的に説明するために、以下、従来の低雑音増幅回路について説明する。
図２４は従来の低雑音増幅回路１１００の構成を示す回路図であり、図２５、図２６は従来の他の構成による低雑音増幅回路１２００、１３００をそれぞれ示す回路図であり、図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。
図２４は従来の低雑音増幅回路１１００の構成を示す回路図であり、図２５、図２６は従来の他の構成による低雑音増幅回路１２００、１３００をそれぞれ示す回路図であり、図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。
図２４に示される従来の低雑音増幅回路１１００において、基本構成はインダクタ負荷のソース接地増幅回路であり、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、５は入力端子、６は出力端子、７はトランジスタ、１０はインダクタ、１１は容量、１３は広帯域化抵抗である。ただし、ＲＦ信号供給器３はＲＦ信号を供給する一般的な手段を示したものであり、例えば図２９に示すチューナシステムにおいては、アンテナ１４を指す。
以下、図２４を用いて従来の低雑音増幅回路１１００の動作について説明する。
ＲＦ信号供給器３から供給される入力信号は、トランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、その電流信号は負荷部２を流れ、再び電圧信号に変換され、出力信号となり、出力端子６から出力される。
ＲＦ信号供給器３から供給される入力信号は、トランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、その電流信号は負荷部２を流れ、再び電圧信号に変換され、出力信号となり、出力端子６から出力される。
ここで、低雑音増幅回路の利得の周波数特性は、負荷部２の特性で決まることが知られている。具体的には、インダクタ１０のインダクタンスＬ１０と、容量１１の容量値Ｃ１１とで決定される共振周波数で利得は最大となる。通常、回路設計者はアプリケーションに応じてＬ１０あるいはＣ１１を調整し、入力されるＲＦ信号の周波数帯に共振周波数を一致させるように設計する。
広帯域化抵抗１３は、負荷部２のＱ値（負荷インピーダンス特性の急峻さ）を低減させるために接続され、広帯域化抵抗１３の抵抗値Ｒ１３を小さくすることにより、図２７に示すように利得特性を広帯域化させることができる。
また、詳細な説明は省略するが、負荷部２を図２５のように、広帯域化抵抗１３をインダクタ１０に対して直列に接続した低雑音増幅回路１２００や、信号増幅部１を図２６のように、負帰還抵抗２２と直流遮断容量２３を入力端子５と出力端子６との間に直列接続した低雑音増幅回路１３００も、図２４の低雑音増幅回路１１００と同様、図２７に示すように利得特性を広帯域化させることができる。（例えば、非特許文献２）
Ｂｅｈｚａｄ Ｒａｚａｖｉ著，黒田忠広監訳，「ＲＦマイクロエレクトロニクス」，丸善株式会社，２００２年３月，ｐ．４７−５０ トーマス・Ｈ・リー（Ｔｈｏｍａｓ Ｈ．Ｌｅｅ）著，"ＣＭＯＳ ＲＦ集積回路のデザイン（Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ＣＭＯＳ Ｒａｄｉｏ‐Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）"，ケンブリッジ・ユニバーシティ・プレス（ＣＡＭＢＲＩＤＧＥ ＵＮＩＶＥＲＳＩＴＹ ＰＲＥＳＳ），１９９８年，ｐ．１７８−２２２
Ｂｅｈｚａｄ Ｒａｚａｖｉ著，黒田忠広監訳，「ＲＦマイクロエレクトロニクス」，丸善株式会社，２００２年３月，ｐ．４７−５０ トーマス・Ｈ・リー（Ｔｈｏｍａｓ Ｈ．Ｌｅｅ）著，"ＣＭＯＳ ＲＦ集積回路のデザイン（Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ＣＭＯＳ Ｒａｄｉｏ‐Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）"，ケンブリッジ・ユニバーシティ・プレス（ＣＡＭＢＲＩＤＧＥ ＵＮＩＶＥＲＳＩＴＹ ＰＲＥＳＳ），１９９８年，ｐ．１７８−２２２
しかしながら、上記従来技術における低雑音増幅回路は、低消費電力で高利得と広帯域を同時に実現することが困難であるという問題がある。ここで、具体的にはデジタルテレビ用ＢＳ／ＣＳチューナの場合は利得２０ｄＢ以上、帯域１ＧＨｚ以上が求められるが、図２７に示すように、広帯域化抵抗１３の抵抗値Ｒ１３を大きくすると、利得は大きくなるが帯域が狭くなり、抵抗値Ｒ１３を小さくすると、帯域は広くなるが利得が小さくなる。従って、利得と帯域はトレードオフの関係にあり、抵抗値Ｒ１３の調整だけで高利得と広帯域を同時に実現することはできない。
また、低雑音増幅回路に流す電流を大きくすることにより、信号増幅部１の増幅率を大きくし利得を稼ぐ方法もあるが、消費電力が増大するという問題がある。
以上のように、従来の低雑音増幅回路では、低消費電力で高利得と広帯域を同時に実現することが困難であり、高性能な受信システムを実現できないという問題があった。
本発明は、上記従来の問題点を解決するためになされたもので、低消費電力で高利得と広帯域を同時に満足する低雑音増幅回路、及び受信システムを提供することを目的とする。
上記従来の課題を解決するために、本発明の請求項１による低雑音増幅回路は、入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、前記入力端子に接続されＲＦ信号を供給するＲＦ信号供給器と、前記負荷部の共振周波数を、前記ＲＦ信号供給器から供給されるＲＦ信号の周波数に応じて制御する共振周波数制御回路とを備えたことを特徴とするものである。
本発明の請求項２による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記ＲＦ信号は、複数のチャンネルで構成され、前記共振周波数制御回路は、前記負荷部の共振周波数を、前記ＲＦ信号に含まれる希望チャンネルの周波数帯に一致させるように制御することを特徴とするものである。
本発明の請求項３による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変容量の容量値を制御することを特徴とするものである。
本発明の請求項４による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスを制御することを特徴とするものである。
本発明の請求項５による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御することを特徴とするものである。
本発明の請求項６による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと、前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であることを特徴とするものである。
本発明の請求項７による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、第１の出力端子、第１の入力端子、第１のノードに接続された第１のトランジスタと、ドレイン、ゲート、ソース端子が、それぞれ、第２の出力端子、第２の入力端子、第１のノードに接続された第２のトランジスタと、前記第１のノードとグランド端子との間に接続された電流源とを有し、前記負荷部は、電源端子と前記第１の出力端子との間に接続される第１のインダクタと、電源端子と前記第２の出力端子との間に接続される第２のインダクタと、前記第１の出力端子と前記第２の出力端子との間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変であることを特徴とするものである。
本発明の請求項８による受信システムは、請求項１に記載の低雑音増幅回路を含み、１つの半導体チップ上に集積化されていることを特徴とするものである。
本発明の請求項９による受信システムは、請求項１に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられることを特徴とするものである。
本発明の請求項１０による低雑音増幅回路は、請求項２に記載の低雑音増幅回路において、前記ＲＦ信号の信号帯域が１ＧＨｚ以上であることを特徴とするものである。
本発明の請求項１１による低雑音増幅回路は、請求項３ないし７のいずれかに記載の低雑音増幅回路において、前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタであることを特徴とするものである。
本発明の請求項１２による低雑音増幅回路は、請求項６または７に記載の低雑音増幅回路において、前記トランジスタは、ＭＯＳトランジスタであることを特徴とするものである。
これらの構成を用いて、負荷部の共振周波数を、希望チャンネルのＲＦ信号周波数と一致するように制御することにより、消費電力を増大させることなく、高利得・広帯域の低雑音増幅回路を実現することができる。その結果、テレビチューナシステムのような広帯域・多チャンネルの受信システムにおいて、本発明の低雑音増幅回路を適用することにより、低消費電力で高い受信感度特性を実現することができる。
本発明の低雑音増幅回路によれば、消費電力を増大させることなく高利得と広帯域を同時に実現することにより、広帯域・多チャンネルの受信システムにおいて、低消費電力で高い受信感度特性を実現することができるという効果がある。
１ 信号増幅部
２ 負荷部
３ ＲＦ信号供給器
４ 共振周波数制御回路
５ 入力端子
６ 出力端子
７ ＭＯＳトランジスタ
８ 可変インダクタ
９ 可変容量
１０ インダクタ
１１ 容量
１２ 電流源
１３ 広帯域化抵抗
１４ アンテナ
１５ 低雑音増幅回路（ＬＮＡ）
１６ ミキサ
１７ ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）
１８ ＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）
１９ ９０°位相器
２０ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐｓ）
２１ デジタル回路
２２ 負帰還抵抗
２３ 直流遮断容量
２４ 第１のノード
２ 負荷部
３ ＲＦ信号供給器
４ 共振周波数制御回路
５ 入力端子
６ 出力端子
７ ＭＯＳトランジスタ
８ 可変インダクタ
９ 可変容量
１０ インダクタ
１１ 容量
１２ 電流源
１３ 広帯域化抵抗
１４ アンテナ
１５ 低雑音増幅回路（ＬＮＡ）
１６ ミキサ
１７ ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）
１８ ＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）
１９ ９０°位相器
２０ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐｓ）
２１ デジタル回路
２２ 負帰還抵抗
２３ 直流遮断容量
２４ 第１のノード
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図であり、図２〜図５は、本発明の実施の形態１の他の構成による低雑音増幅回路１０２〜１０５をそれぞれ示す回路図であり、図６は、本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
（実施の形態１）
図１は、本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図であり、図２〜図５は、本発明の実施の形態１の他の構成による低雑音増幅回路１０２〜１０５をそれぞれ示す回路図であり、図６は、本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図１に示される本実施の形態１の低雑音増幅回路１０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、９は可変容量、１０はインダクタである。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれるインダクタ１０は、オンチップインダクタである。
以下、その基本構成がソース接地型増幅器で構成された本実施の形態１の低雑音増幅回路１０１について、その動作を説明する。
図１に示される低雑音増幅回路１０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、インダクタ１０のインダクタンスをＬ１０、可変容量９の容量値をＣ９とすると、利得Ｇ１は次式で与えられる。
（数２）より利得Ｇ１は周波数に対して共振特性を持っており、その共振周波数ｆｒ１は（数３）で与えられ、そのとき利得Ｇ１は最大値をとる。
本実施の形態１の低雑音増幅回路１０１では、前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図６に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
図１９は、本実施の形態１の低雑音増幅回路１０１における可変容量値の例を示す図であり、図２０は、本実施の形態１の低雑音増幅回路１０５における可変容量値の例を示す図である。
例えば、Ｌ１０が５ｎＨの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、Ｃ９の値を図１９のようにそれぞれ、５．１ｐＦ，２．３ｐＦ，１．３ｐＦに設定することにより、共振周波数ｆｒ１はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ１を希望のＲＦ信号周波数と一致させる、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図１に示す本実施の形態１の低雑音増幅回路１０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路１０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
なお、図１に示す例では、負荷部２をインダクタ１０と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
すなわち、負荷部２を、図２の低雑音増幅回路１０２のように、インダクタ１０と並列に広帯域化抵抗１３を接続したもの、または図３の低雑音増幅回路１０３のように、インダクタ１０と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図４の低雑音増幅回路１０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図２のようにインダクタ１０と並列に広帯域化抵抗１３を接続したものと、図３のようにインダクタ１０と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図４のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。
また、図５に示す低雑音増幅回路１０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、可変容量９を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２０のように、Ｃ９の値を２．６ｐＦ，１．２ｐＦ，０．７ｐＦとして、Ｃ９の値を半分にすることができる。
以上のように本実施の形態１の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、インダクタ１０と、可変容量９とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変容量９の容量値Ｃ９を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
なお、上記実施の形態１では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいはＧａＡｓＭＥＳＦＥＴ等としてもよい。
（実施の形態２）
図７は、本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図であり、図８〜図１１は、本発明の実施の形態２の他の構成による低雑音増幅回路２０２〜２０５をそれぞれ示す回路図であり、図１２は、本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図７は、本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図であり、図８〜図１１は、本発明の実施の形態２の他の構成による低雑音増幅回路２０２〜２０５をそれぞれ示す回路図であり、図１２は、本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図７に示される本実施の形態２の低雑音増幅回路２０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、１１は容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。
以下、その基本構成がソース接地型増幅器で構成された本実施の形態２の低雑音増幅回路２０１について、その動作を説明する。
図７に示される低雑音増幅回路２０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、容量１１の容量値をＣ１１とすると、利得Ｇ２は次式で与えられる。
（数４）より利得Ｇ２は周波数に対して共振特性を持っており、その共振周波数ｆｒ２は（数５）で与えられ、そのとき利得Ｇ２は最大値をとる。
本実施の形態２の低雑音増幅回路２０１では、上記インダクタンスＬ８を共振周波数制御回路４で制御することにより、図１２に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
図２１は、本発明の実施の形態２の低雑音増幅回路２０１における可変インダクタンスの例を示す図である。
例えば、容量Ｃ１１が５ｐＦの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、インダクタンスＬ８の値を図２１のようにそれぞれ、５．１ｎＨ，２．３ｎＨ，１．３ｎＨに設定することにより、共振周波数ｆｒ２はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ２を希望のＲＦ信号周波数と一致、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図７に示す本実施の形態２の低雑音増幅回路２０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路２０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
例えば、容量Ｃ１１が５ｐＦの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、インダクタンスＬ８の値を図２１のようにそれぞれ、５．１ｎＨ，２．３ｎＨ，１．３ｎＨに設定することにより、共振周波数ｆｒ２はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ２を希望のＲＦ信号周波数と一致、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図７に示す本実施の形態２の低雑音増幅回路２０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路２０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
なお、図７に示す例では、負荷部２を可変インダクタ８と容量１１のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
すなわち、負荷部２を、図８の低雑音増幅回路２０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図９の低雑音増幅回路２０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１０の低雑音増幅回路２０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図８のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図９のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１０のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。
また、本実施の形態２の低雑音増幅回路は、図１１に示すように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、容量１１を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂの間に接続することにより、Ｃ１１は等価的に２倍になるので、図２１において、Ｃ１１は２．５ｐＦとなる。
以上のように本実施の形態２の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と、容量１１とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
なお、上記実施の形態２では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいは、ＧａＡｓＭＥＳＦＥＴ等としてもよい。
（実施の形態３）
図１３は、本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図であり、図１４〜図１７は、本発明の実施の形態３の他の構成による低雑音増幅回路３０２〜３０５をそれぞれ示す回路図であり、図１８は、本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図１３は、本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図であり、図１４〜図１７は、本発明の実施の形態３の他の構成による低雑音増幅回路３０２〜３０５をそれぞれ示す回路図であり、図１８は、本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図１３に示される本実施の形態３の低雑音増幅回路３０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、９は可変容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。
以下、その基本構成がソース接地型増幅器で構成された本実施の形態３の低雑音増幅回路３０１について、その動作を説明する。
図１３に示される低雑音増幅回路３０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
図１３に示される低雑音増幅回路３０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、可変容量９の容量値をＣ９とすると、利得Ｇ３は次式で与えられる。
（数６）より利得Ｇ３は周波数に対して共振特性を持っており、その共振周波数ｆｒ３は（数７）で与えられ、そのとき利得Ｇ３は最大値をとる。
本実施の形態３の低雑音増幅回路３０１では、前記インダクタンスＬ８及び前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図１８に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
図２２は、本実施の形態３の低雑音増幅回路３０１における可変容量値、及び可変インダクタンスの例を示す図であり、図２３は、本実施の形態３の低雑音増幅回路３０５における可変容量値、及び可変インダクタンスの例を示す図である。
例えば、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、図２２のようにＬ８の値をそれぞれ５．０ｎＨ，３．４ｎＨ，２．５ｎＨに設定し、Ｃ９の値をそれぞれ５．０ｐＦ，３．４ｐＦ，２．５ｐＦに設定することにより、共振周波数ｆｒ３はそれぞれ１．０１ＧＨｚ，１．４８ＧＨｚ，２．０１ＧＨｚとなり、共振周波数ｆｒ３を希望のＲＦ信号周波数と近い値にすることができる。従って、図２８のようなＲＦ信号がＢＳ／ＣＳデジタルテレビチューナに入力される広帯域・多チャンネルの受信システムにおいては、図１３に示す本実施の形態３の低雑音増幅回路３０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路３０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
なお、図１３に示す例では、負荷部２を可変インダクタ８と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
すなわち、負荷部２を、図１４の低雑音増幅回路３０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図１５の低雑音増幅回路３０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１６の低雑音増幅回路３０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図１４のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図１５のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１６のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続したものとを、組み合わせるようにしてもよい。
また、本実施の形態３の低雑音増幅回路は、図１７に示す低雑音増幅回路３０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。この場合は、可変容量９を、差動の出力端子間、すなわち、第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２３のように、Ｃ９は、それぞれ２．５ｐＦ，１．７ｐＦ，１．３ｐＦとなり、Ｃ９の値を半分にすることができる。
以上のように本実施の形態３の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と可変容量９を有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８と、可変容量９の容量値Ｃ９の両方を、制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
なお、上記実施の形態３では、信号増幅部１のトランジスタをＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等としてもよい。
また、本実施の形態３では、図１３に示すように、負荷部２は、電源端子と出力端子６との間に接続される可変インダクタ８と、出力端子６とグランド端子との間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と出力端子６との間に接続されるインダクタと、前記出力端子６と電源端子あるいはグランド端子との間に接続される容量を有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であるようにしてもよい。
また、本実施の形態３では、図１７に示すように、負荷部２は、電源端子と第１の出力端子６ａとの間に接続される第１の可変インダクタ８ａと、電源端子と第２の出力端子６ｂとの間に接続される第２の可変インダクタ８ｂと、第１の出力端子６ａと第２の出力端子６ｂとの間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と前記第１の出力端子６ａとの間に接続される第１のインダクタと、電源端子と前記第２の出力端子６ｂとの間に接続される第２のインダクタと、前記第１の出力端子６ａと前記第２の出力端子６ｂとの間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値あるいは容量値が可変であるようにしてもよい。
本発明にかかる低雑音増幅回路は、低消費電力で広帯域にわたって高利得特性を実現するものであり、テレビチューナ等の多チャンネルの受信システムに有用である。
本発明は、デジタルテレビチューナ等の多チャンネルの無線通信装置に関し、特に、高利得・広帯域が同時に求められる低雑音増幅回路に関するものである。
２０００年以降、ＢＳデジタル、地上波デジタル放送が順次開始され、デジタルテレビチューナの需要が年々高くなってきており、その開発は各メーカーや研究機関で盛んに行われている。
一方、近年、プラズマテレビや液晶テレビなどの薄型テレビが、従来のブラウン管テレビに代わり主流になりつつある。そのため、チューナをはじめとする各種部品の低コスト化、小型化が強く求められるようになってきている。
しかしながら、現状のチューナは、多くの場合、受信部には受信感度特性、すなわち、雑音特性に優れたバイポーラのチップ、デジタル信号処理部には低コスト・小型化に優れたＣＭＯＳのチップで構成されている。従って、システムが２チップで構成されており、ユーザの低コスト・小型化に対する要望を満たせなくなりつつある。
そのユーザ要望を満足させる手段の一つに、バイポーラで実現されていた受信部をＣＭＯＳ化し、チューナシステムをワンチップで実現することが知られている。
しかしながら、一般にＣＭＯＳデバイスの特性はバイポーラに比べ悪く、回路をそのままＣＭＯＳに置き換えただけでは、通常十分な性能を得ることができない。なかでも、受信感度特性はバイポーラに比べ不利になることが多い。
従って、ＣＭＯＳチューナシステムの設計では、受信部の設計、なかでも受信感度特性をほぼ決定するといわれる低雑音増幅回路の設計が重要であり、受信部の雑音特性を向上させるために、低雑音増幅回路には大きな利得を持つことが求められる。
このことを、具体的に示すために、図２９に示すようなチューナシステムの雑音特性について説明する。
図２９は、チューナシステムのブロック図である。
図２９において、受信方式はダイレクト・コンバージョン方式であり、１４はアンテナ、１５は低雑音増幅回路（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、１６ａ，１６ｂはミキサ、１７ａ，１７ｂはＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、１８ａ，１８ｂはＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）、１９は９０°位相器、２０はＰＬＬ、２１はデジタル回路である。
図２９において、受信方式はダイレクト・コンバージョン方式であり、１４はアンテナ、１５は低雑音増幅回路（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、１６ａ，１６ｂはミキサ、１７ａ，１７ｂはＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、１８ａ，１８ｂはＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）、１９は９０°位相器、２０はＰＬＬ、２１はデジタル回路である。
受信部、すなわちアンテナ１４からＶＧＡ１８までの雑音指数Fを算出するために、低雑音増幅回路１５、ミキサ１６ａ，１６ｂ、ＬＰＦ１７ａ，１７ｂ、ＶＧＡ１８ａ，１８ｂの利得をそれぞれＧ１５，Ｇ１６，Ｇ１７，Ｇ１８とし、雑音指数をそれぞれＦ１５，Ｆ１６，Ｆ１７，Ｆ１８とする。この時、フリスの式から雑音指数Ｆは次式で与えられることが知られている。
（数１）より、低雑音増幅回路１５の利得Ｇ１５は右辺第二項以降に全て含まれている。従って、雑音指数ＦはＧ１５に強く依存し、Ｇ１５を大きくすることにより、雑音指数Ｆを小さくすることができる。その結果、受信部の雑音特性を向上させることができる。（例えば、非特許文献１）
一方、デジタルテレビチューナのように、広帯域の信号を扱う受信システムにおいて、低雑音増幅回路には１ＧＨｚ以上の広い入力信号帯域も要求される。
図２８は、ＢＳ／ＣＳデジタルテレビチューナシステムに入力されるＲＦ信号のイメージ図である。
例えば、ＢＳ／ＣＳデジタルテレビチューナシステムにおいては、図２８に示すように０．９５ＧＨｚから２．１５ＧＨｚ帯に存在する約２０チャンネルの信号を受信する必要がある。つまり、全チャンネルに対して同等の受信感度特性を実現させる必要があり、低雑音増幅回路にはその周波数帯域においてフラットな利得特性であることが求められる。
しかしながら、一般に、利得と帯域幅はトレードオフの関係にあり、両者を高いレベルで実現することは困難である。特にＣＭＯＳの場合は、デバイスの雑音特性がバイポーラよりも劣るため、低雑音増幅回路への高利得化の要求はより厳しいものとなる。
以上のことをより具体的に説明するために、以下、従来の低雑音増幅回路について説明する。
図２４は従来の低雑音増幅回路１１００の構成を示す回路図であり、図２５、図２６は従来の他の構成による低雑音増幅回路１２００、１３００をそれぞれ示す回路図であり、図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。
図２４は従来の低雑音増幅回路１１００の構成を示す回路図であり、図２５、図２６は従来の他の構成による低雑音増幅回路１２００、１３００をそれぞれ示す回路図であり、図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。
図２４に示される従来の低雑音増幅回路１１００において、基本構成はインダクタ負荷のソース接地増幅回路であり、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、５は入力端子、６は出力端子、７はトランジスタ、１０はインダクタ、１１は容量、１３は広帯域化抵抗である。ただし、ＲＦ信号供給器３はＲＦ信号を供給する一般的な手段を示したものであり、例えば図２９に示すチューナシステムにおいては、アンテナ１４を指す。
以下、図２４を用いて従来の低雑音増幅回路１１００の動作について説明する。
ＲＦ信号供給器３から供給される入力信号は、トランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、その電流信号は負荷部２を流れ、再び電圧信号に変換され、出力信号となり、出力端子６から出力される。
ＲＦ信号供給器３から供給される入力信号は、トランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、その電流信号は負荷部２を流れ、再び電圧信号に変換され、出力信号となり、出力端子６から出力される。
ここで、低雑音増幅回路の利得の周波数特性は、負荷部２の特性で決まることが知られている。具体的には、インダクタ１０のインダクタンスＬ１０と、容量１１の容量値Ｃ１１とで決定される共振周波数で利得は最大となる。通常、回路設計者はアプリケーションに応じてＬ１０あるいはＣ１１を調整し、入力されるＲＦ信号の周波数帯に共振周波数を一致させるように設計する。
広帯域化抵抗１３は、負荷部２のＱ値（負荷インピーダンス特性の急峻さ）を低減させるために接続され、広帯域化抵抗１３の抵抗値Ｒ１３を小さくすることにより、図２７に示すように利得特性を広帯域化させることができる。
また、詳細な説明は省略するが、負荷部２を図２５のように、広帯域化抵抗１３をインダクタ１０に対して直列に接続した低雑音増幅回路１２００や、信号増幅部１を図２６のように、負帰還抵抗２２と直流遮断容量２３を入力端子５と出力端子６との間に直列接続した低雑音増幅回路１３００も、図２４の低雑音増幅回路１１００と同様、図２７に示すように利得特性を広帯域化させることができる。（例えば、非特許文献２）
Ｂｅｈｚａｄ Ｒａｚａｖｉ著，黒田忠広監訳，「ＲＦマイクロエレクトロニクス」，丸善株式会社，２００２年３月，ｐ．４７−５０ トーマス・Ｈ・リー（Ｔｈｏｍａｓ Ｈ．Ｌｅｅ）著，"ＣＭＯＳ ＲＦ集積回路のデザイン（Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ＣＭＯＳ Ｒａｄｉｏ‐Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）"，ケンブリッジ・ユニバーシティ・プレス（ＣＡＭＢＲＩＤＧＥ ＵＮＩＶＥＲＳＩＴＹ ＰＲＥＳＳ），１９９８年，ｐ．１７８−２２２
Ｂｅｈｚａｄ Ｒａｚａｖｉ著，黒田忠広監訳，「ＲＦマイクロエレクトロニクス」，丸善株式会社，２００２年３月，ｐ．４７−５０ トーマス・Ｈ・リー（Ｔｈｏｍａｓ Ｈ．Ｌｅｅ）著，"ＣＭＯＳ ＲＦ集積回路のデザイン（Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ＣＭＯＳ Ｒａｄｉｏ‐Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）"，ケンブリッジ・ユニバーシティ・プレス（ＣＡＭＢＲＩＤＧＥ ＵＮＩＶＥＲＳＩＴＹ ＰＲＥＳＳ），１９９８年，ｐ．１７８−２２２
しかしながら、上記従来技術における低雑音増幅回路は、低消費電力で高利得と広帯域を同時に実現することが困難であるという問題がある。ここで、具体的にはデジタルテレビ用ＢＳ／ＣＳチューナの場合は利得２０ｄＢ以上、帯域１ＧＨｚ以上が求められるが、図２７に示すように、広帯域化抵抗１３の抵抗値Ｒ１３を大きくすると、利得は大きくなるが帯域が狭くなり、抵抗値Ｒ１３を小さくすると、帯域は広くなるが利得が小さくなる。従って、利得と帯域はトレードオフの関係にあり、抵抗値Ｒ１３の調整だけで高利得と広帯域を同時に実現することはできない。
また、低雑音増幅回路に流す電流を大きくすることにより、信号増幅部１の増幅率を大きくし利得を稼ぐ方法もあるが、消費電力が増大するという問題がある。
以上のように、従来の低雑音増幅回路では、低消費電力で高利得と広帯域を同時に実現することが困難であり、高性能な受信システムを実現できないという問題があった。
本発明は、上記従来の問題点を解決するためになされたもので、低消費電力で高利得と広帯域を同時に満足する低雑音増幅回路、及び受信システムを提供することを目的とする。
上記従来の課題を解決するために、本発明の請求項１による低雑音増幅回路は、入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、前記入力端子に接続されＲＦ信号を供給するＲＦ信号供給器と、前記負荷部の共振周波数を、前記ＲＦ信号供給器から供給されるＲＦ信号の周波数に応じて制御する共振周波数制御回路とを備えたことを特徴とするものである。
本発明の請求項２による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記ＲＦ信号は、複数のチャンネルで構成され、前記共振周波数制御回路は、前記負荷部の共振周波数を、前記ＲＦ信号に含まれる希望チャンネルの周波数帯に一致させるように制御することを特徴とするものである。
本発明の請求項３による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変容量の容量値を制御することを特徴とするものである。
本発明の請求項４による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスを制御することを特徴とするものである。
本発明の請求項５による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御することを特徴とするものである。
本発明の請求項６による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと、前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であることを特徴とするものである。
本発明の請求項７による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、第１の出力端子、第１の入力端子、第１のノードに接続された第１のトランジスタと、ドレイン、ゲート、ソース端子が、それぞれ、第２の出力端子、第２の入力端子、第１のノードに接続された第２のトランジスタと、前記第１のノードとグランド端子との間に接続された電流源とを有し、前記負荷部は、電源端子と前記第１の出力端子との間に接続される第１のインダクタと、電源端子と前記第２の出力端子との間に接続される第２のインダクタと、前記第１の出力端子と前記第２の出力端子との間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変であることを特徴とするものである。
本発明の請求項８による受信システムは、請求項１に記載の低雑音増幅回路を含み、１つの半導体チップ上に集積化されていることを特徴とするものである。
本発明の請求項９による受信システムは、請求項１に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられることを特徴とするものである。
本発明の請求項１０による低雑音増幅回路は、請求項２に記載の低雑音増幅回路において、前記ＲＦ信号の信号帯域が１ＧＨｚ以上であることを特徴とするものである。
本発明の請求項１１による低雑音増幅回路は、請求項３ないし７のいずれかに記載の低雑音増幅回路において、前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタであることを特徴とするものである。
本発明の請求項１２による低雑音増幅回路は、請求項６または７に記載の低雑音増幅回路において、前記トランジスタは、ＭＯＳトランジスタであることを特徴とするものである。
これらの構成を用いて、負荷部の共振周波数を、希望チャンネルのＲＦ信号周波数と一致するように制御することにより、消費電力を増大させることなく、高利得・広帯域の低雑音増幅回路を実現することができる。その結果、テレビチューナシステムのような広帯域・多チャンネルの受信システムにおいて、本発明の低雑音増幅回路を適用することにより、低消費電力で高い受信感度特性を実現することができる。
本発明の低雑音増幅回路によれば、消費電力を増大させることなく高利得と広帯域を同時に実現することにより、広帯域・多チャンネルの受信システムにおいて、低消費電力で高い受信感度特性を実現することができるという効果がある。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図であり、図２〜図５は、本発明の実施の形態１の他の構成による低雑音増幅回路１０２〜１０５をそれぞれ示す回路図であり、図６は、本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
（実施の形態１）
図１は、本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図であり、図２〜図５は、本発明の実施の形態１の他の構成による低雑音増幅回路１０２〜１０５をそれぞれ示す回路図であり、図６は、本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図１に示される本実施の形態１の低雑音増幅回路１０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、９は可変容量、１０はインダクタである。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれるインダクタ１０は、オンチップインダクタである。
以下、その基本構成がソース接地型増幅器で構成された本実施の形態１の低雑音増幅回路１０１について、その動作を説明する。
図１に示される低雑音増幅回路１０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、インダクタ１０のインダクタンスをＬ１０、可変容量９の容量値をＣ９とすると、利得Ｇ１は次式で与えられる。
（数２）より利得Ｇ１は周波数に対して共振特性を持っており、その共振周波数ｆｒ１は（数３）で与えられ、そのとき利得Ｇ１は最大値をとる。
本実施の形態１の低雑音増幅回路１０１では、前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図６に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
図１９は、本実施の形態１の低雑音増幅回路１０１における可変容量値の例を示す図であり、図２０は、本実施の形態１の低雑音増幅回路１０５における可変容量値の例を示す図である。
例えば、Ｌ１０が５ｎＨの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、Ｃ９の値を図１９のようにそれぞれ、５．１ｐＦ，２．３ｐＦ，１．３ｐＦに設定することにより、共振周波数ｆｒ１はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ１を希望のＲＦ信号周波数と一致させる、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図１に示す本実施の形態１の低雑音増幅回路１０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路１０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
なお、図１に示す例では、負荷部２をインダクタ１０と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
すなわち、負荷部２を、図２の低雑音増幅回路１０２のように、インダクタ１０と並列に広帯域化抵抗１３を接続したもの、または図３の低雑音増幅回路１０３のように、インダクタ１０と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図４の低雑音増幅回路１０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図２のようにインダクタ１０と並列に広帯域化抵抗１３を接続したものと、図３のようにインダクタ１０と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図４のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。
また、図５に示す低雑音増幅回路１０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、可変容量９を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２０のように、Ｃ９の値を２．６ｐＦ，１．２ｐＦ，０．７ｐＦとして、Ｃ９の値を半分にすることができる。
以上のように本実施の形態１の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、インダクタ１０と、可変容量９とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変容量９の容量値Ｃ９を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
なお、上記実施の形態１では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいはＧａＡｓＭＥＳＦＥＴ等としてもよい。
（実施の形態２）
図７は、本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図であり、図８〜図１１は、本発明の実施の形態２の他の構成による低雑音増幅回路２０２〜２０５をそれぞれ示す回路図であり、図１２は、本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図７は、本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図であり、図８〜図１１は、本発明の実施の形態２の他の構成による低雑音増幅回路２０２〜２０５をそれぞれ示す回路図であり、図１２は、本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図７に示される本実施の形態２の低雑音増幅回路２０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、１１は容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。
以下、その基本構成がソース接地型増幅器で構成された本実施の形態２の低雑音増幅回路２０１について、その動作を説明する。
図７に示される低雑音増幅回路２０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、容量１１の容量値をＣ１１とすると、利得Ｇ２は次式で与えられる。
（数４）より利得Ｇ２は周波数に対して共振特性を持っており、その共振周波数ｆｒ２は（数５）で与えられ、そのとき利得Ｇ２は最大値をとる。
本実施の形態２の低雑音増幅回路２０１では、上記インダクタンスＬ８を共振周波数制御回路４で制御することにより、図１２に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
図２１は、本発明の実施の形態２の低雑音増幅回路２０１における可変インダクタンスの例を示す図である。
例えば、容量Ｃ１１が５ｐＦの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、インダクタンスＬ８の値を図２１のようにそれぞれ、５．１ｎＨ，２．３ｎＨ，１．３ｎＨに設定することにより、共振周波数ｆｒ２はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ２を希望のＲＦ信号周波数と一致、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図７に示す本実施の形態２の低雑音増幅回路２０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路２０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
例えば、容量Ｃ１１が５ｐＦの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、インダクタンスＬ８の値を図２１のようにそれぞれ、５．１ｎＨ，２．３ｎＨ，１．３ｎＨに設定することにより、共振周波数ｆｒ２はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ２を希望のＲＦ信号周波数と一致、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図７に示す本実施の形態２の低雑音増幅回路２０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路２０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
なお、図７に示す例では、負荷部２を可変インダクタ８と容量１１のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
すなわち、負荷部２を、図８の低雑音増幅回路２０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図９の低雑音増幅回路２０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１０の低雑音増幅回路２０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図８のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図９のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１０のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。
また、本実施の形態２の低雑音増幅回路は、図１１に示すように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、容量１１を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂの間に接続することにより、Ｃ１１は等価的に２倍になるので、図２１において、Ｃ１１は２．５ｐＦとなる。
以上のように本実施の形態２の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と、容量１１とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
なお、上記実施の形態２では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいは、ＧａＡｓＭＥＳＦＥＴ等としてもよい。
（実施の形態３）
図１３は、本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図であり、図１４〜図１７は、本発明の実施の形態３の他の構成による低雑音増幅回路３０２〜３０５をそれぞれ示す回路図であり、図１８は、本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図１３は、本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図であり、図１４〜図１７は、本発明の実施の形態３の他の構成による低雑音増幅回路３０２〜３０５をそれぞれ示す回路図であり、図１８は、本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
図１３に示される本実施の形態３の低雑音増幅回路３０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、９は可変容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。
以下、その基本構成がソース接地型増幅器で構成された本実施の形態３の低雑音増幅回路３０１について、その動作を説明する。
図１３に示される低雑音増幅回路３０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
図１３に示される低雑音増幅回路３０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、可変容量９の容量値をＣ９とすると、利得Ｇ３は次式で与えられる。
（数６）より利得Ｇ３は周波数に対して共振特性を持っており、その共振周波数ｆｒ３は（数７）で与えられ、そのとき利得Ｇ３は最大値をとる。
本実施の形態３の低雑音増幅回路３０１では、前記インダクタンスＬ８及び前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図１８に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
図２２は、本実施の形態３の低雑音増幅回路３０１における可変容量値、及び可変インダクタンスの例を示す図であり、図２３は、本実施の形態３の低雑音増幅回路３０５における可変容量値、及び可変インダクタンスの例を示す図である。
例えば、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、図２２のようにＬ８の値をそれぞれ５．０ｎＨ，３．４ｎＨ，２．５ｎＨに設定し、Ｃ９の値をそれぞれ５．０ｐＦ，３．４ｐＦ，２．５ｐＦに設定することにより、共振周波数ｆｒ３はそれぞれ１．０１ＧＨｚ，１．４８ＧＨｚ，２．０１ＧＨｚとなり、共振周波数ｆｒ３を希望のＲＦ信号周波数と近い値にすることができる。従って、図２８のようなＲＦ信号がＢＳ／ＣＳデジタルテレビチューナに入力される広帯域・多チャンネルの受信システムにおいては、図１３に示す本実施の形態３の低雑音増幅回路３０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路３０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
なお、図１３に示す例では、負荷部２を可変インダクタ８と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
すなわち、負荷部２を、図１４の低雑音増幅回路３０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図１５の低雑音増幅回路３０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１６の低雑音増幅回路３０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図１４のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図１５のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１６のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続したものとを、組み合わせるようにしてもよい。
また、本実施の形態３の低雑音増幅回路は、図１７に示す低雑音増幅回路３０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。この場合は、可変容量９を、差動の出力端子間、すなわち、第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２３のように、Ｃ９は、それぞれ２．５ｐＦ，１．７ｐＦ，１．３ｐＦとなり、Ｃ９の値を半分にすることができる。
以上のように本実施の形態３の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と可変容量９を有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８と、可変容量９の容量値Ｃ９の両方を、制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
なお、上記実施の形態３では、信号増幅部１のトランジスタをＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等としてもよい。
また、本実施の形態３では、図１３に示すように、負荷部２は、電源端子と出力端子６との間に接続される可変インダクタ８と、出力端子６とグランド端子との間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と出力端子６との間に接続されるインダクタと、前記出力端子６と電源端子あるいはグランド端子との間に接続される容量を有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であるようにしてもよい。
また、本実施の形態３では、図１７に示すように、負荷部２は、電源端子と第１の出力端子６ａとの間に接続される第１の可変インダクタ８ａと、電源端子と第２の出力端子６ｂとの間に接続される第２の可変インダクタ８ｂと、第１の出力端子６ａと第２の出力端子６ｂとの間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と前記第１の出力端子６ａとの間に接続される第１のインダクタと、電源端子と前記第２の出力端子６ｂとの間に接続される第２のインダクタと、前記第１の出力端子６ａと前記第２の出力端子６ｂとの間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値あるいは容量値が可変であるようにしてもよい。
本発明にかかる低雑音増幅回路は、低消費電力で広帯域にわたって高利得特性を実現するものであり、テレビチューナ等の多チャンネルの受信システムに有用である。
１ 信号増幅部
２ 負荷部
３ ＲＦ信号供給器
４ 共振周波数制御回路
５ 入力端子
６ 出力端子
７ ＭＯＳトランジスタ
８ 可変インダクタ
９ 可変容量
１０ インダクタ
１１ 容量
１２ 電流源
１３ 広帯域化抵抗
１４ アンテナ
１５ 低雑音増幅回路（ＬＮＡ）
１６ ミキサ
１７ ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）
１８ ＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）
１９ ９０°位相器
２０ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐｓ）
２１ デジタル回路
２２ 負帰還抵抗
２３ 直流遮断容量
２４ 第１のノード
２ 負荷部
３ ＲＦ信号供給器
４ 共振周波数制御回路
５ 入力端子
６ 出力端子
７ ＭＯＳトランジスタ
８ 可変インダクタ
９ 可変容量
１０ インダクタ
１１ 容量
１２ 電流源
１３ 広帯域化抵抗
１４ アンテナ
１５ 低雑音増幅回路（ＬＮＡ）
１６ ミキサ
１７ ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）
１８ ＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）
１９ ９０°位相器
２０ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐｓ）
２１ デジタル回路
２２ 負帰還抵抗
２３ 直流遮断容量
２４ 第１のノード
Claims (12)
- 入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、
前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、
前記入力端子に接続され、ＲＦ信号を供給するＲＦ信号供給器と、
前記負荷部の共振周波数を、前記ＲＦ信号供給器から供給されるＲＦ信号の周波数に応じて制御する共振周波数制御回路とを備えた、
ことを特徴とする低雑音増幅回路。 - 請求項１に記載の低雑音増幅回路において、
前記ＲＦ信号は、複数のチャンネルで構成され、
前記共振周波数制御回路は、前記負荷部の共振周波数を前記ＲＦ信号に含まれる希望チャンネルの周波数帯に一致させるように制御する、
ことを特徴とする低雑音増幅回路。 - 請求項１に記載の低雑音増幅回路において、
前記負荷部は、インダクタと、可変容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変容量の容量値を制御する、
ことを特徴とする低雑音増幅回路。 - 請求項１に記載の低雑音増幅回路において、
前記負荷部は、可変インダクタと、容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスを制御する、
ことを特徴とする低雑音増幅回路。 - 請求項１に記載の低雑音増幅回路において、
前記負荷部は、可変インダクタと、可変容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御する、
ことを特徴とする低雑音増幅回路。 - 請求項１に記載の低雑音増幅回路において、
前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、
前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変である、
ことを特徴とする低雑音増幅回路。 - 請求項１に記載の低雑音増幅回路において、
前記信号増幅部は、
ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子、第１の入力端子、第１のノードに接続された第１のトランジスタと、
ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子、第２の入力端子、第１のノードに接続された第２のトランジスタと、
前記第１のノードとグランド端子の間に接続された電流源を有し、
前記負荷部は、
電源端子と前記第１の出力端子との間に接続される第１のインダクタと、
電源端子と前記第２の出力端子との間に接続される第２のインダクタと、
前記第１の出力端子と前記第２の出力端子との間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変である、
ことを特徴とする低雑音増幅回路。 - 請求項１に記載の低雑音増幅回路を含み、１つの半導体チップ上に集積化されている、
ことを特徴とする受信システム。 - 請求項１に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられる、
ことを特徴とする受信システム。 - 請求項２に記載の低雑音増幅回路において、
前記ＲＦ信号の信号帯域が１ＧＨｚ以上である、
ことを特徴とする低雑音増幅回路。 - 請求項３ないし７のいずれかに記載の低雑音増幅回路において、
前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタである、
ことを特徴とする低雑音増幅回路。 - 請求項６または７に記載の低雑音増幅回路において、
前記トランジスタは、ＭＯＳトランジスタである、
ことを特徴とする低雑音増幅回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005249429 | 2005-08-30 | ||
| JP2005249429 | 2005-08-30 | ||
| PCT/JP2006/316405 WO2007026572A1 (ja) | 2005-08-30 | 2006-08-22 | 低雑音増幅回路、および受信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2007026572A1 true JPWO2007026572A1 (ja) | 2009-03-26 |
Family
ID=37808671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007533188A Withdrawn JPWO2007026572A1 (ja) | 2005-08-30 | 2006-08-22 | 低雑音増幅回路、および受信システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7834704B2 (ja) |
| JP (1) | JPWO2007026572A1 (ja) |
| CN (1) | CN101253682A (ja) |
| WO (1) | WO2007026572A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158660A (ja) * | 2005-12-05 | 2007-06-21 | Alps Electric Co Ltd | 高周波回路 |
| US20080318544A1 (en) * | 2007-06-20 | 2008-12-25 | Hong Kong Applied Science and Technology Research Institute Company Limited | Frequency mixer |
| JP2009253898A (ja) * | 2008-04-10 | 2009-10-29 | Nec Electronics Corp | 通信装置 |
| JP5109895B2 (ja) * | 2008-09-18 | 2012-12-26 | 富士通株式会社 | 増幅回路及び受信装置 |
| TWM377794U (en) * | 2009-09-18 | 2010-04-01 | Princeton Technology Corp | Low noise amplifier and radio frequency signal receiving system |
| US8428533B2 (en) | 2010-06-08 | 2013-04-23 | Qualcomm, Incorporated | Techniques for optimizing gain or noise figure of an RF receiver |
| FR2981753A1 (fr) * | 2011-10-24 | 2013-04-26 | St Microelectronics Crolles 2 | Dispositif a impedance variable |
| KR101966250B1 (ko) * | 2012-09-12 | 2019-04-05 | 삼성전자주식회사 | 무선 전력 전송의 영향을 받는 디바이스의 공진주파수 제어 장치 및 이의 방법 |
| US9124229B2 (en) * | 2013-03-13 | 2015-09-01 | Intel Corporation | Methods and systems to provide low noise amplification |
| JP6332565B2 (ja) | 2015-09-01 | 2018-05-30 | 日本電気株式会社 | 電力増幅装置およびテレビジョン信号送信システム |
| KR101924639B1 (ko) | 2016-04-14 | 2018-12-03 | 한국전자통신연구원 | 고주파를 이용하여 무선 신호를 증폭하기 위한 회로 |
| US10320341B2 (en) * | 2016-05-02 | 2019-06-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Amplifier |
| CN108880481B (zh) * | 2017-05-16 | 2021-10-08 | 博通集成电路（上海）股份有限公司 | 低噪放大器、用于低噪放大器的接收器和方法 |
| US10715091B2 (en) | 2017-10-13 | 2020-07-14 | Samsung Electronics Co., Ltd. | Low-noise amplifier supporting beam-forming function and receiver including the same |
| KR20190041896A (ko) * | 2017-10-13 | 2019-04-23 | 삼성전자주식회사 | 빔포밍 기능을 지원하기 위한 저잡음 증폭기 및 이를 포함하는 수신기 |
| US11451201B1 (en) * | 2020-05-19 | 2022-09-20 | Marvell Asia Pte Ltd. | Differential diode-based variable impedance modules |
| CN112234945B (zh) * | 2020-10-14 | 2024-02-27 | 联合微电子中心有限责任公司 | 分布式放大器电路、增益单元和电子装置 |
| US20230079254A1 (en) * | 2021-09-13 | 2023-03-16 | Apple Inc. | Radio-frequency Power Amplifier with Amplitude Modulation to Phase Modulation (AMPM) Compensation |
| CN115940841B (zh) * | 2022-12-30 | 2023-12-01 | 尚睿微电子（上海）有限公司 | 一种放大器、射频芯片和电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574124B2 (ja) * | 1973-11-20 | 1982-01-25 | ||
| JPS6128405Y2 (ja) * | 1979-09-29 | 1986-08-23 | ||
| JPS5653803A (en) | 1979-10-05 | 1981-05-13 | Sumitomo Metal Ind Ltd | Manufacture of square shape steel |
| JPS574124A (en) | 1980-06-10 | 1982-01-09 | Fujitsu Ltd | Manufacture of germanium semiconductor device |
| CN1075289C (zh) * | 1995-01-12 | 2001-11-21 | 池田毅 | 调谐电路 |
| JPH09223934A (ja) | 1995-01-12 | 1997-08-26 | Takeshi Ikeda | 同調回路 |
| JP2002135067A (ja) | 2000-10-26 | 2002-05-10 | Asahi Kasei Microsystems Kk | 増幅器 |
| US6424222B1 (en) | 2001-03-29 | 2002-07-23 | Gct Semiconductor, Inc. | Variable gain low noise amplifier for a wireless terminal |
| JP3906173B2 (ja) * | 2003-03-17 | 2007-04-18 | 松下電器産業株式会社 | 可変利得増幅回路 |
-
2006
- 2006-08-22 WO PCT/JP2006/316405 patent/WO2007026572A1/ja active Application Filing
- 2006-08-22 CN CNA2006800319542A patent/CN101253682A/zh active Pending
- 2006-08-22 US US12/065,433 patent/US7834704B2/en not_active Expired - Fee Related
- 2006-08-22 JP JP2007533188A patent/JPWO2007026572A1/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US7834704B2 (en) | 2010-11-16 |
| WO2007026572A1 (ja) | 2007-03-08 |
| US20090039964A1 (en) | 2009-02-12 |
| CN101253682A (zh) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2007026572A1 (ja) | 低雑音増幅回路、および受信システム | |
| US8081033B2 (en) | Variable gain amplifier and high-frequency signal receiving apparatus comprising the same | |
| US7816990B2 (en) | Variable gain amplification circuit | |
| US8008973B2 (en) | Amplifier for amplifying a high-frequency signal | |
| US7539470B2 (en) | Tracking filter for selecting channel of wideband frequency | |
| TW200820600A (en) | Cascode low noise amplifier with a source-coupled active inductor | |
| US10263574B2 (en) | Radio frequency receiver | |
| US20070066256A1 (en) | Apparatus and method for receiving multi band signals in a mobile communication system | |
| KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
| US7564312B2 (en) | Resonant amplifier | |
| US8427586B2 (en) | Tuner comprising an IF filter with a controllable damping stage and receiver comprising a respective tuner | |
| US20040155710A1 (en) | Dual gate low noise amplifier | |
| JP2010074501A (ja) | 増幅回路及び受信装置 | |
| JP2009207031A (ja) | 増幅回路 | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| CN101378248A (zh) | 低噪声放大器以及包括该低噪声放大器的调谐器 | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| US8115553B1 (en) | High linearity, low noise, wide bandwidth amplifier/buffer | |
| US9509258B2 (en) | Signal amplifier having inverted topology in stacked common gate structure | |
| JP2006019885A (ja) | 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
| KR20080075522A (ko) | 인핸스드 믹서 디바이스 | |
| US20060099751A1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method | |
| WO2013175681A1 (ja) | ダイレクトコンバージョン方式の受信機 | |
| US20090102980A1 (en) | Tuner | |
| Loong et al. | 1.575 GHz to 2.48 GHz multi-standard low noise amplifier using 0.18-µm CMOS with on-chip matching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100304 |